JP6769453B2 - A/d変換装置、a/d変換方法及びプログラム - Google Patents
A/d変換装置、a/d変換方法及びプログラム Download PDFInfo
- Publication number
- JP6769453B2 JP6769453B2 JP2018053999A JP2018053999A JP6769453B2 JP 6769453 B2 JP6769453 B2 JP 6769453B2 JP 2018053999 A JP2018053999 A JP 2018053999A JP 2018053999 A JP2018053999 A JP 2018053999A JP 6769453 B2 JP6769453 B2 JP 6769453B2
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- circuits
- circuit
- converter
- analog signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
図2は、主としてコントローラ14による、このA/D変換装置の動作制御内容を示す。
なお、AD変換回路11Bにおいては、AD変換回路11Aとサンプリングタイミングが所定の時間差をもった状態で、AD変換回路11Aと同じ順番で、マルチプレクサ12Bの信号スイッチSWCB1〜SWCBxが切替わる。
Tnx=(順番−1)×At
で与えられる。
・デジタルデータの上限値
・デジタルデータの下限値
・単位時間当たりの変化の度合い(傾き)の上限値
・アナログ信号が変動する周期の範囲
・アナログ信号が変動するパターン
等を設定した上で基準タイミングでのデジタルデータを算出することで、より予測精度を高めることができる。
[請求項1]
入力される3以上のアナログ信号から1つを選択して出力する選択回路と、上記選択回路から出力されるアナログ信号をデジタルデータ化するA/D変換器とを有する、上記入力されるアナログ信号の数未満の複数組の組回路と、
上記複数組の組回路の各選択回路に対して、当該複数組の組回路が所定の時間差をもったサンプリングタイミングで、サンプリングタイミング毎に選択するアナログ信号を循環的に切り換え選択させる第1の制御手段と、
上記複数組の組回路から得られるデジタルデータに基づき、元の各アナログ信号毎に、上記所定の時間差をもった複数のデジタルデータ及びそれらのサンプリングタイミングと当該時間差とに従って、基準となるサンプリングタイミングでのデジタルデータを算出する第2の制御手段と、
を備えるA/D変換装置。
[請求項2]
上記第2の制御手段は、上記複数組の組回路から得られるデジタルデータに基づき、元の各アナログ信号毎に、上記所定の時間差をもった複数のデジタルデータ及びそれらのサンプリングタイミングと当該時間差とに従って、上記複数のデジタルデータを結ぶ傾きを有する直線を想定し、当該直線が直前の基準となるサンプリングタイミングを通過する際のデジタルデータを予測補間することにより、基準となるサンプリングタイミングでのデジタルデータを算出する、請求項1記載のA/D変換装置。
[請求項3]
上記複数のアナログ信号の少なくとも1つに対し、上限値及び下限値、変化周期、単位時間当たりの最大変化度合い、の少なくとも1つを含む条件情報を設定する設定手段をさらに備え、
上記第2の制御手段は、上記設定手段で条件情報が設定されたアナログ信号に対し、設定された条件情報を用いて、基準となるサンプリングタイミングでのデジタルデータを算出する、
請求項1または2記載のA/D変換装置。
[請求項4]
入力される3以上のアナログ信号から1つを選択して出力する選択回路と、上記選択回路から出力されるアナログ信号をデジタルデータ化するA/D変換器とを有する組回路を上記入力されるアナログ信号の数未満の複数組備えた装置でのA/D変換方法であって、
上記複数組の組回路の各選択回路に対して、当該複数組の組回路が所定の時間差をもったサンプリングタイミングで、サンプリングタイミング毎に選択するアナログ信号を循環的に切り換え選択させる第1の制御工程と、
上記複数組の組回路から得られるデジタルデータに基づき、元の各アナログ信号毎に、上記所定の時間差をもった複数のデジタルデータ及びそれらのサンプリングタイミングと当該時間差とに従って、基準となるサンプリングタイミングでのデジタルデータを算出する第2の制御工程と、
を有するA/D変換方法。
[請求項5]
入力される3以上のアナログ信号から1つを選択して出力する選択回路と、上記選択回路から出力されるアナログ信号をデジタルデータ化するA/D変換器とを有する組回路を上記入力されるアナログ信号の数未満の複数組備えた装置が内蔵するコンピュータが実行するプログラムであって、上記コンピュータを、
上記複数組の組回路の各選択回路に対して、当該複数組の組回路が所定の時間差をもったサンプリングタイミングで、サンプリングタイミング毎に選択するアナログ信号を循環的に切り換え選択させる第1の制御手段と、
上記複数組の組回路から得られるデジタルデータに基づき、元の各アナログ信号毎に、上記所定の時間差をもった複数のデジタルデータ及びそれらのサンプリングタイミングと当該時間差とに従って、基準となるサンプリングタイミングでのデジタルデータを算出する第2の制御手段と、
して機能させるプログラム。
12A,12B…マルチプレクサ、
13A,13B…A/D変換器、
14…コントローラ
Claims (4)
- 入力される3以上のアナログ信号から1つを選択して出力する選択回路と、上記選択回路から出力されるアナログ信号をデジタルデータ化する一つのA/D変換器とを有する、上記入力されるアナログ信号の数未満であって、且つ、上記入力される3以上のアナログ信号がそれぞれ同一である複数組の組回路と、
上記複数組の組回路の各選択回路に対して、当該複数組の組回路が所定の時間差をもったサンプリングタイミングで、サンプリングタイミング毎に選択するアナログ信号を循環的に切り換え選択させる第1の制御手段と、
上記第1の制御手段により、上記複数組の組回路の各選択回路に入力される同一の上記3以上のアナログ信号の中から、上記各選択回路に同一の一のアナログ信号を選択させ、上記複数組の組回路のうちの一の組回路のA/D変換器から得られる一のデジタルデータと上記一の組回路とは別の組回路である他の組回路のA/D変換器から得られる他のデジタルデータ及びそれらのサンプリングタイミングと上記所定の時間差とに従って、上記複数組の組回路のうちの一の組回路のA/D変換器から得られる一のデジタルデータと上記一の組回路とは別の組回路である他の組回路のA/D変換器から得られる他のデジタルデータを結ぶ傾きを有する直線を想定し、当該直線が直前の基準となるサンプリングタイミングを通過する際のデジタルデータを予測補間することにより、当該基準となるサンプリングタイミングでのデジタルデータを算出する第2の制御手段と、
を備えるA/D変換装置。 - 上記3以上のアナログ信号の少なくとも1つに対し、上限値及び下限値、変化周期、単位時間当たりの最大変化度合い、の少なくとも1つを含む条件情報を設定する設定手段をさらに備え、
上記第2の制御手段は、上記設定手段で条件情報が設定されたアナログ信号に対し、設定された条件情報を用いて、基準となるサンプリングタイミングでのデジタルデータを算出する、
請求項1記載のA/D変換装置。 - 入力される3以上のアナログ信号から1つを選択して出力する選択回路と、上記選択回路から出力されるアナログ信号をデジタルデータ化する一つのA/D変換器とを有する、上記入力されるアナログ信号の数未満であって、且つ、上記入力される3以上のアナログ信号がそれぞれ同一である複数組の組回路を備えたA/D変換装置でのA/D変換方法であって、
上記複数組の組回路の各選択回路に対して、当該複数組の組回路が所定の時間差をもったサンプリングタイミングで、サンプリングタイミング毎に選択するアナログ信号を循環的に切り換え選択させる第1の制御工程と、
上記第1の制御工程により、上記複数組の組回路の各選択回路に入力される同一の上記3以上のアナログ信号の中から、上記各選択回路に同一の一のアナログ信号を選択させ、上記複数組の組回路のうちの一の組回路のA/D変換器から得られる一のデジタルデータと上記一の組回路とは別の組回路である他の組回路のA/D変換器から得られる他のデジタルデータ及びそれらのサンプリングタイミングと上記所定の時間差とに従って、上記複数組の組回路のうちの一の組回路のA/D変換器から得られる一のデジタルデータと上記一の組回路とは別の組回路である他の組回路のA/D変換器から得られる他のデジタルデータを結ぶ傾きを有する直線を想定し、当該直線が直前の基準となるサンプリングタイミングを通過する際のデジタルデータを予測補間することにより、当該基準となるサンプリングタイミングでのデジタルデータを算出する第2の制御工程と、
を有するA/D変換方法。 - 入力される3以上のアナログ信号から1つを選択して出力する選択回路と、上記選択回路から出力されるアナログ信号をデジタルデータ化する一つのA/D変換器とを有する、上記入力されるアナログ信号の数未満であって、且つ、上記入力される3以上のアナログ信号がそれぞれ同一である複数組の組回路を備えたA/D変換装置が内蔵するコンピュータが実行するプログラムであって、上記コンピュータを、
上記複数組の組回路の各選択回路に対して、当該複数組の組回路が所定の時間差をもったサンプリングタイミングで、サンプリングタイミング毎に選択するアナログ信号を循環的に切り換え選択させる第1の制御手段と、
上記第1の制御手段により、上記複数組の組回路の各選択回路に入力される同一の上記3以上のアナログ信号の中から、上記各選択回路に同一の一のアナログ信号を選択させ、上記複数組の組回路のうちの一の組回路のA/D変換器から得られる一のデジタルデータと上記一の組回路とは別の組回路である他の組回路のA/D変換器から得られる他のデジタルデータ及びそれらのサンプリングタイミングと上記所定の時間差とに従って、上記複数組の組回路のうちの一の組回路のA/D変換器から得られる一のデジタルデータと上記一の組回路とは別の組回路である他の組回路のA/D変換器から得られる他のデジタルデータを結ぶ傾きを有する直線を想定し、当該直線が直前の基準となるサンプリングタイミングを通過する際のデジタルデータを予測補間することにより、当該基準となるサンプリングタイミングでのデジタルデータを算出する第2の制御手段と、
して機能させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018053999A JP6769453B2 (ja) | 2018-03-22 | 2018-03-22 | A/d変換装置、a/d変換方法及びプログラム |
US16/286,940 US10727855B2 (en) | 2018-03-22 | 2019-02-27 | Analog-to-digital conversion apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018053999A JP6769453B2 (ja) | 2018-03-22 | 2018-03-22 | A/d変換装置、a/d変換方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019169764A JP2019169764A (ja) | 2019-10-03 |
JP6769453B2 true JP6769453B2 (ja) | 2020-10-14 |
Family
ID=67985884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018053999A Active JP6769453B2 (ja) | 2018-03-22 | 2018-03-22 | A/d変換装置、a/d変換方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10727855B2 (ja) |
JP (1) | JP6769453B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022146460A (ja) * | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体回路、受信装置及びメモリシステム |
CN117501630A (zh) * | 2021-06-18 | 2024-02-02 | 特克特朗尼克公司 | 多采样率数据转换器 |
CN115051708A (zh) * | 2022-08-16 | 2022-09-13 | 合肥智芯半导体有限公司 | 模数转换器、芯片 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244129A (ja) | 1987-03-31 | 1988-10-11 | Toshiba Corp | アナログ入力装置 |
US5617090A (en) | 1995-05-10 | 1997-04-01 | Harris Corporation | Multi-channel sigma-delta A/D converters with improved throughput |
JP2002514808A (ja) * | 1998-05-08 | 2002-05-21 | インフィネオン テクノロジース アクチエンゲゼルシャフト | アナログ信号のa/d変換方法および該方法に対応するa/dコンバータ |
DE19847662A1 (de) * | 1998-10-15 | 2000-04-20 | Siemens Ag | A/D-Wandler |
US7420498B2 (en) * | 2006-11-22 | 2008-09-02 | Infineon Technologies Ag | Signal converter performing a role |
US7817076B2 (en) * | 2007-08-16 | 2010-10-19 | Olympus Ndt | Multiple mode digitization system for a non-destructive inspection instrument |
JP2010251842A (ja) | 2009-04-10 | 2010-11-04 | Fujitsu Ten Ltd | 制御装置および制御方法 |
US8022853B2 (en) * | 2009-11-04 | 2011-09-20 | Renesas Electronics America, Inc. | Transparent multiplexing of analog-to-digital converters |
US9000962B1 (en) * | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
-
2018
- 2018-03-22 JP JP2018053999A patent/JP6769453B2/ja active Active
-
2019
- 2019-02-27 US US16/286,940 patent/US10727855B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10727855B2 (en) | 2020-07-28 |
JP2019169764A (ja) | 2019-10-03 |
US20190296759A1 (en) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6769453B2 (ja) | A/d変換装置、a/d変換方法及びプログラム | |
KR20050009843A (ko) | 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 | |
JPH0562495A (ja) | サンプリング周波数変換器 | |
KR20150127592A (ko) | 타임-인터리브 아날로그-디지털 컨버터의 결함 평가 | |
JP2009159468A (ja) | 信号発生システム | |
CN101213753A (zh) | 模/数转换设备 | |
KR100823835B1 (ko) | 아날로그/디지털 변환기 및 그 방법 | |
JP6451757B2 (ja) | Ad変換装置 | |
JP6664547B1 (ja) | プログラマブルロジックコントローラシステムおよびデータ解析方法 | |
JP2011147009A (ja) | デジタルフィルタおよびデジタルフィルタリング方法 | |
JPH08152883A (ja) | デジタル信号処理 | |
JP4754910B2 (ja) | 表示用データ生成装置、データ測定装置、波形表示装置および表示用データ生成方法 | |
JP4640321B2 (ja) | 波形発生回路 | |
JP2002163745A (ja) | 信号処理装置 | |
JP2006203795A (ja) | 映像信号処理回路および撮像装置 | |
JP2007058733A (ja) | 電子機器 | |
JPS5940327B2 (ja) | オフセツト補償方式 | |
JPH08202330A (ja) | 映像信号入力装置およびその制御方法 | |
JP2006086681A (ja) | A/d変換装置のデータ補正装置およびデータ補正方法 | |
JP2009092482A (ja) | オシロスコープ | |
JP2003078399A5 (ja) | 信号制御回路及び画像形成装置 | |
JPH01258103A (ja) | 多重デジタル計算機を用いる作動制御方法 | |
JP2001285065A (ja) | デジタル信号制御装置およびデジタル信号制御方法 | |
JPH08316788A (ja) | レート変換回路 | |
JP2009049645A (ja) | アナログ/ディジタル変換方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6769453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |