JP6767225B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6767225B2
JP6767225B2 JP2016191234A JP2016191234A JP6767225B2 JP 6767225 B2 JP6767225 B2 JP 6767225B2 JP 2016191234 A JP2016191234 A JP 2016191234A JP 2016191234 A JP2016191234 A JP 2016191234A JP 6767225 B2 JP6767225 B2 JP 6767225B2
Authority
JP
Japan
Prior art keywords
voltage
switch
node
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016191234A
Other languages
Japanese (ja)
Other versions
JP2018055747A5 (en
JP2018055747A (en
Inventor
昭 田邊
昭 田邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016191234A priority Critical patent/JP6767225B2/en
Priority to US15/663,728 priority patent/US10340905B2/en
Priority to CN201710824613.0A priority patent/CN107888179B/en
Priority to TW106131886A priority patent/TWI728184B/en
Priority to KR1020170124879A priority patent/KR20180035696A/en
Publication of JP2018055747A publication Critical patent/JP2018055747A/en
Publication of JP2018055747A5 publication Critical patent/JP2018055747A5/ja
Priority to US16/414,846 priority patent/US10447257B2/en
Priority to JP2020156271A priority patent/JP6946531B2/en
Application granted granted Critical
Publication of JP6767225B2 publication Critical patent/JP6767225B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Description

本発明は、半導体装置に関し、たとえば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のバックバイアス電圧の制御機能を有する半導体装置に関する。 The present invention relates to a semiconductor device, for example, a semiconductor device having a back bias voltage control function of a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).

従来から、基板のバックバイアス電圧を制御することによって、ＭＯＳＦＥＴの閾値電圧を変化させることによって、待機状態でのリーク電流を低減する技術が知られている。 Conventionally, there has been known a technique for reducing the leakage current in the standby state by changing the threshold voltage of the MOSFET by controlling the back bias voltage of the substrate.

特開２００２−９３１９５号公報JP-A-2002-93195

しかしながら、従来のバックバイアス電圧を発生する回路は、待機状態の電力低減のために駆動力を低くしているため、動作状態と待機状態の遷移時間が長いという問題があった。 However, the conventional circuit that generates the back bias voltage has a problem that the transition time between the operating state and the standby state is long because the driving force is lowered in order to reduce the power in the standby state.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other challenges and novel features will become apparent from the description and accompanying drawings herein.

一実施形態では、バイアス制御回路は、回路ブロックが動作モードの期間において、供給される電荷を蓄積し、回路ブロックが動作モードから待機モードへ遷移するときに、蓄積した電荷を回路ブロックに含まれるＭＯＳＦＥＴの基板に供給し、その後、電圧発生回路の出力をＭＯＳＦＥＴの基板に供給させる。 In one embodiment, the bias control circuit accumulates the supplied charge during the period of the operating mode, and when the circuit block transitions from the operating mode to the standby mode, the accumulated charge is included in the circuit block. It is supplied to the MOSFET board, and then the output of the voltage generation circuit is supplied to the MOSFET board.

一実施形態によれば、動作状態と待機状態の遷移時間を短くできる。 According to one embodiment, the transition time between the operating state and the standby state can be shortened.

第１の実施形態の半導体装置の構成を表わす図である。It is a figure which shows the structure of the semiconductor device of 1st Embodiment. 第２の実施形態の半導体装置の構成を表わす図である。It is a figure which shows the structure of the semiconductor device of 2nd Embodiment. （ａ）は、バルクのＭＯＳＦＥＴの構成を表わす図である。（ｂ）は、ＳＯＩ（Silicon on Insulator）のＭＯＳＦＥＴの構成を表わす図である。(A) is a diagram showing the configuration of a bulk MOSFET. (B) is a diagram showing the configuration of an SOI (Silicon on Insulator) MOSFET. （ａ）は、バルクのＮＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。（ｂ）は、バルクのＰＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。（ｃ）は、ＳＯＩのＮＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。（ｄ）は、ＳＯＩのＰＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。(A) is a figure showing the relationship between the back bias voltage vsub and the threshold voltage VTH of a bulk NMOS transistor. (B) is a figure showing the relationship between the back bias voltage vssub and the threshold voltage VTH of a bulk MOSFET transistor. FIG. (C) is a diagram showing the relationship between the back bias voltage vssub and the threshold voltage VTH of the SOI NMOS transistor. FIG. (D) is a diagram showing the relationship between the back bias voltage vsub and the threshold voltage VTH of the MIMO transistor of SOI. （ａ）は、ＳＯＩのＮＭＯＳトランジスタにおける、バックバイアス電圧ｖｓｕｂとオフ状態でのソース−ドレイン間のリーク電流Ｉｏｆｆの関係の一例を表わす図である。（ｂ）は、ＳＯＩのＰＭＯＳトランジスタにおける、バックバイアス電圧ｖｓｕｂとオフ状態でのソース−ドレイン間のリーク電流Ｉｏｆｆの関係の一例を表わす図である。FIG. (A) is a diagram showing an example of the relationship between the back bias voltage vssub and the leak current Off between the source and drain in the off state in the SOI NMOS transistor. FIG. (B) is a diagram showing an example of the relationship between the back bias voltage vssub and the leak current Off between the source and drain in the off state in the SOI MOSFET transistor. バックバイアス電圧の制御方法の一例を表す図である。It is a figure which shows an example of the control method of the back bias voltage. 回路ブロックの動作状態と待機状態におけるバックバイアス電圧の制御の一例を表わす図である。It is a figure which shows an example of the control of the back bias voltage in the operating state and the standby state of a circuit block. ＶＢＢＧＥＮ（ｐ）に含まれる回路の構成を表わす図である。It is a figure which shows the structure of the circuit included in VBBGEN (p). （ａ）および（ｂ）は、ＶＢＢＧＥＮ（ｐ）の動作を説明する図である。(A) and (b) are diagrams for explaining the operation of VBBGEN (p). ＶＢＢＧＥＮ（ｎ）に含まれる回路の構成を表わす図である。It is a figure which shows the structure of the circuit included in VBBGEN (n). （ａ）および（ｂ）は、ＶＢＢＧＥＮ（ｎ）の動作を説明する図である。(A) and (b) are diagrams for explaining the operation of VBBGEN (n). 第２の実施形態のＮバイアス制御回路およびＰバイアス制御回路の構成を表わす図である。It is a figure which shows the structure of the N bias control circuit and P bias control circuit of 2nd Embodiment. 図１２の回路の動作を説明するタイミング図である。It is a timing diagram explaining the operation of the circuit of FIG. 第３の実施形態のＮバイアス制御回路Ｎの構成を表わす図である。It is a figure which shows the structure of the N bias control circuit N of 3rd Embodiment. 図１４の回路の動作の一例を説明するタイミング図である。It is a timing diagram explaining an example of the operation of the circuit of FIG. 図１４の回路の動作の別の例を説明するタイミング図である。It is a timing diagram explaining another example of the operation of the circuit of FIG. 第５の実施形態のバイアス制御回路を表わす図である。It is a figure which shows the bias control circuit of 5th Embodiment. 全ブロック共通のキャパシタを充電するときのノードｖｎｃａｐｎの電圧の時間変化を表わす図である。It is a figure which shows the time change of the voltage of the node vncapn when charging the capacitor common to all blocks. 機能ブロックごとに順次、キャパシタを充電するときのノードｖｎｃａｐの電圧の時間変化を表わす図である。It is a figure which shows the time change of the voltage of the node vncap when charging a capacitor sequentially for each functional block. チップ内で、機能ブロック毎に異なるバイアス電圧を印加するための基板の断面構造の例を表わす図である。It is a figure which shows the example of the cross-sectional structure of the substrate for applying a different bias voltage for each functional block in a chip. 第６の実施形態のバイアス制御回路を表わす図である。It is a figure which shows the bias control circuit of 6th Embodiment. 図２１の回路の動作を説明するタイミング図である。It is a timing diagram explaining the operation of the circuit of FIG.

以下、本発明の実施の形態について、図面を用いて説明する。
［第１の実施形態］
図１は、第１の実施形態の半導体装置１の構成を表わす図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a diagram showing the configuration of the semiconductor device 1 of the first embodiment.

回路ブロック２は、動作モードと待機モードの２つの動作状態を有する。回路ブロック２は、ＭＯＳＦＥＴ４を備える。 The circuit block 2 has two operating states, an operating mode and a standby mode. The circuit block 2 includes a MOSFET 4.

バックバイアス発生回路３は、所定の電圧を出力する。所定の電圧は、待機モードにおける基板のバックバイアス電圧である。 The back bias generation circuit 3 outputs a predetermined voltage. The predetermined voltage is the back bias voltage of the substrate in the standby mode.

バイアス制御回路７は、回路ブロック２が動作モードの期間において、電荷を蓄積し、回路ブロック２が動作モードから待機モードへ遷移するときに、蓄積した電荷を回路ブロック１に含まれるＭＯＳＦＥＴ４の基板に供給し、その後、バックバイアス発生回路３の出力をＭＯＳＦＥＴ４の基板に供給させる。 The bias control circuit 7 accumulates electric charges during the operation mode of the circuit block 2, and when the circuit block 2 transitions from the operation mode to the standby mode, the accumulated charges are transferred to the substrate of the MOSFET 4 included in the circuit block 1. After that, the output of the back bias generation circuit 3 is supplied to the substrate of the MOSFET 4.

以上のように、本実施の形態によれば、回路ブロックが動作モードから待機モードへ遷移するときに、初めに、回路ブロックが動作モードの期間において蓄積しておいた電荷をＭＯＳＦＥＴの基板に供給する。これによって、初めからバックバイアス発生回路の出力をＭＯＳＦＥＴの基板に供給するよりも、動作状態から待機状態へ遷移する時間を短くすることができる。 As described above, according to the present embodiment, when the circuit block transitions from the operation mode to the standby mode, the electric charge accumulated by the circuit block during the operation mode is first supplied to the MOSFET substrate. To do. As a result, the time for transitioning from the operating state to the standby state can be shortened as compared with supplying the output of the back bias generating circuit to the MOSFET substrate from the beginning.

［第２の実施形態］
図２は、第２の実施形態の半導体装置１０の構成を表わす図である。 [Second Embodiment]
FIG. 2 is a diagram showing the configuration of the semiconductor device 10 of the second embodiment.

この半導体装置１０は、バックバイアス電圧の制御機能を有するマイコンである。図２に示すように、半導体装置１０は、ＩＣ（Integrated Circuit）チップ上にＣＰＵ（Central Processing Unit）コア１２、ＳＲＡＭ（Static Random Access Memory）１４、フラッシュメモリ１６、タイマ１８、インタフェース２０などの機能ブロックを備える。 The semiconductor device 10 is a microcomputer having a back bias voltage control function. As shown in FIG. 2, the semiconductor device 10 has functions such as a CPU (Central Processing Unit) core 12, a SRAM (Static Random Access Memory) 14, a flash memory 16, a timer 18, and an interface 20 on an IC (Integrated Circuit) chip. It has a block.

この半導体装置１０は、電圧レギュレータ２２と、バックバイアス発生回路２８とを備える。 The semiconductor device 10 includes a voltage regulator 22 and a back bias generation circuit 28.

電圧レギュレータ２２は、チップ外部から入力された電源電圧ＶＩＮを内部電圧ＶＤＤに変換して、内部電圧ＤＤを各機能ブロックに供給する。以降の説明において。電圧レギュレータ２２は、ＶＤＤ供給源ともいう。 The voltage regulator 22 converts the power supply voltage VIN input from the outside of the chip into the internal voltage VDD and supplies the internal voltage DD to each functional block. In the following explanation. The voltage regulator 22 is also referred to as a VDD supply source.

バックバイアス発生回路２８は、ＮＭＯＳ用バックバイアス発生回路（ＶＢＢＧＥＮ（ｎ））２４と、ＰＭＯＳ用バックバイアス発生回路（ＶＢＢＧＥＮ（ｐ））２６とを含む。 The back bias generation circuit 28 includes a back bias generation circuit (VBBGEN (n)) 24 for NMOS and a back bias generation circuit (VBBGEN (p)) 26 for MOSFET.

ＶＢＢＧＥＮ（ｎ）２４は、内部電圧ＶＤＤからバックバイアス電圧（−ＶＢＢ）を生成して、各機能ブロックのＮＭＯＳトランジスタの基板ＰＳＵＢに供給する。 The VBBGEN (n) 24 generates a back bias voltage (-VBB) from the internal voltage VDD and supplies the back bias voltage (-VBB) to the substrate PSUB of the NMOS transistor of each functional block.

ＶＢＢＧＥＮ（ｐ）２６は、内部電圧ＶＤＤからバックバイアス電圧（ＶＤＤ＋ＶＢＢ）を生成して、各機能ブロックのＰＭＯＳトランジスタの基板ＮＳＵＢに供給する。 The VBBGEN (p) 26 generates a back bias voltage (VDD + VBB) from the internal voltage VDD and supplies it to the substrate NSUB of the NMOS transistor of each functional block.

ＭＯＳＦＥＴの閾値電圧ＶＴＨは、基板端子への印加電圧であるバックバイアス電圧ｖｓｕｂによって変化させることができる。ＮＭＯＳトランジスタの場合は、バックバイアス電圧ｖｓｕｂを負にすることによって、閾値電圧ＶＴＨの絶対値が大きくなる。ＰＭＯＳトランジスタの場合は、逆にバックバイアス電圧ｖｓｕｂを正にすることによって、閾値電圧ＶＴＨの絶対値が大きくなる。 The threshold voltage VTH of the MOSFET can be changed by the back bias voltage vsub, which is the voltage applied to the substrate terminals. In the case of an NMOS transistor, the absolute value of the threshold voltage VTH becomes large by making the back bias voltage vssub negative. In the case of a MOSFET transistor, on the contrary, by making the back bias voltage vssub positive, the absolute value of the threshold voltage VTH becomes large.

図３（ａ）は、バルクのＭＯＳＦＥＴの構成を表わす図である。
バルクＭＯＳＦＥＴの場合、基板とＭＯＳＦＥＴのソース・ドレイン端子はｐ−ｎ接合によって接続されているので、バックバイアス電圧に設定可能な電圧は、ｐ−ｎ接合の順方向電流が流れない範囲に制限される。 FIG. 3A is a diagram showing the configuration of a bulk MOSFET.
In the case of a bulk MOSFET, the substrate and the source / drain terminals of the MOSFET are connected by a pn junction, so the voltage that can be set for the back bias voltage is limited to the range in which the forward current of the pn junction does not flow. To.

図３（ｂ）は、ＳＯＩ（Silicon on Insulator）のＭＯＳＦＥＴの構成を表わす図である。 FIG. 3B is a diagram showing the configuration of an SOI (Silicon on Insulator) MOSFET.

ＳＯＩのＭＯＳＦＥＴの場合、基板とＭＯＳＦＥＴのソース・ドレイン端子はシリコン酸化膜層で絶縁されている。そのため、バックバイアス電圧に設定可能な電圧は、ｐ−ｎ接合の順方向電流が流れない範囲に制限されない。 In the case of SOI MOSFET, the substrate and the source / drain terminals of the MOSFET are insulated by a silicon oxide film layer. Therefore, the voltage that can be set as the back bias voltage is not limited to the range in which the forward current of the pn junction does not flow.

図４（ａ）は、バルクのＮＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。図４（ｂ）は、バルクのＰＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。図４（ｃ）は、ＳＯＩのＮＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。図４（ｄ）は、ＳＯＩのＰＭＯＳトランジスタのバックバイアス電圧ｖｓｕｂと閾値電圧ＶＴＨの関係を表わす図である。 FIG. 4A is a diagram showing the relationship between the back bias voltage vsub and the threshold voltage VTH of the bulk NMOS transistor. FIG. 4B is a diagram showing the relationship between the back bias voltage vssub and the threshold voltage VTH of a bulk MOSFET transistor. FIG. 4C is a diagram showing the relationship between the back bias voltage vsub and the threshold voltage VTH of the SOI NMOS transistor. FIG. 4D is a diagram showing the relationship between the back bias voltage vsub and the threshold voltage VTH of the SOI MOSFET transistor.

図４（ａ）〜（ｄ）に示すように、ＳＯＩは、バルクに比べてバックバイアス電圧ｖｓｕｂに対する閾値電圧ＶＴＨの変化量、つまり、ｄＶＴＨ／ｄｖｓｕｂが大きい上に、バックバイアス電圧ｖｓｕｂを変化できる範囲も広いので、全体として閾値電圧ＶＴＨの変化量をバルクよりも大きくできる。 As shown in FIGS. 4A to 4D, the SOI can change the back bias voltage vssub in addition to having a large change in the threshold voltage VTH with respect to the back bias voltage vssub, that is, dVTH / dvsub. Since the range is wide, the amount of change in the threshold voltage VTH can be made larger than that of the bulk as a whole.

図５（ａ）は、ＳＯＩのＮＭＯＳトランジスタにおける、バックバイアス電圧ｖｓｕｂとオフ状態でのソース−ドレイン間のリーク電流Ｉｏｆｆの関係の一例を表わす図である。 FIG. 5A is a diagram showing an example of the relationship between the back bias voltage vssub and the leak current Off between the source and the drain in the off state in the SOI NMOS transistor.

図５（ｂ）は、ＳＯＩのＰＭＯＳトランジスタにおける、バックバイアス電圧ｖｓｕｂとオフ状態でのソース−ドレイン間のリーク電流Ｉｏｆｆの関係の一例を表わす図である。 FIG. 5B is a diagram showing an example of the relationship between the back bias voltage vssub and the leak current Off between the source and the drain in the off state in the SOI MOSFET transistor.

ＭＯＳＦＥＴでは、リーク電流の支配的な要因はサブスレッショルドリーク電流である。ＮＭＯＳトランジスタでは、バックバイアス電圧ｖｓｕｂを負にすることによって、リーク電流Ｉｏｆｆを小さくすることができる。ＰＭＯＳトランジスタでは、バックバイアス電圧ｖｓｕｂを正にすることによって、リーク電流Ｉｏｆｆを小さくすることができる。 In MOSFETs, the dominant factor for leakage current is the subthreshold leakage current. In the NMOS transistor, the leakage current Iff can be reduced by making the back bias voltage vssub negative. In the MOSFET transistor, the leakage current Iff can be reduced by making the back bias voltage vssub positive.

ここで、リーク電流Ｉｏｆｆはバックバイアス電圧ｖｓｕｂの変化に対して、指数関数的に変化する。このため、バックバイアス電圧ｖｓｕｂが０Ｖ近辺でリーク電流Ｉｏｆｆの変化量が大きくなり、バックバイアス電圧ｖｓｕｂを大きくするにつれて、リーク電流Ｉｏｆｆの変化量は小さくなる。 Here, the leak current Off changes exponentially with respect to a change in the back bias voltage vs. sub. Therefore, the amount of change in the leak current If is large when the back bias voltage vssub is near 0 V, and the amount of change in the leak current Off is small as the back bias voltage vs. b is increased.

図６は、バックバイアス電圧の制御方法の一例を表す図である。ＮＭＯＳトランジスタＮ１と、ＰＭＯＳトランジスタＰ１は、それぞれｐＷｅｌｌとｎＷｅｌｌ中に形成される。ｐＷｅｌｌに専用のバックバイアス発生回路（ＶＢＢＧＥＮ（ｎ））２４を接続し、ｎＷｅｌｌに専用のバックバイアス発生回路（ＶＢＢＧＥＮ（ｐ））２６を接続する。 FIG. 6 is a diagram showing an example of a back bias voltage control method. The NMOS transistor N1 and the NMOS transistor P1 are formed in pWell and nWell, respectively. A dedicated back bias generation circuit (VBBGEN (n)) 24 is connected to the pWell, and a dedicated back bias generation circuit (VBBGEN (p)) 26 is connected to the nWell.

ＮＭＯＳトランジスタＮ１のバックバイアス電圧と、ＰＭＯＳトランジスタＰ１のバックバイアス電圧は同時に変化させる。 The back bias voltage of the NMOS transistor N1 and the back bias voltage of the NMOS transistor P1 are changed at the same time.

半導体装置内の回路ブロックが動作しているとき、つまり動作状態では、ＰＭＯＳトランジスタＰ１の閾値電圧ＶＴＨおよびＮＭＯＳトランジスタＮ１の閾値電圧ＶＴＨが低くなるように設定する。これによって、スイッチングの高速化による高速な動作を実現することができる。一方、半導体装置内の回路ブロックが停止しているとき、つまり待機状態では、ＰＭＯＳトランジスタＰ１の閾値電圧ＶＴＨおよびＮＭＯＳトランジスタＮ１の閾値電圧ＶＴＨが高くなるように設定する。これによって、リーク電流が低減されて、低電力化するということができる。このように動的にバックバイアス電圧を制御することで高速な動作と低消費電力を両立させることができる。 When the circuit block in the semiconductor device is operating, that is, in the operating state, the threshold voltage VTH of the NMOS transistor P1 and the threshold voltage VTH of the NMOS transistor N1 are set to be low. As a result, high-speed operation can be realized by increasing the switching speed. On the other hand, when the circuit block in the semiconductor device is stopped, that is, in the standby state, the threshold voltage VTH of the NMOS transistor P1 and the threshold voltage VTH of the NMOS transistor N1 are set to be high. As a result, the leakage current can be reduced and the power consumption can be reduced. By dynamically controlling the back bias voltage in this way, both high-speed operation and low power consumption can be achieved at the same time.

図７は、回路ブロックの動作状態と待機状態におけるバックバイアス電圧の制御の一例を表わす図である。回路ブロックの電源電圧はＶＤＤとする。 FIG. 7 is a diagram showing an example of control of the back bias voltage in the operating state and the standby state of the circuit block. The power supply voltage of the circuit block is VDD.

動作状態において、ＮＭＯＳトランジスタＮ１のバックバイアス電圧は０Ｖとし、ＰＭＯＳトランジスタＰ１のバックバイアス電圧はＶＤＤすることによって、ＮＭＯＳトランジスタの閾値電圧ＶＴＨの絶対値およびＰＭＯＳトランジスタの閾値電圧ＶＴＨの絶対値が下がる。これによって、オン電流が増加するので高速な動作が可能となる。 In the operating state, the back bias voltage of the NMOS transistor N1 is set to 0 V, and the back bias voltage of the NMOS transistor P1 is VDD, so that the absolute value of the threshold voltage VTH of the NMOS transistor and the absolute value of the threshold voltage VTH of the NMOS transistor are lowered. As a result, the on-current increases, so that high-speed operation becomes possible.

次に、待機状態において、ＮＭＯＳトランジスタＮ１のバックバイアス電圧を（−ＶＢＢ）、ＰＭＯＳトランジスタＰ１のバックバイアス電圧を（ＶＤＤ＋ＶＢＢ）とする。 Next, in the standby state, the back bias voltage of the NMOS transistor N1 is (−VBB), and the back bias voltage of the NMOS transistor P1 is (VDD + VBB).

これによって、ＮＭＯＳトランジスタの閾値電圧ＶＴＨの絶対値およびＰＭＯＳトランジスタの閾値電圧ＶＴＨの絶対値が上がる。これによって、リーク電流が減少するので、待機時の消費電流を減らすことができる。 As a result, the absolute value of the threshold voltage VTH of the NMOS transistor and the absolute value of the threshold voltage VTH of the NMOS transistor increase. As a result, the leakage current is reduced, so that the current consumption during standby can be reduced.

ただし、実用的なバックバイアス電圧の制御を行うには、バックバイアス電圧を高速に変化させて、動作状態と待機状態の遷移時間を短くする必要がある。ＭＯＳＦＥＴの基板はバルクでもＳＯＩでも、回路的にはキャパシタとみなせることができるので、遷移時間を短くするには、基板の充放電を高速に行う必要がある。このためには、基板の容量に対してバックバイアス発生回路の駆動力が十分大きくなければならない。 However, in order to perform practical back bias voltage control, it is necessary to change the back bias voltage at high speed to shorten the transition time between the operating state and the standby state. Since the MOSFET substrate can be regarded as a capacitor in terms of circuit, whether it is bulk or SOI, it is necessary to charge and discharge the substrate at high speed in order to shorten the transition time. For this purpose, the driving force of the back bias generating circuit must be sufficiently large with respect to the capacitance of the substrate.

一般に、単一の電源電圧ＶＤＤで動作する回路によって、ＮＭＯＳトランジスタのバックバイアス電圧ｖｎｓｕｂを負電圧としたい場合、バックバイアス電圧ｖｎｓｕｂは、チャージポンプ回路などのＤＣ−ＤＣコンバータを使用してＶＤＤから作られる。同時にＰＭＯＳトラジスタのバックバイアス電圧ｖｐｓｕｂは、ＶＤＤ以上の電圧とする必要がある。バックバイアス電圧ｖｎｓｕｂ、ｖｐｓｕｂは、ＤＣ−ＤＣコンバータを用いて作られる。したがって、ＤＣ−ＤＣコンバータの駆動力を高める必要がある。たとえば、ＤＣ−ＤＣコンバータの一種であるチャージポンプ回路によって駆動力を高めるには、スイッチング周波数を高めるか、あるいはポンプ容量を増やす必要がある。しかしながら、いずれの手法でもチャージポンプ回路の消費電力が増える。バックバイアス電圧の制御によって、待機状態の電力低減を目指す場合、チャージポンプ回路の消費電力が増えてはむしろ逆効果となる。このため、従来のバックバイアス発生回路は、待機状態の電力低減のために駆動力が低くなり、動作状態と待機状態の遷移時間が長いという問題があった。 Generally, when a circuit operating with a single power supply voltage VDD wants to make the back bias voltage vssub of an NMOS transistor a negative voltage, the back bias voltage vssub is created from VDD using a DC-DC converter such as a charge pump circuit. Be done. At the same time, the back bias voltage vpusub of the NMOS tradist must be set to a voltage equal to or higher than VDD. The back bias voltages vnsub and vpusub are produced by using a DC-DC converter. Therefore, it is necessary to increase the driving force of the DC-DC converter. For example, in order to increase the driving force by a charge pump circuit which is a kind of DC-DC converter, it is necessary to increase the switching frequency or increase the pump capacity. However, both methods increase the power consumption of the charge pump circuit. When aiming to reduce the power consumption in the standby state by controlling the back bias voltage, increasing the power consumption of the charge pump circuit is rather counterproductive. For this reason, the conventional back bias generation circuit has a problem that the driving force is low in order to reduce the power in the standby state and the transition time between the operating state and the standby state is long.

本実施の形態では、このような問題を解決することができる。
図８は、ＶＢＢＧＥＮ（ｐ）２６に含まれる回路の構成を表わす図である。 In this embodiment, such a problem can be solved.
FIG. 8 is a diagram showing a configuration of a circuit included in VBBGEN (p) 26.

ＶＢＢＧＥＮ（ｐ）２６は、一般的なチャージポンプ回路であり、入力電圧ＶＤＤから正電圧（ＶＤＤ＋ＶＢＢ）を生成し、出力端子ＶＯＵＴ１から正電圧（ＶＤＤ＋ＶＢＢ）が出力される。 The VBBGEN (p) 26 is a general charge pump circuit, generates a positive voltage (VDD + VBB) from the input voltage VDD, and outputs a positive voltage (VDD + VBB) from the output terminal VOUT1.

ＶＢＢＧＥＮ（ｐ）２６は、スイッチＳＷＣ１１，ＳＷＣ１２，ＳＷＣ１３と、キャパシタＣ１１と、Ｃ１２と、電圧ＶＤＤを供給するＶＤＤ供給源２２とを備える。 The VBBGEN (p) 26 includes switches SWC11, SWC12, SWC13, capacitors C11 and C12, and a VDD supply source 22 for supplying voltage VDD.

スイッチＳＷＣ１１は、ノードＮＤ１１を端子ｇと端子ｖのいずれかと接続する。端子ｇはグランドＧＮＤと接続される。端子ｖはノードＮＤ１４と接続される。キャパシタＣ１１は、ノードＮＤ１１とノードＮＤ１２との間に配置される。スイッチＳＷＣ１２は、ノードＮＤ１２とノードＮＤ１４との間の経路を接続または遮断する。ＶＤＤ供給源２２は、ノードＮＤ１４とグランドＧＮＤとの間に配置される。スイッチＳＷＣ１３は、ノードＮＤ１２とノードＮＤ１３の間の経路を接続または遮断する。キャパシタＣ１２は、ノードＮＤ１３とグランドＧＮＤとの間に配置される。ノードＮＤ１３は、出力端子ＶＯＵＴ１と接続される。 The switch SWC11 connects the node ND 11 to either the terminal g or the terminal v. The terminal g is connected to the ground GND. Terminal v is connected to node ND14. The capacitor C11 is arranged between the node ND 11 and the node ND 12. The switch SWC12 connects or cuts off the path between the node ND12 and the node ND14. The VDD supply source 22 is arranged between the node ND 14 and the ground GND. The switch SWC13 connects or cuts off the path between the node ND12 and the node ND13. Capacitor C12 is arranged between node ND13 and ground GND. The node ND 13 is connected to the output terminal VOUT1.

図９（ａ）および（ｂ）は、ＶＢＢＧＥＮ（ｐ）２６の動作を説明する図である。
まず、図９（ａ）に示すように、スイッチＳＷＣ１１をｇ側とし、スイッチＳＷＣ１２をオン、スイッチＳＷＣ１３をオフにする。これによって、キャパシタＣ１１の両端の間にはＶＤＤの電圧が蓄えられる。 9 (a) and 9 (b) are diagrams illustrating the operation of VBBGEN (p) 26.
First, as shown in FIG. 9A, the switch SWC11 is set to the g side, the switch SWC12 is turned on, and the switch SWC13 is turned off. As a result, the voltage of VDD is stored between both ends of the capacitor C11.

次に、図９（ｂ）に示すように、スイッチＳＷＣ１１をｖ側とし、スイッチＳＷＣ１２をオフ、スイッチＳＷＣ１３をオンにする。これによって、キャパシタＣ１１の負側端子（−）の電圧がＶＤＤとなるので、キャパシタＣ１１の正側端子（＋）の電圧が２＊ＶＤＤとなる。つまり、入力電圧ＶＤＤの２倍の電圧が出力端子ＶＯＵＴ１から出力される。 Next, as shown in FIG. 9B, the switch SWC11 is set to the v side, the switch SWC12 is turned off, and the switch SWC13 is turned on. As a result, the voltage of the negative terminal (−) of the capacitor C11 becomes VDD, so that the voltage of the positive terminal (+) of the capacitor C11 becomes 2 * VDD. That is, twice the input voltage VDD is output from the output terminal VOUT1.

図８の回路は、入力電圧ＶＤＤから２＊ＶＤＤの電圧を発生させる場合の回路である。ＶＢＢ＞ＶＤＤの場合には、この回路を複数個直列接続することによって、３＊ＶＤＤ、４＊ＶＤＤといった高い電圧が発生可能である。ＶＢＢ＜ＶＤＤである場合には、この回路の出力電圧を降圧することで、所望のＶＢＢ＋ＶＤＤを発生させることができる。 The circuit of FIG. 8 is a circuit for generating a voltage of 2 * VDD from the input voltage VDD. When VBB> VDD, a high voltage such as 3 * VDD or 4 * VDD can be generated by connecting a plurality of these circuits in series. When VBB <VDD, the desired VBB + VDD can be generated by stepping down the output voltage of this circuit.

図１０は、ＶＢＢＧＥＮ（ｎ）２４に含まれる回路の構成を表わす図である。
ＶＢＢＧＥＮ（ｎ）２４は、一般的なチャージポンプ回路であり、入力電圧ＶＤＤから負電圧（−ＶＢＢ）を生成し、出力端子ＶＯＵＴ２から負電圧（−ＶＢＢ）が出力される。 FIG. 10 is a diagram showing a configuration of a circuit included in VBBGEN (n) 24.
The VBBGEN (n) 24 is a general charge pump circuit, generates a negative voltage (-VBB) from the input voltage VDD, and outputs a negative voltage (-VBB) from the output terminal VOUT2.

ＶＢＢＧＥＮ（ｎ）２４は、スイッチＳＷＣ２１，ＳＷＣ２２，ＳＷＣ２３と、キャパシタＣ２１と、Ｃ２２と、電圧ＶＤＤを供給するＶＤＤ供給源２２とを備える。 The VBBGEN (n) 24 includes switches SWC21, SWC22, SWC23, capacitors C21 and C22, and a VDD supply source 22 for supplying voltage VDD.

スイッチＳＷＣ２１は、ノードＮＤ２１を端子ｇと端子ｖのいずれかと接続する。端子ｇはグランドＧＮＤと接続される。端子ｖはＶＤＤ供給源２２と接続される。キャパシタＣ２１は、ノードＮＤ２１とノードＮＤ２２との間に配置される。スイッチＳＷＣ２２は、ノードＮＤ２２とグランドＧＮＤの間の経路を接続または遮断する。ＶＤＤ供給源２２は、端子ｖとグランドＧＮＤとの間に配置される。スイッチＳＷＣ２３は、ノードＮＤ２２とノードＮＤ２３の間の経路を接続または遮断する。キャパシタＣ２２は、ノードＮＤ２３とグランドＧＮＤとの間に配置される。ノードＮＤ２３は、出力端子ＶＯＵＴ２と接続される。 The switch SWC21 connects the node ND21 to either terminal g or terminal v. The terminal g is connected to the ground GND. The terminal v is connected to the VDD supply source 22. The capacitor C21 is arranged between the node ND 21 and the node ND 22. The switch SWC22 connects or disconnects the path between the node ND22 and the ground GND. The VDD supply source 22 is arranged between the terminal v and the ground GND. The switch SWC23 connects or disconnects the path between the node ND22 and the node ND23. The capacitor C22 is arranged between the node ND23 and the ground GND. The node ND23 is connected to the output terminal VOUT2.

図１１（ａ）および（ｂ）は、ＶＢＢＧＥＮ（ｎ）２４の動作を説明する図である。
まず、図１１（ａ）に示すように、スイッチＳＷＣ２１をｖ側とし、スイッチＳＷＣ２２をオン、スイッチＳＷＣ２３をオフにする。これによって、キャパシタＣ２１の両端の間にはＶＤＤの電圧が蓄えられる。 11 (a) and 11 (b) are diagrams illustrating the operation of VBBGEN (n) 24.
First, as shown in FIG. 11A, the switch SWC21 is set to the v side, the switch SWC22 is turned on, and the switch SWC23 is turned off. As a result, the voltage of VDD is stored between both ends of the capacitor C21.

次に、図１１（ｂ）に示すように、スイッチＳＷＣ２１をｇ側とし、スイッチＳＷＣ２２をオフ、スイッチＳＷＣ２３をオンにする。これによって、キャパシタＣ２１の正側端子の電圧が０Ｖとなるので、キャパシタＣ２１の負側端子の電圧が（−ＶＤＤ）となる。つまり、入力電圧ＶＤＤの符号が逆の電圧が出力端子ＶＯＵＴ２から出力される。 Next, as shown in FIG. 11B, the switch SWC21 is set to the g side, the switch SWC22 is turned off, and the switch SWC23 is turned on. As a result, the voltage of the positive terminal of the capacitor C21 becomes 0V, so that the voltage of the negative terminal of the capacitor C21 becomes (− VDD). That is, a voltage having the opposite sign of the input voltage VDD is output from the output terminal VOUT2.

図１０の回路は、入力電圧ＶＤＤから（−１）＊ＶＤＤの電圧を発生させる場合の回路である。ＶＢＢ＞ＶＤＤの場合には、この回路を複数個直列接続することによって、（−２）＊ＶＤＤ、（−３）＊ＶＤＤといった高い電圧が発生可能である。ＶＢＢ＜ＶＤＤである場合には、この回路の出力電圧を降圧することで、所望の−ＶＢＢを発生させることができる。 The circuit of FIG. 10 is a circuit for generating a voltage of (-1) * VDD from an input voltage VDD. When VBB> VDD, high voltages such as (-2) * VDD and (-3) * VDD can be generated by connecting a plurality of these circuits in series. When VBB <VDD, the desired −VBB can be generated by stepping down the output voltage of this circuit.

図１２は、第２の実施形態のＮバイアス制御回路ＮＣ１およびＰバイアス制御回路ＰＣ１の構成を表わす図である。 FIG. 12 is a diagram showing the configuration of the N bias control circuit NC1 and the P bias control circuit PC1 of the second embodiment.

図１２において、半導体装置の複数の回路ブロックに含まれる複数のＰＭＯＳトランジスタとＮＭＯＳトランジスタを代表する１つのＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１が表されている。 In FIG. 12, a plurality of MOSFET transistors included in a plurality of circuit blocks of a semiconductor device, one MOSFET transistor P1 representing an NMOS transistor, and an NMOS transistor N1 are shown.

ＶＢＢＧＥＮ（ｎ）２４とＮＭＯＳトランジスタＮ１の基板ＰＳＵＢとの間にＮバイアス制御回路ＮＣ１が配置される。ＶＢＢＧＥＮ（ｐ）２６とＰＭＯＳトランジスタＰ１の基板ＮＳＵＢとの間にＰバイアス制御回路ＰＣ１が配置される。Ｎバイアス制御回路ＮＣ１と、Ｐバイアス制御回路ＰＣ１とは、同時に動作する。 The N bias control circuit NC1 is arranged between the VBBGEN (n) 24 and the substrate PSUB of the NMOS transistor N1. The P bias control circuit PC1 is arranged between the VBBGEN (p) 26 and the substrate NSUB of the NMOS transistor P1. The N bias control circuit NC1 and the P bias control circuit PC1 operate at the same time.

Ｎバイアス制御回路ＮＣ１は、スイッチＳＷＮ１と、キャパシタＮＣＡＰと、スイッチＳＷＮ２とを備える。 The N-bias control circuit NC1 includes a switch SWN1, a capacitor NCAP, and a switch SWN2.

スイッチＳＷＮ１は、ノードｖｎｃａｐを端子ａと端子ｂのいずれかと接続させる。端子ａは、開放されている。端子ｂは、ＮＭＯＳ用バックバイアス発生回路２４の出力と接続する。 The switch SWN1 connects the node vncap to either terminal a or terminal b. Terminal a is open. The terminal b is connected to the output of the back bias generation circuit 24 for NMOS.

キャパシタＮＣＡＰは、ノードｖｎｃａｐとグランドＧＮＤとの間に配置される。
スイッチＳＷＮ２は、基板ＰＳＵＢを端子ｐ、ｑ、ｒのいずれかと接続される。端子ｐは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。端子ｑは、ノードｖｎｃａｐと接続する。端子ｒは、グランドＧＮＤと接続する。 The capacitor NCAP is located between the node vncap and the ground GND.
The switch SWN2 connects the substrate PSUB to any of the terminals p, q, and r. The terminal p is connected to the output of VBBGEN (n) 24. The terminal q connects to the node vncap. The terminal r is connected to the ground GND.

Ｐバイアス制御回路ＰＣ１は、スイッチＳＷＰ１と、キャパシタＰＣＡＰと、スイッチＳＷＰ２とを備える。 The P bias control circuit PC1 includes a switch SWP1, a capacitor PCAP, and a switch SWP2.

スイッチＳＷＰ１は、ノードｖｐｃａｐを端子ａと端子ｂのいずれかと接続させる。端子ａは、開放されている。端子ｂは、ＰＭＯＳ用バックバイアス発生回路２６の出力と接続する。 The switch SWP1 connects the node vpcap to either terminal a or terminal b. Terminal a is open. The terminal b is connected to the output of the back bias generation circuit 26 for MOSFET.

キャパシタＰＣＡＰは、ノードｖｐｃａｐとグランドＧＮＤとの間に配置される。
スイッチＳＷＰ２は、基板ＮＳＵＢを端子ｐ、ｑ、ｒのいずれかと接続される。端子ｐは、ＰＭＯＳ用バックバイアス発生回路２６の出力と接続する。端子ｑは、ノードｖｐｃａｐと接続する。端子ｒは、グランドＧＮＤと接続する。 The capacitor PCAP is located between the node vpcap and the ground GND.
The switch SWP2 connects the substrate NSUB to any of the terminals p, q, and r. The terminal p is connected to the output of the back bias generation circuit 26 for MOSFET. The terminal q connects to the node vpcap. The terminal r is connected to the ground GND.

ここで、簡単のためにキャパシタＰＣＡＰの容量は、基板ＮＳＵＢの持つ寄生容量と同じとし、キャパシタＮＣＡＰの容量は、基板ＰＳＵＢの持つ寄生容量と同じとする。キャパシタＮＣＡＰとキャパシタＰＣＡＰによって、基板ＰＳＵＢと基板ＮＳＵＢの電圧を高速に変化させることが出来る。 Here, for the sake of simplicity, the capacitance of the capacitor PCAP is the same as the parasitic capacitance of the substrate NSUB, and the capacitance of the capacitor NCAP is the same as the parasitic capacitance of the substrate PSUB. The voltages of the substrate PSUB and the substrate NSUB can be changed at high speed by the capacitor NCAP and the capacitor PCAP.

図１３は、図１２の回路の動作を説明するタイミング図である。
ＶＢＢＧＥＮ（ｎ）２４の出力電圧は常に−ＶＢＢとし、ＶＢＢＧＥＮ（ｐ）２６の出力電圧は常に（ＶＤＤ＋ＶＢＢ）とする。 FIG. 13 is a timing diagram illustrating the operation of the circuit of FIG.
The output voltage of VBBGEN (n) 24 is always −VBB, and the output voltage of VBBGEN (p) 26 is always (VDD + VBB).

時刻ｔ０の初期状態において、半導体装置内の回路ブロックが動作状態であるとし、基板ＰＳＵＢとキャパシタＮＣＡＰの電圧は共にグランド電圧の０Ｖであり、基板ＮＳＵＢとキャパシタＰＣＡＰの電圧は共に電源電圧のＶＤＤとする。 In the initial state at time t0, assuming that the circuit block in the semiconductor device is in the operating state, the voltages of the substrate PSUB and the capacitor NCAP are both 0V of the ground voltage, and the voltages of the substrate NSUB and the capacitor PCAP are both the VDD of the power supply voltage. To do.

ＣＰＵコア１２が、スイッチＳＷＮ１とスイッチＳＷＰ１をｂ側とすることによって、ＶＢＢＧＥＮ（ｎ）２４とキャパシタＮＣＡＰとが接続され、ＶＢＢＧＥＮ（ｐ）２６とキャパシタＰＣＡＰとが接続される。ＣＰＵコア１２が、スイッチＳＷＮ２とスイッチＳＷＰ２をｒ側とすることによって、基板ＰＳＵＢとグランドＧＮＤとが接続され、基板ＮＳＵＢと電源ＶＤＤとが接続される。これによって、基板ＰＳＵＢの電圧は０Ｖのままであるが、キャパシタＮＣＡＰは徐々に−ＶＢＢに向かって充電されるとともに、基板ＮＳＵＢはＶＤＤのままであるが、キャパシタＰＣＡＰは徐々に（ＶＤＤ＋ＶＢＢ）に向かって充電される。この充電に要する時間はＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６の最大出力電流で律速される。 When the CPU core 12 sets the switch SWN1 and the switch SWP1 to the b side, the VBBGEN (n) 24 and the capacitor NCAP are connected, and the VBBGEN (p) 26 and the capacitor PCAP are connected. When the CPU core 12 sets the switch SWN2 and the switch SWP2 to the r side, the substrate PSUB and the ground GND are connected, and the substrate NSUB and the power supply VDD are connected. As a result, the voltage of the substrate PSUB remains 0V, but the capacitor NCAP is gradually charged toward −VBB, and the substrate NSUB remains VDD, but the capacitor PCAP gradually moves toward (VDD + VBB). Will be charged. The time required for this charging is rate-determined by the maximum output currents of VBBGEN (n) 24 and VBBGEN (p) 26.

時刻ｔ１において、キャパシタＮＣＡＰの電圧が−ＶＢＢ、キャパシタＰＣＡＰの電圧が（ＶＤＤ＋ＶＢＢ）となると、ＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６は、自動的に停止して、充電が終了する。 At time t1, when the voltage of the capacitor NCAP becomes −VBB and the voltage of the capacitor PCAP becomes (VDD + VBB), VBBGEN (n) 24 and VBBGEN (p) 26 automatically stop and charging ends.

時刻ｔ２において、半導体装置は、外部から動作モードから待機モードへの遷移指示を受ける。この時に、ＣＰＵコア１２が、スイッチＳＷＮ１とスイッチＳＷＰ１をa側、スイッチＳＷＮ２とスイッチＳＷＰ２はｑ側とする。これによって、ＶＢＢＧＥＮ（ｎ）２４とキャパシタＮＣＡＰとが切り離され、ＶＢＢＧＥＮ（ｐ）２６とキャパシタＰＣＡＰとが切り離され、基板ＰＳＵＢとキャパシタＮＣＡＰとが接続され、基板ＮＳＵＢとキャパシタＰＣＡＰとが接続される。これによって、キャパシタＮＣＡＰに蓄積された負電荷で基板ＰＳＵＢは急速に充電され、基板ＰＳＵＢとキャパシタＮＣＡＰは同電圧の（−１／２＊ＶＢＢ）となる。また、キャパシタＰＣＡＰに蓄積された正電荷で基板ＮＳＵＢは急速に充電され、基板ＮＳＵＢとキャパシタＰＣＡＰは同電圧の（ＶＤＤ＋１／２＊ＶＢＢ）となる。この動作に要する時間は、スイッチＳＷＮ２とスイッチＳＷＰ２のオン抵抗と基板ＰＳＵＢ、キャパシタＮＣＡＰ、基板ＮＳＵＢ、キャパシタＰＣＡＰの容量で決まるが、スイッチＳＷＮ２とスイッチＳＷＰ２のオン抵抗を十分小さくすることによって、ＶＢＢＧＥＮ（ｎ）２４によって基板ＰＳＵＢを充電し、ＶＢＢＧＥＮ（ｐ）２６によって基板ＮＳＵＢを充電する場合よりも高速に基板ＰＳＵＢと基板ＮＳＵＢを充電できる。ここでは、基板ＰＳＵＢの電圧は目標値の半分の（−１／２＊ＶＢＢ）までしか変化せず、基板ＮＳＵＢの電圧も目標値の半分の（ＶＤＤ＋１／２＊ＶＢＢ）までしか変化しないが、前述のようにＭＯＰＳＦＥＴのリーク電流の基板電圧依存性０Ｖ近辺が最も変化量が大きいので、この変化量でもリーク電流低減効果が十分に得られる。 At time t2, the semiconductor device receives a transition instruction from the operation mode to the standby mode from the outside. At this time, the CPU core 12 sets the switch SWN1 and the switch SWP1 on the a side, and the switch SWN2 and the switch SWP2 on the q side. As a result, the VBBGEN (n) 24 and the capacitor NCAP are separated, the VBBGEN (p) 26 and the capacitor PCAP are separated, the substrate PSUB and the capacitor NCAP are connected, and the substrate NSUB and the capacitor PCAP are connected. As a result, the substrate PSUB is rapidly charged by the negative charge accumulated in the capacitor NCAP, and the substrate PSUB and the capacitor NCAP have the same voltage (-1 / 2 * VBB). Further, the substrate NSUB is rapidly charged by the positive charge accumulated in the capacitor PCAP, and the substrate NSUB and the capacitor PCAP have the same voltage (VDD + 1/2 * VBB). The time required for this operation is determined by the on-resistance of the switch SWN2 and the switch SWP2 and the capacitance of the substrate PSUB, the capacitor NCAP, the substrate NSUB, and the capacitor PCAP. By sufficiently reducing the on-resistance of the switch SWN2 and the switch SWP2, VBBGEN ( n) 24 can charge the substrate PSUB, and VBBGEN (p) 26 can charge the substrate PSUB and the substrate NSUB at a higher speed than the case where the substrate NSUB is charged. Here, the voltage of the substrate PSUB changes only to half of the target value (-1 / 2 * VBB), and the voltage of the substrate NSUB also changes only to half of the target value (VDD + 1/2 * VBB). As described above, since the amount of change in the leakage current of the MOPS FET is the largest in the vicinity of 0V, which depends on the substrate voltage, the leakage current reduction effect can be sufficiently obtained even with this amount of change.

時刻ｔ３において、さらに、ＣＰＵコア１２が、スイッチＳＷＮ１とスイッチＳＷＰ１をa側、スイッチＳＷＮ２とスイッチＳＷＰ２をｐ側とすることによって、ＶＢＢＧＥＮ（ｎ）２４と基板ＰＳＵＢとが接続され、ＶＢＢＧＥＮ（ｐ）２６と基板ＮＳＵＢと接続される。これによって、基板ＰＳＵＢが（−ＶＢＢ）まで徐々に充電され、基板ＮＳＵＢが（ＶＤＤ＋ＶＢＢ）まで徐々に充電される。 At time t3, the CPU core 12 further sets the switch SWN1 and the switch SWP1 to the a side, and the switch SWN2 and the switch SWP2 to the p side, so that the VBBGEN (n) 24 and the board PSUB are connected, and the VBBGEN (p) 26 is connected to the substrate NSUB. As a result, the substrate PSUB is gradually charged to (−VBB), and the substrate NSUB is gradually charged to (VDD + VBB).

時刻ｔ４において、基板ＰＳＵＢが（−ＶＢＢ）、基板ＮＳＵＢが（ＶＤＤ＋ＶＢＢ）となると、ＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６は自動的に停止して、充電が終了し、回路ブロックは待機状態となる。 At time t4, when the substrate PSUB becomes (-VBB) and the substrate NSUB becomes (VDD + VBB), VBBGEN (n) 24 and VBBGEN (p) 26 automatically stop, charging ends, and the circuit block is in a standby state. It becomes.

時刻ｔ５において、半導体装置は、外部から動作モードから待機モードへの遷移指示を受ける。ＣＰＵコア１２が、スイッチＳＷＮ１とスイッチＳＷＰ１をa側、スイッチＳＷＮ２とスイッチＳＷＰ２をｑ側とすることによって、基板ＰＳＵＢとキャパシタＮＣＡＰが再び接続され、基板ＮＳＵＢとキャパシタＰＣＡＰとが再び接続される。これによって、基板ＰＳＵＢの負電荷がキャパシタＮＣＡＰに急速に回生され、基板ＰＳＵＢとキャパシタＮＣＡＰは同電圧（−３／４＊ＶＢＢ）となる。これとともに、基板ＮＳＵＢの正電荷がキャパシタＰＣＡＰに急速に回生され、基板ＮＳＵＢとキャパシタＰＣＡＰは同電圧の（ＶＤＤ＋３／４＊ＶＢＢ）となる。この回生動作の時間はスイッチＳＷＮ２とスイッチＳＷＰ２のオン抵抗と基板ＰＳＵＢ、基板ＮＳＵＢ、キャパシタＮＣＡＰ、キャパシタＰＣＡＰの容量で決まるので時刻ｔ２の動作と同様に高速である。 At time t5, the semiconductor device receives a transition instruction from the operation mode to the standby mode from the outside. When the CPU core 12 sets the switch SWN1 and the switch SWP1 to the a side and the switch SWN2 and the switch SWP2 to the q side, the substrate PSUB and the capacitor NCAP are reconnected, and the substrate NSUB and the capacitor PCAP are reconnected. As a result, the negative charge of the substrate PSUB is rapidly regenerated into the capacitor NCAP, and the substrate PSUB and the capacitor NCAP have the same voltage (-3/4 * VBB). At the same time, the positive charge of the substrate NSUB is rapidly regenerated to the capacitor PCAP, and the substrate NSUB and the capacitor PCAP have the same voltage (VDD + 3/4 * VBB). The time of this regenerative operation is determined by the on-resistance of the switch SWN2 and the switch SWP2 and the capacities of the substrate PSUB, the substrate NSUB, the capacitor NCAP, and the capacitor PCAP, and is therefore as fast as the operation at time t2.

時刻ｔ６において、さらに、ＣＰＵコア１２が、スイッチＳＷＮ１とスイッチＳＷＰ１をｂ側、スイッチＳＷＮ２とスイッチＳＷＰ２をｒ側とする。 At time t6, the CPU core 12 further sets the switch SWN1 and the switch SWP1 to the b side, and the switch SWN2 and the switch SWP2 to the r side.

これによって、基板ＰＳＵＢは急速０Ｖまで放電され、基板ＮＳＵＢは急速にＶＤＤまで放電される。この放電の動作もスイッチＳＷＮ２とスイッチＳＷＰ２のオン抵抗と基板ＰＳＵＢと基板ＮＳＵＢの容量で決まるので高速である。また、キャパシタＮＣＡＰは、ＶＢＢＧＥＮ（ｎ）２４と再び接続して（−ＶＢＢ）まで徐々に充電され、キャパシタＰＣＡＰは、ＶＢＢＧＥＮ（ｐ）２６と再び接続して（ＶＤＤ＋ＶＢＢ）まで徐々に充電される。 As a result, the substrate PSUB is rapidly discharged to 0 V, and the substrate NSUB is rapidly discharged to VDD. The operation of this discharge is also high because it is determined by the on-resistance of the switch SWN2 and the switch SWP2 and the capacitance of the substrate PSUB and the substrate NSUB. Further, the capacitor NCAP is reconnected to VBBGEN (n) 24 and gradually charged to (−VBB), and the capacitor PCAP is reconnected to VBBGEN (p) 26 and gradually charged to (VDD + VBB).

時刻ｔ７において、基板ＰＳＵＢが０Ｖまで、基板ＮＳＵＢがＶＤＤまで放電されると、回路ブロックは動作状態となる。 At time t7, when the substrate PSUB is discharged to 0 V and the substrate NSUB is discharged to VDD, the circuit block is put into an operating state.

時刻ｔ８において キャパシタＮＣＡＰが（−ＶＢＢ）、キャパシタＰＣＡＰが（ＶＤＤ＋ＶＢＢ）となると、ＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６は自動的に停止して、充電が終了する。 When the capacitor NCAP becomes (-VBB) and the capacitor PCAP becomes (VDD + VBB) at time t8, VBBGEN (n) 24 and VBBGEN (p) 26 automatically stop, and charging ends.

時刻ｔ８の状態は、時刻ｔ１の状態と同じとなる。以降はｔ１〜ｔ８の状態を１サイククルとして、処理が繰り返される。 The state at time t8 is the same as the state at time t1. After that, the process is repeated with the states of t1 to t8 as one cycle.

時刻ｔ５のタイミングにおいて、基板ＰＳＵＢからキャパシタＮＣＡＰ、基板ＮＳＵＢからキャパシタＰＣＡＰへの電荷の回生を行っている。ここで、たとえばモータで発電した電力をキャパシタに回生する場合と比較する。この場合、モータには起電力があるので、モータとキャパシタの間に電位差が無くとも電荷を回生することができる。しかし、本実施の形態では、基板ＰＳＵＢおよび基板ＮＳＵＢは、受動素子であり、起電力が無い。そこで、時刻ｔ３〜ｔ５の期間において、基板ＰＳＵＢとキャパシタＮＣＡＰ、基板ＮＳＵＢとキャパシタＰＣＡＰを切り離して両者に電位差を発生させることによって、回生を可能としている。 At the timing of time t5, charges are regenerated from the substrate PSUB to the capacitor NCAP and from the substrate NSUB to the capacitor PCAP. Here, for example, the case where the electric power generated by the motor is regenerated into the capacitor is compared. In this case, since the motor has an electromotive force, electric charges can be regenerated even if there is no potential difference between the motor and the capacitor. However, in the present embodiment, the substrate PSUB and the substrate NSUB are passive elements and have no electromotive force. Therefore, in the period from time t3 to t5, regeneration is possible by separating the substrate PSUB and the capacitor NCAP and the substrate NSUB and the capacitor PCAP to generate a potential difference between them.

以上のように、本実施の形態では、時刻ｔ２における待機状態への遷移での基板ＰＳＵＢと基板ＮＳＵＢへの充電をＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６ではなくキャパシタＮＣＡＰとキャパシタＰＣＡＰで行なう。これによって、ＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６の電流駆動能力に関係なく高速に充電することができる。また、時刻ｔ５において、基板ＰＳＵＢの電荷をキャパシタＮＣＡＰに、基板ＮＳＵＢの電荷をキャパシタＰＣＡＰに回生することによって、ＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６の消費電力を低減できる。 As described above, in the present embodiment, the substrate PSUB and the substrate NSUB at the transition to the standby state at time t2 are charged by the capacitors NCAP and the capacitor PCAP instead of the VBBGEN (n) 24 and the VBBGEN (p) 26. .. As a result, it is possible to charge at high speed regardless of the current drive capability of VBBGEN (n) 24 and VBBGEN (p) 26. Further, at time t5, the power consumption of the VBBGEN (n) 24 and the VBBGEN (p) 26 can be reduced by regenerating the charge of the substrate PSUB to the capacitor NCAP and the charge of the substrate NSUB to the capacitor PCAP.

次に、ＶＢＢＧＥＮ（ｎ）２４の電力について説明する。
ＶＢＢＧＥＮ（ｎ）２４が、一般的なチャージポンプ回路とすると、ＶＢＢＧＥＮ（ｎ）２４の内部電圧は、充電される対象（例えば、キャパシタＮＣＡＰ）の電圧に関わりなく常に（−ＶＢＢ）である。そのため、内部電圧とキャパシタＮＣＡＰの電圧差分のエネルギーは、両者をつなぐスイッチＳＷＮ１で消費される。例えば、キャパシタＮＣＡＰを０Ｖから（−ＶＢＢ）まで充電する場合、キャパシタＮＣＡＰの容量をＣｃａｐとすると、ＶＢＢＧＥＮ（ｎ）２４が出力する電力Ｐ１と、キャパシタＮＣＡＰで蓄積される電力Ｐ２は以下の式で表される。 Next, the electric power of VBBGEN (n) 24 will be described.
Assuming that the VBBGEN (n) 24 is a general charge pump circuit, the internal voltage of the VBBGEN (n) 24 is always (-VBB) regardless of the voltage of the object to be charged (for example, the capacitor NCAP). Therefore, the energy of the voltage difference between the internal voltage and the capacitor NCAP is consumed by the switch SWN1 that connects the two. For example, when charging the capacitor NCAP from 0V to (-VBB), assuming that the capacity of the capacitor NCAP is Ccap, the power P1 output by the VBBGEN (n) 24 and the power P2 stored in the capacitor NCAP are as follows. expressed.

Ｐ１＝Ｃｃａｐ＊ＶＢＢ2
Ｐ２＝（１／２）＊Ｃｃａｐ＊ＶＢＢ2
ＶＢＢＧＥＮ（ｎ）２４が出力する電力は、キャパシタＮＣＡＰに蓄積される電力の２倍となる。ＶＢＢＧＥＮ（ｎ）２４が出力する電力の１／２は、キャパシタＮＣＡＰと、ＶＢＢＧＥＮ（ｎ）２４との間の配線抵抗で消費される。 P1 = Ccap * VBB 2
P2 = (1/2) * Ccap * VBB 2
The power output by the VBBGEN (n) 24 is twice the power stored in the capacitor NCAP. Half of the power output by the VBBGEN (n) 24 is consumed by the wiring resistance between the capacitor NCAP and the VBBGEN (n) 24.

ＶＢＢＧＥＮ（ｎ）２４の電力効率Ｅｆｆｂは一定、つまり内部の損失は、出力する電力に比例するものとする。図１３のタイミングで動作したときのＶＢＢＧＥＮ（ｎ）２４の消費電力は、時刻ｔ０〜ｔ１においてＰ３、時刻ｔ３〜ｔ４においてＰ４、時刻ｔ６〜ｔ８においてＰ５となる。 It is assumed that the power efficiency Effb of VBBGEN (n) 24 is constant, that is, the internal loss is proportional to the output power. The power consumption of the VBBGEN (n) 24 when operating at the timing of FIG. 13 is P3 at times t0 to t1, P4 at times t3 to t4, and P5 at times t6 to t8.

Ｐ３＝Ｃｃａｐ＊ＶＢＢ2／Ｅｆｆｂ
Ｐ４＝（１／２）＊Ｃｃａｐ＊ＶＢＢ2／Ｅｆｆｂ
Ｐ５＝（１／４）＊Ｃｃａｐ＊ＶＢＢ2／Ｅｆｆｂ
つまり、本実施の形態では、最初のｔ０〜ｔ１の期間に、Ｐ３の電力を消費するが、その後のｔ１〜ｔ８のサイクルで、Ｐ６だけ電力を消費する。 P3 = Ccap * VBB 2 / Effb
P4 = (1/2) * Ccap * VBB 2 / Effb
P5 = (1/4) * Ccap * VBB 2 / Effb
That is, in the present embodiment, the electric power of P3 is consumed in the first period of t0 to t1, but the electric power of P6 is consumed in the subsequent cycles of t1 to t8.

Ｐ６＝（３／４）＊Ｃｃａｐ＊ＶＢＢ2／Ｅｆｆｂ
これに対して、従来の方式では毎サイクルＰ３の電力を消費する。したがって、本実施の形態の方式のＶＢＢＧＥＮ（ｎ）２４の消費電力は、従来方式の消費電力の３／４に減る。この原因は、時刻ｔ５において、回生動作を行うためである。 P6 = (3/4) * Ccap * VBB 2 / Effb
On the other hand, the conventional method consumes the power of P3 every cycle. Therefore, the power consumption of the VBBGEN (n) 24 of the method of this embodiment is reduced to 3/4 of the power consumption of the conventional method. This is because the regenerative operation is performed at time t5.

ＶＢＢＧＥＮ（ｐ）２６の消費電力も、従来方式の消費電力の３／４に減らすことができる。 The power consumption of VBBGEN (p) 26 can also be reduced to 3/4 of the power consumption of the conventional method.

［第３の実施形態］
以降では、ＮＭＯＳトランジスタＮ１のバックバイアス電圧の制御のみを示すが、ＰＭＯＳトランジスタＰ１も、同様にして制御することができる。 [Third Embodiment]
Hereinafter, only the control of the back bias voltage of the NMOS transistor N1 will be shown, but the NMOS transistor P1 can also be controlled in the same manner.

図１４は、第３の実施形態のＮバイアス制御回路ＮＣ１の構成を表わす図である。
図１４において、半導体装置に含まれる複数の回路ブロックに含まれる複数のＮＭＯＳトランジスタを代表する１つのＮＭＯＳトランジスタＮ１が表されている。 FIG. 14 is a diagram showing the configuration of the N bias control circuit NC1 of the third embodiment.
In FIG. 14, one NMOS transistor N1 representing a plurality of NMOS transistors included in a plurality of circuit blocks included in a semiconductor device is represented.

ＶＢＢＧＥＮ（ｎ）２４とＮＭＯＳトランジスタＮ１の基板ＰＳＵＢとの間にＮバイアス制御回路ＮＣ１が配置される。 The N bias control circuit NC1 is arranged between the VBBGEN (n) 24 and the substrate PSUB of the NMOS transistor N1.

Ｎバイアス制御回路ＮＣ１は、スイッチＳＷＮ１と、キャパシタＮＣＡＰと、スイッチＳＷＮ２と、スイッチＳＷＮ３とを備える。 The N-bias control circuit NC1 includes a switch SWN1, a capacitor NCAP, a switch SWN2, and a switch SWN3.

スイッチＳＷＮ１は、ノードｖｎｃａｐを端子ａと端子ｂと端子ｃのいずれかと接続させる。端子ａは、開放されている。端子ｂは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続される。端子ｃはグランドＧＮＤと接続される。 The switch SWN1 connects the node vncap to any of the terminals a, b and c. Terminal a is open. Terminal b is connected to the output of VBBGEN (n) 24. The terminal c is connected to the ground GND.

キャパシタＮＣＡＰは、ノードｖｎｃａｐとノードｖｎｃａｐｂとの間に配置される。
スイッチＳＷＮ２は、基板ＰＳＵＢを端子ｐ、ｑ、ｒのいずれかと接続される。端子ｐは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続される。端子ｑは、ノードｖｎｃａｐと接続される。端子ｒは、グランドＧＮＤと接続される。 The capacitor NCAP is arranged between the node vncap and the node vncapb.
The switch SWN2 connects the substrate PSUB to any of the terminals p, q, and r. Terminal p is connected to the output of VBBGEN (n) 24. The terminal q is connected to the node vncap. The terminal r is connected to the ground GND.

スイッチＳＷＮ３は、ノードｖｎｃａｐｂを端子ｘと端子ｙのいずれかと接続させる。端子ｘは、ＶＤＤ供給源２２と接続される。端子ｙは、グランドＧＮＤと接続される。 The switch SWN3 connects the node vncapb to either the terminal x or the terminal y. The terminal x is connected to the VDD supply source 22. The terminal y is connected to the ground GND.

ここで、簡単のために、キャパシタＮＣＡＰの容量は、基板ＰＳＵＢの持つ寄生容量と同じとする。ノードｖｎｃａｐｂの電圧をグランドＧＮＤとＶＤＤの間で遷移させることによって、キャパシタＮＣＡＰ自身が、ＶＢＢＧＥＮ（ｎ）２４の代わりのチャージポンの働きをする。 Here, for the sake of simplicity, the capacitance of the capacitor NCAP is assumed to be the same as the parasitic capacitance of the substrate PSUB. By transitioning the voltage of the node vncapb between the ground GND and VDD, the capacitor NCAP itself acts as a chargepon instead of the VBBGEN (n) 24.

図１５は、図１４の回路の動作の一例を説明するタイミング図である。
ＶＢＢＧＥＮ（ｎ）２４の出力電圧（−ＶＢＢ）は（−ＶＤＤ）と等しいとする。 FIG. 15 is a timing diagram illustrating an example of the operation of the circuit of FIG.
It is assumed that the output voltage (-VBB) of VBBGEN (n) 24 is equal to (- VDD).

時刻ｔ０の初期状態において、半導体装置内の回路ブロックが動作状態であるとし、基板ＰＳＵＢとキャパシタＮＣＡＰの電圧は共にグランド電圧の０Ｖとする。 In the initial state at time t0, it is assumed that the circuit block in the semiconductor device is in the operating state, and the voltages of the substrate PSUB and the capacitor NCAP are both set to 0V of the ground voltage.

ＣＰＵコア１２が、スイッチＳＷＮ１をｃ側、スイッチＳＷＮ２をｒ側、スイッチＳＷＮ３をｘ側とすることによって、キャパシタＮＣＡＰは、ＶＤＤ供給源２２と接続され、基板ＰＳＵＢとグランドＧＮＤとが接続される。これによって、基板ＰＳＵＢの電圧は０Ｖのままであるが、キャパシタＮＣＡＰは徐々にＶＤＤに向かって充電される。この充電に要する時間はＶＢＢＧＥＮ（ｎ）２４とＶＢＢＧＥＮ（ｐ）２６の最大出力電流で律速される。この充電に要する時間はＶＤＤ供給源２２の出力電流で律速される。一般的に正バイアスのＶＤＤ供給源２２は、負バイアスのＶＢＢＧＥＮ（ｎ）２４よりも電流供給能力が大きく、電力効率も高い。よって、本実施の形態では、第２の実施形態よりも高速かつ低電力でキャパシタＮＣＡＰを充電できる。 When the CPU core 12 sets the switch SWN1 on the c side, the switch SWN2 on the r side, and the switch SWN3 on the x side, the capacitor NCAP is connected to the VDD supply source 22, and the substrate PSUB and the ground GND are connected. As a result, the voltage of the substrate PSUB remains 0V, but the capacitor NCAP is gradually charged toward VDD. The time required for this charging is rate-determined by the maximum output currents of VBBGEN (n) 24 and VBBGEN (p) 26. The time required for this charging is controlled by the output current of the VDD supply source 22. In general, the positive bias VDD supply source 22 has a larger current supply capacity and higher power efficiency than the negative bias VBBGEN (n) 24. Therefore, in the present embodiment, the capacitor NCAP can be charged at a higher speed and lower power than in the second embodiment.

時刻ｔ１において、ノードｖｎｃａｐｂの電圧がＶＤＤとなると充電が終了する。
時刻ｔ２において、ＣＰＵコア１２が、スイッチＳＷＮ１をａ側、スイッチＳＷＮ２をｒ側、スイッチＳＷＮ３をｙ側とする。これによって、キャパシタＮＣＡＰの電荷を保ったまま、ノードｖｎｃａｐｂの電圧を０Ｖ、ノードｖｎｃａｐの電圧を（−ＶＢＢ）とすることができる。 At time t1, when the voltage of the node vncapb becomes VDD, charging ends.
At time t2, the CPU core 12 sets the switch SWN1 on the a side, the switch SWN2 on the r side, and the switch SWN3 on the y side. As a result, the voltage of the node vncapb can be set to 0V and the voltage of the node vncap can be set to (-VBB) while maintaining the charge of the capacitor NCAP.

時刻ｔ３において、半導体装置は、外部から動作モードから待機モードへの遷移指示を受ける。この時、ＣＰＵコア１２が、スイッチＳＷＮ１をａ側、スイッチＳＷＮ２をｑ側、スイッチＳＷＮ３をｙ側とすることによって、基板ＰＳＵＢと、キャパシタＮＣＡＰとが接続される。これによって、キャパシタＮＣＡＰの負電荷によって基板ＰＳＵＢは急速に充電され、基板ＰＳＵＢとキャパシタＮＣＡＰの電圧は、（−１／２）＊ＶＢＢとなる。この動作に要する時間は、スイッチＳＷＮ２のオン抵抗と基板ＰＳＵＢとキャパシタＮＣＡＰの容量で決まるが、スイッチＳＷＮ２のオン抵抗を十分小さくすることによって、ＶＢＢＧＥＮ（ｎ）によって、基板ＰＳＵＢを充電する場合よりも高速に基板ＰＳＵＢを充電できる。ここでは、基板ＰＳＵの電圧は目標値の半分の（−１／２）＊ＶＢＢまでしか変化しないが、ＭＯＳＦＥＴのリーク電流の基板ＰＳＵＢの電圧依存性は、０Ｖ近辺が最も変化量が大きいので、この変化量でもリーク電流低減効果が十分に得られる。 At time t3, the semiconductor device receives a transition instruction from the operation mode to the standby mode from the outside. At this time, the CPU core 12 sets the switch SWN1 on the a side, the switch SWN2 on the q side, and the switch SWN3 on the y side, so that the substrate PSUB and the capacitor NCAP are connected. As a result, the substrate PSUB is rapidly charged by the negative charge of the capacitor NCAP, and the voltages of the substrate PSUB and the capacitor NCAP become (-1 / 2) * VBB. The time required for this operation is determined by the on-resistance of the switch SWN2 and the capacitance of the board PSUB and the capacitor NCAP, but by making the on-resistance of the switch SWN2 sufficiently small, the board PSUB is charged by VBBGEN (n). The board PSUB can be charged at high speed. Here, the voltage of the substrate PSU changes only up to (-1 / 2) * VBB, which is half of the target value, but the voltage dependence of the leakage current of the MOSFET on the substrate PSU has the largest change in the vicinity of 0V. Even with this amount of change, the leak current reduction effect can be sufficiently obtained.

時刻ｔ４において、ＣＰＵコア１２が、スイッチＳＷＮ１をａ側、スイッチＳＷＮ２をｐ側、スイッチＳＷＮ３をｙ側とすることによって、ＶＢＢＧＥＮ（ｎ）２４と基板ＰＳＵＢとが接続される。これによって、基板ＰＳＵＢは、（−ＶＢＢ）まで徐々に充電される。 At time t4, the CPU core 12 sets the switch SWN1 to the a side, the switch SWN2 to the p side, and the switch SWN3 to the y side, so that the VBBGEN (n) 24 and the substrate PSUB are connected. As a result, the substrate PSUB is gradually charged to (-VBB).

時刻ｔ５において、基板ＰＳＵＢの電圧が（＝ＶＢＢ）となると、ＶＢＢＧＥＮ（ｎ）２４は、自動的に停止して、充電が終了し、回路ブロックは、待機状態となる。 When the voltage of the substrate PSUB becomes (= VBB) at time t5, the VBBGEN (n) 24 automatically stops, charging ends, and the circuit block enters the standby state.

時刻ｔ６において、半導体装置は、外部から待機モードから動作モードへの遷移指示を受ける。ＣＰＵコア１２が、スイッチＳＷＮ１をａ側、スイッチＳＷＮ２をｑ側、スイッチＳＷＮ３をｙ側とすると、基板ＰＳＵＢと、キャパシタＮＣＡＰが再度接続される。これによって、基板ＰＳＵＢの負電荷がキャパシタＮＣＡＰに急速に回生され、基板ＰＳＵＢとキャパシタＮＣＡＰは、同電圧の（−３／４）＊ＶＢＢとなる。この回生動作の時間はスイッチＳＷＮ２のオン抵抗と基板ＰＳＵＢとキャパシタＮＣＡＰの容量で決まるので時刻ｔ２の動作と同様に高速である。 At time t6, the semiconductor device receives a transition instruction from the standby mode to the operation mode from the outside. When the CPU core 12 sets the switch SWN1 on the a side, the switch SWN2 on the q side, and the switch SWN3 on the y side, the substrate PSUB and the capacitor NCAP are reconnected. As a result, the negative charge of the substrate PSUB is rapidly regenerated into the capacitor NCAP, and the substrate PSUB and the capacitor NCAP become (-3/4) * VBB of the same voltage. Since the time of this regenerative operation is determined by the on-resistance of the switch SWN2 and the capacitances of the substrate PSUB and the capacitor NCAP, it is as fast as the operation at time t2.

時刻ｔ７において、ＣＰＵコア１２は、さらに、スイッチＳＷＮ１をｃ側、スイッチＳＷＮ２をｒ側、スイッチＳＷＮ３をｘ側とする。これによって、基板ＰＳＵＢは急速に０Ｖまで放電される。この放電の動作もスイッチＳＷＮ２のオン抵抗と基板ＰＳＵＢの容量で決まるので高速である。また、ノードｖｎｃａｐは、グランドＧＮＤと接続され、ノードｖｎｃａｐｂがＶＤＤ供給源２２と接続され、ノードｖｎｃａｐｂが再度ＶＤＤまで充電される。 At time t7, the CPU core 12 further sets the switch SWN1 to the c side, the switch SWN2 to the r side, and the switch SWN3 to the x side. As a result, the substrate PSUB is rapidly discharged to 0V. The operation of this discharge is also high because it is determined by the on-resistance of the switch SWN2 and the capacity of the substrate PSUB. Further, the node vncap is connected to the ground GND, the node vncapb is connected to the VDD supply source 22, and the node vncapb is charged to VDD again.

時刻ｔ８において、基板ＰＳＵＢが０Ｖまで放電されると、半導体装置内の回路ブロックは動作状態となる。 When the substrate PSUB is discharged to 0 V at time t8, the circuit block in the semiconductor device is put into an operating state.

時刻ｔ９において、ノードｖｎｃａｐｂの電圧がＶＤＤとなると、キャパシタＮＣＡＰの充電が終了する。 At time t9, when the voltage of the node vncapb becomes VDD, the charging of the capacitor NCAP ends.

時刻ｔ１０において、ＣＰＵコア１２は、さらに、スイッチＳＷＮ１をａ側、スイッチＳＷＮ２をｒ側、スイッチＳＷＮ３をｙ側とする。これによって、再びキャパシタＮＣＡＰの電荷を保ったまま、ノードｖｎｃａｐｂの電圧は０Ｖ、ノードｖｎｃａｐの電圧は（−ＶＢＢ）とできる。 At time t10, the CPU core 12 further sets the switch SWN1 on the a side, the switch SWN2 on the r side, and the switch SWN3 on the y side. As a result, the voltage of the node vncapb can be set to 0V and the voltage of the node vncap can be set to (-VBB) while maintaining the charge of the capacitor NCAP again.

時刻ｔ１０の状態は、時刻ｔ２の状態と同じとなる。以降はｔ２〜ｔ１０の状態を１サイククルとして、処理が繰り返される。 The state at time t10 is the same as the state at time t2. After that, the process is repeated with the states of t2 to t10 as one cycle.

次に、第２の実施形態と同様に、バックバイアス電圧の電力について説明する。ここでは、ＶＢＢＧＥＮ（ｎ）２４の電力に加えて、ＶＤＤ供給源２２の電力も考慮する。ここで、正バイアスを供給するＶＤＤ供給源２２は、ＶＢＢＧＥＮ（ｎ）よりも高効率である。ここでは、ＶＤＤ供給源２２の効率をＥｆｆｄとする。Ｅｆｆｄ＞Ｅｆｆｂである。 Next, the power of the back bias voltage will be described as in the second embodiment. Here, in addition to the power of VBBGEN (n) 24, the power of the VDD supply source 22 is also considered. Here, the VDD supply source 22 that supplies the positive bias is more efficient than VBBGEN (n). Here, the efficiency of the VDD supply source 22 is set to Edge. Effd> Effb.

図１５のタイミングで動作したときのＶＢＢＧＥＮ（ｎ）２４およびＶＤＤ供給源２２の消費電力は、時刻ｔ０〜ｔ１においてＰ７、時刻ｔ４〜ｔ５においてＰ８、時刻ｔ７〜ｔ９においてＰ９となる。 The power consumption of the VBBGEN (n) 24 and the VDD supply source 22 when operated at the timing of FIG. 15 is P7 at time t0 to t1, P8 at time t4 to t5, and P9 at time t7 to t9.

Ｐ７＝Ｃｃａｐ＊ＶＤＤ2／Ｅｆｆｄ
Ｐ８＝（１／２）＊Ｃｃａｐ＊ＶＢＢ2／Ｅｆｆｂ
Ｐ９＝（１／４）＊Ｃｃａｐ＊ＶＤＤ2／Ｅｆｆｄ
つまり、Ｅｆｆｄ＞Ｅｆｆｂ、ＶＤＤ＝ＶＢＢなので、最初の時刻ｔ０〜ｔ１において、Ｐ７は、第２の実施形態のＰ１よりも小さい、次に、ｔ２〜ｔ１０のサイクルで、消費電力Ｐ１０は、第２の実施形態のＰ６よりも小さい。 P7 = Ccap * VDD 2 / Edge
P8 = (1/2) * Ccap * VBB 2 / Effb
P9 = (1/4) * Ccap * VDD 2 / Edge
That is, since Effd> Effb and VDD = VBB, at the first time t0 to t1, P7 is smaller than P1 of the second embodiment, and then in the cycle of t2 to t10, the power consumption P10 becomes the second. It is smaller than P6 of the embodiment of.

Ｐ１０＝Ｃｃａｐ＊ＶＢＢ2＊（（１／２）＊Ｅｆｆｂ＋（１／４）＊Ｅｆｆｄ）
以上より、本実施の形態では、高効率なＶＤＤ供給源による充電が可能なため、第２の実施形態よりも、消費電力を低減できる。 P10 = Ccap * VBB 2 * ((1/2) * Effb + (1/4) * Effd)
From the above, in the present embodiment, since charging by a highly efficient VDD supply source is possible, power consumption can be reduced as compared with the second embodiment.

［第４の実施形態］
図１６は、図１４の回路の動作の別の例を説明するタイミング図である。 [Fourth Embodiment]
FIG. 16 is a timing diagram illustrating another example of the operation of the circuit of FIG.

ここで、第３の実施形態と同様に、ＶＢＢＧＥＮ（ｎ）２４の出力電圧（−ＶＢＢ）は（−ＶＤＤ）と等しいとする。 Here, it is assumed that the output voltage (−VBB) of the VBBGEN (n) 24 is equal to (− VDD), as in the third embodiment.

時刻ｔ０において、半導体装置内の回路ブロックが動作状態であるとし、基板ＰＳＵＢとキャパシタＮＣＡＰの電圧は共にグランド電圧の０Ｖとする。 At time t0, it is assumed that the circuit block in the semiconductor device is in the operating state, and the voltages of the substrate PSUB and the capacitor NCAP are both set to 0V, which is the ground voltage.

ＣＰＵコア１２が、スイッチＳＷＮ１をｃ側、スイッチＳＷＮ２をｒ側、スイッチＳＷＮ３をｘ側とすることによって、ＶＤＤ供給源２２とキャパシタＮＣＡＰとが接続され、基板ＰＳＵＢは、グランドＧＮＤに接続される。これによって、基板ＰＳＵＢの電圧は０Ｖのままで、ノードｖｎｃａｐｂは徐々にＶＤＤに向かって充電される。この充電に要する時間はＶＤＤ供給源２２の最大出力電流で律速される。一般的に正バイアスのＶＤＤ供給源２２は負バイアスのＶＮＮＧＥＮ（ｎ）よりも電流供給能力が大きく、電力効率も高い。よって、第２の実施形態よりも高速かつ低電力にキャパシタＮＣＡＰを充電できる。 When the CPU core 12 sets the switch SWN1 to the c side, the switch SWN2 to the r side, and the switch SWN3 to the x side, the VDD supply source 22 and the capacitor NCAP are connected, and the substrate PSUB is connected to the ground GND. As a result, the voltage of the substrate PSUB remains 0V, and the node vncapb is gradually charged toward VDD. The time required for this charging is controlled by the maximum output current of the VDD supply source 22. In general, the positive bias VDD supply source 22 has a larger current supply capacity and higher power efficiency than the negative bias VNNGEN (n). Therefore, the capacitor NCAP can be charged at a higher speed and lower power than in the second embodiment.

時刻ｔ１において、ノードｖｎｃａｐｂの電圧がＶＤＤとなると充電が終了する。
時刻ｔ２において、ＣＰＵコア１２が、スイッチＳＷ１をｂ側とすることによって、ノードｖｎｃａｐを（−ＶＢＢ）まで充電する。 At time t1, when the voltage of the node vncapb becomes VDD, charging ends.
At time t2, the CPU core 12 charges the node vncap to (-VBB) by setting the switch SW1 to the b side.

時刻ｔ３において、ノードｖｎｃａｐの電圧が（−ＶＢＢ）となると充電が終了する。これによって、キャパシタＮＣＡＰの両端であるノードｖｎｃａｐｂとノードｖｎｃａｐとの間には、２＊ＶＤＤの電圧が蓄えられる。 At time t3, charging ends when the voltage of the node vncap reaches (-VBB). As a result, a voltage of 2 * VDD is stored between the node vncapb and the node vncap, which are both ends of the capacitor NCAP.

時刻ｔ４において、ＣＰＵコア１２が、スイッチＳＷＮ１をａ側に接続し、スイッチＳＷＮ３をｙ側に接続する。これによって、ノードｖｎｃａｐの電圧は（−２＊ＶＢＢ）となる。 At time t4, the CPU core 12 connects the switch SWN1 to the a side and the switch SWN3 to the y side. As a result, the voltage of the node vncap becomes (-2 * VBB).

時刻ｔ５において、半導体装置は、外部から動作モードから待機モードへの遷移指示を受ける。この時、ＣＰＵコア１２が、スイッチＳＷＮ１をａ側に接続し、スイッチＳＷＮ２をｑ側に接続し、スイッチＳＷＮ３をｙ側に接続することによって、基板ＰＳＵＢとキャパシタＮＣＡＰとが接続される。これによって、キャパシタＮＣＡＰの負電荷によって、基板ＰＳＵＢが急速に充電され、基板ＰＳＵＢとキャパシタＮＣＡＰは同電圧の（−ＶＢＢ）となる。この動作に要する時間は、スイッチＳＷＮ２のオン抵抗と基板ＰＳＵＢとキャパシタＮＣＡＰの容量で決まるが、スイッチＳＷＮ２のオン抵抗を十分小さくすることによって、ＶＢＢＧＥＮ（ｎ）２４によって基板ＰＳＵＢを充電する場合よりも高速に基板ＰＳＵＢを充電できる。ここで、第２および第３の実施形態と異なり、キャパシタＮＣＡＰからの電荷のみで基板ＰＳＵＢの電圧を（−ＶＢＢ）まで充電することができるので、さらに高速に基板ＰＳＵＢの電圧を変化させることでき、大きなリーク電流低減効果が得られる。 At time t5, the semiconductor device receives a transition instruction from the operation mode to the standby mode from the outside. At this time, the CPU core 12 connects the switch SWN1 to the a side, the switch SWN2 to the q side, and the switch SWN3 to the y side to connect the substrate PSUB and the capacitor NCAP. As a result, the substrate PSUB is rapidly charged by the negative charge of the capacitor NCAP, and the substrate PSUB and the capacitor NCAP have the same voltage (-VBB). The time required for this operation is determined by the on-resistance of the switch SWN2 and the capacitance of the board PSUB and the capacitor NCAP, but by making the on-resistance of the switch SWN2 sufficiently small, it is more than the case where the board PSUB is charged by VBBGEN (n) 24. The board PSUB can be charged at high speed. Here, unlike the second and third embodiments, the voltage of the substrate PSUB can be charged to (-VBB) only by the electric charge from the capacitor NCAP, so that the voltage of the substrate PSUB can be changed at a higher speed. , A large leak current reduction effect can be obtained.

時刻ｔ６において、充電が完了すると、ＣＰＵコア１２が、スイッチＳＷＮ１をa側に接続し、スイッチＳＷ２Ｎをｐ側に接続し、スイッチＳＷＮ３をｙ側に接続することによって、基板ＰＳＵＢとキャパシタＮＣＡＰが切り離され、基板ＰＳＵＢがＶＢＢＧＥＮ（ｎ）２４に接続される。 When charging is completed at time t6, the CPU core 12 connects the switch SWN1 to the a side, the switch SW2N to the p side, and the switch SWN3 to the y side, thereby disconnecting the substrate PSUB and the capacitor NCAP. Then, the substrate PSUB is connected to VBBGEN (n) 24.

時刻ｔ７において、半導体装置は、外部から待機モードから動作モードへの遷移指示を受ける。ＣＰＵコア１２が、スイッチＳＷＮ１をｂ側に接続し、スイッチＳＷＮ２をｒ側に接続し、スイッチＳＷＮ３をｘ側に接続することによって、基板ＰＳＵＢは急速に０Ｖまで放電されると同時に、ノードｖｎｃａｐｂは徐々にＶＤＤに向かって充電される。 At time t7, the semiconductor device receives a transition instruction from the standby mode to the operation mode from the outside. When the CPU core 12 connects the switch SWN1 to the b side, the switch SWN2 to the r side, and the switch SWN3 to the x side, the substrate PSUB is rapidly discharged to 0V, and at the same time, the node vncapb is discharged. It is gradually charged toward VDD.

時刻ｔ８において、基板ＰＳＵＢが０Ｖまで放電されると、半導体装置内の回路ブロックは動作状態となる。 When the substrate PSUB is discharged to 0 V at time t8, the circuit block in the semiconductor device is put into an operating state.

時刻t９において、ノードｖｎｃａｐｂは、ＶＤＤまで充電される。
時刻ｔ１０において、ＣＰＵコア１２が、スイッチＳＷＮ１をａ側に接続し、スイッチＳＷＮ２をｒ側に接続し、スイッチＳＷＮ３をｙ側に接続する。これによって、再びキャパシタＮＣＡＰの電荷を保ったまま、ノードｖｎｃａｐｂの電圧は０Ｖ、ノードｖｎｃａｐの電圧は（−２＊ＶＢＢ）とできる。 At time t9, node vncapb is charged to VDD.
At time t10, the CPU core 12 connects the switch SWN1 to the a side, the switch SWN2 to the r side, and the switch SWN3 to the y side. As a result, the voltage of the node vncapb can be set to 0V and the voltage of the node vncap can be set to (-2 * VBB) while maintaining the charge of the capacitor NCAP again.

時刻ｔ１０の状態は、時刻ｔ４の状態と同じとなる。以降はｔ４〜ｔ１０の状態を１サイククルとして、処理が繰り返される。 The state at time t10 is the same as the state at time t4. After that, the process is repeated with the states of t4 to t10 as one cycle.

本実施の形態では、第２および第３の実施形態と異なり、時刻ｔ５で、キャパシタＮＣＡＰにＶＤＤの２倍の電圧を蓄えることで、キャパシタＮＣＡＰの電荷のみで基板ＰＳＵＢの電圧を（−ＶＢＢ）まで変化させることができる。これによって、本実施の形態では、第２および第３の実施形態よりも大きなリーク電流低減効果が得られる。 In the present embodiment, unlike the second and third embodiments, at time t5, by storing twice the voltage of VDD in the capacitor NCAP, the voltage of the substrate PSUB is changed only by the electric charge of the capacitor NCAP (-VBB). Can be changed up to. As a result, in the present embodiment, a greater leakage current reduction effect than in the second and third embodiments can be obtained.

［第５の実施形態］
図１７は、第５の実施形態のバイアス制御回路を表わす図である。 [Fifth Embodiment]
FIG. 17 is a diagram showing a bias control circuit according to a fifth embodiment.

第５の実施形態では、半導体チップ内部の機能ブロックごとに、キャパシタを含むバイアス制御回路が設けられる。機能ブロックは、たとえば、ＣＰＵコア１２、ＳＲＡＭ１４、フラッシュメモリ１６、タイマ１８などである。 In the fifth embodiment, a bias control circuit including a capacitor is provided for each functional block inside the semiconductor chip. The functional blocks are, for example, a CPU core 12, a SRAM 14, a flash memory 16, a timer 18, and the like.

ＣＰＵコア１２、ＳＲＡＭ１４、フラッシュメモリ１６、タイマ１８に対して、半導体装置は、それぞれ、バイアス制御回路ＮＸ１、ＮＸ２、ＮＸ３、ＮＸｎを備える。 The semiconductor device includes bias control circuits NX1, NX2, NX3, and NXn, respectively, for the CPU core 12, the SRAM 14, the flash memory 16, and the timer 18.

バイアス制御回路ＮＸ１は、スイッチＳＷＮ１１と、キャパシタＮＣＡＰ１１と、スイッチＳＷ２１とを備える。 The bias control circuit NX1 includes a switch SWN11, a capacitor NCAP11, and a switch SW21.

スイッチＳＷＮ１１は、ノードｖｎｃａｐ１を端子ａと端子ｂのいずれかと接続させる。端子ａは、開放されている。端子ｂは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。キャパシタＮＣＡＰ１１は、ノードｖｎｃａｐ１とグランドＧＮＤとの間に配置される。スイッチＳＷＮ２１は、ＳＲＡＭ１４内のＮＭＯＳトランジスタの基板ＰＳＵＢを端子ｐ、ｑ、ｒのいずれかと接続される。端子ｐは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。端子ｑは、ノードｖｎｃａｐ１と接続する。端子ｒは、グランドＧＮＤと接続する。 The switch SWN11 connects the node vncap1 to either the terminal a or the terminal b. Terminal a is open. Terminal b is connected to the output of VBBGEN (n) 24. The capacitor NCAP 11 is arranged between the node vncap1 and the ground GND. The switch SWN21 connects the substrate PSUB of the NMOS transistor in the SRAM 14 to any of the terminals p, q, and r. The terminal p is connected to the output of VBBGEN (n) 24. The terminal q is connected to the node vncap1. The terminal r is connected to the ground GND.

バイアス制御回路ＮＸ２は、スイッチＳＷＮ１２と、キャパシタＮＣＡＰ１２と、スイッチＳＷ２２とを備える。 The bias control circuit NX2 includes a switch SWN12, a capacitor NCAP12, and a switch SW22.

スイッチＳＷＮ１２は、ノードｖｎｃａｐ２を端子ａと端子ｂのいずれかと接続させる。端子ａは、開放されている。端子ｂは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。キャパシタＮＣＡＰ１２は、ノードｖｎｃａｐ２とグランドＧＮＤとの間に配置される。スイッチＳＷＮ２２は、ＣＰＵコア１２内のＮＭＯＳトランジスタの基板ＰＳＵＢを端子ｐ、ｑ、ｒのいずれかと接続される。端子ｐは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。端子ｑは、ノードｖｎｃａｐ２と接続する。端子ｒは、グランドＧＮＤと接続する。 The switch SWN12 connects the node vncap2 to either the terminal a or the terminal b. Terminal a is open. Terminal b is connected to the output of VBBGEN (n) 24. The capacitor NCAP 12 is arranged between the node vncap2 and the ground GND. The switch SWN22 connects the substrate PSUB of the NMOS transistor in the CPU core 12 to any of the terminals p, q, and r. The terminal p is connected to the output of VBBGEN (n) 24. The terminal q is connected to the node vncap2. The terminal r is connected to the ground GND.

バイアス制御回路ＮＸ３は、スイッチＳＷＮ１３と、キャパシタＮＣＡＰ１３と、スイッチＳＷ２３とを備える。 The bias control circuit NX3 includes a switch SWN13, a capacitor NCAP13, and a switch SW23.

スイッチＳＷＮ１３は、ノードｖｎｃａｐ３を端子ａと端子ｂのいずれかと接続させる。端子ａは、開放されている。端子ｂは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。キャパシタＮＣＡＰ１３は、ノードｖｎｃａｐ３とグランドＧＮＤとの間に配置される。スイッチＳＷＮ２３は、フラッシュメモリ１６内のＮＭＯＳトランジスタの基板ＰＳＵＢを端子ｐ、ｑ、ｒのいずれかと接続される。端子ｐは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。端子ｑは、ノードｖｎｃａｐ３と接続する。端子ｒは、グランドＧＮＤと接続する。 The switch SWN13 connects the node vncap3 to either the terminal a or the terminal b. Terminal a is open. Terminal b is connected to the output of VBBGEN (n) 24. The capacitor NCAP 13 is arranged between the node vncap3 and the ground GND. The switch SWN23 connects the substrate PSUB of the NMOS transistor in the flash memory 16 to any of the terminals p, q, and r. The terminal p is connected to the output of VBBGEN (n) 24. The terminal q connects to the node vncap3. The terminal r is connected to the ground GND.

バイアス制御回路ＮＸｎは、スイッチＳＷＮ１ｎと、キャパシタＮＣＡＰ１ｎと、スイッチＳＷ２ｎとを備える。 The bias control circuit NXn includes a switch SWN1n, a capacitor NCAP1n, and a switch SW2n.

スイッチＳＷＮ１ｎは、ノードｖｎｃａｐｎを端子ａと端子ｂのいずれかと接続させる。端子ａは、開放されている。端子ｂは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。キャパシタＮＣＡＰ１ｎは、ノードｖｎｃａｐｎとグランドＧＮＤとの間に配置される。スイッチＳＷＮ２ｎは、フラッシュメモリ１６内のＮＭＯＳトランジスタの基板ＰＳＵＢを端子ｐ、ｑ、ｒのいずれかと接続される。端子ｐは、ＶＢＢＧＥＮ（ｎ）２４の出力と接続する。端子ｑは、ノードｖｎｃａｐｎと接続する。端子ｒは、グランドＧＮＤと接続する。 The switch SWN1n connects the node vncapn to either terminal a or terminal b. Terminal a is open. Terminal b is connected to the output of VBBGEN (n) 24. The capacitor NCAP1n is arranged between the node vncapn and the ground GND. The switch SWN2n connects the substrate PSUB of the NMOS transistor in the flash memory 16 to any of the terminals p, q, and r. The terminal p is connected to the output of VBBGEN (n) 24. The terminal q connects to the node vncapn. The terminal r is connected to the ground GND.

ＶＢＢＧＥＮ（ｎ）２４は、複数の機能ブロック１６、１２、１４、１８に共通に設けられ、バイアス電圧（−ＶＢＢ）を出力する。 The VBBGEN (n) 24 is commonly provided in the plurality of functional blocks 16, 12, 14, and 18 and outputs a bias voltage (-VBB).

複数のバイアス制御回路ＮＸ〜ＮＸｎの各々は、対応する回路ブロックに対して、第２〜第４の実施形態で説明したような制御を行なう。当該制御には、少なくとも以下の処理が含まれる。 Each of the plurality of bias control circuits NX to NXn controls the corresponding circuit block as described in the second to fourth embodiments. The control includes at least the following processing.

すなわち、複数のバイアス制御回路ＮＸ〜ＮＸｎの各々は、対応する回路ブロックが選択されたときに、対応する回路ブロックが動作モードの期間において、ＶＢＢＧＥＮ（ｎ）２４から供給される電荷を蓄積する。複数のバイアス制御回路ＮＸ〜ＮＸｎの各々は、対応する回路ブロックが動作モードから待機モードへ遷移するときに、蓄積した電荷を対応する回路ブロックに含まれるＭＯＳＦＥＴの基板に供給し、その後、ＶＢＢＧＥＮ（ｎ）２４の出力を基板に供給させる。複数の回路ブロックＮＸ１〜ＮＸ４の各々は、優先度を有し、優先度に基づいて選択される。 That is, each of the plurality of bias control circuits NX to NXn accumulates the charge supplied from the VBBGEN (n) 24 during the operation mode of the corresponding circuit block when the corresponding circuit block is selected. Each of the plurality of bias control circuits NX to NXn supplies the accumulated charge to the board of the MOSFET included in the corresponding circuit block when the corresponding circuit block transitions from the operation mode to the standby mode, and then VBBGEN ( n) The output of 24 is supplied to the substrate. Each of the plurality of circuit blocks NX1 to NX4 has a priority and is selected based on the priority.

ここで、チップ内に複数の電源ドメインを持ち、電源ドメイン毎に電源のオン／オフおよび電源電圧を別箇に設定できる場合は、電源ドメイン毎に別のキャパシタとすることが望ましい。 Here, when a plurality of power supply domains are provided in the chip and the power supply on / off and the power supply voltage can be set separately for each power supply domain, it is desirable to use different capacitors for each power supply domain.

図１３において、時刻ｔ０〜ｔ１の期間に、ＶＢＢＧＥＮ（ｎ）２４およびＶＢＢＧＥＮ（ｐ）２６によって、キャパシタＮＣＡＰ、ＰＣＡＰを充電しているが、ＶＢＢＧＥＮ（ｎ）２４およびＶＦＦＧＥＮ（ｐ）２６の駆動能力の制限で充電に時間がかかる。図１３において、キャパシタＮＣＡＰ、ＰＣＡＰが完全に充電出来ていないｔ１以前のタイミングにおいて、キャパシタＮＣＡＰと基板ＰＳＵＢとを接続し、キャパシタＰＣＡＰと基板ＮＳＵＢを接続しても、基板ＰＳＵＢ、ＮＳＵＢの電圧の変化量が小さく、上述した実施の形態の効果を十分に発揮することはできない。 In FIG. 13, the capacitors NCAP and PCAP are charged by VBBGEN (n) 24 and VBBGEN (p) 26 during the period from time t0 to t1, but the driving capacity of VBBGEN (n) 24 and VFFGEN (p) 26 is charged. It takes time to charge due to the limitation of. In FIG. 13, even if the capacitor NCAP and the substrate PSUB are connected and the capacitor PCAP and the substrate NSUB are connected at the timing before t1 when the capacitors NCAP and PCAP are not completely charged, the voltage changes of the substrates PSUB and NSUB. The amount is small, and the effects of the above-described embodiments cannot be sufficiently exerted.

そこで、本実施の形態では、ブロック毎に個別のキャパシタＣＡＰを用いることによって、動作モード時において、ブロックに優先度を付けて、優先度の高いブロックから順番にキャパシタの充電を行なう。これにより、優先度の高いブロックのみを高速に充電できる。基板の電荷をキャパシタに回生するときには、優先度に関係なく、同時に行われる。 Therefore, in the present embodiment, by using an individual capacitor CAP for each block, in the operation mode, the blocks are prioritized and the capacitors are charged in order from the block having the highest priority. As a result, only high-priority blocks can be charged at high speed. When the charge of the substrate is regenerated to the capacitor, it is performed at the same time regardless of the priority.

チップ上の機能ブロックには、待機状態でのリーク電流が問題となるものと、問題とならないものがある。待機状態でのリーク電流が問題とならないブロックには、元々ブロック全体でのリーク電流が小さいもの、およびリーク電流は大きいが、ブロック全体の電源供給を遮断することが可能なため、待機状態にする必要がないものとがある。 Some functional blocks on the chip have a problem with leakage current in the standby state, while others do not. For blocks where the leak current in the standby state is not a problem, the leak current in the entire block is originally small, and the leak current is large, but the power supply of the entire block can be cut off, so the block is put in the standby state. Some do not need to be.

図１７の機能ブロックは、以下のような特性がある。
ＳＲＡＭ１４は、データを保存するため遮断することができず、リーク電流が大きい。フラッシュメモリ１６は、電源遮断が可能である。ＣＰＵコア１２は、ＳＲＡＭを少し含むが、大部分は電源遮断が可能である。タイマ１８は、リーク電流が小さい。 The functional block of FIG. 17 has the following characteristics.
Since the SRAM 14 stores data, it cannot be cut off and the leakage current is large. The power of the flash memory 16 can be shut off. The CPU core 12 includes a small amount of SRAM, but most of them can be turned off. The timer 18 has a small leakage current.

以上より、ＳＲＡＭ１４のリーク電流低減が最優先される。したがって、ＳＲＡＭ１４に接続されるキャパシタＮＣＡＰ１１を優先的に充電すればよい。 From the above, the reduction of the leakage current of the SRAM 14 is given the highest priority. Therefore, the capacitor NCAP 11 connected to the SRAM 14 may be charged preferentially.

図１８は、全ブロック共通のキャパシタを充電するときのノードｖｃａｐｎの電圧の時間変化を表わす図である。 FIG. 18 is a diagram showing a time change of the voltage of the node vcapn when charging a capacitor common to all blocks.

すなわち、図１８には、全ての機能ブロックと接続される１つのバイアス制御回路に含まれるキャパシタＮＣＡＰを充電するときの、キャパシタＮＣＡＰの一端と接続されるノードｖｎｃａｐの電圧の変化が表されている。 That is, FIG. 18 shows a change in the voltage of the node vncap connected to one end of the capacitor NCAP when charging the capacitor NCAP included in one bias control circuit connected to all the functional blocks. ..

図１９は、機能ブロックごとに順次、キャパシタを充電するときのノードｖｎｃａｐの電圧の時間変化を表わす図である。 FIG. 19 is a diagram showing a time change of the voltage of the node vncap when charging the capacitor sequentially for each functional block.

すなわち、図１９には、優先度の高い機能ブロックから順番に選択して、選択した機能ブロックと接続されるバイアス制御回路に含まれるキャパシタＮＣＡＰを充電するときの、キャパシタＮＣＡＰの一端と接続されるノードｖｎｃａｐの電圧の変化が表されている。 That is, in FIG. 19, it is connected to one end of the capacitor NCAP when charging the capacitor NCAP included in the bias control circuit connected to the selected functional block by selecting in order from the functional block having the highest priority. The change in voltage of the node vncap is represented.

一般に、ＳＲＡＭの基板の容量は、チップ全体の１／１０以下なので、本実施の形態の方式でのＳＲＡＭに接続されるキャパシタの充電に要する時間は、全ブロックに共通に接続されるキャパシタの充電に要する時間の１／１０以下にできる。 In general, the capacity of the SRAM substrate is 1/10 or less of the entire chip, so the time required to charge the capacitor connected to the SRAM in the method of this embodiment is the charging of the capacitor commonly connected to all blocks. It can be reduced to 1/10 or less of the time required for.

図２０は、チップ内で、機能ブロック毎に異なるバイアス電圧を印加するための基板の断面構造の例を表わす図である。 FIG. 20 is a diagram showing an example of a cross-sectional structure of a substrate for applying a different bias voltage for each functional block in the chip.

支持基板はＰ型とし、その中に、機能ブロック毎に分離されている複数のDeep n Wellが配置される。 The support substrate is P-shaped, and a plurality of Deep n Wells separated for each functional block are arranged therein.

図２０の左側ブロックでは、Deep n Wellには、（ＶＤＤ＋ＶＢＢ）の電圧が印加される。ＮＭＯＳトランジスタとＰＭＯＳトランジスタへのバックバイアス電圧は、それぞれ（−ＶＢＢ）、（ＶＤＤ＋ＶＢＢ）である。 In the left block of FIG. 20, a voltage of (VDD + VBB) is applied to Deep n Well. The back-bias voltages for the NMOS transistor and the MOSFET transistor are (−VBB) and (VDD + VBB), respectively.

図２０の右側ブロックでは、Deep n Wellには、ＶＤＤの電圧が印加される。ＮＭＯＳトランジスタとＰＭＯＳトランジスタへのバックバイアス電圧は、それぞれ、０Ｖ、ＶＤＤである。 In the block on the right side of FIG. 20, the voltage of VDD is applied to Deep n Well. The back-bias voltages for the NMOS transistor and the MOSFET transistor are 0V and VDD, respectively.

このように、Deep n Wellを用いることで、同一支持基板上に異なるバックバイアス電圧の領域を設定することができる。 In this way, by using Deep n Well, different back bias voltage regions can be set on the same support substrate.

［第６の実施形態］
図２１は、第６の実施形態のバイアス制御回路を表わす図である。 [Sixth Embodiment]
FIG. 21 is a diagram showing a bias control circuit according to a sixth embodiment.

本実施の形態では、チップ内部の機能ブロッ毎に別箇のキャパシタＣＡＰを配置すると共に、ブロック毎の基板を短絡する共通基板配線ＣＳＵＢ、および各基板ＰＳＵＢｉと共通基板配線ＣＳＵＢとの間のスイッチＳＷ４ｉ（ｉ＝１〜ｎ）を備える。チップ内部には種々の機能ブロックがあるが、全く使用されない機能ブロックが発生する場合がある。この場合、使用しない機能ブロックは電源が遮断されて消費電力には関与しないが、基板の容量は残る。そこで、使用しない機能ブロックの基板容量をキャパシタCAPとして使用する。 In the present embodiment, a separate capacitor CAP is arranged for each functional block inside the chip, a common board wiring CSUB that short-circuits the board for each block, and a switch SW4i between each board PSUBi and the common board wiring CSUB. (I = 1 to n). There are various functional blocks inside the chip, but some functional blocks may not be used at all. In this case, the unused functional blocks are cut off and do not contribute to power consumption, but the capacity of the board remains. Therefore, the substrate capacitance of the unused functional block is used as the capacitor CAP.

図２１に示すように、スイッチＳＷ４ｉによって、使用しない機能ブロックの基板ＰＳＵＢｉを共通基板配線ＣＳＵＢに接続する。そして、この使用しない機能ブロックをバックバイアス電圧の制御の優先度の高い機能ブロックに対してキャパシタとして使用する。 As shown in FIG. 21, the switch SW4i connects the unused functional block board PSUBi to the common board wiring CSUB. Then, this unused functional block is used as a capacitor for the functional block having a high priority of controlling the back bias voltage.

このように、使用しない機能ブロックの基板容量をキャパシタとして使用すれば、バックバイアス電圧専用のキャパシタがない場合でも、キャパシタを利用した高速なバックバイアス電圧の制御が可能となる。また、これにより、バックバイアス電圧専用のキャパシタ分のチップ面積を節約することができる。 In this way, if the substrate capacitance of the unused functional block is used as a capacitor, high-speed back bias voltage control using the capacitor becomes possible even if there is no capacitor dedicated to the back bias voltage. Further, this can save the chip area for the capacitor dedicated to the back bias voltage.

バイアス制御回路ＮＬｋは、対応する回路ブロックに含まれるＭＯＳＦＥＴの基板と、ＶＢＢＧＥＮ（ｎ）２４とを接続するか、グランドＧＮＤと接続するか、または開放状態となるかを切り替えることができる。 The bias control circuit NLk can switch between connecting the board of the MOSFET included in the corresponding circuit block and the VBBGEN (n) 24, connecting it to the ground GND, or opening it.

スイッチＳＷ４ｋは、対応する回路ブロックに含まれるＭＯＳＦＥＴの基板との間の経路上のノードＬｋと、共通基板配線ＣＳＵＢとを接続するか、または接続しないかを切替ることができる。 The switch SW4k can switch between connecting or not connecting the node Lk on the path between the MOSFET boards included in the corresponding circuit block and the common board wiring CSUB.

使用しない回路ブロックのバイアス制御回路（ＮＸｉとする）は、使用する回路ブロックの動作モードにおいて、スイッチＳＷＮ３ｉによって、ＶＢＢＧＥＮ（ｎ）の出力を使用しない回路ブロックのＭＯＳＦＥＴの基板であるＰＳＵＢｉに供給する。 The bias control circuit (referred to as NXi) of the unused circuit block supplies the output of VBBGEN (n) to the PSUBi which is the substrate of the MOSFET of the circuit block which does not use the output of VBBGEN (n) by the switch SWN3i in the operation mode of the circuit block to be used.

使用する回路ブロックのバイアス制御回路（ＮＸｊとする）は、使用する回路ブロックが動作モードから待機モードへ遷移するときに、スイッチＳＷＮ４ｉ、ＳＷＮ４ｊ、共通基板配線ＣＳＵＢによって、ＰＳＵＢｉに蓄積された電荷を使用する回路ブロックに含まれるＭＯＳＦＥＴの基板である第２の基板に供給する。 The bias control circuit (referred to as NXj) of the circuit block to be used uses the charge accumulated in PSUBi by the switches SWN4i, SWN4j, and the common board wiring CSUB when the circuit block to be used transitions from the operation mode to the standby mode. It is supplied to the second substrate which is the substrate of the MOSFET included in the circuit block.

図２２は、図２１の回路の動作を説明するタイミング図である。ＶＢＢＧＥＮ（ｎ）２６の出力電圧は常に（−ＶＢＢ）とし、基板ＰＳＵＢ１と基板ＰＳＵＢｎの容量が等しいものとする。ＳＲＡＭ１４を使用回路ブロックと、タイマ１８を使用しない回路ブロックとする。つまり、ｉ＝１、かつｊ＝ｎする。 FIG. 22 is a timing diagram illustrating the operation of the circuit of FIG. 21. The output voltage of VBBGEN (n) 26 is always (-VBB), and the capacities of the substrate PSUB1 and the substrate PSUBn are equal. The SRAM 14 is used as a circuit block, and the timer 18 is used as a circuit block. That is, i = 1 and j = n.

時刻ｔ０の初期状態において、基板ＰＳＵＢ１の電圧ｖｐｓｕｂ１と、基板ＰＳＵＢｎの電圧ｖｐｓｕｂｎは、共にグランド電圧の０Ｖとする。 In the initial state at time t0, the voltage vpusub1 of the substrate PSUB1 and the voltage vpusbun of the substrate PSUBn are both set to 0 V of the ground voltage.

ＣＰＵコア１２は、スイッチＳＷＮ３１をｃ１側、スイッチＳＷＮ４１をｙ１側、スイッチＳＷＮ３ｎをｂｎ側、スイッチＳＷＮ４ｎをｙｎ側とすることによって、ＶＢＢＧＥＮ（ｎ）２４と基板ＰＳＵＢｎは接続し、基板ＰＳＵＢ１は、グランドＧＮＤと接続される。この期間は、ＳＲＡＭ１４は、動作状態であり、基板ＰＳＵＢ１は０Ｖのままである。タイマ１８は、充電モード状態であり、基板ＰＳＵＢｎは、徐々に（−ＶＢＢ）に向かって充電される。この充電に要する時間は、ＶＢＢＧＥＮ（ｎ）２４の最大出力電流で律速される。 The CPU core 12 connects the VBBGEN (n) 24 and the substrate PSUBn by setting the switch SWN31 to the c1 side, the switch SWN41 to the y1 side, the switch SWN3n to the bn side, and the switch SWN4n to the yn side. Connected to GND. During this period, the SRAM 14 is in the operating state and the substrate PSUB1 remains at 0V. The timer 18 is in the charge mode state, and the substrate PSUBn is gradually charged toward (−VBB). The time required for this charging is controlled by the maximum output current of VBBGEN (n) 24.

時刻ｔ１において、基板ＰＵＢｎの電圧が（−ＶＢＢ）となると、ＶＢＢＧＥＮ（ｎ）２４は、自動的に停止して、充電が終了する。 When the voltage of the substrate PUBn becomes (-VBB) at time t1, the VBBGEN (n) 24 automatically stops and charging ends.

時刻ｔ２において、半導体装置は、ＳＲＡＭ１４を動作状態から待機状態に遷移するように指示を受ける。この時、ＣＰＵコア１２は、スイッチＳＷＮ３１をａ１側、スイッチＳＷＮ４１をｘ１側、スイッチＳＷＮ３ｎをａｎ側、スイッチＳＷＮ４ｎはｘｎ側とする。これによって、ＶＢＢＧＥＮ（ｎ）２４と基板ＰＳＵＢｎとが切り離され、基板ＰＳＵＢ１と基板ＰＳＵＢｎとが、共通基板配線ＣＳＵＢを介して接続される。これによって、基板ＰＳＵＢｎに蓄積された負電荷によって、基板ＰＳＵＢ１は急速に充電され、基板ＰＳＵＢ１の電圧ｖｐｓｕｂ１と、基板ＰＳＵＢｎの電圧ｖｐｓｕｂｎは、同電圧の（−１／２）＊ＶＢＢとなる。この動作に要する時間は、スイッチＳＷＮ４１と、スイッチＳＷＮ４ｎのオン抵抗と、基板ＰＳＵＢ１と基板ＰＳＵＢｎの容量で決まるが、オン抵抗を十分小さくすることによって、ＶＢＢＧＥＮ（ｎ）２４によって、基板ＰＳＵＢ１を充電する場合よりも高速に充電できる。 At time t2, the semiconductor device is instructed to transition the SRAM 14 from the operating state to the standby state. At this time, in the CPU core 12, the switch SWN31 is on the a1 side, the switch SWN41 is on the x1 side, the switch SWN3n is on the an side, and the switch SWN4n is on the xn side. As a result, the VBBGEN (n) 24 and the substrate PSUBn are separated, and the substrate PSUB1 and the substrate PSUBn are connected via the common substrate wiring CSUB. As a result, the substrate PSUB1 is rapidly charged by the negative charge accumulated in the substrate PSUBn, and the voltage vpusub1 of the substrate PSUB1 and the voltage vpusbun of the substrate PSUBn become (-1 / 2) * VBB of the same voltage. The time required for this operation is determined by the on-resistance of the switch SWN41 and the switch SWN4n, and the capacitances of the substrate PSUB1 and the substrate PSUBn. By making the on-resistance sufficiently small, the substrate PSUB1 is charged by the VBBGEN (n) 24. It can be charged faster than the case.

時刻ｔ３において、ＣＰＵコア１２は、さらに、スイッチＳＷＮ３１をｂ１側、スイッチＳＷＮ４１をｙ１側、スイッチＳＷＮ３ｎをａｎ側、スイッチＳＷＮ４ｎをｙｎ側とする。これによって、ＶＢＢＧＥＮ（Ｎ）２４と基板ＰＳＵＢ１とが接続され、基板ＰＳＵＢ１を（−ＶＢＢ）まで徐々に充電する。 At time t3, the CPU core 12 further sets the switch SWN31 to the b1 side, the switch SWN41 to the y1 side, the switch SWN3n to the an side, and the switch SWN4n to the yn side. As a result, the VBBGEN (N) 24 and the substrate PSUB1 are connected, and the substrate PSUB1 is gradually charged to (−VBB).

時刻ｔ４において、基板ＰＳＵＢ１の電圧が（−ＶＢＢ）となると、ＶＢＢＧＥＮ（ｎ）２４は、自動的に停止して、充電が終了する。 At time t4, when the voltage of the substrate PSUB1 becomes (-VBB), VBBGEN (n) 24 automatically stops and charging ends.

時刻ｔ５において、半導体装置は、ＳＲＡＭ１４を待機状態から動作状態に遷移するように指示を受ける。ＣＰＵコア１２は、スイッチＳＷＮ３１をａ１側、スイッチＳＷＮ４１はｘ１側、スイッチＳＷＮ３ｎをａｎ側、スイッチＳＷＮ４ｎをｘｎ側とする。これによって、基板ＰＳＵＢ１と基板ＰＳＵＢｎとが再び接続される。これによって、基板ＰＳＵＢ１の負電荷が基板ＰＳＵＢｎに急速に回生され、基板ＰＳＵＢ１の電圧ｖｐｓｕｂ１と基板ＰＳＵＢｎの電圧ｖｐｓｕｂｎは同電圧の（−３／４）＊ＶＢＢとなる。この回生動作の時間は、スイッチＳＷＮ４１とスイッチＳＷＮ４ｎのオン抵抗と基板ＰＳＵＢ１と基板ＰＳＵＢｎの容量で決まるので、時刻ｔ２の動作と同様に高速である。 At time t5, the semiconductor device is instructed to transition the SRAM 14 from the standby state to the operating state. In the CPU core 12, the switch SWN31 is on the a1 side, the switch SWN41 is on the x1 side, the switch SWN3n is on the an side, and the switch SWN4n is on the xn side. As a result, the substrate PSUB1 and the substrate PSUBn are reconnected. As a result, the negative charge of the substrate PSUB1 is rapidly regenerated to the substrate PSUBn, and the voltage vpusub1 of the substrate PSUB1 and the voltage vpusbun of the substrate PSUBn become (-3/4) * VBB of the same voltage. Since the time of this regenerative operation is determined by the on-resistance of the switch SWN41 and the switch SWN4n and the capacitances of the substrate PSUB1 and the substrate PSUBn, it is as fast as the operation at time t2.

時刻ｔ６において、ＣＰＵコア１２は、スイッチＳＷＮ３１をｃ１側、スイッチＳＷＮ４１をｙ１側、スイッチＳＷＮ３ｎをｂｎ側、スイッチＳＷＮ４ｎをｙｎ側とする。これによって、基板ＰＳＵＢ１は急速に０Ｖまで放電される。この放電の動作も、スイッチＳＷＮ４１とスイッチＳＷＮ４ｎのオン抵抗と基板ＰＳＵＢ１の容量で決まるので高速である。基板ＰＳＵＢｎはＶＢＢＧＥＮ（Ｎ）２４とが接続され、再び（−ＶＢＢ）まで徐々に充電される。 At time t6, the CPU core 12 sets the switch SWN31 on the c1 side, the switch SWN41 on the y1 side, the switch SWN3n on the bn side, and the switch SWN4n on the yn side. As a result, the substrate PSUB1 is rapidly discharged to 0V. This discharge operation is also high speed because it is determined by the on-resistance of the switch SWN41 and the switch SWN4n and the capacitance of the substrate PSUB1. The substrate PSUBn is connected to VBBGEN (N) 24 and is gradually charged to (-VBB) again.

時刻ｔ７において、基板ＰＳＵＢ１が０Ｖまで放電されると、回路ブロックは動作状態となる。 When the substrate PSUB1 is discharged to 0 V at time t7, the circuit block is put into an operating state.

時刻ｔ８において、 基板ＰＳＵＢｎが（−ＶＢＢ）となると、ＶＢＢＧＥＮ（Ｎ）２４は自動的に停止し充電が終了する。 At time t8, when the substrate PSUBn becomes (-VBB), the VBBGEN (N) 24 automatically stops and charging ends.

時刻ｔ８の状態は、時刻t１の状態と同じとなる。以降はｔ１〜ｔ８の状態を１サイククルとして、処理が繰り返される。 The state at time t8 is the same as the state at time t1. After that, the process is repeated with the states of t1 to t8 as one cycle.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 Although the invention made by the present inventor has been specifically described above based on the embodiment, the present invention is not limited to the embodiment, and various modifications can be made without departing from the gist thereof. Needless to say.

１，１０ 半導体装置、２ 回路ブロック、３ バックバイアス発生回路、１２ ＣＰＵコア、１４ ＳＲＡＭ、１６ フラッシュメモリ、１８ タイマ、２０ インタフェース、２２ 電圧レギュレータ、２４ ｎＭＯＳ用バックバイアス発生回路、２６ ｐＭＯＳ用バックバイアス発生回路、２８ バックバイアス発生回路、Ｃ，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，ＰＣＡＰ，ＮＣＡＰ，ＮＣＡＰ１１，ＮＣＡＰ１２，ＮＣＡＰ１３，ＮＣＡＰ１ｎ キャパシタ、ＳＷＣ１１，ＳＷＣ１２，ＳＷＣ１３，ＳＷＣ２１，ＳＷＣ２２，ＳＷＣ２３，ＳＷＰ１，ＳＷＰ２，ＳＷＮ１，ＳＷＮ２，ＳＷＮ３，ＳＷＮ１１，ＳＷＮ１２，ＳＷＮ１３，ＳＷＮ１ｎ，ＳＷＮ２１，ＳＷＮ２２，ＳＷＮ２３，ＳＷＮ２ｎ，ＳＷＮ３１，ＳＷＮ３２，ＳＷＮ３３，ＳＷＮ３ｎ，ＳＷＮ４１，ＳＷＮ４２，ＳＷＮ４３，ＳＷＮ４ｎ スイッチ、ＰＳＵＢ，ＰＳＵＢ１，ＰＳＵＢ２，ＰＳＵＢ３，ＰＳＵＢｎ Ｐ基板、ＮＳＵＢ Ｎ基板、ＰＣ１ Ｐバイアス制御回路、ＮＣ１，ＮＸ１，ＮＸ２，ＮＸ３，ＮＸｎ Ｎバイアス制御回路、Ｐ１ ＰＭＯＳトランジスタ、Ｎ１ ＮＭＯＳトランジスタ。 1,10 Semiconductor device, 2 Circuit block, 3 Back bias generation circuit, 12 CPU core, 14 SRAM, 16 Flash memory, 18 Timer, 20 Interface, 22 Voltage regulator, 24 nMOS back bias generation circuit, 26 pMOS back bias Generation circuit, 28 back bias generation circuit, C, C11, C12, C21, C22, PCAP, NCAP, NCAP11, NCAP12, NCAP13, NCAP1n capacitor, SWC11, SWC12, SWC13, SWC21, SWC22, SWC23, SWP1, SWP2, SWN1, SWN2, SWN3, SWN11, SWN12, SWN13, SWN1n, SWN21, SWN22, SWN23, SWN2n, SWN31, SWN32, SWN33, SWN3n, SWN41, SWN42, SWN43, SWN4n Switch, PSUB, PSD1, MOSFET2, MOSFET3 N board, PC1 P-bias control circuit, NC1, NX1, NX2, NX3, NXn N-bias control circuit, P1 MOSFET transistor, N1 NMOS transistor.

Claims (12)

動作モードと待機モードの２つの動作状態を有する回路ブロックと、
所定の電圧を出力する電圧発生回路と、
前記回路ブロックが前記動作モードの期間において、供給される電荷を蓄積し、前記回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記回路ブロックに含まれるＭＯＳＦＥＴの基板に供給し、その後、前記電圧発生回路の出力を前記基板に供給させるバイアス制御回路とを備え、前記所定の電圧は、前記待機モードにおける前記基板のバックバイアス電圧であり、
前記バイアス制御回路は、前記回路ブロックが前記待機モードから前記動作モードへ遷移するときに、前記基板に蓄積された電荷をキャパシタへ供給し、その後、前記基板と第２の電圧の供給源とを接続し、前記第２の電圧は、前記動作モードにおける前記基板のバックバイアス電圧である、半導体装置。 A circuit block that has two operating states, an operating mode and a standby mode,
A voltage generation circuit that outputs a predetermined voltage and
The circuit block accumulates the supplied charge during the operation mode, and when the circuit block transitions from the operation mode to the standby mode, the accumulated charge is included in the circuit block. supplied to, then the output of the voltage generating circuit and a bias control circuit for supplying to said substrate, said predetermined voltage, Ri back bias voltage der of the substrate in the standby mode,
The bias control circuit supplies the charge accumulated in the substrate to the capacitor when the circuit block transitions from the standby mode to the operation mode, and then supplies the substrate and a second voltage source. A semiconductor device that is connected and the second voltage is the back bias voltage of the substrate in the operating mode . 前記回路ブロックは、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴとを含み、
前記半導体装置は、
前記待機モードにおける前記ｎ型ＭＯＳＦＥＴの基板のバックバイアス電圧である第１の電圧を出力する第１の前記電圧発生回路と、
前記待機モードにおける前記ｐ型ＭＯＳＦＥＴの基板のバックバイアス電圧である第２の電圧を出力する第２の前記電圧発生回路とを備え、
前記回路ブロックが前記動作モードの期間において、供給される電荷を蓄積し、前記回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記回路ブロックに含まれるｎ型ＭＯＳＦＥＴの基板に供給し、その後、前記第１の電圧発生回路の出力を前記ｎ型ＭＯＳＦＥＴの基板に供給させる第１の前記バイアス制御回路と、
前記回路ブロックが前記動作モードの期間において、供給される電荷を蓄積し、前記回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記回路ブロックに含まれるｐ型ＭＯＳＦＥＴの基板に供給し、その後、前記第２の電圧発生回路の出力を前記ｐ型ＭＯＳＦＥＴの基板に供給させる第２の前記バイアス制御回路とを備える、請求項１記載の半導体装置。 The circuit block includes an n-type MOSFET and a p-type MOSFET.
The semiconductor device is
The first voltage generation circuit that outputs the first voltage, which is the back bias voltage of the substrate of the n-type MOSFET in the standby mode, and the voltage generation circuit.
A second voltage generation circuit that outputs a second voltage that is a back bias voltage of the substrate of the p-type MOSFET in the standby mode is provided.
The circuit block accumulates the supplied charge during the operation mode, and when the circuit block transitions from the operation mode to the standby mode, the accumulated charge is included in the circuit block. The bias control circuit, which supplies the output of the first voltage generating circuit to the substrate of the n-type MOSFET, and then supplies the output of the first voltage generating circuit to the substrate of the n-type MOSFET.
The circuit block accumulates the supplied charge during the operation mode, and when the circuit block transitions from the operation mode to the standby mode, the accumulated charge is included in the circuit block. The semiconductor device according to claim 1, further comprising the second bias control circuit that supplies the output of the second voltage generating circuit to the substrate of the p-type MOSFET. 前記バイアス制御回路は、
第１のノードと前記第２の電圧の供給源との間に配置された前記キャパシタと、
前記第１のノードと前記電圧発生回路の出力の間の経路を接続するか、または遮断するかを切り替え可能な第１のスイッチと、
前記基板と、前記電圧発生回路とを接続するか、前記第１のノードとを接続するか、または前記第２の電圧の供給源とを接続するかを切り替え可能な第２のスイッチとを備える、請求項１記載の半導体装置。 The bias control circuit
With the capacitor arranged between the first node and the source of the second voltage,
A first switch capable of switching between connecting and disconnecting a path between the first node and the output of the voltage generating circuit.
The board is provided with a second switch capable of switching between connecting the voltage generating circuit, connecting the first node, and connecting the second voltage supply source. , The semiconductor device according to claim 1 . 前記動作モード時には、前記第１のスイッチは、前記経路を接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、
前記動作モードから前記待機モードへの遷移指示を受けたときに、前記第１のスイッチは、前記経路を遮断し、前記第２のスイッチは、まず、前記基板と前記第１のノードとを接続し、その後、前記基板と前記電圧発生回路とを接続し、
前記待機モードから前記動作モードへ遷移する指示を受けたときに、まず、前記第１のスイッチは、前記経路を遮断し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、その後、前記第１のスイッチは、前記経路を接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続する、請求項３記載の半導体装置。 In the operation mode, the first switch connects the path, and the second switch connects the substrate and the second voltage source.
When the transition instruction from the operation mode to the standby mode is received, the first switch cuts off the path, and the second switch first connects the board and the first node. After that, the board and the voltage generation circuit are connected to each other.
When receiving an instruction to transition from the standby mode to the operation mode, first, the first switch blocks the path, and the second switch connects the board and the first node. The semiconductor device according to claim 3 , wherein the first switch connects the path, and the second switch connects the substrate and the second voltage supply source. 前記バイアス制御回路は、
第１のノードと第２のノードとの間に配置された前記キャパシタと、
前記第１のノードと、前記電圧発生回路の出力とを接続するか、前記第２の電圧の供給源とを接続するか、または開放状態となるかを切り替え可能な第１のスイッチと、
前記基板と、前記電圧発生回路とを接続するか、前記第１のノードとを接続するか、または前記第２の電圧の供給源とを接続するかを切り替え可能な第２のスイッチと、
前記第２のノードと、第３の電圧の供給源と接続するか、または前記第２の電圧の供給源と接続するかを切り替え可能な第３のスイッチとを備える、請求項１記載の半導体装置。 The bias control circuit
The capacitor placed between the first node and the second node,
A first switch capable of switching between connecting the first node and the output of the voltage generating circuit, connecting the supply source of the second voltage, or opening the state.
A second switch capable of switching between connecting the board and the voltage generating circuit, connecting the first node, or connecting the second voltage supply source.
Wherein the second node, connect the source of the third voltage, or and a second voltage third switch capable of switching whether to connect a source of semiconductor according to claim 1, wherein apparatus. 前記動作モード時には、
まず、前記第１のスイッチは、前記第１のノードと前記第２の電圧の供給源とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続し、
前記動作モードから前記待機モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
前記待機モードから前記動作モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記第１のノードと前記第２の電圧の供給源とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基
板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続する、請求項５記載の半導体装置。 In the operation mode,
First, the first switch connects the first node and the second voltage supply source, and the second switch connects the substrate and the second voltage supply source. , The third switch connects the second node and the third voltage supply source.
After that, the first switch is in the open state, the second switch maintains the connection between the substrate and the second voltage supply source, and the third switch is the second switch. Connect the node and the second voltage source,
When receiving an instruction to transition from the operation mode to the standby mode,
First, the first switch maintains the open state, the second switch connects the board and the first node, and the third switch is the second node and the said. Maintain connection with the second voltage source,
After that, the first switch maintains the open state, the second switch connects the substrate and the voltage generating circuit, and the third switch is the second node and the second. Maintaining a connection with the voltage source of 2
When receiving an instruction to transition from the standby mode to the operation mode,
First, the first switch maintains the open state, the second switch connects the board and the first node, and the third switch is the second node and the said. Maintain connection with the second voltage source,
After that, the first switch connects the first node and the supply source of the second voltage, and the second switch connects the board and the supply source of the second voltage. , The third switch connects the second node and the third voltage supply source.
After that, the first switch is in the open state, the second switch maintains the connection between the substrate and the second voltage supply source, and the third switch is the second switch. The semiconductor device according to claim 5 , which connects the node and the second voltage supply source. 前記動作モード時には、
まず、前記第１のスイッチは、前記第１のノードと前記第２の電圧の供給源とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記第１のノードと前記電圧発生回路の出力とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続し、
前記動作モードから前記待機モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記第１のノードとを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
その後、前記第１のスイッチは、前記開放状態を維持し、前記第２のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源との接続を維持し、
前記待機モードから前記動作モードへ遷移する指示を受けたときに、
まず、前記第１のスイッチは、前記第１のノードと前記電圧発生回路の出力とを接続し、前記第２のスイッチは、前記基板と前記第２の電圧の供給源とを接続し、前記第３のスイッチは、前記第２のノードと前記第３の電圧の供給源とを接続し、
その後、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記基板と前記第２の電圧の供給源との接続を維持し、前記第３のスイッチは、前記第２のノードと前記第２の電圧の供給源とを接続する、請求項５記載の半導体装置。 In the operation mode,
First, the first switch connects the first node and the second voltage supply source, and the second switch connects the substrate and the second voltage supply source. , The third switch connects the second node and the third voltage supply source.
After that, the first switch connects the first node and the output of the voltage generating circuit, and the second switch maintains the connection between the board and the supply source of the second voltage. , The third switch maintains a connection between the second node and the third voltage source.
After that, the first switch is in the open state, the second switch maintains the connection between the substrate and the second voltage supply source, and the third switch is the second switch. Connect the node and the second voltage source,
When receiving an instruction to transition from the operation mode to the standby mode,
First, the first switch maintains the open state, the second switch connects the board and the first node, and the third switch is the second node and the said. Maintain connection with the second voltage source,
After that, the first switch maintains the open state, the second switch connects the substrate and the voltage generating circuit, and the third switch is the second node and the second. Maintaining a connection with the voltage source of 2
When receiving an instruction to transition from the standby mode to the operation mode,
First, the first switch connects the first node and the output of the voltage generating circuit, and the second switch connects the board and the supply source of the second voltage. The third switch connects the second node to the third voltage source.
After that, the first switch is in the open state, the second switch maintains the connection between the substrate and the second voltage supply source, and the third switch is the second switch. The semiconductor device according to claim 5 , which connects the node and the second voltage supply source. 動作モードと待機モードの２つの動作状態を有する複数の回路ブロックと、
前記複数の回路ブロックに共通に設けられた所定の電圧を出力する電圧発生回路と、
前記複数の回路ブロックに、ぞれぞれ対応して設けられた複数のバイアス制御回路とを備え、
前記複数のバイアス制御回路の各々は、対応する回路ブロックが選択されたときに、前記対応する回路ブロックが前記動作モードの期間において、前記電圧発生回路から供給される電荷を蓄積し、前記対応する回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記蓄積した電荷を前記対応する回路ブロックに含まれるＭＯＳＦＥＴの基板に供給し、その後、前記電圧発生回路の出力を前記基板に供給させ、前記対応する回路ブロックが前記待機モードから前記動作モードへ遷移するときに、前記基板に蓄積された電荷をキャパシタへ供給し、その後、前記基板と第２の電圧の供給源とを接続し、
複数の回路ブロックの各々は、優先度を有し、前記優先度に基づいて選択され、前記所定の電圧は、前記待機モードにおける前記基板のバックバイアス電圧であり、前記第２の電圧は、前記動作モードにおける前記基板のバックバイアス電圧である、半導体装置。 A plurality of circuit blocks having two operating states, an operating mode and a standby mode,
A voltage generating circuit that outputs a predetermined voltage that is commonly provided in the plurality of circuit blocks,
The plurality of circuit blocks are provided with a plurality of bias control circuits provided corresponding to each of the plurality of circuit blocks.
Each of the plurality of bias control circuits, when the corresponding circuit block is selected, accumulates the charge supplied from the voltage generating circuit during the operation mode, and the corresponding circuit block corresponds to the corresponding circuit block. When the circuit block transitions from the operating mode to the standby mode, the accumulated charge is supplied to the board of the MOSFET included in the corresponding circuit block, and then the output of the voltage generating circuit is supplied to the board. When the corresponding circuit block transitions from the standby mode to the operating mode, the charge accumulated in the substrate is supplied to the capacitor, and then the substrate and the supply source of the second voltage are connected to each other.
Each of the plurality of circuit blocks has a priority, is selected based on the priority, the predetermined voltage, the back bias voltage der of the substrate in the standby mode is, the second voltage, A semiconductor device which is the back bias voltage of the substrate in the operation mode . 前記バイアス制御回路は、The bias control circuit
第１のノードと第２のノードとの間に配置された前記キャパシタと、The capacitor placed between the first node and the second node,
前記第１のノードと、前記電圧発生回路の出力とを接続するか、前記第２の電圧の供給源とを接続するか、または開放状態となるかを切り替え可能な第１のスイッチと、A first switch capable of switching between connecting the first node and the output of the voltage generating circuit, connecting the supply source of the second voltage, or opening the state.
前記基板と、前記電圧発生回路とを接続するか、前記第１のノードとを接続するか、または前記第２の電圧の供給源とを接続するかを切り替え可能な第２のスイッチと、A second switch capable of switching between connecting the board and the voltage generating circuit, connecting the first node, or connecting the second voltage supply source.
前記第２のノードと、第３の電圧の供給源と接続するか、または前記第２の電圧の供給源と接続するかを切り替え可能な第３のスイッチとを備える、請求項８記載の半導体装置。The semiconductor according to claim 8, further comprising the second node and a third switch capable of switching between connecting to the third voltage supply source and connecting to the second voltage supply source. apparatus. 動作モードと待機モードの２つの動作状態を有する複数の回路ブロックと、
前記複数の回路ブロックに共通に設けられた所定の電圧を出力する電圧発生回路と、
前記複数の回路ブロックに、ぞれぞれ対応して設けられた複数のバイアス制御回路とを備え、
使用しない回路ブロックのバイアス制御回路は、使用する回路ブロックの動作モードにおいて、前記電圧発生回路の出力を前記使用しない回路ブロックのＭＯＳＦＥＴの基板である第１の基板に供給し、
使用する回路ブロックのバイアス制御回路は、前記使用する回路ブロックが前記動作モードから前記待機モードへ遷移するときに、前記第１の基板に蓄積された電荷を前記使用
する回路ブロックに含まれるＭＯＳＦＥＴの基板である第２の基板に供給し、その後、前記電圧発生回路の出力を前記第２の基板に供給させる、半導体装置。 A plurality of circuit blocks having two operating states, an operating mode and a standby mode,
A voltage generating circuit that outputs a predetermined voltage that is commonly provided in the plurality of circuit blocks,
The plurality of circuit blocks are provided with a plurality of bias control circuits provided corresponding to each of the plurality of circuit blocks.
The bias control circuit of the unused circuit block supplies the output of the voltage generating circuit to the first substrate which is the MOSFET substrate of the unused circuit block in the operation mode of the used circuit block.
The bias control circuit of the circuit block to be used is a MOSFET in which the charge accumulated in the first substrate is included in the circuit block to be used when the circuit block to be used transitions from the operation mode to the standby mode. A semiconductor device that supplies a second substrate, which is a substrate, and then supplies the output of the voltage generating circuit to the second substrate. 前記複数の回路ブロックに共通に設けられた共通配線を備え、
前記バイアス制御回路は、
対応する回路ブロックに含まれるＭＯＳＦＥＴの基板と、前記電圧発生回路とを接続するか、第２の電圧の供給源と接続するか、または開放状態となるかを切り替え可能な第１のスイッチと、
前記第１のスイッチと前記基板との間の経路上のノードと前記共通配線とを接続するか、または接続しないかを切り替え可能な第２のスイッチとを含む、
前記第２の電圧は、前記動作モードにおける前記基板のバックバイアス電圧である、請求項１０記載の半導体装置。 The common wiring provided in common to the plurality of circuit blocks is provided.
The bias control circuit
A first switch capable of switching between connecting the MOSFET board included in the corresponding circuit block and the voltage generating circuit, connecting to the second voltage supply source, or opening the circuit.
Includes a second switch that can switch between connecting or not connecting the node on the path between the first switch and the board and the common wiring.
The semiconductor device according to claim 10, wherein the second voltage is a back bias voltage of the substrate in the operation mode. 前記使用する回路ブロックが動作モードにおいて、前記使用しない回路ブロックのバイアス制御回路において、前記第１のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第２のスイッチは、前記ノードと前記共通配線とを接続せず、前記使用する回路ブロックのバイアス制御回路において、前記第１のスイッチは、前記基板と前記第２の電圧の供給源と接続し、前記第２のスイッチは、前記ノードと前記共通配線とを接続せず、
前記使用する回路ブロックが前記動作モードから前記待機モードへ遷移する指示を受けたときに、
前記使用しない回路ブロックのバイアス制御回路において、前記第１のスイッチは、開放状態となり、前記第２のスイッチは、前記ノードと前記共通配線とを接続し、
前記使用する回路ブロックのバイアス制御回路において、まず、前記第１のスイッチは、前記開放状態となり、前記第２のスイッチは、前記ノードと前記共通配線とを接続し、その後、前記第１のスイッチは、前記基板と前記電圧発生回路とを接続し、前記第２のスイッチは、前記ノードと前記共通配線とを接続しない、請求項１１記載の半導体装置。 In the operation mode of the circuit block used, in the bias control circuit of the circuit block not used, the first switch connects the board and the voltage generating circuit, and the second switch connects with the node. In the bias control circuit of the circuit block to be used without connecting to the common wiring, the first switch is connected to the substrate and the supply source of the second voltage, and the second switch is the said. Without connecting the node and the common wiring
When the circuit block to be used receives an instruction to transition from the operation mode to the standby mode,
In the bias control circuit of the unused circuit block, the first switch is in an open state, and the second switch connects the node and the common wiring.
In the bias control circuit of the circuit block to be used, first, the first switch is in the open state, the second switch connects the node and the common wiring, and then the first switch. 11. The semiconductor device according to claim 11, wherein the substrate and the voltage generation circuit are connected, and the second switch does not connect the node and the common wiring.
JP2016191234A 2016-09-29 2016-09-29 Semiconductor device Active JP6767225B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016191234A JP6767225B2 (en) 2016-09-29 2016-09-29 Semiconductor device
US15/663,728 US10340905B2 (en) 2016-09-29 2017-07-29 Semiconductor device
CN201710824613.0A CN107888179B (en) 2016-09-29 2017-09-14 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
TW106131886A TWI728184B (en) 2016-09-29 2017-09-18 Semiconductor device
KR1020170124879A KR20180035696A (en) 2016-09-29 2017-09-27 Semiconductor device
US16/414,846 US10447257B2 (en) 2016-09-29 2019-05-17 Semiconductor device
JP2020156271A JP6946531B2 (en) 2016-09-29 2020-09-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016191234A JP6767225B2 (en) 2016-09-29 2016-09-29 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020156271A Division JP6946531B2 (en) 2016-09-29 2020-09-17 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2018055747A JP2018055747A (en) 2018-04-05
JP2018055747A5 JP2018055747A5 (en) 2019-04-25
JP6767225B2 true JP6767225B2 (en) 2020-10-14

Family

ID=61687317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016191234A Active JP6767225B2 (en) 2016-09-29 2016-09-29 Semiconductor device

Country Status (5)

Country Link
US (2) US10340905B2 (en)
JP (1) JP6767225B2 (en)
KR (1) KR20180035696A (en)
CN (1) CN107888179B (en)
TW (1) TWI728184B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092536A (en) * 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 Semiconductor device
US10921839B2 (en) * 2017-08-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Switchable power supply
JP7195133B2 (en) * 2018-12-19 2022-12-23 ルネサスエレクトロニクス株式会社 semiconductor equipment
CN112130614B (en) * 2019-06-24 2021-11-02 华邦电子股份有限公司 Reverse bias voltage regulator
JP7256102B2 (en) * 2019-10-21 2023-04-11 ルネサスエレクトロニクス株式会社 ELECTRONIC SYSTEM DEVICE AND METHOD OF STARTING ELECTRONIC SYSTEM DEVICE
CN112825263A (en) * 2019-11-20 2021-05-21 合肥格易集成电路有限公司 Voltage control method of Nand Flash and nonvolatile memory

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705842B2 (en) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ Semiconductor device
KR0172555B1 (en) * 1995-12-29 1999-03-30 김주용 High speed sense amplifier
JP3732914B2 (en) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ Semiconductor device
JP4253052B2 (en) * 1997-04-08 2009-04-08 株式会社東芝 Semiconductor device
US6411156B1 (en) * 1997-06-20 2002-06-25 Intel Corporation Employing transistor body bias in controlling chip parameters
JPH11214526A (en) * 1998-01-21 1999-08-06 Mitsubishi Electric Corp Semiconductor circuit device
JP2002093195A (en) 2000-09-18 2002-03-29 Mitsubishi Electric Corp Semiconductor memory and test method therefor
US6807109B2 (en) * 2001-12-05 2004-10-19 Renesas Technology Corp. Semiconductor device suitable for system in package
JP2004031411A (en) * 2002-06-21 2004-01-29 Renesas Technology Corp Semiconductor device
JP4473669B2 (en) * 2004-07-28 2010-06-02 株式会社リコー Constant voltage circuit, constant current source, amplifier and power supply circuit using the constant voltage circuit
US7368976B2 (en) * 2004-11-29 2008-05-06 Stmicroelectronics Pvt. Ltd. Method and apparatus for providing compensation against temperature, process and supply voltage variation
JP5008367B2 (en) * 2005-09-29 2012-08-22 エスケーハイニックス株式会社 Voltage generator
JP2007201236A (en) * 2006-01-27 2007-08-09 Renesas Technology Corp Semiconductor integrated circuit
JP4819870B2 (en) * 2006-02-24 2011-11-24 ルネサスエレクトロニクス株式会社 Semiconductor device
US7355437B2 (en) * 2006-03-06 2008-04-08 Altera Corporation Latch-up prevention circuitry for integrated circuits with transistor body biasing
JP2008148008A (en) * 2006-12-11 2008-06-26 Renesas Technology Corp Substrate control circuit, semiconductor integrated circuit and substrate control method
JP2008153415A (en) * 2006-12-18 2008-07-03 Renesas Technology Corp Semiconductor integrated circuit and its manufacturing method
US7978001B2 (en) * 2008-09-25 2011-07-12 Via Technologies, Inc. Microprocessor with selective substrate biasing for clock-gated functional blocks
JP2010104195A (en) * 2008-10-27 2010-05-06 Seiko Epson Corp Electric load driving circuit
US7800179B2 (en) * 2009-02-04 2010-09-21 Fairchild Semiconductor Corporation High speed, low power consumption, isolated analog CMOS unit
JP5488361B2 (en) * 2010-09-15 2014-05-14 富士通株式会社 Semiconductor integrated circuit
US8373497B2 (en) * 2011-01-11 2013-02-12 Infineon Technologies Ag System and method for preventing bipolar parasitic activation in a semiconductor circuit
JP2012234593A (en) * 2011-04-28 2012-11-29 Renesas Electronics Corp Semiconductor device
US8743647B2 (en) * 2012-02-21 2014-06-03 Synopsys, Inc. Static read only memory device which consumes low stand-by leakage current
KR101926604B1 (en) * 2012-02-27 2018-12-07 삼성전자 주식회사 A method controlling a stand-by mod body bias and a semiconductor device using thereof
US9472948B2 (en) * 2013-09-30 2016-10-18 Infineon Technologies Ag On chip reverse polarity protection compliant with ISO and ESD requirements

Also Published As

Publication number Publication date
CN107888179A (en) 2018-04-06
KR20180035696A (en) 2018-04-06
US20190273486A1 (en) 2019-09-05
TWI728184B (en) 2021-05-21
US10340905B2 (en) 2019-07-02
US10447257B2 (en) 2019-10-15
CN107888179B (en) 2023-07-25
JP2018055747A (en) 2018-04-05
US20180091130A1 (en) 2018-03-29
TW201824749A (en) 2018-07-01

Similar Documents

Publication Publication Date Title
JP6767225B2 (en) Semiconductor device
KR101629812B1 (en) Charge pump circuit comprising multiple gate transistors and method of operating the same
US6177826B1 (en) Silicon-on-insulator circuit having series connected PMOS transistors each having connected body and gate
TWI413351B (en) Circuit for driving a gate of a mos transistor to a non-conductive state
KR101548171B1 (en) Circuit device and electronic apparatus
JP2001186007A (en) Metal oxide film semiconductor transistor circuit and semiconductor integrated circuit using it
JP2009260909A (en) Circuit and method for gate control circuit with reduced voltage stress
JP2004229057A (en) Gate drive
JP2017079527A (en) Rectifier, alternator and power supply using the same
KR102038041B1 (en) Power selector circuit
JP2018006459A (en) Semiconductor device
JP6634329B2 (en) Semiconductor device
CN104124951B (en) Circuit for driving high-side transistor
US8072257B2 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
JP6946531B2 (en) Semiconductor device
KR20170104164A (en) Level shifter circuit with improved time response and control method thereof
JP6864568B2 (en) Semiconductor device
JP2018019333A (en) Semiconductor switching circuit
US20200233206A1 (en) Method of driving a capacitive load, corresponding circuit and device
Khouri et al. Low output resistance charge pump for Flash memory programming
JP4965069B2 (en) Semiconductor integrated circuit
KR100576812B1 (en) charge pump circuit and high voltage generating circuit
US7050314B1 (en) LVTSCR charge pump converter circuit
CN115910144A (en) Drive circuit, memory device, and drive circuit control method
US7902911B2 (en) Booster circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200917

R150 Certificate of patent or registration of utility model

Ref document number: 6767225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150