JP6762924B2 - 情報処理装置、情報処理方法、およびプログラム - Google Patents
情報処理装置、情報処理方法、およびプログラム Download PDFInfo
- Publication number
- JP6762924B2 JP6762924B2 JP2017232039A JP2017232039A JP6762924B2 JP 6762924 B2 JP6762924 B2 JP 6762924B2 JP 2017232039 A JP2017232039 A JP 2017232039A JP 2017232039 A JP2017232039 A JP 2017232039A JP 6762924 B2 JP6762924 B2 JP 6762924B2
- Authority
- JP
- Japan
- Prior art keywords
- secure
- unit
- communication data
- processing unit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/656—Address space sharing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Description
図1は、情報処理システム1の概要を示す模式図である。情報処理システム1は、例えば、車両2に搭載されている。
上記実施の形態では、ノンセキュア処理部25は、受信した通信データを共有メモリ23Aに書込んだときに、第1切替指示をモニタ部27へ通知する形態を説明した。
上記実施の形態では、モニタ部27は、セキュアモードSへ切替える第1切替指示を受付けたときに、ノンセキュアモードNからセキュアモードSへのモードの切替えを行う場合を説明した。
本実施の形態では、違反時処理を更に実行する場合を説明する。
上記実施の形態では、セキュア処理部40の違反命令実行部40Bが、違反時処理を実行する形態を説明した。しかし、プロセッサ部20のメモリ管理部が、違反時処理を実行してもよい。
なお、情報処理装置10、情報処理装置10Bで実行される上記各処理を実行するためのプログラムは、HDD(ハードディスクドライブ)に記憶されていてもよい。また、上記実施の形態の、情報処理装置10、情報処理装置10Bで実行される上記各処理を実行するためのプログラムは、ROM62に予め組み込まれて提供されていてもよい。
10、10B 情報処理装置
20 プロセッサ部
22、42 メモリアクセス制御部
23A 共有メモリ
24 タイマ部
25 ノンセキュア処理部
26、40 セキュア処理部
27、41 モニタ部
27A 切替部
28 ストレージ
29、70 メモリ管理部
40B 違反命令実行部
41B 違反検知部
Claims (15)
- ノンセキュアモードとセキュアモードとを切替えるモニタ部と、
前記ノンセキュアモードで動作し、通信データを共有メモリに読み書きするノンセキュア処理部と、
前記セキュアモードで動作し、前記通信データを前記共有メモリから読み出してストレージに書き込むセキュア処理部と、
前記共有メモリ内の物理アドレスと、前記ノンセキュア処理部による書込を不可とし読取を可能とするロック状態または前記ロック状態の解除されたロック解除状態を示す状態情報と、を対応付けたメモリアクセス制御表に基づいて、前記ノンセキュア処理部および前記セキュア処理部からのアクセスを管理するメモリアクセス制御部と、
を備える情報処理装置。 - 前記ノンセキュア処理部は、
前記通信データを前記共有メモリに書込んだときに、前記ノンセキュアモードから前記セキュアモードへ切替える第1切替指示を前記モニタ部へ通知し、
前記モニタ部は、
前記第1切替指示を受付けたときに、前記ノンセキュアモードから前記セキュアモードへ切替え、前記メモリアクセス制御表における前記通信データの書込まれた物理アドレスに対応する前記状態情報を前記ロック状態に更新する、
請求項1に記載の情報処理装置。 - 前記ノンセキュア処理部は、
前記共有メモリに規定数の前記通信データが書込まれた場合に、前記第1切替指示を前記モニタ部へ通知する、
請求項2に記載の情報処理装置。 - 前記モニタ部は、
前記ノンセキュアモードから前記セキュアモードへ切替える第1切替指示を、タイマ部から受付けたときに、前記ノンセキュアモードから前記セキュアモードへ切替え、前記メモリアクセス制御表における、前記通信データの書込まれた物理アドレスに対応する前記状態情報を前記ロック状態に更新し、
前記タイマ部は、前回の前記第1切替指示の送信から所定時間が経過した後に前記第1切替指示を前記モニタ部に送信する、
請求項1に記載の情報処理装置。 - 前記セキュア処理部は、
前記共有メモリに書込まれた前記通信データを前記ストレージへ記憶したときに、前記メモリアクセス制御表における、前記ストレージへ記憶した該通信データの物理アドレスに対応する前記状態情報を前記ロック解除状態に更新した後に、前記セキュアモードから前記ノンセキュアモードへ切替える第2切替指示を前記モニタ部へ通知し、
前記モニタ部は、
前記第2切替指示を受付けたときに、前記セキュアモードから前記ノンセキュアモードへ切替える、
請求項1〜請求項4の何れか1項に記載の情報処理装置。 - 前記セキュア処理部は、
前記共有メモリに規定数の前記通信データが書込まれた場合に、前記共有メモリに書き込まれた該通信データを前記ストレージへ記憶する、
請求項5に記載の情報処理装置。 - 前記メモリアクセス制御部は、
前記ノンセキュア処理部からの書込違反を判定した場合、書込違反と判定した物理アドレスおよび書込対象の前記通信データを含む違反情報を、前記セキュア処理部へ通知し、
前記セキュア処理部は、
前記違反情報に応じて、該違反情報に含まれる該物理アドレスに書込済の前記通信データを前記ノンセキュア処理部から読取不可とし、該違反情報に含まれる前記通信データを前記共有メモリに書込み且つ該通信データを前記ノンセキュア処理部から読取可能とする、違反時処理を実行する違反命令実行部を有する、
請求項1〜請求項6の何れか1項に記載の情報処理装置。 - 前記セキュアモードと前記ノンセキュアモードとに選択的に切替えられ、各々のモードでデータ処理を行うプロセッサ部を備え、
前記プロセッサ部は、
前記ノンセキュア処理部からの書込違反を判定した場合、書込違反と判定した物理アドレスに書込済の前記通信データを前記ノンセキュア処理部から読取不可とし、該書込違反と判定した書込対象の前記通信データを前記共有メモリに書込み且つ該通信データを前記ノンセキュア処理部から読取可能とする、違反時処理を実行するメモリ管理部を有する、
請求項1〜請求項6の何れか1項に記載の情報処理装置。 - 前記違反時処理は、
書込対象の物理アドレスに書込済の前記通信データを、該物理アドレスとは異なる新たな物理アドレスに移動し、書込対象の前記通信データを書込対象の物理アドレスに書込み、書込んだ該物理アドレスに応じて、前記メモリアクセス制御表と、前記セキュア処理部の用いる仮想アドレスと物理アドレスとの対応を示すセキュアページテーブルと、を更新する処理である、
請求項7または請求項8に記載の情報処理装置。 - 前記違反時処理は、
書込対象の物理アドレスとは異なる新たな物理アドレスに、書込対象の前記通信データを書込み、書込んだ該物理アドレスに応じて、前記セキュア処理部の用いる仮想アドレスと物理アドレスとの対応を示すセキュアページテーブルと、前記ノンセキュア処理部の用いる仮想アドレスと物理アドレスとの対応を示すノンセキュアページテーブルと、を更新する処理である、
請求項7または請求項8に記載の情報処理装置。 - 前記セキュア処理部または前記モニタ部は、起動時に、前記メモリアクセス制御表の前記状態情報を全て前記ロック解除状態に更新する、
請求項1〜請求項10の何れか1項に記載の情報処理装置。 - 前記ノンセキュア処理部および前記セキュア処理部は、起動時に、メモリ部における前記共有メモリのアドレスをロードする、
請求項1〜請求項10の何れか1項に記載の情報処理装置。 - 前記セキュア処理部は、終了時に、前記共有メモリに格納されている前記通信データをストレージに書込む、
請求項1〜請求項12の何れか1項に記載の情報処理装置。 - ノンセキュアモードとセキュアモードとを切替えるステップと、
前記ノンセキュアモードで動作し、通信データを共有メモリに読み書きするステップと、
前記セキュアモードで動作し、前記通信データを前記共有メモリから読み出してストレージに書き込むステップと、
前記共有メモリ内の物理アドレスと、ノンセキュア処理部による書込を不可とし読取を可能とするロック状態または前記ロック状態の解除されたロック解除状態を示す状態情報と、を対応付けたメモリアクセス制御表に基づいて、ノンセキュア処理部およびセキュア処理部からのアクセスを管理するステップと、
を含む情報処理方法。 - ノンセキュアモードとセキュアモードとを切替えるステップと、
前記ノンセキュアモードで動作し、通信データを共有メモリに読み書きするステップと、
前記セキュアモードで動作し、前記通信データを前記共有メモリから読み出してストレージに書き込むステップと、
前記共有メモリ内の物理アドレスと、ノンセキュア処理部による書込を不可とし読取を可能とするロック状態または前記ロック状態の解除されたロック解除状態を示す状態情報と、を対応付けたメモリアクセス制御表に基づいて、ノンセキュア処理部およびセキュア処理部からのアクセスを管理するステップと、
をコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017232039A JP6762924B2 (ja) | 2017-12-01 | 2017-12-01 | 情報処理装置、情報処理方法、およびプログラム |
US15/911,328 US10545885B2 (en) | 2017-12-01 | 2018-03-05 | Information processing device, information processing method, and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017232039A JP6762924B2 (ja) | 2017-12-01 | 2017-12-01 | 情報処理装置、情報処理方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019101750A JP2019101750A (ja) | 2019-06-24 |
JP6762924B2 true JP6762924B2 (ja) | 2020-09-30 |
Family
ID=66659231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017232039A Active JP6762924B2 (ja) | 2017-12-01 | 2017-12-01 | 情報処理装置、情報処理方法、およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10545885B2 (ja) |
JP (1) | JP6762924B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7006461B2 (ja) * | 2018-04-02 | 2022-01-24 | 株式会社デンソー | 電子制御装置および電子制御システム |
JP6877388B2 (ja) | 2018-07-09 | 2021-05-26 | 株式会社東芝 | 情報処理装置、移動体、情報処理方法、およびプログラム |
GB2580968B (en) * | 2019-02-01 | 2021-08-04 | Advanced Risc Mach Ltd | Lookup circuitry for secure and non-secure storage |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6117068A (ja) | 1984-07-02 | 1986-01-25 | Mitsubishi Heavy Ind Ltd | ガスレ−トジヤイロのドリフト補正装置 |
US9065812B2 (en) * | 2009-01-23 | 2015-06-23 | Microsoft Technology Licensing, Llc | Protecting transactions |
US9256734B2 (en) * | 2012-04-27 | 2016-02-09 | Broadcom Corporation | Security controlled multi-processor system |
KR102017828B1 (ko) * | 2012-10-19 | 2019-09-03 | 삼성전자 주식회사 | 보안 관리 유닛, 상기 보안 관리 유닛을 포함하는 호스트 컨트롤러 인터페이스, 상기 호스트 컨트롤러 인터페이스의 동작 방법, 및 상기 호스트 컨트롤러 인터페이스를 포함하는 장치들 |
JP2014089644A (ja) * | 2012-10-31 | 2014-05-15 | Toshiba Corp | プロセッサ、プロセッサ制御方法及び情報処理装置 |
JP6067449B2 (ja) * | 2013-03-26 | 2017-01-25 | 株式会社東芝 | 情報処理装置、情報処理プログラム |
JP6117068B2 (ja) | 2013-09-20 | 2017-04-19 | 株式会社東芝 | 情報処理装置、およびプログラム |
JP2015170887A (ja) | 2014-03-05 | 2015-09-28 | 富士通株式会社 | パケット処理方法及びシステム |
JP6181004B2 (ja) * | 2014-06-20 | 2017-08-16 | 株式会社東芝 | メモリ管理装置、プログラム、及び方法 |
JP6464777B2 (ja) | 2015-01-30 | 2019-02-06 | 富士通株式会社 | 情報処理装置及びプログラム |
US10657274B2 (en) * | 2015-06-29 | 2020-05-19 | Samsng Electronics Co., Ltd. | Semiconductor device including memory protector |
-
2017
- 2017-12-01 JP JP2017232039A patent/JP6762924B2/ja active Active
-
2018
- 2018-03-05 US US15/911,328 patent/US10545885B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019101750A (ja) | 2019-06-24 |
US20190171585A1 (en) | 2019-06-06 |
US10545885B2 (en) | 2020-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6889296B2 (ja) | ゲートウェイ装置、システム及びファームウェア更新方法 | |
JP6762924B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP5068108B2 (ja) | メモリ・アドレスの変換およびピン止めのための方法およびシステム | |
JP7280412B2 (ja) | ゲートウェイ装置、車載ネットワークシステム及びファームウェア更新方法 | |
KR102092660B1 (ko) | Cpu 및 다중 cpu 시스템 관리 방법 | |
US9219695B2 (en) | Switch, information processing apparatus, and communication control method | |
TW201337938A (zh) | 資訊處理裝置及控制方法 | |
EP3758326A1 (en) | Secure updating of computing system firmware | |
JP2019057817A (ja) | 通信装置、通信方法及びプログラム | |
JP2008046969A (ja) | 共有メモリのアクセス監視方法及び装置 | |
JPWO2017098643A1 (ja) | データ処理装置、データ処理方法及びデータ処理プログラム | |
US10324646B2 (en) | Node controller and method for responding to request based on node controller | |
CN111131224B (zh) | 一种维护连接的方法及存储设备 | |
JP6776292B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US11397834B2 (en) | Methods and systems for data backup and recovery on power failure | |
JP7147494B2 (ja) | ネットワークスイッチ | |
JP6430710B2 (ja) | データ転送制御装置及びデータ転送の制御方法 | |
JP7468652B2 (ja) | 分散システム、通信端末、機能復旧方法、及びプログラム | |
JP2006270581A (ja) | 呼情報サーバの同期方法 | |
JP5754778B2 (ja) | 記憶装置共用システム、管理装置、処理装置、記憶装置共用方法、管理方法、アクセス方法およびプログラム | |
US10762011B2 (en) | Reflective memory bridge for external computing nodes | |
JP2013200805A (ja) | 信号振り分けシステム、信号振り分け方法及びコンピュータ・プログラム | |
US20110040911A1 (en) | Dual interface coherent and non-coherent network interface controller architecture | |
JP5425022B2 (ja) | ネットワークシステム | |
JP2005025587A (ja) | 半導体集積回路および半導体集積回路におけるバースト転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200909 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6762924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |