JP6758549B1 - 設計支援装置、設計支援方法および設計支援プログラム - Google Patents
設計支援装置、設計支援方法および設計支援プログラム Download PDFInfo
- Publication number
- JP6758549B1 JP6758549B1 JP2020529661A JP2020529661A JP6758549B1 JP 6758549 B1 JP6758549 B1 JP 6758549B1 JP 2020529661 A JP2020529661 A JP 2020529661A JP 2020529661 A JP2020529661 A JP 2020529661A JP 6758549 B1 JP6758549 B1 JP 6758549B1
- Authority
- JP
- Japan
- Prior art keywords
- circuit block
- circuit
- program
- unit
- design support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 167
- 238000000034 method Methods 0.000 title claims description 18
- 238000000605 extraction Methods 0.000 claims abstract description 91
- 239000000284 extract Substances 0.000 claims abstract description 15
- 238000010801 machine learning Methods 0.000 claims description 23
- 230000015654 memory Effects 0.000 claims description 12
- 210000002569 neuron Anatomy 0.000 description 14
- 238000013528 artificial neural network Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000005435 mesosphere Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005057 finger movement Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/343—Logical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/20—Design reuse, reusability analysis or reusability optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Programmable Controllers (AREA)
Abstract
Description
図1は、実施の形態1にかかる設計支援装置の構成例を示す図である。図1に示したように、実施の形態1にかかる設計支援装置1は、操作受付部10、制御部20、記憶部30および表示部40を備える。
つづいて、実施の形態2にかかる設計支援装置について説明する。実施の形態2にかかる設計支援装置の機能ブロック構成は実施の形態1にかかる設計支援装置1と同様である(図1参照)。本実施の形態では、実施の形態1にかかる設計支援装置1と異なる部分を説明する。
つづいて、実施の形態3にかかる設計支援装置について説明する。上述したように、実施の形態1にかかる設計支援装置1は、回路ブロックの入力開始操作を受け付けると、過去に入力した回数(使用回数)が上位の一定数の回路ブロックを、入力する回路ブロックの候補として表示部40に表示していた。しかしながら、使用回数が上位の回路ブロックの中にユーザが入力しようとしている回路ブロックが含まれているとは限らない。また、ラダープログラムでは、ある回路ブロックに続いて記述される回路ブロックには一定の条件が存在し、使用回数が上位の回路ブロックが一定の条件を満たさない可能性がある。この場合は一定の条件を満たす回路ブロックを入力候補として表示することが望ましいが、使用回数で入力候補を決定する場合はそれが難しい。そのため、本実施の形態にかかる設計支援装置では、機械学習により回路ブロックの入力傾向を学習し、学習結果に基づいて回路ブロックの入力候補を決定する。
Claims (15)
- ユーザからの操作を受け付ける操作受付部と、
前記操作受付部が受け付けた操作に従いラダープログラムを作成するプログラム作成部と、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立すると、前回成立した回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出部と、
前記回路ブロック抽出部が抽出した回路ブロックの構成を表す構成情報を記憶する回路ブロック記憶部と、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知部と、
を備えることを特徴とする設計支援装置。 - ユーザからの操作を受け付ける操作受付部と、
前記操作受付部が受け付けた操作に従いラダープログラムを作成するプログラム作成部と、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立した後、成立した前記回路ブロックを変更する操作を前記操作受付部が受け付けることなく一定時間が経過すると、成立した前記回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出部と、
前記回路ブロック抽出部が抽出した回路ブロックの構成を表す構成情報を記憶する回路ブロック記憶部と、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知部と、
を備えることを特徴とする設計支援装置。 - ユーザからの操作を受け付ける操作受付部と、
前記操作受付部が受け付けた操作に従いラダープログラムを作成するプログラム作成部と、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立した後、成立した前記回路ブロックを前記ラダープログラムから抽出する前に、前記ラダープログラムを保存する操作を前記操作受付部が受け付けると、成立した前記回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出部と、
前記回路ブロック抽出部が抽出した回路ブロックの構成を表す構成情報を記憶する回路ブロック記憶部と、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知部と、
を備えることを特徴とする設計支援装置。 - 前記回路ブロック記憶部は、前記回路ブロック抽出部が抽出した回路ブロックと構成が同じ回路ブロックの前記ラダープログラム内での使用回数の情報を前記構成情報と対応付けて記憶し、
前記報知部は、前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックのうち、使用回数が上位の一定数の回路ブロックを、前記候補としてユーザに報知する、
ことを特徴とする請求項1から3のいずれか一つに記載の設計支援装置。 - 前記ラダープログラムに過去に挿入された回路ブロックと前記ラダープログラムに新たに挿入された回路ブロックとに基づいて、前記ラダープログラムへの回路ブロックの入力傾向を学習する機械学習部、
を備え、
前記報知部は、前記機械学習部による学習結果に基づいて前記候補をユーザに報知する、
ことを特徴とする請求項1から3のいずれか一つに記載の設計支援装置。 - 前記報知部は、前記ラダープログラムに過去に挿入された回路ブロックと前記ラダープログラムに新たに挿入された回路ブロックとに基づいて学習された前記ラダープログラムへの回路ブロックの入力傾向に基づいて前記候補をユーザに報知する、
ことを特徴とする請求項1から3のいずれか一つに記載の設計支援装置。 - 前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックのうち、ユーザが指定する条件を満たす回路ブロックを検索する検索部、
を備え、
前記報知部は、前記検索部が検索を行った場合、当該検索で見つかった回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する、
ことを特徴とする請求項1から6のいずれか一つに記載の設計支援装置。 - 前記回路ブロック抽出部が抽出した回路ブロックに含まれる各プログラム要素に割付けられた内部メモリの情報を記憶する使用メモリ情報記憶部、
を備え、
前記報知部は、ユーザに報知する回路ブロックに含まれる各プログラム要素に未使用の内部メモリを自動で割付け、割付けた内部メモリをプログラム要素と対応付けてユーザに報知する、
ことを特徴とする請求項1から7のいずれか一つに記載の設計支援装置。 - 前記操作受付部は、前記報知部が報知する回路ブロックの1つをユーザが選択する場合、フリック操作による選択を受け付ける、
ことを特徴とする請求項1から8のいずれか一つに記載の設計支援装置。 - プログラムの設計作業を支援する設計支援装置が実行する設計支援方法であって、
ユーザからの操作を受け付ける操作受付ステップと、
前記操作受付ステップで受け付けた操作に従いラダープログラムを作成するプログラム作成ステップと、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立すると、前回成立した回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出ステップと、
前記回路ブロック抽出ステップで抽出した回路ブロックの構成を表す構成情報を回路ブロック記憶部に記憶させる記憶ステップと、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知ステップと、
を含むことを特徴とする設計支援方法。 - プログラムの設計作業を支援する設計支援装置が実行する設計支援方法であって、
ユーザからの操作を受け付ける操作受付ステップと、
前記操作受付ステップで受け付けた操作に従いラダープログラムを作成するプログラム作成ステップと、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立した後、成立した前記回路ブロックを変更する操作を前記操作受付ステップで受け付けることなく一定時間が経過すると、成立した前記回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出ステップと、
前記回路ブロック抽出ステップで抽出した回路ブロックの構成を表す構成情報を回路ブロック記憶部に記憶させる記憶ステップと、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知ステップと、
を含むことを特徴とする設計支援方法。 - プログラムの設計作業を支援する設計支援装置が実行する設計支援方法であって、
ユーザからの操作を受け付ける操作受付ステップと、
前記操作受付ステップで受け付けた操作に従いラダープログラムを作成するプログラム作成ステップと、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立した後、成立した前記回路ブロックを前記ラダープログラムから抽出する前に、前記ラダープログラムを保存する操作を前記操作受付ステップで受け付けると、成立した前記回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出ステップと、
前記回路ブロック抽出ステップで抽出した回路ブロックの構成を表す構成情報を回路ブロック記憶部に記憶させる記憶ステップと、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知ステップと、
を含むことを特徴とする設計支援方法。 - ユーザからの操作を受け付ける操作受付ステップと、
前記操作受付ステップで受け付けた操作に従いラダープログラムを作成するプログラム作成ステップと、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立すると、前回成立した回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出ステップと、
前記回路ブロック抽出ステップで抽出した回路ブロックの構成を表す構成情報を回路ブロック記憶部に記憶させる記憶ステップと、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知ステップと、
をコンピュータに実行させることを特徴とする設計支援プログラム。 - ユーザからの操作を受け付ける操作受付ステップと、
前記操作受付ステップで受け付けた操作に従いラダープログラムを作成するプログラム作成ステップと、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立した後、成立した前記回路ブロックを変更する操作を前記操作受付ステップで受け付けることなく一定時間が経過すると、成立した前記回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出ステップと、
前記回路ブロック抽出ステップで抽出した回路ブロックの構成を表す構成情報を回路ブロック記憶部に記憶させる記憶ステップと、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知ステップと、
をコンピュータに実行させることを特徴とする設計支援プログラム。 - ユーザからの操作を受け付ける操作受付ステップと、
前記操作受付ステップで受け付けた操作に従いラダープログラムを作成するプログラム作成ステップと、
複数のプログラム要素を含む回路の一端が前記ラダープログラムを構成する2本の母線の一方に接続され、前記回路の他端が前記2本の母線の他方に接続されたことを検出することにより回路ブロックが成立した後、成立した前記回路ブロックを前記ラダープログラムから抽出する前に、前記ラダープログラムを保存する操作を前記操作受付ステップで受け付けると、成立した前記回路ブロックを前記ラダープログラムから抽出する回路ブロック抽出ステップと、
前記回路ブロック抽出ステップで抽出した回路ブロックの構成を表す構成情報を回路ブロック記憶部に記憶させる記憶ステップと、
前記回路ブロック記憶部が記憶している構成情報で表される回路ブロックを、前記ラダープログラムに挿入する回路ブロックの候補としてユーザに報知する報知ステップと、
をコンピュータに実行させることを特徴とする設計支援プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP2019/007671 | 2019-02-27 | ||
PCT/JP2019/007671 WO2020174627A1 (ja) | 2019-02-27 | 2019-02-27 | 設計支援装置、設計支援方法および設計支援プログラム |
PCT/JP2020/000443 WO2020174888A1 (ja) | 2019-02-27 | 2020-01-09 | 設計支援装置、設計支援方法および設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6758549B1 true JP6758549B1 (ja) | 2020-09-23 |
JPWO2020174888A1 JPWO2020174888A1 (ja) | 2021-03-11 |
Family
ID=72238399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020529661A Active JP6758549B1 (ja) | 2019-02-27 | 2020-01-09 | 設計支援装置、設計支援方法および設計支援プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US11809796B2 (ja) |
JP (1) | JP6758549B1 (ja) |
CN (1) | CN113518948A (ja) |
WO (2) | WO2020174627A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7423895B2 (ja) * | 2019-03-12 | 2024-01-30 | オムロン株式会社 | ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003044108A (ja) * | 2001-07-31 | 2003-02-14 | Digital Electronics Corp | エディタの登録装置、登録プログラムおよびそれを記録した記録媒体 |
JP2011113254A (ja) * | 2009-11-26 | 2011-06-09 | Mitsubishi Electric Corp | ラダー図編集装置およびラダー図編集プログラム |
JP2012014561A (ja) * | 2010-07-02 | 2012-01-19 | Mitsubishi Electric Corp | ラダープログラム作成装置 |
WO2013038541A1 (ja) * | 2011-09-15 | 2013-03-21 | 三菱電機株式会社 | ラダープログラム作成装置 |
WO2013140497A1 (ja) * | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | シーケンスプログラム作成装置 |
WO2014080490A1 (ja) * | 2012-11-22 | 2014-05-30 | 三菱電機株式会社 | プログラム作成支援装置、方法および記録媒体 |
WO2014155717A1 (ja) * | 2013-03-29 | 2014-10-02 | 三菱電機株式会社 | シーケンスプログラム部品作成プログラムおよびシーケンスプログラム部品作成装置 |
WO2015025382A1 (ja) * | 2013-08-21 | 2015-02-26 | 三菱電機株式会社 | プログラム編集用プログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7603183B1 (en) * | 1999-08-31 | 2009-10-13 | Digital Electronics Corporation | Editor device and recorded medium on which editor program is recorded |
JP5777838B2 (ja) * | 2013-03-07 | 2015-09-09 | 三菱電機株式会社 | ラダープログラム表示プログラムおよびラダープログラム表示装置 |
JP6224575B2 (ja) * | 2014-12-19 | 2017-11-01 | ファナック株式会社 | 指定した信号の演算条件によりラダー回路を検索可能なラダープログラム検索装置 |
JP6356726B2 (ja) * | 2016-05-19 | 2018-07-11 | ファナック株式会社 | ラダープログラム解析装置 |
WO2018051441A1 (ja) * | 2016-09-14 | 2018-03-22 | 三菱電機株式会社 | ラダープログラム編集支援装置およびラダープログラムの編集方法 |
US20180095447A1 (en) * | 2016-09-30 | 2018-04-05 | Omron Corporation | Program development supporting apparatus, program development supporting method, and program development supporting program |
JP6922431B2 (ja) * | 2017-05-31 | 2021-08-18 | オムロン株式会社 | プログラム開発支援装置、プログラム開発支援方法、および、プログラム開発支援プログラム |
JP6988597B2 (ja) * | 2018-03-14 | 2022-01-05 | オムロン株式会社 | ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム |
-
2019
- 2019-02-27 WO PCT/JP2019/007671 patent/WO2020174627A1/ja active Application Filing
-
2020
- 2020-01-09 WO PCT/JP2020/000443 patent/WO2020174888A1/ja active Application Filing
- 2020-01-09 JP JP2020529661A patent/JP6758549B1/ja active Active
- 2020-01-09 CN CN202080015795.7A patent/CN113518948A/zh active Pending
- 2020-01-09 US US17/417,383 patent/US11809796B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003044108A (ja) * | 2001-07-31 | 2003-02-14 | Digital Electronics Corp | エディタの登録装置、登録プログラムおよびそれを記録した記録媒体 |
JP2011113254A (ja) * | 2009-11-26 | 2011-06-09 | Mitsubishi Electric Corp | ラダー図編集装置およびラダー図編集プログラム |
JP2012014561A (ja) * | 2010-07-02 | 2012-01-19 | Mitsubishi Electric Corp | ラダープログラム作成装置 |
WO2013038541A1 (ja) * | 2011-09-15 | 2013-03-21 | 三菱電機株式会社 | ラダープログラム作成装置 |
WO2013140497A1 (ja) * | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | シーケンスプログラム作成装置 |
WO2014080490A1 (ja) * | 2012-11-22 | 2014-05-30 | 三菱電機株式会社 | プログラム作成支援装置、方法および記録媒体 |
WO2014155717A1 (ja) * | 2013-03-29 | 2014-10-02 | 三菱電機株式会社 | シーケンスプログラム部品作成プログラムおよびシーケンスプログラム部品作成装置 |
WO2015025382A1 (ja) * | 2013-08-21 | 2015-02-26 | 三菱電機株式会社 | プログラム編集用プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20220198113A1 (en) | 2022-06-23 |
WO2020174627A1 (ja) | 2020-09-03 |
WO2020174888A1 (ja) | 2020-09-03 |
JPWO2020174888A1 (ja) | 2021-03-11 |
US11809796B2 (en) | 2023-11-07 |
CN113518948A (zh) | 2021-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104583923B (zh) | 用于探索数据可视化的用户界面工具 | |
RU2665257C2 (ru) | Иерархически организованные галереи управляющих элементов | |
JP2011186742A (ja) | レイアウト編集装置およびその制御方法およびプログラム | |
JP5987853B2 (ja) | ラダープログラム作成装置、コンピュータプログラム及びコンピュータ可読情報記録媒体 | |
JPWO2008099505A1 (ja) | テキスト表示制御装置及びコンピュータプログラム | |
CN105474112A (zh) | 程序编辑用程序 | |
JP6206202B2 (ja) | 情報処理装置及び情報処理プログラム | |
JP6758549B1 (ja) | 設計支援装置、設計支援方法および設計支援プログラム | |
Vanderdonckt et al. | Exploring a design space of graphical adaptive menus: normal vs. small screens | |
CN107678637A (zh) | 切换选项卡的方法、设备、浏览器和电子设备 | |
JP5777218B2 (ja) | 業務フロー生成支援システム及び業務フロー生成方法 | |
WO2012101701A1 (ja) | UI(User Interface)作成支援装置、UI作成支援方法及びプログラム | |
US9792000B2 (en) | System construction assistance apparatus, method, and recording medium | |
JP5833464B2 (ja) | 表示装置、プログラム、表示方法、およびサーバ | |
WO2012101700A1 (ja) | UI(User Interface)作成支援装置、UI作成支援方法及びプログラム | |
JP4981723B2 (ja) | 表示処理装置、表示処理方法、表示処理プログラムおよび記録媒体 | |
JP2007156955A (ja) | ガイダンス生成装置およびガイダンス生成プログラム | |
CN108363575B (zh) | 一种调整冰箱显示界面布局的方法及冰箱 | |
JP2013182329A (ja) | 情報処理装置、情報処理装置の制御方法、およびプログラム | |
JP2012014560A (ja) | 図形編集プログラム,図形編集方法及び図形編集装置 | |
KR20210141676A (ko) | 구조화된 데이터 점프 메커니즘 | |
JP2013134633A (ja) | 数式表示装置及び数式表示プログラム | |
US11989395B1 (en) | Interface modification systems and methods | |
CN105068711A (zh) | 多窗口的应用显示方法和设备 | |
JP2005141296A (ja) | 文書検索装置、文書検索方法、および文書検索プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200529 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200529 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200529 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6758549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |