JP6757808B2 - インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 - Google Patents
インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP6757808B2 JP6757808B2 JP2019009655A JP2019009655A JP6757808B2 JP 6757808 B2 JP6757808 B2 JP 6757808B2 JP 2019009655 A JP2019009655 A JP 2019009655A JP 2019009655 A JP2019009655 A JP 2019009655A JP 6757808 B2 JP6757808 B2 JP 6757808B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- linked list
- memory
- domain
- hba
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 title claims description 182
- 230000015654 memory Effects 0.000 title claims description 127
- 238000000034 method Methods 0.000 title claims description 37
- 239000004744 fabric Substances 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008685 targeting Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000835 fiber Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/2866—Architectures; Arrangements
- H04L67/2871—Implementation details of single intermediate entities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/064—Linked list, i.e. structure using pointers, e.g. allowing non-contiguous address segments in one logical buffer or dynamic buffer space allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/067—Bidirectional FIFO, i.e. system allowing data transfer in two directions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Computer And Data Communications (AREA)
Description
この特許文書の開示の一部には、著作権保護の対象となるものが含まれている。著作権者は、特許商標庁の特許ファイルまたは記録に掲載された特許文書または特許開示の複製に対しては異議を唱えないが、その他の場合、すべての著作権を留保する。
本発明は、一般に、コンピュータシステムに関連し、特に、コンピューティング環境において、入力/出力(I/O)仮想化のサポートに関連する。
インフィニバンド(IB)技術は、クラウドコンピューティングファブリックの基盤として、その応用が増加しつつである。より大きなクラウドコンピューティングアーキテクチャが導入されるため、従来のネットワークおよびストレージに関連する性能上および管理上のボトルネックが重大な問題となっている。このような問題を対処することは、本発明の実施形態の一般的な意図である。
システムおよび方法は、コンピューティング環境において、入力/出力(I/O)仮想化をサポートすることができる。システムは、チップを含むことができる。このチップは、ネットワークファブリック上のサーバに関連付けられている。さらに、このチップは、複数のパケットバッファを含む外部メモリに関連付けられている。また、オンチップメモリは、物理ホストバスアダプタ(HBA)から受信したディスク読取データを含む1つ以上のパケットの状態を保存する。さらに、チップは、外部メモリ上の複数のパケットバッファ内の1つ以上のパケットをキューに入れ、1つ以上のパケットの状態に基づいて、外部メモリから1つ以上のパケットを読出し、1つ以上のパケットをネットワークファブリック上のサーバに送信するように動作する。
力(I/O)仮想化をサポートすることができる。システムは、メモリにおいて、空きバッファプールを備えることができる。I/O装置は、空きバッファプールを用いて、物理ホストバスアダプタ(HBA)から受信したディスク読取データを保存するように動作する。空きバッファプールは、2次元リンクリストおよび1次元リンクリストを含むことができる。2次元リンクリストの各エントリは、連続したメモリ位置で複数のパケットバッファを含み、1次元リンクリストの各エントリは、単一のパケットバッファを含む。
本発明は、限定することなく、例示として、添付の図面に示される。図面において、同様の参照番号は、同様の要素を標記する。本開示において、「一実施形態」または「1つの実施形態」または「いくつかの実施形態」を言及する場合、必ずしも同様の実施形態に
限定されず、少なくとも1つの実施形態を意味することに留意すべきである。
2つの異なるメモリインターフェイスに基づいて、IBファブリック上で、I/O仮想化をサポートすることができる。
本発明の一実施形態によれば、システムは、単一のメモリインターフェイスを用いて、
I/O仮想化をサポートする、たとえば入来トラフィックおよび送出トラフィックの両方のためにIBファブリック上に作成された異なる仮想HBA用の並列FCコンテキストを管理することができる。
ことを回避することができる。したがって、システムは、同一のデータおよび/またはコンテキストを複数回格納することを回避することができ、遅延を改善する。さらに、2つの異なるチップおよびメモリインターフェイスの代わりに、単一のチップおよびメモリインターフェイスを使用することは、システムのコストを低減することができる。
IOCB応答を送信することができる。
OCBリクエスト613用のコンテキスト612を開くことができる。
図8は、本発明の一実施形態に従って、複数の仮想ホストバスアダプタ(vHBA)を用いて、I/O仮想化をサポートすることを示す図である。図8に示すように、I/O装置800、たとえばFC/IBドメイン801を表すチップを用いて、入来トラフィック830を処理することができる。入来トラフィック830は、物理HBA803からIBファブリック上のサーバ802に転送された複数のパケット、たとえばパケット831〜839を含むことができる。
、複数のコンテキストをサポートすることを示す図である。図9に示すように、I/O装置、たとえばFC/IBドメイン900を表すチップは、たとえば、QP904のために物理HBA903上で複数のディスク読取命令を実行するために、単一のvHBA901内の複数のコンテキスト、たとえばコンテキストI 910およびコンテキストII 920を開くことができる。
あり得る。まず、パケットがキューに入れられ、必要に応じてパケットに関連付けられたIB命令が更新された場合に限り、外部メモリからパケットを読取りおよびパケットをホストに送信するように、読取ロジックを確保することができる。次に、複数のコンテキストをサポートするために、既にキューに入れられたパケットに関連付けられたIB命令を必要に応じて更新することができる。
られているチップを提供することができる。また、ステップ1102において、システムは、物理ホストバスアダプタ(HBA)から受信したディスク読取データを含む1つ以上のパケットの状態をオンチップメモリに保存することができる。また、ステップ1103において、システムは、外部メモリ上の複数のパケットバッファ内の1つ以上のパケットをキューに入れ、1つ以上のパケットの状態に基づいて、外部メモリから1つ以上のパケットを読出し、およびネットワークファブリック上のサーバに1つ以上のパケットを送信するように、チップを動作させることができる。
本発明の一実施形態によれば、システムは、ハイブリッドリンクリスト構造を用いて、仮想ホストバスアダプタ(vHBA)内の複数のコンテキストに関連付けられた入来トラフィックを処理することができる。このハイブリッドリンクリスト構造は、主要リンクリストおよび一時リンクリストを含むことができる。
ステムは、外部SDRAMメモリから以前に開かれたコンテキストに格納されたデータを読出すことができ、必要に応じて、コンテキストリスト末尾のIBヘッダ内の命令を更新することができる。たとえば、所定のコンテキストのためのディスク読取データがIB MTUよりも大きいときに、IBヘッダにキューに入れられた命令が「最初のRDMA書込」命令である場合、その命令を「RDMA書込専用」命令に変更することができ、IBヘッダにキューに入れられた命令が「中間のRDMA書込」命令である場合、その命令を「最後のRDMA書込」命令に変更することができる。
タの一時リンクリストをバッファポインタの主要リンクリストに合併するように、I/O装置を動作させることができる。
本発明の一実施形態によれば、ディスク読取データがHBAチップから送信されるときに、システムは、ディスク読取データを一体化メモリ構造内のさまざまなデータバッファに格納することができる。
ィスク読取IOCBリクエストを発行することができる。ディスク読取リクエストに要求されたバッファは、空きバッファプール1600に保留され、現在のコンテキストがFC/IBドメインによって解放されるまで、他の後続のリクエストに使用されない。
クは、1つのパケットが単一リンクリスト1720のキューに入れられたことを知ることができる。
に、インフィニバンド(IB)ファブリック上のサーバを動作させる。
ットを受信すると、外部メモリに格納されたディスク読取データを読出すステップをさらに含む。
送ユニット(MTU)パケットを受信すると、外部メモリに格納されたディスク読取データを読出すように動作する。
vHBAのために、単純リンクリストにおいてパケットバッファを保留するステップとをさらに含む。
限定されない。
Claims (12)
- コンピューティング環境において、入力/出力(I/O)仮想化をサポートするためのシステムであって、
物理ホストバスアダプタ(HBA)と通信するI/O装置と、
前記I/O装置に関連付けられたメモリ内の空きバッファプールと、を含み、前記空きバッファプールは、2次元リンクリストおよび1次元リンクリストを備え、
前記2次元リンクリストの各エントリは、連続したメモリ位置で複数のパケットバッファを含み、前記1次元リンクリストの各エントリは、単一のパケットバッファを含み、
前記I/O装置は、前記空きバッファプールを用いて、前記物理ホストバスアダプタ(HBA)から受信したディスク読取データを保存するように動作する、システム。 - 前記I/O装置は、ディスク読取操作を開始するように、インフィニバンド(IB)ファブリック上のサーバを動作させる、請求項1に記載のシステム。
- 前記I/O装置は、1つ以上のIBヘッダとシーケンス番号とを前記物理HBAから受信した各パケットに追加する、請求項1または2に記載のシステム。
- 前記I/O装置は、完全メッセージまたはIB最大伝送ユニット(MTU)パケットを受信すると、外部メモリに格納されたディスク読取データを読出すように動作する、請求項1〜3のいずれか1項に記載のシステム。
- 前記I/O装置は、1つ以上の仮想ホストバスアダプタ(vHBA)をサポートしており、
各vHBAは、IBドメインにおいて、異なるパケットシーケンス番号(PSN)スペースを保留する、請求項1〜4のいずれか1項に記載のシステム。 - 前記I/O装置は、パケットがリモートダイレクトメモリアクセス(RDMA)書込トランザクションまたはRDMA読取リクエストトランザクションのいずれかを実行する場合、前記メモリにおいてこのパケットをキューに入れるように動作する、請求項1〜5のいずれか1項に記載のシステム。
- 前記2次元リンクリストの前記各エントリは、前記連続したメモリ位置の前記複数のパケットバッファを有するスーパーブロックであり、
前記I/O装置は、前記キューに入れられた前記パケットがRDMA書込トランザクション用のものである場合、前記2次元リンクリストから前記スーパーブロックを割当てるように動作する、請求項6に記載のシステム。 - 前記I/O装置は、前記キューに入れられた前記パケットがRDMA読取リクエストトランザクション用のものであり、且つ、前記スーパーブロックに1つ以上のパケットバッファが残されている場合、前記1次元リンクリストからパケットバッファを割当てるように動作する、請求項7に記載のシステム。
- 前記I/O装置は、前記キューに入れられた前記パケットがRDMA読取リクエストトランザクション用のものであり、且つ、前記スーパーブロックにパケットバッファが残されていない場合、前記2次元リンクリストからスーパーブロックを割当てるように動作する、請求項7に記載のシステム。
- 前記I/O装置は、1つ以上の仮想ホストバスアダプタ(vHBA)をサポートしており、
前記I/O装置は、vHBAのために、単純リンクリストにパケットバッファを保留するように動作する、請求項1〜9のいずれか1項に記載のシステム。 - ネットワーク環境において、パケット処理をサポートするためにコンピュータが実施する方法であって、
前記ネットワーク環境は、
物理ホストバスアダプタ(HBA)と通信するI/O装置と、
前記I/O装置に関連付けられるメモリと、を備え、
前記方法は、
前記メモリに空きバッファプールを提供するステップを含み、前記空きバッファプールは、2次元リンクリストおよび1次元リンクリストを含み、
前記2次元リンクリストの各エントリが連続したメモリ位置で複数のパケットバッファを含み、および前記1次元リンクリストの各エントリが単一のパケットバッファを含むようにするステップを含み、
前記I/O装置を介して、前記空きバッファプールを用いて、前記物理ホストバスアダプタ(HBA)から受信したディスク読取データを保存するステップを含む、方法。 - システムにおいて、パケット処理をサポートするためのプログラムであって、前記プログラムは、前記システムのコンピュータにより実行されると、複数のステップを前記コンピュータに実行させ、
前記システムは、
物理ホストバスアダプタ(HBA)と通信するI/O装置と、
前記I/O装置に関連付けられるメモリと、を備え、
前記複数のステップは、
前記メモリに空きバッファプールを提供するステップを含み、前記空きバッファプールは、2次元リンクリストおよび1次元リンクリストを含み、
前記2次元リンクリストの各エントリが連続したメモリ位置で複数のパケットバッファを含み、および前記1次元リンクリストの各エントリが単一のパケットバッファを含むようにするステップを含み、
前記I/O装置を介して、前記空きバッファプールを用いて、前記物理ホストバスアダプタ(HBA)から受信したディスク読取データを保存するステップを含む、プログラム。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/096,987 | 2013-12-04 | ||
US14/096,987 US8898353B1 (en) | 2013-12-04 | 2013-12-04 | System and method for supporting virtual host bus adaptor (VHBA) over infiniband (IB) using a single external memory interface |
US14/097,009 US9311044B2 (en) | 2013-12-04 | 2013-12-04 | System and method for supporting efficient buffer usage with a single external memory interface |
US14/097,009 | 2013-12-04 | ||
US14/096,949 US9104637B2 (en) | 2013-12-04 | 2013-12-04 | System and method for managing host bus adaptor (HBA) over infiniband (IB) using a single external memory interface |
US14/096,949 | 2013-12-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016536668A Division JP6492083B2 (ja) | 2013-12-04 | 2014-10-21 | インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019091483A JP2019091483A (ja) | 2019-06-13 |
JP6757808B2 true JP6757808B2 (ja) | 2020-09-23 |
Family
ID=51894217
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016536668A Active JP6492083B2 (ja) | 2013-12-04 | 2014-10-21 | インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 |
JP2019009654A Active JP6763984B2 (ja) | 2013-12-04 | 2019-01-23 | インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 |
JP2019009655A Active JP6757808B2 (ja) | 2013-12-04 | 2019-01-23 | インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016536668A Active JP6492083B2 (ja) | 2013-12-04 | 2014-10-21 | インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 |
JP2019009654A Active JP6763984B2 (ja) | 2013-12-04 | 2019-01-23 | インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9311044B2 (ja) |
EP (1) | EP3077914B1 (ja) |
JP (3) | JP6492083B2 (ja) |
CN (1) | CN105793835B (ja) |
WO (1) | WO2015084506A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160026605A1 (en) * | 2014-07-28 | 2016-01-28 | Emulex Corporation | Registrationless transmit onload rdma |
CN109669788A (zh) * | 2018-12-10 | 2019-04-23 | 西安微电子技术研究所 | 面向直接内存访问互连通信的多核芯片的mpi实现方法 |
WO2020236296A1 (en) | 2019-05-23 | 2020-11-26 | Cray Inc. | System and method for facilitating efficient packet injection into an output buffer in a network interface controller (nic) |
CN112463654A (zh) * | 2019-09-06 | 2021-03-09 | 华为技术有限公司 | 一种带预测机制的cache实现方法 |
CN110968530B (zh) * | 2019-11-19 | 2021-12-03 | 华中科技大学 | 一种基于非易失性内存的键值存储***和内存访问方法 |
CN113608686B (zh) * | 2021-06-30 | 2023-05-26 | 苏州浪潮智能科技有限公司 | 一种远程内存直接访问方法及相关装置 |
CN117389733B (zh) * | 2023-10-25 | 2024-04-26 | 无锡众星微***技术有限公司 | 一种减少开关链开销的sas i/o调度方法和装置 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030037096A1 (en) | 1995-04-07 | 2003-02-20 | Ruey Kao | Method and apparatus for the management of queue pointers by multiple processors in a digital communications network |
US5682553A (en) * | 1995-04-14 | 1997-10-28 | Mitsubishi Electric Information Technology Center America, Inc. | Host computer and network interface using a two-dimensional per-application list of application level free buffers |
FI991334A (fi) | 1999-06-10 | 2000-12-11 | Nokia Networks Oy | Menetelmä kaksisuuntaisen jonon toteuttamiseksi muistissa ja muistijär jestely |
US6594712B1 (en) * | 2000-10-20 | 2003-07-15 | Banderacom, Inc. | Inifiniband channel adapter for performing direct DMA between PCI bus and inifiniband link |
US7613821B1 (en) | 2001-07-16 | 2009-11-03 | Advanced Micro Devices, Inc. | Arrangement for reducing application execution based on a determined lack of flow control credits for a network channel |
US20030145012A1 (en) | 2002-01-31 | 2003-07-31 | Kurth Hugh R. | Shared resource virtual queues |
JP4088611B2 (ja) * | 2004-01-30 | 2008-05-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シングル・チップ・プロトコル・コンバーター |
US8145785B1 (en) | 2004-02-13 | 2012-03-27 | Habanero Holdings, Inc. | Unused resource recognition in real time for provisioning and management of fabric-backplane enterprise servers |
US9264384B1 (en) | 2004-07-22 | 2016-02-16 | Oracle International Corporation | Resource virtualization mechanism including virtual host bus adapters |
US7386637B2 (en) | 2005-02-25 | 2008-06-10 | International Business Machines Corporation | System, method, and computer program product for a fully trusted adapter validation of incoming memory mapped I/O operations on a physical adapter that supports virtual adapters or virtual resources |
US20060193327A1 (en) | 2005-02-25 | 2006-08-31 | International Business Machines Corporation | System and method for providing quality of service in a virtual adapter |
US20070136554A1 (en) | 2005-12-12 | 2007-06-14 | Giora Biran | Memory operations in a virtualized system |
US7783788B1 (en) | 2006-04-28 | 2010-08-24 | Huawei Technologies Co., Ltd. | Virtual input/output server |
US20080059686A1 (en) | 2006-08-31 | 2008-03-06 | Keith Iain Wilkinson | Multiple context single logic virtual host channel adapter supporting multiple transport protocols |
US7782869B1 (en) | 2007-11-29 | 2010-08-24 | Huawei Technologies Co., Ltd. | Network traffic control for virtual device interfaces |
US7711789B1 (en) | 2007-12-07 | 2010-05-04 | 3 Leaf Systems, Inc. | Quality of service in virtual computing environments |
JP4972670B2 (ja) | 2009-06-05 | 2012-07-11 | 株式会社日立製作所 | 仮想計算機システム、そのアクセス制御方法及び通信装置 |
JP4990940B2 (ja) | 2009-07-06 | 2012-08-01 | 株式会社日立製作所 | 計算機装置及びパス管理方法 |
US9973446B2 (en) * | 2009-08-20 | 2018-05-15 | Oracle International Corporation | Remote shared server peripherals over an Ethernet network for resource virtualization |
US8340120B2 (en) | 2009-09-04 | 2012-12-25 | Brocade Communications Systems, Inc. | User selectable multiple protocol network interface device |
US9389895B2 (en) | 2009-12-17 | 2016-07-12 | Microsoft Technology Licensing, Llc | Virtual storage target offload techniques |
US8458306B1 (en) | 2010-08-25 | 2013-06-04 | Oracle International Corporation | Coalescing change notifications in an I/O virtualization system |
US8935707B2 (en) * | 2011-05-16 | 2015-01-13 | Oracle International Corporation | System and method for providing a messaging application program interface |
US9021155B2 (en) | 2011-06-01 | 2015-04-28 | International Business Machines Corporation | Fibre channel input/output data routing including discarding of data transfer requests in response to error detection |
US8751701B2 (en) * | 2011-12-26 | 2014-06-10 | Mellanox Technologies Ltd. | Host channel adapter with pattern-type DMA |
CN102609215B (zh) * | 2012-04-11 | 2015-05-27 | 华为数字技术(成都)有限公司 | 数据处理方法及装置 |
US8898353B1 (en) | 2013-12-04 | 2014-11-25 | Oracle International Corporation | System and method for supporting virtual host bus adaptor (VHBA) over infiniband (IB) using a single external memory interface |
-
2013
- 2013-12-04 US US14/097,009 patent/US9311044B2/en active Active
-
2014
- 2014-10-21 JP JP2016536668A patent/JP6492083B2/ja active Active
- 2014-10-21 WO PCT/US2014/061640 patent/WO2015084506A1/en active Application Filing
- 2014-10-21 EP EP14796612.1A patent/EP3077914B1/en active Active
- 2014-10-21 CN CN201480063821.8A patent/CN105793835B/zh active Active
-
2019
- 2019-01-23 JP JP2019009654A patent/JP6763984B2/ja active Active
- 2019-01-23 JP JP2019009655A patent/JP6757808B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015084506A1 (en) | 2015-06-11 |
US9311044B2 (en) | 2016-04-12 |
CN105793835B (zh) | 2018-09-07 |
EP3077914A1 (en) | 2016-10-12 |
CN105793835A (zh) | 2016-07-20 |
EP3077914B1 (en) | 2018-12-26 |
JP6492083B2 (ja) | 2019-03-27 |
JP2019091482A (ja) | 2019-06-13 |
JP2017501492A (ja) | 2017-01-12 |
JP2019091483A (ja) | 2019-06-13 |
JP6763984B2 (ja) | 2020-09-30 |
US20150154004A1 (en) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6757808B2 (ja) | インフィニバンド(IB)上で仮想ホストバスアダプタ(vHBA)を管理およびサポートするためのシステムおよび方法、ならびに単一の外部メモリインターフェイスを用いてバッファの効率的な使用をサポートするためのシステムおよび方法 | |
US7275123B2 (en) | Method and apparatus for providing peer-to-peer data transfer within a computing environment | |
US7308523B1 (en) | Flow-splitting and buffering PCI express switch to reduce head-of-line blocking | |
WO2015078219A1 (zh) | 一种信息缓存方法、装置和通信设备 | |
CN114780458A (zh) | 数据处理的方法和存储*** | |
EP3608790B1 (en) | Modifying nvme physical region page list pointers and data pointers to facilitate routing of pcie memory requests | |
CN110119304B (zh) | 一种中断处理方法、装置及服务器 | |
CN107783727B (zh) | 一种内存设备的访问方法、装置和*** | |
JP2017513096A (ja) | コンピュータ、制御デバイス及びデータ処理方法 | |
WO2020199760A1 (zh) | 数据存储方法、存储器和服务器 | |
US9727521B2 (en) | Efficient CPU mailbox read access to GPU memory | |
US7451259B2 (en) | Method and apparatus for providing peer-to-peer data transfer within a computing environment | |
US8898353B1 (en) | System and method for supporting virtual host bus adaptor (VHBA) over infiniband (IB) using a single external memory interface | |
US9288163B2 (en) | Low-latency packet receive method for networking devices | |
US9137167B2 (en) | Host ethernet adapter frame forwarding | |
US9104637B2 (en) | System and method for managing host bus adaptor (HBA) over infiniband (IB) using a single external memory interface | |
US10289550B1 (en) | Method and system for dynamic write-back cache sizing in solid state memory storage | |
US20140359062A1 (en) | Data transferring apparatus, data transferring system and non-transitory computer readable medium | |
KR20150048028A (ko) | 데이터 전송 관리 방법 | |
US9424227B2 (en) | Providing byte enables for peer-to-peer data transfer within a computing environment | |
JP2014049936A (ja) | データ転送装置、データ転送方法およびデータ転送プログラム | |
WO2022121385A1 (zh) | 一种文件访问方法、存储节点以及网卡 | |
WO2006062950A1 (en) | Method and apparatus for providing peer-to-peer data transfer within a computing environment | |
KR101327867B1 (ko) | 패킷 전송 방법 및 패킷 전송 장치 | |
WO2016065612A1 (zh) | 访问文件的方法、***和主机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |