JP6742635B2 - シンク装置、及び制御方法 - Google Patents
シンク装置、及び制御方法 Download PDFInfo
- Publication number
- JP6742635B2 JP6742635B2 JP2017550259A JP2017550259A JP6742635B2 JP 6742635 B2 JP6742635 B2 JP 6742635B2 JP 2017550259 A JP2017550259 A JP 2017550259A JP 2017550259 A JP2017550259 A JP 2017550259A JP 6742635 B2 JP6742635 B2 JP 6742635B2
- Authority
- JP
- Japan
- Prior art keywords
- msa
- data
- link
- sink device
- source device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/442—Monitoring of processes or resources, e.g. detecting the failure of a recording device, monitoring the downstream bandwidth, the number of times a movie has been viewed, the storage space available from the internal hard disk
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Databases & Information Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Description
画像データ出力機器と表示機器との間を接続するための外部ビデオインタフェースとしては、アナログ外部インターフェースとしてのVGA(Video Graphics Array)規格から始まり、主としてパーソナルコンピュータと表示機器の間のインターフェースとして発展してきたアナログデジタル双方用のDVI(Digital Visual Interface)規格や、主としてAV機器を対象として開発されたHDMI(High-Definition Multimedia Interface)(登録商標)規格等がある。
また、表示機器(デバイス)が画像データ処理装置に組み込まれている場合に用いる内部ビデオインタフェースとしては、LVDS(Low Voltage Differential Signaling)規格が主流となっていた。
加えて、最近では、外部クロックを用いず、内蔵クロックを利用したマイクロパケットとしてシリアル転送するビデオインタフェースであるDisplayPort(以下、「DP」と称す)規格が普及してきている。
このインターフェース規格によれば、転送されるデータからクロックを生成しているので、データ転送が高速であり、機能拡張が容易であるという利点がある。
また、DPインターフェース規格は、HDMIインターフェースと同様、音声も同時に転送できることを規定している。更に、そのDPインターフェース規格を、内部インターフェースとして規定したものが、embedded DP(以下、「eDP」と称す)である。
同図に示すように、DPインターフェース規格においては、画像データ出力側としての論理デバイスであるソース装置100と、表示機器側の論理デバイスであるシンク装置200との間を、画像信号の伝送路であるメインリンクMLと、補助(AUX)チャネルAC、及びホットプラグ検知(Hot Plug Detect)HPDという2本のサブチャネルとで論理的に接続している。
ここで、ホットプラグ検知HPDは、初期的にシンク装置200側の電源投入に伴ってそれをソース装置100側に通知するため信号であると共に、伝送途中で何らかの理由によりソース装置100とシンク装置200との間のリンク状態がダウン(リンクロス、アンロックとも称す)した場合等に、シンク装置200側から再リンクを要求するための信号である。
また、AUXチャネルACは、低速双方向のサイドチャネルであり、後述のリンクトレーニングによるリンクのセットアップ及びその管理、ステータス及び機能構成(configuration)の制御、メインリンクの動作サポート等のための信号である。
また、シンク装置200は、構成パラメータ情報格納部(DPCD: Display Port Configuration Data)2001、及び表示デバイス機能情報格納部(EDID: Extended Display Identification Data)2002を有している。
構成パラメータ情報格納部2001には、リンク速度、対応レーン数、更に、決定されたレーン数、リンク速度、ダウンスプレッド制御、及びメインリンクチャネルコード等が格納される。
また、表示デバイス機能情報格納部2002には、シンク装置200を構成する物理的な表示デバイスの機能情報(解像度、大きさ、タイミング情報(周波数、同期信号パラメータ)等)が格納されている。
図11(a)(b)は、この初期リンク確立時の手順を示すフローチャートである。
まず、シンク装置200側の電源が投入されると、ホットプラグ検知HPDの信号がアクティブ(規格上はHigh)となり(ステップS251)、それをソース装置100側が検知する(ステップS151)。
なお、後述するリンクロス時にも、シンク装置200は、全く同様に、ホットプラグ検知HPDの信号をアクティブにするが、ソース装置100側での、新たな電源投入(新たな機器接続及び単なる再電源投入の双方を含む)か、又はリンクロスかの判断は、当該信号検知の前にどの程度非アクティブの時間があったかにより判定する。すなわち、所定時間以上非アクティブの期間があった場合に、新たな電源投入であると判定し、以下の、初期リンク確立時手順を実行する。
すなわち、ソース装置100は、AUXチャネルACを介して、シンク装置200の構成パラメータ情報格納部2001から、リンク速度、対応レーン数等を読み出すとともに、表示デバイス機能情報格納部2002から、液晶ディスプレイの解像度、大きさ、タイミング情報(周波数、同期信号パラメータ等)を読み出す(ステップS152)。
そして、ソース装置100は、伝送要求(伝送すべき画像データのデータ量等)に基づいて、レーン数、リンク速度、ダウンスプレッド制御、及びメインリンクチャネルコードを決定し、AUXチャネルACを介して、逆に、決定したそれらの情報をシンク装置200に送って構成パラメータ情報格納部2001の所定領域に記憶させる(ステップS252)。例えばDPv1.1aの規格においては、メインリンクMLを介した画像/音声データの伝送は、レーン数が1本/2本/4本から選択構成され、また各レーンの帯域幅は2.7Gbps又は1.62Gbpsで選択可能であるので、最大帯域幅は10.8Gbpsとなる。
次に、ソース装置100とシンク装置200との間において、リンクトレーニングが行われる(ステップS153、S253)。図11(c)(d)は、リンクトレーニングの流れ及び内容を説明するためのフローチャートである。同図に示すように、リンクトレーニングは、概して、クロックリカバリ(Clock Recovery)処理(ステップS1531、S2531)と等化(Equalization)処理(ステップS1532、S2532)とで構成される。
ここで、クロックリカバリとは、簡単には、メインリンクML上でのアナログ信号としての画像信号をデジタル信号に変換する際の必要な同期を確保することである。
詳細には、メインリンクML、及びAUXチャネルACを介してソース装置100からシンク装置200へクロックリカバリ用のトレーニングパターン(伝送方式8b/10bにおけるD10.2データシンボル(0101010…))が送られる。シンク装置200では、例えば、そのVCO出力をPLL回路により位相シフトしてデータシンボルをロックすることによりクロックリカバリが実現される。
なお、シンク装置200においてクロックリカバリが成功したか否かは、シンク装置200が構成パラメータ情報格納部2001の所定領域に書き込んだ成否を表す情報を、ソース装置100がAUXチャネルACを介して読み出すことにより、ソース装置100により認知される。
ここで、事前強調レベル(Pre-emphasis Level)とは、伝送路に固有の減衰特性に応じた伝送信号の周波数に依存した減衰によるビットエラーの増大に対処するために、信号の遷移部分(立上り部、及び立下り部)を無遷移信号期間に対してどの程度強調するかを表すパラメータであり、ソース装置100が調整しながらクロックリカバリの成否結果に応じて決定する。なお、決定された事前強調レベルの情報は、ソース装置100に保持される。
また、電圧振幅レベル(Voltage swing Level)とは、伝送路の減衰特性に応じて、どの程度の電圧振幅で信号を送信するかを表すパラメータであり、ソース装置100が調整しながらクロックリカバリの成否結果に応じて決定する。なお、決定された電圧振幅レベルの情報は、ソース装置100において保持される。
また、シンク側等化パラメータ(Rx equalizer parameter)は、入力した伝送信号を復号に適した波形に戻すためのフィルタリング特性を表すパラメータであり、シンク装置200が決定する。なお、決定されたシンク側等化パラメータの情報は、シンク装置200に保持される。
次に、等化処理(ステップS1532、S2532)においては、ソース装置100とシンク装置200との間のやり取りにより、(b1)シンボルロック(Symbol Lock)、及び(b2)レーン間時間調整(Inter-lane de-skewing)が行われる。
シンボルロックとは、簡単には、ソース装置100から受信したシリアルデータをパラレルデータに変換できるような同期を確立することである。
レーン間時間調整とは、信号線の配線長やPCB層間の比誘電率等の違いに起因する信号線(レーン)間の信号の時間差(スキュー)をなくすことである。
詳細には、メインリンクML及びAUXチャネルACを介してソース装置100からシンボルロック用のトレーニングパターン(伝送方式8b/10bにおけるK28.5(0011111010/1100000101)+D11.6(1101000110)+D10.2(0101010101))が送られ、シンク装置200は、K28.5を探索し、そのK28.5を発見した位置をシンボルの境界としてロックし、そのロックした境界位置に基づいてシリアルデータをデシリアライズ(de-serialize)することにより、シンボルロックを行う。
また、シンク装置200は、各レーンについて、K28.5を探索し、各レーンについて発見されたK28.5の位置を時間差(スキュー)調整位置としてロックすることにより、レーン間時間調整を行う。なお、シンク装置200において等化処理が終了したか否かは、シンク装置200が構成パラメータ情報格納部2001の所定領域に書き込んだ当該ステータスの情報を、ソース装置100がAUXチャネルACを介して読み出すことにより認知される。
図11(a)(b)に戻り、リンクトレーニングの次に、アイドルパターン/スクランブラーリセット(IDLE Pattern/Scrambler Reset)の処理が行われる(ステップS154、S254)。
当該処理においては、ソース装置100がアイドルパターンをシンク装置200に送る。アイドルパターンは、BSシンボルシーケンス(BS+BF+BF+BSに、VB-IDセットのNo VideoStream_Frag bitが1つにセットされたものが続いたもの)からなる。なお、512番目のBSシンボルシーケンスは、スクランブラーリセットシンボルシーケンス(SR+BF+BF+SR)に置き換えられる。
以上の初期処理の後、ソース装置100は、画像データ(フレームデータ)を、シリアル化し、スクランブルを掛け、符号化した後に、シンク装置200にメインリンクMLを介してストリーム伝送する(ステップS155、S255)。
ところで、ソース装置100とシンク装置200との間における上述したメインリンクMLのリンク確立の後、画像信号伝送過程において、動作環境に起因したノイズ等の影響により、メインリンクMLのリンク状態が失われる、いわゆるリンクロス(リンクダウン、アンロックとも称す)状態に陥ることがある。
このアンロック状態とは、簡単には、ソース装置100がシンク装置200へ画像信号を送信しても、シンク装置200がそれを受け取れない状態のことである。詳細には、シンク装置200が前述のアナログ信号をデジタル信号に変換できない状態であるか、当該変換が行えてもシリアルデータからパラレルデータに変換できない状態をいう。従って、アンロック状態においては、シンク装置200側では、表示デバイス上では、画像が表示されない、いわゆるブラックアウト(暗転)又はホワイトアウトの状態となってしまう。
このようなリンクロス状態に陥った場合、ソース装置100とシンク装置200との間で、再度リンクトレーニングが行われる。図12は、かかるリンクロス時の処理手順を示すフローチャートである。
すなわち、ソース装置100がシンク装置200へ画像データのストリーム伝送を行っている状態(ステップS161、ステップS171)において、シンク装置200がリンクロスを検知すると(ステップS172、Yes)、シンク装置200は、ホットプラグ検知HPDの信号をアクティブにする(ステップS173)。
この場合、シンク装置200が、所定時間未満の非アクティブの状態を経てホットプラグ検知HPDの信号をアクティブにする。
このため、ソース装置100側では、それをHPD_IRQ(Interrupt ReQuest)信号として認知する。すなわち、初期接続時や電源投入時ではない場合でも、シンク装置200側でリンクロスが発生したと認識する(ステップS162、Yes)。
その時点で、ソース装置100は、メインリンクMLを介した画像データのストリーム伝送を中断し(ステップS163)、その後、シンク装置200との間で、再度のリンクトレーニングを行う(ステップS164、ステップS174)。
なお、ここでのリンクトレーニングは、前述の初期接続時のリンクトレーニング(ステップS153)と同一の処理である。
ここで、AUXチャネルACは、比較的低速であるため、リンクトレーニングに比較的時間を要するという欠点がある。
特に、前述したようにこのリンクトレーニングの期間は暗転等の期間に相当するので、リンクトレーニングの期間が長ければ長いほど暗転時間は長くなり、画像の表示の実効性に影響を及ぼすことになる。特に、ノイズの多い環境において動作される機器(例えば、パチンコ機やパチスロ機等の遊技機)においては暗転の頻度が多くなる傾向にあるが、暗転期間が長いと、表示の有効性(遊技機においては遊興性)に大きな影響を与えかねない。従って、暗転期間に相当するリンクトレーニングは短時間で完了することが望ましい。
かかる欠点を解決した技術が特許文献1に開示されている。当該文献に記述された再リンク方法と、DPインターフェース規格に基づく再リンクの方法との相違点について以下に説明する。
(1)ソース装置100は、常に、トレーニングパターンを、画像データが含まれるビデオ信号フォーマット内のブランキング期間に埋め込んで、送っている。
(2)シンク装置200は、リンクロスが発生しても、ソース装置100にその事実を伝えず、ビデオ信号フォーマット内のブランキング期間に埋め込まれたトレーニングパターンを利用して、自律的にリンクトレーニングを行う。しかし、シンク装置200は、ソース装置100との間において、その成否結果の確認も行わない。
(3)ソース装置100は、シンク装置200側でのリンクロスの発生に拘わらず、画像データのストリーム伝送を継続している(リンクロス発生の事実を知らされないので必然的なこと)。
このとき、シンク装置200側においてリンクロスが発生しているにも拘わらず、ソース装置100は画像データのストリーム伝送を継続しており、かつ、ソース装置100はリンクロスから回復する処理において、低速のAUXチャネルACを介した再リンクの成否の確認を行っていないので、DPインターフェース規格に基づく処理よりもリンクロスに起因した暗転期間は短い。
パチンコ台のような金属の衝突に起因したノイズが多く発生する環境において、DPインターフェース規格を採用した機器を用いると、ノイズに起因した通信エラーが発生する虞があった。
第1の背景技術において説明した初期リンク確立時以外に、ケーブル挿抜時や、通信エラー時にネゴシエーションが行われるが、ネゴシエーション中は液晶ディスプレイ等の表示装置はブラックアウトあるいはホワイトアウト状態となるのが一般的である。
重度な通信エラーが発生している場合、通信エラーを回復するためのネゴシエーションの間にブラックアウト、あるいはホワイトアウトが発生する虞があった。一方、軽度な通信エラーが発生している場合、遊技機の液晶ディスプレイ上の表示画面が乱れる虞があった。
DPインターフェース規格では、ブランキング期間において、1フレーム分の画像サイズや同期タイミングなどの情報をメインストリームアットリビュート(Main Stream Attribute)(以下、MSAという)というパケットで送信している。
MSAは、フレーム毎にソース装置10からシンク装置20に伝送され、シンク装置20では受信したMSAに基づいて表示データを生成している。
DPインターフェース規格では、全てのMSAデータが送信されるのではなく、少なくとも水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)は必須の情報としてソース装置10からシンク装置20に伝送される。
しかしながら、特許文献1においては、ソース装置100が、トレーニングパターンを、ビデオ信号フォーマット内のブランキング期間に埋め込んで、常に送り続けなければならないという新たな処理を強いられるという欠点がある。
また、上述したノイズ等の影響によりMSAパケットのデータが誤った値に変化して伝送された場合、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに誤りが生じるので、画面にちらつきが発生する。
具体的には、図13(b)に示すように、画像データそのものはほぼ問題なくデコードできるのに対して、MSAパケットにより伝送された水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)が1フレーム分でも誤っている場合、画面が瞬間的にちらつくことになる。
例えば、画面解像度がVGAの場合、正常時にMSAパケットで送られる水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)はそれぞれ640、480であるが、これらのデータに誤りが生じることで、例えば、水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)が夫々に800、500等に変化すると、図13(b)に示すように、画面左上を起点として、画像全体がP点から表示され、右下方向に引き伸ばされたような状況となる。
動画を構成するフレーム数にもよるが、画面の引き伸ばしや縮小によるちらつきが視聴者に目視確認できるほど動画の品質が低下した場合、視聴者にとっては煩わしい映像となる。
本発明は、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰するために、以下の構成を有する。
すなわち、本発明のシンク装置は、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置への出力が無効状態になるように制御する制御手段と、ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、リンク確立時の信号受信条件を記憶する記憶手段と、を備え、抽出されたクロック信号、記憶手段に記憶された信号受信条件、及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
以上の構成を備えることにより、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係るデータ伝送システムの構成を示すブロック図である。
図1を参照して、本発明の第1実施形態に係るデータ伝送システム1は、ソース装置10とシンク装置20とが複数の信号線を介して接続された構成であり、シンク装置20がソース装置10に対して固定的に構成されたいわゆる組込み型のシステムである。
<ソース装置の構成>
ソース装置10は、所謂送信側のグラフィックコントローラであり、AVプロセッサ2、ディスプレイポートトランスミッタDPTX4、CPU6を備えている。
AVプロセッサ2は、映像データ、音声データ、及び制御信号をディスプレイポートトランスミッタDPTX4に出力する。
ディスプレイポートトランスミッタDPTX4は、メインリンクデータ(映像データ、音声データ)を暗号化してディスプレイポートレシーバDPRX22に送信する。
CPU6は、AVプロセッサ2、及びディスプレイポートトランスミッタDPTX4をI2Cを介して制御する。CPU6は、内部にROM、及びRAMを有し、ROMからオペレーティングシステムOSを読み出してRAM上に展開してOSを起動し、OS管理下において、ROMからプログラムを読み出して各種処理を実行する。
なお、ソース装置10のDPTX4にはシンク装置20とのデータ伝送時に必要な信号受信条件である、事前強調レベル、電圧振幅レベル等のデータを格納するレジスタ(図示省略)を有している。
シンク装置20は、所謂受信側のグラフィックコントローラであり、ディスプレイポートレシーバDPRX22、AVプロセッサ24、Video_I/F25、Audio_I/F26、EDID27、CPU28を備えている。
ディスプレイポートレシーバDPRX22は、DPCD22a、HPDドライバ22b、HPDレジスタ22cを有し、ディスプレイポートトランスミッタDPTX4から送信されたメインリンクML0〜ML3、AUXチャネルACを受信し、映像信号、音声信号、及び制御信号をAVプロセッサ24に出力する。
DPCD22aは、シンク装置の能力である、メインリンクのレーン数やビットレートなどの情報を格納するレジスタである。
DPRX22にはメインリンクML0〜ML3の信号、AUXチャネルの信号、及びHPD信号の送受信を行う物理層と、メインリンクのデータ生成やAUXチャネルの通信及びAUXチャネルのリンクに関する機能を担うリンク層を有している。メインリンクの物理層は受信信号のデスクランブル、デコード、リンクトレーニング、等化処理、クロックデータリカバリ、デシリアライザ等の機能を有し、メインリンクのリンク層では受信信号からフレームデータを作るための各種シンボルを生成したり、メインリンクのレーン間のタイミングスキューを設定したり、MSA(Main Stream Attribute)データを生成したりする機能を有している。なお、特許請求の範囲における「制御手段」はCPU28の機能、「クロックリカバリ手段」はDPRX22の物理層における機能、「ブランキング開始信号検出手段」はDPRX22のリンク層における機能、「リンクロス検出手段」はDPRX22の物理層及びリンク層、あるいは物理層またはリンク層を示している。
AVプロセッサ24は、Video_I/F25及びAudio_I/F26を介して映像信号を表示装置34に出力し、音声信号をスピーカ36に出力する。
EDID27は、シンク装置20を構成する物理的な表示デバイスの機能情報(解像度、大きさ、タイミング情報(周波数、同期信号パラメータ)等)を格納する。
CPU28は、DPRX22、AVプロセッサ24、EDID27をI2Cを介して制御する。CPU28は、内部にROM、及びRAMを有し、ROMからオペレーティングシステムOSを読み出してRAM上に展開してOSを起動し、OS管理下において、ROMからプログラムを読み出して各種処理を実行する。
HPDドライバ22bは、例えばトライステートドライバ回路であり、HPDレジスタ22cからイネーブル状態(有効)に設定された場合に、リンクロスが発生したことを表すホットプラグ検知信号HPDをソース装置10へ出力する。一方、HPDドライバ22bは、HPDレジスタ22cからディスエイブル状態(無効)に設定された場合に、ホットプラグ検知信号HPDをソース装置10へ出力できない。
HPDレジスタ22cは、CPU28による制御に応じたデータを記憶して、HPDドライバ22bをイネーブル状態、又はディスイネーブル状態に設定する。
DPインターフェース規格では、AC結合の電圧差動式インターフェースとして、主リンク10P1、20P1、補助チャネル10P2、20P2、及びホットプラグ検出HPD10P3、20P3から構成されている3つの異なるチャネルを提供する。
主リンク10P1、20P1は、異なる速度(Gbit/秒)で動作が可能な1対、2対、又は4対のスケーラブルなレーンを有しており、物理層10P、20P内の設定によって実装される。主リンク10P1、20P1は、ストリーム発信元ソース10SSからのストリームの送信に用いられる。
主リンク速度は、ソース装置10の能力、シンク装置20の能力、ケーブルの品質、及びシステム内に発生するノイズを含むいくつかの要因によって決定される。ソース装置10から送信されたストリームは、最終的にシンク装置20内のストリームシンク20SSに供給される。
ストリームポリシーメーカ10SP、20SPは、それぞれストリームの伝送を管理する。ストリームポリシーメーカ10SP、20SPは、補助チャネルディバイスサービス10R3、20R3を用いてストリーム伝送を初期化し、必要なリンク情報をリンクポリシーメーカ10LP、20LPから取得し、ストリーム伝送を準備する。
リンクポリシーメーカ10LP、20LPは、DPインターフェース規格に準拠した動作として、それぞれリンクの確立と維持を管理する。リンクポリシーメーカ10LP、20LPは、補助チャネルリンクサービス10R2、20R2を用いて、リンクの初期化、リンクの検出、リンクのメンテナンスを行う。
RTレジスタ32には、リンクポリシーメーカ20LPbが管理するパラメータとして、クロックリカバリ処理で用いられる信号受信条件としての事前強調レベル、電圧振幅レベル、及びシンク側等化パラメータのうち、少なくともシンク側等化パラメータが格納される。
このように、シンク装置20は、信号受信条件の一部であるシンク側等化パラメータを記憶するRTレジスタ32を備えているので、RTレジスタ32からデータを読み出して利用すれば、通常のリンクトレーニングで実行されるクロックリカバリ処理の事前強調レベルの決定、電圧振幅レベルの決定、シンク側等化パラメータの決定の各処理を省略してデータストリームに埋め込まれたクロック信号を抽出することができる。なお、信号受信条件に含まれる事前強調レベル、電圧振幅レベル等のパラメータはソース装置10のレジスタに格納されており、それらのパラメータを改めて決定する必要はない。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
このように、信号受信条件は、事前強調レベル、電圧振幅レベル、及びシンク側等化パラメータであることで、ソース装置と信号線を介して対向して接続されたシンク装置において、リンクロスの状態から迅速に再リンクを確立することができる。
制御部20cは、CPU28により構成され、スイッチSW1の接点が閉結状態に切り替わっている場合に、非標準の動作を制御する。
ソース装置10では、等時性トランスポートサービス10R1は、映像ストリームおよび音声ストリームを、主リンク10P1、20P1が理解する規則の集合を有する形式にマッピングすることにより、データが主リンク10P1、20P1内で利用可能なレーンの数を超えて拡大縮小することが可能になるように構成する。
また、データがシンク装置20に到達するときに、当該規則は、ストリームを、オリジナルの形式に再構築する。
ホットプラグがホットプラグチャネルを介して検出される場合に、ソース装置10は、DPCD22aを介して、EDID27において少なくとも部分的に具現化されたシンク装置20の機能を読み取る。
図3は、本発明の第1実施形態に係るデータ伝送システムによる処理手順を説明するためのフローチャートである。
図3に示す処理手順において、電源投入時等に、シンク装置20のCPU28は、まずHPD信号を有効に設定する(ステップS50)。この際、CPU28は、ドライバ22bの出力状態をイネーブル状態(有効)に設定するために、有効を表す値「1」をHPDレジスタ22cに設定する。
次いで、ステップS51〜S55では、CPU28は、図11(b)に示した処理(ステップS251〜S255)と同様の初期リンク確立時手順を行うので、その説明を省略する。
このため、シンク装置20はHPD信号をソース装置10に出力する(ステップS51)。
故に、初期リンク確立後は、ソース装置10のDPTX4には、伝送路特性に応じた適切な(a1)事前強調レベル及び(a2)電圧振幅レベルが記憶されている。また、シンク装置20のRTレジスタ32には、適切な(a3)シンク側等化パラメータが記憶されている。
なお、初期設定の段階に含まれるモード設定時に、予め(a1)事前強調レベル、(a2)電圧振幅レベル、及び(a3)シンク側等化パラメータが分かっていれば、リンクトレーニングのクロックリカバリ処理の一部が不要になる。
このように、ステップS50において、CPU28は、電源投入時に、ホットプラグ検知信号HPDの出力が有効状態になるように制御するので、ソース装置10と自シンク装置20との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることができる。
ここで、CPU28により構成している制御部20cは、初期リンク確立時に取得した信号受信条件をRTレジスタ32に記憶しておけば、リンクロスの状態から再リンク確立を行う際に利用することができる。
なお、図2に示す制御部20cは、外部ピンにより構成され、少なくとも2つの電圧状態を切り替えるスイッチSW1を備え、制御部20cは、スイッチSW1が電圧状態を第1の電圧状態に切り替えた場合に、RTレジスタ32から取得した信号受信条件についての情報を用いてクロックリカバリを行わせるように構成してもよい。
スイッチSW1が、少なくとも2つの電圧状態を切り替える。制御部20cは、スイッチSW1が電圧状態を第1の電圧状態に切り替えた場合に、RTレジスタ32から取得した情報を用いてDPRX22の物理層にてクロックリカバリを行わせることができる。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
次に、本発明の第1実施形態に係るデータ伝送システムにおいて、画像データの伝送中にリンクロスが発生した場合の処理手順について説明する。図4は、本発明の第1実施形態に係るデータ伝送システムにおいて、画像データの伝送中にリンクロスが発生した場合の処理手順を説明するためのフローチャートである。
CPU28は、まずHPD信号を無効に設定する(ステップS91)。この際、CPU28は、ドライバ22bの出力状態をディスエーブル状態(無効)に設定するために、無効を表す値「0」をHPDレジスタ22cに設定する。
すなわち、ソース装置10からメインリンクMLを介してシンク装置20へ画像データのストリーム伝送が行われている状態(ステップS81、ステップS92)において、ノイズ等の影響に起因してリンクロスが発生すると、シンク装置20はリンクロスを検知して(ステップS93、Yes)、次のステップS94に移行する。
本願実施形態においては、通常のDPインターフェース規格とは異なり、トレーニングパターンによるリンクトレーニングを行うことなく、以下の手順により、再リンクを確立する。
なお、ステップS91において、HPD信号を無効に設定しているので、リンクロスを検知した場合に(ステップS93、Yes)、シンク装置20は、ホットプラグ検知HPDの信号をアクティブにすることない。
一方、シンク装置20のリンクポリシーメーカ20LPbは、ステップS94において、クロックリカバリ処理を行うが、通常のクロックリカバリ処理で行われる(a1)事前強調レベル、(a2)電圧振幅レベルについてはソース装置10がリンクトレーニングの状態とならず、初期リンク確立時に決定した(a1)事前強調レベル、(a2)電圧振幅レベルにて画像データや音声データのストリーム伝送を継続し、また(a3)シンク側等化パラメータについては、スイッチSW1のピン状態に応じて初期リンク処理時において決定したもの、又は予めRTレジスタ32に記憶させたものを読み出してそのまま使用するものとし、このリンクロス時にこれらパラメータの再決定は行わない。
また、(a4)クロックリカバリ自体も、伝送方式8b/10bであれば、クロック信号がシリアルデータ自体に埋め込まれている。そこで、DPRX22の物理層で受信したシリアルデータからクロック信号を抽出して再生できる。
このように、伝送路特性、及び自シンク装置の機能特性に応じて初期リンク確立に係る処理において決定された信号受信条件を使用して、データストリームに埋め込まれたクロック信号を抽出するので、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
次に、シンク装置20の物理層20PにおいてステップS95に示した等化処理を行うのであるが、(b1)シンボルロック及び(b2)レーン間時間調整の両処理に必要な制御コードであるK28.5は、トレーニング用のシンボルパターンによらなくとも、ストリーム伝送フォーマットにおけるブランキング開始シンボルであるBSシンボルに含まれているので、ストリーム受信したシリアルデータ列からコントロールコードK28.5を検出して利用する。
すなわち、(b1)シンボルロックにおいては、シリアルデータ列から検出したK28.5の位置をシンボルの境界としてロックし、そのロックした境界位置に基づいてシリアルデータをデシリアライズする。また、(b2)レーン間時間調整においては、各レーンについて検出した各K28.5の位置を、時間差(スキュー)調整位置としてロックする。
リンクの回復処理において、(a1)事前強調レベル、(a2)電圧振幅レベル、及び(a3)シンク側等化パラメータについては、初期接続時に決定されたそれらをRAMから読み出して使用する。
また、(a4)クロックリカバリ自体も、リンクトレーニングのトレーニングパターンによらず、シリアルデータ自体に埋め込まれているクロック信号を利用する。
更に(b1)シンボルロック、及び(b2)レーン間時間調整の両処理に必要な制御コードK28.5は、トレーニングパターンによらなくとも、ストリーム受信したシリアルデータのBSシンボルに利用されているのでそれを利用し、更に、リンク回復の結果をシンク装置20はソース装置10に伝えない。
このように、リンクロスが発生しても、ソース装置10とシンク装置20との間でやりとりはなく、シンク装置20が自律的にリンクを回復させるので、迅速に再リンクが確保され、暗転等の時間を極力短くできる。
本発明は、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止するために、以下の構成を有する。
すなわち、本発明のシンク装置は、ソース装置と信号線を介して接続されたシンク装置であって、初期リンク確立後、又は前記再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード手段と、デコードされたMSAデータを記憶するMSAデータ記憶手段と、MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定手段と、MSA判定手段による判定結果に基づいて、MSAデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、制御手段は、MSA判定手段が複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサに提供することを特徴とする。
以上の構成を備えることにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
第1実施形態では、初期リンクが確立した後に、ソース装置10からシンク装置20に正常にデータストリームを伝送できている状況下において、ノイズ等の影響に起因してリンクロスが発生した場合に対する非標準の処理手法について説明した。
これに対して、第2実施形態では、初期リンクが確立した後に、ソース装置10からシンク装置20に正常にデータストリームを伝送できている状況下において、ノイズ等の影響に起因してMSAデータに誤りが発生した場合に対する非標準の処理手法について説明する。
図5は、本発明の第2実施形態に係るデータ伝送システムのシンク装置の内部構成を説明するためのブロック図である。
シンク装置20は、図5に示すように、DPRX22、EDID27、CPU28、AVプロセッサ24、Video_I/F25、Audio_I/F26を備えている。
DPRX22は、ソース装置10との間でリンク管理やリンクトレーニング等の情報をAUXチャネルACを介して交換する。一方、DPRX22は、ソース装置10から伝送される映像データ、音声データ、映像フォーマット、画面サイズ、映像タイミング情報等の情報をメインリンクMLを介して受信し、DPRX22において受信データをデコードし、各種データをAVプロセッサ24に出力する。
第2実施形態においては、図1に示す第1実施形態において説明したDPRX22について詳しく説明する。
詳しくは、DPRX22は、映像データデコード部22d、音声データデコード部22e、InfoFrameパケットデコード部22f、MSAデコード部22g、VBIDデコード部22h、DPCD22aを備えている。
映像データデコード部22dは、入力された映像データをデコードする。音声データデコード部22eは、入力された音声データをデコードする。
InfoFrameパケットデコード部22fは、データアイランド期間において受信したInfoFrameパケットをデコードする。
MSAデコード部22gは、垂直ブランキング期間において受信したMSAパケットからMSAをデコードして出力する。
VBIDデコード部22hは、バーチカルブランキングID(Vertical Blanking ID)をデコードして、VBIDデコードデータを生成する。このバーチカルブランキングIDには、バーチカルブランキングフラグが含まれている。
DPCD22aについては、上述したのでその説明を省略する。
図6は、DPインターフェース規格のフレーム構造を示す図である。
DPインターフェース規格では、画像サイズや同期タイミングなどの情報を1フレーム毎に垂直ブランキング期間においてMSAパケットを用いて送信している。
MSAパケットは、フレーム毎にソース装置10からシンク装置20に伝送され、シンク装置20は受信したMSAパケットに基づいて表示データを生成している。
図7は、MSAパケットの定義を示す図である。
図7に示すように、Mvid及びNvidはディスプレイのビデオストリームクロックの再生に使用される。
Htotalは水平ラインのピクセル総数、Vtotalはビデオフレームのライン総数である。
HSP/HSWはHSYNC極性/HSYNC幅を画素数で表す。VSP/VSWはVSYNC極性/VSYNC幅をライン数で表す。HstartはHSYNCに関するアクティブビデオ画素の開始を表す。VstartはVSYNCに関するアクティブビデオラインの開始を表す。MISC1:0はその他、映像関連情報を表す。
なお、DPインターフェース規格では、全てのMSAデータが送信されるのではなく、一部のデータはオプションであるが、少なくとも水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)は必須の情報である。
図8は、本発明の第2実施形態に係るシンク装置のDPRXとAVプロセッサの内部構成を説明するための機能ブロック図である。
第2実施形態では、図8に示すように、DPRX22内に設けられているMSAデコード部22gは、MSAレジスタ22grを備えている。
MSAデコード部22gは、垂直ブランキング期間において受信したMSAパケットからMSAをデコードしてMSAデータをMSAレジスタ22grに更新する。MSAデコード部22gは、MSAレジスタ22grに更新したことを表す更新完了ステータスSTをイネーブル状態にしてMSA判定部24aに出力する。
なお、更新完了ステータスSTは、垂直ブランキング期間においてMSAデータを構成するSSからSE(図6)までのデータの受信が完了した時点でHighが出力され、バーチカルブランキングフラグが有効な期間にHigh状態が維持され、アクティブビデオ期間が開始された時点でLowが出力される。特許請求の範囲における「MSAデコード手段」はMSAデコード部22gを、「MSAデータ記憶手段」はMSAレジスタ22grを、「MSA判定手段」はMSA判定部24aを、「制御手段」は制御部24bをそれぞれ示している。また、第2実施形態のDPRX22には第1実施形態と同様にドライバ22b及びHPDレジスタ22cを含めて記載しているが、MSAデータの誤りに起因する画面のチラつきを防止するためにはドライバ22b及びHPDレジスタ22cは含まなくても良い。
AVプロセッサ24は、MSA判定部24a、制御部24b、ビデオプロセッサ24cを備えている。なお、MSA判定部24a、制御部24bはシンク装置20のCPU28により構成している。
MSA判定部24aは、MSAデコード部22gの更新完了ステータスSTがHigh状態になった場合に、MSAデコード部22gのMSAレジスタ22grからMSAデータを読み込み、メモリ24arに記憶する。この結果、図7に示すMSAデータを構成する各データがメモリ24arに記憶される。このメモリ24arは、2フレーム分のMSAデータを記憶する容量を有しており、メモリ24arの容量を1/2ずつ1フレーム単位に分割することで、受信した1フレーム単位で交互にMSAデータを記憶するように構成されており、今回のフレームのMSAデータ(t)と前回のフレームのMSAデータ(t−1)とが記憶されるが、前々回のフレームのMSAデータ(t−2)は消滅する。なお、メモリ24arの容量を増設することで、3フレーム以上のMSAデータを記憶するように構成してもよい。
さらに、MSA判定部24aは、垂直ブランキング期間において、メモリ24arから今回のフレームのMSAデータ(t)と前回のフレームのMSAデータ(t−1)とを読み出して両者を比較し、2フレーム以上同じMSAデータを検出した場合に、判定結果が同一である旨の情報を制御部24bに出力する。
なお、MSA判定部24aは、メモリ24arから今回のフレームのMSAデータ(t)と前回のフレームのMSAデータ(t−1)とを読み出して両者を比較し、1フレーム分のみMSAデータが異なる場合には、上述した判定結果が同一である旨の情報を出力しない。
ビデオプロセッサ24cは、垂直ブランキング期間において、制御部24bのMSAレジスタ24brから1フレーム毎にMSAデータを読み出し、取得したMSAデータに基づいて1フレーム分の画角を構成する。
図9は、本発明の第2実施形態に係るシンク装置のDPRXとAVプロセッサの動作を示すフローチャートである。
<MSAデコード部>
DPRX22に設けられたMSAデコード部22gは、垂直ブランキング期間において受信したMSAパケットからMSAをデコードしてMSAデータをMSAレジスタ22grに記憶し、MSAレジスタ22grに更新したことを表す更新完了ステータスSTをLow状態からHigh状態に変更してMSA判定部24aに出力する。
この際、MSAデコード部22gから出力される更新完了ステータスST(High状態)は、垂直ブランキング期間においてMSAデータを構成するSSからSE(図6)までのデータの受信が完了した時点においてHigh状態になり、垂直ブランキング期間が終了した時点でLow状態に切り替わって解除されるように構成してもよい。
AVプロセッサ24に設けられたMSA判定部24aは、MSAデコード部22gから出力される更新完了ステータスSTを読み込む(ステップS101)。
MSA判定部24aは、垂直ブランキング期間においてMSAデコード部22gの更新完了ステータスSTがLow状態(0)からHigh状態(1)に切り替わったか否かを判断する(ステップS102)。
更新完了ステータスSTがHigh状態(1)に切り替わった場合に(ステップS102、Yes)、MSA判定部24aは、カウンタXに1を加算する。なお、Xは自然数である。
次いで、MSA判定部24aは、カウンタXの値が偶数か否かを判断する(ステップS104)。
カウンタXの値が偶数である場合は(ステップS104、Yes)、MSAデコード部22gのMSAレジスタ22grからMSAデータを読み込み、メモリ24arのメモリAにMSAデータを記憶する(ステップS105)。
一方、カウンタXの値が奇数である場合は(ステップS104、No)、MSAデコード部22gのMSAレジスタ22grからMSAデータを読み込み、メモリ24arのメモリBにMSAデータを記憶する(ステップS106)。
次いで、MSA判定部24aは、メモリ24arのメモリA、Bの両者から読み出したデータ値が同一か否かを判断する(ステップS107)。MSA判定部24aは、両者のデータ値が同一ではないと判断した場合には(ステップS107、No)、ステップS112に進む。これにより、ノイズにより伝送中のMSAパケットが1フレーム分のみ異なるデータに変化しても、その変化したMSAデータを利用せず、制御部24bのMSAレジスタ24brに格納されているMSAデータを用いて映像信号を生成し、MSAデータ誤りを除去することができる。
なお、制御部24bは、現在利用しているMSAデータと異なるMSAデータを複数回受信したと判断しない限り、MSAレジスタ24brのデータを維持する。
一方、MSA判定部24aのメモリA、Bに格納されているデータ値が同一であると判断した場合には(ステップS107、Yes)、制御部24bは、MSA判定部24aに設けられたメモリ24arのメモリAと制御部24のメモリ(C)24bcから夫々に記憶されているデータ値を取得する(ステップS108)。
なお、ステップS108において、制御部24bは、メモリ24bcに前回までビデオプロセッサ24cに提供しているMSAデータを記憶している。
一方、メモリA、Cの両者のデータ値が同一ではないと判断した場合には(ステップS109、No)、制御部24bは、MSA判定部24aに設けられたメモリ24arのメモリAからデータ値を取得して、メモリ24bcのメモリCに記憶する(ステップS110)。
次いで、制御部24bは、メモリCのデータ値を取得して、当該データ値をMSAレジスタ(D)24brに記憶することで、ビデオプロセッサ24cにレジスタ(D)24brに記憶された最新のMSAデータを提供する(ステップS111)。次いで、ステップS112に進む。
ビデオプロセッサ24cは、垂直ブランキング期間において、制御部24bのMSAレジスタ24brから1フレーム毎にMSAデータを読み出し(ポーリング)、取得したMSAデータに基づいて1フレーム分の画角を構成する。
このように、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合、かつ当該MSAデータが前回までビデオプロセッサ24cに提供しているMSAデータと異なる場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等によるMSAパケットのデータ化けに影響を受けず、所望のサイズ(Htotal、Vtotal)の画像を表示装置34に表示するので、画面のちらつきを防止することができる。
制御部24bは、MSAデコード部22gから出力される更新完了ステータスSTを読み込む(ステップS112)。
制御部24bは、MSAデコード部22gから出力される更新完了ステータスSTがHigh状態(1)からLow状態(0)に切り替わったか否かを判断する(ステップS102)。更新完了ステータスSTがHigh状態(1)である場合は垂直ブランキング期間中であると判断し(ステップS113、No)、ステップS112に戻り、処理を繰り返す。
一方、更新完了ステータスSTがLow状態(0)に切り替わった場合は表示期間中であると判断し(ステップS113、Yes)、ステップS101に戻り、処理を繰り返す。
従来、ノイズ等の影響によりMSAパケットのデータが誤った値に変化して伝送された場合、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに誤りが生じていたので、画面にちらつきが発生していた。
例えば、画面解像度がVGAの場合、正常時にMSAパケットで送られる水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)はそれぞれ640、480であるが、これらのデータに誤りが生じることで、例えば、水平ラインのピクセル総数(Htotal)、ビデオフレームのライン総数(Vtotal)が夫々に800、500等に変化すると、図10(b)に示すように、画面左上を起点として、画像全体が右下方向に引き伸ばされたような状況となる。
これに対して、第2実施形態では、AVプロセッサ24にMSA判定部24aを備え、受信したMSAパケットのデータ値を2フレーム間で比較し、2フレーム以上連続して異なるMSAデータを受信した場合に限り、MSAデータの情報を表示に反映させることとした。
このため、ノイズ等の影響によりMSAパケットのデータが誤った値に変化して伝送された場合でも、図10(a)に示すように、水平ラインのピクセル総数やビデオフレームのライン総数等のデータに生じた1フレーム分限りのデータ誤りに起因した画面にちらつきの発生を抑制することができる。
これにより、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数を含むMSAパケットのデータ誤りを除去することができる。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
<第1態様>
本態様のシンク装置20は、ソース装置10と信号線を介して接続されたシンク装置20であって、
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置10への出力が無効状態になるように制御するCPU28と、ソース装置10から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するDPRX22の物理層又は/及びリンク層における機能と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するDPRX22の物理層における機能と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するDPRX22のリンク層における機能と、リンク確立時の信号受信条件を記憶するRTレジスタ32とを備え、抽出されたクロック信号、及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
本態様によれば、CPU28が、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置10への出力が無効状態になるように制御する。DPRX22の物理層又は/及びリンク層における機能が、ソース装置10から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出する。DPRX22の物理層における機能が、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出する。DPRX22のリンク層における機能が、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出する。RTレジスタ32が、リンク確立時の信号受信条件を記憶する。そして、抽出されたクロック信号、RTレジスタ32に記憶された信号受信条件及び検出されたブランキング開始信号により再リンクを確立する。
このように、ソース装置と信号線を介して接続されたシンク装置において、リンクロスの状態から迅速に正常状態に復帰することができる。
詳しくは、リンクロスが発生しても、ソース装置とシンク装置との間でやりとりを行うことなく、シンク装置が自律的にリンクを回復させるので、迅速に再リンクが確保され、暗転等の時間を極力短くできる。また、ソース装置は、画像データをストリーム伝送し続けるだけで、新たな別の負担を強いられることもない。
本態様の信号受信条件は、シンク側等化パラメータであることを特徴とする。
本態様によれば、信号受信条件は、シンク側等化パラメータであることで、ソース装置と信号線を介して対向して接続されたシンク装置において、リンクロスの状態から迅速に再リンクを確立することができる。
本態様の制御部20cは、電源投入時に、ホットプラグ検知信号HPDの出力が有効状態になるように制御して、ソース装置10と自シンク装置20との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることを特徴とする。
本態様によれば、制御部20cは、電源投入時に、ホットプラグ検知信号HPDの出力が有効状態になるように制御して、ソース装置10と自シンク装置20との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることができる。
本態様のシンク装置20は、少なくとも2つの電圧状態を切り替えるスイッチ手段を備え、制御部20cは、スイッチ手段が電圧状態を第1の電圧状態に切り替えた場合に、RTレジスタ32から取得した情報を用いてDPRX22の物理層における機能にクロックリカバリを行わせることを特徴とする。
本態様によれば、スイッチSW1が、少なくとも2つの電圧状態を切り替える。制御部20cは、スイッチSW1が電圧状態を第1の電圧状態に切り替えた場合に、レジスタ32から取得した情報を用いてDPRX22の物理層における機能にクロックリカバリを行わせることができる。
これにより、抽出されたクロック信号によりリンクロスの状態から迅速に再リンクを確立することができる。
本態様のシンク装置20は、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード部22gと、デコードされたMSAデータを記憶するMSAレジスタ22erと、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定部24aと、MSA判定24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する制御部24bと、を備え、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供することを特徴とする。
本態様によれば、MSAデコード部22gが、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードする。MSAレジスタ22erが、デコードされたMSAデータを記憶する。MSA判定部24aが、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定する。制御部24bが、MSA判定24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する。制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
本態様のシンク装置20は、ソース装置10と信号線を介して接続されたシンク装置20であって、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード部22gと、デコードされたMSAデータを記憶するMSAレジスタ22erと、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定部24aと、MSA判定部24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する制御部24bと、を備え、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供することを特徴とする。
本態様によれば、MSAデコード部22gが、初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードする。MSAレジスタ22erが、デコードされたMSAデータを記憶する。MSA判定部24aが、MSAレジスタ22erから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定する。制御部24bが、MSA判定部24aによる判定結果に基づいて、MSAデータをビデオプロセッサ24cに提供するか否かを制御する。制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
本態様の制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合、かつ当該MSAデータが前回までビデオプロセッサ24cに提供しているMSAデータと異なる場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供することを特徴とする。
本態様によれば、制御部24bは、MSA判定部24aが複数回同一のMSAデータと判定した場合、かつ当該MSAデータが前回までビデオプロセッサ24cに提供しているMSAデータと異なる場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサ24cに提供する。
これによりソース装置と信号線を介して接続されたシンク装置において、ノイズ等の影響による画面のちらつきを防止することができる。
本態様の制御部24bは、MSA判定部24aが複数回同一のMSAデータがないと判定した場合に、前回までビデオプロセッサ24cに提供しているMSAデータを維持することを特徴とする。
本態様によれば、制御部24bは、MSA判定部24aが複数回同一のMSAデータがないと判定した場合に、前回までビデオプロセッサ24cに提供しているMSAデータを維持する。
これにより、ソース装置と信号線を介して接続されたシンク装置において、ノイズによる影響に起因した伝送中のMSAパケットのデータ誤りを除去することができる。
本態様のMSAデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数であることを特徴とする。
本態様によれば、MSAデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数である。
これにより、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数であるMSAパケットのデータ誤りを除去することができる。
本態様の制御方法は、ソース装置10と信号線を介して接続されたシンク装置20による制御方法であって、初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号HPDのソース装置10への出力が無効状態になるように制御する制御ステップ(S91)と、ソース装置10から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出ステップ(S93)と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたクロック信号を抽出するクロックリカバリステップ(S94)と、リンクロスの発生が検出された場合に、データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出ステップ(S95)と、リンク確立時の信号受信条件をRTレジスタ32に記憶する記憶ステップ(S53)と、を実行し、抽出されたクロック信号、RTレジスタ32に記憶された信号受信条件及び検出されたブランキング開始信号により再リンクを確立することを特徴とする。
第10態様の作用、及び効果は第1態様と同様であるので、その説明を省略する。
本態様の制御方法は、ソース装置10と信号線を介して接続されたシンク装置20による制御方法であって、ソース装置10から伝送されたデータストリーム中の垂直ブランキング期間において受信したMSAパケットをMSAデコード部22eによりデコードするMSAデコードステップと、デコードされたMSAデータをMSAデコード部22eによりMSAレジスタ22grに記憶する記憶ステップと、MSAレジスタ22grから取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定ステップ(S107)と、MSA判定ステップによる判定結果に基づいて、MSAデータをビデオプロセッサに提供するか否かを制御する制御ステップ(S109)と、を実行し、制御ステップは、MSA判定ステップが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとしてビデオプロセッサに提供することを特徴とする。
第11態様の作用、及び効果は第6態様と同様であるので、その説明を省略する。
Claims (11)
- ソース装置と信号線を介して接続されたシンク装置であって、
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御手段と、
前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出手段と、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリ手段と、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出手段と、
リンク確立時の信号受信条件を記憶する記憶手段と、を備え、
前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件、及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とするシンク装置。 - 前記信号受信条件は、シンク側等化パラメータであることを特徴とする請求項1に記載のシンク装置。
- 前記制御手段は、電源投入時に、前記ホットプラグ検知信号の出力が有効状態になるように制御して、前記ソース装置と自シンク装置との間において、ディスプレイポートインタフェース規格に準拠した初期リンク確立に係る処理を行わせることを特徴とする請求項1に記載のシンク装置。
- 少なくとも2つの電圧状態を切り替えるスイッチ手段を備え、
前記制御手段は、前記スイッチ手段が電圧状態を第1の電圧状態に切り替えた場合に、前記記憶手段から取得した情報を用いて前記クロックリカバリ手段にクロックリカバリを行わせることを特徴とする請求項1に記載のシンク装置。 - 前記初期リンク確立後、又は前記再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード手段と、
前記デコードされたMSAデータを記憶するMSAデータ記憶手段と、
前記MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定手段と、
前記MSA判定手段による判定結果に基づいて、前記MSAデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、
前記制御手段は、前記MSA判定手段が複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとして前記ビデオプロセッサに提供することを特徴とする請求項1乃至4の何れか1項に記載のシンク装置。 - ソース装置と信号線を介して接続されたシンク装置であって、
初期リンク確立後、又は再リンク確立後の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコード手段と、
前記デコードされたMSAデータを記憶するMSAデータ記憶手段と、
前記MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定手段と、
前記MSA判定手段による判定結果に基づいて、前記MSAデータをビデオプロセッサに提供するか否かを制御する制御手段と、を備え、
前記制御手段は、前記MSA判定手段が複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとして前記ビデオプロセッサに提供することを特徴とするシンク装置。 - 前記制御手段は、前記MSA判定手段が複数回同一のMSAデータと判定した場合、かつ当該MSAデータが前回まで前記ビデオプロセッサに提供している前記MSAデータと異なる場合に、当該MSAデータを新たなMSAデータとして前記ビデオプロセッサに提供することを特徴とする請求項5又は6に記載のシンク装置。
- 前記制御手段は、前記MSA判定手段が複数回同一のMSAデータがないと判定した場合に、前回まで前記ビデオプロセッサに提供している前記MSAデータを維持することを特徴とする請求項5又は6に記載のシンク装置。
- 前記MSAデータは、ビデオフレームを構成するための水平ラインに係るピクセル総数、又は/及びライン総数であることを特徴とする請求項5又は6に記載のシンク装置。
- ソース装置と信号線を介して接続されたシンク装置による制御方法であって、
初期リンク確立後に、リンクロスが発生したことを表すホットプラグ検知信号の前記ソース装置への出力が無効状態になるように制御する制御ステップと、
前記ソース装置から継続して伝送されるデータストリームの受信中にリンクロスの発生を検出するリンクロス検出ステップと、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたクロック信号を抽出するクロックリカバリステップと、
前記リンクロスの発生が検出された場合に、前記データストリームに埋め込まれたブランキング開始シンボルを検出するブランキング開始信号検出ステップと、
リンク確立時の信号受信条件を記憶手段に記憶する記憶ステップと、を実行し、
前記抽出されたクロック信号、前記記憶手段に記憶された信号受信条件及び前記検出されたブランキング開始信号により再リンクを確立することを特徴とする制御方法。 - ソース装置と信号線を介して接続されたシンク装置による制御方法であって、
前記ソース装置から伝送されたデータストリーム中の垂直ブランキング期間において受信したMSAパケットをデコードするMSAデコードステップと、
前記デコードされたMSAデータをMSAデータ記憶手段に記憶する記憶ステップと、
前記MSAデータ記憶手段から取得した今回のフレームに係るMSAデータと前回のフレームに係るMSAデータとが同一か否かを判定するMSA判定ステップと、
前記MSA判定ステップによる判定結果に基づいて、前記MSAデータをビデオプロセッサに提供するか否かを制御する制御ステップと、を実行し、
前記制御ステップは、前記MSA判定ステップが複数回同一のMSAデータと判定した場合に、当該MSAデータを新たなMSAデータとして前記ビデオプロセッサに提供することを特徴とする制御方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046326 | 2016-03-09 | ||
JP2016046326 | 2016-03-09 | ||
PCT/JP2016/064190 WO2017154227A1 (ja) | 2016-03-09 | 2016-05-12 | シンク装置、及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017154227A1 JPWO2017154227A1 (ja) | 2019-03-22 |
JP6742635B2 true JP6742635B2 (ja) | 2020-08-19 |
Family
ID=59789346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017550259A Active JP6742635B2 (ja) | 2016-03-09 | 2016-05-12 | シンク装置、及び制御方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6742635B2 (ja) |
WO (1) | WO2017154227A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4311246A1 (en) * | 2022-07-21 | 2024-01-24 | Stryker Corporation | Systems and methods for routing multimedia signals |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059673B2 (en) * | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
JP5593596B2 (ja) * | 2008-02-04 | 2014-09-24 | ソニー株式会社 | 映像信号送信装置および映像信号送信方法 |
JP5058361B1 (ja) * | 2011-06-14 | 2012-10-24 | 株式会社東芝 | 電子機器、表示パネル制御装置および表示パネル制御方法 |
JP6176168B2 (ja) * | 2014-03-26 | 2017-08-09 | ソニー株式会社 | 伝送装置および伝送方法、受信装置および受信方法、伝送システム、並びにプログラム |
JP5799320B1 (ja) * | 2014-03-31 | 2015-10-21 | 株式会社アクセル | 画像データ伝送制御方法及び画像表示処理装置 |
-
2016
- 2016-05-12 WO PCT/JP2016/064190 patent/WO2017154227A1/ja active Application Filing
- 2016-05-12 JP JP2017550259A patent/JP6742635B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2017154227A1 (ja) | 2019-03-22 |
WO2017154227A1 (ja) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8645585B2 (en) | System and method for dynamically configuring a serial data link in a display device | |
JP5573361B2 (ja) | 送信装置、受信装置、送信方法、受信方法、及び送受信装置 | |
US11818499B2 (en) | Reception device, method for controlling reception device, and transmission/reception system | |
US20080301748A1 (en) | High definition and low power partial functionality communication link | |
US20150163450A1 (en) | Video display system, source device, sink device, and video display method | |
JP5799320B1 (ja) | 画像データ伝送制御方法及び画像表示処理装置 | |
CN110121701B (zh) | 用于通过扩展介质桥接视频信息的装置和方法 | |
US9942512B2 (en) | Display apparatus and control method thereof | |
US8370554B2 (en) | Operation of video source and sink with hot plug detection not asserted | |
US20230370668A1 (en) | Video switching method and related device | |
KR20150077215A (ko) | 디스플레이포트 및 디스플레이포트의 데이터 전송 방법 | |
JP6742635B2 (ja) | シンク装置、及び制御方法 | |
JP6364012B2 (ja) | リンクオーバートレーニングのための方法およびデバイス | |
JP6811607B2 (ja) | 受信装置および受信方法 | |
JP2001265313A (ja) | 信号処理装置、信号処理方法及びコンピュータ読み取り可能な記憶媒体 | |
EP4297414A1 (en) | Electronic device and operating method therefor | |
KR20090038660A (ko) | 미디어 싱크 디바이스 및 그 제어방법 | |
TW201801534A (zh) | 影像信號發送裝置、影像信號接收裝置、及影像信號傳送系統 | |
JP7152769B2 (ja) | 中継装置、表示システム、制御方法、及び、プログラム | |
TWM608896U (zh) | 多媒體中繼裝置 | |
CN114173077B (zh) | 控制方法及电子设备 | |
JP6383076B2 (ja) | 表示装置、表示装置の制御方法、プログラム、およびテレビジョン受像機 | |
KR20100003811A (ko) | 영상 표시 기기 및 오디오 신호 제어 방법 | |
JP5636009B2 (ja) | ディスプレイの接続を制御する方法および機能拡張装置 | |
CN114598908A (zh) | 信号处理电路及其链路初值化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6742635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |