JP6739235B2

JP6739235B2 - Coulomb counter circuit, electronic device

Info

Publication number: JP6739235B2
Application number: JP2016105397A
Authority: JP
Inventors: 研治鮒谷
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2016-05-26
Filing date: 2016-05-26
Publication date: 2020-08-12
Anticipated expiration: 2036-05-26
Also published as: JP2017212643A

Description

本発明は、Ａ／Ｄ変換に関する。 The present invention relates to A/D conversion.

さまざまな電子機器において、内部回路の電気的状態や電子機器の物理的状態を検出してデジタル信号処理するために、これらの状態を表すアナログ信号をデジタル信号に変換するＡ／Ｄコンバータが用いられる。 In various electronic devices, an A/D converter that converts an analog signal representing these states into a digital signal is used in order to detect an electrical state of an internal circuit and a physical state of the electronic device and perform digital signal processing. ..

特開２０１４−０１４０２９号公報JP, 2014-014029, A 特開２０１５−１０２３１８号公報JP, 2005-102318, A

本発明者らは、Ａ／Ｄコンバータについて検討した結果、以下の課題を認識するに至った。 As a result of examining the A/D converter, the present inventors have come to recognize the following problems.

Ａ／Ｄコンバータが完全に故障して動作不能となった場合には、デジタル信号は、アナログ信号と相関を持たなくなる。この場合には、Ａ／Ｄコンバータの出力信号を利用する後段のプロセッサや回路において、異常を認識することが可能である。 If the A/D converter fails completely and becomes inoperable, the digital signal has no correlation with the analog signal. In this case, it is possible to recognize the abnormality in the subsequent processor or circuit that uses the output signal of the A/D converter.

しかしながらＡ／Ｄコンバータには、経年劣化により、不完全な故障が生ずる場合がある。不完全な故障とは、何らかの異常が生じているが、Ａ／Ｄコンバータは一見すると動作しており、不正確ではあるが何らかの出力信号が生成される故障モードをいう。不完全な故障が生ずると、後段のプロセッサや回路は、誤った出力信号に基づいて動作することとなるため、システムの誤動作の要因となる。 However, an incomplete failure may occur in the A/D converter due to deterioration over time. The imperfect failure means a failure mode in which some abnormality occurs, but the A/D converter is operating at first glance, and some output signal is generated although it is inaccurate. When an incomplete failure occurs, the processor and the circuit in the subsequent stage operate based on an incorrect output signal, which causes a malfunction of the system.

本発明者はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信頼性を高めたＡ／Ｄコンバータの提供にある。 The present inventor has been made in view of such problems, and one of the exemplary objects of a certain aspect thereof is to provide an A/D converter with improved reliability.

本発明のある態様はＡ／Ｄ変換回路に関する。Ａ／Ｄ変換回路は、所定の診断用電圧を生成する基準電圧源と、アナログ信号と診断用電圧を受け、ひとつを選択して出力する第１マルチプレクサ（セレクタ）と、第１マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、正常であるＡ／Ｄコンバータに診断用電圧を入力したときのデジタル信号の期待値に応じた診断データを格納するメモリと、（i）通常動作時において第１マルチプレクサにアナログ信号を選択させて、そのとき得られるデジタル信号を処理するとともに、（ii）自己診断時において第１マルチプレクサに診断用電圧を選択させ、そのとき得られるデジタル信号と診断データの関係にもとづいて、Ａ／Ｄコンバータの異常を検出するロジック回路と、を備える。 One embodiment of the present invention relates to an A/D conversion circuit. The A/D conversion circuit includes a reference voltage source that generates a predetermined diagnostic voltage, a first multiplexer (selector) that receives an analog signal and a diagnostic voltage and selects and outputs one, and an output signal of the first multiplexer. A/D converter for converting the digital signal into a digital signal, a memory for storing diagnostic data according to the expected value of the digital signal when the diagnostic voltage is input to the normal A/D converter, and (i) during normal operation The first multiplexer is caused to select an analog signal and the digital signal obtained at that time is processed, and (ii) the first multiplexer is caused to select a diagnostic voltage during self-diagnosis, and the digital signal and diagnostic data obtained at that time are selected. A logic circuit for detecting an abnormality of the A/D converter based on the relationship

この態様によると、Ａ／Ｄ変換回路が自己診断を実行することにより、Ａ／Ｄコンバータが動作不能となる故障のみでなく、不完全な故障も検出でき、信頼性を高めることができる。 According to this aspect, the A/D conversion circuit executes the self-diagnosis, whereby not only the failure that renders the A/D converter inoperable but also an incomplete failure can be detected, and reliability can be improved.

ロジック回路は、デジタル信号と診断データにもとづくしきい値との比較結果にもとづいて、Ａ／Ｄコンバータの異常を検出してもよい。この場合、大小比較の簡単な処理で、Ａ／Ｄコンバータの異常を判定できる。 The logic circuit may detect the abnormality of the A/D converter based on the comparison result between the digital signal and the threshold value based on the diagnostic data. In this case, the abnormality of the A/D converter can be determined by a simple size comparison process.

診断データは、上側しきい値を含み、ロジック回路は、デジタル信号が上側しきい値を超えたときに、異常と判定してもよい。診断データは、下側しきい値を含み、ロジック回路は、デジタル信号が下側しきい値を下回ったときに、異常と判定してもよい。 The diagnostic data includes an upper threshold value, and the logic circuit may determine that the abnormality occurs when the digital signal exceeds the upper threshold value. The diagnostic data includes the lower threshold value, and the logic circuit may determine that the abnormality occurs when the digital signal falls below the lower threshold value.

Ａ／Ｄコンバータは、ΔΣＡ／Ｄコンバータであってもよい。 The A/D converter may be a ΔΣA/D converter.

通常動作時と自己診断時においてＡ／Ｄコンバータの入力基準値が切りかえられてもよい。 The input reference value of the A/D converter may be switched between the normal operation and the self-diagnosis.

Ａ／Ｄ変換回路は、第１マルチプレクサの前段に設けられ、アナログ信号を増幅するアンプをさらに備えてもよい。 The A/D conversion circuit may be provided in a stage before the first multiplexer, and may further include an amplifier that amplifies the analog signal.

第１マルチプレクサは、複数のアナログ信号を受け、複数のアナログ信号および診断用電圧からひとつを選択してもよい。 The first multiplexer may receive a plurality of analog signals and select one from the plurality of analog signals and the diagnostic voltage.

ロジック回路は、Ａ／Ｄ変換回路の温度に応じて、しきい値を変化させてもよい。これにより、温度ドリフトの影響を考慮した異常判定が可能となる。 The logic circuit may change the threshold value according to the temperature of the A/D conversion circuit. As a result, it becomes possible to make an abnormality determination in consideration of the influence of temperature drift.

Ａ／Ｄ変換回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。 The A/D conversion circuit may be integrated on one semiconductor substrate. "Integrated integration" includes the case where all the components of the circuit are formed on the semiconductor substrate and the case where the main components of the circuit are integrally integrated. A resistor or a capacitor may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit element can be kept uniform.

本発明の別の態様は、バッテリの充放電電荷量を計算するクーロンカウンタ回路に関する。クーロンカウンタ回路は、差動入力ポートであって、それらの間にバッテリの電流を示す検出電圧が入力される差動入力ポートと、差動入力ポートの電位差を、所定電圧を基準として増幅するアンプと、所定の診断用電圧を生成する基準電圧源と、アンプの出力信号と診断用電圧を受け、ひとつを選択する第１マルチプレクサと、所定電圧と接地電圧を受け、ひとつを選択する第２マルチプレクサと、第１マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、正常であるＡ／Ｄコンバータに診断用電圧を入力したときのデジタル信号の期待値に応じた診断データを格納するメモリと、（i）通常動作時において第１マルチプレクサにアンプの出力信号を選択させ、第２マルチプレクサに所定電圧を選択させ、そのとき得られるデジタル信号を積算処理するとともに、（ii）自己診断時において第１マルチプレクサに診断用電圧を選択させ、第２マルチプレクサに接地電圧を選択させ、そのとき得られるデジタル信号と診断データの関係にもとづいて、Ａ／Ｄコンバータの異常を検出するロジック回路と、ロジック回路が生成したバッテリの電流の積算値を示す診断データを外部に出力するためのインタフェース回路と、を備える。 Another aspect of the present invention relates to a Coulomb counter circuit for calculating the charge/discharge charge amount of a battery. The Coulomb counter circuit is a differential input port, and an amplifier that amplifies the potential difference between the differential input port to which a detection voltage indicating the battery current is input and the potential difference between the differential input port with reference to a predetermined voltage. A reference voltage source that generates a predetermined diagnostic voltage, a first multiplexer that receives the output signal of the amplifier and the diagnostic voltage and selects one, and a second multiplexer that receives the predetermined voltage and the ground voltage and selects one. And an A/D converter that converts the output signal of the first multiplexer into a digital signal, and a memory that stores diagnostic data according to the expected value of the digital signal when the diagnostic voltage is input to the normal A/D converter And (i) in the normal operation, the first multiplexer selects the output signal of the amplifier, the second multiplexer selects the predetermined voltage, and the digital signal obtained at that time is integrated, and (ii) the self-diagnosis is performed. A logic circuit for detecting an abnormality of an A/D converter based on a relationship between a digital signal and diagnostic data obtained by causing the first multiplexer to select a diagnostic voltage and the second multiplexer to select a ground voltage. An interface circuit for outputting diagnostic data indicating an integrated value of the battery current generated by the circuit to the outside.

クーロンカウンタ回路は、アナログ信号を受けるシングルエンドの入力ポートをさらに備えてもよい。第１マルチプレクサは、アンプの出力信号、入力ポートの信号および診断用電圧を受け、ひとつを選択してもよい。 The coulomb counter circuit may further include a single-ended input port that receives an analog signal. The first multiplexer may receive the output signal of the amplifier, the signal of the input port and the diagnostic voltage, and may select one.

ロジック回路は、クーロンカウンタ回路の温度に応じて、しきい値を変化させてもよい。 The logic circuit may change the threshold value according to the temperature of the Coulomb counter circuit.

クーロンカウンタ回路は、ひとつの半導体基板に一体集積化されてもよい。 The coulomb counter circuit may be integrated on one semiconductor substrate.

本発明の別の態様は、電子機器に関する。電子機器は、バッテリと、バッテリを充電する充電回路と、バッテリの負荷と、バッテリの充放電電荷を検出するクーロンカウンタ回路と、クーロンカウンタ回路の出力にもとづいて、バッテリの残量を検出する残量検出回路と、を備えてもよい。 Another aspect of the present invention relates to an electronic device. Electronic devices include a battery, a charging circuit that charges the battery, a load of the battery, a coulomb counter circuit that detects the charge and discharge charge of the battery, and a remaining battery level that is detected based on the output of the coulomb counter circuit. And a quantity detection circuit.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 It should be noted that any combination of the above constituent elements and constituent elements and expressions of the present invention that are mutually replaced among methods, devices, systems, etc. are also effective as an aspect of the present invention.

本発明によれば、Ａ／Ｄコンバータの信頼性を高めることができる。 According to the present invention, the reliability of the A/D converter can be improved.

実施の形態に係るＡ／Ｄ変換回路のブロック図である。3 is a block diagram of an A/D conversion circuit according to an embodiment. FIG. Ａ／Ｄ変換回路の動作を示すフローチャートである。It is a flow chart which shows operation of an A/D conversion circuit. 図３（ａ）、（ｂ）は、図２のフローチャートの比較処理におけるＡ／Ｄ変換回路の状態を説明する図である。3A and 3B are diagrams for explaining the state of the A/D conversion circuit in the comparison process of the flowchart of FIG. Ａ／Ｄ変換回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of an A/D conversion circuit. 実施の形態に係るクーロンカウンタ回路を備える電子機器のブロック図である。3 is a block diagram of an electronic device including the Coulomb counter circuit according to the embodiment. FIG.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 Hereinafter, the present invention will be described based on preferred embodiments with reference to the drawings. The same or equivalent constituent elements, members, and processes shown in each drawing are denoted by the same reference numerals, and duplicated description will be omitted as appropriate. Further, the embodiments are merely examples and do not limit the invention, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In the present specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected or that the member A and the member B are electrically connected to each other. It also includes the case of being indirectly connected via another member that does not substantially affect the connection state or does not impair the function and effect exerted by their connection.

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 Similarly, "the state in which the member C is provided between the member A and the member B" means that the members A and C or the members B and C are directly connected and their electrical It also includes a case where they are indirectly connected through other members that do not substantially affect the general connection state or do not impair the functions and effects achieved by their connection.

図１は、実施の形態に係るＡ／Ｄ変換回路１００のブロック図である。Ａ／Ｄ変換回路１００は、基準電圧源１０２、第１マルチプレクサ１０４、Ａ／Ｄコンバータ１０６、メモリ１０８を備える。Ａ／Ｄ変換回路１００は、通常動作時において、アナログ入力電圧Ｖ_ＡＮＬＧをデジタル信号Ｄ_ＯＵＴに変換し、所定の信号処理を施す。またＡ／Ｄ変換回路１００は、Ａ／Ｄコンバータ１０６の異常や故障等を自己診断する機能を備える。 FIG. 1 is a block diagram of an A/D conversion circuit 100 according to the embodiment. The A/D conversion circuit 100 includes a reference voltage source 102, a first multiplexer 104, an A/D converter 106, and a memory 108. During normal operation, the A/D conversion circuit 100 converts the analog input voltage V _ANLG into a digital signal D _OUT and performs predetermined signal processing. Further, the A/D conversion circuit 100 has a function of self-diagnosing an abnormality or a failure of the A/D converter 106.

基準電圧源１０２は、所定の診断用電圧Ｖ_ＤＩＡＧを生成する。診断用電圧Ｖ_ＤＩＡＧは、Ａ／Ｄコンバータ１０６の入力レンジのセンター付近に規定されるが、その限りではない。 The reference voltage source 102 generates a predetermined diagnostic voltage V _DIAG . The diagnostic voltage _VDIAG is defined near the center of the input range of the A/D converter 106, but is not limited thereto.

第１マルチプレクサ１０４は、アナログ信号Ｖ_ＡＮＬＧと診断用電圧Ｖ_ＤＩＡＧを受け、それらの中からロジック回路１１０からの選択信号Ｓ６に応じたひとつを選択して出力する。Ａ／Ｄコンバータ１０６は、第１マルチプレクサ１０４の出力信号Ｓ１をデジタル信号Ｓ２に変換する。 The first multiplexer 104 receives the analog signal V _ANLG and the diagnostic voltage V _DIAG , selects one of them and outputs it according to the selection signal S6 from the logic circuit 110. The A/D converter 106 converts the output signal S1 of the first multiplexer 104 into a digital signal S2.

メモリ１０８は、正常であるＡ／Ｄコンバータ１０６に診断用電圧Ｖ_ＤＩＡＧを入力したときのデジタル信号Ｓ２の期待値Ｓ３に応じた診断データＳ４を格納する。たとえばＡ／Ｄ変換回路１００の出荷前の検査工程において、第１マルチプレクサ１０４に診断用電圧Ｖ_ＤＩＡＧを選択させ、そのときのＡ／Ｄコンバータ１０６からのデジタル信号Ｓ２を、期待値Ｓ３としてもよい。あるいは期待値Ｓ３として設計値を用いてもよい。 The memory 108 stores diagnostic data S4 corresponding to the expected value S3 of the digital signal S2 when the diagnostic voltage V _DIAG is input to the normal A/D converter 106. For example, in the inspection process before shipment of the A/D conversion circuit 100, the first multiplexer 104 may be caused to select the diagnostic voltage V _DIAG, and the digital signal S2 from the A/D converter 106 at that time may be set as the expected value S3. .. Alternatively, a design value may be used as the expected value S3.

メモリ１０８は、不揮発性メモリであってもよい。この場合、Ａ／Ｄ変換回路１００の出荷前に、期待値Ｓ３に応じた診断データＳ４が、メモリ１０８に書き込まれる。診断データＳ４は、期待値Ｓ３から定まるしきい値Ｓ５であってもよい。 The memory 108 may be a non-volatile memory. In this case, before shipping the A/D conversion circuit 100, the diagnostic data S4 corresponding to the expected value S3 is written in the memory 108. The diagnostic data S4 may be a threshold value S5 determined from the expected value S3.

ロジック回路１１０は、（i）通常動作時において第１マルチプレクサ１０４にアナログ信号Ｖ_ＡＮＬＧを選択させて、そのとき得られるデジタル信号Ｓ２を処理する。これを通常処理と称し、ロジック回路１１０は、通常処理のための回路ブロック（あるいは機能）１１２を有する。 The logic circuit 110 _causes (i) the first multiplexer 104 to select the analog signal V _ANLG during normal operation, and processes the digital signal S2 obtained at that time. This is called normal processing, and the logic circuit 110 has a circuit block (or function) 112 for normal processing.

さらにロジック回路１１０は、（ii）自己診断時において第１マルチプレクサ１０４に診断用電圧Ｖ_ＤＩＡＧを選択させ、そのとき得られるデジタル信号Ｓ２とメモリ１０８に格納される診断データＳ４の関係にもとづいて、Ａ／Ｄコンバータ１０６の異常を検出する。ロジック回路１１０は、自己診断のための回路ブロック（あるいは機能）１１４を有する。 Further, the logic circuit 110 (ii) causes the first multiplexer 104 to select the diagnostic voltage V _DIAG at the time of self-diagnosis, and based on the relationship between the digital signal S2 obtained at that time and the diagnostic data S4 stored in the memory 108, The abnormality of the A/D converter 106 is detected. The logic circuit 110 has a circuit block (or function) 114 for self-diagnosis.

メモリ１０８に格納される診断データＳ４は、上側しきい値Ｓ５Ｕを含み、ロジック回路１１０は、デジタル信号Ｓ２が上側しきい値Ｓ５Ｕを超えたときに、異常と判定する。さらに診断データＳ４は、下側しきい値Ｓ５Ｌを含み、ロジック回路１１０は、デジタル信号Ｓ２が下側しきい値Ｓ５Ｌを下回ったときに、異常と判定する。回路ブロック１１４は、デジタルコンパレータを含んでもよい。 The diagnostic data S4 stored in the memory 108 includes the upper threshold value S5U, and the logic circuit 110 determines that the abnormality occurs when the digital signal S2 exceeds the upper threshold value S5U. Further, the diagnostic data S4 includes a lower threshold value S5L, and the logic circuit 110 determines that the abnormality occurs when the digital signal S2 falls below the lower threshold value S5L. The circuit block 114 may include a digital comparator.

以上がＡ／Ｄ変換回路１００の構成である。続いてその動作を説明する。図２は、Ａ／Ｄ変換回路１００の動作を示すフローチャートである。Ａ／Ｄ変換回路１００が起動すると、初期化シーケンスＳ１００が実行され、続いて自己診断シーケンスＳ２００に移行する。自己診断シーケンスＳ２００は、処理Ｓ２０２〜Ｓ２１４を含む。 The above is the configuration of the A/D conversion circuit 100. Next, the operation will be described. FIG. 2 is a flowchart showing the operation of the A/D conversion circuit 100. When the A/D conversion circuit 100 is activated, the initialization sequence S100 is executed, and then the self-diagnosis sequence S200 is performed. The self-diagnosis sequence S200 includes processes S202 to S214.

基準電圧源１０２が診断用電圧Ｖ_ＤＩＡＧを生成し（Ｓ２０２）、第１マルチプレクサ１０４が診断用電圧Ｖ_ＤＩＡＧを選択してＡ／Ｄコンバータ１０６に入力する（Ｓ２０４）。Ａ／Ｄコンバータ１０６は、診断用電圧Ｖ_ＤＩＡＧをデジタル信号Ｓ２に変換する（Ｓ２０６）。 The reference voltage source 102 generates the diagnostic voltage V _DIAG (S202), and the first multiplexer 104 selects the diagnostic voltage V _DIAG and inputs it to the A/D converter 106 (S204). The A/D converter 106 converts the diagnostic voltage V _DIAG into a digital signal S2 (S206).

ロジック回路１１０は、メモリ１０８から診断データＳ４をリードし、しきい値Ｓ５Ｕ，Ｓ５Ｌを取得する（Ｓ２０８）。そしてデジタル信号Ｓ２をしきい値Ｓ５Ｕ，Ｓ５Ｌと比較する（Ｓ２１０）。Ｓ５Ｌ＜Ｓ２＜Ｓ５Ｕのとき（Ｓ２１０のＹ）、Ａ／Ｄコンバータ１０６は正常と判定され（Ｓ２１２）、通常動作Ｓ１０２に移行する。Ｓ５Ｌ＞Ｓ２あるいはＳ２＞Ｓ５Ｕのとき（Ｓ２１０のＮ）、Ａ／Ｄコンバータ１０６は異常と判定され（Ｓ２１４）、必要に応じてエラー処理Ｓ１０４が実行される。 The logic circuit 110 reads the diagnostic data S4 from the memory 108 and acquires the threshold values S5U and S5L (S208). Then, the digital signal S2 is compared with the threshold values S5U and S5L (S210). When S5L<S2<S5U (Y in S210), it is determined that the A/D converter 106 is normal (S212), and the process proceeds to the normal operation S102. When S5L>S2 or S2>S5U (N in S210), it is determined that the A/D converter 106 is abnormal (S214), and error processing S104 is executed as necessary.

なお、図２のフローチャートや処理の順序を限定するものではなく、処理が破綻しない限りにおいて、各処理の順序を入れかえてもよい。 Note that the flowchart of FIG. 2 and the order of processing are not limited, and the order of processing may be changed as long as the processing does not fail.

図３（ａ）、（ｂ）は、図２のフローチャートの比較処理Ｓ２１０におけるＡ／Ｄ変換回路１００の状態を説明する図である。上述のようにロジック回路１１０は、デジタルコンパレータＣＯＭＰを含む。図３（ａ）に示すように、デジタルコンパレータＣＯＭＰの非反転入力に、デジタル信号Ｓ２が、反転入力に上側しきい値Ｓ５Ｕが入力される。このとき、Ｓ２＞Ｓ５Ｕであれば、異常判定信号Ｓ８がアサート（ハイレベル）となる。また図３（ｂ）に示すように、デジタルコンパレータＣＯＭＰの非反転入力に、下側しきい値Ｓ５Ｌが、反転入力にデジタル信号Ｓ２が入力される。このとき、Ｓ２＜Ｓ５Ｌであれば、異常判定信号Ｓ８がアサート（ハイレベル）となる。デジタルコンパレータＣＯＭＰを２個設け、図３（ａ）、（ｂ）の比較処理を同時に実行してもよい。 3A and 3B are diagrams for explaining the state of the A/D conversion circuit 100 in the comparison process S210 in the flowchart of FIG. As described above, the logic circuit 110 includes the digital comparator COMP. As shown in FIG. 3A, the digital signal S2 is input to the non-inverting input and the upper threshold value S5U is input to the inverting input of the digital comparator COMP. At this time, if S2>S5U, the abnormality determination signal S8 is asserted (high level). Further, as shown in FIG. 3B, the lower threshold value S5L is input to the non-inverting input of the digital comparator COMP, and the digital signal S2 is input to the inverting input. At this time, if S2<S5L, the abnormality determination signal S8 is asserted (high level). Two digital comparators COMP may be provided and the comparison processing of FIGS. 3A and 3B may be executed at the same time.

以上がＡ／Ｄ変換回路１００の動作である。このＡ／Ｄ変換回路１００によれば、自己診断を実行することにより、Ａ／Ｄコンバータ１０６が完全に動作不能となる故障のみでなく、不完全な故障も検出でき、信頼性を高めることができる。 The above is the operation of the A/D conversion circuit 100. According to the A/D conversion circuit 100, by performing self-diagnosis, not only a failure that completely disables the A/D converter 106 but also an incomplete failure can be detected, and reliability can be improved. it can.

本発明は、図１のブロック図や回路図、あるいは図２のフローチャートとして把握され、あるいは上述の説明から導かれるさまざまな装置、回路、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。 The present invention extends to various devices, circuits and methods understood as the block diagram or circuit diagram of FIG. 1 or the flowchart of FIG. 2 or derived from the above description, and is limited to a specific configuration. is not. Hereinafter, more specific configuration examples and examples will be described in order to help understanding of the essence of the invention and circuit operation and to clarify them, not to narrow the scope of the invention.

図４は、Ａ／Ｄ変換回路１００の構成例（１００ａ）を示す回路図である。Ａ／Ｄ変換回路１００ａは、図１のＡ／Ｄ変換回路１００に加えて、第２マルチプレクサ１１６、アンプ１２０、インタフェース回路１２２を備え、ひとつの半導体基板に集積化されたＡ／ＤコンバータＩＣである。 FIG. 4 is a circuit diagram showing a configuration example (100a) of the A/D conversion circuit 100. The A/D conversion circuit 100a is an A/D converter IC integrated on one semiconductor substrate, including a second multiplexer 116, an amplifier 120, and an interface circuit 122 in addition to the A/D conversion circuit 100 of FIG. is there.

差動入力ポートＩＮＰ，ＩＮＮは対をなしており、それらの電位差Ｖ_ＩＮが、アナログ入力となる。アンプ１２０は第１マルチプレクサ１０４の前段に設けられ、電位差Ｖ_ＩＮを増幅し、アナログ電圧Ｖ_{ＡＮＬＧ１}を生成する。アンプ１２０は、加算増幅器であってもよく、Ｖ_{ＡＮＬＧ１}＝α×Ｖ_ＩＮ＋β×Ｖ_ＲＥＦを出力してもよい。Ｖ_ＲＥＦはオフセット量を規定する。アンプ１２０の利得は可変であってもよい。 The differential input ports INP and INN form a pair, and the potential difference V _IN between them becomes an analog input. The amplifier 120 is provided in front of the first multiplexer 104, amplifies the potential difference V _IN , and generates the analog voltage V _ANLG1 . The amplifier 120 may be a summing amplifier and may output V _ANLG1 =α×V _IN +β×V _REF . V _REF defines the offset amount. The gain of the amplifier 120 may be variable.

さらにＡ／Ｄ変換回路１００ａは、アナログポートＰＯＲＴ１，ＰＯＲＴ２を備え、それらにはアナログ電圧Ｖ_{ＡＮＬＧ２}，Ｖ_{ＡＮＬＧ３}が入力可能となっている。第１マルチプレクサ１０４は、アナログ電圧Ｖ_{ＡＮＬＧ１}〜Ｖ_{ＡＮＬＧ３}および診断用電圧Ｖ_ＤＩＡＧを受け、選択信号Ｓ６に応じたひとつを選択する。具体的には自己診断時には診断用電圧Ｖ_ＤＩＡＧを選択し、通常動作時には、複数のアナログ電圧Ｖ_{ＡＮＬＧ１}〜Ｖ_{ＡＮＬＧ３}を時分割で選択する。 Further, the A/D conversion circuit 100a includes analog ports PORT1 and PORT2, to which analog voltages V _ANLG2 and V _ANLG3 can be input. The first multiplexer 104 receives the analog voltages V _{ANLG1 to} V _ANLG3 and the diagnostic voltage V _DIAG , and selects one according to the selection signal S6. Specifically during self-diagnosis Select diagnostic voltage _{V DIAG,} during normal operation, selects a time division multiple analog voltages _{_V} ANLG1 _{~V ANLG3.}

Ａ／Ｄコンバータ１０６は、ΔΣＡ／Ｄコンバータである。上述のように、通常動作時においてアンプ１２０は入力電圧Ｖ_ＩＮを、基準電圧Ｖ_ＲＥＦにもとづいてオフセット（シフト）させる。このオフセットに対応して、通常動作時に、Ａ／Ｄコンバータ１０６の入力基準値Ｖａとして、基準電圧Ｖ_ＲＥＦが与えられる。Ａ／Ｄコンバータ１０６は差動入力を有し、入力基準値Ｖａは、Ａ／Ｄコンバータ１０６の反転入力端子に供給される電圧であってもよい。これにより、アンプ１２０における基準電圧Ｖ_ＲＥＦの影響を除いて、差動入力ポートＩＮＰ，ＩＮＮの電位差Ｖ_ＩＮをデジタル値Ｓ２に変換できる。 The A/D converter 106 is a ΔΣ A/D converter. As described above, in the normal operation, the amplifier 120 offsets (shifts) the input voltage V _IN based on the reference voltage V _REF . Corresponding to this offset, the reference voltage V _REF is applied as the input reference value Va of the A/D converter 106 during normal operation. The A/D converter 106 has a differential input, and the input reference value Va may be the voltage supplied to the inverting input terminal of the A/D converter 106. As a result, the potential difference V _IN between the differential input ports INP and INN can be converted into the digital value S2 by removing the influence of the reference voltage V _REF in the amplifier 120.

一方で自己診断時では、Ａ／Ｄコンバータ１０６の入力基準値Ｖａはゼロでよい。そこで第２マルチプレクサ１１６は、基準電圧Ｖ_ＲＥＦと接地電圧Ｖ_ＧＮＤを受け、ロジック回路１１０からの選択信号Ｓ７に応じた一方を選択し、Ａ／Ｄコンバータ１０６に供給する。 On the other hand, at the time of self-diagnosis, the input reference value Va of the A/D converter 106 may be zero. Therefore, the second multiplexer 116 receives the reference voltage V _REF and the ground voltage V _GND , selects one according to the selection signal S7 from the logic circuit 110, and supplies it to the A/D converter 106.

インタフェース回路１２２は、通常動作時においてロジック回路１１０の信号処理により得られたデータを、ＯＵＴピンに接続される外部のマイコンやプロセッサに出力する。あるいは自己診断シーケンスにおいてＡ／Ｄコンバータ１０６の異常を検出した場合、異常を通知してもよい。 The interface circuit 122 outputs the data obtained by the signal processing of the logic circuit 110 during the normal operation to an external microcomputer or processor connected to the OUT pin. Alternatively, when the abnormality of the A/D converter 106 is detected in the self-diagnosis sequence, the abnormality may be notified.

以上がＡ／Ｄ変換回路１００ａの構成である。続いてＡ／Ｄ変換回路１００ａの用途を説明する。Ａ／Ｄ変換回路１００ａは、汎用のＡ／ＤコンバータＩＣとして利用可能であるが、ロジック回路１１０にさまざまな機能を追加することにより、特定用途向けのＩＣを構成するができる。上述のようにＡ／Ｄ変換回路１００ａは、自己診断機能を備えるため、長期間にわたり高信頼性が要求される用途に好適である。 The above is the configuration of the A/D conversion circuit 100a. Next, the use of the A/D conversion circuit 100a will be described. The A/D conversion circuit 100a can be used as a general-purpose A/D converter IC, but by adding various functions to the logic circuit 110, an IC for a specific application can be configured. Since the A/D conversion circuit 100a has the self-diagnosis function as described above, it is suitable for applications requiring high reliability for a long period of time.

図５は、実施の形態に係るクーロンカウンタ回路２００を備える電子機器３００のブロック図である。このクーロンカウンタ回路２００は、図４のＡ／Ｄ変換回路１００ａをもとに構成されている。クーロンカウンタ回路２００は、電子機器３００に搭載される。 FIG. 5 is a block diagram of an electronic device 300 including the Coulomb counter circuit 200 according to the embodiment. The Coulomb counter circuit 200 is configured based on the A/D conversion circuit 100a shown in FIG. The Coulomb counter circuit 200 is mounted on the electronic device 300.

電子機器３００は、クーロンカウンタ回路２００に加えて、バッテリ３０２、電流センサ３０４、マイコン３０６、充電回路３０８、負荷３１０を備える。バッテリ３０２は、リチウムイオン電池やニッケル水素電池などの再充電可能な２次電池である。 The electronic device 300 includes a battery 302, a current sensor 304, a microcomputer 306, a charging circuit 308, and a load 310 in addition to the coulomb counter circuit 200. The battery 302 is a rechargeable secondary battery such as a lithium ion battery or a nickel hydrogen battery.

充電回路３０８は、外部から電源供給を受け、バッテリ３０２を充電する。負荷３１０は、バッテリ３０２からの電力供給を受けて動作する。 The charging circuit 308 receives power from the outside and charges the battery 302. The load 310 operates by receiving power supply from the battery 302.

クーロンカウンタ回路２００の接地ピン（ＧＮＤ，ＤＧＮＤ）は接地されている。また電源ピン（ＶＣＣ）にはアナログブロックの電源電圧が供給され、電源ピン（ＶＤＤ）にはデジタルブロックの電源電圧が供給される。 The ground pins (GND, DGND) of the coulomb counter circuit 200 are grounded. The power supply voltage of the analog block is supplied to the power supply pin (VCC), and the power supply voltage of the digital block is supplied to the power supply pin (VDD).

電流センサ３０４は、バッテリ３０２に流れる充放電電流Ｉ_ＢＡＴを測定する。電流センサ３０４は、たとえばバッテリ３０２と直列に設けられたセンス抵抗Ｒ_Ｓで構成することができ、センス抵抗Ｒ_Ｓの電圧降下Ｖ_Ｓが、電流量を示すアナログ電圧Ｖ_ＩＮとして、クーロンカウンタ回路２００の差動入力ポートＩＮＰ，ＩＮＮに入力される。電流センサ３０４は、電流センスアンプであってもよい。 The current sensor 304 measures the charging/discharging current I _BAT flowing in the battery 302. The current sensor 304 can be configured by, for example, a sense resistor R _S provided in series with the battery 302, and the voltage drop V _S of the sense resistor R _S is an analog voltage V _IN indicating the amount of current, which is the Coulomb counter circuit 200. Are input to the differential input ports INP and INN. The current sensor 304 may be a current sense amplifier.

基準電圧源２０２および内部電圧源２０４は、それぞれ異なる電圧レベルの基準電圧Ｖ_{ＲＥＦ２５}，Ｖ_{ＲＥＦ１５}を生成する。基準電圧（ＶＲＥＦ２５）端子および内部電圧（ＶＲＥＦ１５）端子はそれぞれ、基準電圧源２０２および内部電圧源２０４の出力と接続され、外付けの平滑キャパシタが接続される。またクーロンカウンタ回路２００の外部回路から、基準電圧Ｖ_{ＲＥＦ２５}および内部電圧Ｖ_{ＲＥＦ１５}が参照可能となっている。なお、基準電圧源１０２を、基準電圧源２０２あるいは内部電圧源２０４と共通化してもよい。 The reference voltage source 202 and the internal voltage source 204 generate reference voltages V _REF25 and V _REF15 having different voltage levels, respectively. The reference voltage (VREF25) terminal and the internal voltage (VREF15) terminal are connected to the outputs of the reference voltage source 202 and the internal voltage source 204, respectively, and are connected to an external smoothing capacitor. Further, the reference voltage V _REF25 and the internal voltage V _REF15 can be referred to from the external circuit of the Coulomb counter circuit 200. The reference voltage source 102 may be shared with the reference voltage source 202 or the internal voltage source 204.

アンプ１２０は、非反転型の差動増幅器であり、入力アナログ信号Ｖ_Ｓを、基準電圧Ｖ_{ＲＥＦ２５}を基準として増幅し、アナログ電圧Ｖ_{ＡＮＬＧ１}を生成する。Ａ／Ｄコンバータ１０６は、基準電圧Ｖ_{ＲＥＦ２５}およびＶ_{ＲＥＦ１５}を利用して、第１マルチプレクサ１０４が選択したアナログ信号Ｖ_ＡＮＬＧをデジタル信号Ｓ２に変換する。検出信号Ｖ_Ｓに対応するデジタル信号Ｓ２は、バッテリ３０２の充放電電流Ｉ_ＢＡＴを示す。 The amplifier 120 is a non-inverting type differential amplifier, amplifies the input analog signal V _S with the reference voltage V _REF25 as a reference, and generates an analog voltage V _ANLG1 . The A/D converter 106 uses the reference voltages V _REF25 and V _REF15 to convert the analog signal V _ANLG selected by the first multiplexer 104 into a digital signal S2. The digital signal S2 corresponding to the detection signal V _S indicates the charge/discharge current I _BAT of the battery 302.

クーロンカウンタ回路２００は、クーロンカウント法によるバッテリの残量検出に使用され、バッテリの充電電荷量の積算値（ＣＣＣ：Charge Coulomb Count）、バッテリの放電電荷量の積算値（ＤＣＣ：Discharge Coulomb Count）、累積カウント値（ＡＣＣ：Accumulate Coulomb Count）の少なくともひとつを生成する。 The coulomb counter circuit 200 is used for detecting the remaining amount of the battery by the coulomb counting method, and is an integrated value of the charged charge amount of the battery (CCC: Charge Coulomb Count) and an integrated value of the discharged charge amount of the battery (DCC: Discharge Coulomb Count). , At least one of the cumulative count values (ACC: Accumulate Coulomb Count) is generated.

オシレータ２０６は、内部クロックを発生する。ロジック回路１１０は、内部クロックと同期して動作する。ロジック回路１１０は、積算器１３０、データレジスタ１３２などを含む。これらは図１や図４の回路ブロック１１２に相当する。積算器１３０は、正の電流Ｉ_ＢＡＴに対応するデジタル信号Ｓ２を積算し、ＣＣＣ値を生成してもよい。また積算器１３０は、負の電流Ｉ_ＢＡＴに対応するデジタル信号Ｓ２を積算し、ＤＣＣ値を生成してもよい。また積算器１３０は、正負にかかわらずデジタル信号Ｓ２を積算し、ＡＣＣ値を生成してもよい。 The oscillator 206 generates an internal clock. The logic circuit 110 operates in synchronization with the internal clock. The logic circuit 110 includes an integrator 130, a data register 132, and the like. These correspond to the circuit block 112 in FIGS. 1 and 4. The integrator 130 may integrate the digital signal S2 corresponding to the positive current I _BAT to generate a CCC value. The integrator 130 may also integrate the digital signal S2 corresponding to the negative current I _BAT to generate a DCC value. Further, the integrator 130 may integrate the digital signal S2 regardless of whether it is positive or negative to generate an ACC value.

積算器１３０が生成したクーロンカウント値は、データレジスタ１３２に書き込まれる。データレジスタ１３２の値は、インタフェース回路１２２を介してマイコン３０６からアクセス可能となっている。インタフェース回路１２２は、たとえばＳＰＩ（Serial Peripheral Interface）である。ＳＤＩはデータ入力端子、ＳＤＯはデータ出力端子、ＣＳはチップセレクト端子、ＣＬＫはシリアルクロックの入力端子である。 The Coulomb count value generated by the integrator 130 is written in the data register 132. The value of the data register 132 can be accessed from the microcomputer 306 via the interface circuit 122. The interface circuit 122 is, for example, an SPI (Serial Peripheral Interface). SDI is a data input terminal, SDO is a data output terminal, CS is a chip select terminal, and CLK is a serial clock input terminal.

マイコン３０６は、クーロンカウント値にもとづいて、バッテリ３０２の残量を計算する。マイコン３０６は、ヒューエルゲージＩＣ（残量検出回路）とも称される。 The microcomputer 306 calculates the remaining amount of the battery 302 based on the Coulomb count value. The microcomputer 306 is also referred to as a fuel gauge IC (remaining amount detection circuit).

さらにロジック回路１１０は、自己診断回路１３４およびアラーム出力回路１３６を含む。これらは図１や図２の回路ブロック１１４に相当する。自己診断回路１３４は、自己診断時における比較処理を行い、Ａ／Ｄコンバータ１０６の異常の有無を判定する。またアラーム出力回路１３６は、Ａ／Ｄコンバータ１０６の異常、あるいはそのほかの異常が検出されると、ＡＬＡＲＭピンの信号をアサートし、マイコン３０６に通知する。 Further, the logic circuit 110 includes a self-diagnosis circuit 134 and an alarm output circuit 136. These correspond to the circuit block 114 in FIGS. 1 and 2. The self-diagnosis circuit 134 performs comparison processing at the time of self-diagnosis to determine whether the A/D converter 106 is abnormal. Further, the alarm output circuit 136 asserts the signal of the ALARM pin and notifies the microcomputer 306 when an abnormality of the A/D converter 106 or other abnormality is detected.

またクーロンカウンタ回路２００は割り込み出力ピンＩＮＴをさらに備える。ＩＮＴピンには、外部のマイコン３０６が接続されており、ロジック回路１１０は、クーロンカウンタ回路２００の内部で所定の割り込みイベントが発生すると、ＩＮＴピンを介してマイコン３０６に割り込みをかける。割り込みイベントとしては、キャリブレーションの完了などが例示される。 The coulomb counter circuit 200 further includes an interrupt output pin INT. An external microcomputer 306 is connected to the INT pin, and the logic circuit 110 interrupts the microcomputer 306 via the INT pin when a predetermined interrupt event occurs inside the coulomb counter circuit 200. Examples of the interrupt event include completion of calibration.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described above based on the embodiment. This embodiment is merely an example, and it will be understood by those skilled in the art that various modifications can be made to the combinations of the respective constituent elements and the respective processing processes, and that such modifications are also within the scope of the present invention. is there. Hereinafter, such modified examples will be described.

（第１変形例）
実施の形態では、メモリ１０８に格納される診断データＳ４がしきい値Ｓ５であるとしたがそれに限定されない。たとえば診断データＳ４は、期待値Ｓ３であってもよい。ロジック回路１１０は、期待値Ｓ３にマージンを加算・減算することにより、しきい値Ｓ５を生成してもよい。 (First modification)
Although the diagnostic data S4 stored in the memory 108 is the threshold value S5 in the embodiment, the present invention is not limited to this. For example, the diagnostic data S4 may be the expected value S3. The logic circuit 110 may generate the threshold value S5 by adding/subtracting a margin to/from the expected value S3.

実施の形態では上側、下側の２個のしきい値を設けたが、診断用電圧Ｖ_ＤＩＡＧをフルスケールの最大値の近傍に設定し、下側しきい値のみを規定してもよい。反対に診断用電圧Ｖ_ＤＩＡＧをフルスケールの最小値の近傍に設定し、上側しきい値のみを規定してもよい。 In the embodiment, the upper threshold value and the lower threshold value are provided, but the diagnostic voltage V _DIAG may be set near the maximum value of the full scale and only the lower threshold value may be defined. On the contrary, the diagnostic voltage V _DIAG may be set near the minimum value of full scale and only the upper threshold value may be specified.

（第２変形例）
実施の形態では、ロジック回路１１０が自己診断時に、診断データＳ４と期待値Ｓ３を比較することで、Ａ／Ｄコンバータ１０６の異常の有無を判定したがそれに限定されない。ロジック回路１１０は、診断データＳ４に所定の演算処理を施した結果得られる値にもとづいて、Ａ／Ｄコンバータ１０６を診断してもよい。たとえばロジック回路１１０は、診断用電圧Ｖ_ＤＩＡＧに応じたデジタル信号Ｓ２を複数回、測定し、複数の測定値の平均値をしきい値と比較してもよい。 (Second modified example)
In the embodiment, the logic circuit 110 determines the presence/absence of abnormality of the A/D converter 106 by comparing the diagnostic data S4 and the expected value S3 during self-diagnosis. The logic circuit 110 may diagnose the A/D converter 106 based on a value obtained as a result of performing a predetermined calculation process on the diagnostic data S4. For example, the logic circuit 110 may measure the digital signal S2 corresponding to the diagnostic voltage V _{DIAG a} plurality of times and compare the average value of the plurality of measured values with a threshold value.

（第３変形例）
Ａ／Ｄ変換回路１００は、診断用電圧Ｖ_ＤＩＡＧを二値、あるいは三値以上で変化させてもよい。メモリ１０８の診断データＳ４は、診断用電圧Ｖ_ＤＩＡＧの各値ごとに用意され、ロジック回路１１０は、診断用電圧Ｖ_ＤＩＡＧの各値ごとにＡ／Ｄコンバータ１０６の正常、異常を判定してもよい。この場合、精度を高めることができる。 (Third modification)
The A/D conversion circuit 100 may change the diagnostic voltage V _DIAG in a binary value or a ternary value or more. The diagnostic data S4 in the memory 108 is prepared for each value of the diagnostic voltage V _DIAG , and the logic circuit 110 determines _whether the A/D converter 106 is normal or abnormal for each value of the diagnostic voltage V _DIAG. Good. In this case, accuracy can be improved.

（第４変形例）
Ａ／Ｄコンバータ１０６は、温度依存性を有する場合がある。この場合、ロジック回路１１０は、温度に応じて、しきい値Ｓ５を変化させてもよい。Ａ／Ｄコンバータ１０６の温度依存性が大きく、かつしきい値Ｓ５を一定とする場合、しきい値Ｓ５を規定する際に、大きいマージンを考慮する必要がある。これに対して、しきい値Ｓ５に温度依存性を持たせる場合には、マージンを小さくできるため、より正確な診断が可能となる。 (Fourth modification)
The A/D converter 106 may have temperature dependence. In this case, the logic circuit 110 may change the threshold value S5 according to the temperature. When the temperature dependency of the A/D converter 106 is large and the threshold value S5 is constant, it is necessary to consider a large margin when defining the threshold value S5. On the other hand, when the threshold value S5 is temperature-dependent, the margin can be reduced, and more accurate diagnosis can be performed.

（第５変形例）
メモリ１０８は、レジスタ、ＳＲＡＭ、ＤＲＡＭなどの揮発性メモリであってもよい。この場合、Ａ／Ｄ変換回路１００と接続されるホストプロセッサ側に、不揮発性メモリを設けておき、Ａ／Ｄ変換回路１００の起動毎に、診断データＳ４をＡ／Ｄ変換回路１００のメモリ１０８に書き込むようにしてもよい。 (Fifth Modification)
The memory 108 may be a volatile memory such as a register, SRAM, or DRAM. In this case, a non-volatile memory is provided on the host processor side connected to the A/D conversion circuit 100, and the diagnostic data S4 is stored in the memory 108 of the A/D conversion circuit 100 each time the A/D conversion circuit 100 is activated. You may write in.

（第６変形例）
図５のクーロンカウンタ回路２００は、電子機器以外にも、家庭用あるいはプラント用の蓄電システムや、電気自動車、ハイブリッド自動車、プラグインハイブリッド自動車にも利用可能である。 (Sixth Modification)
The coulomb counter circuit 200 of FIG. 5 can be used not only for electronic devices but also for household or plant power storage systems, electric vehicles, hybrid vehicles, and plug-in hybrid vehicles.

（第７変形例）
Ａ／Ｄコンバータ１０６の形式は特に限定されず、ΔΣＡ／Ｄコンバータの他、ＳＡＲ（逐次比較型）Ａ／Ｄコンバータであってもよいし、その他のＡ／Ｄコンバータであってもよい。 (Seventh modification)
The format of the A/D converter 106 is not particularly limited, and may be a SAR (successive approximation type) A/D converter other than the ΔΣ A/D converter, or another A/D converter.

（第８変形例）
自己診断を行うタイミングは適切なタイミング、あるいは周期で実行すればよく、必ずしもＡ／Ｄ変換回路１００の起動時に実行する必要はない。 (8th modification)
The self-diagnosis may be performed at an appropriate timing or cycle, and it is not always necessary to perform the self-diagnosis when the A/D conversion circuit 100 is activated.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiments, the embodiments merely show the principle and application of the present invention, and the embodiments are defined in the claims. Many modifications and changes in arrangement are possible without departing from the concept of the present invention.

１００…Ａ／Ｄ変換回路、１０２…基準電圧源、１０４…第１マルチプレクサ、１０６…Ａ／Ｄコンバータ、１０８…メモリ、１１０…ロジック回路、１１２，１１４…回路ブロック、１１６…第２マルチプレクサ、１２０…アンプ、１２２…インタフェース回路、２００…クーロンカウンタ回路、２０２…、３００…電子機器、３０２…バッテリ、３０４…電流センサ、３０６…マイコン、３０８…充電回路、３１０…負荷、Ｓ２…デジタル信号、Ｓ３…期待値、Ｓ４…診断データ、Ｓ５…しきい値。 100... A/D conversion circuit, 102... Reference voltage source, 104... First multiplexer, 106... A/D converter, 108... Memory, 110... Logic circuit, 112, 114... Circuit block, 116... Second multiplexer, 120 ...Amplifier, 122... Interface circuit, 200... Coulomb counter circuit, 202..., 300... Electronic device, 302... Battery, 304... Current sensor, 306... Microcomputer, 308... Charging circuit, 310... Load, S2... Digital signal, S3 ... Expected value, S4... Diagnostic data, S5... Threshold value.

Claims

バッテリの充放電電荷量を計算するクーロンカウンタ回路であって、
差動入力ポートであって、それらの間に前記バッテリの電流を示す検出電圧が入力される差動入力ポートと、
前記差動入力ポートの電位差を、所定電圧を基準として増幅するアンプと、
所定の診断用電圧を生成する基準電圧源と、
前記アンプの出力信号と前記診断用電圧を受け、ひとつを選択する第１マルチプレクサと、
前記所定電圧と接地電圧を受け、ひとつを選択する第２マルチプレクサと、
前記第１マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
正常である前記Ａ／Ｄコンバータに前記診断用電圧を入力したときの前記デジタル信号の期待値に応じた診断データを格納するメモリと、
（i）通常動作時において前記第１マルチプレクサに前記アンプの出力信号を選択させ、前記第２マルチプレクサに前記所定電圧を選択させ、そのとき得られる前記デジタル信号を積算処理するとともに、（ii）自己診断時において前記第１マルチプレクサに前記診断用電圧を選択させ、前記第２マルチプレクサに前記接地電圧を選択させ、そのとき得られる前記デジタル信号と前記診断データの関係にもとづいて、前記Ａ／Ｄコンバータの異常を検出するロジック回路と、
前記ロジック回路が生成した前記バッテリの電流の積算値を示すデータを外部に出力するためのインタフェース回路と、
を備えることを特徴とするクーロンカウンタ回路。 A coulomb counter circuit for calculating the charge/discharge charge of a battery,
A differential input port, which is a differential input port to which a detection voltage indicating the current of the battery is input,
An amplifier that amplifies the potential difference of the differential input port based on a predetermined voltage,
A reference voltage source for generating a predetermined diagnostic voltage,
A first multiplexer that receives the output signal of the amplifier and the diagnostic voltage and selects one;
A second multiplexer that receives the predetermined voltage and the ground voltage and selects one;
An A/D converter for converting the output signal of the first multiplexer into a digital signal;
A memory that stores diagnostic data according to an expected value of the digital signal when the diagnostic voltage is input to the normal A/D converter;
(I) In normal operation, the first multiplexer is caused to select the output signal of the amplifier, the second multiplexer is caused to select the predetermined voltage, and the digital signal obtained at that time is integrated. At the time of diagnosis, the first multiplexer is caused to select the diagnostic voltage, the second multiplexer is caused to select the ground voltage, and the A/D converter is selected based on the relationship between the digital signal and the diagnostic data obtained at that time. A logic circuit that detects abnormalities in
An interface circuit for outputting data indicating the integrated value of the battery current generated by the logic circuit to the outside,
A coulomb counter circuit comprising:

前記ロジック回路は、前記デジタル信号と前記診断データにもとづくしきい値との比較結果にもとづいて、前記Ａ／Ｄコンバータの異常を検出することを特徴とする請求項１に記載のクーロンカウンタ回路。 The Coulomb counter circuit according to claim 1 , wherein the logic circuit detects an abnormality of the A/D converter based on a comparison result between the digital signal and a threshold value based on the diagnostic data.

前記診断データは、上側しきい値を含み、前記ロジック回路は、前記デジタル信号が前記上側しきい値を超えたときに、異常と判定することを特徴とする請求項１または２に記載のクーロンカウンタ回路。 The coulomb according to claim 1 or 2 , wherein the diagnostic data includes an upper threshold value, and the logic circuit determines an abnormality when the digital signal exceeds the upper threshold value. Counter circuit.

前記診断データは、下側しきい値を含み、前記ロジック回路は、前記デジタル信号が前記下側しきい値を下回ったときに、異常と判定することを特徴とする請求項１から３のいずれかに記載のクーロンカウンタ回路。 The diagnostic data may include the lower threshold, the logic circuit, when the digital signal is below the lower threshold, one of claims 1, wherein determining that abnormal 3 The coulomb counter circuit described in Crab.

前記Ａ／Ｄコンバータは、ΔΣＡ／Ｄコンバータであることを特徴とする請求項１から４のいずれかに記載のクーロンカウンタ回路。 The A / D converter, coulomb counter circuit according to any one of claims 1 to 4, characterized in that a Delta-Sigma A / D converter.

アナログ信号を受けるシングルエンドの入力ポートをさらに備え、
前記第１マルチプレクサは、前記アンプの出力信号、前記入力ポートの信号および前記診断用電圧を受け、ひとつを選択することを特徴とする請求項１から５のいずれかに記載のクーロンカウンタ回路。 Further equipped with a single-ended input port for receiving analog signals,
Said first multiplexer, the output signal of the amplifier receives the signal and the diagnostic voltage of said input ports, coulomb counter circuit according to any one of claims 1 to 5, and selects one.

前記ロジック回路は、前記クーロンカウンタ回路の温度に応じて、前記しきい値を変化させることを特徴とする請求項２に記載のクーロンカウンタ回路。 The coulomb counter circuit according to claim 2 , wherein the logic circuit changes the threshold value according to a temperature of the coulomb counter circuit.

ひとつの半導体基板に一体集積化されることを特徴とする請求項１から７のいずれかに記載のクーロンカウンタ回路。 The coulomb counter circuit according to claim 1 , wherein the coulomb counter circuit is integrated on one semiconductor substrate.

バッテリと、
前記バッテリを充電する充電回路と、
前記バッテリの負荷と、
前記バッテリの充放電電荷を検出する請求項１から８のいずれかに記載のクーロンカウンタ回路と、
前記クーロンカウンタ回路の出力にもとづいて、前記バッテリの残量を検出する残量検出回路と、
を備えることを特徴とする電子機器。 A battery,
A charging circuit for charging the battery,
The battery load,
A coulomb counter circuit according to any one of claims 1 to 8 , which detects a charge/discharge charge of the battery,
A remaining amount detection circuit for detecting the remaining amount of the battery based on the output of the coulomb counter circuit,
An electronic device comprising: