JP6734468B2 - バッテリー逆電圧防止システム及び方法 - Google Patents

Description

〔関連出願〕
本願は２０１６年１１月２１日付の韓国特許出願第１０−２０１６−０１５５１０９号に基づいた優先権の利益を主張し、該韓国特許出願の文献に開示された全ての内容は本明細書の一部として包摂される。

本発明は、バッテリー逆電圧防止システムおよび方法に関し、ＰチャネルＭＯＳＦＥＴを含む従来のバッテリー逆電圧防止システムにおいて、ＰチャネルＭＯＳＦＥＴによって発生するキャパシタンスおよび暗電流を制限するために設けられた抵抗によりＰチャネルＭＯＳＦＥＴの開閉が遅れるのを防止するために、既存のＰチャネルＭＯＳＦＥＴゲート端子に追加のＰチャネルＭＯＳＦＥＴを連結してバッテリーの電流が抵抗に流れるのを防止することによって、既存のＰチャネルＭＯＳＦＥＴの開閉遅延時間を減少できるバッテリー逆電圧防止システムおよび方法に関する。

ヒューズは、過電流を遮断して回路やシステムを保護する役割を果たす素子であり、大部分の回路において回路保護または火災などのような二次的な被害を防止するために幅広く活用され、最近、環境に対する関心により環境問題がイッシューになることにつれて、環境問題に大きい影響を及ぼす化石燃料を代替できる環境に優しい新しい再生可能エネルギーに対する関心と需要が増加しており、そのために環境に優しい新しい再生可能エネルギー源の開発に対する必要性が高まっている。

二次電池は、このような化石燃料を代替できるエネルギー源のうちの一つであり、外部電源から供給された電流が正極と負極との間で物質の酸化・還元反応を起こす過程で生成された電気を充電する方式で半永久的な使用が可能な電池である。

二次電池は、化石燃料の使用を画期的に減少できるという一次的な長所だけでなく、エネルギーの使用に応じた副産物が全く発生しないという長所がある。また、使い捨ての一次電池（ｐｒｉｍａｒｙ ｂａｔｔｅｒｙ）とは異なり、二次電池は何度も充電ができるという長所を有している。このような長所により、二次電池は、電気自動車（ＥＶ、Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）、ハイブリッド車両（ＨＶ、Ｈｙｂｒｉｄ Ｖｅｈｉｃｌｅ）、家庭用または産業用として用いられる中大型バッテリーを用いるエネルギー貯蔵システム（Ｅｎｅｒｇｙ Ｓｔｏｒａｇｅ Ｓｙｓｔｅｍ；ＥＳＳ）または無停電電源装置（ＵＰＳ、Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）などの幅広い分野で用いられている。

二次電池は、低容量を必要とする携帯端末などのバッテリーに用いられる場合には適用されないことがあるが、前記のような電気自動車、エネルギー貯蔵システムおよび無停電電源装置のような高容量を必要とする環境では、単位二次電池セル（Ｃｅｌｌ）を複数接合して使用することができる。

このように複数の二次電池セルが接合されてバッテリー形態として用いられる場合、過電流および過電圧などのような異常動作によりバッテリーが過熱し、そのために単位セルが膨らんで破損するなどの問題が発生しうる。このような問題点を補完するために、複数を接合して用いる場合、常に各個別セルの電圧、電流および温度などの種々の状態情報を測定およびモニターして単位セルの過充電または過放電を防止しなければならない。また、外部環境や非正常的な状況によってバッテリーパックの内部回路の連結が切れたり損傷したりする場合に発生しうる逆電圧から負荷が損傷するのを防止しなければならない。

従来は、このようなバッテリーの逆電圧から負荷を保護するために、ダイオードまたはＭＯＳＦＥＴを用いた。ダイオードを用いて逆電圧防止システムを構築する場合、ダイオードの順方向電圧（Ｆｏｒｗａｒｄ ｖｏｌｔａｇｅ）によって実際に回路に印加される電圧の電圧降下が発生して、低い電圧が用いられる回路において駆動され難いという問題点がある。また、ＭＯＳＦＥＴを用いてバッテリーの逆電圧を防止する場合、ダイオードに比べて電圧降下に対する問題点は改善されるが、一般的な状況で瞬間的に逆電圧が印加される場合、ＭＯＳＦＥＴによって発生するキャパシタンスと暗電流を防止するために連結される抵抗によりＭＯＳＦＥＴの開閉が遅れて逆電圧を瞬間的に防ぐことができないという問題点がある。

したがって、ＭＯＳＦＥＴを用いる逆電圧防止システムにおいて、ＭＯＳＦＥＴの開閉が遅れることなく瞬間的に発生する逆電圧を遮断してバッテリーの逆電圧から負荷をより安全に保護する必要性がある。

本発明の目的は、ＰチャネルＭＯＳＦＥＴを含む従来のバッテリー逆電圧防止システムにおいて、ＰチャネルＭＯＳＦＥＴによって発生するキャパシタンスおよび暗電流を制限するために設けられた抵抗によりＰチャネルＭＯＳＦＥＴの開閉が遅れるのを防止するために、既存のＰチャネルＭＯＳＦＥＴゲート端子に追加のＰチャネルＭＯＳＦＥＴを連結してバッテリーの電流が抵抗に流れるのを防止することによって、既存のＰチャネルＭＯＳＦＥＴの開閉遅延時間を減少できるバッテリー逆電圧防止システムおよび方法を提供することにある。

本発明の一実施形態によるバッテリー逆電圧防止システムは、バッテリーと負荷を連結し、前記バッテリーから印加される逆電圧を遮断する第１ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、一側が前記第１ＭＯＳＦＥＴのゲート端子と連結され、他側が接地端子と連結される抵抗部、および前記抵抗部と並列連結された第２ＭＯＳＦＥＴを含み、前記第２ＭＯＳＦＥＴに定電圧が印加される場合、前記第２ＭＯＳＦＥＴがオン状態になって前記抵抗部に流れる前記バッテリーの電流を減少させることによって前記第１ＭＯＳＦＥＴの開閉遅延時間を減少させる。

前記第１および第２ＭＯＳＦＥＴは、Ｐ−チャネルＭＯＳＦＥＴ（Ｐ−ｔｙｐｅ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であってもよい。

前記第２ＭＯＳＦＥＴのソース端子は前記第１ＭＯＳＦＥＴのゲート端子と連結され、前記第２ＭＯＳＦＥＴのドレイン端子は前記接地端子と連結され、前記第２ＭＯＳＦＥＴのゲート端子は前記バッテリーと連結されてもよい。

前記抵抗部は、前記バッテリーの電圧が前記第１ＭＯＳＦＥＴに印加される場合、前記第１ＭＯＳＦＥＴのゲート端子と前記第１ＭＯＳＦＥＴのソース端子との間で発生するキャパシタンスによって前記第１ＭＯＳＦＥＴが誤動作するのを防止し、前記発生するキャパシタンスの値は、下記の数学式１によって算出される。

Ｃ＝Ｑ_gs／Ｖ_gs ＜数学式１＞
ここで、Ｃはキャパシタンス値、Ｑｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電気量、Ｖｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電圧である。

前記第１ＭＯＳＦＥＴの開閉遅延時間は、下記の数学式２によって算出される。

τ＝Ｒ×Ｃ ＜数学式２＞
ここで、τは前記第１ＭＯＳＦＥＴの開閉遅延時間、Ｒは前記抵抗部の抵抗値、Ｃは前記キャパシタンス値である。

前記バッテリー逆電圧防止システムは、前記第１ＭＯＳＦＥＴのゲート端子およびソース端子を連結する第１電圧補正部、および前記第２ＭＯＳＦＥＴのゲート端子およびソース端子を連結する第２電圧補正部を含んでもよく、前記第１および第２電圧補正部は、前記第１および第２ＭＯＳＦＥＴのゲート−ソース間の電圧を各々補正して前記第１および第２ＭＯＳＦＥＴの故障および誤動作を防止する。

前記第１および第２電圧補正部は、一つ以上の定電圧ダイオード（Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ Ｄｉｏｄｅ）を含んでもよい。

前記バッテリーと前記第２ＭＯＳＦＥＴのゲート端子を連結する抵抗をさらに含んでもよく、前記抵抗は、前記第２ＭＯＳＦＥＴのゲート端子と前記第２ＭＯＳＦＥＴのソース端子との間で発生するキャパシタンスによって前記第２ＭＯＳＦＥＴが誤動作するのを防止する。

前記第１および第２ＭＯＳＦＥＴは、Ｎ−チャネルＭＯＳＦＥＴ（Ｎ−ｔｙｐｅ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であってもよい。

本発明の一実施形態によるバッテリー逆電圧防止方法は、第１ＭＯＳＦＥＴがバッテリーと負荷を連結し、前記バッテリーから印加される逆電圧を遮断するステップ、抵抗部が、一側が前記第１ＭＯＳＦＥＴのゲート端子と連結され、他側が接地端子と連結されるステップ、第２ＭＯＳＦＥＴが前記抵抗部と並列連結されるステップ、および前記第２ＭＯＳＦＥＴに定電圧が印加される場合、前記第２ＭＯＳＦＥＴがオン状態になって前記抵抗部に流れる前記バッテリーの電流を減少させることによって前記第１ＭＯＳＦＥＴの開閉遅延時間を減少させるステップを含む。

前記第１および第２ＭＯＳＦＥＴは、Ｐ−チャネルＭＯＳＦＥＴ（Ｐ−ｔｙｐｅ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であってもよい。

前記並列連結されるステップは、前記第２ＭＯＳＦＥＴのソース端子は前記第１ＭＯＳＦＥＴのゲート端子と連結されるステップ、前記第２ＭＯＳＦＥＴのドレイン端子は前記接地端子と連結されるステップ、および前記第２ＭＯＳＦＥＴのゲート端子は前記バッテリーと連結されるステップを含んでもよい。

前記接地端子と連結されるステップは、前記バッテリーの電圧が前記第１ＭＯＳＦＥＴに印加される場合、前記第１ＭＯＳＦＥＴのゲート端子と前記第１ＭＯＳＦＥＴのソース端子との間で発生するキャパシタンスによって前記第１ＭＯＳＦＥＴが誤動作するステップを含んでもよく、前記発生するキャパシタンスの値は、下記の数学式１によって算出される。

Ｃ＝Ｑ_gs／Ｖ_gs ＜数学式１＞
ここで、Ｃはキャパシタンス値、Ｑｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電気量、Ｖｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電圧である。

前記減少させるステップは、下記の数学式２によって前記第１ＭＯＳＦＥＴの開閉遅延時間を算出するステップを含んでもよい。

τ＝Ｒ×Ｃ ＜数学式２＞
ここで、τは前記第１ＭＯＳＦＥＴの開閉遅延時間、Ｒは前記抵抗部の抵抗値、Ｃは前記キャパシタンス値である。

前記バッテリー逆電圧防止方法は、第１電圧補正部が前記第１ＭＯＳＦＥＴのゲート端子およびソース端子を連結するステップ、および第２電圧補正部が前記第２ＭＯＳＦＥＴのゲート端子およびソース端子を連結するステップ、および前記第１および第２電圧補正部が前記第１および第２ＭＯＳＦＥＴのゲート−ソース間の電圧を各々補正して前記第１および第２ＭＯＳＦＥＴの故障および誤動作を防止するステップをさらに含んでもよい。

前記防止するステップは、一つ以上の定電圧ダイオード（Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ Ｄｉｏｄｅ）を含むステップを含んでもよい。

本発明の一側面によれば、チャネルＭＯＳＦＥＴを含む従来のバッテリー逆電圧防止システムにおいて、ＰチャネルＭＯＳＦＥＴによって発生するキャパシタンスおよび暗電流を制限するために設けられた抵抗によりＰチャネルＭＯＳＦＥＴの開閉が遅れるのを防止するために、既存のＰチャネルＭＯＳＦＥＴゲート端子に追加のＰチャネルＭＯＳＦＥＴを連結してバッテリーの電流が抵抗に流れるのを防止することによって、既存のＰチャネルＭＯＳＦＥＴの開閉遅延時間を減少できるバッテリー逆電圧防止システムおよび方法を提供することができる。

本発明の一実施形態によるバッテリー逆電圧防止システムが適用される電気自動車を概略的に示す図である。 ＰチャネルＭＯＳＦＥＴを含む従来のバッテリー逆電圧防止システムを概略的に示す図である。 本発明の一実施形態によるバッテリー逆電圧防止システムを概略的に示す図である。 本発明の一実施形態によるバッテリー逆電圧防止システムを概略的に示す図である。 従来のバッテリー逆電圧防止システムを用いた場合のＰチャネルＭＯＳＦＥＴの開閉遅延時間グラフと本発明の一実施形態によるバッテリー逆電圧防止システムを用いた場合のＰチャネルＭＯＳＦＥＴの開閉遅延時間グラフを比較した図である。 本発明の他の一実施形態によるバッテリー逆電圧防止システムを概略的に示す図である。 本発明の一実施形態によるバッテリー逆電圧防止方法を説明するためのフローチャートである。

本発明を添付図面を参照して詳細に説明すれば以下のとおりである。ここで、繰り返される説明、本発明の要旨を不要に濁す恐れのある公知機能及び構成に関する詳細な説明は省略する。本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。よって、図面での要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

明細書の全体にかけて、ある部分がある構成要素を「含む」とする時、これは、特に反対の記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含んでもよいことを意味する。

また、明細書に記載された「．．．部」という用語は一つ以上の機能や動作を処理する単位を意味し、これは、ハードウェアやソフトウェアまたはハードウェア及びソフトウェアの結合で実現されることができる。

図１は、本発明の一実施形態によるバッテリー逆電圧防止システムが適用される電気自動車を概略的に示す図である。

図１に本発明の一実施形態によるバッテリー逆電圧防止システム１００が電気自動車１に適用された例が示されているが、本発明の一実施形態によるバッテリー逆電圧防止システム１００は、電気自動車１の他にも家庭用または産業用エネルギー貯蔵システム（Ｅｎｅｒｇｙ Ｓｔｏｒａｇｅ Ｓｙｓｔｅｍ；ＥＳＳ）や無停電電源装置（Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ；ＵＰＳ）システムなどの二次電池が適用できる分野であれば、いかなる技術分野に適用されてもよい。

電気自動車１は、バッテリー１０、ＢＭＳ（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）２０、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）３０、インバータ４０およびモータ５０を含むことができる。

バッテリー１０は、後述するモータ５０に駆動力を提供して電気自動車１を駆動させる電気エネルギー源であってもよい。バッテリー１０は、モータ５０および／または内燃機関（図示せず）の駆動に応じて後述するインバータ４０によって充電または放電される。ここで、バッテリー１０の種類は特に限定されず、例えば、バッテリー１０はリチウムイオン電池、リチウムポリマー電池、ニッケルカドミウム電池、ニッケル水素電池、ニッケル亜鉛電池などで構成されることができる。

また、バッテリー１０は、複数の電池セルが直列および／または並列に連結された電池パックで形成される。そして、バッテリー１０は一つ以上の電池パックを含むことができる。

ＢＭＳ２０は、バッテリー１０の状態を推定し、推定した状態情報を用いてバッテリー１０を管理することができる。例えば、ＢＭＳ２０は、バッテリー１０の残存容量（Ｓｔａｔｅ Ｏｆ Ｃｈａｒｇｉｎｇ；ＳＯＣ）、残存寿命（Ｓｔａｔｅ Ｏｆ Ｈｅａｌｔｈ；ＳＯＨ）、最大入出力電力許容量、出力電圧などのバッテリー１０の状態情報を推定し管理することができる。そして、ＢＭＳ２０は、このような状態情報を用いてバッテリー１０の充電または放電を制御し、さらにはバッテリー１０の交替時期を推定することができる。

ＢＭＳ２０は、後述する本発明の一実施形態によるバッテリー逆電圧防止システム１００を含むか、またはバッテリー逆電圧防止システム１００と連結して動作することができる。ＢＭＳ２０は、バッテリー１０の逆電圧が発生する場合、バッテリーＰチャネルＭＯＳＦＥＴを用いてバッテリー１０の逆電圧から負荷を保護することができる。また、メインＰチャネルＭＯＳＦＥＴのゲート端子と連結された追加のＰチャネルＭＯＳＦＥＴを介してメインＰチャネルＭＯＳＦＥＴの開閉遅延時間を減少させることによって迅速に逆電圧を遮断することができる。

ＥＣＵ３０は、電気自動車１の状態を制御する電子的制御装置であってもよい。例えば、ＥＣＵ３０は、アクセラレータ（ａｃｃｅｌｅｒａｔｏｒ）、ブレーキ（ｂｒｅａｋ）、速度などの情報に基づいてトルク程度を決定し、モータ５０の出力がトルク情報に合うように制御することができる。また、ＥＣＵ３０は、ＢＭＳ２０によってバッテリー１０が充電または放電されるようにインバータ４０に制御信号を送ることができる。

インバータ４０は、ＥＣＵ３０の制御信号に基づいてバッテリー１０が充電または放電されるようにすることができる。

モータ５０は、バッテリー１０の電気エネルギーを用いてＥＣＵ３０から伝達される制御情報（例えば、トルク情報）に基づいて電気自動車１を駆動することができる。

以下では、図２を参照して従来のバッテリー逆電圧防止システム１００について説明する。

図２は、ＰチャネルＭＯＳＦＥＴを含む従来のバッテリー逆電圧防止システムを概略的に示す図である。

図２を参照すれば、従来のバッテリー逆電圧防止システムは、一つのＰチャネルＭＯＳＦＥＴ１１０を用いてバッテリー１０の逆電圧から負荷を保護した。バッテリー１０の定電圧がＰチャネルＭＯＳＦＥＴ２０に印加される場合、ＰチャネルＭＯＳＦＥＴ２０のソース端子とゲート端子との間でキャパシタンスが発生する。発生したキャパシタンスはＰチャネルＭＯＳＦＥＴ２０の正常動作を妨害しうるため、従来のバッテリー逆電圧防止システムはゲート端子に抵抗３０を連結することによってキャパシタンスを制限した。また、ＰチャネルＭＯＳＦＥＴ２０のソース端子とゲート端子間の電圧からＰチャネルＭＯＳＦＥＴ２０が故障するのを防止するために、電圧補正のためのツェナーダイオード（Ｚｅｎｅｒ Ｄｉｏｄｅ）４０を含んで構成した。しかし、従来のバッテリー逆電圧防止システムは、抵抗３０によりＰチャネルＭＯＳＦＥＴ２０の開閉が遅れる開閉遅延時間が発生するという問題があり、そのためにバッテリー１０の逆電圧が迅速に遮断されることができず負荷が損傷する恐れがある。よって、これを改善する必要性があった。

以下では、図３〜図５を参照して本発明の一実施形態によるバッテリー逆電圧防止システム１００について説明する。

図３および４は、本発明の一実施形態によるバッテリー逆電圧防止システムを概略的に示す図である。

図３および図４を参照すれば、本発明の一実施形態によるバッテリー逆電圧防止システム１００は、第１ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１１０、抵抗部１２０および第２ＭＯＳＦＥＴ１３０を含んで構成されることができる。

図３および図４に示されたバッテリー逆電圧防止システム１００は一実施形態によるものであり、その構成要素が図３および図４に示された実施形態に限定されるものではなく、必要に応じて付加、変更または削除されてもよい。

第１ＭＯＳＦＥＴ１１０は、バッテリー１０と負荷を連結し、前記バッテリーから印加される逆電圧を遮断することができる。ここで、第１ＭＯＳＦＥＴ１１０は、Ｐ−チャネルＭＯＳＦＥＴ（Ｐ−ｔｙｐｅ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であってもよい。Ｐ−チャネルＭＯＳＦＥＴは、ＭＯＳにおいてチャネルを形成するキャリアが正孔であるものであり、一般に、Ｐ−チャネルＭＯＳＦＥＴは、ｎ−チャネルＭＯＳＦＥＴより製作が容易であるため、低価のバッテリー逆電圧防止システム１００を製作することができる。

第１ＭＯＳＦＥＴ１１０に定電圧が印加される場合、第１ＭＯＳＦＥＴ１１０のソース端子がゲート端子より所定の電圧だけ高くなり、第１ＭＯＳＦＥＴ１１０はオン状態になって、第１ＭＯＳＦＥＴ１１０のドレイン端子からソース端子方向に電流が流れる。一例として、所定の電圧は３Ｖ〜７Ｖであってもよく、第１ＭＯＳＦＥＴ１１０のソース端子とゲート端子間の電圧差が３Ｖ〜７Ｖの間に含まれた場合、第１ＭＯＳＦＥＴ１１０がオン状態になることができる。

また、第１ＭＯＳＦＥＴ１１０に逆電圧が印加される場合、第１ＭＯＳＦＥＴ１１０のゲート端子がソース端子より所定の電圧だけ高くなり、この時、第１ＭＯＳＦＥＴ１１０はオフ状態になることができる。

上記のように第１ＭＯＳＦＥＴ１１０をスイッチング素子として用いる場合、第１ＭＯＳＦＥＴのドレイン端子、ソース端子およびゲート端子の間にキャパシタンス（Ｃａｐａｃｉｔａｎｃｅ）が発生しうる。

この時、キャパシタンス値は下記の数学式１によって算出される。

Ｃ＝Ｑ_gs／Ｖ_gs ＜数学式１＞
ここで、Ｃはキャパシタンス値、Ｑｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電気量、Ｖｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電圧である。

上述したように、第１ＭＯＳＦＥＴ１１０に電圧が印加される場合、第１ＭＯＳＦＥＴ１１０のソース端子とゲート端子との間でキャパシタンス値が発生する。このように発生したキャパシタンスは、第１ＭＯＳＦＥＴ１１０の正常な動作を妨害しうる。後述する抵抗部１２０は、このようなキャパシタンスを制限することによって第１ＭＯＳＦＥＴ１１０が正常動作するようにすることができる。

抵抗部１２０は、バッテリー１０の電圧が前記第１ＭＯＳＦＥＴ１１０に印加される場合、前記第１ＭＯＳＦＥＴ１１０のゲート端子と前記第１ＭＯＳＦＥＴのソース端子との間で発生するキャパシタンスによって前記第１ＭＯＳＦＥＴが誤動作するのを防止することができる。このために、抵抗部１２０は、一側が第１ＭＯＳＦＥＴ１１０のゲート端子と連結され、他側が接地端子と連結されることができる。一例として、遷移時間が速く高周波数でＰＷＭ制御をする環境でバッテリー逆電圧防止システム１００を使用しようとする場合、キャパシタンス充放電による電流を無視できないことがある。この場合、駆動装置が故障したり誤動作を引き起こしたりしうる。したがって、第１ＭＯＳＦＥＴ１１０のゲート端子に抵抗部１２０を連結させることによってキャパシタンスおよび電流を制限することができ、それによって第１ＭＯＳＦＥＴ１１０の誤動作および故障を防止することができる。

しかし、スイッチング素子が速く遷移しなければならない環境で第１ＭＯＳＦＥＴ１１０を含むバッテリー逆電圧防止システム１００を用いる場合、抵抗部１２０の抵抗値を増加させなければならない。しかし、抵抗部１２０の抵抗値が増加すると、第１ＭＯＳＦＥＴ１１０の開閉時間を遅延させる。

この時、第１ＭＯＳＦＥＴ１１０の開閉遅延時間は下記の数学式２によって算出される。

τ＝Ｒ×Ｃ ＜数学式２＞
ここで、τは前記第１ＭＯＳＦＥＴの開閉遅延時間、Ｒは前記抵抗部の抵抗値、Ｃは前記キャパシタンス値である。

上述したように、抵抗部１２０の値が大きくなるほど、第１ＭＯＳＦＥＴ１１０の開閉遅延時間は抵抗部１２０の抵抗値に比例して増加し、開閉が遅れることによってスイッチング素子が速く遷移しなければならない環境でこれを使用するのに困難がありうる。

第２ＭＯＳＦＥＴ１３０は、抵抗部１２０と並列連結され、上述した開閉遅延時間を減少させることができる。第２ＭＯＳＦＥＴ１３０も、第１ＭＯＳＦＥＴ１１０と同様にＰチャネルＭＯＳＦＥＴであってもよい。

また、第２ＭＯＳＦＥＴ１３０のソース端子は第１ＭＯＳＦＥＴ１１０のゲート端子と連結され、第２ＭＯＳＦＥＴ１３０のドレイン端子は接地端子と連結され、第２ＭＯＳＦＥＴ１３０のゲート端子はバッテリー１０と連結されることができる。

第１ＭＯＳＦＥＴ１１０に定電圧が印加される場合、第１ＭＯＳＦＥＴ１１０のゲート端子がソース端子より低い電位を有し、それによって第２ＭＯＳＦＥＴ１３０がオン状態になる。オン状態になった第２ＭＯＳＦＥＴ１３０は抵抗部１２０の抵抗値に比べて低い抵抗値を有し、既存の抵抗部１２０を介して接地端子に流れていた電流の大部分が第２ＭＯＳＦＥＴ１３０を介して接地端子に流れる。すなわち、第２ＭＯＳＦＥＴ１３０に定電圧が印加される場合、第２ＭＯＳＦＥＴ１３０がオン状態になって、抵抗部１２０に流れる前記バッテリーの電流を減少させることができる。これにより、抵抗部１２０の抵抗値を下げるかまたは抵抗部１２０を連結しないのと同様の効果を有することができる。

このように、抵抗部１２０の抵抗値を下げるかまたは抵抗部１２０を連結しないのと同様の効果が現れる場合、上述した数学式２によって、第１ＭＯＳＦＥＴ１２０の開閉遅延時間は減少するかまたは無くなる。

図５は、従来のバッテリー逆電圧防止システムを用いた場合のＰチャネルＭＯＳＦＥＴの開閉遅延時間グラフと本発明の一実施形態によるバッテリー逆電圧防止システムを用いた場合のＰチャネルＭＯＳＦＥＴの開閉遅延時間グラフを比較した図である。

より具体的に、図５を参照して説明すれば、第１ＭＯＳＦＥＴ１１０のみを用いる従来のバッテリー逆電圧防止システムを使用する場合、抵抗部１２０の抵抗値により開閉遅延時間が発生し、図５（ａ）のように逆電圧が正しく遮断されることができず、一部の逆電圧が負荷に印加されるようになる。その反面、図５（ｂ）のように第１ＭＯＳＦＥＴ１１０と共に第２ＭＯＳＦＥＴ１３０を用いる場合、抵抗部１２０に流れる電流を減少させて抵抗部１２０の抵抗値を減少させるかまたは抵抗部１２０を連結していない効果をもたらして開閉遅延時間を減少させることができる。

さらに、本発明の一実施形態によるバッテリー逆電圧防止システム１００は、第１電圧補正部１４０および第２電圧補正部１５０を含んで構成されることができる。

第１電圧補正部１４０は第１ＭＯＳＦＥＴ１１０のゲート端子およびソース端子を連結し、第２電圧補正部１５０は第２ＭＯＳＦＥＴのゲート端子およびソース端子を連結することができる。

第１電圧補正部１４０および第２電圧部１５０は、各々、第１ＭＯＳＦＥＴ１１０および第２ＭＯＳＦＥＴ１３０のゲート−ソース間の電圧を補正して第１ＭＯＳＦＥＴ１１０および第２ＭＯＳＦＥＴ１３０の故障および誤動作を防止することができる。バッテリー１０の高電圧が第１ＭＯＳＦＥＴ１１０および第２ＭＯＳＦＥＴ１３０に印加される場合、ゲート端子とソース端子との間に高い電圧が印加される。このような高い電圧は第１ＭＯＳＦＥＴ１１０と第２ＭＯＳＦＥＴ１３０を破損させる恐れがあり、そのために正常に逆電圧を防止することができなくなる。そこで、第１ＭＯＳＦＥＴ１１０のゲート端子とソース端子との間および第２ＭＯＳＦＥＴ１３０のゲート端子とソース端子との間に各々第１電圧補正部１４０および第２電圧補正部１５０を連結することにより、高い電圧を補正して故障および誤動作を防止することができる。一例として、第１電圧補正部１４０および第２電圧補正部１５０は、一つ以上の定電圧ダイオード（Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ Ｄｉｏｄｅ）であってもよい。

他の一実施形態において、一つ以上の定電圧ダイオードと一般的なダイオードを共に用いることによって、より安定的に第１ＭＯＳＦＥＴ１１０および第２ＭＯＳＦＥＴ１３０を保護することができる。

図６は、本発明の他の一実施形態によるバッテリー逆電圧防止システムを概略的に示す図である。

図６を参照すれば、本発明の他の一実施形態によるバッテリー逆電圧防止システム１００において、第１ＭＯＳＦＥＴ１１０および第２ＭＯＳＦＥＴ１３０は、ＮチャネルＭＯＳＦＥＴ（Ｎ−ｔｙｐｅ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であってもよい。この場合、第１ＭＯＳＦＥＴ１１０のゲート端子とバッテリーが連結され、ドレイン端子が接地端子と連結されることができる。また、第１ＭＯＳＦＥＴ１１０がＰチャネルＭＯＳＦＥＴである場合と同様にゲート端子に抵抗部１３０が連結されることができる。この時、バッテリー１０の定電圧が第１ＭＯＳＦＥＴ１１０に印加される場合、第１ＭＯＳＦＥＴ１１０のゲート端子の電位がソース端子より高いことによってオン状態に遷移する。バッテリー１０の逆電圧が第１ＭＯＳＦＥＴ１１０に印加される場合、第１ＭＯＳＦＥＴ１１０のゲート端子の電位はソース端子より低く、第１ＭＯＳＦＥＴ１１０はオフ状態に遷移する。この時、第１ＭＯＳＦＥＴ１１０によって発生するキャパシタンスを制限するために抵抗部１２０が第１ＭＯＳＦＥＴ１１０の抵抗部に連結され、第１ＭＯＳＦＥＴ１１０および第２ＭＯＳＦＥＴ１３０がＰチャネルＭＯＳＦＥＴである場合と同様に第１ＭＯＳＦＥＴ１１０の開閉遅延時間を減少させるために抵抗部１２０と並列に第２ＭＯＳＦＥＴ１３０を連結することができる。抵抗部１２０と連結された第２ＭＯＳＦＥＴ１３０は、バッテリー１０の定電圧が印加される時、オン状態に遷移して抵抗部１２０に流れるバッテリー１０の電流を減少させることができ、それによって抵抗部１２０の抵抗値を減少させるかまたは抵抗部１２０を連結していない効果をもたらす。その後、バッテリー１０の逆電圧が印加される場合、減少した抵抗部１２０の抵抗値により開閉遅延時間が減少してより速く第１ＭＯＳＦＥＴ１１０のオン／オフ状態を遷移させてバッテリー１０の逆電圧から負荷を保護することができる。

図７は、本発明の一実施形態によるバッテリー逆電圧防止方法を説明するためのフローチャートである。

図７を参照すれば、本発明の一実施形態によるバッテリー逆電圧防止方法（Ｓ１００）が開始されれば、バッテリーの定電圧が第１ＭＯＳＦＥＴに印加される（Ｓ１０１）。ステップ（Ｓ１０１）で印加されたバッテリーの定電圧により第１ＭＯＳＦＥＴはオン状態に遷移する（Ｓ１０２）。ステップ（Ｓ１０１およびＳ１０２）においてバッテリーの定電圧により第１ＭＯＳＦＥＴのドレイン端子、ソース端子およびゲート端子の間にキャパシタンスが発生する。このようなキャパシタンスは第１ＭＯＳＦＥＴの正常な動作を妨害しうるため、第１ＭＯＳＦＥＴのゲート端子に抵抗部を連結することによってキャパシタンスを制限する。抵抗部によって第１ＭＯＳＦＥＴの開閉遅延時間が発生するのを防止するために、抵抗部と並列連結された第２ＭＯＳＦＥＴは、ステップ（Ｓ１０２）において第１ＭＯＳＦＥＴがオン状態に遷移するにつれて共にオン状態に遷移する（Ｓ１０３）。ステップ（Ｓ１０３）において第２ＭＯＳＦＥＴがオン状態になることにより、抵抗部に流れる電流が減少するかまたは無くなり、それによって第１ＭＯＳＦＥＴの開閉遅延時間が減少する（Ｓ１０５）。その後、バッテリーの逆電圧が印加される場合（Ｓ１０６）、第１ＭＯＳＦＥＴは遅れず、速くオフ状態に遷移することによって、バッテリーの逆電圧から負荷を保護する（Ｓ１０７）。

前述したバッテリー逆電圧防止方法は、図面に提示されたフローチャートを参照にして説明された。簡単に説明するために、前記方法は一連のブロックで図示し説明されたが、本発明は前記ブロックの順に限定されず、幾つかのブロックは他のブロックと本明細書で図示し記述されたものとは異なる順にまたは同時に起こってもよく、同一または類似した結果を達成する様々な他の分枝、流れ経路およびブロックの順が実現されてもよい。また、本明細書に記述された方法を実現するために示された全てのブロックが要求されなくてもよい。

以上、本発明の特定の実施形態を図示し説明したが、本発明の技術思想は添付された図面と前記説明の内容に限定されず、本発明の思想を逸脱しない範囲内で様々な形態の変形が可能であるのは本分野の通常の知識を有する者にとって明らかなことであり、このような形態の変形は本発明の精神に違背しない範囲内で本発明の特許請求の範囲に属するとみなすことができる。

Claims (12)

1. バッテリー逆電圧防止システムであって、
   バッテリーと負荷を連結し、前記バッテリーから印加される逆電圧を遮断する第１ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、
   一側が前記第１ＭＯＳＦＥＴのゲート端子と連結され、他側が接地端子と連結される抵抗部、及び、
   前記抵抗部と並列連結された第２ＭＯＳＦＥＴを備えてなり、
   前記第２ＭＯＳＦＥＴに定電圧が印加される場合、前記第２ＭＯＳＦＥＴがオン状態になって前記抵抗部に流れる前記バッテリーの電流を減少させることによって前記第１ＭＯＳＦＥＴの開閉遅延時間を減少させるものであり、
   前記第１ＭＯＳＦＥＴのゲート端子及びソース端子を連結する第１電圧補正部、及び、
   前記第２ＭＯＳＦＥＴのゲート端子及びソース端子を連結する第２電圧補正部を備え、
   前記第１電圧補正部及び前記第２電圧補正部は、
   前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴのゲート−ソース間の電圧を各々補正して前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴの故障及び誤動作を防止することを特徴とする、バッテリー逆電圧防止システム。
2. 前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴは、Ｐ−チャネルＭＯＳＦＥＴ（Ｐ−ｔｙｐｅ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であることを特徴とする、請求項１に記載のバッテリー逆電圧防止システム。
3. 前記第２ＭＯＳＦＥＴのソース端子は前記第１ＭＯＳＦＥＴのゲート端子と連結され、
   前記第２ＭＯＳＦＥＴのドレイン端子は前記接地端子と連結され、
   前記第２ＭＯＳＦＥＴのゲート端子は前記バッテリーと連結されることを特徴とする、請求項１に記載のバッテリー逆電圧防止システム。
4. 前記抵抗部は、
   前記バッテリーの電圧が前記第１ＭＯＳＦＥＴに印加される場合、前記第１ＭＯＳＦＥＴのゲート端子と前記第１ＭＯＳＦＥＴのソース端子との間で発生するキャパシタンスによって前記第１ＭＯＳＦＥＴが誤動作するのを防止し、
   前記発生するキャパシタンスの値は、下記の数学式１によって算出されることを特徴とする、請求項１に記載のバッテリー逆電圧防止システム。
   Ｃ＝Ｑ_gs／Ｖ_gs ＜数学式１＞
   〔数学式１中、
   Ｃはキャパシタンス値であり、
   Ｑｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電気量であり、
   Ｖｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電圧である。〕
5. 前記第１ＭＯＳＦＥＴの開閉遅延時間は、
   下記の数学式２によって算出されることを特徴とする、請求項４に記載のバッテリー逆電圧防止システム。
   τ＝Ｒ×Ｃ ＜数学式２＞
   〔数学式２中、
   τは前記第１ＭＯＳＦＥＴの開閉遅延時間であり、
   Ｒは前記抵抗部の抵抗値であり、
   Ｃは前記キャパシタンス値である。〕
6. 前記第１電圧補正部及び前記第２電圧補正部は、一つ以上の定電圧ダイオード（Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ Ｄｉｏｄｅ）を備えてなることを特徴とする、請求項１に記載のバッテリー逆電圧防止システム。
7. バッテリー逆電圧防止方法であって、
   第１ＭＯＳＦＥＴがバッテリーと負荷を連結し、前記バッテリーから印加される逆電圧を遮断するステップ、
   抵抗部が、一側が前記第１ＭＯＳＦＥＴのゲート端子と連結され、他側が接地端子と連結されるステップ、
   第２ＭＯＳＦＥＴが前記抵抗部と並列連結されるステップ、及び
   前記第２ＭＯＳＦＥＴに定電圧が印加される場合、前記第２ＭＯＳＦＥＴがオン状態になって前記抵抗部に流れる前記バッテリーの電流を減少させることによって前記第１ＭＯＳＦＥＴの開閉遅延時間を減少させるステップを含んでなり、
   前記バッテリー逆電圧防止方法は、
   第１電圧補正部が前記第１ＭＯＳＦＥＴのゲート端子及びソース端子を連結するステップ、
   第２電圧補正部が前記第２ＭＯＳＦＥＴのゲート端子及びソース端子を連結するステップ、及び、
   前記第１電圧補正部及び前記第２電圧補正部が前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴのゲート−ソース間の電圧を各々補正して前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴの故障及び誤動作を防止するステップ、をさらに含んでなることを特徴とする、バッテリー逆電圧防止方法。
8. 前記第１ＭＯＳＦＥＴ及び前記第２ＭＯＳＦＥＴは、Ｐ−チャネルＭＯＳＦＥＴ（Ｐ−ｔｙｐｅ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であることを特徴とする、請求項７に記載のバッテリー逆電圧防止方法。
9. 前記並列連結されるステップは、
   前記第２ＭＯＳＦＥＴのソース端子は前記第１ＭＯＳＦＥＴのゲート端子と連結されるステップ、
   前記第２ＭＯＳＦＥＴのドレイン端子は前記接地端子と連結されるステップ、及び
   前記第２ＭＯＳＦＥＴのゲート端子は前記バッテリーと連結されるステップを含んでなることを特徴とする、請求項７に記載のバッテリー逆電圧防止方法。
10. 前記接地端子と連結されるステップは、
    前記バッテリーの電圧が前記第１ＭＯＳＦＥＴに印加される場合、前記第１ＭＯＳＦＥＴのゲート端子と前記第１ＭＯＳＦＥＴのソース端子との間で発生するキャパシタンスによって前記第１ＭＯＳＦＥＴが誤動作するステップを含み、
    前記発生するキャパシタンスの値は、下記の数学式１によって算出されることを特徴とする、請求項７に記載のバッテリー逆電圧防止方法。
    Ｃ＝Ｑ_gs／Ｖ_gs ＜数学式１＞
    〔数学式１中、
    Ｃはキャパシタンス値であり、
    Ｑｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電気量であり、
    Ｖｇｓは前記第１ＭＯＳＦＥＴのゲート−ソース間の電圧である。〕
11. 前記減少させるステップは、
    下記の数学式２によって前記第１ＭＯＳＦＥＴの開閉遅延時間を算出するステップを含むことを特徴とする、請求項１０に記載のバッテリー逆電圧防止方法。
    τ＝Ｒ×Ｃ ＜数学式２＞
    〔数学式２中、
    τは前記第１ＭＯＳＦＥＴの開閉遅延時間であり、
    Ｒは前記抵抗部の抵抗値であり、
    Ｃは前記キャパシタンス値である。〕
12. 前記防止するステップは、一つ以上の定電圧ダイオード（Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ Ｄｉｏｄｅ）を備えるステップを含んでなることを特徴とする、請求項１１に記載のバッテリー逆電圧防止方法。