JP6707922B2

JP6707922B2 - Physical quantity sensor

Info

Publication number: JP6707922B2
Application number: JP2016050951A
Authority: JP
Inventors: 水野　健太朗; 健太朗水野; 英人嶋田
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2016-03-15
Filing date: 2016-03-15
Publication date: 2020-06-10
Anticipated expiration: 2036-03-15
Also published as: JP2017166908A

Description

本明細書で開示する技術は、物理量センサに関する。 The technology disclosed in the present specification relates to a physical quantity sensor.

圧力、加速度、角速度、磁界又は温度等に例示される物理量を測定するための物理量センサが開発されており、その一例が特許文献１−３に開示されている。この種の物理量センサは、物理量の変化に応じて抵抗値が変化する抵抗変化型の検知部を有しており、検知部の抵抗変化を電圧変化として取得することで物理量を測定するように構成されている。 A physical quantity sensor for measuring a physical quantity exemplified by pressure, acceleration, angular velocity, magnetic field or temperature has been developed, and one example thereof is disclosed in Patent Documents 1-3. This type of physical quantity sensor has a resistance change type detection unit whose resistance value changes according to the change of the physical quantity, and is configured to measure the physical quantity by acquiring the resistance change of the detection unit as a voltage change. Has been done.

特開昭６３−１１８６２９号公報JP-A-63-118629 特開平１−３１６９７４号公報JP-A-1-316974 特開２００６−２０８１４５号公報JP, 2006-208145, A

物理量センサの消費電力を抑えるために、駆動電圧の低電圧化が進められている。従来の物理量センサでは、駆動電圧が低くなると、駆動電圧に比例する出力電圧も低下するので、測定感度が低下する。低駆動電圧でも高い測定感度を有する物理量センサが必要とされている。 In order to suppress the power consumption of the physical quantity sensor, the drive voltage is being reduced. In the conventional physical quantity sensor, when the driving voltage becomes lower, the output voltage proportional to the driving voltage also lowers, so that the measurement sensitivity lowers. There is a need for a physical quantity sensor that has high measurement sensitivity even at low drive voltage.

本明細書で開示する物理量センサの一実施形態は、検知部、パルス発生回路及び時間差計測回路を備える。検知部は、第１抵抗値を有する第１検知部と第２抵抗値を有する第２検知部を有する。検知部は、第１検知部の第１抵抗値を含むＲＣ回路の第１時定数と第２検知部の第２抵抗値を含むＲＣ回路の第２時定数の相対値が、物理量の変化に応じて変化するように構成されている。パルス発生回路は、第１検知部と第２検知部の共通入力端子にパルス信号を入力するように構成されている。時間差計測回路は、第１検知部の第１出力端子及び第２検知部の第２出力端子に接続されている。時間差計測回路は、第１検知部を伝播するパルス信号を第１時定数に基づいて遅延させた第１遅延パルス信号を生成し、第２検知部を伝播するパルス信号を第２時定数に基づいて遅延させた第２遅延パルス信号を生成する。時間差計測回路はさらに、第１遅延パルス信号と第２遅延パルス信号の時間差を計測するように構成されている。 One embodiment of the physical quantity sensor disclosed in the present specification includes a detection unit, a pulse generation circuit, and a time difference measurement circuit. The detection unit has a first detection unit having a first resistance value and a second detection unit having a second resistance value. The detection unit determines that the relative value of the first time constant of the RC circuit including the first resistance value of the first detection unit and the second time constant of the RC circuit including the second resistance value of the second detection unit causes a change in the physical quantity. It is configured to change accordingly. The pulse generation circuit is configured to input a pulse signal to the common input terminal of the first detection unit and the second detection unit. The time difference measuring circuit is connected to the first output terminal of the first detector and the second output terminal of the second detector. The time difference measuring circuit generates a first delayed pulse signal by delaying a pulse signal propagating through the first detection unit based on a first time constant, and generates a pulse signal propagating through the second detection unit based on a second time constant. A delayed second pulse signal is generated. The time difference measuring circuit is further configured to measure the time difference between the first delayed pulse signal and the second delayed pulse signal.

上記実施形態の物理量センサは、第１検知部の第１時定数と第２検知部の第２時定数の相対値の変化を第１遅延パルス信号と第２遅延パルス信号の時間差に変換する。上記実施形態の物理量センサは、その時間差を計測することで、第１検知部の第１時定数と第２検知部の第２時定数の相対値の変化、即ち、物理量の変化を測定することができる。上記実施形態の物理量センサは、第１検知部の第１時定数と第２検知部の第２時定数に基づいて、第１遅延パルス信号と第２遅延パルス信号の時間差を得ることができる。このため、上記実施形態の物理量センサは、低駆動電圧でも高い測定感度を有することができる。 The physical quantity sensor of the above embodiment converts a change in the relative value of the first time constant of the first detection unit and the second time constant of the second detection unit into the time difference between the first delayed pulse signal and the second delayed pulse signal. The physical quantity sensor according to the above-described embodiment measures a change in the relative value of the first time constant of the first detection unit and the second time constant of the second detection unit, that is, a change in the physical quantity by measuring the time difference. You can The physical quantity sensor of the above embodiment can obtain the time difference between the first delayed pulse signal and the second delayed pulse signal based on the first time constant of the first detection unit and the second time constant of the second detection unit. Therefore, the physical quantity sensor of the above embodiment can have high measurement sensitivity even at a low drive voltage.

物理量センサの概略を示す回路ブロック図である。It is a circuit block diagram which shows the outline of a physical quantity sensor. 物理量センサの概略を示す回路図である。It is a circuit diagram which shows the outline of a physical quantity sensor. 物理量センサのタイミングチャートを示す。The timing chart of a physical quantity sensor is shown. バッファ回路が有する電流制御型インバータの一例の回路図を示す。FIG. 3 is a circuit diagram showing an example of a current control type inverter included in a buffer circuit. 電流制御型インバータを有するバッファ回路の一例の回路図を示す。The circuit diagram of an example of the buffer circuit which has a current control type inverter is shown. バッファ回路が有する電流制御型インバータの他の一例の回路図を示す。The circuit diagram of another example of the current control type inverter which a buffer circuit has is shown. 電流制御型インバータを有するバッファ回路の他の一例の回路図を示す。The circuit diagram of another example of the buffer circuit which has a current control type inverter is shown. 磁気検知部の要部斜視図を模式的に示す。The schematic of the principal part perspective view of a magnetic detection part is shown. 磁気検知部の要部平面図を模式的に示す。The model top view of a magnetic sensing part is shown typically. 磁気検知部の等価回路図を示す。The equivalent circuit schematic of a magnetic detection part is shown. 磁界が作用したときに磁気検知部を流れる電流の様子を示す。The state of the electric current which flows through a magnetic detection part when a magnetic field acts is shown.

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。 The features of the technology disclosed in this specification will be summarized below. The technical elements described below are technical elements that are independent of each other, and exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Absent.

本明細書で開示する物理量センサの一実施形態は、検知部、パルス発生回路及び時間差計測回路を備えていてもよい。検知部は、第１抵抗値を有する第１検知部と第２抵抗値を有する第２検知部を有する。検知部は、第１検知部の第１抵抗値を含むＲＣ回路の第１時定数と第２検知部の第２抵抗値を含むＲＣ回路の第２時定数の相対値が、物理量の変化に応じて変化するように構成されている。なお、第１時定数と第２時定数については、双方の時定数が物理量の変化に応じて変化するように構成されていてもよく、あるいは、いずれか一方の時定数が物理量の変化に応じて変化し他方の時定数が物理量の変化に依存せずに固定であってもよい。検知部は、抵抗変化型であってもよく、容量変化型であってもよい。例えば、検知部が抵抗変化型の場合、第１検知部の第１抵抗値と第２検知部の第２抵抗値の相対値が、物理量の変化に応じて変化するように構成されていてもよい。この場合、第１抵抗値と第２抵抗値については、双方の抵抗値が物理量の変化に応じて変化するように構成されていてもよく、あるいは、いずれか一方の抵抗値が物理量の変化に応じて変化し他方の抵抗値が物理量の変化に依存せずに固定であってもよい。測定対象の物理量としては、圧力、加速度、角速度、磁界又は温度等が例示される。例えば、磁界を測定するために、検知部がＭＡＧＦＥＴ型の磁気検知部を有していてもよい。パルス発生回路は、第１検知部と第２検知部の共通入力端子にパルス信号を入力するように構成されている。パルス信号は、初期値がＬｏであってもよく、初期値がＨｉであってもよい。時間差計測回路は、第１検知部の第１出力端子及び第２検知部の第２出力端子に接続されている。時間差計測回路は、第１検知部を伝播するパルス信号を第１時定数に基づいて遅延させた第１遅延パルス信号を生成し、第２検知部を伝播するパルス信号を第２時定数に基づいて遅延させた第２遅延パルス信号を生成する。時間差計測回路はさらに、第１遅延パルス信号と第２遅延パルス信号の時間差を計測するように構成されている。 One embodiment of the physical quantity sensor disclosed in the present specification may include a detection unit, a pulse generation circuit, and a time difference measurement circuit. The detection unit has a first detection unit having a first resistance value and a second detection unit having a second resistance value. The detection unit determines that the relative value of the first time constant of the RC circuit including the first resistance value of the first detection unit and the second time constant of the RC circuit including the second resistance value of the second detection unit causes a change in the physical quantity. It is configured to change accordingly. Regarding the first time constant and the second time constant, both time constants may be configured to change according to the change of the physical quantity, or one of the time constants may change according to the change of the physical quantity. And the other time constant may be fixed without depending on the change in the physical quantity. The detection unit may be a resistance change type or a capacitance change type. For example, when the detection unit is a resistance change type, even if the relative value of the first resistance value of the first detection unit and the second resistance value of the second detection unit is configured to change according to the change of the physical quantity. Good. In this case, regarding the first resistance value and the second resistance value, both resistance values may be configured to change according to the change in the physical quantity, or either one of the resistance values may change in the physical quantity. The resistance value of the other resistance may be fixed without depending on the change of the physical quantity. Examples of the physical quantity to be measured include pressure, acceleration, angular velocity, magnetic field, temperature, and the like. For example, the detector may include a MAGFET type magnetic detector to measure the magnetic field. The pulse generation circuit is configured to input a pulse signal to the common input terminal of the first detection unit and the second detection unit. The pulse signal may have an initial value of Lo or an initial value of Hi. The time difference measuring circuit is connected to the first output terminal of the first detector and the second output terminal of the second detector. The time difference measuring circuit generates a first delayed pulse signal by delaying a pulse signal propagating through the first detection unit based on a first time constant, and generates a pulse signal propagating through the second detection unit based on a second time constant. A delayed second pulse signal is generated. The time difference measuring circuit is further configured to measure the time difference between the first delayed pulse signal and the second delayed pulse signal.

上記実施形態の物理量センサでは、時間差計測回路が、第１検知部の第１出力端子に接続されている第１バッファ回路及び第２検知部の第２出力端子に接続されている第２バッファ回路を有していてもよい。この場合、第１バッファ回路は、第１検知部を伝播するパルス信号のエッジ速度を第１時定数に基づいて低速化させた第１低速化パルス信号を整形することによって第１遅延パルス信号を生成するように構成されている。第２バッファ回路は、第２検知部を伝播するパルス信号のエッジ速度を第２時定数に基づいて低速化させた第２低速化パルス信号を整形することによって第２遅延パルス信号を生成するように構成されている。この実施形態の物理量センサでは、バッファ回路が低速化パルス信号を整形して遅延パルス信号を生成する。このため、この実施形態の物理量センサは、バッファ回路の論理しきい値を超えないような微小なノイズに対して高い耐性を有することができる。 In the physical quantity sensor of the above embodiment, the time difference measurement circuit is a first buffer circuit connected to the first output terminal of the first detection unit and a second buffer circuit connected to the second output terminal of the second detection unit. May have. In this case, the first buffer circuit shapes the first delayed pulse signal by shaping the first slowed pulse signal in which the edge speed of the pulse signal propagating through the first detection unit is slowed based on the first time constant. Is configured to generate. The second buffer circuit forms the second delayed pulse signal by shaping the second slowed-down pulse signal in which the edge speed of the pulse signal propagating through the second detector is slowed down based on the second time constant. Is configured. In the physical quantity sensor of this embodiment, the buffer circuit shapes the speed-down pulse signal to generate a delayed pulse signal. Therefore, the physical quantity sensor of this embodiment can have high resistance to minute noise that does not exceed the logical threshold value of the buffer circuit.

上記実施形態の物理量センサでは、第１バッファ回路及び第２バッファ回路の各々がバイアス端子に印加される電圧に依存して動作電流が制限される電流制御型インバータを有していてもよい。この実施形態の物理量センサは、第１バッファ回路と第２バッファ回路の間の遅延時間の差が増大するように動作する。このため、第１遅延パルス信号と第２遅延パルス信号の時間差が大きくなるので、この実施形態の物理量センサは、より高感度に物理量を測定することが可能である。一例では、第１バッファ回路の電流制御型インバータが、バイアス端子にゲートが接続されているｎチャネルＭＯＳトランジスタを有しており、第２バッファ回路の電流制御型インバータが、バイアス端子にゲートが接続されているｎチャネルＭＯＳトランジスタを有していてもよい。この場合、第１バッファ回路の電流制御型インバータのバイアス端子は、第１検知部の第１出力端子に接続されている。第２バッファ回路の電流制御型インバータのバイアス端子は、第２検知部の第２出力端子に接続されている。他の一例では、第１バッファ回路の電流制御型インバータが、バイアス端子にゲートが接続されているｐチャネルＭＯＳトランジスタを有しており、第２バッファ回路の電流制御型インバータが、バイアス端子にゲートが接続されているｐチャネルＭＯＳトランジスタを有していてもよい。この場合、第１バッファ回路の電流制御型インバータのバイアス端子は、第２検知部の前記第２出力端子に接続されている。第２バッファ回路の電流制御型インバータのバイアス端子は、第１検知部の第１出力端子に接続されている。 In the physical quantity sensor of the above embodiment, each of the first buffer circuit and the second buffer circuit may have a current control type inverter in which the operating current is limited depending on the voltage applied to the bias terminal. The physical quantity sensor of this embodiment operates so that the difference in delay time between the first buffer circuit and the second buffer circuit increases. Therefore, the time difference between the first delayed pulse signal and the second delayed pulse signal becomes large, and the physical quantity sensor of this embodiment can measure the physical quantity with higher sensitivity. In one example, the current control type inverter of the first buffer circuit has an n-channel MOS transistor whose gate is connected to the bias terminal, and the current control type inverter of the second buffer circuit has its gate connected to the bias terminal. It may have an n-channel MOS transistor that has been set up. In this case, the bias terminal of the current control type inverter of the first buffer circuit is connected to the first output terminal of the first detector. The bias terminal of the current control type inverter of the second buffer circuit is connected to the second output terminal of the second detector. In another example, the current-controlled inverter of the first buffer circuit has a p-channel MOS transistor whose gate is connected to the bias terminal, and the current-controlled inverter of the second buffer circuit is gated to the bias terminal. May be connected to the p-channel MOS transistor. In this case, the bias terminal of the current control type inverter of the first buffer circuit is connected to the second output terminal of the second detector. The bias terminal of the current control type inverter of the second buffer circuit is connected to the first output terminal of the first detector.

上記実施形態の物理量センサは、極性判定回路をさらに備えていてもよい。極性判定回路は、第１時定数と第２時定数の大小関係に基づいて、第１時定数と第２時定数の相対値の変化極性を判定するように構成されている。ここで、第１時定数と第２時定数の相対値の変化極性とは、一方の時定数の基準としたときに、他方の時定数がその基準時定数に対して増加する場合が正の極性であり、他方の時定数がその基準時定数に対して減少する場合が負の極性である。物理量センサがこのような極性判定回路を備えていると、例えば測定対象の物理量が磁界の場合、物理量センサは磁界の向きを判定することができる。 The physical quantity sensor of the above embodiment may further include a polarity determination circuit. The polarity determination circuit is configured to determine the polarity of change in the relative value of the first time constant and the second time constant based on the magnitude relationship between the first time constant and the second time constant. Here, the change polarity of the relative value of the first time constant and the second time constant is positive when the time constant of one is increased when the time constant of the other is increased with respect to the reference time constant. The polarity is negative and the case where the other time constant decreases with respect to the reference time constant is negative polarity. When the physical quantity sensor includes such a polarity determination circuit, for example, when the physical quantity of the measurement target is a magnetic field, the physical quantity sensor can determine the direction of the magnetic field.

上記実施形態の物理量センサでは、パルス発生回路が、クロック信号を生成する発振回路及びクロック信号を分周してパルス信号を生成する分周回路を有していてもよい。この場合、時間差計測回路は、第１遅延パルス信号と第２遅延パルス信号の時間差を、発振回路が生成するクロック信号に基づいてカウントするカウンタ回路を有していてもよい。カウンタ回路で用いるクロック信号に発振回路で生成されるクロック信号を用いることで、カウンタ回路用にクロック信号を生成する発振回路を別途設ける必要がない。 In the physical quantity sensor of the above embodiment, the pulse generation circuit may include an oscillation circuit that generates a clock signal and a frequency divider circuit that frequency-divides the clock signal to generate a pulse signal. In this case, the time difference measuring circuit may include a counter circuit that counts the time difference between the first delay pulse signal and the second delay pulse signal based on the clock signal generated by the oscillation circuit. By using the clock signal generated by the oscillation circuit as the clock signal used in the counter circuit, it is not necessary to separately provide an oscillation circuit for generating the clock signal for the counter circuit.

図１に示されるように、物理量センサ１は、１チップ化された集積回路であり、パルス発生回路２、物理量検知部４及びパルス信号処理回路８を備える。物理量検知部４は、ピエゾ抵抗効果を利用する圧力検知部６を有する。圧力検知部６は、第１検知部６Ａ及び第２検知部６Ｂを有しており、第１検知部６Ａの抵抗値と第２検知部６Ｂの抵抗値の相対値が作用する圧力の変化に応じて変化するように構成されている。 As shown in FIG. 1, the physical quantity sensor 1 is an integrated circuit that is made into one chip, and includes a pulse generation circuit 2, a physical quantity detection unit 4, and a pulse signal processing circuit 8. The physical quantity detection unit 4 has a pressure detection unit 6 that utilizes the piezoresistive effect. The pressure detection unit 6 has a first detection unit 6A and a second detection unit 6B, and a change in pressure applied by the relative value of the resistance value of the first detection unit 6A and the resistance value of the second detection unit 6B It is configured to change accordingly.

図２に示されるように、パルス発生回路２は、発振回路２Ａ及び分周回路２Ｂを有する。発振回路２Ａは、複数のＣＭＯＳインバータがリング状に接続されたリングオシレータを有しており、クロック信号ＣＬＫを生成するように構成されている。クロック信号ＣＬＫは、例えばデューティー比が５０％の矩形波である。分周回路２Ｂは、クロック信号ＣＬＫを低い周波数のパルス信号Ｖ１０に変換するように構成されている。分周回路２Ｂは、例えばクロック信号ＣＬＫの周波数を１／２０４８倍に低周波化する。 As shown in FIG. 2, the pulse generation circuit 2 has an oscillation circuit 2A and a frequency dividing circuit 2B. The oscillator circuit 2A has a ring oscillator in which a plurality of CMOS inverters are connected in a ring shape, and is configured to generate a clock signal CLK. The clock signal CLK is, for example, a rectangular wave with a duty ratio of 50%. The frequency divider circuit 2B is configured to convert the clock signal CLK into a pulse signal V10 having a low frequency. The frequency dividing circuit 2B lowers the frequency of the clock signal CLK by 1/2048, for example.

物理量検知部４の圧力検知部６では、第１検知部６Ａが第１抵抗値Ｒ１を有しており、第２検知部６Ｂが第２抵抗値Ｒ２を有する。第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の増減は、作用する圧力の変化に対して逆向きに変化する。即ち、作用する圧力の変化に対して第１検知部６Ａの第１抵抗値Ｒ１が低下するときは、第２検知部６Ｂの第２抵抗値Ｒ２が増加する。作用する圧力の変化に対して第１検知部６Ａの第１抵抗値Ｒ１が増加するときは、第２検知部６Ｂの第２抵抗値Ｒ２が低下する。このように、圧力検知部６では、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値が作用する圧力の変化に応じて変化するように構成されている。例えば、作用する圧力が増加するときに第１検知部６Ａの第１抵抗値Ｒ１が低下する場合、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値を（Ｒ２−Ｒ１）と定義すると、その相対値（Ｒ２−Ｒ１）は、作用する圧力の増加に対しては正の変化極性を示し、作用する圧力の低下に対しては負の変化極性を示す。第１検知部６Ａと第２検知部６Ｂの共通入力端子６ａにパルス信号Ｖ１０が入力する。第１検知部６Ａの第１出力端子６ｂ及び第２検知部６Ｂの第２出力端子６ｃは、パルス信号処理回路８に接続されている。 In the pressure detection unit 6 of the physical quantity detection unit 4, the first detection unit 6A has a first resistance value R1 and the second detection unit 6B has a second resistance value R2. The increase and decrease of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B change in the opposite direction with respect to the change of the acting pressure. That is, when the first resistance value R1 of the first detection unit 6A decreases with respect to the change in the acting pressure, the second resistance value R2 of the second detection unit 6B increases. When the first resistance value R1 of the first detection unit 6A increases with respect to the change in the acting pressure, the second resistance value R2 of the second detection unit 6B decreases. As described above, in the pressure detection unit 6, the relative value of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B is configured to change in accordance with the change in the applied pressure. Has been done. For example, when the first resistance value R1 of the first detection unit 6A decreases when the acting pressure increases, the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B are When the relative value is defined as (R2-R1), the relative value (R2-R1) shows a positive change polarity with respect to an increase in acting pressure and a negative change with respect to a decrease in acting pressure. Indicates polarity. The pulse signal V10 is input to the common input terminal 6a of the first detection unit 6A and the second detection unit 6B. The first output terminal 6b of the first detection unit 6A and the second output terminal 6c of the second detection unit 6B are connected to the pulse signal processing circuit 8.

物理量検知部４はさらに、第１キャパシタＣ１及び第２キャパシタＣ２を有する。第１キャパシタＣ１は、第１検知部６Ａの第１出力端子６ｂとグランドの間に接続されている。第２キャパシタＣ２は、第２検知部６Ｂの第２出力端子６ｃとグランドの間に接続されている。第１キャパシタＣ１の容量と第２キャパシタＣ２の容量は同一である。第１検知部６Ａの第１抵抗値Ｒ１と第１キャパシタＣ１は、ＲＣ回路を構成する。このため、第１検知部６Ａを伝播したパルス信号Ｖ１０は、ＲＣ回路の時定数に基づいて、その立ち上がりエッジが鈍った波形の第１低速化パルス信号Ｖ１１となる。第２検知部６Ｂの第２抵抗値Ｒ２と第２キャパシタＣ２も、ＲＣ回路を構成する。このため、第２検知部６Ｂを伝播したパルス信号Ｖ１０も、ＲＣ回路の時定数に基づいて、その立ち上がりエッジが鈍った波形の第２低速化パルス信号Ｖ１２となる。第１キャパシタＣ１及び第２キャパシタＣ２は、必要に応じて、省略することができる。この場合、後述する第１バッファ回路１２及び第２バッファ回路１４の各々の入力容量が、これらキャパシタＣ１，Ｃ２を代替することができる。 The physical quantity detection unit 4 further includes a first capacitor C1 and a second capacitor C2. The first capacitor C1 is connected between the first output terminal 6b of the first detector 6A and the ground. The second capacitor C2 is connected between the second output terminal 6c of the second detector 6B and the ground. The capacitance of the first capacitor C1 and the capacitance of the second capacitor C2 are the same. The first resistance value R1 of the first detection unit 6A and the first capacitor C1 form an RC circuit. Therefore, the pulse signal V10 propagating through the first detection unit 6A becomes the first slowing-down pulse signal V11 having a waveform whose rising edge is blunted based on the time constant of the RC circuit. The second resistance value R2 and the second capacitor C2 of the second detection unit 6B also form an RC circuit. Therefore, the pulse signal V10 propagating through the second detector 6B also becomes the second speed-down pulse signal V12 having a blunted rising edge based on the time constant of the RC circuit. The first capacitor C1 and the second capacitor C2 can be omitted if necessary. In this case, the input capacitances of the first buffer circuit 12 and the second buffer circuit 14, which will be described later, can replace the capacitors C1 and C2.

パルス信号処理回路８は、時間差計測回路１０及び極性判定回路２０を有する。詳細は後述するが、時間差計測回路１０は、第１検知部６Ａを伝播するパルス信号Ｖ１０を遅延させた第１遅延パルス信号Ｖｏ１と第２検知部６Ｂを伝播するパルス信号Ｖ１０を遅延させた第２遅延パルス信号Ｖｏ２の時間差を計測するように構成されている。極性判定回路２０は、第１検知部６Ａの第１抵抗値Ｒ１と第１キャパシタＣ１で構成されるＲＣ回路の時定数と第２検知部６Ｂの第２抵抗値Ｒ２と第２キャパシタＣ２で構成されるＲＣ回路の時定数の大小関係に基づいて、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値（Ｒ２−Ｒ１）の変化極性を判定するように構成されている。 The pulse signal processing circuit 8 has a time difference measuring circuit 10 and a polarity determining circuit 20. Although details will be described later, the time difference measuring circuit 10 delays the pulse signal V10 propagating through the first detection unit 6A and delays the pulse signal V10 propagating through the second delay unit 6B and the first delayed pulse signal Vo1. It is configured to measure the time difference between the two delayed pulse signals Vo2. The polarity determination circuit 20 includes a time constant of an RC circuit configured by the first resistance value R1 of the first detection unit 6A and the first capacitor C1 and a second resistance value R2 of the second detection unit 6B and the second capacitor C2. The change polarity of the relative value (R2-R1) of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B is determined based on the magnitude relationship of the time constants of the RC circuit. Is configured to.

時間差計測回路１０は、第１バッファ回路１２、第２バッファ回路１４、ＸＯＲ回路１６及びカウンタ回路１８を有する。第１バッファ回路１２は、一対のＣＭＯＳインバータが直列接続されて構成されており、入力端子が第１検知部６Ａの第１出力端子６ｂに接続されており、出力端子がＸＯＲ回路１６の一方の入力端子に接続されている。第１バッファ回路１２は、第１検知部６Ａを伝播した第１低速化パルス信号Ｖ１１を整形することによって、パルス信号Ｖ１０を遅延させた第１遅延パルス信号Ｖｏ１を生成する。第２バッファ回路１４も、一対のＣＭＯＳインバータが直列接続されて構成されており、入力端子が第２検知部６Ｂの第２出力端子６ｃに接続されており、出力端子がＸＯＲ回路１６の他方の入力端子に接続されている。第２バッファ回路１４は、第２検知部６Ｂを伝播した第２低速化パルス信号Ｖ１２を整形することによって、パルス信号Ｖ１０を遅延させた第２遅延パルス信号Ｖｏ２を生成する。 The time difference measuring circuit 10 has a first buffer circuit 12, a second buffer circuit 14, an XOR circuit 16 and a counter circuit 18. The first buffer circuit 12 is configured by connecting a pair of CMOS inverters in series, the input terminal is connected to the first output terminal 6b of the first detector 6A, and the output terminal is one of the XOR circuits 16. It is connected to the input terminal. The first buffer circuit 12 forms the first delayed pulse signal Vo1 by delaying the pulse signal V10 by shaping the first slowdown pulse signal V11 propagated through the first detection unit 6A. The second buffer circuit 14 is also configured by connecting a pair of CMOS inverters in series, the input terminal is connected to the second output terminal 6c of the second detector 6B, and the output terminal is the other of the XOR circuits 16. It is connected to the input terminal. The second buffer circuit 14 forms the second delayed pulse signal Vo2 by delaying the pulse signal V10 by shaping the second speed reduction pulse signal V12 propagated through the second detection unit 6B.

ＸＯＲ回路１６は、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の排他的論理和である時間差パルス信号Ｖｏ３を生成する。時間差パルス信号Ｖｏ３は、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の立ち上がりエッジ間の時間差に対応する長さのパルス信号である。ＸＯＲ回路１６の出力端子は、カウンタ回路１８の入力端子に接続されている。カウンタ回路１８は、ＸＯＲ回路１６から出力される時間差パルス信号Ｖｏ３の長さを発振回路２Ａのクロック信号ＣＬＫに基づいて計測するように構成されている。カウンタ回路１８は、例えばＤ型フリップフロップで構成されたバイナリカウンタである。カウンタ回路１８は、計測されたクロック数をデジタル出力値ＯＵＴ２として出力するように構成されている。 The XOR circuit 16 generates a time difference pulse signal Vo3 which is an exclusive OR of the first delay pulse signal Vo1 and the second delay pulse signal Vo2. The time difference pulse signal Vo3 is a pulse signal having a length corresponding to the time difference between the rising edges of the first delay pulse signal Vo1 and the second delay pulse signal Vo2. The output terminal of the XOR circuit 16 is connected to the input terminal of the counter circuit 18. The counter circuit 18 is configured to measure the length of the time difference pulse signal Vo3 output from the XOR circuit 16 based on the clock signal CLK of the oscillation circuit 2A. The counter circuit 18 is, for example, a binary counter composed of a D-type flip-flop. The counter circuit 18 is configured to output the measured number of clocks as a digital output value OUT2.

極性判定回路２０は、インバータ２２、ＡＮＤ回路２４及びＲＳフリップフロップ回路２６を有する。インバータ２２は、入力端子が圧力検知部６の共通入力端子６ａに接続されており、出力端子がＲＳフリップフロップ回路２６のリセット端子に接続されている。インバータ２２は、パルス信号Ｖ１０を反転したリセット信号Ｖ１０Ｂを生成し、そのリセット信号Ｖ１０ＢをＲＳフリップフロップ回路２６のリセット端子に入力するように構成されている。ＡＮＤ回路２４は、一方の入力端子が第１バッファ回路１２の出力端子に接続されており、他方の入力端子がＸＯＲ回路１６の出力端子に接続されている。ＡＮＤ回路２４は、第１遅延パルス信号Ｖｏ１と時間差パルス信号Ｖｏ３の論理積であるセット信号Ｖｏ４を生成し、そのセット信号Ｖｏ４をＲＳフリップフロップ回路２６のセット端子に入力するように構成されている。ＲＳフリップフロップ回路２６は、後述するように、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値（Ｒ２−Ｒ１）の変化極性を判定し、その結果を出力端子Ｑにデジタル出力値ＯＵＴ１として出力するように構成されている。 The polarity determination circuit 20 has an inverter 22, an AND circuit 24, and an RS flip-flop circuit 26. The inverter 22 has an input terminal connected to the common input terminal 6a of the pressure detection unit 6, and an output terminal connected to the reset terminal of the RS flip-flop circuit 26. The inverter 22 is configured to generate a reset signal V10B by inverting the pulse signal V10 and input the reset signal V10B to the reset terminal of the RS flip-flop circuit 26. The AND circuit 24 has one input terminal connected to the output terminal of the first buffer circuit 12 and the other input terminal connected to the output terminal of the XOR circuit 16. The AND circuit 24 is configured to generate a set signal Vo4 which is a logical product of the first delay pulse signal Vo1 and the time difference pulse signal Vo3, and input the set signal Vo4 to the set terminal of the RS flip-flop circuit 26. .. The RS flip-flop circuit 26 determines the change polarity of the relative value (R2-R1) of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B, as described later, The result is output to the output terminal Q as a digital output value OUT1.

図３に、物理量センサ１のタイミングチャートを示す。パルス発生回路２から出力されるパルス信号Ｖ１０が圧力検知部６に入力すると、第１検知部６Ａは第１低速化パルス信号Ｖ１１を生成し、第２検知部６Ｂは第２低速化パルス信号Ｖ１２を生成する。この例では、第１検知部６Ａの第１抵抗値Ｒ１は作用する圧力が増加するときに低下するように構成されており、第２検知部６Ｂの第２抵抗値Ｒ２は作用する圧力が増加するときに増加するように構成されている。このため、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力が予荷重よりも増加すると、第１検知部６Ａの第１抵抗値Ｒ１と第１キャパシタＣ１で構成されるＲＣ回路の時定数が第２検知部６Ｂの第２抵抗値Ｒ２と第２キャパシタＣ２で構成されるＲＣ回路の時定数よりも小さくなる。したがって、図３に示すように、第１低速化パルス信号Ｖ１１の立ち上がりエッジの波形（実線）は、第２低速化パルス信号Ｖ１２の立ち上がりエッジの波形（実線）よりも急峻に変化する。換言すると、第１低速化パルス信号Ｖ１１の立ち上がりエッジ速度は、第２低速化パルス信号Ｖ１２の立ち上がりエッジ速度よりも速い。なお、破線で示される第１低速化パルス信号Ｖ１１及び第２低速化パルス信号Ｖ１２の波形は、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力が予荷重よりも低下する場合を示す。 FIG. 3 shows a timing chart of the physical quantity sensor 1. When the pulse signal V10 output from the pulse generation circuit 2 is input to the pressure detection unit 6, the first detection unit 6A generates the first speed reduction pulse signal V11, and the second detection unit 6B the second speed reduction pulse signal V12. To generate. In this example, the first resistance value R1 of the first detection unit 6A is configured to decrease when the acting pressure increases, and the second resistance value R2 of the second detection unit 6B increases the acting pressure. Are configured to increase when Therefore, when the pressure acting on the first detection unit 6A and the second detection unit 6B increases more than the preload, when the RC circuit including the first resistance value R1 of the first detection unit 6A and the first capacitor C1 is used. The constant is smaller than the time constant of the RC circuit configured by the second resistance value R2 of the second detector 6B and the second capacitor C2. Therefore, as shown in FIG. 3, the rising edge waveform (solid line) of the first slowing-down pulse signal V11 changes more rapidly than the rising edge waveform (solid line) of the second slowing-down pulse signal V12. In other words, the rising edge speed of the first slowing-down pulse signal V11 is faster than the rising edge speed of the second slowing-down pulse signal V12. The waveforms of the first slowing-down pulse signal V11 and the second slowing-down pulse signal V12, which are indicated by broken lines, indicate the case where the pressure acting on the first detection unit 6A and the second detection unit 6B is lower than the preload. ..

第１低速化パルス信号Ｖ１１が第１バッファ回路１２の論理しきい値を超えると、第１バッファ回路１２は、第１低速化パルス信号Ｖ１１を整形し、第１遅延パルス信号Ｖｏ１を生成する。第２低速化パルス信号Ｖ１２が第２バッファ回路１４の論理しきい値を超えると、第２バッファ回路１４は、第２低速化パルス信号Ｖ１２を整形し、第２遅延パルス信号Ｖｏ２を生成する。上記したように、第１低速化パルス信号Ｖ１１の立ち上がりエッジ速度が第２低速化パルス信号Ｖ１２の立ち上がりエッジ速度よりも速いので、第１遅延パルス信号Ｖｏ１が第２遅延パルス信号Ｖｏ２よりも先に立ち上がる。ＸＯＲ回路１６は、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の排他的論理和である時間差パルス信号Ｖｏ３を生成する。時間差パルス信号Ｖｏ３は、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の立ち上がりエッジ間の時間差に対応する。 When the first speed reduction pulse signal V11 exceeds the logical threshold value of the first buffer circuit 12, the first buffer circuit 12 shapes the first speed reduction pulse signal V11 and generates the first delay pulse signal Vo1. When the second speed reduction pulse signal V12 exceeds the logical threshold value of the second buffer circuit 14, the second buffer circuit 14 shapes the second speed reduction pulse signal V12 and generates the second delay pulse signal Vo2. As described above, since the rising edge speed of the first slowing pulse signal V11 is faster than the rising edge speed of the second slowing pulse signal V12, the first delay pulse signal Vo1 precedes the second delay pulse signal Vo2. stand up. The XOR circuit 16 generates a time difference pulse signal Vo3 which is an exclusive OR of the first delay pulse signal Vo1 and the second delay pulse signal Vo2. The time difference pulse signal Vo3 corresponds to the time difference between the rising edges of the first delay pulse signal Vo1 and the second delay pulse signal Vo2.

カウンタ回路１８は、時間差パルス信号Ｖｏ３の長さをクロック信号ＣＬＫに基づいて計測する。この例では、カウンタ回路１８のクロック数が「Ｎ」として計測されている。カウンタ回路１８は、計測されたクロック数Ｎをデジタル出力値ＯＵＴ２として出力する。 The counter circuit 18 measures the length of the time difference pulse signal Vo3 based on the clock signal CLK. In this example, the number of clocks of the counter circuit 18 is measured as “N”. The counter circuit 18 outputs the measured clock number N as a digital output value OUT2.

上記したように、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２は、作用する圧力に応じて変化する。さらに、第１検知部６Ａを伝播した第１低速化パルス信号Ｖ１１の立ち上がりエッジ速度は、第１検知部６Ａの第１抵抗値Ｒ１と第１キャパシタＣ１で構成されるＲＣ回路の時定数に依存する。このため、第１遅延パルス信号Ｖｏ１が立ち上がるタイミングは、第１検知部６Ａに作用する圧力に依存する。同様に、第２検知部６Ｂを伝播した第２低速化パルス信号Ｖ１２の立ち上がりエッジ速度は、第２検知部６Ｂの第２抵抗値Ｒ２と第２キャパシタＣ２で構成されるＲＣ回路の時定数に依存する。このため、第２遅延パルス信号Ｖｏ２が立ち上がるタイミングは、第２検知部６Ｂに作用する圧力に依存する。したがって、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の立ち上がりエッジ間の時間差に対応する時間差パルス信号Ｖｏ３は、圧力検知部６に作用する圧力に依存する。これにより、カウンタ回路１８のデジタル出力値ＯＵＴ２は、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力の大きさを反映する。 As described above, the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B change according to the acting pressure. Furthermore, the rising edge speed of the first slowdown pulse signal V11 propagated through the first detection unit 6A depends on the time constant of the RC circuit configured by the first resistance value R1 of the first detection unit 6A and the first capacitor C1. To do. Therefore, the timing at which the first delay pulse signal Vo1 rises depends on the pressure acting on the first detection unit 6A. Similarly, the rising edge speed of the second slowdown pulse signal V12 propagated through the second detection unit 6B is set to the time constant of the RC circuit configured by the second resistance value R2 of the second detection unit 6B and the second capacitor C2. Dependent. Therefore, the timing at which the second delay pulse signal Vo2 rises depends on the pressure acting on the second detection unit 6B. Therefore, the time difference pulse signal Vo3 corresponding to the time difference between the rising edges of the first delay pulse signal Vo1 and the second delay pulse signal Vo2 depends on the pressure acting on the pressure detection unit 6. Thereby, the digital output value OUT2 of the counter circuit 18 reflects the magnitude of the pressure acting on the first detection unit 6A and the second detection unit 6B.

上記したように、この例では、第１検知部６Ａの第１抵抗値Ｒ１は作用する圧力が増加するときに低下するように構成されており、第２検知部６Ｂの第２抵抗値Ｒ２は作用する圧力が増加するときに増加するように構成されている。また、図３のタイミングチャートは、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力が予荷重よりも増加する場合を例示する。このため、第１遅延パルス信号Ｖｏ１と時間差パルス信号Ｖｏ３の論理積であるセット信号Ｖｏ４は、「Ｈｉ」となる。このため、ＲＳフリップフロップ回路２６のデジタル出力値ＯＵＴ１が「Ｈｉ」となる。即ち、ＲＳフリップフロップ回路２６のデジタル出力値ＯＵＴ１が「Ｈｉ」のときは、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値（Ｒ２−Ｒ１）の変化極性が正であることを示しており、このことは、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力が予荷重よりも増加していることを示す。一方、ＲＳフリップフロップ回路２６のデジタル出力値ＯＵＴ１が「Ｌｏ」のときは、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値（Ｒ２−Ｒ１）の変化極性が負であることを示しており、このことは、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力が予荷重よりも低下していることを示す。 As described above, in this example, the first resistance value R1 of the first detection unit 6A is configured to decrease when the acting pressure increases, and the second resistance value R2 of the second detection unit 6B is It is arranged to increase as the pressure exerted increases. Further, the timing chart of FIG. 3 illustrates a case where the pressure acting on the first detection unit 6A and the second detection unit 6B increases more than the preload. Therefore, the set signal Vo4, which is the logical product of the first delay pulse signal Vo1 and the time difference pulse signal Vo3, becomes “Hi”. Therefore, the digital output value OUT1 of the RS flip-flop circuit 26 becomes "Hi". That is, when the digital output value OUT1 of the RS flip-flop circuit 26 is “Hi”, the relative value (R2-R1) of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B. ) Indicates that the change polarity is positive, which means that the pressure acting on the first detection unit 6A and the second detection unit 6B is greater than the preload. On the other hand, when the digital output value OUT1 of the RS flip-flop circuit 26 is "Lo", the relative value (R2-R1) of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B. ) Is negative, which means that the pressure acting on the first detection unit 6A and the second detection unit 6B is lower than the preload.

このように、物理量センサ１は、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値（Ｒ２−Ｒ１）の大きさを、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の時間差に変換する。物理量センサ１は、その時間差を計測することで、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値（Ｒ２−Ｒ１）の大きさ、即ち、作用する圧力の大きさを測定することができる。物理量センサ１は、第１検知部６Ａの第１抵抗値Ｒ１と第１キャパシタＣ１で構成されるＲＣ回路の時定数と第２検知部６Ｂの第２抵抗値Ｒ２と第２キャパシタＣ２で構成されるＲＣ回路の時定数に基づいて、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の時間差を得ることができる。このため、物理量センサ１は、駆動電圧に依存せずに、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の時間差を得ることができる。したがって、物理量センサ１は、低駆動電圧でも高い測定感度を有することができる。 As described above, the physical quantity sensor 1 determines the magnitude of the relative value (R2-R1) of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B as the first delayed pulse signal. It is converted into the time difference between Vo1 and the second delay pulse signal Vo2. By measuring the time difference, the physical quantity sensor 1 measures the relative value (R2-R1) of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B, that is, The amount of pressure exerted can be measured. The physical quantity sensor 1 includes a time constant of an RC circuit configured by the first resistance value R1 of the first detection unit 6A and the first capacitor C1 and a second resistance value R2 of the second detection unit 6B and the second capacitor C2. The time difference between the first delayed pulse signal Vo1 and the second delayed pulse signal Vo2 can be obtained based on the time constant of the RC circuit. Therefore, the physical quantity sensor 1 can obtain the time difference between the first delay pulse signal Vo1 and the second delay pulse signal Vo2 without depending on the drive voltage. Therefore, the physical quantity sensor 1 can have high measurement sensitivity even at a low driving voltage.

また、物理量センサ１は、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値（Ｒ２−Ｒ１）の変化極性を、第１低速化パルス信号Ｖ１１のエッジ速度（即ち、第１検知部６Ａの第１抵抗値Ｒ１と第１キャパシタＣ１で構成されるＲＣ回路の時定数）と第２低速化パルス信号Ｖ１２のエッジ速度（即ち、第２検知部６Ｂの第２抵抗値Ｒ２と第２キャパシタＣ２で構成されるＲＣ回路の時定数）の大小関係から判定することができる。即ち、物理量センサ１は、これら時定数に基づいて、圧力検知部６に作用する圧力が予荷重から増加したのか低下したのかを判定することができる。このため、物理量センサ１は、駆動電圧に依存せずに、圧力検知部６に作用する圧力が予荷重から増加したのか低下したのかを判定することができる。 Further, the physical quantity sensor 1 determines the change polarity of the relative value (R2-R1) of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B as the first speed reduction pulse signal V11. Edge speed (that is, the time constant of the RC circuit configured by the first resistance value R1 and the first capacitor C1 of the first detection unit 6A) and the edge speed of the second speed-down pulse signal V12 (that is, the second detection unit). It can be determined from the magnitude relationship between the second resistance value R2 of 6B and the time constant of the RC circuit composed of the second capacitor C2. That is, the physical quantity sensor 1 can determine, based on these time constants, whether the pressure acting on the pressure detection unit 6 has increased or decreased from the preload. Therefore, the physical quantity sensor 1 can determine whether the pressure acting on the pressure detection unit 6 has increased or decreased from the preload, without depending on the drive voltage.

図４に、第１バッファ回路１２及び第２バッファ回路１４の変形例であり、第１バッファ回路１２及び第２バッファ回路１４が有する電流制御型インバータＩＮＶ１の回路図を示す。第１バッファ回路１２及び第２バッファ回路１４の各々は、この電流制御型インバータＩＮＶ１の複数個（合計で偶数個）が直列接続して構成されている。この電流制御型インバータＩＮＶ１は、ＣＭＯＳインバータを構成するｎチャネルＭＯＳトランジスタとグランドの間に接続されている制御用のｎチャネルＭＯＳトランジスタＴｒ１を備えることを特徴とする。この制御用のｎチャネルＭＯＳトランジスタＴｒ１のゲートに対応するバイアス端子には、バイアス電圧ＶＢｎが入力するように構成されている。電流制御型インバータＩＮＶ１は、制御用のｎチャネルＭＯＳトランジスタＴｒ１によってＣＭＯＳインバータを流れる動作電流が制限されるので、入力と出力の間の遅延時間が増加することを特徴とする。電流制御型インバータＩＮＶ１は、バイアス電圧ＶＢｎが大きいほど、入力と出力の間の遅延時間が低下し、バイアス電圧ＶＢｎが小さいほど、入力と出力の間の遅延時間が増加することを特徴とする。 FIG. 4 is a modified example of the first buffer circuit 12 and the second buffer circuit 14, and shows a circuit diagram of the current control type inverter INV1 included in the first buffer circuit 12 and the second buffer circuit 14. Each of the first buffer circuit 12 and the second buffer circuit 14 is configured by connecting a plurality (a total of an even number) of the current control type inverters INV1 in series. The current-controlled inverter INV1 is characterized by including an n-channel MOS transistor Tr1 for control connected between an n-channel MOS transistor forming a CMOS inverter and the ground. The bias voltage VBn is input to the bias terminal corresponding to the gate of the n-channel MOS transistor Tr1 for control. The current control type inverter INV1 is characterized in that the operating current flowing through the CMOS inverter is limited by the n-channel MOS transistor Tr1 for control, so that the delay time between the input and the output is increased. The current control type inverter INV1 is characterized in that the larger the bias voltage VBn, the shorter the delay time between the input and the output, and the smaller the bias voltage VBn, the longer the delay time between the input and the output.

図５に、第１バッファ回路１２及び第２バッファ回路１４の各々が電流制御型インバータＩＮＶ１を有する場合の回路構成を示す。第１バッファ回路１２に含まれる複数の電流制御型インバータＩＮＶ１の各々のバイアス端子が、第１検知部６Ａの第１出力端子６ｂに接続されている。さらに、第２バッファ回路１４に含まれる複数の電流制御型インバータＩＮＶ１の各々のバイアス端子が、第２検知部６Ｂの第２出力端子６ｃに接続されている。 FIG. 5 shows a circuit configuration in the case where each of the first buffer circuit 12 and the second buffer circuit 14 has a current control type inverter INV1. The bias terminals of the plurality of current control type inverters INV1 included in the first buffer circuit 12 are connected to the first output terminal 6b of the first detection unit 6A. Further, each bias terminal of the plurality of current control type inverters INV1 included in the second buffer circuit 14 is connected to the second output terminal 6c of the second detector 6B.

図３を参照し、これらの第１バッファ回路１２及び第２バッファ回路１４の特徴を説明する。上記したように、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力が予荷重よりも増加するとき、第１低速化パルス信号Ｖ１１の立ち上がりエッジ速度は第２低速化パルス信号Ｖ１２の立ち上がりエッジ速度よりも大きい。このため、これら低速化パルス信号Ｖ１１，Ｖ１２が立ち上がる期間では、第１低速化パルス信号Ｖ１１の電圧値は第２低速化パルス信号Ｖ１２の電圧値よりも大きい。上記したように、第１バッファ回路１２のバイアス端子には第１低速化パルス信号Ｖ１１が入力し、第２バッファ回路１４のバイアス端子には第２低速化パルス信号Ｖ１２が入力する。このため、第１バッファ回路１２の電流制御型インバータＩＮＶ１の遅延速度が、第２バッファ回路１４の電流制御型インバータＩＮＶ１の遅延速度よりも小さくなる。これにより、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の立ち上がりエッジ間の時間差が大きくなり、時間差パルス信号Ｖｏ３の長さが長くなる。したがって、物理量センサ１は、より高感度に圧力を測定することが可能である。なお、同様に、第１検知部６Ａ及び第２検知部６Ｂに作用する圧力が予荷重よりも低下する場合でも、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の立ち上がりエッジ間の時間差が大きくなり、時間差パルス信号Ｖｏ３の長さが長くなる。この場合でも、物理量センサ１は、より高感度に圧力を測定することが可能となる。また、第１バッファ回路１２及び第２バッファ回路１４の各々が電流制御型インバータＩＮＶ１を有する場合、第１バッファ回路１２及び第２バッファ回路１４の各々の段数が大きくなるほど、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の立ち上がりエッジ間の時間差が大きくなり、時間差パルス信号Ｖｏ３の長さが長くなる。このため、物理量センサ１は、より高感度に圧力を測定することが可能である。 The features of the first buffer circuit 12 and the second buffer circuit 14 will be described with reference to FIG. As described above, when the pressure acting on the first detection unit 6A and the second detection unit 6B increases more than the preload, the rising edge speed of the first slowdown pulse signal V11 is the rising edge of the second slowdown pulse signal V12. Greater than edge speed. Therefore, the voltage value of the first speed reduction pulse signal V11 is larger than the voltage value of the second speed reduction pulse signal V12 during the period in which these speed reduction pulse signals V11 and V12 rise. As described above, the first slowdown pulse signal V11 is input to the bias terminal of the first buffer circuit 12, and the second slowdown pulse signal V12 is input to the bias terminal of the second buffer circuit 14. Therefore, the delay speed of the current-controlled inverter INV1 of the first buffer circuit 12 becomes smaller than the delay speed of the current-controlled inverter INV1 of the second buffer circuit 14. As a result, the time difference between the rising edges of the first delay pulse signal Vo1 and the second delay pulse signal Vo2 becomes large, and the length of the time difference pulse signal Vo3 becomes long. Therefore, the physical quantity sensor 1 can measure pressure with higher sensitivity. Similarly, even when the pressure acting on the first detection unit 6A and the second detection unit 6B is lower than the preload, the time difference between the rising edges of the first delay pulse signal Vo1 and the second delay pulse signal Vo2 is As a result, the length of the time difference pulse signal Vo3 becomes longer. Even in this case, the physical quantity sensor 1 can measure the pressure with higher sensitivity. Further, when each of the first buffer circuit 12 and the second buffer circuit 14 has the current control type inverter INV1, as the number of stages of each of the first buffer circuit 12 and the second buffer circuit 14 increases, the first delay pulse signal Vo1 increases. And the time difference between the rising edges of the second delay pulse signal Vo2 increases, and the length of the time difference pulse signal Vo3 increases. Therefore, the physical quantity sensor 1 can measure pressure with higher sensitivity.

上記では、電流制御型インバータＩＮＶ１に接続される電流制御用のトランジスタが、ｎチャネルＭＯＳトランジスタＴｒ１の例を説明した。これに代えて、図６に示されるように、電流制御用のトランジスタが、ｐチャネルＭＯＳトランジスタＴｒ２であってもよい。この制御用のｐチャネルＭＯＳトランジスタＴｒ２は、ＣＭＯＳインバータを構成するｐチャネルＭＯＳトランジスタと電源端子の間に接続されている。この制御用のｐチャネルＭＯＳトランジスタＴｒ２のゲートに対応するバイアス端子には、バイアス電圧ＶＢｐが入力するように構成されている。図７に、第１バッファ回路１２及び第２バッファ回路１４の各々が電流制御型インバータＩＮＶ２を有する場合の回路構成を示す。第１バッファ回路１２に含まれる複数の電流制御型インバータＩＮＶ１の各々のバイアス端子が、第２検知部６Ｂの第２出力端子６ｃに接続されている。さらに、第２バッファ回路１４に含まれる複数の電流制御型インバータＩＮＶ１の各々のバイアス端子が、第１検知部６Ａの第１出力端子６ｂに接続されている。この例も、上記した電流制御型インバータＩＮＶ１の場合と同様に、第１遅延パルス信号Ｖｏ１と第２遅延パルス信号Ｖｏ２の立ち上がりエッジ間の時間差が大きくなり、物理量センサ１は、より高感度に圧力を測定することが可能である。 In the above description, the current control transistor connected to the current control inverter INV1 is the n-channel MOS transistor Tr1. Instead of this, as shown in FIG. 6, the current controlling transistor may be a p-channel MOS transistor Tr2. The control p-channel MOS transistor Tr2 is connected between the p-channel MOS transistor forming the CMOS inverter and the power supply terminal. The bias voltage VBp is input to the bias terminal corresponding to the gate of the control p-channel MOS transistor Tr2. FIG. 7 shows a circuit configuration when each of the first buffer circuit 12 and the second buffer circuit 14 has a current control type inverter INV2. The bias terminals of the plurality of current control type inverters INV1 included in the first buffer circuit 12 are connected to the second output terminal 6c of the second detector 6B. Further, the bias terminals of each of the plurality of current control type inverters INV1 included in the second buffer circuit 14 are connected to the first output terminal 6b of the first detection unit 6A. Also in this example, the time difference between the rising edges of the first delay pulse signal Vo1 and the second delay pulse signal Vo2 becomes large, as in the case of the current control type inverter INV1 described above, and the physical quantity sensor 1 detects the pressure with higher sensitivity. It is possible to measure

上記では、物理量センサ１が圧力測定用の圧力検知部６を有する場合を例示した。本明細書で開示する技術は、他のタイプの様々なセンサに利用することができる。例えば、図８Ａに示すように、本明細書で開示する技術は、磁界測定用の磁気検知部７を備えた物理量センサに利用することができる。 In the above, the case where the physical quantity sensor 1 has the pressure detection unit 6 for pressure measurement has been illustrated. The techniques disclosed herein may be utilized with a variety of other types of sensors. For example, as shown in FIG. 8A, the technique disclosed in this specification can be used for a physical quantity sensor including a magnetic detection unit 7 for measuring a magnetic field.

図８Ａ及び図８Ｂに示すように、磁気検知部７は、ＭＡＧＦＥＴ(MAGnetic Field Effect Transistor)型の磁気検知素子であり、ｎ型ＭＯＳＦＥＴとして構成されている。磁気検知部７は、半導体基板７ｓｕｂ上に配設されているソース電極７ｓ、ゲート電極７ｇ及び一対のドレイン電極７ｄ１，７ｄ２を有する。半導体基板７ｓｕｂには、ｎ型ＭＯＳＦＥＴを構成するための各種の半導体領域が形成されている。磁気検知部７では、一対のドレイン電極７ｄ１，７ｄ２の各々に対してソース電極７ｓ及びゲート電極７ｇが共通して配置されている。第１ドレイン電極７ｄ１、ゲート電極７ｇ及びソース電極７ｓが、第１検知部６Ａ（図１参照）を構成する。第２ドレイン電極７ｄ２、ゲート電極７ｇ及びソース電極７ｓが、第２検知部６Ｂ（図１参照）を構成する。 As shown in FIGS. 8A and 8B, the magnetic detection unit 7 is a MAGFET (MAGnetic Field Effect Transistor) type magnetic detection element, and is configured as an n-type MOSFET. The magnetic detection unit 7 has a source electrode 7s, a gate electrode 7g, and a pair of drain electrodes 7d1 and 7d2 arranged on the semiconductor substrate 7sub. Various semiconductor regions for forming an n-type MOSFET are formed on the semiconductor substrate 7sub. In the magnetic detection unit 7, the source electrode 7s and the gate electrode 7g are commonly arranged for each of the pair of drain electrodes 7d1 and 7d2. The first drain electrode 7d1, the gate electrode 7g, and the source electrode 7s form the first detection unit 6A (see FIG. 1). The second drain electrode 7d2, the gate electrode 7g, and the source electrode 7s form the second detection unit 6B (see FIG. 1).

図８Ｃに、磁気検知部７の等価回路を示す。このように、磁気検知部７は、第１検知部６Ａがｎ型ＭＯＳＦＥＴを構成しており、第２検知部６Ｂもｎ型ＭＯＳＦＥＴを構成しており、これらが並列に接続されている。第１検知部６Ａを構成するｎ型ＭＯＳＦＥＴと第２検知部６Ｂを構成するｎ型ＭＯＳＦＥＴは、同一のチャネル長及びチャネル幅を有する。これらｎ型ＭＯＳＦＥＴのゲートには、バイアス電圧（例えば、電源電圧）が入力するように構成されている。 FIG. 8C shows an equivalent circuit of the magnetic detector 7. As described above, in the magnetic detection unit 7, the first detection unit 6A constitutes an n-type MOSFET, the second detection unit 6B also constitutes an n-type MOSFET, and these are connected in parallel. The n-type MOSFET forming the first detection unit 6A and the n-type MOSFET forming the second detection unit 6B have the same channel length and channel width. A bias voltage (eg, power supply voltage) is input to the gates of these n-type MOSFETs.

次に、図８Ｄを参照し、磁気検知部７の動作を説明する。磁気検知部７では、一対のドレイン電極７ｄ１，７ｄ２からソース電極６ｓに電流が流れる。このとき、半導体基板７ｓｕｂの主面に対して垂直方向に磁界が印加されると、ゲート電極７ｇによって誘起されたチャネルを流れる電子キャリアは、ローレンツ力を受けて偏向される。例えば、磁界が紙面の裏面から表面の向きに作用する場合、ゲート電極７ｇによって誘起されたチャネルを流れる電子キャリアは、ソース電極７ｓから第１ドレイン電極７ｄ１に流れ込む量が増えるように流れる。一方、磁界が紙面の表面から裏面の向きに作用する場合、ゲート電極７ｇによって誘起されたチャネルを流れる電子キャリアは、ソース電極７ｓから第２ドレイン電極７ｄ２に流れ込む量が増えるように流れる。このように、磁気検知部７においては、ホール効果によって、作用する磁界の強度及び向きに応じて、第１検知部６Ａを流れる電流値と第２検知部６Ｂを流れる電流値の相対値、即ち、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の相対値が変化する。 Next, the operation of the magnetic detection unit 7 will be described with reference to FIG. 8D. In the magnetic detection unit 7, current flows from the pair of drain electrodes 7d1 and 7d2 to the source electrode 6s. At this time, when a magnetic field is applied in the direction perpendicular to the main surface of the semiconductor substrate 7sub, the electron carriers flowing in the channel induced by the gate electrode 7g are deflected by the Lorentz force. For example, when the magnetic field acts in the direction from the back surface to the front surface of the paper, the electron carriers flowing through the channel induced by the gate electrode 7g flow such that the amount flowing from the source electrode 7s to the first drain electrode 7d1 increases. On the other hand, when the magnetic field acts in the direction from the front side to the back side of the paper, the electron carriers flowing through the channel induced by the gate electrode 7g flow such that the amount flowing into the second drain electrode 7d2 from the source electrode 7s increases. As described above, in the magnetic detection unit 7, the relative value of the current value flowing through the first detection unit 6A and the current value flowing through the second detection unit 6B, that is, the current value flowing through the second detection unit 6B, depending on the strength and direction of the magnetic field acting by the Hall effect The relative value of the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B changes.

このような磁気検知部７は、図２の物理量センサ１のうちの圧力検知部６を置き換えることで用いられる。ただし、上記したように、磁気検知部７を流れる電流の向きは、圧力検知部６を流れる電流の向きと逆である。このため、磁気検知部７に置き換える場合、物理量センサ１は、パルス信号Ｖ１０の初期値が「Ｈｉ」に設定され、第１バッファ回路１２及び第２バッファ回路１４の各々のＣＭＯＳインバータの個数が奇数個に設定される。これにより、物理量センサ１は、パルス信号Ｖ１０の立ち下がりに同期して第１低速化パルス信号Ｖ１１が立ち下がり、その第１低速化パルス信号Ｖ１１が第１バッファ回路１２の論理しきい値を下回ったときに第１遅延パルス信号Ｖｏ１が立ち上がるように構成される。同様に、物理量センサ１は、パルス信号Ｖ１０の立ち下がりに同期して第２低速化パルス信号Ｖ１２が立ち下がり、その第２低速化パルス信号Ｖ１２が第２バッファ回路１４の論理しきい値を下回ったときに第２遅延パルス信号Ｖｏ２が立ち上がるように構成される。これにより、パルス信号処理回路８は、圧力検知部６の場合と同様に動作することができる。また、磁気検知部７を有する物理量センサ１でも、第１バッファ回路１２及び第２バッファ回路１４が、電流制御型インバータＩＮＶ１（図４）又は電流制御型インバータＩＮＶ２（図６）を有していてもよい。ただし、論理反転に対応するために、電流制御型インバータＩＮＶ１（図４）のときに図７の配線パターンが適用され、電流制御型インバータＩＮＶ２（図６）のときに図５の配線パターンが適用される。 Such a magnetic detection unit 7 is used by replacing the pressure detection unit 6 of the physical quantity sensor 1 of FIG. However, as described above, the direction of the current flowing through the magnetic detection unit 7 is opposite to the direction of the current flowing through the pressure detection unit 6. For this reason, in the case where the physical quantity sensor 1 is replaced with the magnetic detector 7, the initial value of the pulse signal V10 is set to "Hi", and the number of CMOS inverters in each of the first buffer circuit 12 and the second buffer circuit 14 is odd. Set to individual. As a result, in the physical quantity sensor 1, the first speed reduction pulse signal V11 falls in synchronization with the fall of the pulse signal V10, and the first speed reduction pulse signal V11 falls below the logical threshold value of the first buffer circuit 12. The first delay pulse signal Vo1 rises when the first delay pulse signal Vo1 rises. Similarly, in the physical quantity sensor 1, the second speed reduction pulse signal V12 falls in synchronization with the fall of the pulse signal V10, and the second speed reduction pulse signal V12 falls below the logical threshold value of the second buffer circuit 14. The second delay pulse signal Vo2 is configured to rise at the time of the opening. Thereby, the pulse signal processing circuit 8 can operate similarly to the case of the pressure detection unit 6. Also in the physical quantity sensor 1 having the magnetic detection unit 7, the first buffer circuit 12 and the second buffer circuit 14 have the current control type inverter INV1 (FIG. 4) or the current control type inverter INV2 (FIG. 6). Good. However, in order to cope with the logic inversion, the wiring pattern of FIG. 7 is applied to the current control type inverter INV1 (FIG. 4), and the wiring pattern of FIG. 5 is applied to the current control type inverter INV2 (FIG. 6). To be done.

このように、本明細書で開示する物理量センサ１は、ＭＡＧＦＥＴ(MAGnetic Field Effect Transistor)型の磁気検知部７を用いて、作用する磁界を高感度に測定することができる。なお、上記では、磁気検知部７にＭＡＧＦＥＴ型の磁気検知素子を利用する例を説明した。これに代えて、ホール素子型の磁気検知素子を利用してもよい。 As described above, the physical quantity sensor 1 disclosed in the present specification can measure the acting magnetic field with high sensitivity by using the MAGFET (MAGnetic Field Effect Transistor) type magnetic detection unit 7. In the above description, an example in which the MAGFET type magnetic detecting element is used for the magnetic detecting unit 7 has been described. Alternatively, a Hall element type magnetic sensing element may be used.

上記では、物理量検知部４に圧力検知部６及び磁気検知部７を用いる例を例示した。これらの圧力検知部６及び磁気検知部７はいずれも、抵抗変化型のセンサである。この例に代えて、第１検知部６Ａの第１抵抗値Ｒ１と第２検知部６Ｂの第２抵抗値Ｒ２の双方が物理量の変化に対して固定であり、第１キャパシタＣ１の容量値と第２キャパシタＣ２の容量値の相対値が作用する物理量の変化に応じて変化するように構成されていてもよい。この場合、例えば第１キャパシタＣ１及び第２キャパシタＣ２に容量型の圧力センサ又は慣性力センサを用いることで実現される。 In the above, the example in which the pressure detection unit 6 and the magnetic detection unit 7 are used as the physical quantity detection unit 4 has been illustrated. Both the pressure detection unit 6 and the magnetic detection unit 7 are resistance change type sensors. Instead of this example, both the first resistance value R1 of the first detection unit 6A and the second resistance value R2 of the second detection unit 6B are fixed with respect to changes in the physical quantity, and the capacitance value of the first capacitor C1 It may be configured so that the relative value of the capacitance value of the second capacitor C2 changes in accordance with the change of the physical quantity that acts. In this case, for example, it is realized by using a capacitive pressure sensor or inertial force sensor for the first capacitor C1 and the second capacitor C2.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described above in detail, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. Further, the technical elements described in the present specification or the drawings exert technical utility alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technique illustrated in the present specification or the drawings can achieve a plurality of purposes at the same time, and achieving one of the purposes has technical utility.

１：物理量センサ
２：パルス発生回路
２Ａ：発振回路
２Ｂ：分周回路
４：物理量検知部
６：圧力検知部
７：磁気検知部
６Ａ：第１検知部
６Ｂ：第２検知部
８：パルス信号処理回路
１０：時間差計測回路
１２：第１バッファ回路
１４：第２バッファ回路
１６：ＸＯＲ回路
１８：カウンタ回路
２０：極性判定回路
２２：インバータ
２４：ＡＮＤ回路
２６：ＲＳフリップフロップ回路 1: Physical quantity sensor 2: Pulse generation circuit 2A: Oscillation circuit 2B: Frequency divider circuit 4: Physical quantity detection unit 6: Pressure detection unit 7: Magnetic detection unit 6A: First detection unit 6B: Second detection unit 8: Pulse signal processing Circuit 10: Time difference measuring circuit 12: First buffer circuit 14: Second buffer circuit 16: XOR circuit 18: Counter circuit 20: Polarity determination circuit 22: Inverter 24: AND circuit 26: RS flip-flop circuit

Claims

物理量センサであって、
第１抵抗値を有する第１検知部と第２抵抗値を有する第２検知部を有しており、前記第１検知部の前記第１抵抗値を含むＲＣ回路の第１時定数と前記第２検知部の前記第２抵抗値を含むＲＣ回路の第２時定数の相対値が、物理量の変化に応じて変化するように構成されている検知部と、
前記第１検知部と前記第２検知部の共通入力端子にパルス信号を入力するように構成されているパルス発生回路と、
前記第１検知部の第１出力端子及び前記第２検知部の第２出力端子に接続されている時間差計測回路と、を備えており、
前記時間差計測回路は、前記第１検知部を伝播する前記パルス信号を前記第１時定数に基づいて遅延させた第１遅延パルス信号を生成し、前記第２検知部を伝播する前記パルス信号を前記第２時定数に基づいて遅延させた第２遅延パルス信号を生成し、前記第１遅延パルス信号と前記第２遅延パルス信号の時間差を計測するように構成されており、
前記パルス発生回路は、
クロック信号を生成する発振回路と、
前記クロック信号を分周して前記パルス信号を生成する分周回路と、を有しており、
前記時間差計測回路は、前記クロック信号が入力するとともに前記第１遅延パルス信号と前記第２遅延パルス信号の時間差を前記クロック信号を用いてカウントするカウンタ回路を有しており、
前記時間差計測回路は、
前記第１検知部の前記第１出力端子に接続されている第１バッファ回路と、
前記第２検知部の前記第２出力端子に接続されている第２バッファ回路と、を有しており、
前記第１バッファ回路は、前記第１検知部を伝播する前記パルス信号のエッジ速度を前記第１時定数に基づいて低速化した第１低速化パルス信号を整形することによって前記第１遅延パルス信号を生成するように構成されており、
前記第２バッファ回路は、前記第２検知部を伝播する前記パルス信号のエッジ速度を前記第２時定数に基づいて低速化させた第２低速化パルス信号を整形することによって前記第２遅延パルス信号を生成するように構成されており、
前記第１バッファ回路及び前記第２バッファ回路の各々が、バイアス端子に印加される電圧に依存して動作電流が制限される電流制御型インバータを有しており、
前記第１バッファ回路の前記電流制御型インバータは、前記バイアス端子にゲートが接続されている電流制御用のｎチャネルＭＯＳトランジスタを有しており、
前記第２バッファ回路の前記電流制御型インバータは、前記バイアス端子にゲートが接続されている電流制御用のｎチャネルＭＯＳトランジスタを有しており、
前記第１バッファ回路の前記電流制御型インバータの前記バイアス端子は、前記第１検知部の前記第１出力端子に接続されており、
前記第２バッファ回路の前記電流制御型インバータの前記バイアス端子は、前記第２検知部の前記第２出力端子に接続されている、物理量センサ。 A physical quantity sensor,
A first detection unit having a first resistance value and a second detection unit having a second resistance value; and a first time constant of an RC circuit including the first resistance value of the first detection unit and the first detection unit. A detection unit configured such that the relative value of the second time constant of the RC circuit including the second resistance value of the two detection units changes according to the change of the physical quantity;
A pulse generation circuit configured to input a pulse signal to a common input terminal of the first detection unit and the second detection unit;
A time difference measuring circuit connected to the first output terminal of the first detection unit and the second output terminal of the second detection unit,
The time difference measuring circuit generates a first delayed pulse signal by delaying the pulse signal propagating through the first detection unit based on the first time constant, and outputs the pulse signal propagating through the second detection unit. It is configured to generate a second delay pulse signal delayed based on the second time constant, and measure a time difference between the first delay pulse signal and the second delay pulse signal,
The pulse generation circuit,
An oscillator circuit for generating a clock signal,
A divider circuit for dividing the clock signal to generate the pulse signal,
The time difference measuring circuit is to have a counter circuit for counting by using the clock signal a time difference between said first delayed pulse signal and said second delayed pulse signal with the clock signal is inputted,
The time difference measuring circuit,
A first buffer circuit connected to the first output terminal of the first detection unit;
A second buffer circuit connected to the second output terminal of the second detector,
The first buffer circuit shapes the first slowed-down pulse signal by slowing down the edge speed of the pulse signal propagating through the first detection unit based on the first time constant, thereby forming the first delayed pulse signal. Is configured to generate
The second buffer circuit shapes the second slowed-down pulse signal by slowing down the edge speed of the pulse signal propagating through the second detection unit based on the second time constant, thereby forming the second delayed pulse. Is configured to generate a signal,
Each of the first buffer circuit and the second buffer circuit has a current control type inverter in which an operating current is limited depending on a voltage applied to a bias terminal,
The current control type inverter of the first buffer circuit has a current control n-channel MOS transistor whose gate is connected to the bias terminal,
The current control type inverter of the second buffer circuit has a current control n-channel MOS transistor whose gate is connected to the bias terminal,
The bias terminal of the current control type inverter of the first buffer circuit is connected to the first output terminal of the first detection unit,
The physical quantity sensor , wherein the bias terminal of the current control type inverter of the second buffer circuit is connected to the second output terminal of the second detector .

物理量センサであって、
第１抵抗値を有する第１検知部と第２抵抗値を有する第２検知部を有しており、前記第１検知部の前記第１抵抗値を含むＲＣ回路の第１時定数と前記第２検知部の前記第２抵抗値を含むＲＣ回路の第２時定数の相対値が、物理量の変化に応じて変化するように構成されている検知部と、
前記第１検知部と前記第２検知部の共通入力端子にパルス信号を入力するように構成されているパルス発生回路と、
前記第１検知部の第１出力端子及び前記第２検知部の第２出力端子に接続されている時間差計測回路と、を備えており、
前記時間差計測回路は、前記第１検知部を伝播する前記パルス信号を前記第１時定数に基づいて遅延させた第１遅延パルス信号を生成し、前記第２検知部を伝播する前記パルス信号を前記第２時定数に基づいて遅延させた第２遅延パルス信号を生成し、前記第１遅延パルス信号と前記第２遅延パルス信号の時間差を計測するように構成されており、
前記パルス発生回路は、
クロック信号を生成する発振回路と、
前記クロック信号を分周して前記パルス信号を生成する分周回路と、を有しており、
前記時間差計測回路は、前記クロック信号が入力するとともに前記第１遅延パルス信号と前記第２遅延パルス信号の時間差を前記クロック信号を用いてカウントするカウンタ回路を有しており、
前記時間差計測回路は、
前記第１検知部の前記第１出力端子に接続されている第１バッファ回路と、
前記第２検知部の前記第２出力端子に接続されている第２バッファ回路と、を有しており、
前記第１バッファ回路は、前記第１検知部を伝播する前記パルス信号のエッジ速度を前記第１時定数に基づいて低速化した第１低速化パルス信号を整形することによって前記第１遅延パルス信号を生成するように構成されており、
前記第２バッファ回路は、前記第２検知部を伝播する前記パルス信号のエッジ速度を前記第２時定数に基づいて低速化させた第２低速化パルス信号を整形することによって前記第２遅延パルス信号を生成するように構成されており、
前記第１バッファ回路及び前記第２バッファ回路の各々が、バイアス端子に印加される電圧に依存して動作電流が制限される電流制御型インバータを有しており、
前記第１バッファ回路の前記電流制御型インバータは、前記バイアス端子にゲートが接続されている電流制御用のｐチャネルＭＯＳトランジスタを有しており、
前記第２バッファ回路の前記電流制御型インバータは、前記バイアス端子にゲートが接続されている電流制御用のｐチャネルＭＯＳトランジスタを有しており、
前記第１バッファ回路の前記電流制御型インバータの前記バイアス端子は、前記第２検知部の前記第２出力端子に接続されており、
前記第２バッファ回路の前記電流制御型インバータの前記バイアス端子は、前記第１検知部の前記第１出力端子に接続されている、物理量センサ。 A physical quantity sensor,
A first detection unit having a first resistance value and a second detection unit having a second resistance value; and a first time constant of an RC circuit including the first resistance value of the first detection unit and the first detection unit. A detection unit configured such that the relative value of the second time constant of the RC circuit including the second resistance value of the two detection units changes according to the change of the physical quantity;
A pulse generation circuit configured to input a pulse signal to a common input terminal of the first detection unit and the second detection unit;
A time difference measuring circuit connected to the first output terminal of the first detection unit and the second output terminal of the second detection unit,
The time difference measuring circuit generates a first delayed pulse signal by delaying the pulse signal propagating through the first detection unit based on the first time constant, and outputs the pulse signal propagating through the second detection unit. It is configured to generate a second delay pulse signal delayed based on the second time constant, and measure a time difference between the first delay pulse signal and the second delay pulse signal,
The pulse generation circuit,
An oscillator circuit for generating a clock signal,
A divider circuit for dividing the clock signal to generate the pulse signal,
The time difference measuring circuit is to have a counter circuit for counting by using the clock signal a time difference between said first delayed pulse signal and said second delayed pulse signal with the clock signal is inputted,
The time difference measuring circuit,
A first buffer circuit connected to the first output terminal of the first detection unit;
A second buffer circuit connected to the second output terminal of the second detector,
The first buffer circuit shapes the first slowed-down pulse signal by slowing down the edge speed of the pulse signal propagating through the first detection unit based on the first time constant, thereby forming the first delayed pulse signal. Is configured to generate
The second buffer circuit shapes the second slowed-down pulse signal by slowing down the edge speed of the pulse signal propagating through the second detection unit based on the second time constant, thereby forming the second delayed pulse. Is configured to generate a signal,
Each of the first buffer circuit and the second buffer circuit has a current control type inverter in which an operating current is limited depending on a voltage applied to a bias terminal,
The current control type inverter of the first buffer circuit has a current control p-channel MOS transistor whose gate is connected to the bias terminal.
The current control type inverter of the second buffer circuit has a current control p-channel MOS transistor whose gate is connected to the bias terminal.
The bias terminal of the current-controlled inverter of the first buffer circuit is connected to the second output terminal of the second detector,
The physical quantity sensor , wherein the bias terminal of the current control type inverter of the second buffer circuit is connected to the first output terminal of the first detection unit .

前記第１検知部の前記第１抵抗値と前記第２検知部の前記第２抵抗値の相対値が、物理量の変化に応じて変化するように構成されている、請求項１又は２に記載の物理量センサ。 The relative value of the second resistance value of said first resistance value of said first detection portion and said second detection portion is configured so as to change according to the change of the physical quantity, according to claim 1 or 2 Physical quantity sensor.

前記第１時定数と前記第２時定数の大小関係に基づいて、前記第１時定数と前記第２時定数の相対値の変化極性を判定するように構成されている極性判定回路、をさらに備える、請求項１〜３のいずれか一項に記載の物理量センサ。 A polarity determination circuit configured to determine the polarity of change in the relative value of the first time constant and the second time constant based on the magnitude relationship between the first time constant and the second time constant. The physical quantity sensor according to claim 1, which is provided with the physical quantity sensor.