JP6707291B2 - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP6707291B2
JP6707291B2 JP2016203068A JP2016203068A JP6707291B2 JP 6707291 B2 JP6707291 B2 JP 6707291B2 JP 2016203068 A JP2016203068 A JP 2016203068A JP 2016203068 A JP2016203068 A JP 2016203068A JP 6707291 B2 JP6707291 B2 JP 6707291B2
Authority
JP
Japan
Prior art keywords
wafer
unit
back surface
processing
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016203068A
Other languages
Japanese (ja)
Other versions
JP2018064076A (en
Inventor
裕輔 大山
裕輔 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016203068A priority Critical patent/JP6707291B2/en
Priority to TW106131123A priority patent/TWI737810B/en
Priority to KR1020170130077A priority patent/KR102325715B1/en
Priority to CN201710951990.0A priority patent/CN107958841B/en
Publication of JP2018064076A publication Critical patent/JP2018064076A/en
Application granted granted Critical
Publication of JP6707291B2 publication Critical patent/JP6707291B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Description

本発明は、半導体等で構成されるウェーハの加工方法に関する。 The present invention relates to a method for processing a wafer made of semiconductor or the like.

ＩＣ、ＬＳＩ等のデバイスを有するチップは、表面に複数のデバイスが形成された略円板形状のウェーハが分割されて形成される。該複数のデバイスは、該ウェーハの表面に格子状に設定された分割予定ラインによって区画される複数の領域のそれぞれに形成される。複数のデバイスが形成された後、ウェーハは研削装置や研磨装置等により裏面側から加工されて所定の厚みへと薄化される。薄化された該ウェーハが切削装置等によって分割予定ラインに沿って切削されることで個々のチップへと分割される。 A chip having a device such as an IC or LSI is formed by dividing a substantially disk-shaped wafer having a plurality of devices formed on its surface. The plurality of devices are formed in each of a plurality of regions defined by planned dividing lines set in a lattice on the surface of the wafer. After forming the plurality of devices, the wafer is processed from the back surface side by a grinding device, a polishing device, or the like to be thinned to a predetermined thickness. The thinned wafer is cut into individual chips by being cut along a dividing line by a cutting device or the like.

デバイスを有するチップは携帯電話、パソコン等の各種電子機器に搭載され広く利用されている。各種の電子機器に対する小型化や薄型化の要求は高まり続けており、それに伴いチップの小型化や薄型化、チップの実装に要する面積の省面積化等も検討されている。 Chips having devices are widely used by being mounted on various electronic devices such as mobile phones and personal computers. The demand for miniaturization and thinning of various electronic devices continues to increase, and along with this, miniaturization and thinning of chips, and reduction of the area required for chip mounting are also being studied.

近年、デバイスの集積度を高める技術として、複数のチップを積み重ねて実装する技術が実用化されている。さらに、複数の積み重なったチップ間の電気的な接続を省スペースに実現するために、チップを貫通する孔に埋め込まれた貫通電極（以下、電極ポストと呼ぶ）によりチップ間を電気的に接続する技術が実用化されている。特許文献１及び特許文献２には、積層されたチップ間を電極ポストで電気的に接続する技術が開示されている。 In recent years, a technique for stacking and mounting a plurality of chips has been put into practical use as a technique for increasing the degree of integration of devices. Further, in order to realize electrical connection between a plurality of stacked chips in a space-saving manner, through-electrodes (hereinafter referred to as electrode posts) embedded in holes penetrating the chips are used to electrically connect the chips. Technology has been put to practical use. Patent Literature 1 and Patent Literature 2 disclose a technique of electrically connecting stacked chips by electrode posts.

電極ポストは、例えば、分割前のウェーハの表面から所定の深さの穴を形成し、該穴に導電材料を埋め込むことによって形成される。その後、ウェーハを裏面から加工して薄化する際に該穴の底部を除去し、該穴に埋め込まれた電極ポストを裏面側に露出させる。 The electrode post is formed, for example, by forming a hole having a predetermined depth from the surface of the wafer before division and burying a conductive material in the hole. After that, when the wafer is processed from the back surface to be thinned, the bottom portion of the hole is removed, and the electrode post embedded in the hole is exposed to the back surface side.

特開２００１−５３２１８号公報JP 2001-53218 A 特開２００５−１３６１８７号公報JP, 2005-136187, A

導電材料が埋め込まれる該穴は、最終的に形成されるチップの仕上がり厚さと同程度の深さで形成されるが、各穴の深さにばらつきが存在する。よって、導電材料が埋め込まれた複数の該穴を有するウェーハの裏面を研削装置、研磨装置、または、バイト切削装置等の加工装置で加工して該ウェーハを設計値まで薄化しても、すべての穴の底部を除去できず、一部の電極ポストが裏面側に露出しない場合がある。 The hole in which the conductive material is embedded is formed with a depth approximately equal to the finished thickness of the finally formed chip, but the depth of each hole varies. Therefore, even if the back surface of a wafer having a plurality of holes in which a conductive material is embedded is processed by a processing device such as a grinding device, a polishing device, or a cutting tool to thin the wafer to a design value, all The bottom of the hole cannot be removed, and some electrode posts may not be exposed on the back surface side.

そのため、ウェーハを薄化した際にすべての電極ポストがウェーハの裏面側に露出したか否かを確認する必要がある。従来、作業者がウェーハの裏面を目視して確認していたが、そのためには薄化が実施された場所からウェーハを動かさなければならず、さらに追加工が必要となったときにウェーハを元の場所に戻す必要があり、作業が煩雑となっていた。また、露出していない電極ポストを見落とす等の問題を生じていた。 Therefore, it is necessary to confirm whether or not all the electrode posts are exposed on the back surface side of the wafer when the wafer is thinned. Conventionally, an operator had to visually check the back surface of the wafer, but for that purpose, the wafer had to be moved from the location where the thinning was performed. It had to be returned to the place, and the work was complicated. In addition, there are problems such as overlooking the electrode posts that are not exposed.

本発明はかかる問題に鑑みてなされたものであり、その目的とするところは、薄化された後のウェーハの裏面に複数の電極ポストのすべてが露出しているか否かを効率良く判定できるウェーハの加工方法を提供することである。また、露出していない電極ポストがある場合にこれを確実に検出して追加工を実施し、すべての電極ポストを該裏面に露出できるウェーハの加工方法を提供することである。 The present invention has been made in view of such a problem, and the object thereof is to efficiently determine whether all of the plurality of electrode posts are exposed on the back surface of the wafer after being thinned. It is to provide a processing method of. It is another object of the present invention to provide a wafer processing method capable of reliably detecting an unexposed electrode post, if any, and performing additional processing to expose all electrode posts on the back surface.

本発明の一態様によれば、表面にデバイスが形成されたウェーハの厚さ方向に伸長し該ウェーハの表面から所定深さ位置に至る複数の電極ポストが埋設されたウェーハの加工方法であって、ウェーハの表面側を保持テーブルで保持する保持ステップと、該保持テーブルで保持されたウェーハの裏面側を加工することで該ウェーハを所定の厚さへと薄化する薄化ステップと、該薄化ステップを実施した後、ウェーハの裏面を撮像し撮像画像を作成し、該撮像画像に基づいて該裏面に露出していない電極ポストの有無を判定する判定ステップと、を備え、該判定ステップでウェーハの裏面に露出していない電極ポストが有ると判定された場合に、ウェーハをさらに薄化する追加工ステップを実施する、ことを特徴とする、ウェーハの加工方法が提供される。 According to one aspect of the present invention, there is provided a wafer processing method in which a plurality of electrode posts extending in a thickness direction of a wafer having a device formed on a surface thereof and reaching a predetermined depth position from the surface of the wafer are embedded. A holding step of holding the front surface side of the wafer by a holding table; a thinning step of thinning the wafer to a predetermined thickness by processing the back surface side of the wafer held by the holding table; After carrying out the conversion step, a backside of the wafer is imaged to create a captured image, and a determination step of determining the presence or absence of an electrode post not exposed on the backside based on the captured image is provided. A method for processing a wafer is provided, which comprises performing an additional processing step of further thinning the wafer when it is determined that there is an electrode post that is not exposed on the back surface of the wafer.

なお、本発明の一態様において、該判定ステップは、ウェーハが該保持テーブルで保持された状態で実施され、該追加工ステップは、該ウェーハが該保持テーブルで保持された状態で遂行されてもよい。 Note that in one embodiment of the present invention, the determination step is performed in a state where the wafer is held by the holding table, and the additional processing step is performed even when the wafer is held in the holding table. Good.

本発明の一態様に係るウェーハの加工方法によると、ウェーハを所定の厚さへと薄化する薄化ステップを実施した後、加工された該ウェーハの裏面を撮像して撮像画像を作成し、該撮像画像に基づいて該裏面に露出していない電極ポストの有無を判定できる。該判定は、例えば、作成された撮像画像と、すべての電極ポストが露出している場合の撮像画像と、を照合することにより実施される。そのため、目視で判定するよりも短時間で正確な判定を実施できる。 According to the wafer processing method of one aspect of the present invention, after performing a thinning step of thinning the wafer to a predetermined thickness, the back surface of the processed wafer is imaged to create a captured image, The presence or absence of the electrode post that is not exposed on the back surface can be determined based on the captured image. The determination is performed by, for example, collating the created captured image with the captured image when all the electrode posts are exposed. Therefore, an accurate determination can be performed in a shorter time than a visual determination.

すべての電極ポストがウェーハの裏面側に露出しているか否かを素早く判定できるため、追加工が必要である場合に、該追加工を実施するとの判断を早急に下せる。そして、追加工を実施した後、露出していない電極ポストの有無を再度判定する際にも、該判定に要する時間を短縮できる。 Since it is possible to quickly determine whether or not all the electrode posts are exposed on the back surface side of the wafer, when additional work is required, it is possible to quickly make a decision to carry out the additional work. Then, even when the presence or absence of the unexposed electrode post is determined again after performing the additional machining, the time required for the determination can be shortened.

該判定を実施した結果、すべての電極ポストがウェーハの裏面に露出していることを確認できた場合、追加工を実施する必要はない。ここで、追加工の必要がないと判断される場合でも、追加工を実施しないとの判断を早急に下せるため、ウェーハを次の工程に送るまでに要する時間が短縮される。 As a result of the determination, if it is confirmed that all the electrode posts are exposed on the back surface of the wafer, it is not necessary to perform additional processing. Here, even when it is determined that the additional processing is not necessary, the determination that the additional processing is not performed can be promptly made, so that the time required to send the wafer to the next step is shortened.

さらに、該判定には加工装置に備え付けられた撮像ユニットにより撮像された撮像画像が用いられるため、加工が実施された位置からウェーハを動かすことなく判定できる。ウェーハを目視する場合、そのためにウェーハを加工装置から取り出す等しなければならず、追加工を実施する場合にウェーハを再配置する作業が必要となる。しかし、本発明によると、そのような作業が不要となり加工プロセスの効率を高められる。 Furthermore, since the captured image captured by the imaging unit provided in the processing apparatus is used for the determination, the determination can be performed without moving the wafer from the position where the processing is performed. When the wafer is visually inspected, the wafer must be taken out of the processing device for that purpose, and the work of rearranging the wafer is required when performing additional processing. However, according to the present invention, such work becomes unnecessary and the efficiency of the machining process can be improved.

以上のように、本発明の一態様により、薄化された後のウェーハの裏面に複数の電極ポストのすべてが露出しているか否か、効率良く判定できるウェーハの加工方法が提供される。また、露出していない電極ポストがある場合にこれを確実に検出して追加の加工を実施し、すべての電極ポストを該裏面に露出できるウェーハの加工方法が提供される。 As described above, according to one embodiment of the present invention, there is provided a wafer processing method capable of efficiently determining whether or not all of a plurality of electrode posts are exposed on the back surface of a thinned wafer. Further, there is provided a wafer processing method capable of surely detecting, if any, the electrode posts that are not exposed and performing additional processing, and exposing all the electrode posts on the back surface.

図１（Ａ）は、複数の電極ポストが埋め込まれたウェーハを示す断面模式図であり、図１（Ｂ）は、ウェーハの表面にサポートウェーハを配設する場合を示す断面模式図である。FIG. 1(A) is a schematic sectional view showing a wafer in which a plurality of electrode posts are embedded, and FIG. 1(B) is a schematic sectional view showing a case where a support wafer is arranged on the surface of the wafer. 加工装置の一例を模式的に示す斜視図である。It is a perspective view which shows an example of a processing apparatus typically. 図３（Ａ）は、保持ステップを説明する側面図であり、図３（Ｂ）は、薄化ステップの一例を説明する側面図である。FIG. 3A is a side view illustrating the holding step, and FIG. 3B is a side view illustrating an example of the thinning step. 薄化ステップの他の一例を説明する断面図である。It is sectional drawing explaining another example of the thinning step. 図５（Ａ）は、判定ステップを説明する側面図であり、図５（Ｂ）は、撮像画像の一例を示す模式図であり、図５（Ｃ）は、撮像画像の他の一例を示す模式図である。FIG. 5A is a side view illustrating the determination step, FIG. 5B is a schematic diagram illustrating an example of a captured image, and FIG. 5C is another example of a captured image. It is a schematic diagram.

本発明に係る実施形態について説明する。まず、本実施形態に係るウェーハの加工方法の被加工物であるウェーハについて説明する。図１（Ａ）は被加工物であるウェーハ１を示す断面模式図である。ウェーハ１の表面１ａは、格子状に配列された分割予定ライン（不図示）で複数の領域に区画されており、区画された各領域にはＩＣ、ＬＳＩ等のデバイス（不図示）が形成されている。最終的にウェーハ１は該分割予定ラインに沿って分割されて、複数のチップが形成される。 An embodiment according to the present invention will be described. First, a wafer that is a workpiece to be processed by the wafer processing method according to this embodiment will be described. FIG. 1A is a schematic sectional view showing a wafer 1 which is a workpiece. The front surface 1a of the wafer 1 is divided into a plurality of regions by dividing lines (not shown) arranged in a grid pattern, and devices such as IC and LSI (not shown) are formed in each of the divided regions. ing. Finally, the wafer 1 is divided along the dividing line to form a plurality of chips.

ウェーハ１は、例えば、シリコン、サファイア、ガラス、石英等の材料でなる、例えば、略円板形の基板である。半導体材料で構成されるウェーハを用いる場合、デバイスは、例えば、該ウェーハ１の一部を用いて形成される。ウェーハ１が半導体材料で構成されない場合、例えば、ウェーハ１の表面１ａに半導体層を設け、該半導体層を加工してデバイスを形成する。 The wafer 1 is, for example, a substantially disk-shaped substrate made of a material such as silicon, sapphire, glass, or quartz. When a wafer made of a semiconductor material is used, the device is formed by using a part of the wafer 1, for example. When the wafer 1 is not composed of a semiconductor material, for example, a semiconductor layer is provided on the surface 1a of the wafer 1 and the semiconductor layer is processed to form a device.

ウェーハ１には、表面１ａ側に開口する所定の深さの複数の穴が設けられ、該穴のそれぞれに導電材料が導入され、ウェーハ１の厚さ方向に伸長した複数の電極ポスト３が形成されている。該穴への導電材料の導入は、電解めっき法、ＣＶＤ法、蒸着法等により実施される。または、該導電材料を含むペーストを導入して固化させる。これらの方法で該穴に導電材料を導入した後、過剰に供給され穴に納まらなかった余分な導電材料を除去するために、ウェーハ１の表面１ａ側をＣＭＰ法等により平坦化する。 The wafer 1 is provided with a plurality of holes having a predetermined depth, which are open to the surface 1a side, and a conductive material is introduced into each of the holes to form a plurality of electrode posts 3 extending in the thickness direction of the wafer 1. Has been done. The introduction of the conductive material into the hole is performed by an electrolytic plating method, a CVD method, a vapor deposition method or the like. Alternatively, a paste containing the conductive material is introduced and solidified. After introducing the conductive material into the hole by these methods, the front surface 1a side of the wafer 1 is flattened by the CMP method or the like in order to remove the excess conductive material which is excessively supplied and does not fit in the hole.

該導電材料には、例えば、金、銀、銅、アルミニウム等の材料が用いられる。該電極ポスト３は、積層される各チップ間を電気的に接続するために用いられるので、該導電材料には、電気抵抗の低い材料を用いるとよい。 As the conductive material, for example, a material such as gold, silver, copper or aluminum is used. Since the electrode posts 3 are used to electrically connect the stacked chips, it is preferable to use a material having a low electric resistance as the conductive material.

ウェーハ１を裏面１ｂ側から加工して所定の厚さに薄化する際、導電材料が導入された穴の底部を除去して該裏面１ｂ側に該電極ポスト３を露出させるため、該穴はウェーハ１の薄化後の仕上がり厚さよりも深く形成される。 When the wafer 1 is processed from the back surface 1b side to be thinned to a predetermined thickness, the bottom of the hole into which the conductive material is introduced is removed to expose the electrode post 3 on the back surface 1b side. It is formed deeper than the finished thickness of the wafer 1 after thinning.

本実施形態に係る加工方法では、ウェーハ１の裏面１ｂを加工する前に、図１（Ｂ）に示すように、該表面１ａのデバイスを保護するためのサポートウェーハ５が該表面１ａに貼着される。サポートウェーハ５としては、例えば、シリコンウェーハが用いられる。サポートウェーハ５に代えてウェーハ１の表面１ａに保護テープを貼着してもよい。 In the processing method according to the present embodiment, before processing the back surface 1b of the wafer 1, as shown in FIG. 1B, a support wafer 5 for protecting devices on the front surface 1a is attached to the front surface 1a. To be done. As the support wafer 5, for example, a silicon wafer is used. Instead of the support wafer 5, a protective tape may be attached to the surface 1a of the wafer 1.

次に本実施形態に係るウェーハの加工方法を実施するのに適した加工装置について説明する。図２には、該加工装置の一例の斜視図が示されている。加工装置２は、ウェーハに研削加工、及び、研磨加工等の加工を実施できる装置である。 Next, a processing apparatus suitable for carrying out the wafer processing method according to this embodiment will be described. FIG. 2 shows a perspective view of an example of the processing apparatus. The processing device 2 is a device that can perform processing such as grinding and polishing on a wafer.

加工装置２は、略直方体形状の台４を具備している。台４の上面の端部付近には、略直方体形状のコラム６が立設されている。コラム６の加工装置２の前面には、上下方向に伸長する二対のレール８及びレール１０が設けられている。 The processing device 2 includes a table 4 having a substantially rectangular parallelepiped shape. A column 6 having a substantially rectangular parallelepiped shape is provided upright near the end of the upper surface of the table 4. Two pairs of rails 8 and 10 extending in the vertical direction are provided on the front surface of the processing device 2 of the column 6.

一方の対のレール８には粗研削ユニット１２が粗研削ユニット送り機構１４により上下方向（Ｚ軸方向）に移動可能に装着されており、他方の対のレール１０には仕上げ研削ユニット１６が仕上げ研削ユニット送り機構１８により上下方向に移動可能に装着されている。 A rough grinding unit 12 is mounted on one pair of rails 8 so as to be movable in the vertical direction (Z-axis direction) by a rough grinding unit feed mechanism 14, and a finish grinding unit 16 finishes on the other pair of rails 10. It is mounted by a grinding unit feed mechanism 18 so as to be vertically movable.

粗研削ユニット１２の詳細な構成を、図２及び図３（Ｂ）を参照して説明する。粗研削ユニット１２は、筒状のユニットハウジング２０と、ユニットハウジング２０中に回転自在に収容されたスピンドル２２を回転駆動するモータ３２と、を有する。スピンドル２２の先端は、ユニットハウジング２０の下面から外部に露出している。 A detailed configuration of the rough grinding unit 12 will be described with reference to FIGS. 2 and 3B. The rough grinding unit 12 includes a cylindrical unit housing 20 and a motor 32 that rotationally drives a spindle 22 rotatably housed in the unit housing 20. The tip of the spindle 22 is exposed to the outside from the lower surface of the unit housing 20.

粗研削ユニット１２は、さらに、スピンドル２２の先端に固定された円板状のホイールマウント２４と、ホイールマウント２４の先端に着脱自在に装着された研削ホイール２６と、を有する。研削ホイール２６は、ホイールマウント２４と概ね径が等しい円板状のホイール基台２８と、ホイール基台２８の下端面外周に環状に固着された複数の研削砥石３０と、から構成されている。 The rough grinding unit 12 further includes a disk-shaped wheel mount 24 fixed to the tip of the spindle 22 and a grinding wheel 26 detachably attached to the tip of the wheel mount 24. The grinding wheel 26 includes a disk-shaped wheel base 28 having a diameter substantially equal to that of the wheel mount 24, and a plurality of grinding wheels 30 fixed to the outer periphery of the lower end surface of the wheel base 28 in an annular shape.

仕上げ研削ユニット１６は、粗研削ユニット１２と同様に構成される。ただし、仕上げ研削ユニット１６が有する研削ホイールには、粗研削ユニット１２が有する研削砥石と比較して、ウェーハを滑らかに研削するのに適した研削砥石が使用される。 The finish grinding unit 16 is configured similarly to the rough grinding unit 12. However, the grinding wheel included in the finish grinding unit 16 uses a grinding wheel suitable for smoothly grinding a wafer as compared with the grinding wheel included in the rough grinding unit 12.

加工装置２は、図２に示す通り、コラム６の前に台４の上面と略平行なターンテーブル３４を具備している。ターンテーブ３４は、図示しない回転駆動機構によって矢印３６で示す方向に回転される。ターンテーブル３４上には、互いに円周方向に９０度離間する４個の保持テーブル３８が水平面内で回転可能に配置されている。 As shown in FIG. 2, the processing device 2 includes a turntable 34 in front of the column 6 that is substantially parallel to the upper surface of the table 4. The turntable 34 is rotated in a direction indicated by an arrow 36 by a rotation drive mechanism (not shown). On the turntable 34, four holding tables 38, which are spaced apart by 90 degrees in the circumferential direction, are rotatably arranged in a horizontal plane.

該保持テーブル３８の上部には多孔質部材３８ａが配設され、該多孔質部材３８ａの上面が保持面となる（図４参照）。保持テーブル３８は、一端が吸引源（不図示）と接続された吸引路３８ｂを内部に有する。該吸引路３８ｂの他端は該多孔質部材３８ａに接続されている（図４参照）。保持テーブル３８は、該多孔質部材３８ａを通して該保持面上に載せ置かれたウェーハ１に該吸引源により生じた負圧を作用させて、ウェーハ１を吸引保持する。 A porous member 38a is disposed above the holding table 38, and the upper surface of the porous member 38a serves as a holding surface (see FIG. 4). The holding table 38 has a suction passage 38b whose one end is connected to a suction source (not shown). The other end of the suction passage 38b is connected to the porous member 38a (see FIG. 4). The holding table 38 applies a negative pressure generated by the suction source to the wafer 1 placed on the holding surface through the porous member 38a to hold the wafer 1 by suction.

ターンテーブル３４に配設された４個の保持テーブル３８は、ターンテーブル３４が適宜回転することにより、ウェーハ搬入・搬出領域Ａ、粗研削加工領域Ｂ、仕上げ研削加工領域Ｃ、研磨加工領域Ｄに順次移動される。各保持テーブル３８は保持面に垂直な軸の周りにそれぞれ回転可能であり、ウェーハ１が研削等される際に回転してウェーハ１を回転させる。 The four holding tables 38 arranged on the turntable 34 are arranged in the wafer loading/unloading area A, the rough grinding processing area B, the finish grinding processing area C, and the polishing processing area D by appropriately rotating the turntable 34. Moved one after another. Each holding table 38 is rotatable about an axis perpendicular to the holding surface, and rotates when the wafer 1 is ground or the like to rotate the wafer 1.

研磨加工領域Ｄには第１研磨ユニット４０が配設されている。第１研磨ユニット４０は、台４上に固定された静止ブロック（不図示）と、静止ブロックに装着されてＸ軸移動機構（不図示）によりＸ軸方向に移動可能なＸ軸移動ブロック（不図示）と、Ｘ軸移動ブロックに装着されてＺ軸移動機構（不図示）によりＺ軸方向に移動可能なＺ軸移動ブロック（不図示）とを含んでいる。 A first polishing unit 40 is arranged in the polishing region D. The first polishing unit 40 includes a stationary block (not shown) fixed on the table 4, and an X-axis moving block (not shown) that is attached to the stationary block and is movable in the X-axis direction by an X-axis moving mechanism (not shown). And a Z-axis moving block (not shown) mounted on the X-axis moving block and movable in the Z-axis direction by a Z-axis moving mechanism (not shown).

Ｚ軸移動ブロックには筒状のユニットハウジング（不図示）が配設されており、ユニットハウジング中には、図４に示すように、スピンドル４２が回転可能に収容されている。スピンドル４２の先端は、ユニットハウジングの下面から外部に露出している。スピンドル４２の先端には、円板状のホイールマウント４４が固定されており、このホイールマウント４４に対して着脱自在に研磨ホイール４６が装着されている。 A cylindrical unit housing (not shown) is arranged in the Z-axis movement block, and a spindle 42 is rotatably accommodated in the unit housing as shown in FIG. The tip of the spindle 42 is exposed to the outside from the lower surface of the unit housing. A disk-shaped wheel mount 44 is fixed to the tip of the spindle 42, and a polishing wheel 46 is detachably attached to the wheel mount 44.

研磨ホイール４６は、ホイールマウント４４と概ね径が等しい円板状の基台４８と、基台４８に貼着された研磨パッド５０と、から構成される。この研磨ホイール４６の基台４８側がホイールマウント４４に装着される。研磨パッド５０は、例えば、ポリウレタンやフェルトに砥粒を分散させボンド剤で固定したフェルト材から形成されている。基台４８及び研磨パッド５０の中心部には、研磨液供給路５２が形成されている。更に、研磨パッド５０の研磨面（下面）には研磨液を保持する複数の溝（不図示）が形成されている。 The polishing wheel 46 includes a disk-shaped base 48 having a diameter substantially equal to that of the wheel mount 44, and a polishing pad 50 attached to the base 48. The base 48 side of the polishing wheel 46 is mounted on the wheel mount 44. The polishing pad 50 is formed of, for example, a felt material in which abrasive grains are dispersed in polyurethane or felt and fixed with a bonding agent. A polishing liquid supply path 52 is formed at the center of the base 48 and the polishing pad 50. Further, a plurality of grooves (not shown) for holding a polishing liquid are formed on the polishing surface (lower surface) of the polishing pad 50.

ウェーハ搬入・搬出領域Ａと研磨加工領域Ｄとの間に、第２研磨ユニット４０ａが配設されている。第２研磨ユニット４０ａは、第１研磨ユニット４０と同様に構成される。 A second polishing unit 40a is arranged between the wafer loading/unloading area A and the polishing area D. The second polishing unit 40a has the same configuration as the first polishing unit 40.

加工装置２の台４のコラム６とは反対側には、例えば、加工前のウェーハをストックする第１のカセット６２と、例えば、加工後のウェーハをストックする第２のカセット６４が着脱可能に装着される。 On the opposite side of the column 6 of the table 4 of the processing apparatus 2, for example, a first cassette 62 for stocking unprocessed wafers and a second cassette 64 for stocking, for example, processed wafers can be attached and detached. It is installed.

ウェーハ搬送ロボット６６は、第１のカセット６２内に収容されたウェーハを仮置きテーブル６８に搬出する。また、スピンナ洗浄ユニット７０で洗浄された加工後のウェーハを第２のカセット６４に搬送する。 The wafer transfer robot 66 carries out the wafers stored in the first cassette 62 to the temporary placement table 68. Further, the processed wafer cleaned by the spinner cleaning unit 70 is transferred to the second cassette 64.

搬送ユニット７２は、仮置きテーブル６８からウェーハをウェーハ搬入・搬出領域Ａに位置付けられた保持テーブル３８に搬入する。また、加工後のウェーハを吸着して保持テーブル３８からスピンナ洗浄ユニット７０まで搬送する。搬送ユニット７０はウェーハをＸ軸方向、Ｙ軸方向、Ｚ軸方向に移動可能である。 The transfer unit 72 loads the wafer from the temporary placement table 68 to the holding table 38 positioned in the wafer loading/unloading area A. Further, the processed wafer is adsorbed and conveyed from the holding table 38 to the spinner cleaning unit 70. The transfer unit 70 can move the wafer in the X-axis direction, the Y-axis direction, and the Z-axis direction.

加工装置２の粗研削ユニット１２、仕上げ研削ユニット１６、第１研磨ユニット４０、及び、第２研磨ユニット４０ａの少なくとも一つは、さらに、被加工物の状態や加工位置を確認する際に使用される撮像ユニットを備える。そして、該撮像ユニットは本実施形態に係る加工方法の判定ステップでも使用される。該撮像ユニットは、例えば、棒状の筐体中に直線状に並んだ複数の撮像素子を備えるラインセンサ等で形成される。 At least one of the rough grinding unit 12, the finish grinding unit 16, the first polishing unit 40, and the second polishing unit 40a of the processing device 2 is further used when confirming the state and processing position of the workpiece. Image pickup unit. Then, the imaging unit is also used in the determination step of the processing method according to this embodiment. The image pickup unit is formed of, for example, a line sensor including a plurality of image pickup elements linearly arranged in a rod-shaped housing.

図５（Ａ）に示されるように、撮像ユニット５４は、棒状の筐体の長軸がウェーハ１に平行となるよう、該ウェーハ１の端部の上方に位置付けられる。撮像ユニット５４は、水平面内を該筐体の該長軸に垂直な方向（図５（Ａ）の矢印の方向）へ移動しながら加工後のウェーハ１を撮像して撮像画像を作成し、該撮像画像を加工装置２のコントローラ（制御部）５６に送る。 As shown in FIG. 5A, the imaging unit 54 is positioned above the end of the wafer 1 so that the long axis of the rod-shaped housing is parallel to the wafer 1. The image capturing unit 54 captures an image of the processed wafer 1 while moving in the horizontal plane in the direction perpendicular to the long axis of the housing (the direction of the arrow in FIG. 5A) to create a captured image. The captured image is sent to the controller (control unit) 56 of the processing device 2.

加工装置２は、図２に示すように、台４に接続されたコントローラ（制御部）５６を有する。該コントローラ（制御部）５６は、加工装置２の各構成要素を制御する機能を有する。また、後述の判定ステップでは、該コントローラ（制御部）５６は、該撮像ユニット５４から撮像画像を受け、該撮像画像に基づきウェーハ１の該裏面１ｂ側にすべての電極ポスト３が露出しているか否かを判定する。なお、該コントローラ（制御部）５６の構成と機能は、ＰＣ上にソフトウエアとして実現されてもよい。 As shown in FIG. 2, the processing device 2 has a controller (control unit) 56 connected to the table 4. The controller (control unit) 56 has a function of controlling each component of the processing device 2. In the determination step described below, the controller (control unit) 56 receives the captured image from the image capturing unit 54, and based on the captured image, all the electrode posts 3 are exposed on the back surface 1b side of the wafer 1. Determine whether or not. The configuration and function of the controller (control unit) 56 may be implemented as software on a PC.

該コントローラ（制御部）５６は、判定部５８と、標準画像保存部６０と、を有する。標準画像保存部６０には、正しく加工されたウェーハ１の裏面１ｂ側の撮像画像が標準画像として保存されている。後述の判定ステップでは、標準画像保存部６０から読み出される該標準画像と、撮像ユニット５４から送られる撮像画像と、を判定部５８が比較し、該裏面に露出していない電極ポスト３の有無を判定する。 The controller (control unit) 56 includes a determination unit 58 and a standard image storage unit 60. In the standard image storage unit 60, the captured image of the back surface 1b side of the wafer 1 which has been processed correctly is stored as a standard image. In the determination step described later, the determination unit 58 compares the standard image read from the standard image storage unit 60 with the captured image sent from the imaging unit 54, and determines whether the electrode post 3 not exposed on the back surface is present. judge.

露出していない電極ポスト３が無いと判定部５８で判定されると、該コントローラ（制御部）５６は、ウェーハ１を次のステップに送る。露出していない電極ポスト３が有ると該判定部５８で判定されると、該撮像ユニット５４が取り付けられている加工ユニット（研削ユニットまたは研磨ユニット）にウェーハを再度加工させる。なお、ウェーハを再度加工させた後には、再び撮像ユニット５４に撮像画像を作成させ判定を実施するとよい。 When the determination unit 58 determines that there is no unexposed electrode post 3, the controller (control unit) 56 sends the wafer 1 to the next step. When the determination unit 58 determines that there is the electrode post 3 that is not exposed, the processing unit (grinding unit or polishing unit) to which the imaging unit 54 is attached causes the wafer to be processed again. It should be noted that after the wafer is reprocessed, the imaging unit 54 may again create a captured image and the determination may be performed.

次に、本実施形態に係るウェーハの加工方法について説明する。まず、図３（Ａ）に示すように、表面１ａに複数のデバイスが形成されたウェーハ１を加工装置２のウェーハ搬入・搬出領域Ａにある保持テーブル３８で保持する保持ステップを実施する。ウェーハ１の表面１ａには、予めサポートウェーハ５等の表面保護部材が貼着されており、ウェーハ１は、表面１ａ側を該保持テーブル３８の保持面に向けて保持テーブル３８上に載せ置かれて吸引保持される。 Next, a wafer processing method according to this embodiment will be described. First, as shown in FIG. 3A, a holding step of holding the wafer 1 having a plurality of devices formed on the surface 1a by the holding table 38 in the wafer loading/unloading area A of the processing apparatus 2 is performed. A surface protecting member such as a support wafer 5 is previously attached to the front surface 1a of the wafer 1, and the wafer 1 is placed on the holding table 38 with the front surface 1a side facing the holding surface of the holding table 38. Is held by suction.

次に、該保持テーブル３８で保持されたウェーハ１の裏面１ｂ側を加工することで該ウェーハ１を薄化する薄化ステップを実施する。該薄化ステップでは、ウェーハ１が薄化されるとともにウェーハ１の電極ポスト３が埋め込まれている穴の底部が除去されて、電極ポスト３がウェーハ１の裏面１ｂ側に露出する。 Next, a thinning step of thinning the wafer 1 by processing the back surface 1b side of the wafer 1 held by the holding table 38 is performed. In the thinning step, the wafer 1 is thinned and the bottom portion of the hole in which the electrode post 3 of the wafer 1 is embedded is removed to expose the electrode post 3 to the back surface 1b side of the wafer 1.

電極ポスト３を露出させる薄化ステップは、例えば、加工装置２の粗研削ユニット１２、仕上げ研削ユニット１６、第１研磨ユニット４０、第２研磨ユニット４０ａ等を用いて実施される。以下、これらの各ユニットにおけるウェーハ１の加工について説明する。 The thinning step of exposing the electrode posts 3 is performed using, for example, the rough grinding unit 12, the finish grinding unit 16, the first polishing unit 40, the second polishing unit 40a of the processing device 2. The processing of the wafer 1 in each of these units will be described below.

まず、ターンテーブル３４を回転させ、保持テーブル３８を粗研削加工領域Ｂに送り、ウェーハ１を移動させる。そして、粗研削ユニット１２により該ウェーハ１の裏面１ｂを粗研削する。図３（Ｂ）は、粗研削について説明する側面図である。 First, the turntable 34 is rotated, the holding table 38 is sent to the rough grinding region B, and the wafer 1 is moved. Then, the rough grinding unit 12 roughly grinds the back surface 1b of the wafer 1. FIG. 3B is a side view illustrating rough grinding.

粗研削では、まず、保持テーブル３８と、研削ホイール２６と、を図３（Ｂ）に示す矢印の方向にそれぞれ回転させる。そして、両者が回転している状態で、粗研削ユニット送り機構を作動させ研削ホイール２６を下方向に加工送りする。そして、研削ホイール２６が保持する研削砥石３０がウェーハ１に接触すると、該ウェーハ１の裏面１ｂ側が粗研削される。ウェーハ１が所定の厚さになるまで粗研削されたら、粗研削を終了させる。 In the rough grinding, first, the holding table 38 and the grinding wheel 26 are respectively rotated in the directions of the arrows shown in FIG. Then, while both are rotating, the rough grinding unit feed mechanism is operated to feed the grinding wheel 26 downward. Then, when the grinding wheel 30 held by the grinding wheel 26 contacts the wafer 1, the back surface 1b side of the wafer 1 is roughly ground. When the wafer 1 is roughly ground to a predetermined thickness, the rough grinding is finished.

次に、加工装置２のターンテーブル３４を回転させて、該保持テーブル３８を仕上げ研削加工領域Ｃに送る。そして、仕上げ研削ユニット１６により該ウェーハ１を仕上げ研削する。なお、仕上げ研削ユニット１６による仕上げ研削は、粗研削ユニット１２による粗研削と同様に実施される。 Next, the turntable 34 of the processing device 2 is rotated and the holding table 38 is sent to the finish grinding processing region C. Then, the finish grinding unit 16 finish-grinds the wafer 1. The finish grinding by the finish grinding unit 16 is performed in the same manner as the rough grinding by the rough grinding unit 12.

仕上げ研削は、粗研削よりも遅い加工送り速度で実施され、研削後の被研削面が滑らかになるように実施される。ウェーハ１の裏面１ｂは、粗研削及び仕上げ研削により、チップの仕上がり厚さ程度の厚さに薄化される。 The finish grinding is carried out at a processing feed speed slower than that of the rough grinding so that the surface to be ground after the grinding becomes smooth. The back surface 1b of the wafer 1 is thinned to a thickness of about the finished thickness of the chip by rough grinding and finish grinding.

仕上げ研削の後、ターンテーブル３４を回転させて、該保持テーブル３８を研磨加工領域Ｄに送る。そして、第１研磨ユニット４０により該ウェーハ１の裏面１ｂ側を研磨する。図４は、第１研磨ユニット４０によるウェーハ１の裏面１ｂ側の研磨を模式的に示す断面図である。 After the finish grinding, the turntable 34 is rotated and the holding table 38 is sent to the polishing area D. Then, the back surface 1b side of the wafer 1 is polished by the first polishing unit 40. FIG. 4 is a sectional view schematically showing polishing of the back surface 1b side of the wafer 1 by the first polishing unit 40.

保持テーブル３８上に保持されたウェーハ１に研磨液供給路５２を介して研磨液を供給しながら保持テーブル３８と、研磨パッド５０と、をそれぞれ図４に示した矢印の方向に回転させる。そして、Ｚ軸移動機構を作動させてウェーハ１の裏面１ｂに研磨パッド５０を接触させ、そのまま研磨パッド５０をウェーハ１の裏面１ｂに向けて押し付けて研磨を実施する。 While supplying the polishing liquid to the wafer 1 held on the holding table 38 via the polishing liquid supply path 52, the holding table 38 and the polishing pad 50 are rotated in the directions of the arrows shown in FIG. 4, respectively. Then, the Z-axis moving mechanism is operated to bring the polishing pad 50 into contact with the back surface 1b of the wafer 1, and the polishing pad 50 is directly pressed toward the back surface 1b of the wafer 1 to carry out polishing.

次に、ターンテーブル３４を回転させて、該保持テーブル３８をウェーハ搬入・搬出領域Ａに送る。そして、第２研磨ユニット４０ａにより該ウェーハ１をさらに研磨する。なお、第２研磨ユニット４０ａによる研磨は、第１研磨ユニット４０による研磨と同様に実施される。ウェーハ１の裏面１ｂが第１の研磨ユニット４０及び第２の研磨ユニット４０ａで実施される研磨によりさらに薄化されると、ウェーハ１の裏面１ｂの研削歪みが除去される。 Next, the turntable 34 is rotated to send the holding table 38 to the wafer loading/unloading area A. Then, the wafer 1 is further polished by the second polishing unit 40a. The polishing by the second polishing unit 40a is performed in the same manner as the polishing by the first polishing unit 40. When the back surface 1b of the wafer 1 is further thinned by the polishing performed by the first polishing unit 40 and the second polishing unit 40a, the grinding distortion of the back surface 1b of the wafer 1 is removed.

ここで、粗研削ユニット１２で実施される研削、仕上げ研削ユニット１６で実施される研削、第１研磨ユニット４０で実施される研磨、または、第２研磨ユニット４０ａで実施される研磨のいずれかの加工において電極ポスト３が埋め込まれた穴の底部が除去される。そして、電極ポスト３がウェーハ１の裏面１ｂ側に露出する。しかし、ウェーハ１に形成された該穴はその深さにばらつきを有し、所定の条件で加工を実施しても、複数の電極ポスト３のすべてがウェーハ１の裏面１ｂ側に露出しない場合がある。 Here, any of the grinding performed by the rough grinding unit 12, the grinding performed by the finish grinding unit 16, the polishing performed by the first polishing unit 40, and the polishing performed by the second polishing unit 40a. In processing, the bottom of the hole in which the electrode post 3 is embedded is removed. Then, the electrode post 3 is exposed on the back surface 1b side of the wafer 1. However, the holes formed in the wafer 1 have different depths, and even if processing is performed under predetermined conditions, all of the plurality of electrode posts 3 may not be exposed on the back surface 1b side of the wafer 1. is there.

ウェーハ１の裏面１ｂ側に電極ポスト３が露出していなければ、ウェーハ１が分割されて形成された複数のチップを積層させて積層体を作成したとき、該電極ポスト３でチップ間を適切に接続できないため、該積層体は正しく機能しない。そのため、ウェーハ１に形成された電極ポスト３のすべてをウェーハ１の裏面１ｂに露出させなければならない。 If the electrode posts 3 are not exposed on the back surface 1b side of the wafer 1, when a plurality of chips formed by dividing the wafer 1 are stacked to form a stacked body, the electrode posts 3 can be used to properly provide a space between the chips. Because of the inability to connect, the stack will not function properly. Therefore, all of the electrode posts 3 formed on the wafer 1 must be exposed on the back surface 1b of the wafer 1.

そこで、本実施形態に係るウェーハの加工方法においては、電極ポスト３を裏面１ｂ側に露出させる薄化ステップを実施した後、判定ステップを実施する。該判定ステップでは、ウェーハ１の裏面１ｂを撮像し撮像画像を作成し、該撮像画像に基づいて該裏面１ｂに露出していない電極ポスト３の有無を判定する。 Therefore, in the wafer processing method according to the present embodiment, the determination step is performed after performing the thinning step of exposing the electrode posts 3 to the back surface 1b side. In the determining step, the back surface 1b of the wafer 1 is imaged to create a captured image, and the presence or absence of the electrode post 3 not exposed on the back surface 1b is determined based on the captured image.

上述のように、粗研削ユニット１２、仕上げ研削ユニット１６、第１研磨ユニット４０、または、第２研磨ユニット４０ａには、撮像ユニット５４が取り付けられている。該撮像ユニット５４により、加工後のウェーハ１の裏面１ｂ側を撮像して撮像画像を作成する。図５（Ａ）は、撮像ユニット５４を用いたウェーハ１の裏面１ｂ側の撮像を示す側面図である。撮像ステップは、薄化ステップの直後に保持テーブル３８にウェーハ１が保持された状態でそのまま実施される。 As described above, the image pickup unit 54 is attached to the rough grinding unit 12, the finish grinding unit 16, the first polishing unit 40, or the second polishing unit 40a. The image pickup unit 54 picks up an image of the back surface 1b side of the processed wafer 1 to create a picked-up image. FIG. 5A is a side view showing the image pickup on the back surface 1 b side of the wafer 1 using the image pickup unit 54. The imaging step is performed as it is with the wafer 1 held on the holding table 38 immediately after the thinning step.

判定ステップでは、まず、撮像ユニット５４の棒状の筐体が、その長軸が該ウェーハ１に平行となるように向けられてウェーハ１の端部の上方に位置付けられる。そして、撮像ユニット５４は、該筐体の該長軸に垂直な方向（図５（Ａ）に示す矢印の方向）に水平面内を移動しながら加工後のウェーハ１を撮像して撮像画像を作成し、該撮像画像を加工装置２のコントローラ（制御部）に送る。 In the determination step, first, the rod-shaped housing of the image pickup unit 54 is positioned above the end of the wafer 1 with its long axis oriented parallel to the wafer 1. Then, the imaging unit 54 takes an image of the processed wafer 1 while moving in the horizontal plane in the direction perpendicular to the long axis of the housing (the direction of the arrow shown in FIG. 5A) and creates a picked-up image. Then, the captured image is sent to the controller (control unit) of the processing device 2.

図５（Ｂ）及び図５（Ｃ）に、撮像ユニット５４により撮像される撮像画像の一例をそれぞれ示す。図５（Ｂ）は、ウェーハ１に形成された複数の電極ポスト３の一部がウェーハ１の裏面１ｂ側に露出していない場合を示す撮像画像７であり、図５（Ｃ）は、すべての電極ポスト３がウェーハ１の裏面１ｂ側に露出している場合の撮像画像９である。 5B and 5C show examples of captured images captured by the image capturing unit 54, respectively. 5B is a captured image 7 showing a case where a part of the plurality of electrode posts 3 formed on the wafer 1 is not exposed on the back surface 1b side of the wafer 1, and FIG. 3 is a captured image 9 when the electrode post 3 of 1 is exposed on the back surface 1b side of the wafer 1.

図５（Ｃ）に図示するような撮像画像９は、正常に薄化ステップが実施された状態を示す標準画像として予め加工装置２のコントローラ（制御部）５６の標準画像保存部６０に保存される。 The captured image 9 as illustrated in FIG. 5C is stored in advance in the standard image storage unit 60 of the controller (control unit) 56 of the processing apparatus 2 as a standard image showing a state in which the thinning step is normally performed. It

撮像ユニット５４から該撮像画像を受ける該コントローラ（制御部）５６の判定部５８は標準画像保存部６０と接続されており、撮像ユニット５４から該撮像画像を受けた際に、該標準画像保存部６０から図５（Ｃ）に示されるような標準画像を読み込む。そして、該撮像画像と、該標準画像と、を比較してすべての電極ポスト３をウェーハ１の裏面に露出できているか否かを判定する。 The determination unit 58 of the controller (control unit) 56 that receives the captured image from the imaging unit 54 is connected to the standard image storage unit 60, and when the captured image is received from the imaging unit 54, the standard image storage unit A standard image as shown in FIG. 5C is read from 60. Then, the captured image and the standard image are compared to determine whether all the electrode posts 3 have been exposed on the back surface of the wafer 1.

該判定は、例えば、２つの画像の照合により実施される。該照合により２つの画像が一致していると判断される場合、判定部はウェーハ１の裏面１ｂ側に露出していない電極ポスト３は無いと判定する。一方で、２つの画像が一致していないと判断される場合、判定部はウェーハ１の裏面１ｂ側に露出していない電極ポスト３が有ると判定する。なお、２つの画像の照合においては、両者が完全に一致していなくてもよく、例えば、それぞれの電極ポスト３の形成位置の誤差の範囲において位置のずれが許容される。 The determination is performed, for example, by comparing two images. When it is determined that the two images match by the collation, the determination unit determines that there is no electrode post 3 that is not exposed on the back surface 1b side of the wafer 1. On the other hand, when it is determined that the two images do not match, the determination unit determines that there is the electrode post 3 that is not exposed on the back surface 1b side of the wafer 1. It should be noted that in the comparison of the two images, the two do not have to be completely coincident with each other, and for example, positional deviation is allowed within the error range of the formation positions of the respective electrode posts 3.

ウェーハ１の裏面１ｂ側に露出していない電極ポスト３は無いと該判定部５８が判定した場合、加工装置２はウェーハ１に対して該薄化ステップの次のステップを実施する。このように、薄化ステップが正常に行われ追加工の必要がない場合でも、本実施形態に係るウェーハの加工方法では、追加工の必要性が無いとの判断を早急に下せるため、本実施形態に係る加工方法によると工程を迅速化できる。 When the determination unit 58 determines that there is no electrode post 3 that is not exposed on the back surface 1b side of the wafer 1, the processing apparatus 2 performs the next step of the thinning step on the wafer 1. As described above, even when the thinning step is normally performed and additional machining is not required, the wafer processing method according to the present embodiment can promptly determine that there is no need for additional machining. The processing method according to the embodiment can speed up the process.

ウェーハ１の裏面１ｂ側に露出していない電極ポスト３が有ると該判定部５８が判定した場合、保持テーブル３８に保持されたままのウェーハ１に対して追加工を実施する。追加工は、すべての電極ポスト３をウェーハ１の裏面１ｂ側に露出させるために実施される。追加工は、薄化ステップで使用された加工ユニットをそのまま使用して実施される。 When the determination unit 58 determines that there is the electrode post 3 that is not exposed on the back surface 1b side of the wafer 1, the wafer 1 still held on the holding table 38 is subjected to additional processing. The additional processing is performed to expose all the electrode posts 3 to the back surface 1b side of the wafer 1. The additional machining is performed using the processing unit used in the thinning step as it is.

本実施形態に係るウェーハの加工方法では、判定や追加工の際に保持テーブル３８やウェーハ１等を移動させる必要がなく、ウェーハ１に迅速に追加工を実施できる。追加工は、薄化ステップで実施した加工と同様の加工を、例えば、加工の時間を短くする等して実施する。追加工を実施した後は、上述の判定ステップを再度実施して、すべての電極ポスト３が露出したとの判定を得てから次のステップを実施する。 In the wafer processing method according to the present embodiment, it is not necessary to move the holding table 38, the wafer 1 and the like at the time of determination and additional processing, and the additional processing can be quickly performed on the wafer 1. In the additional machining, the same machining as that performed in the thinning step is performed, for example, by shortening the machining time. After performing the additional machining, the above determination step is performed again, and after the determination that all the electrode posts 3 are exposed is obtained, the next step is performed.

本実施形態に係るウェーハの加工方法では、撮像ユニット５４によりウェーハ１の裏面１ｂを撮像し撮像画像を作成し、該撮像画像に基づいて該裏面１ｂに露出していない電極ポスト３の有無を判定する。そのため、ウェーハ１を保持テーブル３８から剥離して目視で作業者が判断する場合と比べて、迅速かつ確実に判定を実施できる。さらに、保持テーブル３８を移動することなく判定できるため、追加工の実施が必要である場合でも、そのままの位置のウェーハ１に追加工を実施できる。 In the wafer processing method according to the present embodiment, the back surface 1b of the wafer 1 is imaged by the imaging unit 54 to create a picked-up image, and the presence or absence of the electrode post 3 not exposed on the back surface 1b is determined based on the picked-up image. To do. Therefore, as compared with the case where the wafer 1 is peeled off from the holding table 38 and the operator visually judges it, the judgment can be carried out quickly and surely. Further, since the determination can be made without moving the holding table 38, even when the additional processing needs to be performed, the additional processing can be performed on the wafer 1 in the same position.

なお、本発明は、上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、該判定部５８の判定を受けて追加工を実施する場合、実施する追加工の程度を決定するために、複数の電極ポスト３のうち裏面１ｂ側に露出した電極ポスト３の割合を導出してもよい。電極ポスト３が埋め込まれた穴の深さの一般的な分布を考慮すると、該割合が低いほど、最も浅い穴の底部の裏面１ｂからの距離が大きくなる。そのため、該割合と、必要な追加工の強度と、の間の相関関係を考慮して追加工の内容を決定できる。 It should be noted that the present invention is not limited to the description of the above embodiment and can be implemented with various modifications. For example, in the case where the additional machining is performed in response to the determination of the determination unit 58, in order to determine the degree of the additional machining to be performed, the ratio of the electrode posts 3 exposed on the back surface 1b side among the plurality of electrode posts 3 is derived. You may. Considering the general distribution of the depth of the holes in which the electrode posts 3 are embedded, the lower the ratio, the larger the distance from the back surface 1b of the bottom of the shallowest hole. Therefore, the content of the additional work can be determined in consideration of the correlation between the ratio and the required strength of the additional work.

例えば、標準画像に映る電極ポスト３の数と、撮像ユニットにより作成された撮像画像に映る電極ポスト３の数と、を検出する。そして、全体に対する露出した電極ポスト３の割合を導出する。露出した電極ポスト３の割合が比較的低いのであれば、すべての電極ポスト３を露出させるために強度の高い追加工を実施すればよい。一方で、露出した電極ポスト３の割合が比較的高い場合は、強度の低い追加工を実施すればよい。 For example, the number of electrode posts 3 shown in the standard image and the number of electrode posts 3 shown in the picked-up image created by the image pickup unit are detected. Then, the ratio of the exposed electrode posts 3 to the whole is derived. If the ratio of the exposed electrode posts 3 is relatively low, a high-strength additional process may be performed to expose all the electrode posts 3. On the other hand, when the ratio of the exposed electrode posts 3 is relatively high, an additional process with low strength may be performed.

このように撮像画像を用いて追加工の内容を決定できると、露出していない電極ポスト３を露出するのに最低限必要な程度の追加工を実施できるため、追加工にかかる時間的及び金銭的コストを低く抑えることができる。 If the content of the additional work can be determined using the captured image in this way, the additional work can be carried out to the extent necessary to expose the unexposed electrode posts 3, so that the additional work takes time and money. Cost can be kept low.

また、本発明の一態様では、判定ステップと、再加工と、を薄化ステップとは異なる場所で実施してもよい。例えば、薄化ステップとして仕上げ研削を実施した場合、判定ステップを研磨後に行ってもよく、さらに再加工を粗研削から実施してもよい。 In addition, in one embodiment of the present invention, the determination step and the reprocessing may be performed at different locations from the thinning step. For example, when finish grinding is performed as the thinning step, the determination step may be performed after polishing, and the reworking may be performed from rough grinding.

その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。 In addition, the structures, methods, and the like according to the above-described embodiments can be appropriately modified and implemented without departing from the scope of the object of the present invention.

１ ウェーハ
１ａ 表面
１ｂ 裏面
３ 電極ポスト
５ サポートウェーハ
７，９ 撮像画像
２ 加工装置
４ 台
６ コラム
８，１０ レール
１２ 粗研削ユニット
１４ 粗研削ユニット送り機構
１６ 仕上げ研削ユニット
１８ 仕上げ研削ユニット送り機構
２０ ユニットハウジング
２２ スピンドル
２４ ホイールマウント
２６ 研削ホイール
２８ ホイール基台
３０ 研削砥石
３２ モータ
３４ ターンテーブル
３６ 矢印
３８ 保持テーブル
３８ａ 多孔質部材
３８ｂ 吸引路
４０，４０ａ 研磨ユニット
４２ スピンドル
４４ ホイールマウント
４６ 研磨ホイール
４８ 基台
５０ 研磨パッド
５２ 研磨液供給路
５４ 撮像ユニット
５６ コントローラ（制御部）
５８ 判定部
６０ 標準画像保存部
６２，６４ カセット
６６ ウェーハ搬送ロボット
６８ 仮置きテーブル
７０ スピンナ洗浄ユニット
７２ 搬送ユニット 1 Wafer 1a Front Surface 1b Back Surface 3 Electrode Post 5 Support Wafer 7,9 Captured Image 2 Processing Device 4 Units 6 Columns 8 Columns 10 and 10 Rails 12 Rough Grinding Unit 14 Rough Grinding Unit Feeding Mechanism 16 Finish Grinding Unit 18 Finish Grinding Unit Feeding Mechanism 20 Units Housing 22 Spindle 24 Wheel mount 26 Grinding wheel 28 Wheel base 30 Grinding wheel 32 Motor 34 Turntable 36 Arrow 38 Holding table 38a Porous member 38b Suction path 40, 40a Polishing unit 42 Spindle 44 Wheel mount 46 Polishing wheel 48 Base 50 Polishing pad 52 Polishing liquid supply path 54 Imaging unit 56 Controller (control unit)
58 determination unit 60 standard image storage unit 62, 64 cassette 66 wafer transfer robot 68 temporary table 70 spinner cleaning unit 72 transfer unit

Claims (2)

表面にデバイスが形成されたウェーハの厚さ方向に伸長し該ウェーハの表面から所定深さ位置に至る複数の電極ポストが埋設されたウェーハの加工方法であって、
ウェーハの表面側を保持テーブルで保持する保持ステップと、
該保持テーブルで保持されたウェーハの裏面側を加工することで該ウェーハを所定の厚さへと薄化する薄化ステップと、
該薄化ステップを実施した後、ウェーハの裏面を撮像し撮像画像を作成し、該撮像画像に基づいて該裏面に露出していない電極ポストの有無を判定する判定ステップと、を備え、
該判定ステップでウェーハの裏面に露出していない電極ポストが有ると判定された場合に、ウェーハをさらに薄化する追加工ステップを実施する、
ことを特徴とする、ウェーハの加工方法。 A method of processing a wafer in which a plurality of electrode posts extending from the surface of the wafer to a predetermined depth position in the thickness direction of the wafer on which a device is formed on the surface is embedded,
A holding step of holding the front side of the wafer with a holding table,
A thinning step of thinning the wafer to a predetermined thickness by processing the back surface side of the wafer held by the holding table;
After performing the thinning step, a backside of the wafer is imaged to create a captured image, and a determination step of determining the presence or absence of an electrode post not exposed on the backside based on the captured image,
When it is determined that there is an electrode post that is not exposed on the back surface of the wafer in the determination step, an additional processing step for further thinning the wafer is performed,
A method of processing a wafer, which is characterized in that 該判定ステップは、ウェーハが該保持テーブルで保持された状態で実施され、
該追加工ステップは、該ウェーハが該保持テーブルで保持された状態で遂行される、
ことを特徴とする請求項１に記載のウェーハの加工方法。 The determining step is performed while the wafer is held on the holding table,
The additional processing step is performed with the wafer held by the holding table,
The method for processing a wafer according to claim 1, wherein
JP2016203068A 2016-10-14 2016-10-14 Wafer processing method Active JP6707291B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016203068A JP6707291B2 (en) 2016-10-14 2016-10-14 Wafer processing method
TW106131123A TWI737810B (en) 2016-10-14 2017-09-12 Wafer processing method
KR1020170130077A KR102325715B1 (en) 2016-10-14 2017-10-11 Wafer processing method
CN201710951990.0A CN107958841B (en) 2016-10-14 2017-10-13 Method for processing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016203068A JP6707291B2 (en) 2016-10-14 2016-10-14 Wafer processing method

Publications (2)

Publication Number Publication Date
JP2018064076A JP2018064076A (en) 2018-04-19
JP6707291B2 true JP6707291B2 (en) 2020-06-10

Family

ID=61954624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016203068A Active JP6707291B2 (en) 2016-10-14 2016-10-14 Wafer processing method

Country Status (4)

Country Link
JP (1) JP6707291B2 (en)
KR (1) KR102325715B1 (en)
CN (1) CN107958841B (en)
TW (1) TWI737810B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805823B (en) * 2018-10-31 2023-06-21 日商三星鑽石工業股份有限公司 Substrate supply system and substrate processing device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792954B2 (en) 1999-08-10 2006-07-05 株式会社東芝 Manufacturing method of semiconductor device
JP3844973B2 (en) * 2001-03-16 2006-11-15 大日本スクリーン製造株式会社 Substrate polishing end point detection
JP3895987B2 (en) * 2001-12-27 2007-03-22 株式会社東芝 Semiconductor device and manufacturing method thereof
JP4340517B2 (en) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 Semiconductor device and manufacturing method thereof
JP2008071839A (en) * 2006-09-12 2008-03-27 Canon Inc Method for detecting place of surface, exposure apparatus and device manufacturing method
JP2011125987A (en) * 2009-12-21 2011-06-30 Disco Abrasive Syst Ltd Grinding device
JP5170294B2 (en) * 2010-12-24 2013-03-27 三星ダイヤモンド工業株式会社 Patterning equipment
JP2012164801A (en) * 2011-02-07 2012-08-30 Lasertec Corp Inspection apparatus and inspection method
US9960088B2 (en) * 2011-11-07 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. End point detection in grinding
JP5770677B2 (en) * 2012-05-08 2015-08-26 株式会社ディスコ Wafer processing method
JP2014053354A (en) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd Wafer processing method
JP2014053353A (en) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd Wafer processing method
US9543225B2 (en) * 2014-04-29 2017-01-10 Lam Research Corporation Systems and methods for detecting endpoint for through-silicon via reveal applications
JP6385131B2 (en) * 2014-05-13 2018-09-05 株式会社ディスコ Wafer processing method
JP6366383B2 (en) * 2014-06-27 2018-08-01 株式会社ディスコ Processing equipment
JP6377459B2 (en) * 2014-08-29 2018-08-22 株式会社ディスコ Wafer inspection method, grinding and polishing equipment
JP2016064459A (en) * 2014-09-24 2016-04-28 株式会社ディスコ Method of grinding workpiece

Also Published As

Publication number Publication date
JP2018064076A (en) 2018-04-19
KR20180041585A (en) 2018-04-24
KR102325715B1 (en) 2021-11-11
CN107958841A (en) 2018-04-24
TW201816872A (en) 2018-05-01
TWI737810B (en) 2021-09-01
CN107958841B (en) 2023-04-18

Similar Documents

Publication Publication Date Title
JP6906859B2 (en) Processing equipment
TWI483302B (en) Wafer grinding method
JP2009004406A (en) Working method for substrate
JP2004207606A (en) Wafer support plate
JP2007305835A (en) Treatment method of wafer
JP6723892B2 (en) Wafer processing method
TW201310517A (en) Method of processing wafer
JP2019220632A (en) Processing method for work piece
JP5215159B2 (en) Alignment mechanism, grinding apparatus, alignment method and grinding method
JP2011040511A (en) Method of grinding wafer
JP2021174896A (en) Processing method and holding table
JP5554601B2 (en) Grinding equipment
JP2014038929A (en) Inline system
JP6707291B2 (en) Wafer processing method
JP7071818B2 (en) Board processing system
JP5295720B2 (en) Semiconductor wafer processing equipment
JP6817761B2 (en) How to divide the wafer
JP7025249B2 (en) Grinding method for workpieces.
JP2012064735A (en) Method for grinding wafer
JP5508114B2 (en) Grinding equipment
JP2014042959A (en) Grinding apparatus
JP5975839B2 (en) Grinding equipment
JP5973284B2 (en) Grinding equipment
JP2019111634A (en) Method for grinding work-piece
JP2024065440A (en) Detection method and processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200519

R150 Certificate of patent or registration of utility model

Ref document number: 6707291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250