JP6703725B1 - Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate - Google Patents
Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate Download PDFInfo
- Publication number
- JP6703725B1 JP6703725B1 JP2020001773A JP2020001773A JP6703725B1 JP 6703725 B1 JP6703725 B1 JP 6703725B1 JP 2020001773 A JP2020001773 A JP 2020001773A JP 2020001773 A JP2020001773 A JP 2020001773A JP 6703725 B1 JP6703725 B1 JP 6703725B1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- support substrate
- wax
- adsorbate
- supporting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims description 45
- 238000005498 polishing Methods 0.000 title claims description 13
- 239000002156 adsorbate Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000001816 cooling Methods 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 8
- 238000010030 laminating Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 14
- 239000003302 ferromagnetic material Substances 0.000 claims description 10
- 229910052742 iron Inorganic materials 0.000 claims description 7
- 238000010586 diagram Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 25
- 230000000052 comparative effect Effects 0.000 description 14
- 239000010453 quartz Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 230000005405 multipole Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】半導体チップ又はウェハを支持基板に平行状態で貼り合わせる。【解決手段】第１永久磁石からなる支持基板２０と半導体チップ１０とをワックス３１で貼り付けて、第１貼付物１０２を作成する第１工程と、第１貼付物１０２と第２永久磁石２５とを吸着させた吸着物４０を作成する第２工程と、吸着物４０をワックス３１の融点以上に加熱する第３工程ＳＰ４と、第３工程ＳＰ４で加熱された吸着物４０を冷却する第４工程ＳＰ５と、第４工程ＳＰ５で冷却された吸着物４０から第２永久磁石２５を引き離し、半導体チップ１０と支持基板２０とが貼り合わされた第２貼付物１００を作成する第５工程ＳＰ６とを備える。【選択図】図２A semiconductor chip or a wafer is attached to a support substrate in parallel. SOLUTION: A supporting substrate 20 made of a first permanent magnet and a semiconductor chip 10 are pasted with a wax 31 to form a first pasted object 102, and a first pasted object 102 and a second permanent magnet 25. And a third step SP4 of heating the adsorbate 40 to the melting point of the wax 31 or higher, and a fourth step of cooling the adsorbate 40 heated in the third step SP4. The step SP5 and the fifth step SP6 of separating the second permanent magnet 25 from the adsorbate 40 cooled in the fourth step SP5 to create the second patch 100 in which the semiconductor chip 10 and the supporting substrate 20 are bonded together. Prepare [Selection diagram] Figure 2
Description
本発明は、半導体チップ又はウェハと支持基板との貼合わせ方法に関し、例えば、多層配線を有した半導体チップを研磨し、特定の配線層を露出させる前工程で使用される。 The present invention relates to a method for laminating a semiconductor chip or wafer to a support substrate, which is used, for example, in a pre-process of polishing a semiconductor chip having multilayer wiring to expose a specific wiring layer.
半導体チップを検査する際、半導体チップのパッケージを研磨し、金属配線層を露出させることがある。また、半導体チップは、金属配線層と層間絶縁層とが多層に積層されている。特定の配線層まで半導体チップを研磨して、露出した金属配線層の検査や解析を行うこともある。研磨工程では、ワックスで半導体チップが貼り合わされた支持基板を研磨装置に把持させる。 When inspecting a semiconductor chip, the package of the semiconductor chip may be polished to expose the metal wiring layer. Further, in the semiconductor chip, a metal wiring layer and an interlayer insulating layer are laminated in multiple layers. The semiconductor chip may be polished to a specific wiring layer, and the exposed metal wiring layer may be inspected or analyzed. In the polishing step, a polishing apparatus holds a supporting substrate having semiconductor chips attached thereto with wax.
特許文献１には、半導体ウェハと支持板とを加熱消滅性樹脂を含有する接着剤で接着し、加熱して剥離させる技術が記載されている。 Patent Document 1 describes a technique in which a semiconductor wafer and a support plate are bonded to each other with an adhesive containing a heat-extinguishing resin, and heated to be peeled off.
半導体チップを研磨する際、半導体チップと支持基板とを平行にする必要がある。ところで、ワックスは、常温よりも融点が高く、粘性の温度依存性が高い。このため、加熱工程、傾斜を微調整する工程、冷却工程を繰り返して、半導体チップを徐々に平行にする必要がある。このような作業は、煩わしく、時間を要するため、平行状態で貼り合わせることが好ましい。 When polishing a semiconductor chip, it is necessary to make the semiconductor chip and the supporting substrate parallel to each other. By the way, wax has a higher melting point than room temperature and its viscosity has a high temperature dependency. For this reason, it is necessary to repeat the heating step, the step of finely adjusting the inclination, and the cooling step to gradually make the semiconductor chips parallel to each other. Since such an operation is cumbersome and requires a lot of time, it is preferable to attach them in parallel.
本発明は、このような事情に鑑みてなされたものであり、半導体チップ又はウェハを支持基板に平行状態で貼り合わせることができる貼合わせ方法、及び半導体チップ研磨方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide a bonding method capable of bonding a semiconductor chip or a wafer in parallel with a supporting substrate, and a semiconductor chip polishing method. .
前記目的を達成するために、本発明の半導体チップと支持基板との貼合わせ方法は、強磁性体からなる支持基板（例えば、永久磁石、鉄板）と半導体チップとをワックスで貼り付けた第１貼付物を作成する第１工程と、強磁性体からなる対向部材（例えば、永久磁石、マグネットシート）と前記第１貼付物とを吸着させた吸着物を作成する第２工程と、前記吸着物を前記ワックスの融点以上に加熱する第３工程と、前記第３工程で加熱された吸着物を冷却する第４工程と、前記第４工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体チップと前記支持基板とが貼り合わされた第２貼付物を作成する第５工程とを備え、前記支持基板と前記対向部材との少なくとも一方は、着磁されていることを特徴とする。 In order to achieve the above-mentioned object, a method of bonding a semiconductor chip and a supporting substrate of the present invention is a first method in which a supporting substrate (for example, a permanent magnet or an iron plate) made of a ferromagnetic material and a semiconductor chip are bonded with wax. A first step of creating a sticking object, a second step of creating an adsorbed material in which a facing member (for example, a permanent magnet or a magnet sheet) made of a ferromagnetic material and the first sticking material are adsorbed, and the adsorbed material A third step of heating the above-mentioned wax above the melting point of the wax, a fourth step of cooling the adsorbate heated in the third step, and a step of separating the facing member from the adsorbate cooled in the fourth step, A fifth step of producing a second pasting product in which the semiconductor chip and the support substrate are attached to each other is provided, and at least one of the support substrate and the facing member is magnetized.
本発明によれば、半導体チップ又はウェハを支持基板に平行状態で貼り合わせることができる。 According to the present invention, a semiconductor chip or a wafer can be attached to a supporting substrate in parallel.
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本実施形態を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. It should be noted that the drawings are only schematically illustrated to the extent that the present embodiment can be fully understood. Further, in each drawing, common or similar components are designated by the same reference numerals, and duplicated description thereof will be omitted.
（第１実施形態）
図１，２は、本発明の第１実施形態である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
半導体チップ１０は、例えば、Ｓｉ基板１５（図３参照）に図示しない電気回路を形成したものである。なお、半導体チップ１０の代わりに半導体ウェハでも構わない。支持基板２０は、円形平板の強磁性体を磁化した永久磁石である。この永久磁石は、一方の面がＳ極に磁化され、他方の面がＮ極に磁化されている。ワックス３０は、常温で固形であり、所定の融点（約７０℃）で溶解・液化するものである。
半導体チップ１０と支持基板２０とをワックス３０で貼り合わせた貼付物１００（図２のＳＰ６）は、下記工程（ステップ）を経て作成される。
(First embodiment)
1 and 2 are explanatory views for explaining a method of laminating a semiconductor chip and a support substrate according to the first embodiment of the present invention.
The
The pasted product 100 (SP6 in FIG. 2) in which the
まず、作業者は、支持基板２０の中央部にワックス３０を塗布する。このとき、ワックス３０は、均一に塗布する必要がない。ワックス３０の塗布後、作業者は、ワックス３０が塗布された支持基板２０に半導体チップ１０を載置する（ステップＳＰ１）。これにより、支持基板２０と半導体チップ１０とがワックス３０で貼り合わされ、貼付物１０１（ステップＳＰ２）が作成される。このとき、半導体チップ１０を載置する側の支持基板２０の極性は、Ｎ極にしているが、Ｓ極でも構わない。
First, the worker applies the
ステップＳＰ１の後、作業者は、テーブル５０の上で、半導体チップ１０が載置された支持基板２０と対向部材２５とを対向させて、互いに吸着させる（ステップＳＰ２）。対向部材２５は、強磁性体を磁化した永久磁石である。支持基板２０と対向部材２５とは、異なる磁極を対向させる。なお、対向部材２５が永久磁石であれば、支持基板２０は、永久磁石でなくとも、磁化されていない単なる鉄板で構わない。これにより、半導体チップ１０を介挿した、支持基板２０と対向部材２５との吸着物４０が作成される（ステップＳＰ３）。
After step SP1, the worker causes the
ステップＳＰ３の後、作業者は、吸着物４０をワックス３０の融点以上に加熱する（図２のＳＰ４）。加熱により、溶けたワックス３０を溶融ワックス３１と称する。溶融ワックス３１は、支持基板２０と対向部材２５とを吸着する吸着力（磁力）によって、厚みが均一にさせられる。つまり、半導体チップ１０は、均一な厚みの溶融ワックス３１の上で、浮力及び表面張力を受けている。なお、支持基板２０と半導体チップ１０との間に溶融ワックス３１が介挿されたものを貼付物１０２と称する。
After step SP3, the operator heats the
ステップＳＰ４の後、作業者は、吸着物４０を常温まで冷却する（ステップＳＰ５）。これにより、半導体チップ１０と支持基板２０との間に介挿された溶融ワックス３１が、厚みが均一な状態で固化する。この固化したワックスをワックス３２と称し、冷却された吸着物４０を吸着物４１と称する。
After step SP4, the worker cools the
ステップＳＰ５の後、作業者は、半導体チップ１０が貼り合わされた支持基板２０と対向部材２５とを引き離す（ステップＳＰ６）。これにより、半導体チップ１０と支持基板２０とが、厚みが均一なワックス３２で貼り合わされた貼付物１００が作成される。
After step SP5, the operator separates the
図３は、半導体チップの一部を示す構造図である。
半導体チップ１０は、例えば、Ｓｉ基板１５に図示しない電気回路を形成したものであり、複数の配線層１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅを多層に形成している。また、配線層１２ａ，１２ｂ，１２ｃ，１２ｄと隣接する配線層１２ｂ，１２ｃ，１２ｄ，１２ｅとの間には、ＳｉＯ２やＳｉＮ等の層間絶縁層１３ｂ，１３ｃ，１３ｄ，１３ｅが形成されている。なお、最表面には、層間絶縁層１３ａが形成されている。層間絶縁層１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅを総称して絶縁層１４という。
FIG. 3 is a structural diagram showing a part of the semiconductor chip.
The
また、配線層１２ｄと層間絶縁層１３ｄとの境界には、破線が描かれている。ステップＳＰ６（図２）の後、作業者は、例えば、貼付物１００（図２のＳＰ６）の支持基板２０を研磨装置（不図示）に固定して、この破線まで、半導体チップ１０を研磨する。これにより、特定の配線層１２ｄの形状検査や解析を行うことができる。ここで、特定の配線層１２ｄまで研磨したか否かの判定は、例えば、配線層１２ａ，１２ｂ，１３ｃ，１３ｄと層間絶縁層１３ａ，１３ｂ，１３ｃ，１３ｄとの境界で生じる研磨速度の変化を計数し、層間絶縁層１３ｄと配線層１２ｄとの境界で生じる研磨速度の変化で行う。
A broken line is drawn at the boundary between the
（第１比較例）
図４は、本発明の第１比較例である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
支持基板２０は、永久磁石ではなく石英基板を用いる。また、対向部材は、永久磁石２５（図１）の代わりに錘７０を用いる。まず、作業者は、前記第１実施形態のステップＳＰ１（図１）と同様に、テーブル５０の上に載置された支持基板２０にワックス３０を塗布する。塗布後、作業者は、ワックス３０が塗布された石英基板２０に半導体チップ１０を載置する。さらに、作業者は、半導体チップ１０の上に錘７０を載置する。そして、前記実施形態と同様に、加熱・冷却を行い、錘７０を取り外す。これにより、半導体チップ１０と、支持基板２０とがワックス３０で貼り合わされた貼付物１１０が作製される。
(First Comparative Example)
FIG. 4 is an explanatory diagram illustrating a method for laminating a semiconductor chip and a support substrate, which is a first comparative example of the present invention.
As the supporting
半導体チップ１０の代わりに４ｉｎｃｈφのシリコンウェハを用いた。つまり、実施例１は、支持基板２０としての永久磁石にシリコンウェハを貼り合わせたものである。また、第１比較例は、支持基板２０としての石英基板にシリコンウェハを貼り合わせたものである。
Instead of the
図５は、永久磁石、石英基板、及びシリコンウェハの厚みの測定箇所を示す図である。
予め、貼付前に、支持基板２０としての第一永久磁石、対向部材２５としての第二永久磁石、支持基板２０としての石英基板、及びシリコンウェハの厚みを、中心部Ａ及び４箇所の周辺部（Ｂ，Ｃ，Ｄ，Ｅ）の計５箇所で測定する。
FIG. 5 is a diagram showing measurement points of the thickness of the permanent magnet, the quartz substrate, and the silicon wafer.
Prior to bonding, the thickness of the first permanent magnet as the supporting
次に、ワックスを塗布してシリコンウェハを第一永久磁石に貼り合わせ（ＳＰ１（図１））、第二永久磁石を吸着させた吸着物を加熱した（ＳＰ４）。このときのホットプレートの設定温度は、１７０℃であり、第一永久磁石の表面温度は、７５℃〜８０℃であり、加熱時間は１５分である。 Next, wax was applied to bond the silicon wafer to the first permanent magnet (SP1 (FIG. 1)), and the adsorbed material to which the second permanent magnet was adsorbed was heated (SP4). The set temperature of the hot plate at this time is 170° C., the surface temperature of the first permanent magnet is 75° C. to 80° C., and the heating time is 15 minutes.
次に、冷却後（ＳＰ５）、第二永久磁石を引き離した貼付物の厚みを５箇所で測定し、（ウェハ＋ワックス）の厚み及びワックスの厚みを計算した。同様に、第１比較例として、シリコンウェハと石英基板とを貼り合わせた貼付物の厚みを５箇所で測定し、（ウェハ＋ワックス）の厚み及びワックスの厚みを計算した。これらの測定値及び計算値を表１に示す。 Next, after cooling (SP5), the thickness of the patch with the second permanent magnet separated was measured at 5 points, and the thickness of (wafer+wax) and the thickness of wax were calculated. Similarly, as a first comparative example, the thickness of the sticking material obtained by sticking a silicon wafer and a quartz substrate was measured at five points, and the thickness of (wafer+wax) and the thickness of wax were calculated. Table 1 shows these measured values and calculated values.
中心部Ａでは、実施例１のワックスの厚みが１［μｍ］である一方、第１比較例のワックスの厚みが１８［μｍ］であった。また、周辺部Ｂ，Ｃ，Ｄ，Ｅでは、実施例１のワックスの厚みが２〜３［μｍ］である一方、第１比較例のワックスの厚みが２〜６［μｍ］であった。２つの永久磁石で吸着させる実施例１では、周辺部Ｂ，Ｃ，Ｄ，Ｅの厚みが比較例よりも、ワックスの厚みが均一になった。また、特に、実施例１では、中心部Ａの厚みが極めて低減し、ワックスが均一に塗布されている。 At the central portion A, the thickness of the wax of Example 1 was 1 [μm], while the thickness of the wax of the first comparative example was 18 [μm]. In the peripheral portions B, C, D and E, the thickness of the wax of Example 1 was 2 to 3 [μm], while the thickness of the wax of the first comparative example was 2 to 6 [μm]. In Example 1 in which two permanent magnets are used for attraction, the thickness of the peripheral portions B, C, D, and E was more uniform than that of the comparative example. Further, particularly in Example 1, the thickness of the central portion A is extremely reduced, and the wax is uniformly applied.
以上説明したように、第１比較例による貼合わせ方法で作成した貼付物１１０は、中心部Ａが周辺部Ｂ，Ｃ，Ｄ，Ｅよりも厚くなってしまう。これでは、半導体チップ１０を研磨しても、特定の配線層の一部が露出するのみであり、特定の配線層の全体を露出させることができない。
As described above, in the patch 110 created by the bonding method according to the first comparative example, the central portion A becomes thicker than the peripheral portions B, C, D and E. With this, even if the
しかしながら、前記第１実施形態の貼合わせ方法であれば、磁力が、支持基板２０と対向部材２５との厚みを均一にさせる。このため、研磨装置（不図示）で半導体チップ１０を研磨したとき、特定の配線層の全体が露出する。また、前記第１実施形態の貼合わせ方法では、本比較例による貼合わせ方法のように、錘７０を使用しない。
However, in the laminating method of the first embodiment, the magnetic force makes the
（第２実施形態）
前記第１実施形態では、テーブル５０を水平に配置したが、本第２実施形態では、テーブル５０を傾斜させて、傾斜状態で、半導体チップ１０と支持基板２０とをワックス３０で貼り合わせた。
(Second embodiment)
In the first embodiment, the table 50 is arranged horizontally, but in the second embodiment, the table 50 is tilted and the
図６は、本発明の第２実施形態である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
テーブル５０は、水平面に対して、角度θだけ傾斜している。前記第１実施形態のＳＰ３（図１）と同様に、傾斜したテーブル５０の上で、吸着物４２を作成する。この吸着物４２は、支持基板２０としての永久磁石と対向部材２５としての永久磁石との間に、半導体チップ１０を介挿したものである。このとき、吸着物４２を加熱・冷却までを傾斜状態で行う。そして、吸着物４２から対向部材２５を剥離し、貼付物１０３を作成する。
FIG. 6 is an explanatory diagram illustrating a method for laminating a semiconductor chip and a support substrate according to the second embodiment of the present invention.
The table 50 is inclined by an angle θ with respect to the horizontal plane. Similar to SP3 (FIG. 1) of the first embodiment, the
（第２比較例）
図７は、本発明の第２比較例である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
前記第１比較例と同様に、作業者は、傾斜したテーブル５０の上で、吸着物４３を作成する。この吸着物４３は、支持基板２０としての石英基板と錘７０との間に半導体チップ１０を介挿したものである。このとき、作業者は、吸着物４３を加熱・冷却までを傾斜状態で行う。そして、吸着物４３から錘７０を取り外し、貼付物１０４を作成する。
(Second Comparative Example)
FIG. 7 is an explanatory diagram illustrating a method for laminating a semiconductor chip and a support substrate, which is a second comparative example of the present invention.
Similarly to the first comparative example, the worker creates the adsorbed
テーブル５０の傾斜角θは、θ＝３０度である。また、図５のＥ側が高く、Ｄ側が低い状態で行っている。他の条件は、実施例１と同様である。 The inclination angle θ of the table 50 is θ=30 degrees. In addition, in FIG. 5, the E side is high and the D side is low. Other conditions are the same as those in the first embodiment.
石英基板を用いたときのワックスの厚みは、傾斜の高さが高い位置（Ｅ点）では、８［μｍ］であり、高さが低い位置（Ｄ点）では、２［μｍ］であった。また、永久磁石を用いたときのワックスの厚みは、傾斜の高さが高い位置（Ｅ点）では、４［μｍ］であり、高さが低い位置（Ｄ点）では、１［μｍ］であった。つまり、石英基板においても、永久磁石においても、周辺部の厚みが傾斜によって変化している。また、永久磁石を用いたときは、石英基板を用いたときよりもワックスの厚みが薄く、均一になっている。 When the quartz substrate was used, the thickness of the wax was 8 [μm] at the position where the inclination height was high (point E) and 2 [μm] at the position where the height was low (point D). . Moreover, the thickness of the wax when using the permanent magnet is 4 [μm] at a position where the inclination height is high (point E), and 1 [μm] at a position where the height is low (point D). there were. That is, in both the quartz substrate and the permanent magnet, the thickness of the peripheral portion changes due to the inclination. Further, when the permanent magnet is used, the wax is thinner and more uniform than when the quartz substrate is used.
また、傾斜させたときであっても、石英基板を用いたときには、中央部（Ａ点）のワックスが厚み１２［μｍ］と厚いが、永久磁石を用いることにより、ワックスが厚み２［μｍ］まで薄くなり、均一になっている。 Further, even when tilted, when the quartz substrate is used, the wax at the central portion (point A) is as thick as 12 [μm], but by using the permanent magnet, the wax is 2 [μm] thick. It is thin and even.
（第３実施形態）
前記第１実施形態は、永久磁石である支持基板２０と、永久磁石である対向部材２５とを吸着させたが、永久磁石である支持基板２０とマグネットシートとを吸着させることもできる。
(Third Embodiment)
In the first embodiment, the
本実施形態の貼合わせ方法は、前記第１実施形態の対向部材２５として永久磁石の代わりに、両面着磁されたマグネットシート（図８）を使用する。両面着磁されたマグネットシートは、シートの表裏の何れか一方の面にＮ極を着磁し、他方の面にＳ極を着磁した磁石である。つまり、本実施形態の貼合わせ方法は、前記第１実施形態のＳＰ１（図１）と同様に、テーブル５０の上に載置された永久磁石（支持基板２０）にワックス３０を塗布する。塗布後、作業者は、ワックス３０が塗布された支持基板２０に半導体チップ１０を載置する。
The laminating method of the present embodiment uses a magnet sheet (FIG. 8) magnetized on both sides instead of the permanent magnet as the facing
さらに作業者は、半導体チップ１０を介挿させた状態で、両面着磁されたマグネットシートと支持基板２０とを吸着させる。この吸着物を加熱することにより、永久磁石（支持基板２０）とマグネットシートとが平行に吸着する。このため、支持基板２０と半導体チップ１０とが平行に貼付される。
Further, the operator causes the
（第４実施形態）
前記第２実施形態の貼合わせ方法で使用する支持基板２０は、永久磁石であった。支持基板２０として、永久磁石の代わりに、着磁していない単なる鉄板を用いても構わない。これによれば、両面着磁されたマグネットシートのみならず、片面多極着磁や両面多極着磁のマグネットシートを用いることができる。
(Fourth Embodiment)
The supporting
図９は、本発明の第３実施形態である半導体チップと支持基板との貼合わせ方法で使用されるマグネットシートの説明図である。図９（ａ）が片面多極着磁のマグネットシートであり、図９（ｂ）が両面多極着磁のマグネットシートである。 FIG. 9 is an explanatory diagram of a magnet sheet used in the method for laminating a semiconductor chip and a support substrate according to the third embodiment of the present invention. FIG. 9A shows a magnet sheet for single-sided multipole magnetization, and FIG. 9B shows a magnet sheet for double-sided multipole magnetization.
片面多極着磁のマグネットシート（図９（ａ））は、シートの片面のみにＮ極とＳ極を交互に着磁した磁石であり、着磁してある側の面しか吸着しない。両面多極着磁のマグネットシート（図９（ｂ））は、シートの両面にＮ極とＳ極を交互に着磁した磁石であり、両面とも吸着させることができる。 A single-sided multi-pole magnetized magnet sheet (FIG. 9A) is a magnet in which N poles and S poles are alternately magnetized only on one side of the sheet, and only the magnetized side is attracted. The double-sided multi-pole magnetized magnet sheet (FIG. 9B) is a magnet in which N and S poles are alternately magnetized on both sides of the sheet, and both sides can be attracted.
つまり、本実施形態の貼合わせ方法は、前記第１実施形態のＳＰ１（図１）と同様に、テーブル５０の上に載置された鉄板（支持基板２０）にワックス３０を塗布する。塗布後、作業者は、ワックス３０が塗布された支持基板２０に半導体チップ１０を載置する。
That is, in the laminating method of the present embodiment, the
さらに作業者は、半導体チップ１０を介挿させた状態で、片面多極着磁、又は両面多極着磁されたマグネットシートと支持基板２０とを吸着させる。この吸着物を加熱することにより、支持基板２０と半導体チップ１０とが均一な厚みで貼付される。
Further, the worker, with the
（第５実施形態）
前記第１実施形態の貼合わせ方法は、永久磁石である支持基板２０と、永久磁石である対向部材２５とを吸着させたが、反発力で支持基板２０と対向部材２５との厚みを均一にすることができる。
(Fifth Embodiment)
In the laminating method of the first embodiment, the
図１０は、本発明の第５実施形態である半導体チップと支持基板との貼付方法を説明する説明図である。
本実施形態の貼付方法は、半導体チップ１０及び支持基板２０をワックス３０で貼り合わせた貼付物１０１を２組、円筒形の筒体６０の内部に収容する工程を有する。筒体６０は、断面視円形状の容器が２つネジ締め等により一体化されたものである。支持基板２０は、前記第１実施形態と同様に、円盤状の永久磁石である。なお、本実施形態では、前記第１実施形態で使用した対向部材２５を使用しない。
FIG. 10 is an explanatory diagram illustrating a method for attaching a semiconductor chip and a support substrate according to the fifth embodiment of the present invention.
The pasting method of the present embodiment has a step of accommodating two sets of the pasted
筒体６０に収容される２枚の支持基板は、同極が対向しており、互いに反発する。そのため、半導体チップ１０の表面１０ａは、筒体６０の底面６０ａに押圧される。
The two support substrates housed in the
２組の貼付物１０１，１０１が収容された筒体６０を加熱することにより、ワックス３０が溶け、半導体チップ１０と支持基板２０との厚みが均一にさせられる。また、厚みが均一な溶融ワックス３１が形成される。加熱後、冷却することにより、溶融ワックス３１が固化し、半導体チップ１０と支持基板２０とが、厚みが均一なワックス３２で平行に貼り合わされる。
By heating the
以上説明したように、本実施形態の貼合わせ方法によれば、加熱・冷却により、半導体チップ１０の表面と支持基板２０とが均一に貼付された２組の貼付物１００が同時に作成される。
As described above, according to the bonding method of the present embodiment, two sets of the bonded
１０ 半導体チップ（研磨対象物）
２０ 支持基板（永久磁石）
２５ 対向部材（永久磁石、鉄板、マグネットシート）
３０，３２ ワックス
３１ 溶融ワックス
４０，４１，４２，４５ 吸着物
５０ テーブル
６０ 筒体
７０ 錘
１００，１０１，１０２，１０５，１１０ 貼付物（貼合物）
10 Semiconductor chip (object to be polished)
20 Support substrate (permanent magnet)
25 Opposing member (permanent magnet, iron plate, magnet sheet)
30, 32
Claims (6)
強磁性体からなる対向部材と前記第１貼付物とを吸着させた吸着物を作成する第２工程と、
前記吸着物を前記ワックスの融点以上に加熱する第３工程と、
前記第３工程で加熱された吸着物を冷却する第４工程と、
前記第４工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体チップと前記支持基板とが貼り合わされた第２貼付物を作成する第５工程とを備え、
前記支持基板と前記対向部材との少なくとも一方は、着磁されている
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 A first step of producing a first pasting product in which a supporting substrate made of a ferromagnetic material and a semiconductor chip are pasted together with wax;
A second step of creating an adsorbate in which the facing member made of a ferromagnetic material and the first patch are adsorbed;
A third step of heating the adsorbate above the melting point of the wax,
A fourth step of cooling the adsorbate heated in the third step,
A fifth step of separating the facing member from the adsorbed material cooled in the fourth step to create a second pasted article in which the semiconductor chip and the support substrate are pasted together,
At least one of the support substrate and the facing member is magnetized, and a method for laminating a semiconductor chip and a support substrate.
前記支持基板は、磁石であり、
前記対向部材は、磁石又は鉄板である
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 A method for laminating a semiconductor chip according to claim 1 and a supporting substrate,
The support substrate is a magnet,
The said opposing member is a magnet or an iron plate, The bonding method of the semiconductor chip and a support substrate.
前記支持基板は、磁石であり、
前記対向部材は、両面着磁されたマグネットシートである
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 A method for laminating a semiconductor chip according to claim 1 and a supporting substrate,
The support substrate is a magnet,
A method for laminating a semiconductor chip and a supporting substrate, wherein the facing member is a magnet sheet having both sides magnetized.
前記支持基板は、鉄板であり、
前記対向部材は、磁石である
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 A method for laminating a semiconductor chip according to claim 1 and a supporting substrate,
The support substrate is an iron plate,
The said opposing member is a magnet, The bonding method of the semiconductor chip and a support substrate characterized by the above-mentioned.
強磁性体からなる対向部材と前記第１貼付物とを吸着させた吸着物を作成する第２工程と、
前記吸着物を前記ワックスの融点以上に加熱する第３工程と、
前記第３工程で加熱された吸着物を冷却する第４工程と、
前記第４工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体チップと前記支持基板とが貼り合わされた第２貼付物を作成する第５工程と、
前記第２貼付物の前記半導体チップの表面を研磨する第６工程と
を備え、
前記支持基板と前記対向部材との少なくとも一方は、着磁されている
ことを特徴とする半導体チップ研磨方法。 A first step of producing a first pasting product in which a supporting substrate made of a ferromagnetic material and a semiconductor chip are pasted together with wax;
A second step of creating an adsorbate in which the facing member made of a ferromagnetic material and the first patch are adsorbed;
A third step of heating the adsorbate above the melting point of the wax,
A fourth step of cooling the adsorbate heated in the third step,
A fifth step of separating the facing member from the adsorbed material cooled in the fourth step to create a second pasted article in which the semiconductor chip and the support substrate are pasted together,
A sixth step of polishing the surface of the semiconductor chip of the second pasted object,
At least one of the support substrate and the facing member is magnetized, and a semiconductor chip polishing method is provided.
強磁性体からなる対向部材と前記第１貼付物とを吸着させた吸着物を作成する第２工程と、
前記吸着物を前記ワックスの融点以上に加熱する第３工程と、
前記第３工程で加熱された吸着物を冷却する第４工程と、
前記第４工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体ウェハと前記支持基板とが貼り合わされた第２貼付物を作成する第５工程とを備え、
前記支持基板と前記対向部材との少なくとも一方は、着磁されている
ことを特徴とする半導体ウェハと支持基板との貼合わせ方法。 A first step of producing a first pasting product in which a supporting substrate made of a ferromagnetic material and a semiconductor wafer are pasted together with wax;
A second step of creating an adsorbate in which the facing member made of a ferromagnetic material and the first patch are adsorbed;
A third step of heating the adsorbate above the melting point of the wax,
A fourth step of cooling the adsorbate heated in the third step,
A fifth step of separating the facing member from the adsorbed material cooled in the fourth step to create a second pasted article in which the semiconductor wafer and the support substrate are pasted together,
At least one of the support substrate and the facing member is magnetized, and a method for laminating a semiconductor wafer and a support substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020001773A JP6703725B1 (en) | 2020-01-09 | 2020-01-09 | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020001773A JP6703725B1 (en) | 2020-01-09 | 2020-01-09 | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6703725B1 true JP6703725B1 (en) | 2020-06-03 |
| JP2021111675A JP2021111675A (en) | 2021-08-02 |
Family
ID=70858298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020001773A Active JP6703725B1 (en) | 2020-01-09 | 2020-01-09 | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6703725B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053172A (en) * | 2023-03-01 | 2023-05-02 | 珠海市申科谱工业科技有限公司 | Magnet laminating equipment |
-
2020
- 2020-01-09 JP JP2020001773A patent/JP6703725B1/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053172A (en) * | 2023-03-01 | 2023-05-02 | 珠海市申科谱工业科技有限公司 | Magnet laminating equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021111675A (en) | 2021-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102561688B1 (en) | Placing ultra-small or ultra-thin discrete components | |
| US8080121B2 (en) | Method of bonding, thinning, and releasing wafer | |
| JP4852891B2 (en) | Wafer holder, wafer stacking method, and stacked semiconductor device manufacturing method | |
| JP2008166774A (en) | Semiconductor die pickup device and method | |
| JP2000243797A (en) | Semiconductor wafer, and cutting method thereof, and semiconductor wafer assembly and cutting method thereof | |
| KR102403580B1 (en) | Setting up ultra-small or ultra-thin discrete components for easy assembly | |
| JP6703725B1 (en) | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate | |
| JP2006339191A5 (en) | ||
| TWI270160B (en) | Semiconductor wafer protection unit and semiconductor wafer processing method | |
| JPH04333266A (en) | Coated or laminated diamond substrate | |
| Kurz et al. | High precision low temperature direct wafer bonding technology for wafer-level 3D ICs manufacturing | |
| WO2008047458A1 (en) | Wafer alignment apparatus using metal mask | |
| KR101844643B1 (en) | Combining unit of substrate and mask for improving substrate hangning | |
| TWI752369B (en) | Method for transferring micro device | |
| JP2014111298A (en) | Plane grinding processing method using hot melt adhesive, magnet chuck with groove for plane grinding, and holding plate with groove | |
| JP2005158962A (en) | Electrostatic chuck and method for manufacturing the same | |
| TW201214364A (en) | Electronic paper structure and method for faricating electronic paper | |
| JP4744015B2 (en) | Wafer support member | |
| US8776363B2 (en) | Method for supporting semiconductor wafer and wafer supporting assembly | |
| JP2022175500A (en) | Electrostatic chuck and method for manufacturing electrostatic chuck | |
| JP2015509284A (en) | Method and apparatus for bonding a plurality of substrates | |
| JP5009770B2 (en) | Manufacturing method of semiconductor substrate | |
| McCutcheon et al. | Advanced processes and materials for temporary wafer bonding | |
| TW200531923A (en) | Micro device bonding method | |
| TWI440557B (en) | Bonding plate and bonding method using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200109 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200122 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6703725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |