JP6699535B2 - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
JP6699535B2
JP6699535B2 JP2016242673A JP2016242673A JP6699535B2 JP 6699535 B2 JP6699535 B2 JP 6699535B2 JP 2016242673 A JP2016242673 A JP 2016242673A JP 2016242673 A JP2016242673 A JP 2016242673A JP 6699535 B2 JP6699535 B2 JP 6699535B2
Authority
JP
Japan
Prior art keywords
region
layer
circuit board
circuit
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016242673A
Other languages
Japanese (ja)
Other versions
JP2018098397A (en
Inventor
史彦 堀
史彦 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016242673A priority Critical patent/JP6699535B2/en
Publication of JP2018098397A publication Critical patent/JP2018098397A/en
Application granted granted Critical
Publication of JP6699535B2 publication Critical patent/JP6699535B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数の導電層が絶縁基板を介して複数積層される回路基板に関するものである。   The present invention relates to a circuit board in which a plurality of conductive layers are laminated with an insulating substrate interposed therebetween.

従来、例えば車両に搭載される車載電源システムにおいて、電気経路パターンがプリントされた回路基板を利用して、発電機や電気負荷に、蓄電池を接続する構成が知られている。この回路基板には、電気負荷と蓄電池とを接続するスイッチ素子が設けられており、そのスイッチ素子を制御することにより、各蓄電池の充放電が制御される。   BACKGROUND ART Conventionally, for example, in a vehicle-mounted power supply system mounted on a vehicle, a configuration is known in which a storage battery is connected to a generator or an electric load by using a circuit board on which an electric path pattern is printed. The circuit board is provided with a switch element that connects the electric load and the storage battery, and the charge/discharge of each storage battery is controlled by controlling the switch element.

車載電源システムに用いられるような回路基板では、一般的に電圧・電流が大きくなるため、発熱量が大きくなる。発熱量が増加すると、回路の不具合や故障の原因となる。そこで、回路基板では、さまざまな方法で放熱性を向上させている。例えば、特許文献１の回路基板では、電気経路パターンが形成された層とは異なる層に放熱パターンを設けて、スイッチ素子などの電子部品の発熱端子（ドレイン端子）を、貫通ビアを介して放熱パターンに接続している。これにより、発熱端子からの熱が、放熱パターンを介して放熱される。   In a circuit board used in an in-vehicle power supply system, the amount of heat generated is large because the voltage and current are generally large. An increase in the amount of heat generated may cause a circuit malfunction or failure. Therefore, in the circuit board, heat dissipation is improved by various methods. For example, in the circuit board of Patent Document 1, a heat radiation pattern is provided in a layer different from the layer in which the electrical path pattern is formed, and the heat generating terminals (drain terminals) of electronic components such as switch elements are radiated through the through vias. Connected to the pattern. Thereby, the heat from the heat generating terminal is radiated through the heat radiation pattern.

特開２００８−２７０６８３号公報JP 2008-270683A

ところで、特許文献１の回路基板では、放熱効果を向上させるため複数の貫通ビアを電気経路パターンに設けている。しかしながら、電気経路パターンが、複数の貫通ビアを介して、放熱パターンと接続されているため、発熱端子から流れる電流が、電気経路パターンを迂回して、放熱パターンに流れる場合がある。この場合、電気経路パターンにおける電流の流れにくさを示す回路特性（例えば、抵抗やインピーダンスなど）に影響を与える可能性がある。例えば、電流が、電気経路パターンのうち最も電流が流れにくい領域を、放熱パターンを介して迂回した場合、電気経路パターンにおける電流の流れにくさを示す回路特性に影響を与えることとなる。   By the way, in the circuit board of Patent Document 1, a plurality of through vias are provided in the electrical path pattern in order to improve the heat dissipation effect. However, since the electric path pattern is connected to the heat dissipation pattern via the plurality of through vias, the current flowing from the heat generating terminal may bypass the electric path pattern and flow to the heat dissipation pattern. In this case, there is a possibility that the circuit characteristics (eg, resistance and impedance) indicating the difficulty of current flow in the electric path pattern may be affected. For example, if the current bypasses the region of the electric path pattern where the current hardly flows through the heat radiation pattern, the circuit characteristics indicating the difficulty of the current flow in the electric path pattern will be affected.

本発明は、上記事情に鑑みてなされたものであり、回路特性への影響を抑制しつつ、放熱することができる回路基板を提供することを主たる目的とするものである。   The present invention has been made in view of the above circumstances, and its main object is to provide a circuit board that can radiate heat while suppressing the influence on the circuit characteristics.

第１の発明は、絶縁基板と、前記絶縁基板の表面に設けられ、導電体からなる複数の導電層と、前記絶縁基板を貫通するように設けられ、前記複数の導電層を接続する導電性を有する複数の接続部材と、を備える回路基板において、前記導電層には、回路素子からの電流が流れる電気経路層と、放熱パターンが設けられた放熱層と、があり、前記複数の接続部材には、前記電気経路層と接続されており、かつ、電流が流れる電流方向において互いに異なる位置に配置された接続部材があり、前記放熱パターンには、前記異なる位置に配置された前記接続部材とそれぞれ接続される複数の放熱パターンがあり、それらの各放熱パターンは、前記放熱層において絶縁領域で区切られることにより、電気的に互いに独立して設けられていることを要旨とする。   A first invention is an insulating substrate, a plurality of conductive layers provided on the surface of the insulating substrate and made of a conductor, and a conductive layer that penetrates the insulating substrate and connects the plurality of conductive layers. A plurality of connecting members having a plurality of connecting members, and the conductive layer includes an electric path layer through which a current from a circuit element flows, and a heat radiating layer provided with a heat radiating pattern. In, there is a connecting member that is connected to the electrical path layer, and is arranged at different positions in the current direction in which the current flows, and in the heat dissipation pattern, the connecting member arranged at the different position. There is a plurality of heat radiation patterns connected to each other, and each of the heat radiation patterns is electrically independent from each other by being divided by an insulating region in the heat radiation layer.

電流方向において異なる位置に配置された複数の接続部材が、放熱パターンを介して互いに接続されていると、放熱パターンにも電流が流れる場合がある。この場合、電流の流れにくさを示す回路特性（例えば、抵抗やインピーダンスなど）は、電気経路層だけでなく、放熱パターンの形状や繋がり方などによっても影響を受ける場合がある。そこで、電流方向において異なる位置に配置された複数の接続部材とそれぞれ接続される放熱パターンは、放熱層において絶縁領域により区切られることにより、互いに独立して設けられているようにした。これにより、放熱パターンに電流が流れることがなく、電気経路層によって回路特性が定まる。すなわち、放熱パターンによる回路特性への影響を抑制することができる。   When a plurality of connecting members arranged at different positions in the current direction are connected to each other through the heat radiation pattern, current may flow in the heat radiation pattern. In this case, the circuit characteristics (for example, resistance and impedance) indicating the difficulty of current flow may be affected not only by the electric path layer but also by the shape and connection of the heat radiation pattern. Therefore, the heat radiation patterns respectively connected to the plurality of connecting members arranged at different positions in the current direction are provided independently from each other by being partitioned by the insulating region in the heat radiation layer. As a result, no current flows in the heat radiation pattern, and the circuit characteristics are determined by the electric path layer. That is, the influence of the heat radiation pattern on the circuit characteristics can be suppressed.

第２の発明は、前記電気経路層では、複数の第１回路素子から複数の第２回路素子への電流が流れるものであり、前記複数の第１回路素子は、互いに並列に接続されているとともに、前記複数の第２回路素子は、互いに並列に接続されており、前記電気経路層は、並列に接続されている前記複数の第１回路素子と、並列に接続されている前記複数の第２回路素子と、を直列に接続するものであることを要旨とする。   In a second aspect of the present invention, a current flows from the plurality of first circuit elements to the plurality of second circuit elements in the electric path layer, and the plurality of first circuit elements are connected in parallel with each other. In addition, the plurality of second circuit elements are connected in parallel with each other, and the electric path layer is connected with the plurality of first circuit elements in parallel with the plurality of first circuit elements connected in parallel. The gist is that two circuit elements are connected in series.

電気経路層では、並列に接続されている複数の第１回路素子と、並列に接続されている複数の第２回路素子と、を直列に接続するものである。このため、１つずつ回路素子が直列に接続されている場合と比較して、大きな電流が流れる場合がある。この場合であっても、放熱パターンを介して電流が流れることがないため、回路特性に影響を与えることなく、適切に放熱することができる。   In the electric path layer, a plurality of first circuit elements connected in parallel and a plurality of second circuit elements connected in parallel are connected in series. Therefore, a large current may flow as compared with the case where circuit elements are connected in series one by one. Even in this case, since no current flows through the heat dissipation pattern, it is possible to appropriately dissipate heat without affecting the circuit characteristics.

第３の発明は、前記複数の第１回路素子及び前記複数の第２回路素子は、それぞれ列状に並び、かつ、それら各列が互いに対向して配置されており、前記電気経路層は、前記複数の第１回路素子から前記複数の第２回路素子に至るまで、延びるように設けられていることを要旨とする。   In a third aspect of the invention, the plurality of first circuit elements and the plurality of second circuit elements are arranged in rows, and the respective rows are arranged to face each other, and the electric path layer comprises: The gist is that it is provided so as to extend from the plurality of first circuit elements to the plurality of second circuit elements.

複数の第１回路素子及び複数の第２回路素子は、列状に配列されており、かつ、それらが互いに対向配置され、電気経路層は、その間を繋ぐように設けられている。このため、電流方向は、各回路素子の配置、及び電気経路層の形状により定めることができる。これにより、適切な放熱パターンを定めることができる。   The plurality of first circuit elements and the plurality of second circuit elements are arranged in a row, and are arranged to face each other, and the electric path layer is provided so as to connect between them. Therefore, the current direction can be determined by the arrangement of each circuit element and the shape of the electric path layer. Thereby, an appropriate heat radiation pattern can be determined.

第４の発明は、前記電気経路層において、前記第１回路素子から前記第２回路素子までの間には、前記複数の第１回路素子が配置される領域を基準として前記電流方向と直交する幅方向の長さが定められた設定領域が設けられており、互いに独立して設けられている前記各放熱パターンは、前記接続部材を介して当該設定領域と接続されている放熱パターンであることを要旨とする。   A fourth invention is, in the electric path layer, between the first circuit element and the second circuit element, the area in which the plurality of first circuit elements are arranged is a reference and is orthogonal to the current direction. A setting area having a predetermined width is provided, and the respective heat radiation patterns provided independently of each other are heat radiation patterns connected to the setting area via the connecting member. Is the gist.

これにより、電気経路層では、複数の第１回路素子から集められた電流が、幅方向の長さが定められた設定領域に流れることとなる。このように設定された設定領域を迂回して、例えば、放熱パターンを介して電流が流れると、回路特性に影響を与えることとなる。そこで、互いに独立して設けられている前記各放熱パターンを、接続部材を介して設定領域と接続し、回路特性への影響を抑えるようにした。   As a result, in the electric path layer, the current collected from the plurality of first circuit elements flows into the setting region having the widthwise length determined. If a current flows, for example, via the heat dissipation pattern, bypassing the set area set in this way, it will affect the circuit characteristics. Therefore, each of the heat radiation patterns provided independently of each other is connected to the setting region via a connecting member to suppress the influence on the circuit characteristics.

第５の発明は、前記設定領域は、前記複数の第１回路素子が配置される領域と比較して前記幅方向の長さが狭い領域であることを要旨とする。   A fifth aspect of the present invention is summarized as the setting region is a region having a narrower length in the width direction than a region in which the plurality of first circuit elements are arranged.

複数の第１回路素子が配置される領域よりも狭い設定領域では電流が流れにくくなるため、電流が当該領域を通過する場合、発熱量が多くなる。このため、当該領域と放熱パターンを接続することにより、他の領域と比較して効率的に放熱することができる。また、設定領域では、電流が流れにくくなるため、電気経路層の回路特性は、この設定領域によって定められるといえる。   Since it becomes difficult for a current to flow in a setting region that is narrower than a region in which the plurality of first circuit elements are arranged, when the current passes through the region, the amount of heat generated increases. Therefore, by connecting the area and the heat radiation pattern, heat can be radiated more efficiently than in other areas. Further, it can be said that the circuit characteristic of the electric path layer is determined by the setting region because the current hardly flows in the setting region.

しかしながら、この設定領域を迂回して、放熱パターンに電流が流れると、電気経路層の回路特性が、設定領域における電流の流れにくさだけで決まらなくなる。そこで、接続部材を介して設定領域と接続されている放熱パターンを、互いに独立して設けることとして、電気経路層の回路特性が、経路幅が他よりも狭い領域における電流の流れにくさで定まるようにした。これにより、電気経路層における回路特性の設定が容易となる。   However, when a current flows in the heat dissipation pattern by bypassing the setting area, the circuit characteristics of the electric path layer cannot be determined only by the difficulty of the current flow in the setting area. Therefore, the heat radiation patterns connected to the set area via the connecting member are provided independently of each other, so that the circuit characteristics of the electric path layer are determined by the difficulty of current flow in the area where the path width is narrower than other areas. I did it. This facilitates setting of circuit characteristics in the electric path layer.

第６の発明は、前記放熱パターンには、前記電気経路層において前記設定領域以外の領域に配置されている複数の前記接続部材を接続する放熱パターンがあることを要旨とする。   A sixth aspect of the invention is summarized in that the heat radiation pattern has a heat radiation pattern that connects a plurality of the connecting members arranged in a region other than the setting region in the electric path layer.

前記設定領域以外の領域を迂回して、放熱パターンに電流が流れても、回路特性に影響を与えることはほとんどない。このため、このような領域に配置されている複数の接続部材を繋げるように放熱パターンを設けることにより、絶縁領域を少なくし、放熱効率を向上させることができる。   Even if a current flows in the heat radiation pattern by bypassing the area other than the set area, the circuit characteristics are hardly affected. Therefore, by disposing the heat dissipation pattern so as to connect the plurality of connection members arranged in such an area, it is possible to reduce the insulating area and improve the heat dissipation efficiency.

第７の発明は、前記電気経路層において、前記回路素子が配置される領域を基準として前記電流方向と直交する幅方向の長さが定められた設定領域が設けられており、互いに独立して設けられている前記各放熱パターンは、前記接続部材を介して当該設定領域と接続されている放熱パターンであることを要旨とする。   In a seventh aspect of the present invention, the electric path layer is provided with setting regions in which a length in a width direction orthogonal to the current direction is defined with reference to a region where the circuit element is arranged, and the setting regions are independent of each other. The gist is that each of the provided heat radiation patterns is a heat radiation pattern connected to the setting region via the connection member.

設定された設定領域を迂回して、例えば、放熱パターンを介して電流が流れると、回路特性に影響を与えることとなる。そこで、互いに独立して設けられている前記各放熱パターンを、接続部材を介して設定領域と接続し、回路特性への影響を抑えるようにした。   When the current bypasses the set region and the current flows through the heat radiation pattern, for example, the circuit characteristics are affected. Therefore, each of the heat radiation patterns provided independently of each other is connected to the setting region via a connecting member to suppress the influence on the circuit characteristics.

第８の発明は、前記放熱パターンには、前記電流方向と直交する幅方向に沿って配置された複数の前記接続部材を接続する放熱パターンがあることを要旨とする。   An eighth aspect of the invention is summarized in that the heat radiation pattern has a heat radiation pattern that connects a plurality of the connection members arranged along a width direction orthogonal to the current direction.

電流方向と直交する幅方向に沿って配置された複数の接続部材は、電流方向における位置が同じであるため、電位も同じとなる。すなわち、当該複数の接続部材が放熱パターンを介して接続されても、放熱パターンに電流が流れない。そこで、当該複数の接続部材を接続するように、放熱パターンを接続することにより、放熱パターンを独立して設ける際に必要となる絶縁領域を小さくして、放熱パターンを大きくすることができる。すなわち、放熱パターンによる回路特性への影響を抑制しつつ、放熱効率を向上させることができる。   Since the plurality of connecting members arranged along the width direction orthogonal to the current direction have the same position in the current direction, they have the same potential. That is, even if the plurality of connecting members are connected via the heat radiation pattern, no current flows in the heat radiation pattern. Therefore, by connecting the heat dissipation pattern so as to connect the plurality of connecting members, it is possible to reduce the insulating region required when the heat dissipation pattern is provided independently and to increase the heat dissipation pattern. That is, it is possible to improve the heat dissipation efficiency while suppressing the influence of the heat dissipation pattern on the circuit characteristics.

第９の発明は、前記絶縁基板は、複数あり、前記電気経路層は、前記絶縁基板に挟まれた中間層であり、前記放熱層は、前記回路基板の両側に設けられ、外部に露出する外層であることを要旨とする。   In a ninth aspect, the insulating substrate is provided in plural, the electric path layer is an intermediate layer sandwiched between the insulating substrates, and the heat dissipation layers are provided on both sides of the circuit board and exposed to the outside. The main point is that it is the outer layer.

放熱層は、外層に配置されるため、中間層に設ける場合と比較して、放熱効率を向上させることができる。   Since the heat dissipation layer is arranged in the outer layer, the heat dissipation efficiency can be improved as compared with the case where it is provided in the intermediate layer.

第１０の発明は、前記外層のうち、一方の外層に前記回路素子が配置され、他方の外層が放熱層となることを要旨とする。   A tenth aspect of the invention is characterized in that the circuit element is arranged in one of the outer layers and the other outer layer serves as a heat dissipation layer.

回路素子に干渉されることなく、放熱パターンの面積を大きくすることができる。また、回路素子の配置が容易となる。   The area of the heat radiation pattern can be increased without being interfered by the circuit element. In addition, the circuit elements can be easily arranged.

第１１の発明は、前記回路基板は、電源装置に設けられた載置面に載置されるものであり、前記放熱パターンは、前記載置面と対向するように配置されることを要旨とする。   An eleventh invention is that the circuit board is mounted on a mounting surface provided in a power supply device, and the heat radiation pattern is arranged so as to face the mounting surface. To do.

放熱パターンを、載置面と対向するように配置することにより、放熱パターンからの熱を載置面に伝達しやすくし、放熱効率を向上させることができる。   By disposing the heat radiation pattern so as to face the mounting surface, it is possible to easily transfer the heat from the heat radiation pattern to the mounting surface and improve the heat radiation efficiency.

第１２の発明は、前記載置面は、導電性を有しており、前記放熱パターンは、絶縁体を介して、前記載置面と対向するように配置されることを要旨とする。   A twelfth aspect of the invention is summarized in that the mounting surface has conductivity, and the heat radiation pattern is arranged so as to face the mounting surface via an insulator.

放熱パターンと載置面とにより、コンデンサを形成することができる。これにより、放熱パターンのノイズを除去することができる。また、絶縁体を介在させることにより、放熱パターンと載置面とにより形成されるコンデンサの容量を大きくすることができる。つまり、効率的にノイズを除去することができる。同時に、載置面と接触することを確実に防止でき、放熱パターンから載置面を介して電流が流れることを防止できる。   A capacitor can be formed by the heat radiation pattern and the mounting surface. Thereby, the noise of the heat radiation pattern can be removed. Further, by interposing the insulator, the capacitance of the capacitor formed by the heat radiation pattern and the mounting surface can be increased. That is, noise can be efficiently removed. At the same time, it is possible to reliably prevent contact with the mounting surface, and to prevent current from flowing from the heat radiation pattern through the mounting surface.

第１３の発明は、前記回路基板は、発電機又は電気負荷に蓄電池が接続される車載電源システムの電源装置に適用され、前記回路素子は、前記蓄電池と接続される前記電気経路層を通電又は通電遮断の状態に切り替えるスイッチング素子であることを要旨とする。   A thirteenth invention is applied to a power supply device of an in-vehicle power supply system in which the circuit board is connected to a power generator or an electric load, and the circuit element energizes the electric path layer connected to the storage battery or The gist is that it is a switching element that switches to a power-off state.

発電機又は電気負荷に蓄電池が接続される車載電源システムの電源装置に適用される回路基板であり、スイッチング素子が接続される電気経路層が設けられている回路基板であるため、大電流が流れうる。このため、放熱パターンによる回路特性への影響を抑制しつつ、放熱効率を向上させることにより、大電流が流れうる回路基板として適切なものとなる。   It is a circuit board that is applied to the power supply device of the in-vehicle power supply system in which the storage battery is connected to the generator or the electric load, and because it is the circuit board that is provided with the electrical path layer to which the switching element is connected, a large current flows. sell. Therefore, by improving the heat dissipation efficiency while suppressing the influence of the heat dissipation pattern on the circuit characteristics, the circuit board is suitable as a circuit board through which a large current can flow.

電源装置の斜視図。The perspective view of a power supply device. カバー部材を取り外した電源装置の斜視図。The perspective view of the power supply device which removed the cover member. 電源装置を構成する各部を分解して示す分解斜視図。The disassembled perspective view which decomposes|disassembles and shows each part which comprises a power supply device. ベース部材の斜視図。The perspective view of a base member. カバー部材を取り外した電源装置の平面図。The top view of the power supply device which removed the cover member. 図９の回路基板のＶ−Ｖ線切断部端面図。FIG. 10 is an end view of the VV line section of the circuit board of FIG. 9. 車載電源システムの回路図。Circuit diagram of an in-vehicle power supply system. 回路基板の拡大平面図。The enlarged top view of a circuit board. 第１層を示す平面図。The top view which shows a 1st layer. 第２層を示す平面図。The top view which shows a 2nd layer. 第４層を示す平面図。The top view which shows a 4th layer.

以下、本発明に係る電源装置を具体化した一実施形態について、図面を参照しつつ説明する。本実施形態では、車両に搭載される車載電源システムに利用される電源装置として具体化した場合を想定している。電源装置１０は、例えば、車両の座席の下に搭載される。車両は、内燃機関であるエンジンと、エンジンやその他各部を制御する車載ＥＣＵと、エンジンにより駆動されて発電する発電機と、発電機の発電電力により充電される蓄電部とを備えている。本実施形態では、蓄電部として、鉛蓄電池を用いている。   Hereinafter, an embodiment in which a power supply device according to the present invention is embodied will be described with reference to the drawings. In the present embodiment, it is assumed that the present invention is embodied as a power supply device used in an in-vehicle power supply system mounted on a vehicle. The power supply device 10 is mounted, for example, under the seat of a vehicle. The vehicle includes an engine that is an internal combustion engine, an in-vehicle ECU that controls the engine and other parts, a generator that is driven by the engine to generate power, and a power storage unit that is charged by the generated power of the generator. In this embodiment, a lead storage battery is used as the power storage unit.

まずは、電源装置１０の全体構成について図１〜図３を用いて説明する。なお、以下の説明では便宜上、電源装置１０を水平面に設置した状態である図１を基準に、電源装置１０の上下方向を規定することとしている。各図に、上下方向である高さ方向ＨＤ、幅方向ＷＤ、及び奥行き方向ＤＤを示す。   First, the overall configuration of the power supply device 10 will be described with reference to FIGS. In the following description, for the sake of convenience, the vertical direction of the power supply device 10 is defined with reference to FIG. 1 in which the power supply device 10 is installed on a horizontal plane. In each drawing, a height direction HD, a width direction WD, and a depth direction DD that are vertical directions are shown.

電源装置１０は、複数の単電池（例えば、リチウムイオン蓄電池）を有する電池モジュール２０と、電池モジュール２０の充放電制御等を行うための電子部品が搭載される回路基板３０と、ベース部材４０及びカバー部材４１を有する収容ケース４２とを備えている。複数の単電池は、直列接続されて組電池を構成している。電池モジュール２０及び回路基板３０のそれぞれは、図２に示すように、ベース部材４０に対して固定されている。図２に示す一体の組付部品に対してカバー部材４１が上方から組み付けられることにより、図１に示す電源装置１０となる。これにより、電池モジュール２０及び回路基板３０が収容ケース４２内に収容された状態となっている。   The power supply device 10 includes a battery module 20 having a plurality of cells (for example, lithium-ion storage batteries), a circuit board 30 on which electronic components for performing charge/discharge control of the battery module 20 are mounted, a base member 40, and And a housing case 42 having a cover member 41. The plurality of unit cells are connected in series to form an assembled battery. Each of the battery module 20 and the circuit board 30 is fixed to the base member 40, as shown in FIG. The cover member 41 is assembled from above with respect to the integrated assembly component shown in FIG. 2 to form the power supply device 10 shown in FIG. As a result, the battery module 20 and the circuit board 30 are accommodated in the accommodation case 42.

電源装置１０は、第１外部端子１０１、第２外部端子１０２及び第３外部端子１０３を備えている。第１外部端子１０１には、モータ機能付き発電機であるＩＳＧ２００が電気的に接続されている。また、ＩＳＧ２００は、エンジン２０１の出力軸から伝達される動力により発電し、ＩＳＧ２００の発電電力の少なくとも一部は、電池モジュール２０に供給される。これにより、電池モジュール２０が充電される。また、ＩＳＧ２００は、電源装置１０から電力を供給される場合もある。これにより、ＩＳＧ２００は、モータとして機能し、エンジン２０１とともに動力源として機能する。   The power supply device 10 includes a first external terminal 101, a second external terminal 102, and a third external terminal 103. An ISG 200, which is a generator with a motor function, is electrically connected to the first external terminal 101. Further, the ISG 200 generates electric power by the power transmitted from the output shaft of the engine 201, and at least a part of the generated electric power of the ISG 200 is supplied to the battery module 20. As a result, the battery module 20 is charged. Further, the ISG 200 may be supplied with power from the power supply device 10. As a result, the ISG 200 functions as a motor and functions as a power source together with the engine 201.

第２外部端子１０２には、車両に搭載された第１電気負荷２０２が電気的に接続されている。本実施形態において、第１電気負荷２０２は、蓄電部としての鉛蓄電池と、エンジン２０１の出力軸に初期回転を付与するスタータとを含む。   A first electric load 202 mounted on the vehicle is electrically connected to the second external terminal 102. In the present embodiment, the first electric load 202 includes a lead storage battery as a power storage unit and a starter that imparts initial rotation to the output shaft of the engine 201.

第３外部端子１０３には、車両に搭載された第２電気負荷２０３が電気的に接続されている。第２電気負荷２０３は、供給電力の電圧が一定、又は少なくとも所定範囲内で変動するよう安定であることが要求される定電圧要求負荷が含まれる。定電圧要求負荷である電気負荷１５の具体例としては、ナビゲーション装置やオーディオ装置、メータ装置、車載ＥＣＵ等の各種ＥＣＵが挙げられる。   A second electric load 203 mounted on the vehicle is electrically connected to the third external terminal 103. The second electric load 203 includes a constant voltage required load that is required to be stable such that the voltage of the supplied power is constant or at least fluctuates within a predetermined range. Specific examples of the electric load 15 that is a constant voltage required load include various ECUs such as a navigation device, an audio device, a meter device, and an in-vehicle ECU.

次に、電源装置１０の各部構成について詳しく説明する。   Next, the configuration of each part of the power supply device 10 will be described in detail.

＜収容ケース４２のベース部材４０＞
図４を用いて、収容ケース４２のベース部材４０について説明する。ベース部材４０は、例えばアルミニウム等の金属材料により成型されている。ベース部材４０は、段差を有する底部４３と、底部４３の周縁部又はその周縁部付近から起立して設けられる壁部４４とを備えている。 <Base member 40 of storage case 42>
The base member 40 of the housing case 42 will be described with reference to FIG. The base member 40 is molded from a metal material such as aluminum. The base member 40 includes a bottom portion 43 having a step, and a wall portion 44 provided upright from the peripheral portion of the bottom portion 43 or in the vicinity of the peripheral portion.

ベース部材４０は、回路基板３０に搭載された電子部品等で生じた熱を電源装置１０の外部に放出する放熱部４５を備えている。放熱部４５は、底部４３の上面から上方に延びており、略長方形状をなしている。放熱部４５の長手方向と幅方向ＷＤとは一致しており、放熱部４５の長手方向の一端は、壁部４４のうち奥行き方向ＤＤに延びる部分の壁面まで延びている。   The base member 40 includes a heat dissipation portion 45 that dissipates heat generated by the electronic components mounted on the circuit board 30 to the outside of the power supply device 10. The heat dissipation part 45 extends upward from the upper surface of the bottom part 43 and has a substantially rectangular shape. The longitudinal direction of the heat radiating portion 45 and the width direction WD coincide with each other, and one end of the heat radiating portion 45 in the longitudinal direction extends to a wall surface of a portion of the wall portion 44 extending in the depth direction DD.

放熱部４５は、その上端面に回路基板３０に対向する載置面としての対向面４５ａを備えている。対向面４５ａは平坦に形成されている。回路基板３０にて生じた熱は、放熱部４５及び底部４３を介して電源装置１０の外部に放出される。   The heat radiating section 45 is provided with an opposed surface 45a as a mounting surface opposed to the circuit board 30 on the upper end surface thereof. The facing surface 45a is formed flat. The heat generated in the circuit board 30 is radiated to the outside of the power supply device 10 via the heat dissipation portion 45 and the bottom portion 43.

図３に示すように、対向面４５ａには、電気的絶縁性を有する絶縁体としての絶縁シート４６を介して回路基板３０が載置され、ネジによって固定される。これにより、対向面４５ａと回路基板３０との間には絶縁シート４６が挟み込まれ、回路基板３０と放熱部４５とが電気的に絶縁されている。なお、底部４３、壁部４４及び放熱部４５は、ダイカスト鋳造により一体成型されている。   As shown in FIG. 3, the circuit board 30 is placed on the facing surface 45a via the insulating sheet 46 serving as an electrically insulating insulator, and is fixed by screws. As a result, the insulating sheet 46 is sandwiched between the facing surface 45a and the circuit board 30, and the circuit board 30 and the heat dissipation portion 45 are electrically insulated. The bottom part 43, the wall part 44, and the heat dissipation part 45 are integrally formed by die casting.

＜回路基板３０＞
図５に示すように、本実施形態の回路基板３０は、略Ｌ字状をなすプリント基板である。回路基板３０は、図６に示すように、導電体により薄膜状に形成された導電層が複数（４層）積層されている。すなわち、回路基板３０は、多層基板（積層基板）である。以下では、導電層を、上方（カバー部材４１側）から順番に、第１層３１、第２層３２、第３層３３、第４層３４と示す。第４層３４が絶縁シート４６を介して対向面４５ａと対向することとなる。各層の間には、絶縁体で形成された板状の絶縁層としての絶縁基板がそれぞれ設けられている。以下では、第１層３１と第２層３２との間に設けられた基板を、第１基板３５と示し、第２層３２と第３層３３との間に設けられた基板を、第２基板３６と示し、第３層３３と第４層３４との間に設けられた基板を、第３基板３７と示す。 <Circuit board 30>
As shown in FIG. 5, the circuit board 30 of the present embodiment is a substantially L-shaped printed board. As shown in FIG. 6, the circuit board 30 has a plurality (four layers) of conductive layers formed of a conductor in a thin film shape. That is, the circuit board 30 is a multilayer board (laminated board). In the following, the conductive layers are referred to as the first layer 31, the second layer 32, the third layer 33, and the fourth layer 34 in order from the upper side (cover member 41 side). The fourth layer 34 faces the facing surface 45a via the insulating sheet 46. An insulating substrate serving as a plate-shaped insulating layer made of an insulating material is provided between each layer. In the following, the substrate provided between the first layer 31 and the second layer 32 is referred to as a first substrate 35, and the substrate provided between the second layer 32 and the third layer 33 is referred to as a second substrate. The substrate 36 is shown, and the substrate provided between the third layer 33 and the fourth layer 34 is shown as a third substrate 37.

図５に示すように、回路基板３０の表面（第１層３１側）には、各種の電子部品が実装される。例えば、回路基板３０において、幅方向ＷＤの略中央には、第１スイッチＳＷ１が搭載されており、第１スイッチＳＷ１は、複数（本実施形態では６つ）の第１スイッチ素子Ｓａ１〜Ｓａ６から構成されている。第１スイッチ素子Ｓａ１〜Ｓａ６は、幅方向ＷＤに３列に並ぶとともに奥行き方向ＤＤに２列に並ぶように搭載されている。また、回路基板３０において、第１スイッチＳＷ１よりも右側（図５における右側）には、第２スイッチＳＷ２が搭載されており、第２スイッチＳＷ２は、複数（本実施形態では８つ）の第２スイッチ素子Ｓｂ１〜Ｓｂ８から構成されている。第２スイッチ素子Ｓｂ１〜Ｓｂ８は、幅方向ＷＤに４列に並ぶとともに奥行き方向ＤＤに２列に並ぶように搭載されている。   As shown in FIG. 5, various electronic components are mounted on the surface (first layer 31 side) of the circuit board 30. For example, in the circuit board 30, the first switch SW1 is mounted at approximately the center in the width direction WD, and the first switch SW1 includes a plurality of (six in the present embodiment) first switch elements Sa1 to Sa6. It is configured. The first switch elements Sa1 to Sa6 are mounted so as to be arranged in three rows in the width direction WD and arranged in two rows in the depth direction DD. Further, in the circuit board 30, the second switch SW2 is mounted on the right side (the right side in FIG. 5) of the first switch SW1, and the second switch SW2 includes a plurality (eight in this embodiment) of the second switches. It is composed of two switch elements Sb1 to Sb8. The second switch elements Sb1 to Sb8 are mounted so as to be arranged in four rows in the width direction WD and arranged in two rows in the depth direction DD.

また、回路基板３０において、第１スイッチＳＷ１よりも左側（図５における左側）には、第３スイッチＳＷ３が搭載されており、第３スイッチＳＷ３は、複数（本実施形態では２つ）の第３スイッチ素子Ｓｃ１，Ｓｃ２から構成されている。第３スイッチ素子Ｓｃ１，Ｓｃ２は、奥行き方向ＤＤに並ぶように搭載されている。また、回路基板３０において、第２スイッチＳＷ２よりも右側には、第４スイッチＳＷ４が搭載されており、第４スイッチＳＷ４は、複数（本実施形態では２つ）の第４スイッチ素子Ｓｄ１，Ｓｄ２から構成されている。第４スイッチ素子Ｓｄ１，Ｓｄ２は、奥行き方向ＤＤに並ぶように搭載されている。本実施形態では、各スイッチ素子Ｓａ１〜Ｓａ６，Ｓｂ１〜Ｓｂ８，Ｓｃ１，Ｓｃ２，Ｓｄ１，Ｓｄ２は、回路素子（半導体スイッチング素子）であり、具体的にはＭＯＳＦＥＴが用いられている。   Further, in the circuit board 30, a third switch SW3 is mounted on the left side (the left side in FIG. 5) of the first switch SW1, and the third switch SW3 includes a plurality of (two in the present embodiment) first switches. It is composed of three switch elements Sc1 and Sc2. The third switch elements Sc1 and Sc2 are mounted side by side in the depth direction DD. Further, in the circuit board 30, a fourth switch SW4 is mounted on the right side of the second switch SW2, and the fourth switch SW4 includes a plurality of (two in the present embodiment) fourth switch elements Sd1 and Sd2. It consists of The fourth switch elements Sd1 and Sd2 are mounted side by side in the depth direction DD. In the present embodiment, the switch elements Sa1 to Sa6, Sb1 to Sb8, Sc1, Sc2, Sd1 and Sd2 are circuit elements (semiconductor switching elements), and specifically MOSFETs are used.

また、回路基板３０において、幅方向ＷＤの端部には、各スイッチ素子Ｓａ１〜Ｓａ６，Ｓｂ１〜Ｓｂ８，Ｓｃ１，Ｓｃ２，Ｓｄ１，Ｓｄ２のオンオフを制御して、電池モジュール２０の充放電制御を行うマイコン８０が搭載されている。また、電源装置１０は、図３に示すように、複数のバスバーからなるバスバーユニット９０を備えている。バスバーユニット９０により、第１外部端子１０１、第２外部端子１０２及び第３外部端子１０３と、回路基板３０が接続されている。   Further, in the circuit board 30, on/off of each of the switch elements Sa1 to Sa6, Sb1 to Sb8, Sc1, Sc2, Sd1 and Sd2 is controlled at the end portion in the width direction WD to perform charge/discharge control of the battery module 20. A microcomputer 80 is installed. In addition, the power supply device 10 includes a bus bar unit 90 including a plurality of bus bars, as shown in FIG. The bus bar unit 90 connects the first external terminal 101, the second external terminal 102, and the third external terminal 103 to the circuit board 30.

ここで、電源装置１０の電気回路について、電気回路図を用いて説明する。図７に示すように、電源装置１０には、各外部端子１０１，１０２を繋ぐ電気経路Ｌ１と、電気経路Ｌ１上の接続点Ｎ１と電池モジュール２０とを繋ぐ電気経路Ｌ２とが設けられている。このうち電気経路Ｌ１に第１スイッチＳＷ１が設けられ、電気経路Ｌ２に第２スイッチＳＷ２が設けられている。   Here, an electric circuit of the power supply device 10 will be described with reference to an electric circuit diagram. As shown in FIG. 7, the power supply device 10 is provided with an electric path L1 that connects the external terminals 101 and 102 and an electric path L2 that connects the connection point N1 on the electric path L1 and the battery module 20. .. Of these, the first switch SW1 is provided on the electrical path L1, and the second switch SW2 is provided on the electrical path L2.

第１スイッチＳＷ１は、２組の第１スイッチ素子Ｓａ１〜Ｓａ６に分けられ、２組の第１スイッチ素子Ｓａ１〜Ｓａ６を直列に接続するように構成されている。各組の第１スイッチ素子Ｓａ１〜Ｓａ６は、３つの第１スイッチ素子Ｓａ１〜Ｓａ６により構成されており、並列に接続されている。本実施形態では、第１スイッチ素子Ｓａ１〜Ｓａ３の組と、第１スイッチ素子Ｓａ４〜Ｓａ６の組に分けられており、各組において第１スイッチ素子Ｓａ１〜Ｓａ６が並列に接続されている。   The first switch SW1 is divided into two sets of first switch elements Sa1 to Sa6, and is configured to connect the two sets of first switch elements Sa1 to Sa6 in series. The first switch elements Sa1 to Sa6 of each set are composed of three first switch elements Sa1 to Sa6 and are connected in parallel. In the present embodiment, it is divided into a set of the first switch elements Sa1 to Sa3 and a set of the first switch elements Sa4 to Sa6, and the first switch elements Sa1 to Sa6 are connected in parallel in each set.

また、各組において、３つの第１スイッチ素子Ｓａ１〜Ｓａ６を並列に接続する際、ＭＯＳＦＥＴ（スイッチ素子）が有する寄生ダイオードのカソードの向きが同じ方向となるように接続される。その一方、２組の第１スイッチ素子Ｓａ１〜Ｓａ６を直列に接続する際、各組のカソードの向きが反対側となるように接続されている。   Further, in each set, when the three first switch elements Sa1 to Sa6 are connected in parallel, the parasitic diodes of the MOSFETs (switch elements) are connected so that the cathodes thereof have the same direction. On the other hand, when the two sets of first switch elements Sa1 to Sa6 are connected in series, the cathodes of each set are connected so that the directions thereof are opposite to each other.

具体的には、第１スイッチＳＷ１のうち、第２外部端子１０２側に接続される第１スイッチ素子Ｓａ１〜Ｓａ３は、そのカソードを第２外部端子１０２側とする向きで並列に接続されている。一方、第１スイッチＳＷ１のうち、第１外部端子１０１側に接続される第１スイッチ素子Ｓａ４〜Ｓａ６は、そのカソードを第１外部端子１０１側とする向きで並列に接続されている。つまり、第１スイッチ素子Ｓａ１〜Ｓａ３が有する寄生ダイオードのアノードと、第１スイッチ素子Ｓａ４〜Ｓａ６が有する寄生ダイオードのアノードと、が接続されることとなる。   Specifically, of the first switch SW1, the first switch elements Sa1 to Sa3 connected to the second external terminal 102 side are connected in parallel with their cathodes facing the second external terminal 102 side. .. On the other hand, in the first switch SW1, the first switch elements Sa4 to Sa6 connected to the first external terminal 101 side are connected in parallel with their cathodes facing the first external terminal 101 side. That is, the anodes of the parasitic diodes of the first switch elements Sa1 to Sa3 and the anodes of the parasitic diodes of the first switch elements Sa4 to Sa6 are connected.

第２スイッチＳＷ２は、スイッチ素子の数を除き、第１スイッチＳＷ１と基本的な構成は同じである。具体的には、第２スイッチＳＷ２のうち、第１外部端子１０１側に接続される第２スイッチ素子Ｓｂ１〜Ｓｂ４は、そのカソードを第１外部端子１０１側とする向きで並列に接続されている。一方、第２スイッチＳＷ２のうち、電池モジュール２０側に接続される第２スイッチ素子Ｓｂ５〜Ｓｂ８は、そのカソードを電池モジュール２０側とする向きで並列に接続されている。つまり、第２スイッチ素子Ｓｂ１〜Ｓａ４が有する寄生ダイオードのアノードと、第２スイッチ素子Ｓｂ５〜Ｓｂ８が有する寄生ダイオードのアノードと、が接続されることとなる。   The second switch SW2 has the same basic configuration as the first switch SW1 except for the number of switch elements. Specifically, of the second switch SW2, the second switch elements Sb1 to Sb4 connected to the first external terminal 101 side are connected in parallel with their cathodes facing the first external terminal 101 side. . On the other hand, of the second switch SW2, the second switch elements Sb5 to Sb8 connected to the battery module 20 side are connected in parallel with their cathodes facing the battery module 20 side. That is, the anodes of the parasitic diodes of the second switch elements Sb1 to Sa4 are connected to the anodes of the parasitic diodes of the second switch elements Sb5 to Sb8.

上記のようにして、第１スイッチＳＷ１及び第２スイッチＳＷ２が構成されることで、例えば第１スイッチＳＷ１がオフ（開放）状態となった場合、つまり第１スイッチ素子Ｓａ１〜Ｓａ６がオフ状態となった場合において、寄生ダイオードを通じて電流が流れることが完全に遮断される。   By configuring the first switch SW1 and the second switch SW2 as described above, for example, when the first switch SW1 is in the off (open) state, that is, the first switch elements Sa1 to Sa6 are in the off state. In that case, the flow of current through the parasitic diode is completely cut off.

なお、第１スイッチＳＷ１における第１スイッチ素子Ｓａ１〜Ｓａ６の寄生ダイオードの向きを互いに変更し、寄生ダイオードがカソード同士で接続されるようにしてもよい。具体的には、寄生ダイオードのアノードを第１外部端子１０１側とする向きで、３つの第１スイッチ素子Ｓａ１〜Ｓａ３を並列に接続し、寄生ダイオードのアノードを第２外部端子１０２側とする向きで、３つの第１スイッチ素子Ｓａ４〜Ｓａ６を並列に接続してもよい。なお、第２スイッチＳＷ２についても同様である。   The directions of the parasitic diodes of the first switch elements Sa1 to Sa6 in the first switch SW1 may be changed so that the parasitic diodes are connected to each other at their cathodes. Specifically, in a direction in which the anode of the parasitic diode is on the side of the first external terminal 101, the three first switching elements Sa1 to Sa3 are connected in parallel, and the anode of the parasitic diode is on the side of the second external terminal 102. Then, the three first switch elements Sa4 to Sa6 may be connected in parallel. The same applies to the second switch SW2.

また、半導体スイッチとして、ＭＯＳＦＥＴに代えて、ＩＧＢＴやバイポーラトランジスタ等を用いることも可能である。ＩＧＢＴやバイポーラトランジスタを用いた場合には、上記の寄生ダイオードの代わりに各半導体スイッチにそれぞれダイオードを並列に接続させる。   Further, as the semiconductor switch, an IGBT, a bipolar transistor, or the like can be used instead of the MOSFET. When an IGBT or a bipolar transistor is used, a diode is connected in parallel to each semiconductor switch instead of the above parasitic diode.

また、電気経路Ｌ１において第２外部端子１０２と第１スイッチＳＷ１との間の接続点Ｎ２には、電気経路Ｌ３の一端が接続される。それとともに、電気経路Ｌ２において電池モジュール２０と第２スイッチＳＷ２との間の接続点Ｎ４には、電気経路Ｌ４の一端が接続されている。これら電気経路Ｌ３，Ｌ４の他端同士が中間点Ｎ３で接続されている。また、中間点Ｎ３と第３外部端子１０３とが電気経路Ｌ５により接続されている。電気経路Ｌ３，Ｌ４にはそれぞれ第３スイッチＳＷ３と第４スイッチＳＷ４が設けられている。   Further, one end of the electric path L3 is connected to the connection point N2 between the second external terminal 102 and the first switch SW1 in the electric path L1. At the same time, one end of the electric path L4 is connected to the connection point N4 between the battery module 20 and the second switch SW2 in the electric path L2. The other ends of these electric paths L3, L4 are connected at an intermediate point N3. Further, the intermediate point N3 and the third external terminal 103 are connected by the electric path L5. A third switch SW3 and a fourth switch SW4 are provided on the electric paths L3 and L4, respectively.

第３スイッチＳＷ３は、第３スイッチ素子Ｓｃ１，Ｓｃ２を直列に接続するように構成されている。第３スイッチ素子Ｓｃ１，Ｓｃ２を直列に接続する際、各第３スイッチ素子Ｓｃ１，Ｓｃ２が有するカソードの向きが反対側となるように接続されている。つまり、第３スイッチ素子Ｓｃ１，Ｓｃ２のアノード同士が接続されている。第４スイッチＳＷ４も同様である。なお、第３スイッチＳＷ３と第４スイッチＳＷ４も、第１スイッチＳＷ１と同様に構成してもよい。   The third switch SW3 is configured to connect the third switch elements Sc1 and Sc2 in series. When connecting the third switch elements Sc1 and Sc2 in series, the cathodes of the third switch elements Sc1 and Sc2 are connected so that the cathodes thereof face in opposite directions. That is, the anodes of the third switch elements Sc1 and Sc2 are connected to each other. The same applies to the fourth switch SW4. The third switch SW3 and the fourth switch SW4 may also be configured similarly to the first switch SW1.

第１外部端子１０１から第１スイッチＳＷ１又は第２スイッチＳＷ２までの電気経路は、バスバーユニット９０のバスバーにより構成されている。同様に、第２外部端子１０２から第１スイッチＳＷ１及び第３スイッチＳＷ３までの電気経路は、バスバーにより構成されている。第２スイッチＳＷ２から電池モジュール２０又は第４スイッチＳＷ４までの電気経路は、バスバーにより構成されている。第３外部端子１０３から、第４スイッチＳＷ４及び第３スイッチＳＷ３までの電気経路は、バスバーにより構成されている。   The electric path from the first external terminal 101 to the first switch SW1 or the second switch SW2 is configured by the bus bar of the bus bar unit 90. Similarly, the electric path from the second external terminal 102 to the first switch SW1 and the third switch SW3 is composed of a bus bar. The electric path from the second switch SW2 to the battery module 20 or the fourth switch SW4 is composed of a bus bar. The electric path from the third external terminal 103 to the fourth switch SW4 and the third switch SW3 is composed of a bus bar.

一方、第１スイッチＳＷ１〜第４スイッチＳＷ４において、スイッチ素子同士を直列に接続する電気経路は、回路基板３０に設けられている。以下、スイッチ素子同士を接続するための構成について詳しく説明する。なお、第１スイッチＳＷ１〜第４スイッチＳＷ４は、接続されるスイッチ素子の数が異なるだけで、同様に接続されている。このため、第１スイッチＳＷ１を例示して説明し、第２スイッチＳＷ２〜第４スイッチＳＷ４の説明は省略する。   On the other hand, in the first switch SW<b>1 to the fourth switch SW<b>4, the circuit board 30 is provided with an electrical path that connects the switching elements in series. Hereinafter, the configuration for connecting the switch elements will be described in detail. It should be noted that the first switch SW1 to the fourth switch SW4 are connected in the same manner except that the number of switch elements connected is different. Therefore, the first switch SW1 will be described as an example, and the description of the second switch SW2 to the fourth switch SW4 will be omitted.

図８に示すように、第１スイッチ素子Ｓａ１〜Ｓａ３は、奥行き方向ＤＤの電池モジュール２０側において、横並びに（列状（本実施形態では１列状）に）配置されている。一方、第１スイッチ素子Ｓａ４〜Ｓａ６は、奥行き方向ＤＤにおいて、他方側に、横並びに（列状（本実施形態では１列状）に）配置されている。なお、図８においては、上側に第１スイッチ素子Ｓａ１〜Ｓａ３が配置され、下側に第１スイッチ素子Ｓａ１〜Ｓａ３が配置されている。また、奥行き方向ＤＤにおいて、各第１スイッチ素子Ｓａ１〜Ｓａ３が、各第１スイッチ素子Ｓａ４〜Ｓａ６とそれぞれ対向するように配置されている。また、第１スイッチ素子Ｓａ１〜Ｓａ３が並ぶ直線は、第１スイッチ素子Ｓａ４〜Ｓａ６が並ぶ直線と平行となっている。   As shown in FIG. 8, the first switch elements Sa1 to Sa3 are arranged side by side (in a row (in a row in this embodiment)) on the battery module 20 side in the depth direction DD. On the other hand, the first switch elements Sa4 to Sa6 are arranged side by side (in a row (in this embodiment, one row)) on the other side in the depth direction DD. In FIG. 8, the first switch elements Sa1 to Sa3 are arranged on the upper side and the first switch elements Sa1 to Sa3 are arranged on the lower side. Moreover, in the depth direction DD, the first switch elements Sa1 to Sa3 are arranged so as to face the first switch elements Sa4 to Sa6, respectively. Further, the straight line where the first switch elements Sa1 to Sa3 are arranged is parallel to the straight line where the first switch elements Sa4 to Sa6 are arranged.

図６に示すように、第１層３１〜第４層３４は、導電体により薄膜状に形成されており、例えば、銅箔等により構成される。第１層３１〜第４層３４は、第１基板３５〜第３基板３７に印刷等されることにより設けられる。具体的には、第１層３１は、第１基板３５の表面（上面）に印刷されることにより設けられる。第２層３２は、第２基板３６の表面（上面）に印刷されることにより設けられる。第３層３３は、第３基板３７の表面（上面）に印刷されることにより設けられる。第４層３４は、第３基板３７の表面（下面）に印刷されることにより設けられる。   As shown in FIG. 6, the first layer 31 to the fourth layer 34 are formed of a conductor in a thin film shape, and are made of, for example, a copper foil or the like. The first layer 31 to the fourth layer 34 are provided by printing or the like on the first substrate 35 to the third substrate 37. Specifically, the first layer 31 is provided by being printed on the surface (upper surface) of the first substrate 35. The second layer 32 is provided by being printed on the surface (upper surface) of the second substrate 36. The third layer 33 is provided by being printed on the surface (upper surface) of the third substrate 37. The fourth layer 34 is provided by being printed on the surface (lower surface) of the third substrate 37.

なお、第２層３２は、第１基板３５と第２基板３６の間に設けられれば、第１基板３５と第２基板３６のうちいずれの面に設けられていてもよい。同様に、第３層３３は、第２基板３６と第３基板３７の間に設けられれば、第２基板３６と第３基板３７のうちいずれの面に設けられていてもよい。   The second layer 32 may be provided on any surface of the first substrate 35 and the second substrate 36 as long as it is provided between the first substrate 35 and the second substrate 36. Similarly, the third layer 33 may be provided on any surface of the second substrate 36 and the third substrate 37 as long as it is provided between the second substrate 36 and the third substrate 37.

また、回路基板３０には、第１層３１〜第４層３４（及び第１基板３５〜第３基板３７）を貫通する貫通ビア５１〜５４（多層貫通ビアホール）が複数設けられている。すなわち、貫通ビア５１〜５４は、第１層３１〜第４層３４に対して交わるように（直交するように）設けられている。貫通ビア５１〜５４は、第１層３１〜第４層３４に設けられた貫通孔の内側に、導電体を挿入すること（例えば、銅メッキを施すこと）により、構成されている。したがって、貫通ビア５１〜５４を介して、電流を流すことが可能となっている。また、貫通ビア５１〜５４を介して、熱を伝達可能となっている。このため、貫通ビア５１〜５４は、複数の導電層を接続する接続部材に相当する。   Further, the circuit board 30 is provided with a plurality of through vias 51 to 54 (multilayer through via holes) penetrating the first layer 31 to the fourth layer 34 (and the first substrate 35 to the third substrate 37). That is, the through vias 51 to 54 are provided so as to intersect (perpendicular to) the first layer 31 to the fourth layer 34. The through vias 51 to 54 are configured by inserting a conductor (for example, copper plating) inside the through holes provided in the first layer 31 to the fourth layer 34. Therefore, it is possible to pass a current through the through vias 51 to 54. Further, heat can be transferred through the through vias 51 to 54. Therefore, the through vias 51 to 54 correspond to connecting members that connect a plurality of conductive layers.

次に第１スイッチＳＷ１が配置される領域（図８において破線で示す領域）において、各第１層３１〜第４層３４の構成について説明する。図９に示すように、第１層３１には、電流が流れる電気経路パターンが設けられており、電気経路層となる。第１層３１の電気経路パターンは、２つに分かれている。第１層３１の電気経路パターンのうち、奥行き方向ＤＤにおいて、第１スイッチ素子Ｓａ１〜Ｓａ３側における領域（上側の領域）を、第１領域３１１と示し、第１スイッチ素子Ｓａ４〜Ｓａ６側における領域（下側の領域）を、第２領域３１２と示す。   Next, the configuration of each of the first layer 31 to the fourth layer 34 in the region where the first switch SW1 is arranged (region shown by the broken line in FIG. 8) will be described. As shown in FIG. 9, the first layer 31 is provided with an electric path pattern through which an electric current flows, and serves as an electric path layer. The electric path pattern of the first layer 31 is divided into two. Of the electric path pattern of the first layer 31, in the depth direction DD, the area (upper area) on the first switch element Sa1 to Sa3 side is referred to as a first area 311 and the area on the first switch element Sa4 to Sa6 side. The (lower area) is referred to as a second area 312.

第１領域３１１は、各第１スイッチ素子Ｓａ１〜Ｓａ３のドレイン端子と接続される。この第１領域３１１は、長方形状の通電領域であり、その長手方向が幅方向ＷＤに沿って設けられている。また、第１領域３１１の長手方向の長さは、少なくとも、第１スイッチ素子Ｓａ１から第１スイッチ素子Ｓａ３までの幅よりも長くなっている。   The first region 311 is connected to the drain terminals of the first switch elements Sa1 to Sa3. The first region 311 is a rectangular current-carrying region, and its longitudinal direction is provided along the width direction WD. The length of the first region 311 in the longitudinal direction is at least longer than the width from the first switch element Sa1 to the first switch element Sa3.

同様に、第２領域３１２は、各第１スイッチ素子Ｓａ４〜Ｓａ６のドレイン端子と接続される。この第２領域３１２は、長方形状の通電領域であり、その長手方向が幅方向ＷＤに沿って設けられている。また、第２領域３１２の長手方向の長さは、少なくとも、第１スイッチ素子Ｓａ４から第１スイッチ素子Ｓａ６までの幅よりも長くなっている。   Similarly, the second region 312 is connected to the drain terminals of the first switch elements Sa4 to Sa6. The second region 312 is a rectangular current-carrying region, and its longitudinal direction is provided along the width direction WD. Further, the length of the second region 312 in the longitudinal direction is at least longer than the width from the first switch element Sa4 to the first switch element Sa6.

第１層３１において、第１領域３１１と第２領域３１２は、絶縁領域３１３により区切られている。すなわち、第１層３１において、第１領域３１１と、第２領域３１２は、接続されていない。具体的には、第１領域３１１と、第２領域３１２との間には、幅方向ＷＤに沿って直線状の絶縁領域３１３が設けられている。   In the first layer 31, the first region 311 and the second region 312 are separated by the insulating region 313. That is, in the first layer 31, the first region 311 and the second region 312 are not connected. Specifically, a linear insulating region 313 is provided between the first region 311 and the second region 312 along the width direction WD.

なお、第１領域３１１と第２領域３１２との間には、温度検出素子３１４が配置されている。また、第１領域３１１と第２領域３１２との間において、この温度検出素子３１４と接続される電気経路パターン３１５が設けられている。この電気経路パターン３１５は、第１層３１において、第１領域３１１及び第２領域３１２と接続されることがない。温度検出素子３１４と接続される電気経路パターン３１５は、制御部としてのマイコン８０などと接続されており、各スイッチ素子の温度を検出して、検出結果を出力するように構成されている。   A temperature detecting element 314 is arranged between the first region 311 and the second region 312. Further, an electric path pattern 315 connected to this temperature detecting element 314 is provided between the first area 311 and the second area 312. The electric path pattern 315 is not connected to the first region 311 and the second region 312 in the first layer 31. The electric path pattern 315 connected to the temperature detection element 314 is connected to the microcomputer 80 or the like as a control unit and is configured to detect the temperature of each switch element and output the detection result.

また、第１層３１において、貫通ビア５１が、第１領域３１１に複数配置されており、第１領域３１１と接続されている。同様に、第１層３１において、貫通ビア５２が、第２領域３１２に複数配置されており、第２領域３１２と接続されている。また、第１領域３１１内に設けられた複数の絶縁領域３１６においても、それぞれ複数の貫通ビア５３が配置されている。同様に、第２領域３１２内に設けられた複数の絶縁領域３１７においても、複数の貫通ビア５４が配置されている。   Further, in the first layer 31, a plurality of through vias 51 are arranged in the first region 311 and are connected to the first region 311. Similarly, in the first layer 31, a plurality of through vias 52 are arranged in the second region 312 and are connected to the second region 312. Further, the plurality of through vias 53 are also arranged in each of the plurality of insulating regions 316 provided in the first region 311. Similarly, the plurality of through vias 54 are also arranged in the plurality of insulating regions 317 provided in the second region 312.

以下では、第１領域３１１と接続される貫通ビア５１を、第１貫通ビア５１と示し、第２領域３１２と接続される貫通ビア５２を、第２貫通ビア５２と示す。また、第１領域３１１内の絶縁領域３１６に配置された貫通ビア５３を、第３貫通ビア５３と示し、第２領域３１２内の絶縁領域３１７に配置された貫通ビア５４を、第４貫通ビア５４と示す。   Hereinafter, the through via 51 connected to the first region 311 will be referred to as a first through via 51, and the through via 52 connected to the second region 312 will be referred to as a second through via 52. Further, the through via 53 arranged in the insulating region 316 in the first region 311 is referred to as a third through via 53, and the through via 54 arranged in the insulating region 317 in the second region 312 is referred to as a fourth through via. It is shown as 54.

図１０に基づき、第２層３２について説明する。なお、図１０の上側が、第１スイッチ素子Ｓａ１〜Ｓａ３側となり、第２層３２を上方から見た図である。第２層３２には、電流が流れる電気経路パターンが設けられており、経路層となる。第２層３２の電気経路パターンは、略長方形状に構成されており、幅方向ＷＤの長さが奥行き方向ＤＤよりも長くなっている。第２層３２の電気経路パターンは、奥行き方向ＤＤにおいて、第１スイッチ素子Ｓａ１〜Ｓａ３の接続位置から、第１スイッチ素子Ｓａ４〜Ｓａ６の接続位置まで、繋がるように設けられている。つまり、第１スイッチ素子Ｓａ１〜Ｓａ３と、第１スイッチ素子Ｓａ４〜Ｓａ６との間に、２つの領域を仕切る絶縁領域が設けられていない。   The second layer 32 will be described with reference to FIG. Note that the upper side of FIG. 10 is the first switch elements Sa1 to Sa3 side, and is a view of the second layer 32 seen from above. The second layer 32 is provided with an electric path pattern through which a current flows and serves as a path layer. The electric path pattern of the second layer 32 has a substantially rectangular shape, and the length in the width direction WD is longer than that in the depth direction DD. The electric path pattern of the second layer 32 is provided so as to be connected from the connection position of the first switch elements Sa1 to Sa3 to the connection position of the first switch elements Sa4 to Sa6 in the depth direction DD. That is, an insulating region that separates the two regions is not provided between the first switch elements Sa1 to Sa3 and the first switch elements Sa4 to Sa6.

また、第１スイッチ素子Ｓａ１〜Ｓａ３側の第１領域３１１及び第３領域３２１における経路幅（幅方向ＷＤの長さ）は、第１スイッチ素子Ｓａ１〜Ｓａ３のうち両端の間隔よりも広くなっている。同様に、第１スイッチ素子Ｓａ４〜Ｓａ６側の第２領域３１２及び第４領域３２２における経路幅（幅方向ＷＤの長さ）は、第１スイッチ素子Ｓａ４〜Ｓａ６のうち両端までの間隔よりも広くなっている。   The path width (length in the width direction WD) in the first region 311 and the third region 321 on the side of the first switch elements Sa1 to Sa3 is wider than the distance between both ends of the first switch elements Sa1 to Sa3. There is. Similarly, the path width (length in the width direction WD) in the second region 312 and the fourth region 322 on the side of the first switch elements Sa4 to Sa6 is wider than the distance to both ends of the first switch elements Sa4 to Sa6. Is becoming

第２層３２において、奥行き方向ＤＤの中央付近には、第１スイッチ素子Ｓａ１〜Ｓａ３が配置されている第１領域３１１を基準として電流方向と直交する幅方向ＷＤの長さが定められた領域が設けられている。より詳しくは、第２層３２において、奥行き方向ＤＤの中央付近には、第１領域３１１と比較して、電気経路パターンの経路幅が狭くなる領域（以下、括れ領域３２３と示す）が設けられている。より詳しく説明すると、第２層３２の電気経路パターンには、奥行き方向ＤＤの略中央において、幅方向ＷＤの外側から幅方向ＷＤに沿って直線状の切込み３２４が設けられている。すなわち、幅方向ＷＤの外側から内側に向かって、直線状の絶縁領域３２４ａが設けられている。   In the second layer 32, in the vicinity of the center in the depth direction DD, a region in which the length in the width direction WD orthogonal to the current direction is defined with the first region 311 in which the first switch elements Sa1 to Sa3 are arranged as a reference. Is provided. More specifically, in the second layer 32, a region (hereinafter, referred to as a constricted region 323) in which the route width of the electrical route pattern is narrower than that in the first region 311 is provided near the center in the depth direction DD. ing. More specifically, the electric path pattern of the second layer 32 is provided with a linear cut 324 along the width direction WD from the outside in the width direction WD at approximately the center in the depth direction DD. That is, the linear insulating region 324a is provided from the outer side to the inner side in the width direction WD.

この切込み３２４は、幅方向ＷＤにおける内側端部において、奥行き方向ＤＤの両側に延びるように形成されている。すなわち、幅方向ＷＤの外側から内側に沿って延びる絶縁領域３２４ａの幅方向ＷＤにおける内側端部には、奥行き方向ＤＤの中央から外側に向かって、直線状の絶縁領域３２４ｂが設けられている。この切込み３２４により、第２層３２の電気経路パターンには、奥行き方向ＤＤの中央付近において、幅ＷＤ１（幅方向ＷＤの長さ）、長さＤＤ１（奥行き方向ＤＤの長さ）の括れ領域３２３が形成されている。この括れ領域３２３は、複数の第１スイッチ素子Ｓａ１〜Ｓａ３が配置される第１領域３１１を基準として電流方向と直交する幅方向ＷＤの長さが定められた設定領域といえる。   The cut 324 is formed so as to extend to both sides in the depth direction DD at the inner end portion in the width direction WD. That is, a linear insulating region 324b is provided at the inner end in the width direction WD of the insulating region 324a extending from the outer side to the inner side in the width direction WD from the center to the outer side in the depth direction DD. Due to this cut 324, the electrical path pattern of the second layer 32 has a constricted region 323 of width WD1 (length in the width direction WD) and length DD1 (length in the depth direction DD) near the center in the depth direction DD. Are formed. It can be said that the constricted region 323 is a set region in which the length in the width direction WD orthogonal to the current direction is determined with the first region 311 in which the plurality of first switch elements Sa1 to Sa3 are arranged as a reference.

第２層３２の電気経路パターンのうち、奥行き方向ＤＤにおいて、括れ領域３２３又は絶縁領域３２４ａよりも第１スイッチ素子Ｓａ１〜Ｓａ３側の領域を、第３領域３２１と示し、括れ領域３２３又は絶縁領域３２４ａよりも第１スイッチ素子Ｓａ４〜Ｓａ６側の領域を、第４領域３２２と示す。第１層３１と第２層３２を重ねた場合、第３領域３２１は、第１領域３１１に含まれる。同様に、第１層３１と第２層３２を重ねた場合、第４領域３２２は、第２領域３１２に含まれる。   In the electric path pattern of the second layer 32, a region closer to the first switch elements Sa1 to Sa3 than the constricted region 323 or the insulating region 324a in the depth direction DD is referred to as a third region 321, and the constricted region 323 or the insulating region. An area closer to the first switch elements Sa4 to Sa6 than the area 324a is referred to as a fourth area 322. When the first layer 31 and the second layer 32 are stacked, the third region 321 is included in the first region 311. Similarly, when the first layer 31 and the second layer 32 are overlapped, the fourth region 322 is included in the second region 312.

第２層３２において、貫通ビア５１〜５４は、電気経路パターンと接続するように配置されている。詳しくは、第１層３１において第１領域３１１に配置され、第１領域３１１と接続されている第１貫通ビア５１は、第２層３２において第３領域３２１に配置され、第３領域３２１と接続されている。すなわち、第１領域３１１と接続されている第１貫通ビア５１は、奥行き方向ＤＤにおいて、括れ領域３２３と重なる場合には、括れ領域３２３よりも第１スイッチ素子Ｓａ１〜Ｓａ３側に配置され、第２層３２の電気経路パターンと接続されている。一方、第１領域３１１と接続されている第１貫通ビア５１は、奥行き方向ＤＤにおいて、括れ領域３２３と重ならない場合には、絶縁領域３２４ａよりも第１スイッチ素子Ｓａ１〜Ｓａ３側に配置され、第２層３２の電気経路パターンと接続されている。   In the second layer 32, the through vias 51 to 54 are arranged so as to be connected to the electrical path pattern. Specifically, the first through via 51 arranged in the first region 311 in the first layer 31 and connected to the first region 311 is arranged in the third region 321 in the second layer 32, and is connected to the third region 321. It is connected. That is, when the first through via 51 connected to the first region 311 overlaps the constricted region 323 in the depth direction DD, the first penetrating via 51 is arranged closer to the first switch elements Sa1 to Sa3 than the constricted region 323. It is connected to the electric path pattern of the two layers 32. On the other hand, when the first through via 51 connected to the first region 311 does not overlap the constricted region 323 in the depth direction DD, the first through via 51 is arranged closer to the first switch elements Sa1 to Sa3 than the insulating region 324a. It is connected to the electric path pattern of the second layer 32.

また、第１層３１において第２領域３１２に配置され、第２領域３１２と接続されている第２貫通ビア５２は、第２層３２において第４領域３２２に配置され、第４領域３２２と接続されている。すなわち、第２領域３１２と接続されている第２貫通ビア５２は、奥行き方向ＤＤにおいて、括れ領域３２３と重なる場合には、括れ領域３２３よりも第１スイッチ素子Ｓａ４〜Ｓａ６側に配置され、第２層３２の電気経路パターンと接続されている。一方、第２領域３１２と接続されている第２貫通ビア５２は、奥行き方向ＤＤにおいて、括れ領域３２３と重ならない場合には、絶縁領域３２４ａよりも第１スイッチ素子Ｓａ４〜Ｓａ６側に配置され、第２層３２の電気経路パターンと接続されている。   Further, the second through via 52 arranged in the second region 312 in the first layer 31 and connected to the second region 312 is arranged in the fourth region 322 in the second layer 32 and connected to the fourth region 322. Has been done. That is, when the second through via 52 connected to the second region 312 overlaps the constricted region 323 in the depth direction DD, the second through via 52 is arranged closer to the first switch elements Sa4 to Sa6 than the constricted region 323, and It is connected to the electric path pattern of the two layers 32. On the other hand, when the second through via 52 connected to the second region 312 does not overlap the constricted region 323 in the depth direction DD, the second through via 52 is arranged closer to the first switch elements Sa4 to Sa6 than the insulating region 324a. It is connected to the electric path pattern of the second layer 32.

すなわち、括れ領域３２３は、電気経路パターンにおいて、第１領域３１１及び第２領域３１２と接続されている貫通ビア５１，５２が配置されていない領域に設けられている。これにより、括れ領域３２３は、貫通ビア５１，５２を介して、第１領域３１１及び第２領域３１２と接続されていないこととなる。   That is, the constricted region 323 is provided in the electric path pattern in a region where the through vias 51 and 52 connected to the first region 311 and the second region 312 are not arranged. As a result, the constricted region 323 is not connected to the first region 311 and the second region 312 via the through vias 51 and 52.

一方、第２層３２の括れ領域３２３に設けられ、括れ領域３２３と接続する第３貫通ビア５３及び第４貫通ビア５４は、第１層３１において、第１領域３１１内及び第２領域３１２内の絶縁領域３１６，３１７に配置される。つまり、括れ領域３２３に設けられた貫通ビア５３，５４は、第１層３１において、電気経路パターンを介して第１スイッチ素子Ｓａ〜Ｓａ６と接続されないように、第１領域３１１及び第２領域３１２と絶縁される絶縁領域３１６，３１７に配置されている。なお、第３層３３は、第２層３２と同じ構成をしているため、説明を省略する。   On the other hand, the third penetrating via 53 and the fourth penetrating via 54 provided in the constricted region 323 of the second layer 32 and connected to the constricted region 323 include the first through-hole 311 and the second through-region 312 in the first layer 31. Of the insulating regions 316 and 317. That is, the through vias 53 and 54 provided in the constricted region 323 are arranged so that the first via 311 and the second region 312 are not connected to the first switch elements Sa to Sa6 in the first layer 31 via the electric path pattern. The insulating regions 316 and 317 are insulated from each other. Since the third layer 33 has the same structure as the second layer 32, the description thereof will be omitted.

図１１に基づき、第４層３４について説明する。なお、図１１の上側が、第１スイッチ素子Ｓａ１〜Ｓａ３側となり、第４層３４を上方から見た図である。第４層３４には、放熱パターン３４０が設けられている。第４層３４の放熱パターン３４０は、２つに分かれている。第４層３４の放熱パターン３４０のうち、奥行き方向ＤＤにおいて、第１スイッチ素子Ｓａ１〜Ｓａ３側における領域を、第５領域３４１と示し、第１スイッチ素子Ｓａ４〜Ｓａ６側における領域を、第６領域３４２と示す。   The fourth layer 34 will be described with reference to FIG. Note that the upper side of FIG. 11 is the first switch elements Sa1 to Sa3 side, and is a view of the fourth layer 34 seen from above. A heat dissipation pattern 340 is provided on the fourth layer 34. The heat dissipation pattern 340 of the fourth layer 34 is divided into two. In the heat dissipation pattern 340 of the fourth layer 34, in the depth direction DD, a region on the first switch element Sa1 to Sa3 side is referred to as a fifth region 341, and a region on the first switch element Sa4 to Sa6 side is a sixth region. It is shown as 342.

第５領域３４１は、横長形状の領域であり、その長手方向が幅方向ＷＤに沿って設けられている。また、第５領域３４１の長手方向の長さは、少なくとも、第１スイッチ素子Ｓａ１から第１スイッチ素子Ｓａ３までの幅よりも長くなっている。   The fifth region 341 is a horizontally long region, and its longitudinal direction is provided along the width direction WD. Further, the length in the longitudinal direction of the fifth region 341 is at least longer than the width from the first switch element Sa1 to the first switch element Sa3.

同様に、第６領域３４２は、横長形状の領域であり、その長手方向が幅方向ＷＤに沿って設けられている。また、第６領域３４２の長手方向の長さは、少なくとも、第１スイッチ素子Ｓａ４から第１スイッチ素子Ｓａ６までの幅よりも長くなっている。   Similarly, the sixth region 342 is a horizontally long region, and its longitudinal direction is provided along the width direction WD. The length of the sixth region 342 in the longitudinal direction is at least longer than the width from the first switch element Sa4 to the first switch element Sa6.

第４層３４において、第５領域３４１と第６領域３４２は、絶縁領域３４３により区切られている。すなわち、第４層３４において、第５領域３４１と、第６領域３４２は、接続されていない。絶縁領域３４３は、幅方向ＷＤの中央付近において奥行き方向ＤＤの長さ（幅）が大きくなっている。   In the fourth layer 34, the fifth region 341 and the sixth region 342 are separated by the insulating region 343. That is, in the fourth layer 34, the fifth region 341 and the sixth region 342 are not connected. The insulating region 343 has a large length (width) in the depth direction DD near the center in the width direction WD.

また、第１層３１と第４層３４を重ねた場合、第５領域３４１は、第１領域３１１に含まれる。同様に、第１層３１と第４層３４を重ねた場合、第６領域３４２は、第２領域３１２に含まれる。第２層３２（又は第３層３３）と第４層３４を重ねた場合、第５領域３４１は、第３領域３２１とほぼ重なり、括れ領域３２３と重ならない。同様に、第２層３２（又は第３層３３）と第４層３４を重ねた場合、第６領域３４２は、第４領域３２２とほぼ重なり、括れ領域３２３と重ならない。   In addition, when the first layer 31 and the fourth layer 34 are stacked, the fifth region 341 is included in the first region 311. Similarly, when the first layer 31 and the fourth layer 34 are stacked, the sixth region 342 is included in the second region 312. When the second layer 32 (or the third layer 33) and the fourth layer 34 are stacked, the fifth region 341 substantially overlaps the third region 321 and does not overlap the constricted region 323. Similarly, when the second layer 32 (or the third layer 33) and the fourth layer 34 are stacked, the sixth region 342 substantially overlaps the fourth region 322 and does not overlap the constricted region 323.

また、第２層３２（又は第３層３３）と第４層３４を重ねた場合、括れ領域３２３は、第５領域３４１と第６領域３４２の間に設けられた絶縁領域３４３にほぼ含まれる。すなわち、絶縁領域３４３の中央部分における幅方向ＷＤの長さは、括れ領域３２３の幅ＷＤ１とほぼ同じであり、絶縁領域３４３の中央部分における奥行き方向ＤＤの長さは、括れ領域３２３の長さＤＤ１とほぼ同じである。また、絶縁領域３４３の中央位置と、括れ領域３２３の中央位置がほぼ同じである。   Further, when the second layer 32 (or the third layer 33) and the fourth layer 34 are stacked, the constricted region 323 is substantially included in the insulating region 343 provided between the fifth region 341 and the sixth region 342. .. That is, the length in the width direction WD in the central portion of the insulating region 343 is substantially the same as the width WD1 of the constricted region 323, and the length in the depth direction DD in the central portion of the insulating region 343 is the length of the constricted region 323. It is almost the same as DD1. Further, the central position of the insulating region 343 and the central position of the constricted region 323 are substantially the same.

なお、奥行き方向ＤＤの中央付近に設けられた絶縁領域３４３には、幅方向ＷＤの中央において、第５領域３４１と接続される配線状の電気経路パターン３４４と、第６領域３４２と接続される配線状の電気経路パターン３４５が設けられている。これらの電気経路パターン３４４，３４５は、図示しない電流検出回路又は電圧検出回路の端子とそれぞれ接続されている。この電気経路パターン３４４，３４５を介して、電流検出回路又は電圧検出回路は、第１スイッチ素子Ｓａ１〜Ｓａ６の間（すなわち、第１スイッチＳＷ１）における電流又は電圧を検出し、検出結果を制御部としてのマイコン８０等に出力する。   In the insulating region 343 provided near the center in the depth direction DD, the wiring-shaped electric path pattern 344 connected to the fifth region 341 and the sixth region 342 are connected in the center in the width direction WD. A wiring-shaped electric path pattern 345 is provided. These electric path patterns 344 and 345 are respectively connected to terminals of a current detection circuit or a voltage detection circuit (not shown). Through the electric path patterns 344 and 345, the current detection circuit or the voltage detection circuit detects the current or voltage between the first switch elements Sa1 to Sa6 (that is, the first switch SW1) and outputs the detection result to the control unit. Output to the microcomputer 80 or the like.

第４層３４において、第５領域３４１には、複数の第１貫通ビア５１が配置されており、第５領域３４１と接続されている。第５領域３４１と接続されている第１貫通ビア５１は、第１層３１において、第１領域３１１に配置され、第１領域３１１と接続されている。また、第５領域３４１と接続されている第１貫通ビア５１は、第２層３２及び第３層３３において、第３領域３２１に配置されており、第３領域３２１と接続されている。すなわち、第５領域３４１と接続されている複数の第１貫通ビア５１は、括れ領域３２３に配置されていない。   In the fourth layer 34, the plurality of first through vias 51 are arranged in the fifth region 341 and are connected to the fifth region 341. The first through via 51 connected to the fifth region 341 is arranged in the first region 311 in the first layer 31, and is connected to the first region 311. Further, the first through via 51 connected to the fifth region 341 is arranged in the third region 321 in the second layer 32 and the third layer 33, and is connected to the third region 321. That is, the plurality of first through vias 51 connected to the fifth region 341 are not arranged in the constricted region 323.

具体的には、第５領域３４１と接続されている第１貫通ビア５１は、第２層３２において、奥行き方向ＤＤにおいて、括れ領域３２３と重なる場合には、括れ領域３２３よりも第１スイッチ素子Ｓａ１〜Ｓａ３側に配置されている。一方、第５領域３４１と接続されている第１貫通ビア５１は、第２層３２において、奥行き方向ＤＤにおいて、括れ領域３２３と重ならない場合には、絶縁領域３２４ａよりも第１スイッチ素子Ｓａ１〜Ｓａ３側に配置されている。   Specifically, when the first through via 51 connected to the fifth region 341 overlaps the constricted region 323 in the second layer 32 in the depth direction DD, the first switch element is more than the constricted region 323 than the constricted region 323. It is arranged on the Sa1 to Sa3 side. On the other hand, when the first through via 51 connected to the fifth region 341 does not overlap the constricted region 323 in the second layer 32 in the depth direction DD, the first switch element Sa1 to the first switch element Sa1 to the insulating region 324a. It is arranged on the Sa3 side.

同様に、第４層３４において、第６領域３４２には、複数の第２貫通ビア５２が配置されており、第６領域３４２と接続されている。第６領域３４２と接続されている第２貫通ビア５２は、第１層３１において、第２領域３１２に配置され、第２領域３１２と接続されている。また、第６領域３４２と接続されている第２貫通ビア５２は、第２層３２及び第３層３３において、第４領域３２２に配置されており、第４領域３２２と接続されている。すなわち、第６領域３４２と接続されている第２貫通ビア５２は、括れ領域３２３に配置されていない。   Similarly, in the fourth layer 34, the plurality of second through vias 52 are arranged in the sixth region 342 and are connected to the sixth region 342. The second penetrating via 52 connected to the sixth region 342 is arranged in the second region 312 in the first layer 31, and is connected to the second region 312. The second penetrating via 52 connected to the sixth region 342 is arranged in the fourth region 322 in the second layer 32 and the third layer 33, and is connected to the fourth region 322. That is, the second penetrating via 52 connected to the sixth region 342 is not arranged in the constricted region 323.

具体的には、第６領域３４２と接続されている第２貫通ビア５２は、第２層３２（又は第３層３３）において、奥行き方向ＤＤにおいて、括れ領域３２３と重なる場合には、括れ領域３２３よりも第１スイッチ素子Ｓａ４〜Ｓａ６側に配置されている。一方、第６領域３４２と接続されている第２貫通ビア５２は、第２層３２（又は第３層３３）において、奥行き方向ＤＤにおいて、括れ領域３２３と重ならない場合には、絶縁領域３２４ａよりも第１スイッチ素子Ｓａ４〜Ｓａ６側に配置されている。   Specifically, when the second through via 52 connected to the sixth region 342 overlaps with the constricted region 323 in the second layer 32 (or the third layer 33) in the depth direction DD, the constricted region 323. It is arranged closer to the first switch elements Sa4 to Sa6 than 323 is. On the other hand, when the second through via 52 connected to the sixth region 342 does not overlap the constricted region 323 in the second layer 32 (or the third layer 33) in the depth direction DD, the second through via 52 is more than the insulating region 324a. Is also arranged on the first switch elements Sa4 to Sa6 side.

また、第４層３４において、第５領域３４１と第６領域３４２との間の絶縁領域３４３には、第３貫通ビア５３及び第４貫通ビア５４が配置される。これらの貫通ビア５３，５４は、第１層３１において、絶縁領域３１６，３１７内に配置されており、第１層３１の電気経路パターンと接続されていない。また、第５領域３４１と第６領域３４２との間の絶縁領域３４３に配置された貫通ビア５３，５４は、第２層３２及び第３層３３において、括れ領域３２３内に配置され、括れ領域３２３と接続されている。   Also, in the fourth layer 34, the third through via 53 and the fourth through via 54 are arranged in the insulating region 343 between the fifth region 341 and the sixth region 342. These through vias 53 and 54 are arranged in the insulating regions 316 and 317 in the first layer 31, and are not connected to the electric path pattern of the first layer 31. Further, the through vias 53 and 54 arranged in the insulating region 343 between the fifth region 341 and the sixth region 342 are arranged in the constricted region 323 in the second layer 32 and the third layer 33, and the constricted region 323 is formed. 323 is connected.

ここで、貫通ビア５１〜５４が各層においてどのように配置されているかについて説明する。第１層３１において、第１領域３１１に接続された第１貫通ビア５１は、第２層３２（及び第３層３３）において、第３領域３２１と接続され、第４層３４において、第５領域３４１と接続されている。第１層３１において、第２領域３１２に接続された第２貫通ビア５２は、第２層３２（及び第３層３３）において、第４領域３２２と接続され、第４層３４において、第６領域３４２と接続されている。第１領域３１１内の絶縁領域３１６に配置された第３貫通ビア５３は、第２層３２（及び第３層３３）において、括れ領域３２３と接続され、第４層３４において、絶縁領域３４３内に配置されている。第２領域３１２内の絶縁領域３１６に配置された第４貫通ビア５４は、第２層３２（及び第３層３３）において、括れ領域３２３と接続され、第４層３４において、絶縁領域３４３内に配置されている。   Here, how the through vias 51 to 54 are arranged in each layer will be described. In the first layer 31, the first penetrating via 51 connected to the first region 311 is connected to the third region 321 in the second layer 32 (and the third layer 33), and the fifth through via in the fourth layer 34. It is connected to the area 341. In the first layer 31, the second penetrating via 52 connected to the second region 312 is connected to the fourth region 322 in the second layer 32 (and the third layer 33), and in the fourth layer 34, the sixth region 322. It is connected to the area 342. The third through via 53 arranged in the insulating region 316 in the first region 311 is connected to the constricted region 323 in the second layer 32 (and the third layer 33) and in the insulating region 343 in the fourth layer 34. It is located in. The fourth through via 54 arranged in the insulating region 316 in the second region 312 is connected to the constricted region 323 in the second layer 32 (and the third layer 33) and in the insulating region 343 in the fourth layer 34. It is located in.

次に、電流の流れについて説明する。図９〜図１１において、電流の流れを矢印で示す。なお、本実施形態では、第１スイッチ素子Ｓａ１〜Ｓａ３側から、第１スイッチ素子Ｓａ４〜Ｓａ６側へ電流が流れるものとして説明する。この場合、第１スイッチ素子Ｓａ１〜Ｓａ３が、第１回路素子であり、第１スイッチ素子Ｓａ４〜Ｓａ６が、第２回路素子となる。第１スイッチ素子Ｓａ４〜Ｓａ６側から、第１スイッチ素子Ｓａ１〜Ｓａ３側へ電流が流れる場合も電流の方向が違うだけで同様である。   Next, the flow of current will be described. 9 to 11, the flow of current is indicated by arrows. In the present embodiment, it is assumed that current flows from the first switch elements Sa1 to Sa3 side to the first switch elements Sa4 to Sa6 side. In this case, the first switch elements Sa1 to Sa3 are the first circuit elements, and the first switch elements Sa4 to Sa6 are the second circuit elements. The same applies when the current flows from the first switching elements Sa4 to Sa6 side to the first switching elements Sa1 to Sa3 side, only the direction of the current is different.

図９に示すように、第１スイッチ素子Ｓａ１〜Ｓａ６の各ゲート端子に信号が入力されている場合（通電状態となる場合）、外部の電圧源から入力された電流が、第１スイッチ素子Ｓａ１〜Ｓａ３の各ドレイン端子を介して第１領域３１１へ流れる。電圧源としては、例えば、ＩＳＧ２００や電池モジュール２０等がある。第１領域３１１に流れた電流は、第１領域３１１と接続されている複数の第１貫通ビア５１を介して、第２層３２及び第３層３３の第３領域３２１に流れる。   As shown in FIG. 9, when a signal is input to each gate terminal of the first switch elements Sa1 to Sa6 (when a current is applied), the current input from the external voltage source is the first switch element Sa1. Through Sa3 to the first region 311 via each drain terminal. Examples of the voltage source include the ISG 200 and the battery module 20. The current flowing in the first region 311 flows into the third regions 321 of the second layer 32 and the third layer 33 via the plurality of first through vias 51 connected to the first region 311.

この際、第１領域３１１と接続されている第１貫通ビア５１は、第２層３２及び第３層３３において、括れ領域３２３に配置されていない。このため、電流が、第１領域３１１と接続されている第１貫通ビア５１から括れ領域３２３に直接流れることはない。   At this time, the first through via 51 connected to the first region 311 is not arranged in the constricted region 323 in the second layer 32 and the third layer 33. Therefore, the current does not directly flow from the first through via 51 connected to the first region 311 to the constricted region 323.

そして、図１０に示すように、第２層３２及び第３層３３において、電気経路パターンに沿って第３領域３２１→括れ領域３２３→第４領域３２２の順番に、第１スイッチ素子Ｓａ１〜Ｓａ３側から第１スイッチ素子Ｓａ４〜Ｓａ６側へ電流が流れる。   Then, as shown in FIG. 10, in the second layer 32 and the third layer 33, the first switch elements Sa1 to Sa3 are arranged in the order of the third region 321, the constricted region 323, and the fourth region 322 along the electric path pattern. Current flows from the side toward the first switch elements Sa4 to Sa6.

その後、第４領域３２２に接続されている第２貫通ビア５２を介して、第１層３１における第２領域３１２に電流が流れる。図９に示すように、第２領域３１２に流れた電流は、第１スイッチ素子Ｓａ４〜Ｓａ６の各ドレイン端子を介して、外部の電気負荷へと流れていく。電気負荷としては、第１電気負荷２０２、第２電気負荷２０３又は電池モジュール２０等がある。このように回路基板３０の各層に設けられた電気経路パターンに沿って電流が流れる。   After that, a current flows through the second region 312 in the first layer 31 via the second through via 52 connected to the fourth region 322. As shown in FIG. 9, the current flowing in the second region 312 flows to the external electric load via the drain terminals of the first switch elements Sa4 to Sa6. The electric load includes the first electric load 202, the second electric load 203, the battery module 20, and the like. In this way, current flows along the electric path pattern provided in each layer of the circuit board 30.

第１領域３１１と第２領域３１２は、接続されていないので、第１領域３１１から第２領域３１２へ直接電流が流れることはない。同様に、第５領域３４１と第６領域３４２は、直接接続されていないので、第５領域３４１から第６領域３４２へ直接電流が流れることはない。なお、第５領域３４１と第６領域３４２は、電気経路パターン３４４，３４５及び電流検出回路（または電圧検出回路）を介して接続されており、これらの経路を介して電流が流れることはありうる。ただし、電流検出回路（または電圧検出回路）の回路特性は、回路基板３０における電気経路パターンの回路特性と比較して、きわめて大きいため、電流が流れたとしても、流れる電流は無視できるほどわずかである。   Since the first region 311 and the second region 312 are not connected, the current does not directly flow from the first region 311 to the second region 312. Similarly, since the fifth region 341 and the sixth region 342 are not directly connected, the current does not flow directly from the fifth region 341 to the sixth region 342. The fifth region 341 and the sixth region 342 are connected via the electric path patterns 344 and 345 and the current detection circuit (or voltage detection circuit), and current may flow through these paths. . However, since the circuit characteristic of the current detection circuit (or voltage detection circuit) is extremely large compared to the circuit characteristic of the electric path pattern on the circuit board 30, even if a current flows, the flowing current is negligible. is there.

このように回路基板３０を通過する電流は、必ず、第２層３２及び第３層３３の括れ領域３２３を通過する。この括れ領域３２３は、回路基板３０における電気経路パターンにおいて、他の経路よりも経路幅が狭くなっており、電流が最も流れにくい。経路幅は、電流が流れる電流方向と直交する方向における幅のことである。このため、電気経路パターンにおける電流の流れにくさを示す回路特性（抵抗やインピーダンス）は、括れ領域３２３の長さ及び幅により、決定されることとなる。なお、厚さは、ほぼ均一であるため、導電層の厚さは、回路特性に影響は与えない。すなわち、括れ領域３２３の幅ＷＤ１及び長さＤＤ１に基づき、電気経路パターンの回路特性を設定可能に構成されているといえる。   Thus, the current passing through the circuit board 30 always passes through the constricted regions 323 of the second layer 32 and the third layer 33. The constricted region 323 has a narrower path width than the other paths in the electric path pattern on the circuit board 30, and thus the current is most difficult to flow. The path width is the width in the direction orthogonal to the direction of current flow. Therefore, the circuit characteristics (resistance and impedance) indicating the difficulty of the current flow in the electric path pattern are determined by the length and width of the constricted region 323. Since the thickness is almost uniform, the thickness of the conductive layer does not affect the circuit characteristics. That is, it can be said that the circuit characteristics of the electric path pattern can be set based on the width WD1 and the length DD1 of the constricted region 323.

また、経路幅が狭くなる括れ領域３２３は、電流が流れにくくなっている（インピーダンスが大きい）ため、他の領域（第３領域３２１や第４領域３２２等）と比較して熱が発生しやすい。このため、この括れ領域３２３を、貫通ビアを介して放熱パターンと接続し、放熱することが望ましい。   Further, in the constricted region 323 where the path width is narrow, it is difficult for current to flow (the impedance is large), and therefore heat is more likely to be generated as compared with other regions (the third region 321, the fourth region 322, etc.). .. Therefore, it is desirable that the constricted region 323 be connected to the heat radiation pattern via the through via to radiate heat.

しかしながら、放熱パターンも導電性を有しているため、放熱パターン同士を接続すると、括れ領域３２３を迂回して、すなわち、放熱パターンを介して電流が流れる可能性がある。この場合、回路特性に影響を与えることとなり、括れ領域３２３の形状によって回路特性を定めることができなくなる。例えば、第４層３４において、電位が異なる貫通ビアが、放熱パターンを介して接続されている場合、括れ領域３２３を迂回して、放熱パターンに電流が流れる。この場合、括れ領域３２３の形状だけでは、回路特性が定められない。そこで、本実施形態の回路基板３０では、以下のように構成した。   However, since the heat dissipation patterns also have conductivity, connecting the heat dissipation patterns may bypass the constricted region 323, that is, a current may flow through the heat dissipation pattern. In this case, the circuit characteristics are affected, and the circuit characteristics cannot be determined by the shape of the constricted region 323. For example, in the fourth layer 34, when through vias having different potentials are connected via a heat radiation pattern, a current flows through the heat radiation pattern, bypassing the constricted region 323. In this case, the circuit characteristics cannot be determined only by the shape of the constricted region 323. Therefore, the circuit board 30 of this embodiment has the following configuration.

第４層３４には、導電体（例えば、銅箔）により薄膜状に形成された放熱パターン６１，６２が設けられている。このため、第４層３４は、放熱層といえる。この放熱パターン６１，６２は、第５領域３４１と第６領域３４２との間の絶縁領域３４３に配置される。また、第４層３４と第２層３２（又は第３層３３）を重ねた場合、放熱パターン６１，６２は、括れ領域３２３に含まれるように配置される。   The fourth layer 34 is provided with heat dissipation patterns 61 and 62 formed of a conductor (for example, copper foil) in a thin film shape. Therefore, the fourth layer 34 can be said to be a heat dissipation layer. The heat dissipation patterns 61 and 62 are arranged in the insulating region 343 between the fifth region 341 and the sixth region 342. When the fourth layer 34 and the second layer 32 (or the third layer 33) are stacked, the heat dissipation patterns 61 and 62 are arranged so as to be included in the constricted region 323.

第５領域３４１と第６領域３４２との間の絶縁領域３４３には、複数の放熱パターン６１，６２が設けられており、各放熱パターン６１，６２は、それぞれ長方形状に形成されている。そして、各放熱パターン６１，６２は、奥行き方向ＤＤにおいて２列、幅方向ＷＤに１２列で配列されている。   A plurality of heat radiation patterns 61 and 62 are provided in the insulating region 343 between the fifth region 341 and the sixth region 342, and each heat radiation pattern 61 and 62 is formed in a rectangular shape. The heat dissipation patterns 61 and 62 are arranged in two rows in the depth direction DD and twelve rows in the width direction WD.

また、放熱パターン６１，６２には、貫通ビア５３，５４が配置されており、この貫通ビア５３，５４とそれぞれ接続されている。すなわち、放熱パターン６１，６２は、貫通ビア５３，５４毎に独立して設けられている。具体的には、第１スイッチ素子Ｓａ１〜Ｓａ３側に配列されている放熱パターン６１は、それぞれ第３貫通ビア５３が配置され、第３貫通ビア５３と接続されている。また、第１スイッチ素子Ｓａ４〜Ｓａ６側に配列されている放熱パターン６２は、それぞれ第４貫通ビア５４が配置され、第４貫通ビア５４と接続されている。その一方、各放熱パターン６１，６２は、貫通ビア５３，５４ごとに絶縁領域３４３により区切られている。   Further, through-vias 53 and 54 are arranged in the heat dissipation patterns 61 and 62, and are connected to the through-vias 53 and 54, respectively. That is, the heat dissipation patterns 61 and 62 are independently provided for the through vias 53 and 54. Specifically, in the heat dissipation pattern 61 arranged on the first switch elements Sa1 to Sa3 side, the third through vias 53 are arranged, and are connected to the third through vias 53. Further, in the heat dissipation patterns 62 arranged on the first switch elements Sa4 to Sa6 side, the fourth through vias 54 are arranged and connected to the fourth through vias 54, respectively. On the other hand, the heat dissipation patterns 61 and 62 are separated by the insulating region 343 for each of the through vias 53 and 54.

各放熱パターン６１，６２と接続される貫通ビア５３，５４は、前述したように、第２層３２及び第３層３３において、括れ領域３２３に配置され、括れ領域３２３と接続されている。また、各放熱パターン６１，６２と接続される貫通ビア５３，５４は、第１層３１において、絶縁領域３１６，３１７に配置され、第１層３１の電気経路パターンと接続されていない。   The through vias 53 and 54 connected to the heat dissipation patterns 61 and 62 are arranged in the constricted region 323 and connected to the constricted region 323 in the second layer 32 and the third layer 33, as described above. The through vias 53 and 54 connected to the heat dissipation patterns 61 and 62 are arranged in the insulating regions 316 and 317 in the first layer 31, and are not connected to the electric path pattern of the first layer 31.

このように放熱パターン６１，６２を、独立して設けたことにより、第２層３２及び第３層３３において、括れ領域３２３に設けられた貫通ビア５３，５４と接続されていたとしても、第４層３４において放熱パターン６１，６２を介して電流が流れることがない。同様に、第１層３１において、括れ領域３２３に設けられた貫通ビア５３，５４を介して、電流が流れることがない。   Since the heat dissipation patterns 61 and 62 are independently provided in this way, even if they are connected to the through vias 53 and 54 provided in the constricted region 323 in the second layer 32 and the third layer 33, No current flows in the four layers 34 via the heat dissipation patterns 61 and 62. Similarly, in the first layer 31, no current flows through the through vias 53 and 54 provided in the constricted region 323.

より詳しくは、括れ領域３２３と接続される貫通ビア５３，５４は、電流方向に沿って２列設けられている。電流方向は、第１スイッチ素子Ｓａ１〜Ｓａ６の配置と、電気経路パターンにより定められる。本実施形態において、括れ領域３２３は、奥行き方向ＤＤに沿って直線状に設けられており、第１スイッチ素子Ｓａ１〜Ｓａ３と、第１スイッチ素子Ｓａ４〜Ｓａ６は、奥行き方向ＤＤに並べて配置されている。このため、括れ領域３２３において、電流方向は、奥行き方向ＤＤに沿った方向となる。   More specifically, the through vias 53 and 54 connected to the constricted region 323 are provided in two rows along the current direction. The current direction is determined by the arrangement of the first switch elements Sa1 to Sa6 and the electric path pattern. In the present embodiment, the constricted area 323 is linearly provided along the depth direction DD, and the first switch elements Sa1 to Sa3 and the first switch elements Sa4 to Sa6 are arranged side by side in the depth direction DD. There is. Therefore, in the constricted area 323, the current direction is along the depth direction DD.

括れ領域３２３では、第３領域３２１等の経路幅が広い領域と比較して、電流が流れにくくなっている（インピーダンスが大きくなっている）。このため、括れ領域３２３では、電流方向における位置が異なる場合、電位も異なることとなる。すなわち、括れ領域３２３において、第３貫通ビア５３の電位と、第３貫通ビア５３とは電流方向の位置が異なる第４貫通ビア５４の電位と、は異なることとなる。   In the constricted region 323, it is more difficult for current to flow (the impedance is larger) than in regions where the path width is wide such as the third region 321. Therefore, in the constricted region 323, when the position in the current direction is different, the electric potential is also different. That is, in the constricted region 323, the potential of the third through via 53 is different from the potential of the fourth through via 54 whose position in the current direction is different from that of the third through via 53.

しかしながら、第４層３４において、貫通ビア５３，５４と接続される放熱パターン６１，６２は、絶縁領域３４３により区切られ、互いに独立して設けられている。つまり、第４層３４において、第３貫通ビア５３と接続される放熱パターン６１と、第４貫通ビア５４と接続される放熱パターン６２は、接続されていない。このため、電位が異なる貫通ビア５３，５４同士が、放熱パターン６１，６２を介して接続されることがなく、放熱パターン６１，６２を介して電流が流れることがない。また、括れ領域３２３では、電流が流れにくくなっているため、発熱しやすいが、括れ領域３２３に発生する熱は、複数の貫通ビア５３，５４を介して、放熱パターン６１，６２に伝達される。   However, in the fourth layer 34, the heat dissipation patterns 61 and 62 connected to the through vias 53 and 54 are separated by the insulating region 343 and provided independently of each other. That is, in the fourth layer 34, the heat dissipation pattern 61 connected to the third through via 53 and the heat dissipation pattern 62 connected to the fourth through via 54 are not connected. Therefore, the through vias 53 and 54 having different potentials are not connected to each other via the heat radiation patterns 61 and 62, and no current flows through the heat radiation patterns 61 and 62. Further, in the constricted region 323, current is less likely to flow, so heat is easily generated, but the heat generated in the constricted region 323 is transferred to the heat dissipation patterns 61, 62 via the plurality of through vias 53, 54. .

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to this embodiment described in detail above, the following effects can be obtained.

第１スイッチ素子Ｓａ１〜Ｓａ６からの電流が流れる電気経路パターンが設けられた導電層（第１層３１〜第３層３３）とは別の層（第４層３４）に、放熱パターン６１，６２を設けた。これにより、第１層３１〜第３層３３に設けた電気経路パターンと干渉されることなく、放熱パターン６１，６２の大きさを設定することができ、放熱効率を向上させることができる。すなわち、露出面積を大きくすることができ、放熱効率を向上させることができる。また、複数の貫通ビア５３，５４を介して、電気経路パターンを放熱パターン６１，６２に接続しているため、１つの貫通ビアを介して接続している場合と比較して、効率的に放熱することができる。   The heat dissipation patterns 61 and 62 are provided on a layer (fourth layer 34) different from the conductive layer (first layer 31 to third layer 33) provided with the electric path pattern through which the currents from the first switch elements Sa1 to Sa6 flow. Was established. Thereby, the size of the heat dissipation patterns 61 and 62 can be set without interfering with the electric path patterns provided in the first layer 31 to the third layer 33, and the heat dissipation efficiency can be improved. That is, the exposed area can be increased and the heat dissipation efficiency can be improved. Further, since the electric path pattern is connected to the heat dissipation patterns 61 and 62 through the plurality of through vias 53 and 54, heat is efficiently dissipated as compared with the case where the electric path pattern is connected through one through via. can do.

ところで、電流方向において異なる位置に配置された複数の貫通ビア５３，５４が、放熱パターンを介して互いに接続されていると、電気経路パターンを迂回して、放熱パターンにも電流が流れる場合がある。この場合、電流の流れにくさを示す回路特性（例えば、抵抗やインピーダンスなど）は、電気経路パターンだけでなく、放熱パターンの形状や繋がり方などによっても影響を受ける場合がある。そこで、電流方向において異なる位置に配置された複数の貫通ビア５３，５４のいずれかと接続される放熱パターン６１，６２は、第４層３４において絶縁領域３４３により区切られることにより、当該放熱パターン６１，６２と接続されている貫通ビア５３，５４と異なる位置に配置された貫通ビア５３，５４と接続されている放熱パターン６１，６２とは、互いに独立して設けられているようにした。これにより、放熱パターン６１，６２に電流が流れることがなく、電気経路パターンによって回路特性が定まる。すなわち、放熱パターン６１，６２による回路特性への影響を抑制することができる。   By the way, when a plurality of through vias 53 and 54 arranged at different positions in the current direction are connected to each other via a heat radiation pattern, a current may flow in the heat radiation pattern by bypassing the electric path pattern. .. In this case, the circuit characteristics (for example, resistance and impedance) indicating the difficulty of current flow may be affected not only by the electrical path pattern but also by the shape and connection of the heat radiation pattern. Therefore, the heat dissipation patterns 61, 62 connected to any of the plurality of through vias 53, 54 arranged at different positions in the current direction are separated by the insulating region 343 in the fourth layer 34, so that the heat dissipation patterns 61, The through vias 53 and 54 connected to 62 and the heat radiation patterns 61 and 62 connected to the through vias 53 and 54 arranged at different positions are provided independently of each other. As a result, no current flows through the heat radiation patterns 61 and 62, and the circuit characteristics are determined by the electric path pattern. That is, the influence of the heat radiation patterns 61 and 62 on the circuit characteristics can be suppressed.

第１スイッチ素子Ｓａ１〜Ｓａ３から、第１スイッチ素子Ｓａ４〜Ｓａ６へ、電流が流れる電気経路パターンのうち、経路幅が他よりも狭い括れ領域３２３ではほかの広い領域（第３領域３２１、第４領域３２２等）と比較して電流が流れにくくなる。これにより、電流が括れ領域３２３を通過する場合、発熱量が多くなる。このため、当該括れ領域３２３と放熱パターン６１，６２を接続することにより、効率的に放熱することができる。また、経路幅が他よりも狭い括れ領域３２３では広い領域と比較して電流が流れにくくなるため、電気経路パターンの回路特性は、この狭い領域によって定められるといえる。   In the constricted region 323, which has a narrower path width than the others, of the electrical path pattern in which the current flows from the first switch elements Sa1 to Sa3 to the first switch elements Sa4 to Sa6, other wide areas (third area 321, fourth area). It becomes more difficult for current to flow as compared with the region 322). As a result, when the current passes through the constricted region 323, the amount of heat generated increases. Therefore, by connecting the constricted region 323 and the heat radiation patterns 61 and 62, heat can be efficiently radiated. Further, since it is more difficult for current to flow in the constricted region 323 having a narrower path width than in the wider region, it can be said that the circuit characteristic of the electric path pattern is determined by this narrow region.

しかしながら、そのような括れ領域３２３に配置され、かつ、電流方向において異なる位置に配置された複数の貫通ビア５３，５４が放熱パターンを介して互いに接続されていると、電流が流れにくい括れ領域３２３を迂回して、電流が流れる場合がある。この場合、電気経路パターンの回路特性が、経路幅が他よりも狭い括れ領域３２３における電流の流れにくさだけで決まらなくなる。そこで、貫通ビア５３，５４を介して当該経路幅が狭い括れ領域３２３と接続されている放熱パターン６１，６２を、互いに独立して設けることとして、電気経路パターンの回路特性が、経路幅が他よりも狭い括れ領域３２３における電流の流れにくさで定まるようにした。これにより、電気経路パターンにおける回路特性の設定が容易となる。   However, if a plurality of through vias 53 and 54 arranged in such a constricted region 323 and arranged at different positions in the current direction are connected to each other via a heat radiation pattern, the constricted region 323 in which current hardly flows. A current may flow by bypassing. In this case, the circuit characteristics of the electric path pattern cannot be determined only by the difficulty of the current flow in the constricted region 323 having a narrower path width than the others. Therefore, the heat radiation patterns 61 and 62 connected to the narrowed region 323 having a narrow path width through the through vias 53 and 54 are provided independently of each other, so that the circuit characteristics of the electric path pattern are different from each other. The narrowness of the narrowed region 323 is determined by the difficulty of the current flow. This facilitates setting of circuit characteristics in the electric path pattern.

電気経路パターンは、並列に接続されている複数の第１スイッチ素子Ｓａ１〜Ｓａ３と、並列に接続されている複数の第１スイッチ素子Ｓａ４〜Ｓａ６と、を直列に接続するものである。このため、１つずつ第１スイッチ素子が直列に接続されている場合と比較して、大きな電流が流れる場合がある。この場合であっても、放熱パターン６１，６２を介して電流が流れることがないため、回路特性に影響を与えることなく、適切に放熱することができる。   The electrical path pattern is to connect in series a plurality of first switch elements Sa1 to Sa3 connected in parallel and a plurality of first switch elements Sa4 to Sa6 connected in parallel. Therefore, a large current may flow as compared with the case where the first switch elements are connected in series one by one. Even in this case, since no current flows through the heat dissipation patterns 61 and 62, heat can be appropriately dissipated without affecting the circuit characteristics.

第１スイッチ素子Ｓａ１〜Ｓａ６は、２列に配列されており、電気経路パターンは、その間を繋ぐように直線状に設けられている。このため、電流方向は、第１スイッチ素子Ｓａ１〜Ｓａ６の配置、及び電気経路パターンの形状により定めることができる。これにより、電流方向の位置が異なる貫通ビア５３，５４を適切に判断し、当該貫通ビア５３，５４が放熱パターン６１，６２によって接続されないように、適切な放熱パターン６１，６２を定めることができる。   The first switch elements Sa1 to Sa6 are arranged in two rows, and the electric path pattern is linearly provided so as to connect between them. Therefore, the current direction can be determined by the arrangement of the first switch elements Sa1 to Sa6 and the shape of the electric path pattern. This makes it possible to appropriately determine the through vias 53, 54 having different positions in the current direction, and to determine the appropriate heat dissipation patterns 61, 62 so that the through vias 53, 54 are not connected by the heat dissipation patterns 61, 62. .

電気経路パターンは、第１スイッチ素子Ｓａ１〜Ｓａ３が配置される第１領域３１１における経路幅が、第１スイッチ素子Ｓａ１と第１スイッチ素子Ｓａ３との間隔よりも広くなるように設けられている。その一方、括れ領域３２３は、第１スイッチ素子Ｓａ１〜Ｓａ３が配置される第１領域３１１における経路幅よりも狭くなっている。このため、電気経路パターンにより、第１スイッチ素子Ｓａ１〜Ｓａ３から電流が集められ、集められた電流が、経路幅の狭い括れ領域３２３に流れることとなる。すなわち、括れ領域３２３が、電流の流れにくい領域であり、他の領域よりも発熱量が大きいことを容易に特定することができる。また、括れ領域３２３により、電気経路パターンの回路特性が定められることを認識できる。このように、発熱量が大きく、回路特性に影響を与えうる領域を特定できるため、第４層３４に、適切な放熱パターン６１，６２を設けることができる。   The electric path pattern is provided such that the path width in the first region 311 where the first switch elements Sa1 to Sa3 are arranged is wider than the distance between the first switch element Sa1 and the first switch element Sa3. On the other hand, the constricted region 323 is narrower than the path width in the first region 311 where the first switch elements Sa1 to Sa3 are arranged. Therefore, current is collected from the first switch elements Sa1 to Sa3 by the electric path pattern, and the collected current flows into the narrowed region 323 having a narrow path width. That is, it is possible to easily specify that the constricted region 323 is a region in which current does not easily flow and has a larger amount of heat generation than other regions. Further, it can be recognized that the constricted region 323 determines the circuit characteristic of the electric path pattern. As described above, since it is possible to specify a region that generates a large amount of heat and may affect the circuit characteristics, it is possible to provide appropriate heat dissipation patterns 61 and 62 on the fourth layer 34.

前記電気経路パターンには、括れ領域３２３よりも経路幅が広い第３領域３２１があり、第５領域３４１は、第３領域３２１に配置されている第１貫通ビア５１を接続するように、繋げられている。経路幅が広い第３領域３２１を電流が迂回することはほとんどないため、電気経路パターンの回路特性への影響は少ない。このため、第５領域３４１を繋げることにより、絶縁領域を少なくし、放熱効率を向上させることができる。第６領域３４２についても同様である。   The electric path pattern has a third area 321 having a wider path width than the constricted area 323, and the fifth area 341 is connected to connect the first through via 51 arranged in the third area 321. Has been. Since the current hardly circumvents the third region 321 having a wide path width, the electric path pattern has little influence on the circuit characteristics. Therefore, by connecting the fifth regions 341, it is possible to reduce the insulating region and improve the heat dissipation efficiency. The same applies to the sixth region 342.

放熱パターン６１，６２が設けられる第４層３４は、外層に配置される。このため、第１基板３５〜第３基板３７間の間に設けられる中間層（第２層３２及び第３層３３）に設ける場合と比較して、外部と接触する面積が大きく、放熱効率を向上させることができる。   The fourth layer 34 provided with the heat dissipation patterns 61 and 62 is arranged as an outer layer. Therefore, as compared with the case where the intermediate layer (the second layer 32 and the third layer 33) provided between the first substrate 35 and the third substrate 37 is provided, the area in contact with the outside is large and the heat dissipation efficiency is improved. Can be improved.

回路基板３０の両側の外層（第１層３１と第４層３４）のうち、第１層３１にスイッチ素子や温度検出素子３１４等の回路素子が配置され、第４層３４に放熱パターン６１，６２が設けられた。このため、回路素子に干渉されることなく、放熱パターン６１，６２の面積を大きくすることができる。また、回路素子の配置が容易となる。   Of the outer layers (first layer 31 and fourth layer 34) on both sides of the circuit board 30, circuit elements such as a switch element and a temperature detection element 314 are arranged on the first layer 31, and the heat radiation pattern 61, 62 was provided. Therefore, the areas of the heat dissipation patterns 61 and 62 can be increased without being interfered by the circuit elements. In addition, the circuit elements can be easily arranged.

回路基板３０は、ベース部材４０に設けられた対向面４５ａに載置されるものであり、放熱パターン６１，６２は、対向面４５ａと対向するように配置されている。これにより、放熱パターン６１，６２からの熱を対向面４５ａに伝達しやすくし、放熱効率を向上させることができる。   The circuit board 30 is placed on the facing surface 45a provided on the base member 40, and the heat radiation patterns 61 and 62 are arranged so as to face the facing surface 45a. This makes it easier to transfer the heat from the heat radiation patterns 61 and 62 to the facing surface 45a, and improves the heat radiation efficiency.

また、放熱パターン６１，６２は、絶縁シート４６を介して、対向面４５ａと対向するように配置されている。このため、放熱パターン６１，６２と対向面４５ａとにより、コンデンサを形成することができる。これにより、放熱パターン６１，６２を介して、電気経路パターンに生じるノイズを除去することができる。また、絶縁シート４６を介在させることにより、放熱パターン６１，６２と対向面４５ａとからなるコンデンサの容量を大きくすることができる。つまり、効果的にノイズを除去することができる。同時に、放熱パターン６１，６２が対向面４５ａと接触することを確実に防止でき、放熱パターン６１，６２から対向面４５ａを介して電流が流れることを防止できる。   Further, the heat dissipation patterns 61 and 62 are arranged so as to face the facing surface 45 a with the insulating sheet 46 interposed therebetween. Therefore, the heat dissipation patterns 61 and 62 and the facing surface 45a can form a capacitor. Thereby, noise generated in the electric path pattern can be removed via the heat dissipation patterns 61 and 62. Further, by interposing the insulating sheet 46, it is possible to increase the capacity of the capacitor including the heat radiation patterns 61 and 62 and the facing surface 45a. That is, noise can be effectively removed. At the same time, it is possible to reliably prevent the heat radiation patterns 61 and 62 from coming into contact with the facing surface 45a, and to prevent current from flowing from the heat radiation patterns 61 and 62 through the facing surface 45a.

回路基板３０は、車載電源システムの電源装置１０に適用され、スイッチ素子を接続する電気経路パターンが設けられているため、大電流が流れうる。このため、放熱パターン６１，６２による回路特性への影響を抑制しつつ、放熱効率を向上させることにより、大電流が流れうる回路基板３０として適切なものとなる。   Since the circuit board 30 is applied to the power supply device 10 of the vehicle-mounted power supply system and is provided with the electric path pattern for connecting the switch elements, a large current can flow. Therefore, by improving the heat dissipation efficiency while suppressing the influence of the heat dissipation patterns 61 and 62 on the circuit characteristics, the circuit board 30 is suitable as a circuit board 30 through which a large current can flow.

（他の実施形態）
本発明は、上記実施形態に限定されず、例えば以下のように実施してもよい。なお、以下では、各実施形態で互いに同一又は均等である部分には同一符号を付しており、同一符号の部分についてはその説明を援用する。 (Other embodiments)
The present invention is not limited to the above embodiment and may be implemented as follows, for example. In the following description, the same or equivalent portions in each embodiment are designated by the same reference numerals, and the description of the portions having the same reference numerals is cited.

・電流方向と直交する方向（括れ領域３２３においては幅方向ＷＤ）に沿った直線上に設けられた複数の貫通ビアは、電位が同じとなる。すなわち、第３貫通ビア５３と接続される放熱パターン６１同士を互いに接続しても、電流が流れない。同様に、第４貫通ビア５４と接続される放熱パターン６２同士を互いに接続しても、電流が流れない。そこで、電位が同じとなる複数の第３貫通ビア５３と接続される放熱パターン６１を互いに接続してもよい。同様に、電位が同じとなる複数の第４貫通ビア５４と接続される放熱パターン６２を互いに接続してもよい。これにより、各放熱パターン６１，６２を独立して設ける際に必要となる絶縁領域を小さくして、放熱パターン６１，６２を大きくすることができる。すなわち、放熱パターン６１，６２による回路特性への影響を抑制しつつ、放熱効率を向上させることができる。   The plurality of through vias provided on a straight line along the direction orthogonal to the current direction (width direction WD in the constricted region 323) have the same potential. That is, even if the heat radiation patterns 61 connected to the third through via 53 are connected to each other, no current flows. Similarly, even if the heat radiation patterns 62 connected to the fourth through via 54 are connected to each other, no current flows. Therefore, the heat dissipation patterns 61 connected to the plurality of third through vias 53 having the same potential may be connected to each other. Similarly, the heat dissipation patterns 62 connected to the plurality of fourth through vias 54 having the same potential may be connected to each other. As a result, it is possible to reduce the insulating area required when providing the heat dissipation patterns 61 and 62 independently and to increase the heat dissipation patterns 61 and 62. That is, it is possible to improve the heat dissipation efficiency while suppressing the influence of the heat dissipation patterns 61 and 62 on the circuit characteristics.

・上記実施形態において、電位が同じとなる貫通ビアと接続されている放熱パターンを繋げてもよい。   -In the said embodiment, you may connect the thermal radiation pattern connected to the penetration via|veer with the same electric potential.

・貫通ビアの数及び配置を変更してもよい。また、電気経路パターン及び放熱パターンの形状を変更してもよい。   -The number and arrangement of through vias may be changed. Further, the shapes of the electric path pattern and the heat radiation pattern may be changed.

・第１層３１〜第４層３４を貫通する貫通ビア５１〜５４を利用して、各層を接続したが、すべての層を貫通させて、接続する必要はない。例えば、特定の層間だけを接続する接続ビア（ブラインドビア）を設けてもよい。具体的には、括れ領域３２３に配置されるビアは、第１基板３５を貫通していなくてもよい。   -Each layer is connected using the through vias 51 to 54 penetrating the first layer 31 to the fourth layer 34, but it is not necessary to penetrate all layers to connect. For example, a connection via (blind via) that connects only specific layers may be provided. Specifically, the vias arranged in the constricted region 323 do not have to penetrate the first substrate 35.

・放熱パターン６１，６２を、外層である第１層３１に設けてもよい。また、中間層である第２層３２又は第３層３３に設けてもよい。   The heat dissipation patterns 61 and 62 may be provided on the first layer 31, which is the outer layer. Further, it may be provided on the second layer 32 or the third layer 33 which is an intermediate layer.

・対向面４５ａと離間しているのであれば、絶縁シート４６を設けなくてもよい。例えば、所定距離だけ回路基板３０を浮かせて配置してもよい。   The insulating sheet 46 may not be provided as long as it is separated from the facing surface 45a. For example, the circuit board 30 may be arranged so as to be floated by a predetermined distance.

・放熱パターン６１，６２が対向面４５ａと対向するように、回路基板３０を載置しなくてもよい。例えば、回路基板３０を立てて配置してもよい。   The circuit board 30 may not be placed so that the heat radiation patterns 61 and 62 face the facing surface 45a. For example, the circuit board 30 may be placed upright.

・上記実施形態において、絶縁層（基板）の積層数を任意に変更してもよい。同様に、導電層の積層数を任意に変更してもよい。   -In the above embodiment, the number of insulating layers (substrates) stacked may be arbitrarily changed. Similarly, the number of stacked conductive layers may be arbitrarily changed.

・電気経路パターンに、括れ領域３２３を設けなくてもよい。この場合、第４層３４において、各貫通ビア５１〜５４毎に、放熱パターンを独立して設けることが望ましい。   -The constricted region 323 may not be provided in the electric path pattern. In this case, in the fourth layer 34, it is desirable to independently provide a heat radiation pattern for each of the through vias 51 to 54.

３０…回路基板、３１…第１層、３２…第２層、３３…第３層、３４…第４層、３５…第１基板、３６…第２基板、３７…第３基板、５１…第１貫通ビア、５２…第２貫通ビア、５３…第３貫通ビア、５４…第４貫通ビア、６１，６２…放熱パターン、３４１…第５領域、３４２…第６領域、Ｓａ１〜Ｓａ６…第１スイッチ素子。   30... Circuit board, 31... 1st layer, 32... 2nd layer, 33... 3rd layer, 34... 4th layer, 35... 1st board, 36... 2nd board, 37... 3rd board, 51... 1st penetration via, 52... 2nd penetration via, 53... 3rd penetration via, 54... 4th penetration via, 61, 62... Heat dissipation pattern, 341... 5th area, 342... 6th area, Sa1-Sa6... 1st Switch element.

Claims (13)

絶縁基板（３５〜３７）と、前記絶縁基板の表面に設けられ、導電体からなる複数の導電層（３１〜３４）と、前記絶縁基板を貫通するように設けられ、前記複数の導電層を接続する導電性を有する複数の接続部材（５１〜５４）と、を備える回路基板（３０）において、
前記導電層には、回路素子（Ｓａ１〜Ｓａ６）からの電流が流れる電気経路層（３２）と、放熱パターン（６１，６２，３４１，３４２）が設けられた放熱層（３４）と、があり、
前記複数の接続部材には、前記電気経路層と接続されており、かつ、電流が流れる電流方向において互いに異なる位置に配置された接続部材があり、
前記放熱パターンには、前記異なる位置に配置された前記接続部材とそれぞれ接続される複数の放熱パターンがあり、それらの各放熱パターンは、前記放熱層において絶縁領域で区切られることにより、電気的に互いに独立して設けられている回路基板。 An insulating substrate (35 to 37), a plurality of conductive layers (31 to 34) provided on the surface of the insulating substrate and made of a conductor, and a plurality of conductive layers provided so as to penetrate the insulating substrate. A circuit board (30) including a plurality of conductive connecting members (51 to 54) for connection,
The conductive layer includes an electric path layer (32) through which a current from the circuit elements (Sa1 to Sa6) flows, and a heat dissipation layer (34) provided with heat dissipation patterns (61, 62, 341, 342). ,
The plurality of connecting members are connected to the electric path layer, and there are connecting members arranged at positions different from each other in a current direction in which a current flows,
The heat dissipation pattern has a plurality of heat dissipation patterns respectively connected to the connecting members arranged at the different positions, and each of the heat dissipation patterns is electrically separated by being separated by an insulating region in the heat dissipation layer. Circuit boards provided independently of each other. 前記電気経路層は、複数の第１回路素子（Ｓａ１〜Ｓａ３）から複数の第２回路素子（Ｓａ４〜Ｓａ６）への電流が流れるものであり、
前記複数の第１回路素子は、互いに並列に接続されているとともに、前記複数の第２回路素子は、互いに並列に接続されており、
前記電気経路層は、並列に接続されている前記複数の第１回路素子と、並列に接続されている前記複数の第２回路素子と、を直列に接続するものである請求項１に記載の回路基板。 Current flows from the plurality of first circuit elements (Sa1 to Sa3) to the plurality of second circuit elements (Sa4 to Sa6) in the electric path layer ,
The plurality of first circuit elements are connected in parallel with each other, and the plurality of second circuit elements are connected in parallel with each other,
The electrical path layer connects the plurality of first circuit elements connected in parallel and the plurality of second circuit elements connected in parallel in series. Circuit board. 前記複数の第１回路素子及び前記複数の第２回路素子は、それぞれ列状に並び、かつ、それら各列が互いに対向して配置されており、
前記電気経路層は、前記複数の第１回路素子から前記複数の第２回路素子に至るまで、延びるように設けられている請求項２に記載の回路基板。 The plurality of first circuit elements and the plurality of second circuit elements are arranged in rows, and the respective rows are arranged to face each other,
The circuit board according to claim 2, wherein the electric path layer is provided so as to extend from the plurality of first circuit elements to the plurality of second circuit elements. 前記電気経路層において、前記第１回路素子から前記第２回路素子までの間には、前記複数の第１回路素子が配置される領域を基準として前記電流方向と直交する幅方向の長さが定められた設定領域（３２３）が設けられており、
互いに独立して設けられている前記各放熱パターンは、前記接続部材を介して当該設定領域と接続されている放熱パターンである請求項３に記載の回路基板。 In the electric path layer, between the first circuit element and the second circuit element, a length in a width direction orthogonal to the current direction is defined based on a region where the plurality of first circuit elements are arranged. There is a defined setting area (323),
The circuit board according to claim 3, wherein each of the heat radiation patterns provided independently of each other is a heat radiation pattern connected to the setting region via the connection member. 前記設定領域は、前記複数の第１回路素子が配置される領域と比較して前記幅方向の長さが狭い領域である請求項４に記載の回路基板。   The circuit board according to claim 4, wherein the setting region is a region in which the length in the width direction is narrower than a region in which the plurality of first circuit elements are arranged. 前記放熱パターンには、前記電気経路層において前記設定領域以外の領域（３２１，３２２）に配置されている複数の前記接続部材を接続する放熱パターンがある請求項４又は５に記載の回路基板。   The circuit board according to claim 4 or 5, wherein the heat dissipation pattern has a heat dissipation pattern that connects a plurality of the connecting members arranged in regions (321, 322) other than the setting region in the electric path layer. 前記電気経路層において、前記回路素子が配置される領域を基準として前記電流方向と直交する幅方向の長さが定められた設定領域（３２３）が設けられており、
互いに独立して設けられている前記各放熱パターンは、前記接続部材を介して当該設定領域と接続されている放熱パターンである請求項１に記載の回路基板。 In the electric path layer, a setting region (323) having a length in a width direction orthogonal to the current direction with respect to a region where the circuit element is arranged is provided,
The circuit board according to claim 1, wherein each of the heat radiation patterns provided independently of each other is a heat radiation pattern connected to the setting region via the connection member. 前記放熱パターンには、前記電流方向と直交する幅方向に沿って配置された複数の前記接続部材を接続する放熱パターンがある請求項１〜７のうちいずれか１項に記載の回路基板。   The circuit board according to claim 1, wherein the heat radiation pattern has a heat radiation pattern that connects a plurality of the connection members arranged along a width direction orthogonal to the current direction. 前記絶縁基板は、複数あり、
前記電気経路層は、前記絶縁基板に挟まれた中間層であり、
前記放熱層は、前記回路基板の両側に設けられた外部に露出する外層のうちいずれか一方である請求項１〜８のうちいずれか１項に記載の回路基板。 There are a plurality of insulating substrates,
The electric path layer is an intermediate layer sandwiched between the insulating substrates ,
Before SL radiating layer circuit board according to any one of claims 1 to 8 is either of the outer layer exposed to the outside portion provided on both sides of the circuit board. 前記外層のうち、一方の外層に前記回路素子が配置され、他方の外層が放熱層となる請求項９に記載の回路基板。   The circuit board according to claim 9, wherein the circuit element is arranged in one outer layer of the outer layers, and the other outer layer serves as a heat dissipation layer. 前記回路基板は、電源装置に設けられた載置面（４５ａ）に載置されるものであり、
前記放熱パターンは、前記載置面と対向するように配置される請求項１〜１０のうちいずれか１項に記載の回路基板。 The circuit board is mounted on a mounting surface (45a) provided in the power supply device,
The circuit board according to claim 1, wherein the heat radiation pattern is arranged so as to face the placement surface. 前記載置面は、導電性を有しており、
前記放熱パターンは、絶縁体（４６）を介して、前記載置面と対向するように配置される請求項１１に記載の回路基板。 The mounting surface described above has conductivity,
The circuit board according to claim 11, wherein the heat dissipation pattern is arranged so as to face the placement surface via an insulator (46). 前記回路基板は、発電機（２００）又は電気負荷（２０１，２０２）に蓄電池（２０）が接続される車載電源システムの電源装置に適用され、
前記回路素子は、前記蓄電池と接続される前記電気経路層を通電又は通電遮断の状態に切り替えるスイッチング素子である請求項１〜１２のうちいずれか１項に記載の回路基板。 The circuit board is applied to a power supply device of an in-vehicle power supply system in which a storage battery (20) is connected to a generator (200) or an electric load (201, 202),
The circuit board according to any one of claims 1 to 12, wherein the circuit element is a switching element that switches the electric path layer connected to the storage battery to an energized state or a deenergized state.
JP2016242673A 2016-12-14 2016-12-14 Circuit board Active JP6699535B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016242673A JP6699535B2 (en) 2016-12-14 2016-12-14 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016242673A JP6699535B2 (en) 2016-12-14 2016-12-14 Circuit board

Publications (2)

Publication Number Publication Date
JP2018098397A JP2018098397A (en) 2018-06-21
JP6699535B2 true JP6699535B2 (en) 2020-05-27

Family

ID=62633838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016242673A Active JP6699535B2 (en) 2016-12-14 2016-12-14 Circuit board

Country Status (1)

Country Link
JP (1) JP6699535B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074079B (en) * 2020-09-15 2022-05-27 苏州臻迪智能科技有限公司 Motor controller circuit board and motor controller

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277726A (en) * 2008-05-12 2009-11-26 Jtekt Corp Laminated circuit board, motor controller and steering device for vehicle
KR101431720B1 (en) * 2011-12-13 2014-08-22 주식회사 엘지화학 Switching Board of Novel Structure, and Battery Module Containing the Same
JP6316731B2 (en) * 2014-01-14 2018-04-25 新光電気工業株式会社 Wiring substrate, manufacturing method thereof, and semiconductor package
JP6213776B2 (en) * 2014-01-22 2017-10-18 株式会社オートネットワーク技術研究所 Switching board

Also Published As

Publication number Publication date
JP2018098397A (en) 2018-06-21

Similar Documents

Publication Publication Date Title
US9555828B2 (en) Electronic control unit and electric power steering apparatus having the same
US10604173B2 (en) Load drive device
JP2725952B2 (en) Semiconductor power module
US9326368B2 (en) Electronic control unit and electric power steering apparatus having the same
JP2021097589A (en) Half-bridge module for power electronics traction inverter in electric or hybrid vehicle
CN107863891B (en) Power conversion device
US8659920B2 (en) Switching device provided with a flowing restriction element
US10548213B2 (en) Electronic controlling apparatus
US20150183456A1 (en) Electronic control unit and electric power steering apparatus having the same
JP2009146933A (en) Bus bar and semiconductor device provided with the same
JP4538474B2 (en) Inverter device
US9999119B2 (en) Electronic control unit
JP4055643B2 (en) Inverter device
JP6699535B2 (en) Circuit board
US20160295680A1 (en) Electronic control unit
US10442372B2 (en) Vehicle-mounted power distribution board, electrical junction box, and charging/discharging controller
US20210247243A1 (en) Circuit board assembly
JP6341971B2 (en) Totem pole circuit power element connection structure
JP2012253201A (en) Electronic apparatus
WO2020255666A1 (en) Board structure
JP5846929B2 (en) Power semiconductor module
GB2463916A (en) Electronic machine with power electronics
US11343913B2 (en) Circuit board structure
JP5840527B2 (en) Circuit board
JP2005348495A (en) Power distribution box

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200413

R151 Written notification of patent or utility model registration

Ref document number: 6699535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250