JP6688763B2 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP6688763B2
JP6688763B2 JP2017106733A JP2017106733A JP6688763B2 JP 6688763 B2 JP6688763 B2 JP 6688763B2 JP 2017106733 A JP2017106733 A JP 2017106733A JP 2017106733 A JP2017106733 A JP 2017106733A JP 6688763 B2 JP6688763 B2 JP 6688763B2
Authority
JP
Japan
Prior art keywords
heaters
high frequency
applying
plasma treatment
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017106733A
Other languages
English (en)
Other versions
JP2018206805A (ja
JP2018206805A5 (ja
Inventor
健吾 金子
健吾 金子
廣瀬　潤
潤 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017106733A priority Critical patent/JP6688763B2/ja
Priority to US15/989,291 priority patent/US10361089B2/en
Priority to KR1020180059824A priority patent/KR102505679B1/ko
Priority to TW107118073A priority patent/TWI751340B/zh
Priority to CN201810539508.7A priority patent/CN108987231B/zh
Priority to CN202010467289.3A priority patent/CN111653466B/zh
Publication of JP2018206805A publication Critical patent/JP2018206805A/ja
Publication of JP2018206805A5 publication Critical patent/JP2018206805A5/ja
Application granted granted Critical
Publication of JP6688763B2 publication Critical patent/JP6688763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示の実施形態は、プラズマ処理方法に関するものである。
半導体デバイスといった電子デバイスの製造においては、プラズマ処理装置が用いられている。プラズマ処理装置は、一般的に、チャンバ本体及びステージを備えている。チャンバ本体は、その内部空間をチャンバとして提供している。ステージは、チャンバ内に設けられている。ステージは、その上に載置される基板を支持するように構成されている。
ステージは、静電チャックを含む。静電チャックは、基台及びチャック本体を有する。基台には、高周波電源が接続されている。チャック本体は基台上に設けられている。チャック本体は、当該チャック本体とその上に載置される基板との間で静電引力を発生し、発生した静電引力により基板を保持するように構成されている。
ステージは、一般的に、温度調整機能を有する。温度調整機能を有するステージを備えたプラズマ処理装置は、特許文献１に記載されている。特許文献１に記載されたプラズマ処理装置のステージには、熱交換媒体（例えば、冷媒）が供給される流路が形成されている。また、チャック本体内には、複数のヒータ（抵抗発熱ヒータ）が設けられている。複数のヒータはそれぞれ、交流電源により交流駆動される。
特開２０１６−６８７５号公報
プラズマ処理では、基板に対して複数の工程が行われることがある。複数の工程では、基台に供給される高周波のパワー、及び、要求される基板の面内温度分布が異なる。このような複数の工程を基板に対して適用するために、通常は、複数の工程のそれぞれに専用の複数のプラズマ処理装置が用いられている。このような背景から、単一のプラズマ処理装置を用いて、基台に供給される高周波のパワー、及び、要求される基板の面内温度分布が異なる複数の工程を実行することが求められている。
一態様においては、プラズマ処理方法が提供される。このプラズマ処理方法は、プラズマ処理装置を用いて実行される。プラズマ処理装置は、チャンバ本体、ステージ、及び、高周波電源を備える。チャンバ本体は、その内部空間をチャンバとして提供する。ステージは、チャンバ内において基板を支持するよう構成されている。ステージは、給電部及び静電チャックを有する。給電部は、高周波電源からの高周波を伝送する伝送路を提供する。静電チャックは、基台及びチャック本体を有する。基台は、導電性を有し、給電部上に設けられており、給電部に電気的に接続されている。チャック本体は、基台上に設けられており、基板を静電引力により保持するよう構成されている。チャック本体は、複数の第１のヒータ、及び、複数の第２のヒータを有する。複数の第１のヒータは、チャック本体の中心軸線に直交する該チャック本体内の面上で分布するよう該チャック本体内に設けられている。複数の第２のヒータの個数は、複数の第１のヒータの個数よりも多い。複数の第２のヒータは、チャック本体の中心軸線に直交する該チャック本体内の別の面上で分布するよう該チャック本体内に設けられている。プラズマ処理装置は、第１のヒータコントローラ及び第２のヒータコントローラを更に備える。第１のヒータコントローラは、第１の電源からの交流又は直流の出力により、複数の第１のヒータを駆動するように構成されている。第２のヒータコントローラは、第１の電源からの出力の電力よりも低い電力を有する第２の電源からの交流又は直流の出力により、複数の第２のヒータを駆動するように構成されている。
一態様に係るプラズマ処理方法は、チャック本体上に基板が載置された状態で実行される。このプラズマ処理方法は、チャンバ内において基板に第１のプラズマ処理を適用する工程と、チャンバ内において基板に第２のプラズマ処理を適用する工程と、を含む。第２のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力は、第１のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力よりも大きい。第１のプラズマ処理を適用する工程において、第１のヒータコントローラからの複数の第１の出力によって複数の第１のヒータが駆動され、第２のヒータコントローラからの複数の第２の出力によって複数の第２のヒータが駆動される。第２のプラズマ処理を適用する工程において、少なくとも複数の第２のヒータの駆動が停止され、第２の電源と第２のヒータコントローラとの間の接続が遮断される。
一態様に係るプラズマ処理方法の第１のプラズマ処理を適用する工程では、複数の第１のヒータが駆動され、複数の第２のヒータが駆動され、比較的低いパワーの高周波が基台に供給される。即ち、第１のプラズマ処理は、基板の面内温度分布の微細な調整と低い高周波のパワーの要求に対応した処理である。一方、第２のプラズマ処理を適用する工程では、少なくとも複数の第２のヒータの駆動が停止され、比較的高いパワーの高周波が基台に供給される。即ち、第２のプラズマ処理は、第１のプラズマ処理よりも低い基板の面内温度分布の精度と高い高周波のパワーの要求に対応した処理である。したがって、一態様に係るプラズマ処理方法によれば、基台に供給される高周波のパワー、及び、要求される基板の面内温度分布が異なる複数の工程が単一のプラズマ処理装置を用いて実行される。また、第２のプラズマ処理を適用する工程の実行中には、第２の電源と第２のヒータコントローラとの間の接続が遮断される。したがって、基台に供給された高周波が第２の電源に流入することが防止される。
一実施形態の第２のプラズマ処理を適用する工程では、複数の第１のヒータの駆動が停止され、第１の電源と第１のヒータコントローラとの間の接続が遮断される。この実施形態によれば、基台に供給された高周波が第１の電源に流入することが防止される。
一実施形態において、基台には熱交換媒体が供給される流路が形成されている。第２のプラズマ処理を適用する工程において、基板の温度は、基台の流路に熱交換媒体が供給されることにより制御される。
一実施形態の第２のプラズマ処理を適用する工程において、高周波電源から基台に供給される高周波の電力は、２０００Ｗ以上であり得る。
一実施形態において、基板は、酸化シリコンから形成された絶縁膜、該絶縁膜上に設けられた有機膜、該有機膜上に設けられたマスク膜、及び、該マスク膜上に設けられたレジストマスクを有する。この実施形態のプラズマ処理方法は、第１のプラズマ処理を適用する工程と第２のプラズマ処理を適用する工程との間において、チャンバ内において基板に第３のプラズマ処理を適用する工程と、第３のプラズマ処理を適用する工程と第２のプラズマ処理を適用する工程との間において、チャンバ内において基板に第４のプラズマ処理を適用する工程と、を更に含む。第１のプラズマ処理を適用する工程では、チャンバ内において生成される水素含有ガスのプラズマからの水素の活性種がレジストマスクに供給される。第３のプラズマ処理を適用する工程では、複数の第１のヒータが駆動され、複数の第２のヒータが駆動され、チャンバ内において生成される処理ガスのプラズマからの活性種によってマスク膜がエッチングされる。第４のプラズマ処理を適用する工程では、複数の第１のヒータが駆動され、複数の第２のヒータが駆動され、チャンバ内において生成される処理ガスのプラズマからの活性種によって有機膜がエッチングされる。第２のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力は、第３のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力、及び、第４のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力よりも大きい。第２のプラズマ処理を適用する工程では、チャンバ内において生成される処理ガスのプラズマからの活性種によって絶縁膜がエッチングされる。この実施形態では、第１のプラズマ処理によりレジストマスクが改質され、第３のプラズマ処理によりマスク膜がエッチングされ、第４のプラズマ処理により有機膜がエッチングされる。レジストマスクの改質、マスク膜のエッチング、及び、有機膜のエッチングは、絶縁膜のエッチング用のマスクを形成するために行われるので、高い精度での加工が要求される。第１のプラズマ処理、第３のプラズマ処理、及び、第４のプラズマ処理は、基板の面内温度分布が微細に調整された状態で、比較的低いパワーの高周波を用いるので、レジストマスクの改質、マスク膜のエッチング、及び、有機膜のエッチングに適している。一方、第２のプラズマ処理では、少なくとも複数の第２のヒータの駆動が停止され、高いパワーの高周波を用いて、絶縁膜がエッチングされる。かかる第２のプラズマ処理は、基板の面内温度分布の微細な調整は要求されないが、高いパワーの高周波の利用が要求される絶縁膜のエッチングに適している。
一実施形態において、プラズマ処理方法は、チャンバ内において基板に別のプラズマ処理を適用する工程を更に含む。第２のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力は、第１のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力よりも大きい。別のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力は、第２のプラズマ処理を適用する工程において高周波電源から基台に供給される高周波の電力よりも大きい。第２のプラズマ処理を適用する工程において、複数の第１のヒータが駆動され、複数の第２のヒータの駆動が停止され、第２の電源と第２のヒータコントローラとの間の接続が遮断される。別のプラズマ処理を適用する工程において、複数の第１のヒータの駆動が停止され、第１の電源と第１のヒータコントローラとの間の接続が遮断され、複数の第２のヒータの駆動が停止され、第２の電源と第２のヒータコントローラとの間の接続が遮断される。
一実施形態において、第１のヒータコントローラは、第１の電源からの出力である交流出力を分配することにより生成した交流の複数の第１の出力により、複数の第１のヒータを交流駆動するように構成されている。第２のヒータコントローラは、第２の電源からの出力である直流出力を分配することにより生成した直流の複数の第２の出力により、複数の第２のヒータをそれぞれ直流駆動するように構成されている。
以上説明したように、単一のプラズマ処理装置を用いて、基台に供給される高周波のパワー、及び、要求される基板の面内温度分布が異なる複数の工程を実行することが可能となる。
一実施形態に係るプラズマ処理方法を示す流れ図である。 種々の実施形態に係るプラズマ処理方法において用いることができる一実施形態のプラズマ処理装置を概略的に示す図である。 一実施形態に係るステージの断面図である。 一実施形態に係るステージを、プラズマ処理装置の他の構成部品と共に概略的に示す図である。 図３に示すステージの複数の第１のヒータのレイアウトの例を示す平面図である。 図３に示すステージの複数の第２のヒータのレイアウトの例を示す平面図である。 図３に示すステージのチャック本体の裏面における端子のレイアウトの例を示す平面図である。 図３に示すステージの制御に関連する一実施形態の構成を示す図である。 複数の第２のヒータそれぞれによる温度上昇量を、複数の第２のヒータそれぞれに供給される第２の出力の所定時間当りの電力量に変換する関数を求める手法を説明するための図である。 図３に示すステージの制御に関連する別の実施形態の構成を示す図である。 別の実施形態に係るプラズマ処理方法を示す流れ図である。 更に別の実施形態に係るプラズマ処理方法を示す流れ図である。 更に別の実施形態に係るプラズマ処理方法を示す流れ図である。 図１３に示すプラズマ処理方法の実行前の一例の基板の一部拡大断面図である。 図１５の（ａ）及び図１５の（ｂ）は、図１３に示すプラズマ処理方法の実行中の一例の基板の一部拡大断面図であり、図１５の（ｃ）は、図１３に示すプラズマ処理方法の実行後の一例の基板の一部拡大断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るプラズマ処理方法を示す流れ図である。図１に示すプラズマ処理方法ＭＴ１は、プラズマ処理装置を用いて実行される。図２は、種々の実施形態に係るプラズマ処理方法において用いることができる一実施形態のプラズマ処理装置を概略的に示す図である。図２には、一実施形態に係るプラズマ処理装置１０の縦断面における構造が概略的に示されている。図２に示すプラズマ処理装置１０は、容量結合型のプラズマ処理装置である。
プラズマ処理装置１０は、チャンバ本体１２を備えている。チャンバ本体１２は、略円筒形状を有している。チャンバ本体１２は、その内部空間をチャンバ１２ｃとして提供している。チャンバ本体１２は、例えばアルミニウムから構成されている。チャンバ本体１２は接地電位に接続されている。チャンバ本体１２の内壁面、即ち、チャンバ１２ｃを画成する壁面には、耐プラズマ性を有する膜が形成されている。この膜は、陽極酸化処理によって形成された膜、又は、酸化イットリウムから形成された膜といったセラミック製の膜であり得る。チャンバ本体１２の側壁には通路１２ｇが形成されている。基板Ｗがチャンバ１２ｃに搬入されるとき、また、基板Ｗがチャンバ１２ｃから搬出されるときに、基板Ｗは通路１２ｇを通過する。チャンバ本体１２の側壁にはゲートバルブ１４が取り付けられている。通路１２ｇは、ゲートバルブ１４により開閉可能となっている。
チャンバ１２ｃ内では、支持部１５が、チャンバ本体１２の底部から上方に延在している。支持部１５は、略円筒形状を有しており、石英といった絶縁材料から形成されている。支持部１５上にはステージ１６が搭載されている。ステージ１６は支持部１５によって支持されている。
ステージ１６は、チャンバ１２ｃ内において基板Ｗを支持するように構成されている。ステージ１６は、給電部１８及び静電チャック２０を含んでいる。給電部１８は、後述する高周波電源からの高周波を伝送する伝送路を提供する。静電チャック２０は、給電部１８上に設けられている。静電チャック２０は、基台２２及びチャック本体２６を含んでいる。基台２２は、導電性を有し、下部電極を構成している。基台２２は、給電部１８上に設けられており、給電部１８に電気的に接続されている。
基台２２内には、流路２２ｆが設けられている。流路２２ｆは、熱交換媒体用の流路である。熱交換媒体は、例えば冷媒である。流路２２ｆには、チャンバ本体１２の外部に設けられたチラーユニットＴＵから熱交換媒体が供給される。流路２２ｆに供給された熱交換媒体は、チラーユニットＴＵに戻される。このように、流路２２ｆには、当該流路２２ｆとチラーユニットとの間で循環するように、熱交換媒体が供給される。
チャック本体２６は、基台２２上に設けられている。チャック本体２６は、基台２２に例えば接着剤を介して固定されている。チャック本体２６は、基板Ｗを静電引力により保持するよう構成されている。チャック本体２６内には、電極２６ａが設けられている（図３参照）。電極２６ａは、膜状の電極である。電極２６ａには、スイッチＳＷＣを介して直流電源ＤＳＣが接続されている。直流電源ＤＳＣからの電圧が電極２６ａに印加されると、チャック本体２６上に載置された基板Ｗとチャック本体２６との間で静電引力が発生する。発生した静電引力により、基板Ｗは、チャック本体２６に引き付けられ、当該チャック本体２６によって保持される。また、プラズマ処理装置１０は、チャック本体２６の上面と基板Ｗの裏面との間に、ガス供給機構からの伝熱ガス、例えばＨｅガスを供給するガス供給ラインを提供する。
チャンバ本体１２の底部からは、筒状部２８が上方に延在している。筒状部２８は、支持部１５の外周に沿って延在している。筒状部２８は、導電性を有し、略円筒形状を有している。筒状部２８は、接地電位に接続されている。支持部１５上には、絶縁部２９が設けられている。絶縁部２９は、絶縁性を有し、石英といったセラミックから形成されている。絶縁部２９は、略円筒形状を有しており、給電部１８の外周及び静電チャック２０の外周に沿って延在している。基台２２及びチャック本体２６の外周領域上には、フォーカスリングＦＲが搭載される。フォーカスリングＦＲは、略環状板形状を有しており、例えばシリコン又は酸化シリコンから形成されている。フォーカスリングＦＲは、チャック本体２６の基板搭載領域のエッジ及び基板Ｗのエッジを囲むように設けられる。
プラズマ処理装置１０は、上部電極３０を更に備えている。上部電極３０は、ステージ１６の上方に設けられている。上部電極３０は、部材３２と共にチャンバ本体１２の上部開口を閉じている。部材３２は、絶縁性を有している。上部電極３０は、この部材３２を介してチャンバ本体１２の上部に支持されている。
上部電極３０は、天板３４及び支持体３６を含んでいる。天板３４の下面は、チャンバ１２ｃを画成している。天板３４には、複数のガス吐出孔３４ａが設けられている。複数のガス吐出孔３４ａの各々は、天板３４を板厚方向（鉛直方向）に貫通している。この天板３４は、限定されるものではないが、例えばシリコンから形成されている。或いは、天板３４は、アルミニウム製の母材の表面に耐プラズマ性の膜を設けた構造を有し得る。この膜は、陽極酸化処理によって形成された膜、又は、酸化イットリウムから形成された膜といったセラミック製の膜であり得る。
支持体３６は、天板３４を着脱自在に支持する部品である。支持体３６は、例えばアルミニウムといった導電性材料から形成され得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、複数のガス孔３６ｂが下方に延びている。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス拡散室３６ａにガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。バルブ群４２は複数のバルブを含んでおり、流量制御器群４４は複数の流量制御器を含んでいる。流量制御器群４４の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。プラズマ処理装置１０は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、チャンバ１２ｃに供給することが可能である。
筒状部２８とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウム製の母材に酸化イットリウム等のセラミックを被覆することにより構成され得る。このバッフルプレート４８には、多数の貫通孔が形成されている。バッフルプレート４８の下方においては、排気管５２がチャンバ本体１２の底部に接続されている。この排気管５２には、排気装置５０が接続されている。排気装置５０は、自動圧力制御弁といった圧力制御器、及び、ターボ分子ポンプといった真空ポンプを有しており、チャンバ１２ｃを減圧することができる。
プラズマ処理装置１０は、第１の高周波電源６２を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波を発生する電源である。第１の高周波は、２７〜１００ＭＨｚの範囲内の周波数、例えば６０ＭＨｚの周波数を有する。第１の高周波電源６２は、整合器６３を介して上部電極３０に接続されている。整合器６３は、第１の高周波電源６２の出力インピーダンスと負荷側（上部電極３０側）のインピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６３を介して給電部１８に接続されていてもよい。第１の高周波電源６２が給電部１８に接続されている場合には、上部電極３０は接地電位に接続される。
プラズマ処理装置１０は、第２の高周波電源６４を更に備えている。第２の高周波電源６４は、基板Ｗにイオンを引き込むためのバイアス用の第２の高周波を発生する電源である。第２の高周波の周波数は、第１の高周波の周波数よりも低い。第２の高周波の周波数は、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数であり、例えば、４００ｋＨｚである。第２の高周波電源６４は、整合器６５及び給電体６６を介して給電部１８に接続されている。整合器６５は、第２の高周波電源６４の出力インピーダンスと負荷側（給電部１８側）のインピーダンスを整合させるための回路を有している。
一実施形態においては、プラズマ処理装置１０は、主制御部ＭＣを更に備え得る。主制御部ＭＣは、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。具体的に、主制御部ＭＣは、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置１０の各部を制御する。これにより、プラズマ処理装置１０は、レシピデータによって指定されたプロセスを実行するようになっている。
以下、ステージ１６について詳細に説明する。図３は、一実施形態に係るステージの断面図である。図４は、一実施形態に係るステージを、プラズマ処理装置の他の構成部品と共に概略的に示す図である。図３及び図４に示すように、ステージ１６は、給電部１８及び静電チャック２０を有している。
給電部１８は、上述したように、高周波電源（例えば、第２の高周波電源６４）からの高周波の伝送路を提供する。給電部１８は、導電性を有しており、例えば金属から形成されている。給電部１８には、上述の給電体６６が接続されている。給電部１８は、一実施形態では、その内部空間を収容空間１８ｓとして提供している。
一実施形態において、給電部１８は、第１の部材１８ａ、第２の部材１８ｂ、及び、第３の部材１８ｃを有している。第１の部材１８ａ、第２の部材１８ｂ、及び、第３の部材１８ｃは、導電性を有しており、例えば、金属から形成されている。第１の部材１８ａは、平面視では略円形の部材であり、その中央部分において下方に突出している。第１の部材１８ａの中央部分には、給電体６６が接続されている。第２の部材１８ｂは、第１の部材１８ａ上に搭載されており、当該第１の部材１８ａに接続されている。第２の部材１８ｂは、略リング形状を有している。第３の部材１８ｃは、第２の部材１８ｂ上に搭載されており、第２の部材１８ｂに接続されている。第３の部材１８ｃは、略円盤形状を有している。第１の部材１８ａ、第２の部材１８ｂ、及び、第３の部材１８ｃは、高周波の伝送路を構成している。第１の部材１８ａ、第２の部材１８ｂ、及び、第３の部材１８ｃから構成された組立体は、収容空間１８ｓを画成している。
静電チャック２０は、給電部１８上に設けられている。静電チャック２０は、上述したように、基台２２及びチャック本体２６を有している。基台２２は、略円盤形状を有している。上述したように、基台２２内には熱交換媒体用の流路２２ｆが形成されている。基台２２は、導電性を有しており、アルミニウムといった金属から形成されている。基台２２は、給電部１８上に設けられており、給電部１８に電気的に接続されている。基台２２は、プラズマ処理装置１０の下部電極を構成している。
チャック本体２６は、基台２２上に設けられている。チャック本体２６は、基台２２の上面に、例えば接着剤を介して、固定されている。チャック本体２６は、セラミック本体２６０を有している。セラミック本体２６０は、セラミックから形成されており、略円盤形状を有している。
セラミック本体２６０は、基板搭載領域２６０ａ及び外周領域２６０ｂを有している。基板搭載領域２６０ａは、略円盤形状の領域である。基板搭載領域２６０ａの上面は、その上に基板Ｗが載置されるチャック本体２６の上面である。外周領域２６０ｂは、略環状板形状の領域であり、基板搭載領域２６０ａを囲むように延在している。即ち、外周領域２６０ｂは、基板搭載領域２６０ａの外側で、チャック本体２６及びセラミック本体２６０の中心軸線ＡＸに対して周方向に延在している。基板搭載領域２６０ａ及び外周領域２６０ｂは、チャック本体２６の連続する平坦な下面（裏面）を提供している。外周領域２６０ｂの上面は、基板搭載領域２６０ａの上面よりも、チャック本体２６の裏面の近くにおいて延在している。外周領域２６０ｂ上には図２に示すようにフォーカスリングＦＲが搭載される。
チャック本体２６は、電極２６ａ、複数の第１のヒータ２６ｂ、及び、複数の第２のヒータ２６ｃを有している。電極２６ａは、基板搭載領域２６０ａ内において中心軸線ＡＸに直交する方向に延在している。複数の第１のヒータ２６ｂ及び複数の第２のヒータ２６ｃの各々は、薄膜抵抗ヒータである。複数の第１のヒータ２６ｂ及び複数の第２のヒータ２６ｃは、セラミック本体２６０内に設けられている。複数の第１のヒータ２６ｂ及び複数の第２のヒータ２６ｃは、電極２６ａとチャック本体２６の裏面との間に設けられている。複数の第１のヒータ２６ｂは、中心軸線ＡＸに直交するチャック本体２６内の面上で分布されている。複数の第２のヒータ２６ｃの個数は、複数の第１のヒータ２６ｂの個数よりも多い。複数の第２のヒータ２６ｃは、中心軸線ＡＸに直交するチャック本体２６内の別の面上で分布されている。
図５は、図３に示すステージの複数の第１のヒータのレイアウトの例を示す平面図である。図５は、中心軸線ＡＸに直交する面内での複数の第１のヒータ２６ｂのレイアウトを例示している。図５に示すように、一実施形態において、複数の第１のヒータ２６ｂは、中心軸線ＡＸに対して同軸に設けられている。具体的に、複数の第１のヒータ２６ｂのうち中央に設けられている第１のヒータ２６ｂの平面形状は円形である。他の第１のヒータ２６ｂは、中央に設けられている第１のヒータ２６ｂを囲む環形状を有している。即ち、中央に設けられている第１のヒータ２６ｂ以外の第１のヒータ２６ｂは、周方向に延在する帯状をなしている。一実施形態において、複数の第１のヒータ２６ｂのうち一部のヒータは少なくとも外周領域２６０ｂ内に設けられている。例えば、複数の第１のヒータ２６ｂのうち中心軸線ＡＸに対して最も外側で延在する第１のヒータ２６ｂは、外周領域２６０ｂ内に設けられており、他の第１のヒータ２６ｂは、基板搭載領域２６０ａ内に設けられている。複数の第１のヒータ２６ｂは、当該複数の第１のヒータ２６ｂがそれぞれ配置されている複数のゾーンＺ１を加熱する。
なお、複数の第１のヒータ２６ｂは、更に中心軸線ＡＸに対して周方向に沿って配列されていてもよい。即ち、複数のゾーンＺ１は、中心のゾーン、及び、当該中心のゾーンの外側の同軸の複数の領域内において周方向に並ぶ複数のゾーンを含んでいてもよく、これら複数のゾーンＺ１内に複数の第１のヒータ２６ｂがそれぞれ設けられていてもよい。
図６は、図３に示すステージの複数の第２のヒータのレイアウトの例を示す平面図である。図６は、中心軸線ＡＸに直交する面内での複数の第２のヒータ２６ｃのレイアウトを例示している。複数の第２のヒータ２６ｃは、基板搭載領域２６０ａ内で分布するように設けられている。図６に示すように、一例においては、複数の第２のヒータ２６ｃは、複数のゾーンＺ２内にそれぞれ設けられている。複数のゾーンＺ２は、中心軸線ＡＸに交差する中心のゾーン、及び、中心軸線ＡＸに対して同軸の複数の領域内で周方向に並ぶ複数のゾーンを含む。なお、複数のゾーンＺ２の各々、即ち、複数の第２のヒータ２６ｃは、複数のゾーンＺ１の何れかの中に内包される。
図３及び図４に示すように、複数の第２のヒータ２６ｃは、チャック本体２６の上面（即ち、基板搭載領域２６０ａの上面）と複数の第１のヒータ２６ｂとの間に設けられている。即ち、複数の第２のヒータ２６ｃは、複数の第１のヒータ２６ｂに対して上側に設けられている。なお、複数の第２のヒータ２６ｃは、複数の第１のヒータ２６ｂに対して下側に設けられていてもよい。
複数の第１のヒータ２６ｂは、第１の電源８０からの出力によって駆動されることにより発熱する。第１の電源８０の出力は、交流又は直流の出力である。即ち、第１の電源８０の出力は、交流出力及び直流出力の何れであってもよい。複数の第２のヒータ２６ｃは、第２の電源８２からの出力によって駆動されることにより発熱する。第２の電源８２の出力は、交流又は直流の出力である。即ち、第２の電源８２の出力は、交流出力及び直流出力の何れであってもよい。一実施形態では、複数の第１のヒータ２６ｂは、第１の電源からの交流出力により交流駆動され、複数の第２のヒータ２６ｃは、第２の電源からの直流出力により直流駆動される。複数の第１のヒータ２６ｂ及び複数の第２のヒータ２６ｃの駆動のために、ステージ１６は、第１のヒータコントローラ７１及び第２のヒータコントローラ７２を有している。以下、図３及び図４と共に、図７及び図８を参照する。図７は、図３に示すステージのチャック本体の裏面における端子のレイアウトの例を示す平面図である。図８は、図３に示すステージの制御に関連する一実施形態の構成を示す図である。
複数の第１のヒータ２６ｂのそれぞれには、複数の第１の給電線７３が電気的に接続されている。複数の第１のヒータ２６ｂの各々には、一対の第１の給電線７３が接続されている。複数の第２のヒータ２６ｃのそれぞれには、複数の第２の給電線７４が電気的に接続されている。複数の第２のヒータ２６ｃの各々には、一対の第２の給電線７４が接続されている。一実施形態において、複数の第２の給電線７４は、複数のフレキシブルプリント回路基板によって提供され得る。複数のフレキシブルプリント回路基板の各々は、複数の第２の給電線７４のうち対応の幾つかの第２の給電線７４を提供している。一実施形態において、第１のヒータコントローラ７１、複数の第１の給電線７３、第２のヒータコントローラ７２、及び、複数の第２の給電線７４は、収容空間１８ｓ内に設けられている。
図７に示すように、チャック本体２６の裏面には、複数の端子２６ｅ及び複数の端子２６ｆが設けられている。複数の端子２６ｅには、複数の第１の給電線７３がそれぞれ接続されている。複数の端子２６ｅは、チャック本体２６内の内部配線を介して、複数の第１のヒータ２６ｂに接続されている。複数の端子２６ｆには、複数の第２の給電線７４が接続されている。複数の第２の給電線７４が複数のフレキシブルプリント回路基板によって提供されている場合には、複数の端子２６ｆは、複数の端子群にグループ化されている。複数の端子２６ｆは、チャック本体２６内の内部配線を介して、複数の第２のヒータ２６ｃに接続されている。一実施形態において、複数の端子２６ｅ及び複数の端子２６ｆは、外周領域２６０ｂ内に設けられている。一実施形態において、複数の端子２６ｅ及び複数の端子２６ｆ（又は複数の端子群）は、外周領域２６０ｂの全周にわたって周方向に分散されている。
複数の第１の給電線７３は、第１のヒータコントローラ７１に接続されている。第１のヒータコントローラ７１は、第１の電源８０に接続されている。第１のヒータコントローラ７１は、第１の電源８０からの出力により複数の第１のヒータ２６ｂを駆動するよう構成されている。一実施形態では、第１のヒータコントローラ７１は、第１の電源８０からの出力を分配することにより生成した複数の第１の出力により複数の第１のヒータ２６ｂをそれぞれ駆動するように構成されている。複数の第１のヒータ２６ｂを駆動するために、第１のヒータコントローラ７１は、複数の第１の給電線７３を介して、複数の第１のヒータ２６ｂに複数の第１の出力をそれぞれ供給する。第１のヒータコントローラ７１は、複数の第１のヒータ２６ｂにそれぞれ供給される複数の第１の出力の電力量を個別に調整するように構成されている。一実施形態では、第１の電源８０からの出力は交流出力であり、第１のヒータコントローラ７１は、各々が交流出力である複数の第１の出力により、複数の第１のヒータ２６ｂを交流駆動するよう構成されている。
複数の第２の給電線７４は、第２のヒータコントローラ７２に接続されている。第２のヒータコントローラ７２は、第２の電源８２に接続されている。第２のヒータコントローラ７２は、第２の電源８２からの出力により複数の第２のヒータ２６ｃを駆動するよう構成されている。一実施形態では、第２のヒータコントローラ７２は、第２の電源８２からの出力を分配することにより生成した複数の第２の出力により複数の第２のヒータ２６ｃをそれぞれ駆動するように構成されている。複数の第２のヒータ２６ｃを駆動する電力は複数の第１のヒータ２６ｂを駆動する電力よりも低い。複数の第２のヒータ２６ｃを駆動するために、第２のヒータコントローラ７２は、複数の第２の給電線７４を介して、複数の第２のヒータ２６ｃに複数の第２の出力をそれぞれ供給する。第２のヒータコントローラ７２は、複数の第２のヒータ２６ｃにそれぞれ供給される複数の第２の出力の電力量を個別に調整するように構成されている。
一実施形態では、第２の電源８２からの出力は直流出力であり、第２のヒータコントローラ７２は、各々が直流出力である複数の第２の出力により、複数の第２のヒータ２６ｃを直流駆動するよう構成されている。第１の電源８０が交流電源であり、第２の電源８２が直流電源である場合には、第２の電源８２は、図示されるように、第１の電源８０に接続される。この場合に、第２の電源８２は、第１の電源８０からの交流出力を直流に変換するＡＣ／ＤＣコンバータであり、例えば、スイッチング電源である。
図８に示すように、第１のヒータコントローラ７１内には、複数の配線７１ｆ及び複数の配線７１ｒが設けられている。複数の配線７１ｆの各々の一端は、複数の第１の給電線７３のうち対応の第１の給電線７３を介して、複数の第１のヒータ２６ｂのうち対応の第１のヒータ２６ｂに接続されている。複数の配線７１ｒの各々の一端は、複数の第１の給電線７３のうち対応の第１の給電線７３を介して、複数の第１のヒータ２６ｂのうち対応の第１のヒータ２６ｂに接続されている。
複数の配線７１ｆの各々の他端は、フィルタＦ１１（第１のフィルタ）を介して第１の電源８０に接続されている。具体的には、複数の配線７１ｆの他端は、図３に示す端子ＥＴ１１に接続しており、当該端子ＥＴ１１は、フィルタユニットＦＵの端子ＦＴ１１に接続している。フィルタユニットＦＵは、フィルタＦ１１、フィルタＦ１２（第１のフィルタ）、フィルタＦ２１（第２のフィルタ）、及び、フィルタＦ２２（第２のフィルタ）を有している。フィルタＦ１１、フィルタＦ１２、フィルタＦ２１、及び、フィルタＦ２２を含むフィルタユニットＦＵは、上述した収容空間１８ｓに対して給電部１８の外側に設けられている。
端子ＦＴ１１は、フィルタＦ１１に接続されている。フィルタＦ１１は、第１の電源８０への高周波の流入を抑制する。フィルタＦ１１は、例えばＬＣフィルタである。フィルタＦ１１のコイルの一端には、端子ＦＴ１１が接続されている。フィルタＦ１１のコイルは、第１の電源８０と第１のヒータコントローラ７１との間の給電線を部分的に構成している。フィルタＦ１１のコイルの他端は、当該フィルタＦ１１のコンデンサを介してグランドに接続されている。
複数の配線７１ｒの各々の他端は、フィルタＦ１２を介して第１の電源８０に接続されている。具体的には、複数の配線７１ｒの他端は、図３に示す端子ＥＴ１２に接続しており、当該端子ＥＴ１２は、フィルタユニットＦＵの端子ＦＴ１２に接続している。端子ＦＴ１２は、フィルタＦ１２に接続されている。フィルタＦ１２は、第１の電源８０への高周波の流入を抑制する。フィルタＦ１２は、例えばＬＣフィルタである。フィルタＦ１２のコイルの一端には、端子ＦＴ１２が接続されている。フィルタＦ１２のコイルは、第１の電源８０と第１のヒータコントローラ７１との間の配線を部分的に構成している。フィルタＦ１２のコイルの他端は、当該フィルタＦ１２のコンデンサを介してグランドに接続されている。
なお、図１０を参照して後述する実施形態では、第１の電源８０と第１のヒータコントローラ７１との間の給電線及び配線上には、スイッチング部８４が設けられている。具体的に、スイッチング部８４は、フィルタＦ１１と第１の電源８０との間、及び、フィルタＦ１２と第１の電源８０との間に設けられている。スイッチング部８４は、第１の電源８０と第１のヒータコントローラ７１との間の接続を遮断可能に構成されている。
図８に示すように、第２のヒータコントローラ７２内には、複数の配線７２ｐ及び複数の配線７２ｇが設けられている。複数の配線７２ｐの各々の一端は、複数の第２の給電線７４のうち対応の第２の給電線７４を介して、複数の第２のヒータ２６ｃのうち対応の第２のヒータ２６ｃに接続されている。複数の配線７２ｇの各々の一端は、複数の第２の給電線７４のうち対応の第２の給電線７４を介して、複数の第２のヒータ２６ｃのうち対応の第２のヒータ２６ｃに接続されている。
複数の配線７２ｐの各々の他端は、フィルタＦ２１を介して第２の電源８２に接続されている。具体的には、複数の配線７２ｐの他端は、図３に示す端子ＥＴ２１に接続しており、当該端子ＥＴ２１は、フィルタユニットＦＵの端子ＦＴ２１に接続している。端子ＦＴ２１は、フィルタＦ２１に接続されている。フィルタＦ２１は、第２の電源８２への高周波の流入を抑制する。フィルタＦ２１は、例えばＬＣフィルタである。フィルタＦ２１のコイルの一端には、端子ＦＴ２１が接続されている。フィルタＦ２１のコイルは、第２の電源８２と第２のヒータコントローラ７２との間の給電線を部分的に構成している。フィルタＦ２１のコイルの他端は、当該フィルタＦ２１のコンデンサを介してグランドに接続されている。
複数の配線７２ｇの各々の他端は、フィルタＦ２２を介して第２の電源８２に接続されている。具体的には、複数の配線７２ｇの他端は、別の端子に接続しており、当該別の端子は、フィルタユニットＦＵの別の端子に接続している。フィルタユニットＦＵの当該別の端子は、フィルタＦ２２に接続されている。フィルタＦ２２は、第２の電源８２への高周波の流入を抑制するためのフィルタである。フィルタＦ２２は、例えばＬＣフィルタである。フィルタＦ２２のコイルの一端には、フィルタユニットＦＵの当該別の端子が接続されている。フィルタＦ２２のコイルは、第２の電源８２のグランドと第２のヒータコントローラ７２との間の配線を部分的に構成している。フィルタＦ２２のコイルの他端は、当該フィルタＦ２２のコンデンサを介してグランドに接続されている。
第２の電源８２と第２のヒータコントローラ７２との間の給電線及び配線上には、スイッチング部８６が設けられている。具体的に、スイッチング部８６は、フィルタＦ２１と第２の電源８２との間、及び、フィルタＦ２２と第２の電源８２との間に設けられている。スイッチング部８６は、第２の電源８２と第２のヒータコントローラ７２との間の接続を遮断可能に構成されている。
図８に示すように、第１のヒータコントローラ７１は、制御回路７１ｃ及び複数のスイッチング素子ＳＷＡを有している。複数のスイッチング素子ＳＷＡは、複数の配線７１ｆ上にそれぞれ設けられている。複数のスイッチング素子ＳＷＡの各々は、半導体スイッチング素子であることができ、例えばトライアックであり得る。第１のヒータコントローラ７１は、第１の電源８０からの出力（例えばＡＣ２００Ｖの交流出力）を受けて、複数の第１のヒータ２６ｂのそれぞれに対する複数の第１の出力（例えばＡＣ２００Ｖの交流出力）を生成する。第１のヒータコントローラ７１では、複数のスイッチング素子ＳＷＡの状態が導通状態と遮断状態の間で切り替えられることにより、複数の第１のヒータ２６ｂのそれぞれに対する複数の第１の出力の供給と供給停止とが切り替えられる。複数のスイッチング素子ＳＷＡの状態は、制御回路７１ｃにより設定される。
第１の電源８０が交流電源である実施形態において、第１のヒータコントローラ７１は、ＡＣ／ＤＣコンバータ７１ａ、及び、ＤＣ／ＤＣコンバータ７１ｄを更に有している。ＡＣ／ＤＣコンバータ７１ａは、第１の電源８０の交流出力から直流出力（例えばＤＣ１５Ｖの直流出力）を生成する。ＤＣ／ＤＣコンバータ７１ｄは、ＡＣ／ＤＣコンバータ７１ａによって生成される直流出力から、別の直流出力（例えばＤＣ３．３Ｖの直流出力）を生成する。ＤＣ／ＤＣコンバータ７１ｄによって生成された直流出力は、制御回路７１ｃといった第１のヒータコントローラ７１内のデバイスの動作電源として利用される。
図４及び図８に示すように、ステージ１６には、複数の温度センサＴＳが設けられている。複数の温度センサＴＳは、チャック本体２６の複数のゾーンＺ１のそれぞれの温度を測定するよう、ステージ１６に取り付けられている。例えば、複数の温度センサＴＳは、複数のゾーンＺ１のそれぞれの温度をチャック本体２６の裏面から測定する。複数の温度センサＴＳの各々は、例えば蛍光式温度センサである。複数の温度センサＴＳはセンサ回路ＴＣに接続されている。複数の温度センサＴＳそれぞれの出力は、センサ回路ＴＣにおいてデジタルの電気信号、即ち、複数のゾーンＺ１のそれぞれの温度の測定値に変換される。複数のゾーンＺ１のそれぞれの温度の測定値は、上位コントローラＵＣに与えられる。
第２のヒータコントローラ７２は、内部コントローラ７２ｆ、制御回路７２ｃ、及び、複数のスイッチング素子ＳＷＤを有している。複数のスイッチング素子ＳＷＤは、複数の配線７２ｐ上にそれぞれ設けられている。複数のスイッチング素子ＳＷＤの各々は、半導体スイッチング素子であることができ、例えばフォトＭＯＳリレーであり得る。第２のヒータコントローラ７２は、第２の電源８２からの出力（例えば、ＤＣ１５Ｖの直流出力）を受けて、複数の第２のヒータ２６ｃのそれぞれに対する複数の第２の出力を生成する。第２のヒータコントローラ７２では、複数のスイッチング素子ＳＷＤの状態が導通状態と遮断状態の間で切り替えられることにより、複数の第２のヒータ２６ｃのそれぞれに対する複数の第２の出力の供給と供給停止とが切り替えられる。複数のスイッチング素子ＳＷＤの状態は、制御回路７２ｃにより設定される。
第２のヒータコントローラ７２は、ＤＣ／ＤＣコンバータ７２ｄを更に有している。ＤＣ／ＤＣコンバータ７２ｄは、ＡＣ／ＤＣコンバータ７１ａによって生成される直流出力から、別の直流出力（例えばＤＣ３．３Ｖの直流出力）を生成する。ＤＣ／ＤＣコンバータ７２ｄによって生成された直流出力は、内部コントローラ７２ｆ及び制御回路７２ｃといった第２のヒータコントローラ７２内のデバイスの動作電源として利用される。
複数の配線７２ｐ上には、複数の抵抗素子７２ｒがそれぞれ設けられている。第２のヒータコントローラ７２は、複数の測定器７２ｍを更に有している。複数の測定器７２ｍは、複数の抵抗素子７２ｒの両端間の電圧をそれぞれ測定し、複数の配線７２ｐを流れる電流をそれぞれ測定する。複数の測定器７２ｍによって取得された電圧の測定値及び電流の測定値は、内部コントローラ７２ｆ、及び、光ブリッジＯＢを介して上位コントローラＵＣに与えられる。
第２のヒータコントローラ７２の内部コントローラ７２ｆは、光ブリッジＯＢを介して上位コントローラＵＣに接続されている。内部コントローラ７２ｆは、例えばＦＰＧＡ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）から構成され得る。内部コントローラ７２ｆは、光ブリッジＯＢを介して上位コントローラＵＣと通信し、制御回路７１ｃ及び制御回路７２ｃを制御する。上位コントローラＵＣは、ＣＰＵといったプロセッサ、及び、メモリといった記憶装置を備えるマイクロコンピュータから構成され得る。プラズマ処理装置１０では、主制御部ＭＣから上位コントローラＵＣに基板Ｗの面内温度分布の設定データが与えられる。
上位コントローラＵＣは、基板Ｗの面内温度分布の設定データから、複数のゾーンＺ１それぞれの目標温度、及び、複数の第２の出力それぞれの所定時間当りの電力量の目標値を決定する。上位コントローラＵＣは、複数のゾーンＺ１それぞれの目標温度に応じた電力量（所定時間当りの電力量）の複数の第１の出力が複数の第１のヒータ２６ｂに供給されるよう、光ブリッジＯＢを介して内部コントローラ７２ｆに制御信号を送出する。内部コントローラ７２ｆは、上位コントローラＵＣからの制御信号に応答して、制御回路７１ｃを制御することにより、複数の第１のヒータ２６ｂにそれぞれ供給される複数の第１の出力の電力量を制御する。
上位コントローラＵＣは、複数の温度センサＴＳ及びセンサ回路ＴＣによって取得される複数のゾーンＺ１のそれぞれの温度の測定値と複数のゾーンＺ１のそれぞれの目標温度との間の誤差を減少させるよう、複数の第１のヒータ２６ｂにそれぞれ供給される複数の第１の出力の電力量のフィードバック制御を実行する。複数の第１のヒータ２６ｂにそれぞれ供給される複数の第１の出力の電力量のフィードバック制御は、例えばＰＩＤ制御である。なお、上位コントローラＵＣは、複数の第１のヒータ２６ｂにそれぞれ供給される複数の第１の出力の電力量のフィードバック制御において、複数のゾーンＺ１のそれぞれの温度の測定値の時系列から求められる複数のゾーンＺ１のそれぞれの温度の移動平均値と複数のゾーンＺ１のそれぞれの目標温度との間の誤差を求めてもよい。
一実施形態では、第１のヒータコントローラ７１の複数の第１の出力の電力は実質的に同一であり且つ一定である。この実施形態において、第１のヒータコントローラ７１は、複数の第１のデューティー比を制御するように構成されている。複数の第１のデューティー比は、複数の第１の出力がそれぞれ複数の第１のヒータ２６ｂに供給される供給時間長の所定時間長（例えば１００ミリ秒）中の比率である。上位コントローラＵＣは、複数の第１のデューティー比を、光ブリッジＯＢを介して、内部コントローラ７２ｆに指定する。内部コントローラ７２ｆは、制御回路７１ｃを制御することにより、指定された複数の第１のデューティー比に応じて、所定時間内での複数のスイッチング素子ＳＷＡそれぞれの状態（導通状態と遮断状態）を切り替える。これにより、複数の第１のヒータ２６ｂのそれぞれに対する複数の第１の出力の供給と供給停止とが交互に切り替えられる。
上位コントローラＵＣは、複数の温度センサＴＳ及びセンサ回路ＴＣによって取得される複数のゾーンＺ１のそれぞれの温度の測定値と複数のゾーンＺ１のそれぞれの目標温度との間の誤差を減少させるよう、複数の第１のデューティー比を調整する。即ち、上位コントローラＵＣは、複数の第１のデューティー比のフィードバック制御を実行する。複数の第１のデューティー比のフィードバック制御は、例えばＰＩＤ制御である。なお、上位コントローラＵＣは、複数の第１のデューティー比のフィードバック制御において、複数のゾーンＺ１のそれぞれの温度の測定値の時系列から求められる複数のゾーンＺ１のそれぞれの温度の移動平均値と複数のゾーンＺ１のそれぞれの目標温度との間の誤差を求めてもよい。
上位コントローラＵＣは、基板Ｗの面内温度分布の設定データに基づいて決定した所定時間当りの電力量の目標値に応じた複数の第２の出力が複数の第２のヒータ２６ｃにそれぞれ供給されるよう、光ブリッジＯＢを介して内部コントローラ７２ｆに制御信号を送出する。内部コントローラ７２ｆは、上位コントローラＵＣからの制御信号に応答して、制御回路７２ｃを制御することにより、複数の第２のヒータ２６ｃにそれぞれ供給される複数の第２の出力の電力量（所定時間当りの電力量）を制御する。
上位コントローラＵＣは、複数の電力の測定値に基づいて、複数の第２の出力の電力量のフィードバック制御を実行する。複数の第２の出力の電力量のフィードバック制御は、例えばＰＩＤ制御である。複数の電力の測定値の各々は、複数の測定器７２ｍのうち対応の測定器７２ｍによって取得された電圧の測定値と電流の測定器の積である。なお、複数の第２の出力の各々が交流出力である場合には、複数の電力の測定値の各々は、複数の測定器７２ｍのうち対応の測定器７２ｍによって取得された電圧の測定値と電流の測定器の積から求められる実効値であり得る。別の実施形態において、複数の第２の出力の電力量の各々は、複数の測定器７２ｍのうち対応の測定器７２ｍによって取得された電圧の測定値と電流の測定器の積の時系列の移動平均値に基づいて制御されてもよい。なお、複数の第２の出力の各々が交流出力である場合には、複数の電力の測定値の各々は、複数の測定器７２ｍのうち対応の測定器７２ｍによって取得された電圧の測定値と電流の測定器の積から求められる実効値の時系列の移動平均値であり得る。
一実施形態では、第２のヒータコントローラ７２の複数の第２の出力の電力は実質的に同一且つ一定である。この実施形態において、第２のヒータコントローラ７２は、複数の第２のデューティー比を制御するように構成されている。複数の第２のデューティー比は、複数の第２の出力がそれぞれ複数の第２のヒータ２６ｃに供給される供給時間長の所定時間長（例えば１００ミリ秒）中の比率である。上位コントローラＵＣは、複数の第２のデューティー比を、光ブリッジＯＢを介して、内部コントローラ７２ｆに指定する。内部コントローラ７２ｆは、制御回路７２ｃを制御することにより、指定された複数の第２のデューティー比に応じて、所定時間内での複数のスイッチング素子ＳＷＤそれぞれの状態（導通状態と遮断状態）を切り替える。これにより、複数の第２のヒータ２６ｃのそれぞれに対する複数の第２の出力の供給と供給停止とが交互に切り替えられる。
上位コントローラＵＣは、複数の第２の出力の各々の電力の測定値と複数の第２のデューティー比のうち対応の第２のデューティー比との積と電力量の目標値との間の誤差を減少させるように、複数の第２のデューティー比を調整する。即ち、上位コントローラＵＣは、複数の第２のデューティー比のフィードバック制御を実行する。複数の第２のデューティー比のフィードバック制御は、例えばＰＩＤ制御である。なお、上位コントローラは、複数の第２のデューティー比のフィードバック制御において、複数の第２の出力の各々の電力の測定値と対応の第２のデューティー比との積の時系列の移動平均値と目標値との誤差を求めてもよい。
上述したように、上位コントローラＵＣは、基板Ｗの面内温度分布の設定データから、複数の第２の出力それぞれの所定時間当りの電力量の目標値を決定する。具体的に、上位コントローラＵＣは、基板Ｗの面内温度分布の設定データから、複数の第２のヒータ２６ｃそれぞれによる目標温度上昇量を決定し、当該目標温度上昇量から、複数の第２のヒータ２６ｃそれぞれに供給される第２の出力の所定時間当りの電力量の目標値を決定する。このために、上位コントローラＵＣは、複数の第２のヒータ２６ｃそれぞれによる温度上昇量を、複数の第２のヒータ２６ｃそれぞれに供給される第２の出力の所定時間当りの電力量に変換する関数を予め保持している。以下、図９を参照し、複数の第２のヒータ２６ｃそれぞれによる温度上昇量を、複数の第２のヒータ２６ｃそれぞれに供給される第２の出力の所定時間当りの電力量に変換する関数を求める手法について説明する。
この関数を求める際には、複数の第２のヒータ２６ｃのうち、それらの下方に温度センサＴＳ（以下、「特定の温度センサＴＳ」という）が配置されている特定の第２のヒータ２６ｃに第２の出力が与えられる。なお、特定の第２のヒータ２６ｃの個数は、図９に示す例では三つである。そして、当該特定の第２のヒータ２６ｃの上方のチャック本体２６の上面内の特定の領域の赤外線エネルギーが、赤外線カメラＩＲＣによって取得される。なお、当該特定の領域の個数は、特定の第２のヒータ２６ｃの個数と同数である。赤外線カメラＩＲＣによって取得された特定の領域の赤外線エネルギーの測定値は、コンピュータＰＣに入力される。コンピュータＰＣには、特定の温度センサＴＳからの温度の測定値も入力される。そして、コンピュータＰＣにおいて、特定の温度センサＴＳからの温度の測定値と赤外線カメラＩＲＣからの特定の領域の赤外線エネルギーの測定値から、赤外線エネルギーの測定値を温度に変換する変換係数が作成される。
変換係数が作成された後、特定の第２のヒータ２６ｃに第２の出力が与えられる。そして、特定の領域の赤外線エネルギーが赤外線カメラＩＲＣによって測定される。赤外線カメラＩＲＣによって取得された特定の領域の赤外線エネルギーの測定値は、コンピュータＰＣに入力される。そして、コンピュータＰＣにおいて、変換係数を用いて、特定の領域の赤外線エネルギーの測定値から当該特定の領域の温度が計算される。かかる処理が、上述した第２のデューティー比を変更することによって第２の出力の所定時間当りの電力量を変更しつつ、繰り返される。そして、計算された特定の領域の温度から得られる温度上昇量と、与えられた第２の出力の所定時間当りの電力量との関係から、特定の第２のヒータ２６ｃの各々に関して、温度上昇量を第２の出力の所定時間当りの電力量に変換する関数が求められる。
上位コントローラＵＣは、目標温度上昇量に対応する第２の出力の所定時間当りの電力量を、求められた対応の関数を用いて特定することにより、複数の第２のヒータ２６ｃそれぞれに供給される第２の出力の所定時間当りの電力量の目標値を決定する。なお、特定の第２のヒータ２６ｃのうち任意の一つの第２のヒータ２６ｃと同一のゾーンＺ１に内包される他の第２のヒータ２６ｃに供給される第２の出力の所定時間当りの電力量の目標値を決定する際には、当該任意の一つの第２のヒータ２６ｃを用いて求められた関数が用いられる。
図４及び図８を再び参照する。上述したように、第２の電源８２と第２のヒータコントローラ７２との間の給電線上には、スイッチング部８６が設けられている。スイッチング部８６は、第２の電源８２と第２のヒータコントローラ７２との間の接続を遮断可能に構成されている。スイッチング部８６は、例えばマグネティックコンタクタから構成されている。スイッチング部８６は、制御部ＣＢに接続されている。制御部ＣＢは、第２のヒータコントローラ７２と第２の電源８２との間の接続状態を設定するよう、スイッチング部８６を制御する。
主制御部ＭＣは、複数の第２のヒータ２６ｃを駆動する場合には、制御部ＣＢに制御信号を送出して、スイッチング部８６に第２のヒータコントローラ７２と第２の電源８２とを互いに接続させる。一方、主制御部ＭＣは、複数の第２のヒータ２６ｃを利用しない場合、即ち、複数の第２のヒータ２６ｃの駆動を停止する場合には、制御部ＣＢに制御信号を送出して、スイッチング部８６に第２のヒータコントローラ７２と第２の電源８２との間の接続を遮断させる。主制御部ＭＣは、第２のヒータコントローラ７２と第２の電源８２との間の接続を遮断する場合には、第２のヒータコントローラ７２と第２の電源８２との間の接続が遮断されていることを伝達する信号を上位コントローラＵＣに送出する。これにより、第２のヒータコントローラ７２から上位コントローラＵＣに送信される信号によって上位コントローラＵＣが誤動作することが防止される。
以下、図１０を参照する。図１０は、図３に示すステージの制御に関連する別の実施形態の構成を示す図である。図１０に示す実施形態は、第１の電源８０と第１のヒータコントローラ７１との間の給電線上にスイッチング部８４が設けられている点で、図８に示した実施形態と異なっている。スイッチング部８４は、第１の電源８０と第１のヒータコントローラ７１との間の接続を遮断可能に構成されている。スイッチング部８４は、例えばマグネティックコンタクタから構成されている。スイッチング部８４は、制御部ＣＢに接続されている。制御部ＣＢは、上述したスイッチング部８６の制御に加え、第１のヒータコントローラ７１と第１の電源８０との間の接続状態を設定するよう、スイッチング部８４を制御する。
主制御部ＭＣは、複数の第１のヒータ２６ｂを駆動する場合には、制御部ＣＢに制御信号を送出して、スイッチング部８４に第１のヒータコントローラ７１と第１の電源８０とを互いに接続させる。一方、主制御部ＭＣは、複数の第１のヒータ２６ｂを利用しない場合、即ち、複数の第１のヒータ２６ｂの駆動を停止する場合には、制御部ＣＢに制御信号を送出して、スイッチング部８４に第１のヒータコントローラ７１と第１の電源８０との間の接続を遮断させる。主制御部ＭＣは、第１のヒータコントローラ７１と第１の電源８０との間の接続を遮断する場合には、第１のヒータコントローラ７１と第１の電源８０との間の接続が遮断されていることを伝達する信号を上位コントローラＵＣに送出する。これにより、第１のヒータコントローラ７１から上位コントローラＵＣに送信される信号によって上位コントローラＵＣが誤動作することが防止される。
再び図１を参照し、プラズマ処理方法ＭＴ１について説明する。プラズマ処理方法ＭＴ１は、図８に示した実施形態又は図１０に示した実施形態を採用したプラズマ処理装置１０において実行可能である。図１に示すように、プラズマ処理方法ＭＴ１は、工程ＳＴ１及び工程ＳＴ２を含んでいる。図１に示す例では、工程ＳＴ１の実行後に工程ＳＴ２が実行されるが、工程ＳＴ２の実行後に工程ＳＴ１が実行されてもよい。
プラズマ処理方法ＭＴ１は、基板Ｗがチャック本体２６上に載置された状態で実行される。工程ＳＴ１では、基板Ｗに対してプラズマ処理（第１のプラズマ処理）が実行される。工程ＳＴ２では、基板Ｗに対して別のプラズマ処理（第２のプラズマ処理）が実行される。
工程ＳＴ１では、チャンバ１２ｃに処理ガスが供給され、チャンバ１２ｃの圧力が指定された圧力に設定される。工程ＳＴ１では、チャンバ１２ｃに供給された処理ガスのプラズマが生成される。工程ＳＴ１では、基台２２に第２の高周波電源６４からの高周波が供給される。工程ＳＴ１では、第２の高周波電源６４からの高周波に加えて、プラズマを生成するために第１の高周波電源６２からの高周波が利用されてもよい。工程ＳＴ１では、第１のヒータコントローラ７１からの複数の第１の出力によって複数の第１のヒータ２６ｂが駆動され、第２のヒータコントローラ７２からの複数の第２の出力によって複数の第２のヒータ２６ｃが駆動される。工程ＳＴ１では、チラーユニットＴＵから流路２２ｆに熱交換媒体が供給される。
工程ＳＴ２では、チャンバ１２ｃに処理ガスが供給され、チャンバ１２ｃの圧力が指定された圧力に設定される。工程ＳＴ２において利用される処理ガスは、工程ＳＴ１において利用される処理ガスと同じであってもよく、異なっていてもよい。工程ＳＴ２では、チャンバ１２ｃに供給された処理ガスのプラズマが生成される。工程ＳＴ２では、基台２２に第２の高周波電源６４からの高周波が供給される。工程ＳＴ２において基台２２に供給される高周波の電力は、工程ＳＴ１において基台２２に供給される高周波の電力よりも大きい。工程ＳＴ２において基台２２に供給される高周波の電力は、例えば２０００Ｗ以上である。工程ＳＴ２では、第２の高周波電源６４からの高周波に加えて、プラズマを生成するために第１の高周波電源６２からの高周波が利用されてもよい。
工程ＳＴ２では、第１のヒータコントローラ７１からの複数の第１の出力によって複数の第１のヒータ２６ｂが駆動される。工程ＳＴ２では、複数の第２のヒータ２６ｃの駆動が停止され、第２の電源８２と第２のヒータコントローラ７２との間の接続がスイッチング部８６によって遮断される。工程ＳＴ２では、チラーユニットＴＵから流路２２ｆに熱交換媒体が供給される。
プラズマ処理方法ＭＴ１の工程ＳＴ１では、複数の第１のヒータ２６ｂが駆動され、複数の第２のヒータ２６ｃが駆動され、比較的低いパワーの高周波が基台２２に供給される。即ち、工程ＳＴ１のプラズマ処理は、基板Ｗの面内温度分布の微細な調整と低い高周波のパワーの要求に対応した処理である。一方、工程ＳＴ２では、少なくとも複数の第２のヒータ２６ｃの駆動が停止され、比較的高いパワーの高周波が基台２２に供給される。即ち、工程ＳＴ２のプラズマ処理は、工程ＳＴ１のプラズマ処理よりも低い基板Ｗの面内温度分布の精度と高い高周波のパワーの要求に対応した処理である。したがって、プラズマ処理方法ＭＴ１によれば、基台２２に供給される高周波のパワー、及び、要求される基板Ｗの面内温度分布が異なる複数の工程が、単一のプラズマ処理装置１０を用いて実行される。また、工程ＳＴ２の実行中には、第２の電源８２と第２のヒータコントローラ７２との間の接続が遮断される。したがって、基台２２に供給された高周波が第２の電源８２に流入することが防止される。
以下、図１１を参照し、別の実施形態に係るプラズマ処理方法について説明する。図１１は、別の実施形態に係るプラズマ処理方法を示す流れ図である。図１１に示すプラズマ処理方法ＭＴ２は、図１０に示した実施形態を採用したプラズマ処理装置１０において実行可能である。図１１に示すように、プラズマ処理方法ＭＴ２は、工程ＳＴ２１及び工程ＳＴ２２を含んでいる。図１１に示す例では、工程ＳＴ２１の実行後に工程ＳＴ２２が実行されるが、工程ＳＴ２２の実行後に工程ＳＴ２１が実行されてもよい。
プラズマ処理方法ＭＴ２は、基板Ｗがチャック本体２６上に載置された状態で実行される。工程ＳＴ２１では、基板Ｗに対してプラズマ処理（第１のプラズマ処理）が実行される。工程ＳＴ２１は工程ＳＴ１と同様の工程である。
工程ＳＴ２２では、基板Ｗに対して別のプラズマ処理（第２のプラズマ処理）が実行される。工程ＳＴ２２では、チャンバ１２ｃに処理ガスが供給され、チャンバ１２ｃの圧力が指定された圧力に設定される。工程ＳＴ２２において利用される処理ガスは、工程ＳＴ２１において利用される処理ガスと同じであってもよく、異なっていてもよい。工程ＳＴ２２では、チャンバ１２ｃに供給された処理ガスのプラズマが生成される。工程ＳＴ２２では、基台２２に第２の高周波電源６４からの高周波が供給される。工程ＳＴ２２において基台２２に供給される高周波の電力は、工程ＳＴ２１において基台２２に供給される高周波の電力よりも大きい。工程ＳＴ２２において基台２２に供給される高周波の電力は、例えば２０００Ｗ以上である。工程ＳＴ２２では、第２の高周波電源６４からの高周波に加えて、プラズマを生成するために第１の高周波電源６２からの高周波が利用されてもよい。
工程ＳＴ２２では、複数の第２のヒータ２６ｃの駆動が停止され、第２の電源８２と第２のヒータコントローラ７２との間の接続がスイッチング部８６によって遮断される。また、工程ＳＴ２２では、複数の第１のヒータ２６ｂの駆動が停止され、第１の電源８０と第１のヒータコントローラ７１との間の接続がスイッチング部８４によって遮断される。工程ＳＴ２２では、チラーユニットＴＵから流路２２ｆに熱交換媒体が供給される。工程ＳＴ２２では、基板Ｗの面内温度分布の制御に、複数の第１のヒータ２６ｂ及び複数の第２のヒータ２６ｃは利用されず、チラーユニットＴＵからの熱交換媒体のみが利用される。工程ＳＴ２２では、基台２２に供給された高周波が第１の電源８０及び第２の電源８２に流入することが防止される。
以下、図１２を参照し、更に別の実施形態に係るプラズマ処理方法について説明する。図１２は、更に別の実施形態に係るプラズマ処理方法を示す流れ図である。図１２に示すプラズマ処理方法ＭＴ３は、図１０に示した実施形態を採用したプラズマ処理装置１０において実行可能である。図１２に示すように、プラズマ処理方法ＭＴ３は、工程ＳＴ３１、工程ＳＴ３２、及び、工程ＳＴ３３を含んでいる。図１２に示す例では、工程ＳＴ３１の実行後に工程ＳＴ３２が実行され、工程ＳＴ３２の実行後に工程ＳＴ３３が実行されるが、工程ＳＴ３１、工程ＳＴ３２、及び、工程ＳＴ３３の実行順序は任意の順序であり得る。
工程ＳＴ３１は、工程ＳＴ１又は工程ＳＴ２１と同様の工程である。工程ＳＴ３２は、工程ＳＴ２と同様の工程である。工程ＳＴ３２は、工程ＳＴ２２と同様の工程である。工程ＳＴ３１で利用される処理ガス、工程ＳＴ３２で利用される処理ガス、工程ＳＴ３３で利用される処理ガスは、互いに同一であってもよく、異なっていてもよい。工程ＳＴ３２において基台２２に供給される高周波の電力は、工程ＳＴ３１において基台２２に供給される高周波の電力よりも大きい。工程ＳＴ３３において基台２２に供給される高周波の電力は、工程ＳＴ３３において基台２２に供給される高周波の電力よりも大きい。
以下、図１３を参照し、更に別の実施形態に係るプラズマ処理方法について説明する。図１３は、更に別の実施形態に係るプラズマ処理方法を示す流れ図である。図１３に示すプラズマ処理方法ＭＴ４は、図８に示した実施形態又は図１０に示した実施形態を採用したプラズマ処理装置１０において実行可能である。プラズマ処理方法ＭＴ４は、図１４に示す基板Ｗの加工に適用可能である。図１４は、図１３に示すプラズマ処理方法の実行前の一例の基板の一部拡大断面図である。
図１４に示す基板Ｗは、絶縁膜ＩＦ、有機膜ＯＦ、マスク膜ＭＦ、及び、レジストマスクＲＭを有する。絶縁膜ＩＦは、下地層ＵＬ上に設けられている。絶縁膜ＩＦは、例えば酸化シリコンから形成されている。有機膜ＯＦは、絶縁膜ＩＦ上に設けられている。有機膜ＯＦは、有機材料から形成されている。有機膜ＯＦは、例えばスピンオンカーボン膜等の有機誘電体膜、又は、アモルファスカーボン膜を含み得る。マスク膜ＭＦは、有機膜ＯＦ上に設けられている。マスク膜ＭＦは、例えばシリコン含有反射防止膜であり得る。レジストマスクＲＭは、マスク膜ＭＦ上に設けられている。レジストマスクＲＭは、開口を提供するパターンを有する。レジストマスクＲＭのパターンは、フォトリソグラフィ技術により形成され得る。
以下、図１３及び図１４と共に、図１５の（ａ）、図１５の（ｂ）、及び、図１５の（ｃ）を参照する。図１５の（ａ）及び図１５の（ｂ）は、図１３に示すプラズマ処理方法の実行中の一例の基板の一部拡大断面図であり、図１５の（ｃ）は、図１３に示すプラズマ処理方法の実行後の一例の基板の一部拡大断面図である。プラズマ処理方法ＭＴ４は、基板Ｗがチャック本体２６上に載置された状態で実行される。
図１３に示すように、プラズマ処理方法ＭＴ４は、工程ＳＴ４１、工程ＳＴ４２、工程ＳＴ４３、及び、工程ＳＴ４４を含んでいる。工程ＳＴ４１では、図１４に示した基板Ｗに対してプラズマ処理（第１のプラズマ処理）が実行される。工程ＳＴ４２では、工程ＳＴ４１の適用後の基板Ｗに対して別のプラズマ処理（第３のプラズマ処理）が実行される。工程ＳＴ４３では、工程ＳＴ４２の適用後の基板Ｗに対して更に別のプラズマ処理（第４のプラズマ処理）が実行される。工程ＳＴ４４では、工程ＳＴ４３の適用後の基板Ｗに対して更に別のプラズマ処理（第２のプラズマ処理）が実行される。
プラズマ処理方法ＭＴ４は、工程ＳＴ４１で開始する。工程ＳＴ４１では、チャンバ１２ｃに処理ガスが供給され、チャンバ１２ｃの圧力が指定された圧力に設定される。工程ＳＴ４１で用いられる処理ガスは、水素含有ガス及び希ガス（例えば、アルゴンガス）を含む。水素含有ガスは、例えば水素ガス（Ｈ２ガス）、又は、臭化水素ガスといったハロゲン化水素ガスである。工程ＳＴ４１では、チャンバ１２ｃに供給された処理ガスのプラズマが生成される。工程ＳＴ４１では、プラズマを生成するために第１の高周波電源６２からの高周波が上部電極３０に供給される。工程ＳＴ４１では、第２の高周波電源６４からの高周波が基台２２に供給されてもよく、供給されなくてもよい。即ち、工程ＳＴ４１では、基台２２に供給される高周波の電力は比較的低いか、或いは、ゼロである。
工程ＳＴ４１では、基板Ｗの温度は、比較的低温、例えば−６０℃以上且つ−２０℃以下の温度に設定される。工程ＳＴ４１では、基板Ｗの面内における温度のバラツキは１℃以内であり得る。工程ＳＴ４１では、第１のヒータコントローラ７１からの複数の第１の出力によって複数の第１のヒータ２６ｂが駆動され、第２のヒータコントローラ７２からの複数の第２の出力によって複数の第２のヒータ２６ｃが駆動される。工程ＳＴ４１では、チラーユニットＴＵから流路２２ｆに熱交換媒体が供給される。工程ＳＴ４１では、処理ガスのプラズマからの水素の活性種によって、レジストマスクＲＭが改質される。
続く工程ＳＴ４２では、チャンバ１２ｃに処理ガスが供給され、チャンバ１２ｃの圧力が指定された圧力に設定される。工程ＳＴ４２で用いられる処理ガスは、フッ素含有ガスを含む。フッ素含有ガスは、例えば、ＳＦ６ガス、又は、ＣＦ４ガスといったフルオロカーボンガスである。工程ＳＴ４２では、チャンバ１２ｃに供給された処理ガスのプラズマが生成される。工程ＳＴ４２では、プラズマを生成するために第１の高周波電源６２からの高周波が上部電極３０に供給される。工程ＳＴ４２では、第２の高周波電源６４からの高周波が基台２２に供給されてもよく、供給されなくてもよい。即ち、工程ＳＴ４２では、基台２２に供給される高周波の電力は比較的低いか、或いは、ゼロである。
工程ＳＴ４２では、基板Ｗの温度は、比較的低温、例えば０℃以上且つ３０℃以下の温度に設定される。工程ＳＴ４２では、基板Ｗの面内における温度のバラツキは１℃以内であり得る。工程ＳＴ４２では、第１のヒータコントローラ７１からの複数の第１の出力によって複数の第１のヒータ２６ｂが駆動され、第２のヒータコントローラ７２からの複数の第２の出力によって複数の第２のヒータ２６ｃが駆動される。工程ＳＴ４２では、チラーユニットＴＵから流路２２ｆに熱交換媒体が供給される。工程ＳＴ４２では、処理ガスのプラズマからのフッ素の活性種によって、マスク膜ＭＦがエッチングされる。この工程ＳＴ４２により、図１５の（ａ）に示すように、レジストマスクＲＭのパターンがマスク膜ＭＦに転写される。
続く工程ＳＴ４３では、チャンバ１２ｃに処理ガスが供給され、チャンバ１２ｃの圧力が指定された圧力に設定される。工程ＳＴ４３で用いられる処理ガスは、酸素含有ガス及び希ガス（例えばアルゴンガス）を含む。酸素含有ガスは、例えば酸素ガス（Ｏ２ガス）ＣＯ２ガス、又は、ＣＯガスである。工程ＳＴ４３では、チャンバ１２ｃに供給された処理ガスのプラズマが生成される。工程ＳＴ４３では、プラズマを生成するために第１の高周波電源６２からの高周波が上部電極３０に供給される。工程ＳＴ４３では、第２の高周波電源６４からの高周波が基台２２に供給されてもよく、供給されなくてもよい。即ち、工程ＳＴ４３では、基台２２に供給される高周波の電力は比較的低いか、或いは、ゼロである。
工程ＳＴ４３では、基板Ｗの温度は、比較的低温、例えば０℃以上且つ２０℃以下の温度に設定される。工程ＳＴ４３では、基板Ｗの面内における温度のバラツキは１℃以内であり得る。工程ＳＴ４３では、第１のヒータコントローラ７１からの複数の第１の出力によって複数の第１のヒータ２６ｂが駆動され、第２のヒータコントローラ７２からの複数の第２の出力によって複数の第２のヒータ２６ｃが駆動される。工程ＳＴ４３では、チラーユニットＴＵから流路２２ｆに熱交換媒体が供給される。工程ＳＴ４３では、処理ガスのプラズマからの酸素の活性種によって、有機膜ＯＦがエッチングされる。この工程ＳＴ４３により、図１５の（ｂ）に示すように、マスク膜ＭＦのパターンが有機膜ＯＦに転写される。なお、工程ＳＴ４３の実行中に、レジストマスクＲＭは除去される。
続く工程ＳＴ４４では、チャンバ１２ｃに処理ガスが供給され、チャンバ１２ｃの圧力が指定された圧力に設定される。工程ＳＴ４４で用いられる処理ガスは、フッ素含有ガスを含む。フッ素含有ガスは、例えば、ＣＦ４ガスといったフルオロカーボンガスである。工程ＳＴ４４では、チャンバ１２ｃに供給された処理ガスのプラズマが生成される。工程ＳＴ４４では、プラズマを生成するために第１の高周波電源６２からの高周波が上部電極３０に供給される。工程ＳＴ４４では、第２の高周波電源６４からの高周波が基台２２に供給される。工程ＳＴ４４では、基台２２に供給される高周波の電力は、工程ＳＴ４１、工程ＳＴ４２、及び、工程ＳＴ４３の各々において基台２２に供給される高周波の電力よりも大きく、例えば２０００Ｗ以上である。
工程ＳＴ４４では、基板Ｗの温度は、比較的高温、例えば２０℃以上且つ５０℃以下の温度に設定される。基板Ｗの面内における温度のバラツキは５〜１０℃以内であり得る。工程ＳＴ４４では、複数の第２のヒータ２６ｃの駆動が停止され、第２の電源８２と第２のヒータコントローラ７２との間の接続がスイッチング部８６によって遮断される。工程ＳＴ４４では、第１のヒータコントローラ７１からの複数の第１の出力によって複数の第１のヒータ２６ｂが駆動されてもよい。この場合には、図８に示した実施形態又は図１０に示した実施形態を採用したプラズマ処理装置１０が利用され得る。或いは、工程ＳＴ４４では、複数の第１のヒータ２６ｂの駆動が更に停止され、第１の電源８０と第１のヒータコントローラ７１との間の接続がスイッチング部８４によって遮断されてもよい。この場合には、図１０に示した実施形態を採用したプラズマ処理装置１０が利用され得る。工程ＳＴ４４では、チラーユニットＴＵから流路２２ｆに熱交換媒体が供給される。工程ＳＴ４４では、処理ガスのプラズマからの活性種によって、絶縁膜ＩＦがエッチングされる。この工程ＳＴ４４により、図１５の（ｃ）に示すように、有機膜ＯＦのパターンが絶縁膜ＩＦに転写される。なお、工程ＳＴ４４の実行中に、マスク膜ＭＦは除去され得る。
プラズマ処理方法ＭＴ４では、工程ＳＴ４１のプラズマ処理によりレジストマスクＲＭが改質され、工程ＳＴ４２のプラズマ処理によりマスク膜ＭＦがエッチングされ、工程ＳＴ４３のプラズマ処理により有機膜ＯＦがエッチングされる。レジストマスクＲＭの改質、マスク膜ＭＦのエッチング、及び、有機膜ＯＦのエッチングは、絶縁膜ＩＦのエッチング用のマスクを形成するために行われるので、高い精度での加工が要求される。工程ＳＴ４１のプラズマ処理、工程ＳＴ４２のプラズマ処理、及び、工程ＳＴ４３のプラズマ処理は、基板Ｗの面内温度分布が微細に調整された状態で、比較的低いパワーの高周波を用いるので、レジストマスクＲＭの改質、マスク膜ＭＦのエッチング、及び、有機膜ＯＦのエッチングに適している。一方、工程ＳＴ４４のプラズマ処理では、少なくとも複数の第２のヒータ２６ｃの駆動が停止され、高いパワーの高周波を用いて、絶縁膜ＩＦがエッチングされる。かかる工程ＳＴ４４のプラズマ処理は、基板Ｗの面内温度分布の微細な調整は要求されないが、高いパワーの高周波の利用が要求される絶縁膜ＩＦのエッチングに適している。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述した種々の実施形態に係るプラズマ処理方法では、誘導結合型のプラズマ処理装置、マイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置といった任意のプラズマ源を利用するプラズマ処理装置が用いられてもよい。
１０…プラズマ処理装置、１２…チャンバ本体、１２ｃ…チャンバ、１６…ステージ、１８…給電部、１８ｓ…収容空間、２０…静電チャック、２２…基台、２２ｆ…流路、２６…チャック本体、２６ａ…電極、２６ｂ…第１のヒータ、２６ｃ…第２のヒータ、２６ｅ，２６ｆ…端子、６２…第１の高周波電源、６４…第２の高周波電源、７１…第１のヒータコントローラ、７２…第２のヒータコントローラ、７２ｍ…測定器、７３…第１の給電線、７４…第２の給電線、８０…第１の電源、８２…第２の電源、２６０…セラミック本体、２６０ａ…基板搭載領域、２６０ｂ…外周領域、ＡＸ…中心軸線、Ｆ１１，Ｆ１２，Ｆ２１，Ｆ２２…フィルタ、ＭＣ…主制御部、ＴＳ…温度センサ、ＴＵ…チラーユニット、ＵＣ…上位コントローラ。

Claims (7)

  1. プラズマ処理装置を用いて実行されるプラズマ処理方法であって、
    前記プラズマ処理装置は、
    チャンバを提供するチャンバ本体と、
    前記チャンバ内において基板を支持するよう構成されたステージと、
    高周波電源と、
    を備え、
    前記ステージは、
    前記高周波電源からの高周波を伝送する伝送路を提供する給電部と、
    前記給電部上に設けられており、前記給電部に電気的に接続された導電性の基台、及び、前記基台上に設けられており、基板を静電引力により保持するよう構成されたチャック本体を有する静電チャックと、
    を有し、
    前記チャック本体は、
    該チャック本体の中心軸線に直交する該チャック本体内の面上で分布するよう該チャック本体内に設けられた複数の第１のヒータと、
    前記中心軸線に直交する該チャック本体内の別の面上で分布するよう複数の第２のヒータであり、該複数の第２のヒータの個数は前記複数の第１のヒータの個数よりも多い、該複数の第２のヒータと、
    を有し、
    前記プラズマ処理装置は、
    第１の電源からの交流又は直流の出力により、前記複数の第１のヒータを駆動するように構成された第１のヒータコントローラと、
    前記第１の電源からの前記出力の電力よりも低い電力を有する第２の電源からの交流又は直流の出力により、前記複数の第２のヒータを駆動するように構成された第２のヒータコントローラと、
    を更に備え、
    該プラズマ処理方法は、前記チャック本体上に前記基板が載置された状態で実行され、
    前記チャンバ内において前記基板に第１のプラズマ処理を適用する工程と、
    前記チャンバ内において前記基板に第２のプラズマ処理を適用する工程と、
    を含み、
    第２のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の電力は、第１のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の電力よりも大きく、
    第１のプラズマ処理を適用する前記工程において、前記第１のヒータコントローラからの複数の第１の出力によって前記複数の第１のヒータが駆動され、前記第２のヒータコントローラからの複数の第２の出力によって前記複数の第２のヒータが駆動され、
    第２のプラズマ処理を適用する前記工程において、少なくとも前記複数の第２のヒータの駆動が停止され、前記第２の電源と前記第２のヒータコントローラとの間の接続が遮断される、
    プラズマ処理方法。
  2. 第２のプラズマ処理を適用する前記工程において、前記複数の第１のヒータの駆動が停止され、前記第１の電源と前記第１のヒータコントローラとの間の接続が遮断される、請求項１に記載のプラズマ処理方法。
  3. 前記基台は、該基台内に形成された流路であり熱交換媒体が供給される該流路を有し、
    第２のプラズマ処理を適用する前記工程において、前記基板の温度は、前記基台の前記流路に前記熱交換媒体が供給されることにより制御される、請求項２に記載の方法。
  4. 第２のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の前記電力は、２０００Ｗ以上である、請求項１に記載の方法。
  5. 前記基板は、酸化シリコンから形成された絶縁膜、該絶縁膜上に設けられた有機膜、該有機膜上に設けられたマスク膜、及び、該マスク膜上に設けられたレジストマスクを有し、
    該プラズマ処理方法は、
    第１のプラズマ処理を適用する前記工程と第２のプラズマ処理を適用する前記工程との間において、前記チャンバ内において前記基板に第３のプラズマ処理を適用する工程と、
    第３のプラズマ処理を適用する前記工程と第２のプラズマ処理を適用する前記工程との間において、前記チャンバ内において前記基板に第４のプラズマ処理を適用する工程と、
    を更に含み、
    第１のプラズマ処理を適用する前記工程では、前記チャンバ内において生成される水素含有ガスのプラズマからの水素の活性種が前記レジストマスクに供給され、
    第３のプラズマ処理を適用する前記工程では、前記複数の第１のヒータが駆動され、前記複数の第２のヒータが駆動され、前記チャンバ内において生成される処理ガスのプラズマからの活性種によって前記マスク膜がエッチングされ、
    第４のプラズマ処理を適用する前記工程では、前記複数の第１のヒータが駆動され、前記複数の第２のヒータが駆動され、前記チャンバ内において生成される処理ガスのプラズマからの活性種によって前記有機膜がエッチングされ、
    第２のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の前記電力は、第３のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の電力、及び、第４のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の電力よりも大きく、
    第２のプラズマ処理を適用する前記工程では、前記チャンバ内において生成される処理ガスのプラズマからの活性種によって前記絶縁膜がエッチングされる、
    請求項１〜４の何れか一項に記載の方法。
  6. 前記チャンバ内において前記基板に別のプラズマ処理を適用する工程を更に含み、
    第２のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の電力は、第１のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の電力よりも大きく、
    別のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の電力は、第２のプラズマ処理を適用する前記工程において前記高周波電源から前記基台に供給される前記高周波の前記電力よりも大きく、
    第２のプラズマ処理を適用する前記工程において、前記複数の第１のヒータが駆動され、前記複数の第２のヒータの駆動が停止され、前記第２の電源と前記第２のヒータコントローラとの間の接続が遮断され、
    別のプラズマ処理を適用する前記工程において、前記複数の第１のヒータの駆動が停止され、前記第１の電源と前記第１のヒータコントローラとの間の接続が遮断され、前記複数の第２のヒータの駆動が停止され、前記第２の電源と前記第２のヒータコントローラとの間の接続が遮断される、
    請求項１に記載のプラズマ処理方法。
  7. 前記第１のヒータコントローラは、前記第１の電源からの前記出力である交流出力を分配することにより生成した交流の前記複数の第１の出力により、前記複数の第１のヒータを交流駆動するように構成されており、
    前記第２のヒータコントローラは、前記第２の電源からの前記出力である直流出力を分配することにより生成した直流の前記複数の第２の出力により、前記複数の第２のヒータをそれぞれ直流駆動するように構成されている、
    請求項１〜６の何れか一項に記載のプラズマ処理方法。
JP2017106733A 2017-05-30 2017-05-30 プラズマ処理方法 Active JP6688763B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017106733A JP6688763B2 (ja) 2017-05-30 2017-05-30 プラズマ処理方法
US15/989,291 US10361089B2 (en) 2017-05-30 2018-05-25 Plasma processing method
KR1020180059824A KR102505679B1 (ko) 2017-05-30 2018-05-25 플라즈마 처리 방법
TW107118073A TWI751340B (zh) 2017-05-30 2018-05-28 電漿處理方法
CN201810539508.7A CN108987231B (zh) 2017-05-30 2018-05-30 等离子体处理方法
CN202010467289.3A CN111653466B (zh) 2017-05-30 2018-05-30 等离子体处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017106733A JP6688763B2 (ja) 2017-05-30 2017-05-30 プラズマ処理方法

Publications (3)

Publication Number Publication Date
JP2018206805A JP2018206805A (ja) 2018-12-27
JP2018206805A5 JP2018206805A5 (ja) 2020-03-19
JP6688763B2 true JP6688763B2 (ja) 2020-04-28

Family

ID=64459936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017106733A Active JP6688763B2 (ja) 2017-05-30 2017-05-30 プラズマ処理方法

Country Status (5)

Country Link
US (1) US10361089B2 (ja)
JP (1) JP6688763B2 (ja)
KR (1) KR102505679B1 (ja)
CN (2) CN108987231B (ja)
TW (1) TWI751340B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541137B2 (en) * 2018-06-01 2020-01-21 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for non line-of-sight doping
TW202226897A (zh) * 2020-11-06 2022-07-01 日商東京威力科創股份有限公司 濾波器電路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847014B1 (en) * 2001-04-30 2005-01-25 Lam Research Corporation Method and apparatus for controlling the spatial temperature distribution across the surface of a workpiece support
JP4616605B2 (ja) * 2004-09-27 2011-01-19 東京エレクトロン株式会社 プラズマ処理方法、プラズマ処理装置及び記憶媒体
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP5657262B2 (ja) * 2009-03-27 2015-01-21 東京エレクトロン株式会社 プラズマ処理装置
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
EP2660860B8 (en) * 2010-12-27 2020-12-09 Creative Technology Corporation Work heating device and work treatment device
JP5973731B2 (ja) * 2012-01-13 2016-08-23 東京エレクトロン株式会社 プラズマ処理装置及びヒータの温度制御方法
KR102137617B1 (ko) * 2012-10-19 2020-07-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
US10049948B2 (en) 2012-11-30 2018-08-14 Lam Research Corporation Power switching system for ESC with array of thermal control elements
JP6276919B2 (ja) * 2013-02-01 2018-02-07 株式会社日立ハイテクノロジーズ プラズマ処理装置および試料台
US11158526B2 (en) * 2014-02-07 2021-10-26 Applied Materials, Inc. Temperature controlled substrate support assembly
JP6284786B2 (ja) * 2014-02-27 2018-02-28 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法
US9543171B2 (en) 2014-06-17 2017-01-10 Lam Research Corporation Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element
JP6325424B2 (ja) * 2014-11-21 2018-05-16 日本特殊陶業株式会社 静電チャック
JP6530220B2 (ja) * 2015-03-30 2019-06-12 日本特殊陶業株式会社 セラミックヒータ及びその制御方法、並びに、静電チャック及びその制御方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
CN108987231B (zh) 2020-06-26
TW201907478A (zh) 2019-02-16
CN111653466A (zh) 2020-09-11
JP2018206805A (ja) 2018-12-27
US10361089B2 (en) 2019-07-23
CN111653466B (zh) 2023-11-28
US20180350569A1 (en) 2018-12-06
KR102505679B1 (ko) 2023-03-02
CN108987231A (zh) 2018-12-11
KR20180131421A (ko) 2018-12-10
TWI751340B (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
JP7158131B2 (ja) ステージ及びプラズマ処理装置
TWI834724B (zh) 用於在成形dc脈衝電漿處理裝置中邊緣環控制的電路
WO2019239944A1 (ja) プラズマ処理装置及びプラズマ処理装置の高周波電源を制御する方法
TWI635563B (zh) 溫度控制機構、溫度控制方法及基板處理裝置
JP5657262B2 (ja) プラズマ処理装置
US10699883B2 (en) Plasma processing apparatus, method of operating plasma processing apparatus, and power supply device
JP2011187758A (ja) 温度制御システム、温度制御方法、プラズマ処理装置及びコンピュータ記憶媒体
JP2007242913A (ja) 試料載置電極及びそれを用いたプラズマ処理装置
JP2007067036A (ja) 真空処理装置
TWI772200B (zh) 溫度控制裝置及溫度控制方法
TW201248676A (en) Modulatable focus ring and method for modulating plasma processor using the same
JP6688763B2 (ja) プラズマ処理方法
US11715654B2 (en) Temperature adjusting device
KR102628181B1 (ko) 반도체 제조 장치용의 부품 및 반도체 제조 장치
JP2010045170A (ja) 試料載置電極
JP7090149B2 (ja) プラズマ処理装置及びプラズマエッチング方法
JP2011176161A (ja) プラズマ処理装置及び処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200206

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200206

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200406

R150 Certificate of patent or registration of utility model

Ref document number: 6688763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250