JP6688085B2 - 電力供給回路 - Google Patents
電力供給回路 Download PDFInfo
- Publication number
- JP6688085B2 JP6688085B2 JP2016004348A JP2016004348A JP6688085B2 JP 6688085 B2 JP6688085 B2 JP 6688085B2 JP 2016004348 A JP2016004348 A JP 2016004348A JP 2016004348 A JP2016004348 A JP 2016004348A JP 6688085 B2 JP6688085 B2 JP 6688085B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- anode
- signal
- side switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
Description
これにより、MOSFETをオンするタイミングが遅いとMOSFETの寄生ダイオードに電流が流れてしまい電力損失の低減効果が小さくなるし、オンするタイミングが早いとコンデンサからMOSFETを介して電流が電源へ逆流して電力損失が増大するという問題が生じる。
これにより、オン・オフの適切なタイミングと実際にオン・オフするタイミングとの時間差を可及的に短くすることができ、消費電力を確実に低減させることが可能となる。
なお、本実施形態では、交流電源ACとカソード側コンデンサC2との間にクランプダイオードDaを設けてある。
具体的にこの第2回路部32は、カソード側スイッチング素子S2がオフしている場合、図3に示すように、一端が第2ラインL2に接続されるとともに他端が第1ラインL1に接続されたラインLbと、第1ラインL1の一部と、上述した第1回路部31を構成するラインLaとから構成されている。
また、カソード側スイッチング素子S2がオンしている場合、図4に示すように、上述した構成に加えて、アノード側スイッチング素子S1及びカソード側スイッチング素子S2の間とグランドとを接続するとともにカソード側スイッチング素子S2を通るラインLcと、このラインLc及び上述したラインLbを接続する第1ラインL1の一部とから構成される。
この制御により、第1オン信号及び第2オン信号は、それぞれ周期的に交互に出力されることになる。
そのうえ、制御部本体24が、第1オン期間T1及び第2オン期間T2を、その直前の第1電圧V1や第2電圧V2に基づいて適切なタイミングに設定するので、各スイッチング素子S1及びS2を適切なタイミングでオン・オフすることができ、消費電力を確実に低減させることが可能となる。
10 ・・・倍電圧回路部
20 ・・・制御回路部
V1 ・・・第1電圧
V2 ・・・第2電圧
23 ・・・制御部本体
31 ・・・第1回路部
32 ・・・第2回路部
D1 ・・・第1ダイオード
D2 ・・・第2ダイオード
Claims (5)
- 入力された電圧を倍圧にして出力する回路であり、互いに直列接続されたアノード側コンデンサ及びカソード側コンデンサと、前記アノード側コンデンサ及び前記カソード側コンデンサに対して並列に設けられたアノード側スイッチング素子及びカソード側スイッチング素子とを有し、前記カソード側コンデンサのカソード側がグランドに接続された倍電圧回路部と、
前記アノード側スイッチング素子及び前記カソード側スイッチング素子の間の第1電圧、及び、前記アノード側コンデンサのアノード側の第2電圧をグランド基準に検出するとともに、これらの第1電圧及び第2電圧に基づいて前記各スイッチング素子のオン・オフをデジタル制御する制御回路部とを具備し、
前記制御回路が、
前記第1電圧に所定の第1バイアス電圧を与える第1バイアス回路と、
前記第2電圧に所定の第2バイアス電圧を与える第2バイアス回路とを有することを特徴とする電力供給回路。 - 前記アノード側スイッチング素子及び前記カソード側スイッチング素子の間とグランドとを接続するとともに、アノードがグランドに接続された第1ダイオードを有する第1回路部と、
前記アノード側コンデンサのアノード側と前記アノード側スイッチング素子及び前記カソード側スイッチング素子の間とを接続するとともに、アノードが前記アノード側スイッチング素子及び前記カソード側スイッチング素子の間に接続された第2ダイオードを有する第2回路部とをさらに具備することを特徴とする請求項1記載の電力供給回路。 - 前記制御回路部が、前記第1電圧が前記第2電圧より大きい場合に、前記アノード側スイッチング素子に第1オン信号を出力し、前記第1電圧がゼロより小さい場合に、前記カソード側スイッチング素子に第2オン信号を出力するように構成されていることを特徴とする請求項1又は2記載の電力供給回路。
- 前記制御回路部が、
前記第1オン信号を出力する期間を、その直前に前記第1オン信号を出力したときに前記第1電圧が前記第2電圧よりも大きくなっている期間に基づいて設定するとともに、
前記第2オン信号を出力する期間を、その直前に前記第2オン信号を出力したときに前記第1電圧がゼロよりも小さくなっている期間に基づいて設定するように構成されていることを特徴とする請求項3記載の電力供給回路。 - 入力された電圧を倍圧にして出力する回路であり、互いに直列接続されたアノード側コンデンサ及びカソード側コンデンサと、前記アノード側コンデンサ及び前記カソード側コンデンサに対して並列に設けられたアノード側スイッチング素子及びカソード側スイッチング素子とを有し、前記カソード側コンデンサのカソード側がグランドに接続された倍電圧回路部と、
前記アノード側スイッチング素子及び前記カソード側スイッチング素子の間の第1電圧、及び、前記アノード側コンデンサのアノード側の第2電圧をグランド基準に検出するとともに、これらの第1電圧及び第2電圧に基づいて前記各スイッチング素子のオン・オフをデジタル制御する制御回路部とを具備し、
前記制御回路部が、前記第1電圧が前記第2電圧より大きい場合に、前記アノード側スイッチング素子に第1オン信号を出力し、前記第1電圧がゼロより小さい場合に、前記カソード側スイッチング素子に第2オン信号を出力するように構成されており、
前記制御回路部が、
前記第1オン信号を出力する期間を、その直前に前記第1オン信号を出力したときに前記第1電圧が前記第2電圧よりも大きくなっている期間に基づいて設定するとともに、
前記第2オン信号を出力する期間を、その直前に前記第2オン信号を出力したときに前記第1電圧がゼロよりも小さくなっている期間に基づいて設定するように構成されていることを特徴とする電力供給回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004348A JP6688085B2 (ja) | 2016-01-13 | 2016-01-13 | 電力供給回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004348A JP6688085B2 (ja) | 2016-01-13 | 2016-01-13 | 電力供給回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017127101A JP2017127101A (ja) | 2017-07-20 |
JP2017127101A5 JP2017127101A5 (ja) | 2019-02-21 |
JP6688085B2 true JP6688085B2 (ja) | 2020-04-28 |
Family
ID=59364266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016004348A Expired - Fee Related JP6688085B2 (ja) | 2016-01-13 | 2016-01-13 | 電力供給回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6688085B2 (ja) |
-
2016
- 2016-01-13 JP JP2016004348A patent/JP6688085B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017127101A (ja) | 2017-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100895472B1 (ko) | 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 | |
US9853564B2 (en) | Synchronous rectifier and control circuit thereof | |
US9502976B2 (en) | Power supply circuit and control method for the same | |
US9634486B2 (en) | Dynamic power rail control for clusters of loads | |
JP6232935B2 (ja) | 電源装置及び電源装置の異常判定方法 | |
US20140285171A1 (en) | Voltage conversion circuit and switching control circuit | |
JP6018870B2 (ja) | 直流電源装置およびその制御方法 | |
JP6203688B2 (ja) | 電源回路とその制御方法 | |
JP3710454B2 (ja) | 電源装置及びその制御装置 | |
US20170070138A1 (en) | Boost converter | |
US8659274B2 (en) | Switching power supply circuit in a synchronous rectification mode for alternately turning on and off a main switching element and a subordinate switching element | |
KR101316667B1 (ko) | 전압 생성 회로 | |
JP6688085B2 (ja) | 電力供給回路 | |
JP5630895B2 (ja) | スイッチング電源回路 | |
WO2019069647A1 (ja) | スイッチの駆動回路 | |
US8786214B2 (en) | Light emitting element drive device and lighting device | |
JP5167733B2 (ja) | 昇圧型dc/dcコンバータ | |
JP2017127101A5 (ja) | ||
JP2010051116A (ja) | スイッチング電源装置、電源システム、および電子装置 | |
JP6619662B2 (ja) | スイッチングレギュレータ | |
JP6528605B2 (ja) | 電源回路、照明装置 | |
US7633277B1 (en) | System and method for testing worst case transients in a switching-mode power supply | |
JP2006246625A (ja) | スイッチング電源回路 | |
JP5594526B2 (ja) | スイッチング電源回路 | |
JP2010200519A (ja) | 昇圧チョッパ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6688085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |