JP6682587B2 - Imaging device and driving method thereof - Google Patents
Imaging device and driving method thereof Download PDFInfo
- Publication number
- JP6682587B2 JP6682587B2 JP2018174103A JP2018174103A JP6682587B2 JP 6682587 B2 JP6682587 B2 JP 6682587B2 JP 2018174103 A JP2018174103 A JP 2018174103A JP 2018174103 A JP2018174103 A JP 2018174103A JP 6682587 B2 JP6682587 B2 JP 6682587B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- type semiconductor
- electrode
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は撮像装置並びにその駆動方法に関し、特に画素の増幅トランジスタの入力ノードの容量値を変更可能とするための容量の構造に関するものである。 The present invention relates to an image pickup device and a driving method thereof, and more particularly to a structure of a capacitance for changing a capacitance value of an input node of an amplification transistor of a pixel.
従来、画素から出力される信号のダイナミックレンジを拡大するためにフローティングディフュージョン（以下、ＦＤ）への電気的な接続状態が切り替え可能となるように容量を設ける構成が知られている。 Conventionally, there is known a configuration in which a capacitor is provided so that an electrical connection state to a floating diffusion (hereinafter, FD) can be switched in order to expand a dynamic range of a signal output from a pixel.
特許文献１には、ＦＤへの容量の電気的な接続状態を切り替えるゲート電極を挟んで、一方の領域にはＦＤが配され、他方の領域には信号電荷と同導電型の半導体領域が配されている構成が記載されている。
In
特許文献１は、ゲート電極を挟んでＦＤとは反対側の活性領域には信号電荷と同導電型の半導体領域を配する構成となっている。活性領域の表面は絶縁膜で覆われており、この活性領域に配された半導体領域は、絶縁膜と界面を構成している。そして、界面を構成する半導体領域の表面の結晶欠陥によって不要電荷を生じ、この不要電荷がＦＤに注入され、ノイズとなる恐れがある。
In
そこで本発明は、このようなノイズの発生を抑制可能な撮像装置を提供することを目的とする。 Therefore, it is an object of the present invention to provide an imaging device capable of suppressing the occurrence of such noise.
本発明の撮像装置は、光電変換部と、光電変換部で生じた電荷を保持するフローティングディフュージョンと、フローティングディフュージョンに電気的に接続された増幅トランジスタと、第１ゲート電極を有し、第１ゲート電極へ供給される信号により、フローティングディフュージョンへの電気的な接続状態が切り替え可能に配された容量と、を各々が含み、各々が、接続状態を切り替えることで、増幅トランジスタの入力ノードの容量値が変更可能である複数の画素を有する撮像装置であって、複数の画素の各々は、平面視において、活性領域は絶縁体分離部によって区画されており、第１ゲート電極を挟むように配された、第１領域と、第２領域とを含む活性領域を有し、活性領域の一部であって第１ゲート電極の下部に位置する部分が容量の少なくとも一部を構成しており、第１領域には、フローティングディフュージョンの少なくとも一部を構成する第１導電型の第１半導体領域が配され、第２領域には、第１導電型とは反対導電型である第２導電型の第２半導体領域が配されており、第２半導体領域の上には、絶縁膜が配されていることを特徴とする。 An imaging device of the present invention includes a photoelectric conversion unit, a floating diffusion that holds electric charges generated in the photoelectric conversion unit, an amplification transistor electrically connected to the floating diffusion, a first gate electrode, and a first gate. the signal supplied to the electrode, a capacitor electrically connected state is arranged to be switchable to the floating diffusion, wherein the respectively, each, by switching the connection state, the capacitance value of the input node of the amplification transistor an imaging apparatus having a plurality of pixels but can be changed, each of the plurality of pixels in plan view, the active regions are partitioned by an insulator isolation portion, is disposed so as to sandwich the first gate electrode A portion having an active region including a first region and a second region, which is a part of the active region and is located below the first gate electrode. Constitutes at least a part of the capacitance, a first conductive type first semiconductor region constituting at least a part of the floating diffusion is arranged in the first region, and a second conductive type first semiconductor region is arranged in the second region. A second semiconductor region of a second conductivity type having a conductivity type opposite to that of the second semiconductor region is arranged, and an insulating film is arranged on the second semiconductor region.
本発明によれば、ノイズの発生を抑制可能な撮像装置を提供することができる。 According to the present invention, it is possible to provide an imaging device capable of suppressing the generation of noise.
図１〜図５を用いて、本発明に適用可能な撮像装置の実施形態を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。 An embodiment of an imaging device applicable to the present invention will be described with reference to FIGS. 1 to 5. Portions having the same reference numerals in the respective drawings indicate the same elements or the same regions.
図１は、本発明の実施形態の撮像装置のブロック図を示す。撮像装置１０１は、画素部１０２、駆動パルス生成部１０３、垂直走査回路１０４、信号処理部１０５、出力部１０６を有している。
FIG. 1 shows a block diagram of an image pickup apparatus according to an embodiment of the present invention. The
画素部１０２は、光を電気信号へ変換し、変換した電気信号を出力する画素を、行列状に複数有している。駆動パルス生成部１０３は、駆動パルスを生成する。そして、垂直走査回路１０４は、駆動パルス生成部１０３からの駆動パルスを受け、各画素に制御信号を供給する。信号処理部１０５は、少なくとも、複数の画素列から並列に出力された信号をシリアライズして出力部１０６に伝達する。更に信号処理部１０５は、各画素列に対応し、信号の増幅、ＡＤ変換等を行なう列回路を有していてもよい。
The
図２には、本実施形態の画素部１０２に配された１画素の等価回路の一例を示す。本実施形態では、信号電荷を電子とし、各トランジスタはＮ型のＭＯＳトランジスタとして説明する。ここでは、第１導電型をＮ型とし、第２導電型を第１導電型と反対導電型のＰ型とする。ただし、信号電荷には、ホールを用い、各トランジスタとしてＰ型のＭＯＳトランジスタを用いてもよい。
FIG. 2 shows an example of an equivalent circuit of one pixel arranged in the
また、等価回路は図２に限られるものではなく、一部の構成を複数の画素で共有してもよい。そして、本発明は、表面側から光が入射する表面照射型撮像装置、裏面側から光が入射する裏面照射型撮像装置のいずれにも適用することができる。 The equivalent circuit is not limited to that shown in FIG. 2, and a part of the configuration may be shared by a plurality of pixels. The present invention can be applied to both a front-illuminated image pickup device in which light is incident from the front surface side and a back-illuminated image pickup device in which light is incident from the rear surface side.
本実施形態の画素は、増幅トランジスタ２０５の入力ノードの容量値を変更可能に設けられた容量２０８を有する。増幅トランジスタ２０５の入力ノードは、少なくとも、ＦＤ２０３、増幅トランジスタ２０５のゲート電極及びこれらを電気的に接続する導電体を含んでいる。
The pixel of this embodiment has a
また、切り替えスイッチ２０７により、容量２０８とＦＤ２０３との電気的な接続状態と非接続状態とを切り替え可能である。容量２０８は、切り替えスイッチ２０７を介してＦＤ２０３に電気的に接続されている場合には増幅トランジスタ２０５の入力ノードの一部を構成する。
Further, the
容量２０８とＦＤ２０３とを電気的な接続状態として増幅トランジスタ２０５の入力ノードの容量値を増大させた場合には、容量２０８とＦＤ２０３とを非接続状態とした場合に比べて増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率を低くすることが可能となる。これに対して、容量２０８とＦＤ２０３とを非接続状態として増幅トランジスタ２０５の入力ノードの容量値を小さくした場合には、増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率が高くすることが可能となる。
When the
電荷電圧変換効率が相対的に低いと、増幅トランジスタ２０５の入力ノードで電圧に変換された後の電圧振幅が小さくなる。そのため、ＦＤ２０３に転送された電荷量が多い場合でも増幅トランジスタ２０５の出力信号の線形性を向上させることが可能となる。
これに対して、電荷電圧変換効率が相対的に高いと、増幅トランジスタ２０５の入力ノードで電圧に変換された後の電圧振幅が大きくなる。そのため、ＦＤ２０３に転送された電荷量が少ない場合でも増幅トランジスタ２０５の出力信号の線形性を向上させることが可能となる。
When the charge-voltage conversion efficiency is relatively low, the voltage amplitude after being converted into a voltage at the input node of the
On the other hand, when the charge-voltage conversion efficiency is relatively high, the voltage amplitude after being converted into a voltage at the input node of the
したがって、ＦＤ２０３と容量２０８との電気的な接続状態と非接続状態を切り替えることで、ダイナミックレンジの変更が可能となる。
Therefore, the dynamic range can be changed by switching between the electrically connected state and the unconnected state of the FD 203 and the
次に図２を用いて本実施形態の画素を詳細に説明する。 Next, the pixel of this embodiment will be described in detail with reference to FIG.
光電変換部２０１は、入射光量に応じた量の電荷対を光電変換により生じさせ、電子を蓄積する。転送トランジスタ２０２は光電変換部２０１で蓄積された電子をＦＤ２０３へ転送する。転送トランジスタ２０２のゲート電極には制御信号ｐＴＸが供給される。ＦＤ２０３は、転送トランジスタ２０２により転送された信号電荷を保持する。
The
増幅トランジスタ２０５は、そのゲート電極がＦＤ２０３に電気的に接続されており、転送トランジスタ２０２によってＦＤ２０３に転送された電子に基づく信号を増幅して出力する。より具体的には、ＦＤ２０３に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号が増幅トランジスタ２０５を介して画素外へ出力される。増幅トランジスタ２０５は、電流源２０９とともにソースフォロア回路を構成している。
The
リセットトランジスタ２０４は、増幅トランジスタ２０５の入力ノードの電位をリセットする。また、リセットトランジスタ２０４は、リセットトランジスタ２０４のオン期間と転送トランジスタ２０２のオン期間とを重ねることにより、光電変換部２０１の電位をリセットすることができる。リセットトランジスタ２０４のゲート電極には制御信号ｐＲＥＳが供給される。
The
選択トランジスタ２０６は、１つの信号線２１１に対して複数設けられている画素の信号を、１画素ずつもしくは複数画素ずつ出力させる。選択トランジスタ２０６のドレインは、増幅トランジスタ２０５のソースに電気的に接続され、選択トランジスタ２０６のソースは信号線２１１に電気的に接続されている。本実施形態に代えて、選択トランジスタ２０６を増幅トランジスタ２０５のドレインと、電源電圧が供給されている電源配線との間の電気経路に設けてもよい。
The
つまり、選択トランジスタ２０６は、増幅トランジスタ２０５と信号線２１１との電気的導通を制御可能な構成であればよい。選択トランジスタ２０６のゲート電極には、制御信号ｐＳＥＬが供給される。
That is, the
なお、選択トランジスタ２０６を設けずに、増幅トランジスタ２０５のソースと信号線２１１を接続し、増幅トランジスタ２０５のドレインもしくはゲート電極の電位を切り替えることにより、画素の選択状態と、非選択状態とを切り替えてもよい。
Note that the source of the
次に図３に、図２に示した撮像装置の駆動パルスの一例を示す。ここでは、本実施形態の特徴に直接関係する駆動タイミングのみについて説明する。図３（ａ）はｎ行目の駆動タイミングを示し、図３（ｂ）はｎ＋１行目の駆動タイミングを示す。 Next, FIG. 3 shows an example of drive pulses of the image pickup apparatus shown in FIG. Here, only the drive timing directly related to the features of this embodiment will be described. FIG. 3A shows the driving timing of the nth row, and FIG. 3B shows the driving timing of the (n + 1) th row.
ここで、図３の実線は容量２０８とＦＤ２０３とが接続状態となる画素、もしくは容量２０８がＦＤ２０３に接続状態となるモードにおける制御信号を示している。
Here, the solid line in FIG. 3 indicates a pixel in which the
点線は、容量２０８とＦＤ２０３とが非接続状態となる画素、もしくは非選択状態の画素、もしくは容量２０８とＦＤ２０３に非接続状態のモードにおける制御信号を示している。各制御信号がハイレベル（Ｈ）の期間において各トランジスタがオンになり、ローレベル（Ｌ）の期間に各トランジスタがオフとなる。
A dotted line indicates a control signal in a pixel in which the
図３のｐＳＥＬは、選択トランジスタ２０６のゲートに入力される制御信号である。選択される行においては、期間ｔ１−ｔ８において、ｐＳＥＬはＨレベルになる。選択されない行においては、点線のように、期間ｔ１−ｔ８において、ｐＳＥＬはＬレベルになる。
PSEL of FIG. 3 is a control signal input to the gate of the
ｐＲＥＳは、リセットトランジスタ２０４のゲートに入力される制御信号である。ｐＲＥＳがＨレベルの時、ＦＤの電位をリセットする。
pRES is a control signal input to the gate of the
ｐＴＸは、転送トランジスタ２０２のゲートに入力される制御信号である。ｐＴＸがＨレベルの時、光電変換部２０１とＦＤとを接続状態とし、Ｌレベルの時には非接続状態とする。
pTX is a control signal input to the gate of the
ｐＡＰＰは、切り替えスイッチ２０７に入力される制御信号である。ｐＡＰＰにより、容量２０８とＦＤ２０３との接続状態を切り替える。ｐＡＰＰがＨレベルの時には、容量２０８とＦＤ２０３とが接続状態となり、ｐＡＰＰがＬレベルの時には、容量２０８とＦＤ２０３とが非接続状態となる。
pAPP is a control signal input to the
まず時刻Ｔ＝ｔ１ｎにおいて、制御信号ｐＳＥＬがＬレベルから遷移し始め、所定期間経過後、Ｈレベルになる。またこの時、制御信号ｐＲＥＳがＨレベルであり、ＦＤ２０３の電位がＶＤＤになる。
First, at time T = t1 n , the control signal pSEL starts transitioning from the L level and becomes the H level after a lapse of a predetermined period. At this time, the control signal pRES is at H level, and the potential of the
次に時刻Ｔ＝ｔ２ｎにおいて、制御信号ｐＡＰＰがＬレベルから遷移し始め、所定期間経過後、Ｈレベルとなる。またこの時、制御信号ｐＳＥＬ及び制御信号ｐＲＥＳはＨレベルである。これにより容量２０８とＦＤ２０３とが電気的な接続状態になり、ＦＤ２０３及び容量２０８の電位がＶＤＤになる。なお、容量２０８とＦＤ２０３とを非接続状態とする場合には、ｐＡＰＰ（ｎ）をＬレベルのまま保持する。
Next, at time T = t2 n , the control signal pAPP starts to transition from the L level and becomes the H level after a lapse of a predetermined period. At this time, the control signal pSEL and the control signal pRES are at H level. As a result, the
次に時刻Ｔ＝ｔ３ｎにおいて、制御信号ｐＲＥＳがＨレベルから遷移し始め、所定期間経過後、Ｌレベルとなり、ＦＤ２０３及び容量２０８の電位のリセット動作が完了する。
Next, at time T = t3 n , the control signal pRES starts transitioning from the H level to the L level after a predetermined period of time, and the reset operation of the potentials of the
時刻Ｔ＝ｔ４ｎにおいて、制御信号ｐＴＸがＬレベルから遷移し始め、所定期間経過後、Ｈレベルになる。この時、光電変換部２０１とＦＤ２０３が電気的な接続状態になり、光電変換部２０１の電子がＦＤ２０３に転送される。制御信号ｐＡＰＰがＨレベルであり、容量２０８とＦＤ２０３とが接続状態であるため、転送された電子はＦＤ２０３及び容量２０８で保持される。
At time T = t4 n , the control signal pTX starts to transit from L level and becomes H level after a lapse of a predetermined period. At this time, the
時刻Ｔ＝ｔ５ｎ、制御信号ｐＴＸがＨレベルから遷移しはじめ、所定期間経過後、Ｌレベルになる。これにより、光電変換部２０１とＦＤ２０３が非接続状態になる。
At time T = t5 n , the control signal pTX starts transitioning from the H level and becomes the L level after a lapse of a predetermined period. As a result, the
時刻Ｔ＝ｔ６ｎにおいて、制御信号ｐＲＥＳがＬレベルから遷移し始め、所定期間経過後、Ｈレベルとなることで、ＦＤ２０３及び容量２０８の電位がＶＤＤとなる。
At time T = t6 n , the control signal pRES starts to transit from L level and becomes H level after a lapse of a predetermined period, so that the potentials of the
時刻Ｔ＝ｔ７ｎにおいて、制御信号ｐＡＰＰがＨレベルから遷移し始め、所定期間経過後、Ｌレベルになる。これにより、容量２０８とＦＤ２０３とが非接続状態となる。
At time T = t7 n , the control signal pAPP starts to transit from the H level and becomes the L level after a lapse of a predetermined period. As a result, the
時刻Ｔ＝ｔ８ｎにおいて、制御信号ｐＳＥＬがＨレベルから遷移し始め、所定期間経過後、Ｌレベルになる。これにより、ｎ行目の読み出しが完了する。ｎ＋１行目（図３（ｂ））以降も同様の動作が繰り返され、画素部１０２の信号読み出しが行われる。
At time T = t8 n , the control signal pSEL starts transitioning from the H level and becomes the L level after a lapse of a predetermined period. This completes the reading of the nth row. The same operation is repeated after the (n + 1) th row (FIG. 3B), and the signal reading of the
期間ｔ５ｎ−ｔ８ｎにおける信号線２１１の電圧を信号として用いることで、容量２０８が接続された状態の画素の信号を画像信号として用いることが可能となる。
By using the voltage of the
更に、必要に応じて、期間ｔ３ｎ−ｔ４ｎにおける信号線２１１の電圧を信号として用いることで、画素のノイズ信号を得ることが可能となる。このノイズ信号と前述の信号電荷との差分を取ることでノイズを低減することが可能となる。
Further, if necessary, by using the voltage of the
また、期間ｔ１ｎ−ｔ８ｎにおいて、制御信号ｐＳＥＬをＨレベルに維持している。しかし、容量２０８とＦＤ２０３とが接続された状態で増幅トランジスタ２０５の入力ノードに保持した信号を信号処理部１０５に読み出す期間だけＨレベルとしてもよい。
Further, in the period t1 n -t8 n, maintains the control signal pSEL to H level. However, the signal held at the input node of the
ＦＤ２０３と容量２０８との電気的な接続状態と非接続状態とを切り替えることを、全画素一括で行ってもよいし、各画素毎あるいは所定の画素毎に行なってもよい。例えば、カラーフィルタの色毎に容量２０８の電気的な接続状態または非接続状態をいずれかに切り替えてもよい。
Switching between the electrical connection state and the non-connection state of the
パルスがＨ（Ｌ）レベルからＬ（Ｈ）レベルへ遷移する際には一定の時間を要する。もしくは意図的に目的レベルに達するまでの時間を設ける場合もある。図３においてはあるレベルから目的レベルに到達するまでの時間を所定期間として明示しているが、これは意図的に目的レベルに達するまで所定期間を設ける場合もそうでなく本質的に生じてしまう時間のいずれであってもよい。 It takes a certain time when the pulse transits from the H (L) level to the L (H) level. Alternatively, there may be a case where a time is intentionally set until the target level is reached. In FIG. 3, the time required to reach the target level from a certain level is explicitly shown as the predetermined period, but this does not occur even when the predetermined period is intentionally provided until the target level is reached. It can be any of the hours.
次に本実施形態の画素の特徴を説明する。図４及び図５に本実施形態の撮像装置の１画素の特徴を説明するための平面模式図及び断面模式図を示す。 Next, the features of the pixel of this embodiment will be described. 4 and 5 are a schematic plan view and a schematic cross-sectional view for explaining the features of one pixel of the image pickup apparatus of the present embodiment.
図４（ａ）は、活性領域の説明を容易にするために、絶縁体分離部３００と、絶縁体分離部３００で区画された活性領域（３１３Ａ〜３１３Ｃ）を示しているが、１画素内には図４（ｂ）に示すように、図４（ａ）の活性領域に半導体領域が配され、且つ活性領域の上にゲート電極が配される。尚、図４（ｂ）では、図４（ａ）で付した活性領域の符号（３１３Ａ〜３１３Ｃ）を省略している。
FIG. 4A shows the
また、図５（ａ）及び図５（ｂ）は、図４（ｂ）のＡ−Ｂ線における断面模式図であり、容量２０８の構成例を説明する図である。
In addition, FIGS. 5A and 5B are schematic cross-sectional views taken along the line AB of FIG. 4B and are diagrams illustrating a configuration example of the
図４（ａ）及び図４（ｂ）は１画素を平面視で示した図である。後述する図５（ａ）などの断面模式図からも明らかなように、半導体基板３２０の表面側に、絶縁体分離部３００が設けられており、絶縁体分離部３００によって、活性領域は区画される。換言すると、活性領域が絶縁体分離部３００によって囲まれている。
4A and 4B are diagrams showing one pixel in a plan view. As is clear from a schematic cross-sectional view such as FIG. 5A, which will be described later, the
尚、本実施形態においては、活性領域を区画する絶縁体分離部３００を配した例を用いて説明するが、絶縁体分離部３００に代えてＰＮ接合分離部を配してもよい。
In the present embodiment, an example in which the
ここで説明する実施形態において、活性領域は、絶縁体分離部３００に区画された活性領域３１３Ａ（第１活性領域）、３１３Ｂ（第２活性領域）、３１３Ｃ（第３活性領域）を備えている。そして、第１活性領域３１３Ａと第２活性領域３１３Ｂは第１方向に沿って並んで配されている。
In the embodiment described here, the active region includes
また、第２活性領域３１３Ｂは、平面視において、第１方向よりも、第１方向に直交する第２方向（典型的には第１方向と直交する方向）に長い形状を有している。そして、第２活性領域３１３Ｂと第３活性領域３１３Ｃとが第２方向に沿って、並んで配されている。なお、本実施例では、基準電位が供給される領域として第３活性領域３１３Ｃを配したが、配さなくてもよい。
In addition, the second
各活性領域（３１３Ａ、３１３Ｂ、３１３Ｃ）の表面は、絶縁膜３１６で覆われている。そのため、電極、ゲート電極（以下電極等）は各活性領域の上部に、絶縁膜３１６の一部を介して配されている。この絶縁膜３１６は、例えば酸化シリコンにより構成される。この絶縁膜３１６をＣＶＤ法によって成膜した場合、絶縁体分離部３００の表面にも絶縁膜３１６が配される。一方で熱酸化法によって絶縁膜３１６を配する場合には、絶縁体分離部３００の表面に絶縁膜３１６は実質的に配されない。これに対し、ＰＮ接合分離部によって、活性領域を区画した際には、どちらの方法で絶縁膜３１６を構成してもＰＮ接合分離部の上に絶縁膜３１６が配される。
The surface of each active region (313A, 313B, 313C) is covered with an insulating
また、電極等の下部に位置しない活性領域は、その表面の少なくとも一部が、電極等の下部に位置する絶縁膜と異なる絶縁膜が配されていてもよい。異なる絶縁膜とは例えば電極等の下部に位置する絶縁膜を形成した後に、電極等の下部以外の絶縁膜を除去した後、別の絶縁膜を形成するような場合である。 Further, in the active region not located under the electrode or the like, at least a part of the surface thereof may be provided with an insulating film different from the insulating film located under the electrode or the like. The different insulating film is, for example, a case in which after forming an insulating film located under the electrode or the like, another insulating film is formed after removing the insulating film other than under the electrode or the like.
以下では、電極等の下部に位置する絶縁膜と、電極等の下部以外に位置する、活性領域の表面に配される絶縁膜とが、同一の絶縁膜の場合について説明する。 In the following, a case will be described in which the insulating film located below the electrodes and the like and the insulating film located outside the electrodes and located on the surface of the active region are the same insulating film.
図４（ｂ）に示すように、第１活性領域３１３Ａには、第２方向に沿って光電変換部２０１、ゲート電極４０２、Ｎ型半導体領域（第３半導体領域）３０３Ａが配される。また、第１活性領域３１３Ａの上には、絶縁膜３１６を介してゲート電極４０２が配されており、第２活性領域３１３Ｂの上には、絶縁膜３１６を介して電極４０４が配されている。
As illustrated in FIG. 4B, the
そして、図４（ｂ）のように第２活性領域３１３Ｂは、平面視において電極４０４を挟むように、第１領域３２３と、第２領域３２４を有している。
Then, as shown in FIG. 4B, the second
第１領域３２３には、ＦＤ２０３の少なくとも一部を構成するＮ型半導体領域（第１半導体領域）３０３Ｂが配されている。
In the
そして、第２領域３２４には、絶縁膜３１６と界面を構成するＰ型半導体領域３１２（第２半導体領域）が配されている。
Then, in the
ＦＤ２０３は、第１半導体領域３０３Ｂと第１活性領域３１３Ａに配された第３半導体領域３０３Ａとを有する。
The
図５（ａ）は図４（ｂ）のＡ−Ｂ線における断面模式図であり、電極４０４を挟んで、第１領域３２３と第２領域３２４が配されている。この第１領域３２３には、Ｎ型半導体領域３０３Ｂが配されている。そして、第２領域３２４には、絶縁膜３１６と界面を構成するＰ型半導体領域３１２が配されている。また、第１半導体領域（３０３Ｂ）も絶縁膜３１６と界面を構成している。
FIG. 5A is a schematic sectional view taken along the line AB of FIG. 4B, in which the
図５（ａ）の例では、電極４０４の下部の半導体領域には、絶縁膜３１６を介して印加される電界によって、電極４０４の下部の活性領域の表面に配されたＰ型半導体領域３１２が反転して電荷蓄積領域となる表面型ＭＯＳ容量を構成する。これによって図２の容量２０８が構成される。その他の実施形態を実施例で後述する。
In the example of FIG. 5A, the P-
さらに、電極４０４は、図２の切り替えスイッチ２０７に含まれる。電極４０４に印加される制御信号ｐＡＰＰによって後述する容量２０８のＦＤ２０３に対する電気的な接続状態と非接続状態とを切り替えることができる。
Further, the
容量２０８では、電極４０４の下部の活性領域の表面に電位の井戸が生じ、その部分に電子が蓄積される。ただし、この電位の井戸に上述の第２領域３２４の表面からの電子が混入することで、容量２０８をＦＤ２０３に対して接続状態とした際に、ＦＤ２０３にノイズを混入してしまう恐れがある。
In the
そこで、第２領域３２４に、その上部に絶縁膜３１６が配されたＰ型半導体領域３１２を配することで、上述のノイズとなりうる電子がＰ型半導体領域３１２の多数キャリアである正孔と再結合する。これにより、Ｎ型半導体領域３０３Ｂに混入する電子を減らすことができ、ノイズを低減することが可能となる。より好ましくは、Ｐ型半導体領域３１２は絶縁膜３１６と界面を構成するのがよい。
Therefore, by arranging the P-
また、活性領域と絶縁体分離部３００の界面では、主に酸化シリコンで構成される絶縁体分離部３００と、半導体基板３２０の主の構成要素であるシリコンとの膨張係数の違いなどにより、欠陥が生じ、不要電荷を生じる恐れがある。
In addition, at the interface between the active region and the
そのため、第２領域３２４には、活性領域と絶縁膜３１６との界面から少なくとも絶縁体分離部３００の底の深さまでＰ型半導体領域４１２を配するのがよい。これによって、容量２０８と絶縁体分離部３００をオフセットし、絶縁体分離部３００から生じるノイズを低減することが可能となる。
Therefore, in the
本実施形態では、表面型ＭＯＳ容量を用いて説明したが、図５（ｂ）のように、電極４０４の下部の活性領域の表面にＮ型半導体領域を配して、埋め込み型のＭＯＳ容量とすることもできる。
Although the present embodiment has been described using the surface type MOS capacitor, as shown in FIG. 5B, an N type semiconductor region is arranged on the surface of the active region below the
また、本実施形態では、第２領域３２４に、Ｐ型半導体領域としてＰウェルを構成するＰ型半導体領域３１２を配した例を示した。ただし、第２領域３２４に配されるＰ型半導体領域の深さは特に限定されるものではない。したがって、第２領域３２４の絶縁膜３１６との界面を構成する領域以外の領域がＮ型半導体領域となっていてもよい。即ち、第２領域３２４に設けられたＰ型半導体領域の下にＮ型半導体領域が設けられていてもよい。
Further, in the present embodiment, an example is shown in which the P-
また、ここでは、Ｐ型半導体領域３１２の上に配される絶縁膜３１６を電極４０４の下部に位置する絶縁膜３１６と同じ絶縁膜として説明した。しかし、例えば層間絶縁膜のように、電極の下部に位置する絶縁膜３１６とは異なった絶縁膜がＰ型半導体領域３１２の上に配されてもよい。
In addition, here, the insulating
さらに、本実施形態では、光電変換部２０１が配される活性領域３１３Ａと、容量２０８が配される活性領域３１３Ｂとを別の活性領域としたが、必ずしもそれぞれが別の活性領域である必要はなく、同一活性領域としてもよい。
Furthermore, in the present embodiment, the
以下、本実施形態で説明した撮像装置の具体的な実施例を説明する。 Specific examples of the image pickup apparatus described in the present embodiment will be described below.
（実施例１）
図６に本実施例の撮像装置の１画素の特徴を説明するための平面模式図及び断面模式図を示す。図１〜５と同様の機能を有する部分には同様の符号を付し詳細な説明を省略する。本実施例において、第２半導体領域に該当するのはＰ型半導体領域４０５である。Ｐ型半導体領域４０５は、Ｐ型のウェルを構成するＰ型半導体領域４１２に配される。
(Example 1)
FIG. 6 shows a schematic plan view and a schematic cross-sectional view for explaining the features of one pixel of the image pickup apparatus of this embodiment. Portions having the same functions as those in FIGS. 1 to 5 are denoted by the same reference numerals and detailed description thereof will be omitted. In this embodiment, the P-
図６（ａ）は本実施例の撮像装置の１画素の平面模式図を示す。本実施例の活性領域の構成は、実施形態の図４（ａ）で示した活性領域（３１３Ａ、３１３Ｂ、３１３Ｃ）と同様に、絶縁体分離部３００によって区画されている。
FIG. 6A shows a schematic plan view of one pixel of the image pickup apparatus of this embodiment. The structure of the active region of the present example is partitioned by the
また、本実施例では、実施形態で説明した図４（ｂ）の構成と同様に、平面視において、第２活性領域３１３Ｂは、電極４０４を挟んで配された、第１領域３２３と第２領域３２４を含んでいる。そして、Ｎ型半導体領域３０３Ｂが第１領域３２３に配され、Ｐ型半導体領域４０５が第２領域３２４に配されている。Ｐ型半導体領域４０５は、Ｐ型半導体領域４０５の下部に配されたＰ型半導体領域４１２よりも不純物濃度が高い。
In addition, in the present example, similarly to the configuration of FIG. 4B described in the embodiment, in plan view, the second
活性領域３１３Ａには、第１方向に直交する第２方向に沿って、光電変換部２０１、ゲート電極４０２、Ｎ型半導体領域３０３Ａが配されている。そして、活性領域３１３Ｂには、第２の方向に沿って、Ｎ型半導体領域４０６、ゲート電極４０７、Ｎ型半導体領域４０８、ゲート電極４０９、Ｎ型半導体領域４１０、ゲート電極４１１、Ｎ型半導体領域３０３Ｂ、電極４０４、Ｐ型半導体領域４０５が配されている。
In the
ここで、活性領域３１３Ａに配されているＮ型半導体領域３０３Ａと活性領域３１３Ｂに配されているＮ型半導体領域３０３Ｂ及びＮ型半導体領域３０３Ｂに電気的に接続される容量２０８、ゲート電極４０９は導電体によって接続されている。ＦＤ２０３はＮ型半導体領域３０３Ａ、３０３Ｂを有している。
Here, the
次に図６（ｂ）は図６（ａ）のＣ−Ｄ線に沿った断面模式図、図６（ｃ）は図６（ａ）のＡ−Ｂ線に沿った断面模式図である。まず図６（ｂ）について説明する。 Next, FIG. 6B is a schematic sectional view taken along the line C-D of FIG. 6A, and FIG. 6C is a schematic sectional view taken along the line AB of FIG. 6A. First, FIG. 6B will be described.
光電変換部２０１は、Ｎ型半導体領域４０１とＰ型半導体領域４１２により構成されるＰＮ接合を有している。本実施例では光電変換部２０１はフォトダイオードである。またＮ型半導体領域４０１の表面にＰ型半導体領域４１５が配されることで埋め込み型のフォトダイオードを構成している。ここでＮ型半導体領域４０１は各トランジスタのソース、ドレインを構成する半導体領域に比べ、絶縁膜３１６に対して深い位置まで配されている。
The
図２の転送トランジスタ２０２は、ドレインとなるＮ型半導体領域４０１、ゲート電極４０２、ソース領域となるＮ型半導体領域３０３Ａにより構成される。
The
次に、図６（ｃ）に示した、活性領域３１３Ｂについて説明する。
Next, the
図２のリセットトランジスタ２０４は、ソース領域となるＮ型半導体領域３０３Ｂ、ゲート電極４１１、ドレイン領域となるＮ型半導体領域４１０により構成される。図２のリセットトランジスタ２０４は、ソース領域となるＮ型半導体領域３０３Ｂ、ゲート電極４１１、ドレイン領域となるＮ型半導体領域４１０により構成される。図２の増幅トランジスタ２０５は、ドレイン領域となるＮ型半導体領域４１０、ゲート電極４０９、ソース領域となるＮ型半導体領域４０８により構成される。図２の選択トランジスタ２０６は、ドレイン領域となるＮ型半導体領域４０８、ゲート電極４０７、ソース領域となるＮ型半導体領域４０６により構成される。
The
そして、第３活性領域３１３ＣにはＰ型半導体領域４１４が配されている。このＰ型半導体領域４１４には、ウェルを構成するＰ型半導体領域４１２に所定の電位を供給するコンタクトプラグが接続されている。このような構成により、Ｐ型半導体領域４１２の電位変化を抑制することができる。所定の電圧とは例えば接地電位である。
The P-
そして、図２の切り替えスイッチ２０７は、電極４０４を含み、電極４０４に供給される電圧により、容量２０８のＦＤに対する電気的な接続状態と非接続状態とを切り替える。
The
本実施例で第２領域３２４には、絶縁膜３１６と界面を構成するＰ型半導体領域４０５が配されている。
In the present embodiment, the
さらに、第２領域３２４には、Ｐ型半導体領域４０５の下には、少なくとも絶縁体分離部３００の底の深さまで、Ｐ型半導体領域４１２が配されている。この時、Ｐ型半導体領域４１２は、Ｐウェルで構成されてもよい。また、Ｎウェルの上にＰ型半導体領域４１２が配されていてもよい。
Furthermore, in the
ここで、絶縁体分離部３００の底とは、絶縁体分離部３００がＰ型半導体領域４１２と界面を構成する深さであって最も深い位置のことである。
Here, the bottom of the
上述したようにＰ型半導体領域４０５の不純物濃度は、Ｐ型半導体領域４１２の不純物濃度よりも高い。このような構成とすることにより、容量２０８に近接する部分（第２領域３２４の表面近傍）のＰ型の不純物濃度が図５（ａ）や図５（ｂ）の構成に比べて高くすることができる。そのため、Ｐ型半導体領域４０５を設けずに、Ｐ型半導体領域４１２が絶縁膜３１６と界面を構成した形態よりも、半導体領域の表面の結晶欠陥によるノイズを低減することが可能となる。
As described above, the impurity concentration of the P-
Ｐ型半導体領域４０５を形成する方法としては、例えば、電極４０４をマスクとして用いて、予め設けられたＰ型半導体領域４１２の一部の領域にイオン注入をすることで形成することができる。
As a method for forming the P-
以上のことから、本実施例によれば、絶縁膜３１６との界面の結晶欠陥によるノイズを低減するとともに、絶縁体分離部３００から生じるノイズを低減することが可能となる。
From the above, according to the present embodiment, it is possible to reduce the noise caused by the crystal defects at the interface with the insulating
（実施例２）
図７に本実施例の撮像装置の１画素の特徴を説明するための平面模式図及び断面模式図を示す。図１〜６と同様の機能を有する部分には同様の符号を付し詳細な説明を省略する。
(Example 2)
FIG. 7 shows a schematic plan view and a schematic cross-sectional view for explaining the features of one pixel of the image pickup apparatus of this embodiment. Portions having the same functions as those in FIGS. 1 to 6 are denoted by the same reference numerals and detailed description thereof will be omitted.
図７（ａ）は本実施例の撮像装置の１画素の平面模式図である。本実施例では、平面視で、第２領域３２４に、Ｐ型半導体領域４１２を形成し、Ｐ型半導体領域５０５が電極４０４に対してオフセットするようにＰ型半導体領域４１２の表面に配される。この、Ｐ型半導体領域５０５が電極４０４に対してオフセットした領域をオフセット領域５１８とした時、オフセット領域５１８を間に挟んで、Ｐ型半導体領域５０５が設けられている点が実施例１と異なる。
FIG. 7A is a schematic plan view of one pixel of the image pickup apparatus of this embodiment. In this embodiment, in plan view, the P-
このため、本実施例では，オフセット領域５１８とＰ型半導体領域５０５とが、第２領域３２４に配されている。
Therefore, in this embodiment, the offset
図７（ｂ）は図７（ａ）のＡ−Ｂ線に沿った断面模式図である。前述したオフセット領域５１８は、Ｐ型半導体領域５０５よりも不純物濃度の低いＰ型半導体領域４１２で構成されている。
FIG. 7B is a schematic sectional view taken along the line AB of FIG. The offset
図３を用いて、オフセット領域５１８を設ける理由を説明する。
The reason for providing the offset
図３の時刻ｔ２ｎから時刻ｔ７ｎの期間では、制御信号ｐＡＰＰがハイレベルである。そのため、切り替えスイッチ２０７の電極４０４の電位はハイレベルになっている。
During the period from time t2 n to time t7 n in FIG. 3, the control signal pAPP is at high level. Therefore, the potential of the
それに対してＰ型半導体領域４１２の電位は、接地レベルになるように構成されているため、Ｐ型半導体領域５０５の電位も接地レベルに近い電位となっている。したがって、切り替えスイッチ２０７の電極４０４とＰ型半導体領域５０５との間に高電界が生じる。ただし、実際には、例えば、電極４０４の下部のＰ型半導体領域４１２が反転して、表面型ＭＯＳ容量を構成したりと、必ずしもＰ型半導体領域４１２のすべての領域が同一の接地電位になるとは限らない。
On the other hand, since the potential of the P-
この時に、高電界が印加される領域にノイズとなる電荷が存在するとホットキャリア増幅と呼ばれる現象が生じる可能性がある。ホットキャリア増幅が生じると、Ｎ型半導体領域３０３Ｂへ電荷が混入し、これがノイズとなる。このホットキャリア増幅を抑制するためには切り替えスイッチ２０７の電極４０４とＰ型半導体領域５０５との間の電界を緩和すればよい。
At this time, if there is a noise charge in a region to which a high electric field is applied, a phenomenon called hot carrier amplification may occur. When hot carrier amplification occurs, charges are mixed into the N-
そこで、本実施例においては、電極４０４とＰ型半導体領域５０５との間に、Ｐ型半導体領域５０５よりも不純物濃度の低いＰ型半導体領域４１２（オフセット領域５１８）を設けている。このような構成によって、電極４０４とＰ型半導体領域５０５の間にＰ型半導体領域４１２（オフセット領域５１８）を設けない場合に比べて広い空乏層が広がる。そのため、電極４０４とＰ型半導体領域５０５の間の電界を緩和することが出来る。
Therefore, in this embodiment, a P-type semiconductor region 412 (offset region 518) having an impurity concentration lower than that of the P-
電極４０４との間にオフセット領域５１８を設けてＰ型半導体領域５０５を配する方法としては、例えば、電極４０４の側壁に絶縁体で形成したサイドスペーサを用いる方法がある。具体的には、サイドスペーサをマスクとして用いて、予め設けられたＰ型半導体領域４１２にイオン注入することで、電極４０４との間にＰ型半導体領域４１２を挟んで、Ｐ型半導体領域５０５を配することができる。
As a method of providing the offset
したがって、本実施例によれば、ホットキャリア増幅の発生を抑制し、更にノイズを減らすことが出来る。 Therefore, according to this embodiment, it is possible to suppress the occurrence of hot carrier amplification and further reduce noise.
（実施例３）
図８に本実施例の撮像装置の１画素の特徴を説明するための平面模式図及び断面模式図を示す。図１〜７と同様の機能を有する部分には同様の符号を付し詳細な説明を省略する。
(Example 3)
FIG. 8 shows a schematic plan view and a schematic cross-sectional view for explaining the features of one pixel of the image pickup apparatus of the present embodiment. Portions having the same functions as those in FIGS. 1 to 7 are designated by the same reference numerals, and detailed description thereof will be omitted.
図８（ａ）は、本実施例の撮像装置の１画素の平面模式図である本実施例では実施例２のオフセット領域５１８にＰ型半導体領域６１９を配している点が実施例２と相違する。つまり、本実施例では、平面視において、第２領域３２４において、Ｐ型半導体領域６０５が、電極４０４との間に、不純物濃度がＰ型半導体領域４１２の不純物濃度よりも高いＰ型半導体領域６１９を間に挟んで、設けられている点が実施例２と相違する。
FIG. 8A is a schematic plan view of one pixel of the image pickup apparatus of this embodiment. In this embodiment, the P-
図８（ｂ）は図８（ａ）のＡ−Ｂ線に沿った断面模式図である。 FIG. 8B is a schematic sectional view taken along the line AB of FIG.
前述したＰ型半導体領域６１９は、Ｐ型半導体領域４１２よりも不純物濃度が高く、Ｐ型半導体領域６０５よりも不純物濃度が低い領域である。
The P-
このように第２領域３２４に、Ｐ型半導体領域６０５と電極４０４の間にＰ型半導体領域６１９を配することで、Ｐ型半導体領域６１９を低濃度の電界緩和領域とし、Ｐ型半導体領域６０５とゲート電極間の電界を緩和することができる。このような構造をＬＤＤ構造という。これにより、ホットキャリア増幅を抑制することができ、信頼性および耐圧を向上させることができる。
By thus disposing the P-
更に周辺回路にＬＤＤ構造を有するＰＭＯＳトランジスタを設けた場合には、本実施例のＰ型半導体領域６０５及びＰ型半導体領域６１９と周辺回路のＰＭＯＳトランジスタのソース及びドレインを形成する不純物イオン注入工程を同一工程にしてもよい。
Further, when a PMOS transistor having an LDD structure is provided in the peripheral circuit, an impurity ion implantation process for forming the P-
本実施例の画素がこのような構造を形成することで、本実施例の構成を適応した画素の製造工程において、特段の製造プロセス工程を増やすことなく、周辺回路と一緒に画素を形成することが可能となる。 By forming such a structure in the pixel of this embodiment, it is possible to form the pixel together with the peripheral circuit in the manufacturing process of the pixel to which the structure of this embodiment is applied, without increasing the manufacturing process. Is possible.
ここで周辺回路領域とは、半導体基板３２０上の、複数の画素が配列された領域の周辺部に配された領域を言う。この周辺回路領域には、先に説明した制御信号ｐＳＥＬ、ｐＲＥＳ、ｐＴＸ、ｐＡＰＰなどを出力する制御回路が設けられている。また周辺回路領域には、複数の画素から図２に示す信号線２１１を通して出力された信号を、サンプリングしたり、出力したりする回路が設けられている。これは以下の実施例においても同様である。
Here, the peripheral circuit region refers to a region arranged in the peripheral portion of a region where a plurality of pixels are arranged on the
本実施例では、Ｐ型半導体領域６０５と電極４０４の間にＰ型半導体領域６０５よりも不純物濃度の低く、Ｐ型半導体領域４１２よりも不純物濃度の高いＰ型半導体領域６１９を設けた。前述した実施例２と同様に容量２０８の電極４０４とＰ型半導体領域６０５との間の電界を緩和することが可能であり、ホットキャリア増幅を抑制し、ノイズを抑制することが出来る。
In this embodiment, a P-
（実施例４）
図９に本実施例の撮像装置の１画素の特徴を説明するための平面模式図及び断面模式図を示す。図１〜８と同様の機能を有する部分には同様の符号を付し詳細な説明を省略する。
(Example 4)
FIG. 9 shows a schematic plan view and a schematic cross-sectional view for explaining the features of one pixel of the image pickup apparatus of the present embodiment. Portions having the same functions as those in FIGS. 1 to 8 are designated by the same reference numerals, and detailed description thereof will be omitted.
図９（ａ）は本実施例の撮像装置の１画素の平面模式図である。本実施例では、平面視において、第２領域３２４において、Ｎ型半導体領域３０３Ｂが第１領域３２３に配され、不純物濃度がＰ型半導体領域４１２の不純物濃度よりも高いＰ型半導体領域７０５が第２領域３２４に配されている点は実施例１と同様であるが、Ｐ型半導体領域７０５の下にＮ型半導体領域７１７を配している点が実施例１と相違する。図９（ｂ）は図９（ａ）のＡ−Ｂ線に沿った断面模式図である。
FIG. 9A is a schematic plan view of one pixel of the image pickup apparatus of this embodiment. In the present embodiment, in plan view, in the
図９（ｂ）に示すように、本実施例では、Ｐ型半導体領域７０５の下に、Ｐ型半導体領域７０５と界面を構成するＮ型半導体領域７１７が設けられている。このＮ型半導体領域７１７が、前述した表面型ＭＯＳ容量又は、埋め込み型のＭＯＳ容量に電気的に接続される。そして、Ｎ型半導体領域７１７が構成するＰＮ接合容量は、容量２０８の一部を構成する。
As shown in FIG. 9B, in this embodiment, an N-
なお、Ｐ型半導体領域７０５とＮ型半導体領域７１７は、第２領域３２４にイオン注入することによりＰ型半導体領域７０５とＮ型半導体領域７１７とを深さ方向にこの順に配する。
The P-
本実施例では、第２領域３２４に配されたＰ型半導体領域７０５は、必ずしもＰ型半導体領域４１２よりも不純物濃度が高くなくてもよい。その場合には、Ｐ型半導体領域７０５をＰウェルであるＰ型半導体領域４１２で置き換えることができる。
In this embodiment, the P-
（実施例５）
図１０に本実施例の撮像装置の１画素の特徴を説明するための平面模式図及び断面模式図を示す。図１〜９と同様の機能を有する部分には同様の符号を付し詳細な説明を省略する。
(Example 5)
FIG. 10 shows a schematic plan view and a schematic cross-sectional view for explaining the features of one pixel of the image pickup apparatus of the present embodiment. Portions having the same functions as those in FIGS. 1 to 9 are designated by the same reference numerals, and detailed description thereof will be omitted.
図１０（ａ）は本実施例の撮像装置の１画素の平面模式図である。図１０（ｂ）は図１０（ａ）のＡ−Ｂ線に沿った断面模式図である。本実施例の活性領域３１３Ａ〜３１３Ｃは、図１０（ｃ）に示すように、第１活性領域３１３Ａの形状が実施例１〜４の第１活性領域３１３Ａと異なっている。そして、第１活性領域３１３Ａに、電極４０４と第２領域３２４が配されている点が実施例１〜実施例４と相違する。本実施例では、第１活性領域３１３Ａに、電極４０４を挟んで、Ｎ型半導体領域３０３ＡとＰ型半導体領域８０５が配されている。Ｎ型半導体領域３０３Ａが配される領域が第１領域３２３に対応し、Ｐ型半導体領域８０５が配される領域が第２領域３２４に対応する。
FIG. 10A is a schematic plan view of one pixel of the image pickup apparatus of this embodiment. FIG. 10B is a schematic sectional view taken along the line AB of FIG. In the
本実施例では、第１活性領域３１３Ａに、光電変換部２０１、Ｎ型半導体領域３０３Ａ、電極４０４、Ｐ型半導体領域８０５が配される。また、第２活性領域３１３Ｂには、Ｎ型半導体領域４０６、ゲート電極４０７、Ｎ型半導体領域４０８、ゲート電極４０９、Ｎ型半導体領域４１０、ゲート電極４１１、Ｎ型半導体領域３０３Ｂが配される。第３活性領域３１３Ｃには、Ｐ型半導体領域４１４が配され、このＰ型半導体領域４１４には、Ｐ型半導体領域４１２に電位を供給するコンタクトプラグが接続されている。
In this embodiment, the
本実施例では、ＦＤ２０３はＮ型半導体領域３０３Ａ、３０３Ｂとを有する。
In this embodiment, the
以上、具体的な実施例を挙げて本発明の説明を行ったが、本発明は上記実施の形態に制限されるものではなく、本発明の目的および範囲から離脱することなく、様々な変更及び変形が可能である。 Although the present invention has been described with reference to specific examples, the present invention is not limited to the above-described embodiments, and various modifications and changes can be made without departing from the object and scope of the present invention. Deformation is possible.
たとえば、絶縁体分離部３００と活性領域の界面にチャネルストップ領域とよばれる高濃度の半導体領域が設けられる場合がある。これによってＮ型のデバイス間のチャネル形成を抑制する場合には、Ｐ型の高濃度の半導体領域が用いられ、Ｐ型のデバイス間のチャネル形成を抑制する場合には、Ｎ型の高濃度の半導体領域が用いられる。上述の各実施例においては、光電変換部２０１、容量２０８、画素のトランジスタはＮ型のデバイスであるため、チャネルストップ領域はＰ型の半導体領域が用いられる。
For example, a high-concentration semiconductor region called a channel stop region may be provided at the interface between the
上述の各実施例においてもこのようなチャネルストップ領域を設けてもよい。その場合には、Ｐ型半導体領域３１２、４０５、４１２，５０５，６０５，７０５，８０５と絶縁体分離部３００との界面にＰ型のチャネルストップ領域を設けてもよい。このような構成にすることで、絶縁体分離部３００から生じるノイズを低減することも可能となる。これは他の実施例においても同様である。
Such a channel stop region may be provided in each of the above embodiments. In that case, a P-type channel stop region may be provided at the interface between the P-
（実施例６）
図１１に本実施例の撮像装置の１画素の特徴を説明するための平面模式図及び断面模式図を示す。また、図１２に駆動タイミング図を示す。図１〜１０と同様の機能を有する部分には同様の符号を付し詳細な説明を省略する。
(Example 6)
FIG. 11 shows a schematic plan view and a schematic cross-sectional view for explaining the characteristics of one pixel of the image pickup apparatus of this embodiment. Further, FIG. 12 shows a drive timing chart. Portions having the same functions as those in FIGS. 1 to 10 are denoted by the same reference numerals and detailed description thereof will be omitted.
図１１（ａ）は１画素の平面模式図である。本実施例では、第３活性領域３１３Ｃが配されていない点が実施例１から５と異なる点である。
FIG. 11A is a schematic plan view of one pixel. This embodiment is different from the first to fifth embodiments in that the third
図１１（ｂ）は図１１（ａ）のＡ−Ｂ線に沿った断面模式図である。 FIG. 11B is a schematic sectional view taken along the line AB of FIG.
本実施例では、Ｐ型半導体領域９０５には、基準電位が供給されたコンタクトプラグが絶縁膜３１６を貫通してＰ型半導体領域９０５に接続される。この構成により、実施例１〜５で用いていたＰ型のウェル領域４１２に基準電位を供給するためのＰ型半導体領域４１４と、第２領域３２４に配されたＰ型半導体領域（４０５〜８０５）とを共通にし、Ｐ型半導体領域９０５とする構成である。
In this embodiment, in the P-
なお、この構成はすべての実施例に適応可能である。これによって第３活性領域３１３Ｃを設けないことで、平面レイアウトを縮小できるため、容量２０８、もしくは光電変換部２０１の平面視における面積を増大させることが可能となる。
Note that this configuration can be applied to all the embodiments. Accordingly, since the planar layout can be reduced by not providing the third
例えば、本実施例では電極４０４の面積を拡大することで、容量２０８の容量値を増加させることが出来る。そのため、容量２０８をＦＤ２０３に電気的に接続した時に、増幅トランジスタ２０５の入力ノードの容量値を増加させることが可能となり、ダイナミックレンジをより拡大することが可能である。
For example, in this embodiment, the capacitance value of the
また、光電変換部２０１を拡大した場合は飽和信号量の増大が可能となる。また、増幅トランジスタ２０５を拡大した場合は、１／ｆノイズを低減し、画質を向上させることが可能となる。
Further, when the
（駆動方法の変形例）
図１２に記載の駆動方法の変形例について説明する。図１２（ａ）、（ｂ）は、容量２０８を非接続状態とした際のＫ行目の画素の駆動タイミングと、Ｋ＋１行目の画素の駆動タイミングの一例を示す。図３の駆動タイミング図とは、所望の蓄積時間の信号を得るために光電変換部２０１の電荷をリセットする動作である時刻ｔ１ｋから時刻ｔ２ｋが追加されている点で異なる。
(Modification of driving method)
A modified example of the driving method shown in FIG. 12 will be described. 12A and 12B show an example of the drive timing of the pixel on the Kth row and the drive timing of the pixel on the K + 1th row when the
図１２（ａ）において、光電変換部２０１に信号を蓄積している期間であるｔ２ｋからｔ６ｋの期間に、光電変換部２０１にノイズとなる電荷が混入してしまう場合がある。
これを抑制するために、本実施例では時刻ｔ２ｋから時刻ｔ４ｋの期間でｐＡＰＰ（ｋ）をＨｉｇｈレベルとし、容量２０８をリセットする。
In FIG. 12A, electric charge that becomes noise may be mixed in the
In order to suppress this, in this embodiment, pAPP (k) is set to High level during the period from time t2 k to time t4 k , and the
この駆動制御により、Ｐ型半導体領域９０５でノイズとなる電子が生じた場合に、光電変換部２０１よりも近傍にあり、且つ高いポテンシャルにリセットされているＮ型半導体領域３０３Ｂへと電子を誘導する。それによって、光電変換部２０１へ暗電流が混入することを抑制できる。
By this drive control, when an electron that causes noise is generated in the P-
なお、容量２０８を動作状態とし、Ｎ型半導体領域３０３Ｂの容量値を増大させることでダイナミックレンジを拡大した状態で、信号を読み出す際には時刻ｔ４ｋでｐＡＰＰ（ｋ）をローレベルにしなくてもいい。
Note that when the
本変形例は上述の全ての実施例に共通して適用可能な駆動方法である。特に、実施例６には、適用するほうがよい。なぜならば、実施例６では、Ｐ型半導体領域４０５にコンタクトプラグが接続され、その部分において、ノイズと成る電子が発生する場合があるからである。このようなノイズに対し本変形例を適用することで、更にノイズを低減させることが可能となる。
This modification is a driving method applicable to all the above-described embodiments. In particular, it is better to apply it to the sixth embodiment. This is because, in the sixth embodiment, the contact plug is connected to the P-
３０３Ｂ 第１半導体領域
３１２ 第２半導体領域
３１６ 絶縁膜
３２３ 第１領域
３２４ 第２領域
４０４ ゲート電極
303B
Claims (10)
前記光電変換部で生じた電荷を保持するフローティングディフュージョンと、
前記フローティングディフュージョンに電気的に接続された増幅トランジスタと、
電極を有し、前記電極へ供給される信号により、前記フローティングディフュージョンへの電気的な接続状態が切り替え可能に配された容量と、を含み、
前記接続状態を切り替えることで、前記増幅トランジスタの入力ノードの容量値が変更可能である画素を有する撮像装置であって、
前記画素は、平面視において、前記電極を挟むように配された、第１領域と、第２領域とを含む活性領域を有し、
前記活性領域は、絶縁体分離部により区画されており、
前記活性領域の一部であって前記電極の下に位置する部分が前記容量の少なくとも一部を構成しており、
前記第１領域には、前記フローティングディフュージョンの少なくとも一部を構成する第１導電型の第１半導体領域が配され、
前記第２領域には、前記第１導電型とは反対導電型である第２導電型の第２半導体領域と、前記第２半導体領域の下部に配された前記第２導電型の第４半導体領域と、が配されており、
前記第２半導体領域の上に、絶縁膜が配されており、
前記絶縁膜を貫通したコンタクトプラグが、前記第２半導体領域に接続されており、
前記コンタクトプラグには接地電位が供給されていることを特徴とする撮像装置。 A photoelectric conversion unit,
A floating diffusion that holds the charge generated in the photoelectric conversion unit,
An amplification transistor electrically connected to the floating diffusion,
An electrode, by a signal supplied to the electrode, seen including and a capacitor electrically connected state is arranged to be switchable to said floating diffusion,
By switching the pre SL connected state, an image pickup apparatus having an image element capacitance value can be changed at the input node of the amplifying transistor,
The picture element in plan view, arranged so as to sandwich the electrode having an active region comprising a first region and a second region,
The active region is partitioned by an insulator separating portion,
A portion of the active region, which is located under the electrode, constitutes at least a portion of the capacitance,
A first conductive type first semiconductor region forming at least a part of the floating diffusion is disposed in the first region;
In the second region, a second semiconductor region of a second conductivity type opposite to the first conductivity type, and a fourth semiconductor of the second conductivity type disposed below the second semiconductor region. Area and are arranged,
An insulating film is disposed on the second semiconductor region ,
A contact plug penetrating the insulating film is connected to the second semiconductor region,
An image pickup device, wherein a ground potential is supplied to the contact plug .
平面視において、
前記第１活性領域と前記第２活性領域とが第１方向に沿って並んで配されており、
前記第２活性領域には前記第１方向に直交する第２方向に沿って前記第１半導体領域と前記第２半導体領域が配され、前記第２活性領域の上には、前記第１半導体領域と前記第２半導体領域に挟まれるように前記電極が配され、
前記第１活性領域には、前記第２方向に沿って前記光電変換部と前記第３半導体領域とが配され、前記第１活性領域の上には、前記光電変換部と前記第３半導体領域に挟まれるように前記転送トランジスタのゲート電極が配されることを特徴とする請求項７に記載の撮像装置。 The picture element further comprises a transfer transistor for transferring a signal of the photoelectric conversion unit to said third semiconductor region,
In plan view,
The first active region and the second active region are arranged side by side along the first direction,
The first semiconductor region and the second semiconductor region are arranged in the second active region along a second direction orthogonal to the first direction, and the first semiconductor region is provided on the second active region. And the electrode is arranged so as to be sandwiched between the second semiconductor region,
The photoelectric conversion unit and the third semiconductor region are arranged in the first active region along the second direction, and the photoelectric conversion unit and the third semiconductor region are provided on the first active region. The image pickup device according to claim 7 , wherein a gate electrode of the transfer transistor is arranged so as to be sandwiched between.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018174103A JP6682587B2 (en) | 2018-09-18 | 2018-09-18 | Imaging device and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018174103A JP6682587B2 (en) | 2018-09-18 | 2018-09-18 | Imaging device and driving method thereof |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014151123A Division JP6406912B2 (en) | 2014-07-24 | 2014-07-24 | Imaging device and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018201046A JP2018201046A (en) | 2018-12-20 |
| JP6682587B2 true JP6682587B2 (en) | 2020-04-15 |
Family
ID=64668350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018174103A Active JP6682587B2 (en) | 2018-09-18 | 2018-09-18 | Imaging device and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6682587B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6338256A (en) * | 1986-08-01 | 1988-02-18 | Nikon Corp | Image sensor |
| JP3455655B2 (en) * | 1997-03-03 | 2003-10-14 | 株式会社東芝 | Solid-state imaging device and solid-state imaging device application system |
| JPH11298246A (en) * | 1998-04-07 | 1999-10-29 | Citizen Watch Co Ltd | Temperature compensated oscillator |
| JP4332244B2 (en) * | 1998-10-30 | 2009-09-16 | シャープ株式会社 | MOS type capacitive element |
| JP4459098B2 (en) * | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | Solid-state imaging device and camera |
| JP4844032B2 (en) * | 2005-07-21 | 2011-12-21 | 株式会社ニコン | Imaging device |
| JP2008305983A (en) * | 2007-06-07 | 2008-12-18 | Nikon Corp | Solid-state imaging element |
| JP5213501B2 (en) * | 2008-04-09 | 2013-06-19 | キヤノン株式会社 | Solid-state imaging device |
-
2018
- 2018-09-18 JP JP2018174103A patent/JP6682587B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018201046A (en) | 2018-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6406912B2 (en) | Imaging device and driving method thereof | |
| US20210218915A1 (en) | Solid-state imaging device and imaging system | |
| KR101951496B1 (en) | Solid-state imaging device, method for driving the same, method for manufacturing the same, and electronic device | |
| JP5235774B2 (en) | Solid-state imaging device | |
| JP5213501B2 (en) | Solid-state imaging device | |
| JP6080048B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
| US10332928B2 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| KR100851494B1 (en) | Small pixel for cmos image sensors with vertically integrated set and reset diodes | |
| US9197832B2 (en) | Solid-state image pickup apparatus and drive method therefor | |
| JP6406911B2 (en) | Imaging apparatus and manufacturing method of imaging apparatus | |
| JP2004259733A (en) | Solid-state image pickup device | |
| WO2011042981A1 (en) | Solid-state image pickup device and method for manufacturing same | |
| JP4165250B2 (en) | Solid-state imaging device | |
| US8217330B2 (en) | Solid-state imaging apparatus | |
| JP6719958B2 (en) | Imaging device and method of driving imaging device | |
| US9711547B2 (en) | Image pickup apparatus | |
| JP6682587B2 (en) | Imaging device and driving method thereof | |
| JP2016127058A (en) | Image pickup device | |
| JP6775206B2 (en) | Imaging device | |
| JP2004254150A (en) | Solid-state imaging device | |
| JP5512002B2 (en) | Solid-state imaging device | |
| JP4779575B2 (en) | Solid-state image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181017 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200325 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6682587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |