JP6681809B2 - 半導体装置、および、半導体装置の製造方法 - Google Patents
半導体装置、および、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6681809B2 JP6681809B2 JP2016179367A JP2016179367A JP6681809B2 JP 6681809 B2 JP6681809 B2 JP 6681809B2 JP 2016179367 A JP2016179367 A JP 2016179367A JP 2016179367 A JP2016179367 A JP 2016179367A JP 6681809 B2 JP6681809 B2 JP 6681809B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- protective diffusion
- diffusion layer
- cell region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims description 227
- 238000009792 diffusion process Methods 0.000 claims description 161
- 230000001681 protective effect Effects 0.000 claims description 151
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 62
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 61
- 239000012535 impurity Substances 0.000 claims description 34
- 239000002344 surface layer Substances 0.000 claims description 29
- 230000007423 decrease Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 29
- 238000005468 ion implantation Methods 0.000 description 27
- 230000005684 electric field Effects 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 20
- 230000002093 peripheral effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 229910021334 nickel silicide Inorganic materials 0.000 description 6
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
以下、本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。説明の便宜上、まず、炭化珪素半導体装置のプロセスフローについて説明する。
図1は、本実施の形態に関する炭化珪素半導体装置(半導体チップ)の構造を例示する平面図である。また、図2は、図1におけるA−A断面図である。なお、以下の実施の形態においては、炭化珪素半導体装置の場合が例示されるが、半導体装置であればよく、炭化珪素半導体装置に限られるものではない。
次に、図3から図5を参照しつつ、本実施の形態に関する炭化珪素半導体装置の製造方法について説明する。ここで、図3から図5は、本実施の形態に関する炭化珪素半導体装置の製造方法を例示する図である。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図7は、本実施の形態に関する炭化珪素半導体装置の構造を例示する断面図である。図7に例示されるように、本実施の形態に関する炭化珪素半導体装置においては、MOSFETセル領域を囲うように、終端トレンチ50aが形成される。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図8は、本実施の形態に関する炭化珪素半導体装置の構造を例示する断面図である。図8に例示されるように、本実施の形態に関する炭化珪素半導体装置においては、MOSFETセル領域を囲うように、終端トレンチ50aが形成される。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図9は、本実施の形態に関する炭化珪素半導体装置(半導体チップ)の構造を例示する平面図である。
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図10から図12を参照しつつ、本実施の形態に関する炭化珪素半導体装置の製造方法について説明する。ここで、図10から図12は、本実施の形態に関する炭化珪素半導体装置の製造方法を例示する図である。
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
Claims (8)
- セル領域を有する第1の導電型のドリフト層と、
前記セル領域における前記ドリフト層の表層に形成される第1のトレンチと、
前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に形成される第2のトレンチと、
前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に形成される複数の第3のトレンチと、
前記第1のトレンチの下部に形成される、第2の導電型の第1の保護拡散層と、
前記第2のトレンチの下部に形成される、第2の導電型の第2の保護拡散層と、
それぞれの前記第3のトレンチの下部に形成される、第2の導電型の第3の保護拡散層とを備え、
それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、
それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなり、
前記複数の第3のトレンチは前記セル領域から離れる方向に複数形成されており、
前記第2のトレンチの幅は、前記セル領域から離れる方向における複数の前記第3のトレンチのピッチよりも広い、
半導体装置。 - 前記第1の保護拡散層の不純物濃度と、前記第2の保護拡散層の不純物濃度と、複数の前記第3の保護拡散層の不純物濃度とが等しい、
請求項1に記載の半導体装置。 - 前記第2の保護拡散層の不純物濃度と、複数の前記第3の保護拡散層の不純物濃度とが異なる、
請求項1に記載の半導体装置。 - 前記第3のトレンチ同士の間の間隔は、前記セル領域から離れるにつれて広くなる、
請求項1から請求項3のうちのいずれか1項に記載の半導体装置。 - それぞれの前記第3のトレンチの幅は、前記セル領域から離れるにつれて狭くなる、
請求項1から請求項4のうちのいずれか1項に記載の半導体装置。 - それぞれの前記第3のトレンチは、前記第2のトレンチを平面視において囲む周方向において、部分的に形成される、
請求項1から請求項5のうちのいずれか1項に記載の半導体装置。 - 前記ドリフト層は、炭化珪素半導体からなる、
請求項1から請求項6のうちのいずれか1項に記載の半導体装置。 - セル領域を有する第1の導電型のドリフト層を形成し、
前記セル領域における前記ドリフト層の表層に位置する第1のトレンチと、前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に位置する第2のトレンチと、前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に位置する複数の第3のトレンチとを同時に形成し、
前記第1のトレンチの下部に位置する、第2の導電型の第1の保護拡散層と、前記第2のトレンチの下部に位置する、第2の導電型の第2の保護拡散層と、それぞれの前記第3のトレンチの下部に位置する、第2の導電型の第3の保護拡散層とを同時に形成し、
それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、
それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなり、
前記複数の第3のトレンチは前記セル領域から離れる方向に複数形成され、
前記第2のトレンチの幅は、前記セル領域から離れる方向における複数の前記第3のトレンチのピッチよりも広く形成される、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016179367A JP6681809B2 (ja) | 2016-09-14 | 2016-09-14 | 半導体装置、および、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016179367A JP6681809B2 (ja) | 2016-09-14 | 2016-09-14 | 半導体装置、および、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018046139A JP2018046139A (ja) | 2018-03-22 |
JP6681809B2 true JP6681809B2 (ja) | 2020-04-15 |
Family
ID=61693195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016179367A Active JP6681809B2 (ja) | 2016-09-14 | 2016-09-14 | 半導体装置、および、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6681809B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878668A (ja) * | 1994-08-31 | 1996-03-22 | Toshiba Corp | 電力用半導体装置 |
JPH1187691A (ja) * | 1997-09-12 | 1999-03-30 | Meidensha Corp | 半導体素子 |
JP4414863B2 (ja) * | 2004-10-29 | 2010-02-10 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2011114028A (ja) * | 2009-11-24 | 2011-06-09 | Toyota Motor Corp | SiC半導体装置とその製造方法 |
JP5633992B2 (ja) * | 2010-06-11 | 2014-12-03 | トヨタ自動車株式会社 | 半導体装置および半導体装置の製造方法 |
JP2013069866A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 半導体装置 |
US20130168765A1 (en) * | 2012-01-04 | 2013-07-04 | Vishay General Semiconductor Llc | Trench dmos device with improved termination structure for high voltage applications |
JP5559232B2 (ja) * | 2012-04-06 | 2014-07-23 | 株式会社東芝 | 電力用半導体素子 |
JPWO2014054319A1 (ja) * | 2012-10-02 | 2016-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2016
- 2016-09-14 JP JP2016179367A patent/JP6681809B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018046139A (ja) | 2018-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4980663B2 (ja) | 半導体装置および製造方法 | |
JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
JP3506676B2 (ja) | 半導体装置 | |
US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
US9899477B2 (en) | Edge termination structure having a termination charge region below a recessed field oxide region | |
US9853139B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
US9755042B2 (en) | Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device | |
JP5136578B2 (ja) | 半導体装置 | |
JP5404550B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006005275A (ja) | 電力用半導体素子 | |
JP2010166024A (ja) | 半導体装置およびその製造方法 | |
JP2013201267A (ja) | 半導体装置及びその製造方法 | |
JP5669712B2 (ja) | 半導体装置の製造方法 | |
JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型mosfet | |
US9099435B2 (en) | Method of manufacturing semiconductor device | |
TWI624065B (zh) | 雙擴散金屬氧化物半導體元件及其製造方法 | |
TWI591828B (zh) | Semiconductor device and method of manufacturing the same | |
JP6681809B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
CN112466924A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
KR102335328B1 (ko) | 반도체 소자의 제조 방법 | |
JP5683436B2 (ja) | 半導体装置の製造方法 | |
JP2019040961A (ja) | 窒化物半導体装置 | |
JP7405230B2 (ja) | スイッチング素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6681809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |