JP6676883B2 - Simulation equipment - Google Patents
Simulation equipment Download PDFInfo
- Publication number
- JP6676883B2 JP6676883B2 JP2015111247A JP2015111247A JP6676883B2 JP 6676883 B2 JP6676883 B2 JP 6676883B2 JP 2015111247 A JP2015111247 A JP 2015111247A JP 2015111247 A JP2015111247 A JP 2015111247A JP 6676883 B2 JP6676883 B2 JP 6676883B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processing program
- processing programs
- time
- integrated value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
本発明は、制御装置内で実行される処理プログラムの試験を行うシミュレーション装置に関するものである。 The present invention relates to a simulation device that tests a processing program executed in a control device.
従来から、プラント設備等の設備の監視や設備の稼動管理を行う制御装置が用いられており、このような制御装置内では監視または稼動管理に関連した処理プログラム（または、「ロジック」ともいう）が実行されている。処理プログラムを制御装置に新たに実装したり、処理プログラムをバージョンアップした際には、それらの処理プログラムが正常に動作するかを予め試験することが一般的に行われる。 2. Description of the Related Art Conventionally, a control device that monitors equipment such as plant equipment and manages the operation of the equipment has been used. In such a control device, a processing program (or also referred to as “logic”) related to monitoring or operation management. Is running. When a processing program is newly installed in a control device or a processing program is upgraded, it is generally performed to test in advance whether the processing program normally operates.
例えば、下記特許文献１には、制御装置又はそのエミュレータとプラントモデルとを組み合わせたシミュレータシステムが開示されている。このシミュレータシステムは、制御装置と制御対象モデルをシミュレートするモデル演算装置とを備える。 For example, Patent Literature 1 below discloses a simulator system in which a control device or an emulator thereof and a plant model are combined. This simulator system includes a control device and a model calculation device that simulates a control target model.
ところで、上記の従来のシミュレータシステムでは、制御装置の演算周期は固定周期に設定されている。そのため、制御装置用のシミュレータの有するクロックの精度によっては演算周期の誤差が変動する可能性がある。そのため、複数の演算周期を有する複数の処理プログラムを同時に試験した場合に、ある時間内での実行回数の関係が実機とは異なってしまう場合があった。 By the way, in the above-mentioned conventional simulator system, the operation cycle of the control device is set to a fixed cycle. For this reason, there is a possibility that an error in the operation cycle varies depending on the accuracy of the clock included in the simulator for the control device. Therefore, when a plurality of processing programs having a plurality of operation cycles are tested at the same time, the relationship of the number of executions within a certain time may be different from that of the actual machine.
そこで、本発明は、かかる課題に鑑みて為されたものであり、複数の演算周期を有する複数の処理プログラム間での実行回数の関係を安定化し、複数の処理プログラムの連携動作を効率的に確認することが可能なシミュレーション装置を提供することを目的とする。 Therefore, the present invention has been made in view of such a problem, stabilizes the relationship of the number of executions among a plurality of processing programs having a plurality of operation cycles, and efficiently cooperates with a plurality of processing programs. It is an object of the present invention to provide a simulation device that can be checked.
上記課題を解決するため、本発明の一側面に係るシミュレーション装置は、制御装置で実行される複数の処理プログラムの試験を行うシミュレーション装置であって、互いに処理の優先順位が設定され、それぞれに処理周期が設定された複数の処理プログラムと、疑似的な時間を示す積算値をカウントする疑似時間計時手段と、複数の処理プログラムの起動タイミングを制御する起動制御手段とを備え、起動制御手段は、複数の処理プログラムのうちの起動対象の処理プログラムを、疑似時間計時手段によってカウントされた積算値が起動対象の処理プログラムに設定された処理周期に対応する値に至ったタイミングで、起動対象の処理プログラムに設定された優先順位に従って、起動させるように制御し、疑似時間計時手段は、当該起動対象の処理プログラムの実行の終了が検知されたことを契機に、起動対象の処理プログラムに設定された処理周期に対応する値だけ積算値をカウントアップする。 In order to solve the above problems, a simulation device according to one aspect of the present invention is a simulation device that tests a plurality of processing programs executed by a control device, in which processing priorities are set to each other, and A plurality of processing programs having a set cycle, a pseudo time counting means for counting an integrated value indicating a pseudo time, and a start control means for controlling a start timing of the plurality of processing programs, the start control means, The processing program to be started among the plurality of processing programs is processed at the timing when the integrated value counted by the pseudo-time timer reaches a value corresponding to the processing cycle set in the processing program to be started. In accordance with the priority set in the program, control is performed so that the program is started. Triggered by the completion of the execution of the processing program is detected, counts up the accumulated value by a value corresponding to the set processing cycle start target processing program.
かかる構成のシミュレーション装置によれば、起動制御手段によって、疑似時間計時手段によってカウントされる積算値に基づいて、その積算値が予め設定された処理周期に対応する値に至ったタイミングで、予め設定された優先順位に従って、複数の処理プログラムが起動される。そして、起動対象の処理プログラムの実行が終了したことを契機に、その処理プログラムの処理周期に対応する値だけ積算値がカウントアップされる。これにより、内蔵するクロックの精度に影響されることなく、所定時間内の複数の処理プログラム間の実行回数の関係を安定化させることができる。その結果、複数の処理プログラムの連携動作を効率的に確認することが可能となる。 According to the simulation device having such a configuration, the start control means sets the preset value at a timing when the integrated value reaches a value corresponding to the preset processing cycle based on the integrated value counted by the pseudo time counting means. A plurality of processing programs are started in accordance with the given priority. Then, when the execution of the processing program to be started ends, the integrated value is counted up by a value corresponding to the processing cycle of the processing program. This makes it possible to stabilize the relationship between the number of executions among a plurality of processing programs within a predetermined time without being affected by the accuracy of the built-in clock. As a result, it is possible to efficiently confirm the cooperative operation of a plurality of processing programs.
複数の処理プログラムには、最短の処理周期に対して整数倍した処理周期がそれぞれ設定されており、起動制御手段は、複数の処理プログラムのうち、積算値が処理周期に対応する値に至ったものを起動対象の処理プログラムとして複数選択し、選択した複数の起動対象の処理プログラムを優先順位に従って起動させるように制御し、疑似時間計時手段は、起動制御手段によって選択された複数の起動対象の処理プログラムの実行の終了が検知されたことを契機に最短の処理周期に対応する値だけ積算値をカウントアップする、ことも好適である。 Each of the plurality of processing programs is set to a processing cycle that is an integral multiple of the shortest processing cycle, and the activation control unit determines that the integrated value of the plurality of processing programs has reached a value corresponding to the processing cycle. A plurality of programs are selected as the activation target processing programs, and the plurality of selected activation target processing programs are controlled to be activated in accordance with the priority order. It is also preferable that the integrated value is counted up by the value corresponding to the shortest processing cycle when the end of the execution of the processing program is detected.
かかる構成を採れば、複数の処理プログラムの処理周期のうちで最短の処理周期の分だけ積算値がカウントアップされることにより、最小限の積算値の更新処理で所定時間内の複数の処理プログラム間の実行回数の関係を安定化させることができる。その結果、シミュレーション装置の処理負荷を最小限にすることで安定した処理プログラムの実行確認が可能にされる。 With this configuration, the integrated value is counted up for the shortest processing cycle among the processing cycles of the plurality of processing programs, so that a plurality of processing programs within a predetermined time can be updated in a minimum integrated value updating process. Between the execution times can be stabilized. As a result, the execution load of the processing program can be confirmed stably by minimizing the processing load on the simulation apparatus.
また、実時間を計時する実時間計時手段をさらに備え、疑似時間計時手段は、積算値をカウントアップする際に、実時間計時手段によって計時された実時間を参照しながら当該カウントアップするまでの時間に待機時間を挿入する、ことも好適である。 Further, the apparatus further includes a real time clock means for measuring the real time, and the pseudo time clock means refers to the real time measured by the real time clock means when counting up the integrated value. It is also preferable to insert a waiting time into the time.
この場合、実時間に対する処理プログラムの実行周期を適宜調整して複数の処理プログラムの負荷を変えた試験が可能となる。 In this case, a test in which the load of a plurality of processing programs is changed by appropriately adjusting the execution cycle of the processing programs with respect to real time can be performed.
さらに、疑似時間計時手段は、実時間と積算値とが同一時間を表す値になるように、待機時間を挿入する、ことも好適である。かかる疑似時間計時手段を備えれば、実時間に対する処理プログラムの実行周期を適宜調整して複数の処理プログラムの実機を想定した試験が可能となる。 Further, it is also preferable that the pseudo time measuring means inserts a standby time such that the real time and the integrated value are values representing the same time. If such a pseudo time measuring means is provided, it is possible to appropriately adjust the execution cycle of the processing program with respect to the real time and perform a test assuming a plurality of processing programs on a real machine.
またさらに、疑似時間計時手段は、積算値の示す時間が実時間に対して所定の比率となるように、待機時間を挿入する、ことも好適である。かかる疑似時間計時手段を備えれば、実時間に対する処理プログラムの実行周期を適宜調整して複数の処理プログラムの負荷を様々変更した試験が可能となる。 Further, it is also preferable that the pseudo time measuring means inserts a standby time such that the time indicated by the integrated value is a predetermined ratio with respect to the actual time. With the provision of such a pseudo time measuring means, a test in which the execution cycle of the processing program with respect to real time is appropriately adjusted and the load of the plurality of processing programs is variously changed becomes possible.
さらにまた、互いに独立に優先順位が設定された複数の処理プログラムをそれぞれ含む複数の処理プログラム群を備え、起動制御手段は、積算値に基づいて、複数の処理プログラム群毎に起動タイミングを制御可能とされている、ことも好適である。 Furthermore, a plurality of processing program groups including a plurality of processing programs each having a priority set independently of each other are provided, and the start control unit can control a start timing for each of the plurality of processing program groups based on the integrated value. It is also preferable.
かかる構成を採れば、制御装置、制御対象装置等の複数の装置に実装される複数の処理プログラム間での連携動作の確認が可能となる。 With such a configuration, it is possible to confirm a cooperative operation between a plurality of processing programs mounted on a plurality of devices such as a control device and a control target device.
また、複数の処理プログラム群の処理プログラム間での通信を模擬する処理プログラムをさらに備える、ことも好適である。この場合、複数の装置に実装される複数の処理プログラム間での通信の試験も併せて可能となる。 It is also preferable that the system further includes a processing program for simulating communication between the processing programs of the plurality of processing program groups. In this case, a communication test between a plurality of processing programs mounted on a plurality of devices can also be performed.
本発明によれば、複数の演算周期を有する複数の処理プログラム間での実行回数の関係を安定化し、複数の処理プログラムの連携動作を効率的に確認することができる。 According to the present invention, it is possible to stabilize the relationship of the number of executions among a plurality of processing programs having a plurality of operation cycles, and to efficiently confirm the cooperative operation of the plurality of processing programs.
以下、添付図面を参照して本発明の実施形態を詳細に説明する。なお、図面の説明において同一又は相当要素には同一の符号を付し、重複する説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or corresponding elements have the same reference characters allotted, and overlapping description will be omitted.
図１は、本発明の好適な一実施形態に係るシミュレーション装置の構成概略図である。同図に示されるシミュレーション装置１は、プラント設備等の設備の監視や設備の稼動管理を行う制御装置に実装される処理プログラム（「ロジック」ともいう）の動作を試験するための装置である。シミュレーション装置１の試験対象とする制御装置としては、例えば、発電装置のガスタービンの動作を制御する制御装置が挙げられるが、これに限定されるものではない。試験対象の制御装置は、例えば、ＰＬＣ（programmable logic controller）等によって構成され、通常は、複数の演算周期で複数の優先順位で起動されるロジックが実装される。 FIG. 1 is a schematic configuration diagram of a simulation device according to a preferred embodiment of the present invention. The simulation apparatus 1 shown in FIG. 1 is an apparatus for testing the operation of a processing program (also referred to as “logic”) implemented in a control device that monitors equipment such as plant equipment and manages the operation of the equipment. The control device to be tested by the simulation device 1 includes, for example, a control device that controls the operation of the gas turbine of the power generation device, but is not limited thereto. The control device to be tested is constituted by, for example, a PLC (programmable logic controller) or the like, and usually has a logic that is activated in a plurality of operation cycles with a plurality of priorities.
シミュレーション装置１は、パーソナルコンピュータ、サーバ装置等に代表される汎用のコンピュータで構成される情報処理装置である。詳細には、シミュレーション装置１は、物理的には、１又は複数のＣＰＵと、ＲＡＭ及びＲＯＭ等の主記憶装置と、外部装置との間でデータを送受信するデータ送受信デバイスである通信モジュールと、半導体メモリ及びハードディスク装置等の補助記憶装置と、マウス、タッチパネル及びキーボード等の入力デバイスと、ディスプレイ及びスピーカ等の出力デバイスとを含むコンピュータシステムとして構成されている。シミュレーション装置１の各機能は、ＣＰＵ、ＲＡＭ等のハードウェア上に１又は複数の所定のコンピュータソフトウェアを読み込ませることにより、ＣＰＵの制御のもとで通信モジュール、入力デバイス、および出力デバイスを動作させるとともに、ＲＡＭや補助記憶装置におけるデータの読み出し及び書き込みを行うことで実現される。 The simulation device 1 is an information processing device including a general-purpose computer represented by a personal computer, a server device, and the like. Specifically, the simulation apparatus 1 physically includes one or more CPUs, a main storage device such as a RAM and a ROM, and a communication module that is a data transmission / reception device that transmits / receives data to / from an external device. It is configured as a computer system including an auxiliary storage device such as a semiconductor memory and a hard disk device, an input device such as a mouse, a touch panel, and a keyboard, and an output device such as a display and a speaker. Each function of the simulation apparatus 1 operates a communication module, an input device, and an output device under the control of the CPU by reading one or a plurality of predetermined computer software on hardware such as a CPU and a RAM. In addition, it is realized by reading and writing data in the RAM and the auxiliary storage device.
次に、シミュレーション装置１の機能構成について説明する。シミュレーション装置１は、図１に示すように、機能的には、複数の処理プログラム１１ａ，１１ｂ，…、起動制御部（起動制御手段）２１、疑似時間タイマー部（疑似時間計時手段）２２、実時間タイマー部（実時間計時手段）２３、積算値格納部３０を備えている。以下、シミュレーション装置１の各機能部の機能について詳細に説明する。
Next, a functional configuration of the simulation apparatus 1 will be described. As shown in FIG. 1, the simulation apparatus 1 functionally includes a plurality of
複数の処理プログラム１１ａ，１１ｂ，…は、シミュレーション装置１の試験対象の処理プログラムであり、予めシミュレーション装置１に読み込まれることによりシミュレーション装置１によって実行可能とされている。図２には、シミュレーション装置１に読み込まれる処理プログラムの一例を示すラダー図である。この処理プログラムは、ＰＬＣ用のプログラムであり、（１）入力値“x2”の内容確認、（２）出力値“y70”の内容確認、（３）入力値“x2”が“オン”、または出力値“y70”が“オン”ならば出力値“y70”を“オン”に設定する、という（１）〜（３）の処理を行い、（３）の処理が終わったら、次の演算周期で（１）〜（３）の処理を繰り返すという演算動作が組み込まれたものである。これらの複数の処理プログラム１１ａ，１１ｂ，…には、それぞれ、処理の周期を示す演算周期情報（例えば、40msec）と、他の処理プログラムとの間の互いの優先順位の関係を示す優先順位情報（例えば、優先度“１”）が予め設定されている。
The plurality of
疑似時間タイマー部２２は、疑似的な時間を示す積算値をカウントする。具体的には、疑似時間タイマー部２２は、複数の処理プログラム１１ａ，１１ｂ，…のうちの起動制御部２１によって起動された処理プログラムの実行の終了が検知されたことを契機に、その処理プログラムに設定された演算周期に対応する値だけ積算値をカウントアップする。より具体的には、疑似時間タイマー部２２は、起動制御部２１によって起動された処理プログラムの実行の終了が検知されたことを契機に、複数の処理プログラム１１ａ，１１ｂ，…のうちの最短の演算周期に対応する値だけ積算値をカウントアップする。そして、疑似時間タイマー部２２は、カウントした最新の積算値を積算値格納部３０に格納する。
The pseudo
実時間タイマー部２３は、実時間を計時する計時手段である。例えば、実時間タイマー部２３は、シミュレーション装置１内で機能するＯＳ（Operating System）が有するクロックを用いて実時間を計時する。
The real
起動制御部２１は、複数の処理プログラム１１ａ，１１ｂ，…の起動を制御する。すなわち、起動制御部２１は、疑似時間タイマー部２２によってカウントされている積算値を参照し、その積算値が演算周期に対応するに至っている起動対象のプログラムを、シミュレーション装置１にダウンロードされている試験対象の複数の処理プログラム１１ａ，１１ｂ，…の中から選択する。そして、起動制御部２１は、選択した複数の処理プログラムを、それらに設定されている優先順位の順に従って起動させるように制御する。この際、起動制御部２１は、複数の処理プログラムを重複して実行させることなく、１つの処理プログラムの実行が終了した直後に次の優先順位の処理プログラムを起動するように制御する。
The
ここで、起動制御部２１による試験対象の処理プログラムの起動制御の一例について、図３〜図５を参照しつつ説明する。図３〜５において、（ａ）は、実機の制御装置によって起動が制御された処理プログラムの演算のタイミングを示すタイミングチャート図であり、（ｂ）は、本実施形態のシミュレーション装置１によって起動が制御された処理プログラムの演算のタイミングを示すタイミングチャート図である。なお、これらの例においては、試験対象の処理プログラム“Ａ”に対して演算周期“10msec”および優先度“１”が設定され、試験対象の処理プログラム“Ｂ”に対して演算周期“20msec”および優先度“２”が設定され、試験対象の処理プログラム“Ｃ”に対して演算周期“40msec”および優先度“３”が設定されている。この場合は、それぞれの処理プログラム“Ａ”，“Ｂ”，“Ｃ”に、最小の演算周期“10msec”を整数倍した演算周期“10msec”，“20msec”，“40msec”がそれぞれ設定されている。また、実機の制御装置には、ＲＴＯＳ（Real Time Operating System）が実装されており、このＲＴＯＳのクロック機能により、シミュレーション装置１の実時間タイマー部２３に比較して精度の高いタイマー（ＲＴＯＳタイマー）が実現されている。
Here, an example of the start control of the processing program to be tested by the
図３（ａ）に示すように、実機においては、精度の比較的高いＲＴＯＳタイマーを用いて処理プログラム“Ａ”，“Ｂ”，“Ｃ”の起動が制御されることにより、ＲＴＯＳタイマーが“0msec”のタイミングで処理プログラム“Ａ”，“Ｂ”，“Ｃ”が優先度の順番で起動される。次に、ＲＴＯＳタイマーが“10msec”のタイミングで処理プログラム“Ａ”のみが起動され、その後、ＲＴＯＳタイマーが“20msec”のタイミングで処理プログラム“Ａ”，“Ｂ”が優先度の順番で起動される。さらに、ＲＴＯＳタイマーが“30msec”のタイミングで処理プログラム“Ａ”のみが起動される。このように、実機では、ＲＴＯＳタイマーを参照しながら、予め設定された演算周期及び優先度で複数の処理プログラムをシングルタスクで起動することによって、所定の時間（例えば40msec）の間で複数の処理プログラム“Ａ”，“Ｂ”，“Ｃ”間の実行回数の関係が一定とされる。具体的には、40msecの間の処理プログラム“Ａ”，“Ｂ”，“Ｃ”の実行回数は、それぞれ、４回、２回、１回に設定される。 As shown in FIG. 3A, in the actual machine, the activation of the processing programs “A”, “B”, and “C” is controlled by using an RTOS timer with relatively high accuracy, so that the RTOS timer is set to “ At the timing of “0 msec”, the processing programs “A”, “B”, and “C” are activated in the order of priority. Next, only the processing program “A” is started at the timing of the RTOS timer “10 msec”, and thereafter, the processing programs “A” and “B” are started at the timing of the RTOS timer “20 msec” in the order of priority. You. Further, only the processing program “A” is activated at the timing when the RTOS timer is “30 msec”. As described above, in the actual machine, a plurality of processing programs are started by a single task at a predetermined calculation cycle and priority while referring to the RTOS timer, so that a plurality of processing programs can be executed for a predetermined time (for example, 40 msec). The relation of the number of executions among the programs "A", "B" and "C" is fixed. Specifically, the number of executions of the processing programs “A”, “B”, and “C” during 40 msec is set to four times, two times, and one time, respectively.
一方、図３（ｂ）に示すように、シミュレーション装置１においては、疑似時間タイマー部２２のカウントする積算値が初期値の“0msec”のタイミングで、その積算値が演算周期に対応する処理プログラム“Ａ”，“Ｂ”，“Ｃ”が起動対象の処理プログラムとして選択され、それらの処理プログラム“Ａ”，“Ｂ”，“Ｃ”が優先度の順番に従ってシングルタスクで起動される。このとき、選択されたプログラムの中で優先順位が一番低い処理プログラム“Ｃ”の実行の終了が検出されたことを契機に、積算値が最短の演算周期“10msec”の値だけカウントアップされて“10msec”に更新される。次に、そのときの積算値“10msec”が演算周期に対応する処理プログラム“Ａ”のみが起動対象の処理プログラムとして選択され、その処理プログラム“Ａ”が起動された後に、処理プログラム“Ａ”の実行の終了が検出されたことを契機に、積算値が最短の演算周期“10msec”の値だけカウントアップされて“20msec”に更新される。その後、同様にして、積算値“20msec”が演算周期に対応する処理プログラム“Ａ”，“Ｂ”が起動対象の処理プログラムとして選択され、その処理プログラム“Ａ”，“Ｂ”が順番に起動された後に、処理プログラム“Ｂ”の実行の終了が検出されたことを契機に、積算値が“30msec”に更新される。次に、積算値“30msec”が演算周期に対応する処理プログラム“Ａ”のみが起動対象の処理プログラムとして選択され、その処理プログラム“Ａ”が起動された後に、処理プログラム“Ａ”の実行の終了が検出されたことを契機に、積算値が“40msec”に更新される。
On the other hand, as shown in FIG. 3B, in the simulation apparatus 1, when the integrated value counted by the pseudo
このような起動制御部２１による起動制御により、実機における処理プログラム“Ａ”，“Ｂ”，“Ｃ”の実時間“40msec”の間における実行回数の関係と同一の関係を、疑似時間タイマー部２２が積算値“40msec”をカウントするまでの間で設定することができる。具体的には、シミュレーション装置１においても、積算値“40msec”をカウントする間の処理プログラム“Ａ”，“Ｂ”，“Ｃ”の実行回数を、それぞれ、４回、２回、１回に設定することができる。
By the activation control by the
図４（ａ）には、実機において複数の処理プログラムの実行が競合する場合を示している。つまり、ＲＴＯＳタイマーが“10msec”のタイミングでは、図３（ａ）の場合と同様に、処理プログラム“Ａ”の起動が制御されている。その一方、その時点で処理プログラム“Ｃ”が起動中であるために、処理プログラム“Ｃ”の実行が中断され優先度がより高い処理プログラム“Ａ”の実行の割り込みが発生する。つまり、実機では、シングルタスク方式が採用されているので、処理プログラムの実行時間によっては優先度に従った割り込みが発生しうる。 FIG. 4A shows a case where the execution of a plurality of processing programs in the actual machine competes. That is, at the timing when the RTOS timer is “10 msec”, the activation of the processing program “A” is controlled as in the case of FIG. On the other hand, since the processing program "C" is being activated at that time, the execution of the processing program "C" is interrupted, and an interrupt for executing the processing program "A" having a higher priority is generated. That is, in the actual machine, since the single task system is adopted, an interrupt according to the priority may occur depending on the execution time of the processing program.
これに対して、図４（ｂ）に示すように、シミュレーション装置１においては、割り込み処理は発生し得ない。それは、積算値が“0msec”のタイミングで起動対象の処理プログラム“Ａ”，“Ｂ”，“Ｃ”が選択されて、それらの起動が制御された後に、優先度の一番低い処理プログラム“Ｃ”の実行が終了するまでには、積算値がカウントアップされないためである。このようにしても、実機における処理プログラム“Ａ”，“Ｂ”，“Ｃ”の実行回数の関係と同一の関係を設定することができることに変わりはない。従って、シミュレーション装置１においては、クロックの精度が低くて演算時間を正確に管理することができない場合でも、実行回数の関係は忠実に再現することができる。 On the other hand, as shown in FIG. 4B, in the simulation device 1, an interrupt process cannot occur. That is, the processing programs “A”, “B”, and “C” to be activated are selected at the timing when the integrated value is “0 msec”, and after their activation is controlled, the processing program with the lowest priority is executed. This is because the integrated value is not counted up until the execution of C "is completed. Even in this case, the same relation as the relation between the number of executions of the processing programs "A", "B", and "C" in the actual machine can be set. Therefore, in the simulation apparatus 1, even when the clock precision is low and the calculation time cannot be managed accurately, the relationship between the number of executions can be faithfully reproduced.
図５（ａ）には、実機において３つの処理プログラムの実行が同時に競合する場合を示している。ＲＴＯＳタイマーが“30msec”のタイミングでは、３つの処理プログラム“Ａ”，“Ｂ”，“Ｃ”の実行が競合しているが、優先度に従って、処理プログラム“Ａ”の実行が最優先され、次に、処理プログラム“Ｂ”が実行された後に、処理プログラム“Ｂ”の実行が終了してから処理プログラム“Ｃ”が起動される。これに対して、図５（ｂ）に示すように、シミュレーション装置１では割り込み処理は発生しないが、実機における処理プログラム“Ａ”，“Ｂ”，“Ｃ”の実行回数の関係と同一の関係を設定することができる。 FIG. 5A shows a case where the execution of three processing programs simultaneously competes in an actual machine. At the timing when the RTOS timer is “30 msec”, the execution of the three processing programs “A”, “B”, and “C” is in conflict, but the execution of the processing program “A” has the highest priority according to the priority. Next, after the processing program “B” is executed, the processing program “C” is started after the execution of the processing program “B” is completed. On the other hand, as shown in FIG. 5B, no interrupt processing occurs in the simulation apparatus 1, but the same relation as the relation between the number of executions of the processing programs "A", "B", and "C" in the actual machine. Can be set.
次に、図６を参照しながら、シミュレーション装置１による処理プログラムの起動制御の手順について説明する。図６は、シミュレーション装置１による処理プログラムの起動制御の手順を示すフローチャートである。 Next, a procedure of controlling the activation of the processing program by the simulation apparatus 1 will be described with reference to FIG. FIG. 6 is a flowchart illustrating a procedure of controlling the activation of the processing program by the simulation apparatus 1.
まず、シミュレーション装置１への外部からの指示入力により、複数の処理プログラムの試験が開始されると、積算値格納部３０に格納された積算値が初期値“0msec”にリセットされる（ステップＳ０１）。その後、ダウンロードされている試験対象の複数の処理プログラムに予め設定されている演算周期が特定される（ステップＳ０２）。併せて、試験対象の複数の処理プログラムに予め設定されている優先順位も特定される（ステップＳ０３）。
First, when a test of a plurality of processing programs is started in response to an external instruction input to the simulation apparatus 1, the integrated value stored in the integrated
続いて、シミュレーション装置１の起動制御部２１により、疑似時間タイマー部２２によってカウントされている現在の積算値が積算値格納部３０から参照される（ステップＳ０４）。次に、起動制御部２１により、複数の処理プログラムの中から積算値が演算周期に対応する値に至っている処理プログラムが起動対象の処理プログラムとして抽出される（ステップＳ０５）。
Subsequently, the
その後、起動制御部２１により、抽出された複数の処理プログラムが優先順位の順番に従ってシングルタスクで起動される（ステップＳ０６）。そして、起動制御部２１により、抽出された複数の処理プログラムの全ての実行の終了が検知される（ステップＳ０７）。そうすると、疑似時間タイマー部２２によって、最短の演算周期の分だけ積算値がカウントアップされる（ステップＳ０８）。その後、試験終了の条件が満たされたか（例えば、所定の積算値に至ったか否か）が判定され（ステップＳ０９）、条件を満たしていない場合は（ステップＳ０９；ＮＯ）処理がステップＳ０４に戻され、条件を満たしている場合には（ステップＳ０９；ＹＥＳ）、処理が終了される。
After that, the
以上説明したシミュレーション装置１によれば、起動制御部２１によって、疑似時間タイマー部２２によってカウントされる積算値に基づいて、その積算値が予め設定された処理周期に対応する値に至ったタイミングで、予め設定された優先順位に従って、複数の処理プログラム１１ａ，１１ｂ，…が起動される。そして、起動対象の処理プログラム１１ａ，１１ｂ，…の実行が終了したことを契機に、その処理プログラム１１ａ，１１ｂ，…の最短の処理周期に対応する値だけ積算値がカウントアップされる。これにより、内蔵するクロックの精度に影響されることなく、所定時間内の複数の処理プログラム間の実行回数の関係を安定化させることができる。その結果、複数の処理プログラムの連携動作を効率的に確認することが可能となる。
According to the simulation device 1 described above, based on the integrated value counted by the pseudo
例えば、シミュレーション装置１として使用される汎用コンピュータに内蔵されるＯＳのクロックはその精度が低い場合がある（例えば、40msec以上の誤差を有する）。その場合であっても、実機での所定時間（例えば、40msec）内での複数の処理プログラムの実行回数の関係を、それらの処理プログラムの実行順序を規定の順序に設定しながら、シミュレーション装置１でも保つことができる。その結果、互いにデータを入出力する複数の処理プログラム間の連携動作を、効率的に試験することができる。 For example, the clock of an OS built in a general-purpose computer used as the simulation apparatus 1 may have low accuracy (for example, an error of 40 msec or more). Even in such a case, the simulation apparatus 1 sets the relationship between the number of executions of a plurality of processing programs within a predetermined time (for example, 40 msec) in the actual machine while setting the execution order of the processing programs in a prescribed order. But you can keep it. As a result, the cooperative operation between a plurality of processing programs that input and output data to and from each other can be efficiently tested.
また、疑似時間タイマー部２２は、複数の処理プログラムの処理周期のうちで最短の処理周期の分だけ積算値をカウントアップする。これにより、最小限の積算値の更新処理で積算値の示す所定時間内の複数の処理プログラム間の実行回数の関係を安定化させることができる。その結果、シミュレーション装置１の処理負荷を最小限にすることで安定した処理プログラムの実行確認が可能にされる。
In addition, the pseudo
なお、本発明は、上述した実施形態に限定されるものではない。 Note that the present invention is not limited to the embodiment described above.
例えば、シミュレーション装置１の疑似時間タイマー部２２は、積算値をカウントアップする際に、シミュレーション装置１内の実時間タイマー部２３によって計時されている実時間を参照しながら、カウントアップするまでの時間に待機時間を挿入してもよい。
For example, when counting up the integrated value, the pseudo
図７及び図８には、このような場合の起動制御部２１による試験対象の処理プログラムの起動制御の例を示している。図７において、（ａ）は、実機の制御装置によって起動が制御された処理プログラムの演算のタイミングを示すタイミングチャート図であり、（ｂ）は、本変形例のシミュレーション装置１によって起動が制御された処理プログラムの演算のタイミングを示すタイミングチャート図である。図７の例では、図３と同様な演算時間及び優先度が設定されている。この場合、図３に示した例において積算値が“120msec”にカウントアップされる直前に待機時間が挿入されている。すなわち、疑似時間タイマー部２２は、積算値を“120msec”にカウントアップする際に、実時間タイマー部２３によってカウントされている実時間値を参照し、その実時間値が“120msec”に至るまで、すなわち、実時間値が更新後の積算値と同一時間の値になるまで待機時間Δｔ１の間待機した後に、積算値を“120msec”にカウントアップする。このようにすることで、処理プログラムをユーザの体感時間と同じ時間で繰り返し実行させることができる。
FIGS. 7 and 8 show an example of the start control of the processing program to be tested by the
同様にして、疑似時間タイマー部２２は、処理プログラムの繰り返し実行のペースを調整するために、積算値の示す時間が実時間に対して所定の比率となるように待機時間を挿入してもよい。図８において、（ａ）は、実機の制御装置によって起動が制御された処理プログラムの演算のタイミングを示すタイミングチャート図であり、（ｂ）〜（ｄ）は、本変形例のシミュレーション装置１によって起動が制御された処理プログラムの演算のタイミングを示すタイミングチャート図である。これらの例においては、試験対象の処理プログラム“Ａ”に対して演算周期“20msec”および優先度“１”が設定され、試験対象の処理プログラム“Ｂ”に対して演算周期“40msec”および優先度“２”が設定されている。そして、図８（ｂ）に示す例においては、疑似時間タイマー部２２は、積算値“120msec”をカウントアップする時点でその積算値の示す時間“120msec”が、実時間値の示す時間“120msec”と同一の時間となるように待機時間Δｔ２を挿入する。これにより、処理プログラムの繰り返しのペースを実時間と一致させることができる。また、図８（ｃ）に示す例においては、疑似時間タイマー部２２は、積算値“120msec”をカウントアップする時点でその積算値の示す時間“120msec”が、実時間値の示す時間“60msec”の２倍の時間となるように待機時間Δｔ４を挿入する。これにより、処理プログラムの繰り返しのペースを実時間よりも速くすることができる。また、図８（ｄ）に示す例においては、疑似時間タイマー部２２は、積算値“120msec”をカウントアップする時点でその積算値の示す時間“120msec”が、実時間値の示す時間“240msec”の０．５倍の時間となるように待機時間Δｔ６を挿入する。これにより、処理プログラムの繰り返しのペースを実時間よりも遅くすることができる。
Similarly, the pseudo
図９は、本変形例にかかるシミュレーション装置１による処理プログラムの起動制御の手順を示すフローチャートである。図９のステップＳ１０２〜ステップＳ１０７、及びステップＳ１０９〜ステップＳ１１０の処理は、上述した図６のステップＳ０２〜ステップＳ０９の処理と同一である。ステップＳ１０１では、積算値が初期値“0msec”にリセットされると同時に、実時間タイマー部２３の保持する実時間値も初期値“0msec”にリセットされる。そして、ステップＳ１０８では、疑似時間タイマー部２２が、積算値を所定値にカウントアップする際に実時間タイマー部２３でカウントされている実時間値を参照しながら待機時間を挿入する（ステップＳ１０８）。
FIG. 9 is a flowchart illustrating a procedure for controlling the activation of the processing program by the simulation apparatus 1 according to the present modification. The processing in steps S102 to S107 and steps S109 to S110 in FIG. 9 is the same as the processing in steps S02 to S09 in FIG. 6 described above. In step S101, the integrated value is reset to the initial value “0 msec”, and at the same time, the real time value held by the real
以上のような変形例によれば、実時間に対する処理プログラムの実行周期を適宜調整して複数の処理プログラムの負荷を変えた試験が可能となる。すなわち、処理プログラムの繰り返しのペースを実機と同一にして複数の処理プログラムを対象にした実機を想定した試験を行うこともできるし、処理プログラムの繰り返しのペースを実機のペースに対して所定割合にして複数の処理プログラムの負荷を様々変更した試験を行うこともできる。 According to the above-described modified example, a test in which the load of a plurality of processing programs is changed by appropriately adjusting the execution cycle of the processing programs with respect to real time can be performed. In other words, it is possible to perform a test assuming an actual machine targeting a plurality of processing programs by setting the repetition rate of the processing program to be the same as that of the actual machine, or to set the repetition rate of the processing program to a predetermined rate with respect to the actual machine. Thus, a test in which the loads of a plurality of processing programs are variously changed can be performed.
また、本発明の他の変形例としては、互いに独立に優先順位が設定された複数の処理プログラム群を処理対象としてもよい。図１０は、本発明の変形例にかかるシミュレーション装置１Ａの構成を示している。このように、シミュレーション装置１Ａには、処理プログラム１１ａ，１１ｂ，…を含む処理プログラム群１１と、処理プログラム１２ａ，…を含む処理プログラム群１２とが実装されている。そして、シミュレーション装置１Ａの起動制御部２１は、疑似時間タイマー部２２がカウントした積算値を基に、２つの処理プログラム群１１，１２毎に起動タイミングを制御可能に構成されている。
Further, as another modified example of the present invention, a plurality of processing program groups having priorities set independently of each other may be processed. FIG. 10 shows a configuration of a
図１１には、このような場合の起動制御部２１による試験対象の処理プログラム群の起動制御の例を示し、（ａ）は、実機の制御装置によって起動が制御された処理プログラム群の演算のタイミングを示すタイミングチャート図であり、（ｂ）は、シミュレーション装置によって実時間値を基に起動が制御された処理プログラム群の演算のタイミングを示すタイミングチャート図であり、（ｃ）は、本変形例のシミュレーション装置１Ａによって起動が制御された処理プログラム群の演算のタイミングを示すタイミングチャート図である。ここでは、処理プログラム“Ａ”、“Ｂ”によって一方の処理プログラム群が構成され、処理プログラム“Ｃ”によって他方の処理プログラム群が構成されている。さらに、他方の処理プログラム群には、処理プログラム“Ｃ”と処理プログラム“Ａ”との間のデータ通信処理を模擬する処理プログラム“Ｄ”も含まれている。この処理プログラム“Ｄ”は、例えば、シミュレーション装置１Ａ内の共有メモリに対するデータの書き込みおよび読み出しの動作によって実現される。すなわち、装置からデータを送信する処理が、共有メモリに対するデータの書き込みによってシミュレートされ、装置でデータを受信する処理が、共有メモリからのデータの読み出しによってシミュレートされる。また、この処理プログラム“Ｄ”は、シミュレーション装置１Ａ内でのソケット通信によってシミュレートされてもよい。一方の処理プログラム群は、例えば実機の制御装置内で実行されるプログラム群に対応し、他方の処理プログラム群は、例えば実機の制御対象装置内で実行されるプログラム群に対応する。そして、試験対象の処理プログラム“Ａ”に対して演算周期“10msec”および優先度“１”が設定され、試験対象の処理プログラム“Ｂ”に対して演算周期“20msec”および優先度“２”が設定され、試験対象の処理プログラム“Ｂ”に対して演算周期“60msec”および優先度“３”が設定され、処理プログラム“Ｄ”は処理プログラム“Ｃ”の直後に起動されるように設定されている。
FIG. 11 shows an example of start control of the processing program group to be tested by the
図１１（ｂ）に示すように、内蔵するクロック等を基にカウントされた実時間値を基に複数の処理プログラム群を起動させた場合は、クロックの精度が悪いために処理プログラム群の間の実行タイミングにずれが生じる。そのため、通信を伴う処理を試験しようとしても、処理プログラム間の通信を介した連携動作を再現することができない。これに対して、図１１（ｃ）に示すように、シミュレーション装置１Ａによれば、処理プログラム群の起動制御に際して同一の積算値を参照することにより、処理プログラム群の間の実行タイミングのずれを防止できる。その結果、制御装置、制御対象装置等の複数の装置に実装される複数の処理プログラム間での連携動作の確認が可能となる。
As shown in FIG. 11B, when a plurality of processing program groups are started based on the real time value counted based on the built-in clock or the like, the processing program groups are not activated due to poor clock accuracy. In execution timing. Therefore, even if an attempt is made to test a process involving communication, it is not possible to reproduce a cooperative operation through communication between processing programs. On the other hand, as shown in FIG. 11 (c), according to the
１、１Ａ シミュレーション装置
１１、１２ 処理プログラム群
１１ａ、１１ｂ、１２ａ 処理プログラム
２１ 起動制御部
２２ 疑似時間タイマー部
２３ 実時間タイマー部
３０ 積算値格納部
1,
Claims (5)
互いに処理の優先順位が設定され、それぞれに処理周期が設定された複数の処理プログラムと、
疑似的な時間を示す積算値をカウントする疑似時間計時手段と、
前記複数の処理プログラムの起動タイミングを制御する起動制御手段とを備え、
前記起動制御手段は、前記複数の処理プログラムのうちの起動対象の処理プログラムを、前記疑似時間計時手段によってカウントされた積算値が前記起動対象の処理プログラムに設定された前記処理周期に対応する値に至ったタイミングで、前記起動対象の処理プログラムに設定された前記優先順位に従って、起動させるように制御し、
前記疑似時間計時手段は、当該起動対象の処理プログラムの実行の終了が検知されたことを契機に、前記起動対象の処理プログラムに設定された処理周期に対応する値だけ前記積算値をカウントアップし、
前記複数の処理プログラムは、前記制御装置内で実行されるプログラムに対応する複数の処理プログラムを含む一方の処理プログラム群と、前記一方の処理プログラム群と独立に優先順位が設定された複数の処理プログラムであって、前記プラント設備である制御対象装置内で実行されるプログラムに対応する複数の処理プログラムを含む他方の処理プログラム群とによって構成され、
前記他方の処理プログラム群の前記複数の処理プログラムの中には、前記一方の処理プログラム群の前記処理プログラムと前記他方の処理プログラム群の前記処理プログラムとの間のデータ通信処理を模擬する処理プログラムが含まれており、
前記起動制御手段は、前記積算値に基づいて、前記一方の処理プログラム群及び前記他方の処理プログラム群毎に起動タイミングを制御可能とし、前記一方の処理プログラム群の前記複数の処理プログラムと前記他方の処理プログラム群の前記複数の処理プログラムとを並行して実行させる、
シミュレーション装置。 A simulation device for testing a plurality of processing programs executed by a control device that manages plant equipment ,
A plurality of processing programs in which processing priorities are set to each other, and a processing cycle is set for each;
Pseudo time counting means for counting an integrated value indicating pseudo time;
Starting control means for controlling the starting timing of the plurality of processing programs,
The start control unit sets a start target processing program of the plurality of processing programs to a value corresponding to the processing cycle set in the start target processing program by an integrated value counted by the pseudo time counting unit. At the timing that has reached, according to the priority set in the processing program to be started, control to start,
The pseudo time counting means counts up the integrated value by a value corresponding to a processing cycle set in the processing program to be started upon detection of the end of execution of the processing program to be started. ,
Wherein the plurality of processing programs, a plurality of processes which priorities are set independently and one of the processing programs including a plurality of processing programs corresponding to the program to be executed within the control unit, and the one processing programs A program, and is configured by another processing program group including a plurality of processing programs corresponding to a program executed in the control target device which is the plant equipment ,
In said plurality of processing programs of the other processing programs, the processing program to simulate the data communication process between the processing program of the processing program and the other processing programs of the one processing programs Is included,
The activation control means is capable of controlling activation timing for each of the one processing program group and the other processing program group based on the integrated value, and the plurality of processing programs of the one processing program group and the other Causing the plurality of processing programs of the group of processing programs to be executed in parallel ,
Simulation device.
前記起動制御手段は、前記複数の処理プログラムのうち、前記積算値が前記処理周期に対応する値に至ったものを前記起動対象の処理プログラムとして複数選択し、選択した複数の前記起動対象の処理プログラムを前記優先順位に従って起動させるように制御し、
前記疑似時間計時手段は、前記起動制御手段によって選択された前記複数の起動対象の処理プログラムの実行の終了が検知されたことを契機に前記最短の処理周期に対応する値だけ前記積算値をカウントアップする、
請求項１記載のシミュレーション装置。 In the plurality of processing programs, the processing cycle that is an integral multiple of the shortest processing cycle is set, respectively,
The activation control means selects, as the activation target processing program, a plurality of the plurality of processing programs, each of which the integrated value has reached a value corresponding to the processing cycle, and executes the selected plurality of activation target processes. Control to start the program according to the priority,
The pseudo time counting means counts the integrated value by a value corresponding to the shortest processing cycle when the end of execution of the plurality of processing programs to be started selected by the start control means is detected. Up,
The simulation device according to claim 1.
前記疑似時間計時手段は、前記積算値をカウントアップする際に、前記実時間計時手段によって計時された実時間を参照しながら当該カウントアップするまでの時間に待機時間を挿入する、
請求項１又は２記載のシミュレーション装置。 Further provided is a real-time clock means for measuring real time,
The pseudo time counting means, when counting up the integrated value, inserts a waiting time into the time up to the count up while referring to the actual time counted by the real time counting means,
The simulation device according to claim 1.
請求項３記載のシミュレーション装置。 The pseudo time counting means inserts the standby time so that the real time and the integrated value are values representing the same time,
The simulation device according to claim 3.
請求項３記載のシミュレーション装置。 The pseudo time measuring means, the standby time is inserted so that the time indicated by the integrated value is a predetermined ratio to the actual time,
The simulation device according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015111247A JP6676883B2 (en) | 2015-06-01 | 2015-06-01 | Simulation equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015111247A JP6676883B2 (en) | 2015-06-01 | 2015-06-01 | Simulation equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016224753A JP2016224753A (en) | 2016-12-28 |
| JP6676883B2 true JP6676883B2 (en) | 2020-04-08 |
Family
ID=57748799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015111247A Active JP6676883B2 (en) | 2015-06-01 | 2015-06-01 | Simulation equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6676883B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03132848A (en) * | 1989-10-19 | 1991-06-06 | Mitsubishi Electric Corp | Simulation system for communication among-application programs |
| JP4137434B2 (en) * | 2001-11-26 | 2008-08-20 | 三菱電機株式会社 | Simulation method, simulation method, and computer-readable recording medium recording program |
| JP2007233930A (en) * | 2006-03-03 | 2007-09-13 | Shimadzu System Solutions Co Ltd | Simulator for distributed control system |
| JP5542643B2 (en) * | 2010-12-10 | 2014-07-09 | 三菱電機株式会社 | Simulation apparatus and simulation program |
| JP4748286B1 (en) * | 2011-03-15 | 2011-08-17 | オムロン株式会社 | Controller support apparatus, controller support program to be executed in the apparatus, recording medium storing the program, and method for estimating execution time of control program |
| JP2012203845A (en) * | 2011-03-28 | 2012-10-22 | Denso Wave Inc | System having portable device and program execution apparatus, and the portable device and program execution apparatus used for the system |
| JP5980420B2 (en) * | 2013-05-17 | 2016-08-31 | 三菱電機株式会社 | Software test apparatus, software test method, and program |
-
2015
- 2015-06-01 JP JP2015111247A patent/JP6676883B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016224753A (en) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120317555A1 (en) | Application development enviroment for portable electronic devices | |
| CN108459792B (en) | Flow switching method and device and computer equipment | |
| EP2816427B1 (en) | Plc simulation system, plc simulator, recording medium, and simulation method | |
| CN105653338B (en) | A kind of update method and device of application | |
| US20170322860A1 (en) | Power monitoring system for virtual platform simulation | |
| WO2014196059A1 (en) | Microcontroller fault injection method and system | |
| JP2017084082A (en) | Simulation device, test scenario file creation method, and test method using test scenario file | |
| JP6676883B2 (en) | Simulation equipment | |
| US20230367936A1 (en) | Verification method, electronic device and storage medium | |
| US20110161716A1 (en) | Systems, methods, and apparatuses for providing access to real time information | |
| CN117330935A (en) | Integrated circuit testing method, device and medium | |
| Arzenšek et al. | Criteria for selecting mobile application testing tools | |
| WO2016141973A1 (en) | Method and device for automatic testing | |
| US9823305B1 (en) | Method and system for generating post-silicon validation tests | |
| CN114153674A (en) | Authentication method, authentication apparatus, electronic device, and computer-readable storage medium | |
| CN117172168B (en) | Method for realizing callback in simulation, electronic equipment and storage medium | |
| US11579959B2 (en) | Systems and methods for margin based diagnostic tools for priority preemptive schedulers | |
| KR102050968B1 (en) | Mobile device and operating method of the same | |
| JP6620653B2 (en) | Emulator for plant monitoring and control system | |
| JP2010009279A (en) | Debugging method and debugging program | |
| JP2007140626A (en) | Measurement condition generation device and method, program, and program verification device | |
| CN117390853A (en) | Simulation method, device, equipment and storage medium based on man-machine interaction | |
| KR20180061590A (en) | Software build system and software build method using the system | |
| CN115599372A (en) | Development system and method for offline software on-loop simulation | |
| CN114860570A (en) | Development board evaluation method and device for software as a service (SaaS) mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190401 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191210 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6676883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |