JP6676860B2 - 回路基板および回路基板組立体 - Google Patents

回路基板および回路基板組立体 Download PDF

Info

Publication number
JP6676860B2
JP6676860B2 JP2016001025A JP2016001025A JP6676860B2 JP 6676860 B2 JP6676860 B2 JP 6676860B2 JP 2016001025 A JP2016001025 A JP 2016001025A JP 2016001025 A JP2016001025 A JP 2016001025A JP 6676860 B2 JP6676860 B2 JP 6676860B2
Authority
JP
Japan
Prior art keywords
conductor pattern
circuit board
contact
insulating film
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016001025A
Other languages
English (en)
Other versions
JP2016157924A (ja
Inventor
ミン タエ−ホン
ミン タエ−ホン
カン ミュン−サム
カン ミュン−サム
コ ヨン−グァン
コ ヨン−グァン
セオン ミン−ジェ
セオン ミン−ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016157924A publication Critical patent/JP2016157924A/ja
Application granted granted Critical
Publication of JP6676860B2 publication Critical patent/JP6676860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872—Insulating conformal coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、回路基板および回路基板組立体に関する。
電子機器の軽量化、小型化、高速化、多機能化、および高性能化の傾向に対応するために、プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＰＣＢ）に複数の配線層を形成し、多層基板を製造する技術が開発されている。また、能動素子や受動素子などの電子部品を多層基板に搭載する技術も開発されている。
一方、多層基板に連結されるアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ；ＡＰ）などの多機能化および高性能化により、発熱量が著しく増加している状況である。
米国特許出願公開第２０１４／０２３１９９６号明細書
本発明の一つの目的は、回路基板のスリム化、放熱性能の向上、および信頼性の向上の少なくとも一つが可能な技術を提供することにある。
本発明が解消しようとする技術的課題は、上述の技術的課題に制限されず、言及されていない他の技術的課題は、以下の記載から本発明が属する技術分野における通常の知識を有する者が明確に理解することができる。
本発明の例示的な実施形態による回路基板は、導体と導体との間に、絶縁薄膜と機能膜とを含む絶縁膜を形成して、絶縁性を確保することができる。
本発明の一実施形態による回路基板とこれを含む回路基板組立体を概略的に示す図面である。 本発明の他の実施形態による回路基板を概略的に示す図面である。
本発明の利点および特徴、そしてそれらを果たす技術などは、添付の図面とともに詳細に後述する実施形態を参照すると明確になるであろう。しかし、本発明は以下に開示される実施形態に限定されず、互いに異なる様々な形態に具現することができる。本実施形態は、本発明の開示を完全にするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範囲を完全に伝達するために提供されることができる。明細書全体において、同一の参照符号は同一の構成要素を示す。
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書において、単数型は文章で特に言及しない限り複数型も含む。明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」および／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」と言及された構成要素、段階、動作および／または素子は一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除しない。
図示の簡略化および明瞭化のために、図面は一般的な構成方式を図示しており、本発明の説明において実施形態の論議を不明瞭にすることを避けるために、公知の特徴および技術に関する詳細な説明を省略することができる。さらに、図面の構成要素は必ずしも縮尺に従って図示されたものではない。例えば、本発明の実施形態の理解を容易にするために、図面の一部の構成要素のサイズが他の構成要素に比べ誇張されることがある。互いに異なる図面における同一の参照符号は同一の構成要素を示し、必ずしもそうではないが、類似の参照符号は類似の構成要素を示すことができる。
明細書および請求範囲において、「第１」、「第２」、「第３」および「第４」などの用語が記載されている場合、類似した構成要素同士を区別するために用いられ、必ずしもそうではないが、特定の順次または発生順序を記述するために用いられる。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他のシーケンスで動作するように適切な環境下で互換可能であることを理解することができる。同様に、ここで、方法が一連の段階を含むと記述される場合、ここに提示されたそのような段階の順序が必ずしもそのような段階が実行される順序であるわけではなく、任意に記述された段階は省略することができ、および／またはここに記述されていない任意の他の段階をその方法に付加することができる。
明細書および請求範囲において、「左側」、「右側」、「前」、「後」、「上部」、「底部」、「上に」、「下に」などの用語が記載されている場合には、説明のために用いられるものであり、必ずしも不変の相対的な位置を記述するためのものではない。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他の方向に動作するように適切な環境下で互換可能であることを理解することができる。ここで用いられた用語「連結された」は、電気的または非電気的な方式で直接または間接的に接続されることに定義される。ここで、互いに「隣接する」と記述された対象は、その文章が用いられる文脈に対して適切に、互いに物理的に接触するか、互いに近接するか、互いに同一の一般的な範囲または領域に存在することができる。
以下、添付の図面を参照して本発明の構成および作用効果についてより詳細に説明する。
図１は本発明の一実施形態による回路基板１００とこれを含む回路基板組立体１０００を概略的に示す図面であり、図２は本発明の他の実施形態による回路基板１００‐１を概略的に示す図面である。
本発明の一実施形態による回路基板１００では、導体と導体との間の境界に絶縁膜１３０が備えられて絶縁性を確保する。絶縁膜１３０は、絶縁薄膜１３１と、機能膜１３２と、を含む。
本実施形態において、第１導体パターン１２０の外面に絶縁膜１３０が備えられ、絶縁膜１３０の外面に第２導体パターン１４０が備えられることができる。また、第１導体パターン１２０は、コア部１１０の外面に備えられることができるが、この際、コア部１１０が金属材からなる場合、コア部１１０の表面にも上述の絶縁膜１３０が備えられて、第１導体パターン１２０とコア部１１０との間の絶縁性を確保することができる。
ここで、絶縁薄膜１３１は、パリレン（Ｐａｒｙｌｅｎｅ）材質からなることができる。一例として、外面に第１導体パターン１２０が形成された中間生成物をチャンバに入れて、パリレン（Ｐａｒｙｌｅｎｅ）を中間生成物の外面に気相蒸着（Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）することにより絶縁薄膜１３１を形成することができる。
また、機能膜１３２の一面は絶縁薄膜１３１に接触する。そして、機能膜１３２の他面には第２導体パターン１４０が形成されることができる。機能膜１３２は、第１導体パターン１２０と第２導体パターン１４０との結合力または密着力を向上させることができる。本実施形態において、機能膜１３２は、窒化チタン（Ｔｉｔａｎｉｕｍ Ｎｉｔｒｉｄｅ；ＴｉＮ）を含む材質からなることができる。ＴｉＮを含む機能膜１３２は、絶縁薄膜１３１の表面にＴｉＮをスパッタリングすることにより形成されることができる。
このように絶縁薄膜１３１の外面に機能膜１３２が形成された状態で第２導体パターン１４０を形成することにより、第１導体パターン１２０に第２導体パターン１４０がより安定的に結合することができる。第２導体パターン１４０は、機能膜１３２の表面に銅（Ｃｕ）をスパッタリングして形成されることができる。
従来の一般的な基板は、一つの配線層の上部に合成樹脂などの絶縁物質を塗布して絶縁性を確保した後、他の配線層を形成する方式で具現されていた。そのため、従来の一般的な基板は、スリム化に限界があった。しかし、本実施形態による回路基板１００の絶縁膜１３０は、塗布方式で具現される既存の絶縁層より著しく薄い厚さに形成されることができる。本実施形態による回路基板１００は、薄膜に形成された絶縁膜１３０により絶縁性を確保できることからスリム化に有利である。特に、気相蒸着により形成された絶縁薄膜１３１は、従来の絶縁層に比べて約５倍以上薄く具現されることができ、且つ電気信号を伝送する経路の絶縁性が確保されることができる。
一方、コア部１１０は、互いに異なる材質からなる２以上の層からなることができる。すなわち、コア部１１０は、第１コア層１１１と、第１コア層１１１の一面に形成された第２コア層１１２とで構成されることができ、第１コア層１１１と第２コア層１１２は、互いに異なる材質からなることができる。それだけでなく、コア部１１０は、第１コア層１１１と、第１コア層１１１の一面に形成される第２コア層１１２と、第１コア層１１１の他面に形成された第３コア層１１３とで構成されることができ、第２コア層１１２と第３コア層１１３をなす物質と、第１コア層１１１をなす物質とが互いに異なっていてもよい。本実施形態において、第１コア層１１１は、インバー（Ｉｎｖａｒ）などの相対的に強度の高い金属からなっており、第２コア層１１２と第３コア層１１３は、銅（Ｃｕ）などの相対的に強度が低いが、取り扱い性、伝導性、汎用性が良好な金属からなることができる。これにより、基板の反り現象を緩和するとともに放熱性能が向上することができる。
ここで、第２コア層１１２および第３コア層１１３をなす物質が、第１コア層１１１を貫通するスルーホール１１４に充填されるようにすることで、第２コア層１１２と第３コア層１１３がスルーホール１１４を介して連結されることができる。これにより、第１コア層１１１と、第２コア層１１２および第３コア層１１３との結合力が向上することができる。
必要に応じて、コア部１１０を貫通するスルービアＴＶが備えられることができ、このためにコア部１１０にスルービアホールが形成されることができる。ここで、スルービアホールは、機械的ドリリングまたはレーザドリリングなどの様々な方式で具現されることができる。また、図１などでは、スルービアＴＶが砂時計の形状をなすものと例示されているが、これに限定されるものではない。
一方、金属材からなるコア部１１０の表面には、上述の絶縁膜１３０が形成されることができる。コア部１１０にスルービアホールが形成された場合、絶縁膜１３０は、スルービアホールの内側の壁面にも形成されることができる。
このように絶縁膜１３０が形成された状態で、スパッタリング、めっき、印刷など、通常の導電パターンの形成過程が行われて、第１導体パターン１２０、第１下部導体パターン１２１´、スルービアＴＶなどが具現されることができる。
次に、第１導体パターン１２０などが形成された状態で、上述の絶縁膜１３０の形成過程が再度行われる。これにより、第１導体パターン１２０の外面に絶縁膜１３０が具現されることができる。そして、その後に第２導体パターン１４０の形成過程が行われる。これにより、絶縁膜１３０によって絶縁性が確保される第１導体パターン１２０と第２導体パターン１４０が具現されることができる。
一方、所定の第１導体パターン１２１と第２導体パターン１４１との間に備えられた絶縁膜１３０は、一部が開放（ＯＰ１）されて第１導体パターン１２１と第２導体パターン１４１が直接連結されることができる。
他方、第１導体パターン１２３と第２導体パターン１４２との間に備えられた絶縁膜１３０は、開放された部分なしに第１導体パターン１２３と第２導体パターン１４２との間を完全に遮断することができる。また、第１導体パターン１２２の外部に形成された絶縁膜１３０の外面には、別の第２導体パターンが備えられていなくてもよい。
図面には、第１導体パターン１２０、第２導体パターン１４０、コア部１１０などを覆う第２絶縁層１５０が備えられた場合が例示されているが、必要に応じて、追加の導体パターン層がさらに備えられることができ、このような導体パターン層の間にも上述の絶縁膜が備えられることができる。
ここで、第２絶縁層１５０は、半田レジスト層であってもよく、第２導体パターン１４０の一部が第２絶縁層１５０の外部に露出して、第３外部接続手段ＳＢ３と接触することができる。
また、スルービアＴＶの下面に接触した導体パターンを第１下部導体パターン１２１´と称することができ、一実施形態において、この下部導体パターン１２１´は、第２外部接続手段ＳＢ２と接触することができる。
一方、コア部１１０には、下方から上方に向かって引き込まれたリセス部Ｒ１が備えられることができる。そして、このリセス部Ｒ１には、第１電子部品２００が挿入されることができる。さらに、リセス部Ｒ１の表面に第１電子部品２００が直接接触することができる。ここで、第１電子部品２００は、ＩＣなどの能動素子またはキャパシタなどの受動素子であってもよい。特に、第１電子部品２００が能動素子である場合、第１電子部品２００の動作に応じて多量の熱が発生することがあるが、第１電子部品２００で発生した熱は金属材からなるコア部１１０を介して他の領域へ迅速に分散されることができる。
本実施形態において、第１電子部品２００の外部端子２１０は、第１外部接続手段ＳＢ１に接触することができる。
一方、上述の第１、第２、および第３外部接続手段ＳＢ１、ＳＢ２、ＳＢ３は、半田ボールに具現されることができる。そして、第１外部接続手段ＳＢ１および第２外部接続手段ＳＢ２は、付加基板３００に接触することができる。ここで、付加基板３００とは、パッケージ基板またはメインボードなどを意味することができる。
他方、第３外部接続手段ＳＢ３は、第２電子部品４００に接触することができる。ここで、第２電子部品４００は、別の基板であったり、別の能動素子または受動素子であってもよい。
本実施形態による回路基板１００は、第１電子部品２００が実装された付加基板３００と第２電子部品４００との間に配置されることにより、様々な信号経路を提供することができる。例えば、第１電子部品２００と付加基板３００との間に伝送される電気信号が、回路基板１００を媒介として第２電子部品４００に伝達されることができる。また、第１電子部品２００とは無関係の付加基板３００の電気信号も回路基板１００を介して第２電子部品４００に伝達されることができる。
また、本実施形態による回路基板１００は、リセス部Ｒ１の表面に第１電子部品２００が接触するようにすることで、第１電子部品２００の熱を効果的に分散することができる。また、本実施形態による回路基板１００は、第１電子部品２００の少なくとも一部がリセス部Ｒ１の内部に挿入されることで、回路基板組立体１０００全体の厚さが減少することができる。また、スルービアＴＶを介して付加基板３００と第２電子部品４００との直接的な連結を具現することができることから、直径の大きい半田ボールまたはトップボールを用いて、付加基板と第２電子部品とを連結する場合に比べて、連結のために必要な面積が減少し、信頼性が向上することができる。
図２は本発明の他の実施形態による回路基板１００を例示しており、図１を参照して、上述の実施形態とは異なり、リセス部Ｒ１なしにコア部１１０の下部にも絶縁層１５０´が備えられることができることを理解することができる。
１００ 回路基板
１１０ コア部
１１１ 第１コア層
１１２ 第２コア層
１１３ 第３コア層
１１４ スルーホール
１２０ 第１導体パターン
１３０ 絶縁膜
１３１ 絶縁薄膜
１３２ 機能膜
１４０ 第２導体パターン
１５０ 第２絶縁層
２００ 第１電子部品
２１０ 外部端子
３００ 付加基板
４００ 第２電子部品
Ｒ１ リセス部
ＳＢ１ 第１外部接続手段
ＳＢ２ 第２外部接続手段
ＳＢ３ 第３外部接続手段
ＴＶ スルービア

Claims (12)

  1. 第１絶縁層と、
    前記第１絶縁層に備えられる第１導体パターンと、
    前記第１導体パターンの外面に備えられる絶縁膜と、
    前記絶縁膜の外面に備えられる第２導体パターンと、を含み、
    前記絶縁膜は、前記第１導体パターンに接触する絶縁薄膜と、前記絶縁薄膜の外面に備えられて前記第２導体パターンに接触する機能膜とを含み、
    前記第１絶縁層は、金属材質のコア部の表面に前記絶縁膜が備えられてなり、
    前記コア部は、第１コア層、前記第１コア層の両面にそれぞれ配置され、前記第１コア層と異なる金属材質で形成される第２および第３コア層を含み、
    前記第２および第３コア層は、前記第１コア層を貫通する貫通ホールを充填して互いに一体に形成される、回路基板。
  2. 前記絶縁薄膜は、パリレンを含む材質からなる、請求項１に記載の回路基板。
  3. 前記機能膜は、窒化チタンを含む材質からなる、請求項１または２に記載の回路基板。
  4. 前記第１導体パターンと前記第２導体パターンとの間に存在する前記絶縁膜の一部が開放されて、前記第１導体パターンと前記第２導体パターンとが連結される、請求項１から３のいずれか１項に記載の回路基板。
  5. 前記第１絶縁層を貫通するスルービアと、
    一面が前記スルービアの下面に接触する第１下部導体パターンと、を含み、
    前記スルービアの上面は、前記第１導体パターンの少なくとも一部に接触する、請求項４に記載の回路基板。
  6. 前記コア部には、一面から他面の方向に引き込まれたリセス部が備えられる、請求項４に記載の回路基板。
  7. 一面に露出する第１外部接続手段および第２外部接続手段が備えられた付加基板と、
    前記第１外部接続手段に外部端子が連結されるように前記付加基板に実装される第１電子部品と、
    前記第１電子部品および前記付加基板の上部に備えられ、前記第２外部接続手段に電気的に連結され、前記第１電子部品の上面が接触する回路基板と、を含み、
    前記回路基板は、
    前記第１電子部品の少なくとも一部が挿入されるリセス部が備えられたコア部と、
    一面が前記コア部を貫通するスルービアの下面に接触し、他面は前記第２外部接続手段に連結される第１下部導体パターンと、
    前記コア部の上面に一面が接触する第１絶縁膜と、
    前記第１絶縁膜の他面に一面が接触する第１導体パターンと、
    前記第１導体パターンの他面に一面が接触する第２絶縁膜と、
    前記第２絶縁膜の他面に一面が接触する第２導体パターンと、を含み、
    前記第２絶縁膜は、前記第１導体パターンに接触する絶縁薄膜と、前記絶縁薄膜の外面に備えられて前記第２導体パターンに接触する機能膜とを含み、
    前記コア部は、金属材からなり、
    前記第１電子部品の外面の少なくとも一部は、前記リセス部の内壁に直接接触して前記コア部を構成する金属材に直接接触する、回路基板組立体。
  8. 前記絶縁薄膜は、パリレンを含む材質からなり、前記機能膜は、窒化チタンを含む材質からなる、請求項７に記載の回路基板組立体。
  9. 前記第１絶縁膜は、前記コア部に一面が接触するパリレン膜および前記パリレン膜に一面が接触し、他面には前記第１導体パターンの一面が接触する窒化チタン膜からなる、請求項８に記載の回路基板組立体。
  10. 前記第１導体パターンの少なくとも一部は、一面が前記スルービアの上面に接触する、請求項７から９のいずれか１項に記載の回路基板組立体。
  11. 前記第２導体パターンの少なくとも一部は、前記第２絶縁膜を貫通して前記第１導体パターンに接触する、請求項７から１０のいずれか１項に記載の回路基板組立体。
  12. 前記回路基板には、前記第２導体パターンと電気的に連結される第３外部接続手段がさらに備えられ、
    前記第３外部接続手段に接触する第２電子部品をさらに含む、請求項７から１１のいずれか１項に記載の回路基板組立体。
JP2016001025A 2015-02-24 2016-01-06 回路基板および回路基板組立体 Active JP6676860B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150025778A KR102295103B1 (ko) 2015-02-24 2015-02-24 회로기판 및 회로기판 조립체
KR10-2015-0025778 2015-02-24

Publications (2)

Publication Number Publication Date
JP2016157924A JP2016157924A (ja) 2016-09-01
JP6676860B2 true JP6676860B2 (ja) 2020-04-08

Family

ID=56693784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016001025A Active JP6676860B2 (ja) 2015-02-24 2016-01-06 回路基板および回路基板組立体

Country Status (3)

Country Link
US (1) US9992865B2 (ja)
JP (1) JP6676860B2 (ja)
KR (1) KR102295103B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177083B2 (en) * 2015-10-29 2019-01-08 Intel Corporation Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
JP6680712B2 (ja) 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50133780A (ja) * 1974-04-08 1975-10-23
JP3645129B2 (ja) * 1999-06-25 2005-05-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
EP2028915A1 (en) * 1999-08-12 2009-02-25 Ibiden Co., Ltd. Multilayer printed wiring board, solder resist composition, method for manufacturing multilayer printed wiring board, and semiconductor device
JP3849573B2 (ja) * 2001-05-22 2006-11-22 株式会社日立製作所 電子装置
JP4899269B2 (ja) * 2001-08-09 2012-03-21 株式会社村田製作所 電子部品ユニットおよびその製造方法
US20030038344A1 (en) * 2001-08-24 2003-02-27 Mcnc Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
JP4509622B2 (ja) * 2003-03-26 2010-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005216952A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板の製造装置、および回路基板
JP4971152B2 (ja) * 2005-06-13 2012-07-11 イビデン株式会社 プリント配線板
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP6222909B2 (ja) 2011-10-07 2017-11-01 キヤノン株式会社 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
KR101939236B1 (ko) * 2011-11-10 2019-01-16 삼성전자 주식회사 기판 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR20160103370A (ko) 2016-09-01
US9992865B2 (en) 2018-06-05
KR102295103B1 (ko) 2021-08-31
JP2016157924A (ja) 2016-09-01
US20160249457A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP2016225620A (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
US20040021210A1 (en) Semiconductor packaging apparatus
KR20160013706A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JPWO2006100764A1 (ja) プリント配線板
US10129982B2 (en) Embedded board and method of manufacturing the same
KR101497230B1 (ko) 전자부품 내장기판 및 전자부품 내장기판 제조방법
US9905508B2 (en) Package structure
TW201630496A (zh) 具有散熱結構的電路板及其製作方法
CN105323951A (zh) 印刷电路板及其制造方法
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
JP6676860B2 (ja) 回路基板および回路基板組立体
TWI599281B (zh) 封裝載板及其製作方法
JP2015133387A5 (ja)
CN105472884B (zh) 电路板及其制造方法
US9343391B2 (en) Semiconductor package and method of manufacturing the same
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20160103221A (ko) 회로기판 및 회로기판 제조방법
JP2007027472A5 (ja)
JP2010519769A (ja) 高速メモリパッケージ
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
US9480146B2 (en) Wiring board
RU2534024C1 (ru) Способ изготовления многослойной печатной платы сверхплотного монтажа
JP6236841B2 (ja) 多層配線基板及びその製造方法
US6541853B1 (en) Electrically conductive path through a dielectric material
JP2016127275A (ja) 回路基板、これを含む多層基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200219

R150 Certificate of patent or registration of utility model

Ref document number: 6676860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250