JP6675565B1 - Quantum computing device - Google Patents
Quantum computing device Download PDFInfo
- Publication number
- JP6675565B1 JP6675565B1 JP2019553990A JP2019553990A JP6675565B1 JP 6675565 B1 JP6675565 B1 JP 6675565B1 JP 2019553990 A JP2019553990 A JP 2019553990A JP 2019553990 A JP2019553990 A JP 2019553990A JP 6675565 B1 JP6675565 B1 JP 6675565B1
- Authority
- JP
- Japan
- Prior art keywords
- coupler
- loop
- superconducting
- layer
- neurons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002096 quantum dot Substances 0.000 claims abstract description 101
- 210000002569 neuron Anatomy 0.000 claims description 95
- 238000013528 artificial neural network Methods 0.000 claims description 85
- 210000004027 cell Anatomy 0.000 claims description 44
- 238000012549 training Methods 0.000 claims description 34
- 230000008878 coupling Effects 0.000 claims description 30
- 238000010168 coupling process Methods 0.000 claims description 30
- 238000005859 coupling reaction Methods 0.000 claims description 30
- 239000002184 metal Substances 0.000 description 72
- 238000010586 diagram Methods 0.000 description 52
- 230000004907 flux Effects 0.000 description 39
- 241000238366 Cephalopoda Species 0.000 description 30
- 230000003993 interaction Effects 0.000 description 24
- 230000000644 propagated effect Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 101150018115 UL10 gene Proteins 0.000 description 5
- 101150040331 gM gene Proteins 0.000 description 5
- 101150087840 UL11 gene Proteins 0.000 description 4
- 101150093137 UL13 gene Proteins 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 101150036407 UL14 gene Proteins 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 101150023763 UL12 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101150048584 TRM3 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
電極の数をより少なくした量子計算素子を提供する。量子計算素子は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する複数の超電導線路と、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる複数の第１カプラと、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラと、複数の超電導線路、複数の第１カプラ及び複数の第２カプラのいずれかに電気的に接続される複数の電極と、を備え、複数の第２カプラの少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。Provided is a quantum computing device having a smaller number of electrodes. The quantum computing element is arranged so as to form at least two unit cells in a plan view, and is provided at a plurality of superconducting lines that form a qubit depending on an electromagnetic state and at a crossing point of the plurality of superconducting lines. A plurality of first couplers that interact qubits; a plurality of second couplers that interact two qubits included in different unit lattices of at least two unit lattices; a plurality of superconducting lines; A plurality of electrodes electrically connected to the coupler and one of the plurality of second couplers, and at least a part of the plurality of second couplers is not electrically connected to any of the plurality of electrodes. .
Description
本発明は、量子計算素子に関する。 The present invention relates to a quantum computing device.
近年、ループ状の超電導線路によって、電流の周回方向を２つの量子状態とする量子ビットを構成し、量子ビットを相互作用させた後、周回方向の違いを超伝導量子干渉計(superconducting quantum interference device, SQUID)によって測定する量子コンピュータが研究されている。このような量子コンピュータでは、量子ビット間の相互作用をカプラによって制御することがある。 In recent years, a qubit in which the circling direction of a current is two quantum states is formed by a loop-shaped superconducting line, and after the qubits interact, the difference in the circling direction is determined by a superconducting quantum interference device (superconducting quantum interference device). , SQUID) has been studied. In such a quantum computer, the interaction between qubits may be controlled by a coupler.
例えば下記非特許文献１には、２つの量子ビット間の相互作用の強さを制御することができるカプラが開示されている。 For example, Non-Patent Document 1 below discloses a coupler that can control the strength of interaction between two qubits.
カプラは、相互作用の強さを制御する信号を入力するための電極に電気的に接続されている。ここで、超電導線路及びカプラは、フォトリソグラフィによって微細に形成することができるが、その電極は外部から電気信号を入れる配線とコンタクト可能なサイズとするため、比較的大きな面積で形成する必要がある。 The coupler is electrically connected to an electrode for inputting a signal for controlling the strength of the interaction. Here, the superconducting line and the coupler can be finely formed by photolithography, but their electrodes need to be formed with a relatively large area in order to have a size that can be contacted with wiring for receiving an electric signal from the outside. .
量子計算素子を基板上に形成する場合、素子の大きさが電極の数に支配され、超電導線路及びカプラを微細に形成しても、基板の大きさを小さくできないことがある。そのため、超電導線路及びカプラを微細化しても、量子計算素子を超電導状態に保つための冷却効率が向上しないことがある。 When a quantum computing element is formed on a substrate, the size of the element is governed by the number of electrodes, and the size of the substrate may not be reduced even if the superconducting line and the coupler are finely formed. Therefore, even if the superconducting line and the coupler are miniaturized, the cooling efficiency for maintaining the quantum computing element in the superconducting state may not be improved.
そこで、本発明は、電極の数をより少なくした量子計算素子を提供する。 Thus, the present invention provides a quantum computing device with a smaller number of electrodes.
本発明の一態様に係る量子計算素子は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する複数の超電導線路と、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる複数の第１カプラと、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラと、複数の超電導線路、複数の第１カプラ及び複数の第２カプラのいずれかに電気的に接続される複数の電極と、を備え、複数の第２カプラの少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。 The quantum computing element according to one embodiment of the present invention is arranged so as to form at least two unit lattices in plan view, and a plurality of superconducting lines each forming a qubit according to an electromagnetic state, and an intersection of the plurality of superconducting lines. A plurality of first couplers provided at the location for interacting two qubits, a plurality of second couplers for interacting two qubits included in different unit lattices of at least two unit lattices, and a plurality of A plurality of electrodes electrically connected to any one of the plurality of first couplers and the plurality of second couplers, and at least a part of the plurality of second couplers is connected to any of the plurality of electrodes. Not electrically connected.
この態様によれば、異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラの少なくとも一部に電極を接続しないことで、全ての第２カプラに電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子を小面積化できる。これにより、量子計算素子を超電導状態に保つ冷却効率を高めることができる。 According to this aspect, by not connecting an electrode to at least a part of the plurality of second couplers that cause two qubits included in different unit cells to interact with each other, an electrode is connected to all the second couplers. Thus, the number of electrodes can be further reduced, and the area of the quantum computing element can be reduced. Thereby, the cooling efficiency for keeping the quantum computing element in a superconducting state can be increased.
上記態様において、異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において第１ループと同じ方向に周回する第２ループを含み、第２カプラは、第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループ及び第２ループと対向して、平面視において第１カプラループと同じ方向に周回する第２カプラループを含んでもよい。 In the above aspect, the first superconducting line that constitutes one of the two qubits included in the different unit lattices includes the first loop that rotates clockwise or counterclockwise in plan view, and is included in the different unit lattices. The second superconducting line forming the other of the two qubits includes a second loop circling in the same direction as the first loop in plan view, and the second coupler faces the first loop and rotates clockwise in plan view. Alternatively, a second coupler loop that circulates in the same direction as the first coupler loop in plan view, opposite to the first coupler loop and the second loop that circulates counterclockwise, may be included.
この態様によれば、異なる単位格子に含まれる２つの超電導線路により構成される２つの量子ビットを、互いに同じ状態とすることができる。 According to this aspect, two qubits formed by two superconducting lines included in different unit cells can be in the same state.
上記態様において、異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において第１ループと反対方向に周回する第２ループを含み、第２カプラは、第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び第２ループと対向して第１カプラループと反対方向に周回する第２カプラループを含んでもよい。 In the above aspect, the first superconducting line that constitutes one of the two qubits included in the different unit lattices includes the first loop that rotates clockwise or counterclockwise in plan view, and is included in the different unit lattices. The second superconducting line constituting the other of the two qubits includes a second loop circling in a direction opposite to the first loop in plan view, and the second coupler faces clockwise or counterclockwise in opposition to the first loop. And a second coupler loop facing the second coupler in a direction opposite to the first coupler loop.
この態様によれば、異なる単位格子に含まれる２つの超電導線路により構成される２つの量子ビットを、互いに同じ状態とすることができる。 According to this aspect, two qubits formed by two superconducting lines included in different unit cells can be in the same state.
上記態様において、異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において第１ループと同じ方向に周回する第２ループを含み、第２カプラは、第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び第２ループと対向して第１カプラループと反対方向に周回する第２カプラループを含んでもよい。 In the above aspect, the first superconducting line that constitutes one of the two qubits included in the different unit lattices includes the first loop that rotates clockwise or counterclockwise in plan view, and is included in the different unit lattices. The second superconducting line constituting the other of the two qubits includes a second loop circling in the same direction as the first loop in a plan view, and the second coupler faces the first loop clockwise or counterclockwise. And a second coupler loop facing the second coupler in a direction opposite to the first coupler loop.
この態様によれば、異なる単位格子に含まれる２つの超電導線路により構成される２つの量子ビットを、互いに反対の状態とすることができる。 According to this aspect, the two qubits constituted by the two superconducting lines included in different unit cells can be in mutually opposite states.
上記態様において、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成し、複数の第１カプラは、複数のニューロンの間の結合係数を制御してもよい。 In the above aspect, the plurality of superconducting lines may form a plurality of neurons of the neural network, and the plurality of first couplers may control a coupling coefficient between the plurality of neurons.
この態様によれば、任意の結合係数を有するニューラルネットワークを構成することができる。 According to this aspect, a neural network having an arbitrary coupling coefficient can be configured.
上記態様において、複数の超電導線路は、第１方向に延伸する第１の複数の超電導線路及び第１方向と交差する第２方向に延伸する第２の複数の超電導線路を含み、第１の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第２の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してもよい。 In the above aspect, the plurality of superconducting lines include a first plurality of superconducting lines extending in a first direction and a second plurality of superconducting lines extending in a second direction intersecting the first direction. May form neurons in the input layer of the neural network, and the second plurality of superconducting lines may form neurons in the hidden or output layer of the neural network.
この態様によれば、任意の数の隠れ層を有するニューラルネットワークを構成することができる。 According to this aspect, a neural network having an arbitrary number of hidden layers can be configured.
上記態様において、第２の複数の超電導線路は、入力層のニューロンに入力されるデータを修正したトレーニングデータを出力する層のニューロンを構成してもよい。 In the above aspect, the second plurality of superconducting lines may form a layer neuron that outputs training data obtained by modifying data input to the input layer neuron.
この態様によれば、学習済みのニューラルネットワークの性能を評価するために用いることができるトレーニングデータの生成を、ニューラルネットワークのフォワードプロパゲーションと同時に行うことができ、メモリ容量やバス帯域を別途確保することなく、トレーニングデータの生成を行うことができる。 According to this aspect, the generation of training data that can be used to evaluate the performance of the learned neural network can be performed simultaneously with the forward propagation of the neural network, and the memory capacity and the bus bandwidth are separately secured. The training data can be generated without any need.
上記態様において、ニューラルネットワークは、トレーニングデータを用いて性能が評価されてもよい。 In the above aspect, the performance of the neural network may be evaluated using the training data.
この態様によれば、予め用意したトレーニングデータの一部をテスト用に残す必要がなくなり、ニューラルネットワークの学習に用いることができるデータ数を増やすことができる。 According to this aspect, it is not necessary to leave a part of the training data prepared in advance for the test, and the number of data that can be used for learning the neural network can be increased.
上記態様において、入力層のニューロンを構成する第１の複数の超電導線路及び第１隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子において交差し、第１隠れ層のニューロンを構成する第２の複数の超電導線路及び第２隠れ層のニューロンを構成する第１の複数の超電導線路は、第１単位格子に隣接する第２単位格子において交差し、入力層のニューロンを構成する第１の複数の超電導線路及び第３隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子に隣接する第３単位格子において交差してもよい。 In the above aspect, the first plurality of superconducting lines forming the neurons of the input layer and the second plurality of superconducting lines forming the neurons of the first hidden layer intersect in the first unit cell, and The second plurality of superconducting lines constituting the neuron and the first plurality of superconducting lines constituting the neuron of the second hidden layer intersect in a second unit cell adjacent to the first unit cell, and connect the neurons of the input layer. The constituting first superconducting lines and the second plurality of superconducting lines constituting the neurons of the third hidden layer may intersect at a third unit lattice adjacent to the first unit lattice.
この態様によれば、層をまたいでニューロンが結合するニューラルネットワークを構成することができる。 According to this aspect, a neural network in which neurons are connected across layers can be configured.
本発明によれば、電極の数をより少なくした量子計算素子を提供することができる。 According to the present invention, it is possible to provide a quantum computing device having a smaller number of electrodes.
添付図面を参照して、本発明の実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。 An embodiment of the present invention will be described with reference to the accompanying drawings. In each of the drawings, the components denoted by the same reference numerals have the same or similar configurations.
図１は、本発明の実施形態に係る量子計算システム１００の概要を示す図である。量子計算システム１００は、量子コンピュータ１及び古典コンピュータ２０を含む。ここで、量子コンピュータ１は、量子効果を積極的に利用した計算機であり、例えば量子断熱計算を行う計算機であってよい。また、古典コンピュータ２０は、量子効果を積極的に利用することなく、古典的な自然法則に基づいて動作する計算機であり、例えばノイマン型コンピュータであってよい。 FIG. 1 is a diagram showing an outline of a quantum calculation system 100 according to an embodiment of the present invention. The quantum computing system 100 includes a quantum computer 1 and a classical computer 20. Here, the quantum computer 1 is a computer that actively uses the quantum effect, and may be, for example, a computer that performs quantum adiabatic calculation. The classical computer 20 is a computer that operates based on classical laws of nature without actively using the quantum effect, and may be, for example, a Neumann computer.
量子コンピュータ１は、量子計算素子１０を備える。量子計算素子１０は、複数の量子ビットを構成する複数の超電導線路と、２つの量子ビットを相互作用させる複数のカプラとを備える。量子計算素子１０は、超電導線路及びカプラを形成する材料の超電導転移温度以下に冷却された状態で使用される。そのため、量子コンピュータ１は、量子計算素子１０の他に、冷却機構を備える。 The quantum computer 1 includes a quantum computing device 10. The quantum computing element 10 includes a plurality of superconducting lines forming a plurality of qubits and a plurality of couplers for making the two qubits interact. The quantum computing element 10 is used in a state where it is cooled below the superconducting transition temperature of the material forming the superconducting line and the coupler. Therefore, the quantum computer 1 includes a cooling mechanism in addition to the quantum computing element 10.
量子コンピュータ１は、電気信号を伝搬するケーブル(同軸ケーブル等)、ＬＡＮ（Local Area Network）やインターネット等の通信ネットワークＮを介して古典コンピュータ２０と接続され、古典コンピュータ２０による設定に従って動作する。例えば、古典コンピュータ２０は、複数の量子ビットの間の相互作用の強さを設定する。量子コンピュータ１は、量子コンピュータ１とは異なるチップに形成され、そのチップ上に構成された信号源から出力される信号で制御してもよい。その際、異なるチップ及び配線は、室温におかれる場合や量子計算素子とは異なる温度環境におかれる場合がある。例えば、液体ヘリウム温度の環境(約４．２Ｋ)に置かれ、配線で１０ｍＫ以下の温度に設置された量子計算素子のチップと接続する場合もある。 The quantum computer 1 is connected to the classical computer 20 via a communication network N such as a cable (a coaxial cable or the like) for transmitting an electric signal, a LAN (Local Area Network) or the Internet, and operates according to the setting by the classical computer 20. For example, the classical computer 20 sets the strength of the interaction between multiple qubits. The quantum computer 1 may be formed on a chip different from the quantum computer 1 and controlled by a signal output from a signal source configured on the chip. At that time, different chips and wirings may be placed at room temperature or in a different temperature environment from the quantum computing element. For example, there is a case where the semiconductor device is placed in a liquid helium temperature environment (approximately 4.2K) and connected to a chip of a quantum computation element installed at a temperature of 10 mK or less by wiring.
図２は、本実施形態に係る量子計算素子１０の３つの超電導線路、第１カプラ及び第２カプラの概要を示す図である。同図では、複数の超電導線路として「格子Ｂの量子ビット１（Horizontal qubit）」、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」を示している。ここで、「格子Ａ」及び「格子Ｂ」は、異なる単位格子を表す。「格子Ｂの量子ビット１（Horizontal qubit）」、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」は、それぞれSQUIDから出発してSQUIDに戻る超電導線路で構成されている。複数の超電導線路は、複数の異なる層に形成された線路によって構成されてよく、本例では、層の違いをハッチングの違いによって図示し、複数の超電導線路を平面視した場合を図示している。また、本例では、SQUIDに含まれるジョセフソン接合を黒塗りの四角で図示している。 FIG. 2 is a diagram illustrating an outline of three superconducting lines, a first coupler, and a second coupler of the quantum computation device 10 according to the present embodiment. In the same figure, “qubit 1 of lattice B (Horizontal qubit)”, “qubit 2 of lattice A (Horizontal qubit)”, and “qubit 3 of lattice A (Vertical qubit)” are shown as a plurality of superconducting lines. I have. Here, “lattice A” and “lattice B” represent different unit cells. The “qubit 1 of the lattice B (Horizontal qubit)”, the “qubit 2 of the lattice A (Horizontal qubit)” and the “qubit 3 of the lattice A (Vertical qubit)” are superconducting starting from the SQUID and returning to the SQUID It is composed of tracks. The plurality of superconducting lines may be constituted by lines formed in a plurality of different layers, and in this example, a difference between layers is illustrated by a hatching difference, and a case where the plurality of superconducting lines are viewed in plan is illustrated. . In this example, the Josephson junction included in the SQUID is illustrated by a black square.
量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。ここで、超電導線路を流れる電流の周回方向は、SQUIDから出発してSQUIDに戻る経路を流れる電流の方向で定義される。 The quantum state of a qubit may be represented by the direction of circulation of the current flowing through the superconducting line. Here, the direction of circulation of the current flowing through the superconducting line is defined by the direction of the current flowing through the path starting from the SQUID and returning to the SQUID.
「格子Ｂの量子ビット１（Horizontal qubit）」には、「量子ビット１のreadout SQUID」が設けられている。「量子ビット１のreadout SQUID」によって、「格子Ｂの量子ビット１（Horizontal qubit）」の電流の周回方向、すなわち量子状態が読み取られる。同様に、「格子Ａの量子ビット２（Horizontal qubit）」には、「量子ビット２のreadout SQUID」が設けられており、「格子Ａの量子ビット３（Vertical qubit）」には、「量子ビット３のreadout SQUID」が設けられている。 “Horizontal qubit of lattice B” is provided with “readout SQUID of qubit 1”. By the “readout SQUID of qubit 1”, the circulating direction of the current of “horizontal qubit 1 of lattice B”, that is, the quantum state is read. Similarly, “Horizontal qubit of lattice A” is provided with “readout SQUID of qubit 2,” and “Vertical qubit of lattice A (Vertical qubit)” is provided with “qubit. 3 readout SQUIDs ”are provided.
本例では、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」の交差箇所に「Variable coupler」が設けられている。「Variable coupler」は、本発明の第１カプラに相当する。「Variable coupler」は、磁場印加用の配線を有し、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」の相互作用の強さを制御することができる。 In this example, a “Variable coupler” is provided at the intersection of “Horizontal qubit 2 of lattice A” and “Vertical qubit 3 of lattice A”. “Variable coupler” corresponds to the first coupler of the present invention. The “Variable coupler” has wiring for applying a magnetic field, and controls the strength of the interaction between “the qubit 2 of the lattice A (Horizontal qubit)” and “the qubit 3 of the lattice A (Vertical qubit)”. Can be.
また、本例では、「格子Ｂの量子ビット１（Horizontal qubit）」及び「格子Ａの量子ビット２（Horizontal qubit）」の間に「Static coupler」が設けられている。「Static coupler」は、本発明の第２カプラに相当する。「Static coupler」は、磁場印加用の配線を有さず、「格子Ｂの量子ビット１（Horizontal qubit）」及び「格子Ａの量子ビット２（Horizontal qubit）」を固定の強さで相互作用させる。 In this example, a “Static coupler” is provided between “the quantum bit 1 of the lattice B (Horizontal qubit)” and “the quantum bit 2 of the lattice A (Horizontal qubit)”. “Static coupler” corresponds to the second coupler of the present invention. The “Static coupler” has no wiring for applying a magnetic field, and makes “the qubit 1 of the lattice B (Horizontal qubit)” and “the qubit 2 of the lattice A (Horizontal qubit)” interact with a fixed strength. .
なお、図２に示した超電導線路のレイアウトは一例にすぎず、平面視において四角形だけでなく、リング状、円形等他のレイアウトであってもよい。超電導線路は、βＬ＝２π×Ｌ×IＣ／Φ０の値が、２〜１０となるように設計されていればよく、好ましくはβＬが３〜８となるように設計されていてよい。ここで、Ｌは超電導線路のインダクタンスであり、IＣはジョセフソン接合の閾値電流であり、Φ０は磁束量子（Φ０＝ｈ／２ｅ＝２．０６７×１０−１５Ｗｂ）である。なお、βＬが小さいと、超電導線路を流れる周回電流の向きの制御が容易となるものの、熱擾乱に弱くなるため、量子状態の安定性が低くなる。また、IＣは量子ビット作製プロセスと、ジョセフソン接合の面積で定まる量である。例えば、IＣ＝５．３uＡとなるようなジョセフソン接合と、Ｌ＝２６０ｐＨとなるような線路で量子ビットを作製すると、βＬは４．２となる。It should be noted that the layout of the superconducting line shown in FIG. 2 is merely an example, and other layouts such as a ring shape and a circular shape as well as a square shape in plan view may be used. The superconducting line may be designed so that the value of β L = 2π × L × I C / Φ 0 is 2 to 10, preferably β L is 3 to 8. Good. Here, L is the inductance of the superconducting line, I C is the threshold current of the Josephson junction, and Φ 0 is the magnetic flux quantum (Φ 0 = h / 2e = 2.067 × 10 −15 Wb). If β L is small, it is easy to control the direction of the circulating current flowing through the superconducting line, but it is susceptible to thermal disturbance, and the stability of the quantum state is low. Also, I C is the amount determined and qubit fabrication process, in the area of the Josephson junction. For example, if a qubit is manufactured using a Josephson junction where I C = 5.3 uA and a line where L = 260pH, β L will be 4.2.
なお、量子ビットはIＣが低くなるようにジョセフソン接合の面積を小さく作ることが一般的だが、readout SQUIDについてはIＣが低い必要性はなく、量子ビットよりも面積が大きいジョセフソン接合で作製されてよい。例えば、readout SQUIDのIＣは、３０uＡ程度であってよい。Incidentally, qubits but generally make small the area of the Josephson junction as I C is low, no need I C is lower for readouts SQUID, in a large area Josephson junction than qubit It may be made. For example, I C of readouts SQUID may be about 30UA.
図３は、本実施形態に係る量子計算素子１０の２つの超電導線路及び第１カプラを示す図である。同図では、２つの超電導線路として「Vertical qubit」及び「Horizontal qubit」を示し、第１カプラとして「Variable coupler」を示している。同図では、２つの超電導線路を省略して直線として図示しているが、図２を用いて説明したように、２つの超電導線路は、SQUIDから出発してSQUIDに戻る超電導線路で構成されている。 FIG. 3 is a diagram illustrating two superconducting lines and a first coupler of the quantum computing device 10 according to the present embodiment. In the figure, "Vertical qubit" and "Horizontal qubit" are shown as two superconducting lines, and "Variable coupler" is shown as a first coupler. In the figure, the two superconducting lines are omitted and shown as straight lines. However, as described with reference to FIG. 2, the two superconducting lines are constituted by superconducting lines that start from the SQUID and return to the SQUID. I have.
２つの超電導線路は、それぞれ「Ring for applying h-bias」と示された磁場印加のためのリングと、「Ring for coupling with neighboring lattice」と示された第２カプラと相互作用するためのリングと、「Ring for coupling with neighboring qubit」と示された第１カプラと相互作用するためのリングと、「Ring for coupling with QFP」と示された磁束量子パラメトロン（Quantum Flux Parametron; QFP）と相互作用するためのリングとを含む。なお、量子ビットは、SQUIDを出発し、描かれたリングを経て、SQUIDに戻る経路を描く構造となっている。好ましくは一筆書きの経路であるが、いくつかの箇所で２通り以上の経路を持ち、SQUIDに戻るような構造となっていてもよい。「Ring for coupling with neighboring qubit」と示された第一カプラと相互作用するためのリングが5つの場合を図示しているが、リングの数は２−６個であってもよい。 The two superconducting lines each have a ring for applying a magnetic field, labeled "Ring for applying h-bias", and a ring for interacting with a second coupler, labeled "Ring for coupling with neighboring lattice". , A ring to interact with the first coupler labeled "Ring for coupling with neighboring qubit" and interacts with a flux quantum parametron (QFP) labeled "Ring for coupling with QFP" For including rings. Note that the qubit has a structure that departs from the SQUID, passes through the drawn ring, and returns to the SQUID. Although the path is preferably a one-stroke path, it may be configured to have two or more paths at some points and return to the SQUID. Although the case where there are five rings for interacting with the first coupler indicated as “Ring for coupling with neighboring qubit” is illustrated, the number of rings may be 2 to 6.
第１カプラの一例である「Variable coupler」は、「Vertical qubit」の「Ring for coupling with neighboring qubit」及び「Horizontal qubit」の「Ring for coupling with neighboring qubit」とそれぞれ非接触で対向するリングを含み、電磁誘導により２つの超電導線路を相互作用させる。ここで、相互作用の強さは、「Variable coupler」に印加される磁場によって制御される。当該リングおよびカプラは、実線で示している最上層（第４層）の線路Ｍ４と、破線で示している第３層の線路Ｍ３と、一点鎖線で示している第２層の線路Ｍ２と、二点鎖線で示している最下層（第１層）の線路Ｍ１とで構成され、非接触で対向する構成を為し、電磁誘導により相互作用することが可能な構造となっている。 "Variable coupler", which is an example of the first coupler, includes a ring that is opposed to the "Ring for coupling with neighboring qubit" of "Vertical qubit" and the "Ring for coupling with neighboring qubit" of "Horizontal qubit" in a non-contact manner. , Two superconducting lines interact by electromagnetic induction. Here, the strength of the interaction is controlled by the magnetic field applied to the “Variable coupler”. The ring and the coupler include a line M4 of the uppermost layer (fourth layer) shown by a solid line, a line M3 of a third layer shown by a broken line, a line M2 of a second layer shown by an alternate long and short dash line, It is constituted by the lowermost layer (first layer) line M1 indicated by a two-dot chain line, has a non-contact facing configuration, and has a structure capable of interacting by electromagnetic induction.
図４は、本実施形態に係る量子計算素子１０の１つの超電導線路を示す図である。超電導線路は、「Qubit SQUID」、「Connector for different lattice」、「Ring for coupling neighboring qubit」及び「Read-out(QFP+SQUID)」を含む。ここで、「Connector for different lattice」は、図４の「Ring for coupling with neighboring lattice」と同等のものであり、「Ring for coupling neighboring qubit」は、図４の「Ring for coupling with neighboring qubit」と同等のものである。また、「Read-out(QFP+SQUID)」は、超電導線路の量子状態を読み出すための磁束量子パラメトロン及び超伝導量子干渉計である。図５において、ReadoutはSQUIDのみであってもよい。また、Qubit SQUIDとReadoutが曲げられた位置に図示されているが、これは量子ビットをレイアウト上に並べた時の位置をイメージしたものであり、真っすぐに並んだ配置となっていてもよい。 FIG. 4 is a diagram illustrating one superconducting line of the quantum computing device 10 according to the present embodiment. The superconducting line includes “Qubit SQUID”, “Connector for different lattice”, “Ring for coupling adjacent qubit”, and “Read-out (QFP + SQUID)”. Here, “Connector for different lattice” is equivalent to “Ring for coupling with neighboring qubit” in FIG. 4, and “Ring for coupling adjacent qubit” is equivalent to “Ring for coupling with neighboring qubit” in FIG. Are equivalent. “Read-out (QFP + SQUID)” is a flux quantum parametron and a superconducting quantum interferometer for reading a quantum state of a superconducting line. In FIG. 5, Readout may be only SQUID. Although the Qubit SQUID and the Readout are shown at the bent positions, this is an image of the positions when the qubits are arranged on the layout, and may be arranged straight.
図５は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第１例を示す図である。本例では、量子計算素子１０により制限ボルツマンマシンを構成する場合を示している。なお、制限ボルツマンマシンは量子計算素子１０により構成されるモデルの一例であり、量子計算素子１０によって、リカレント型ニューラルネットワークを構成したり、ニューラルネットワーク以外の機械学習モデルを構成したりすることができる。 FIG. 5 is a diagram illustrating a first example of a neural network configured by the quantum computation device 10 according to the present embodiment. In this example, a case where a limited Boltzmann machine is configured by the quantum computing element 10 is shown. Note that the restricted Boltzmann machine is an example of a model configured by the quantum computation device 10, and the quantum computation device 10 can configure a recurrent neural network or a machine learning model other than the neural network. .
本例の制限ボルツマンマシンは、可視層（入力層、Ｉｎｐｕｔ）に６つのノード（第１〜第６ノード）を含み、隠れ層（出力層、Ｏｕｔｐｕｔ）に６つのノード（第７〜第１２ノード）を含む。可視層に含まれる６つのノードと、隠れ層に含まれる６つのノードは、互いに全結合している。 The restricted Boltzmann machine of this example includes six nodes (first to sixth nodes) in a visible layer (input layer, Input) and six nodes (seventh to twelfth nodes) in a hidden layer (output layer, Output). )including. The six nodes included in the visible layer and the six nodes included in the hidden layer are fully connected to each other.
図６は、本実施形態に係る量子計算素子１０の第１例の概要を示す図である。同図では、複数の超電導線路と、第１カプラＣ１と、第２カプラＣ２とを示している。なお、同図では、複数の超電導線路の「Connector for different lattice」及び「Ring for coupling neighboring qubit」を四角で図示し、「Qubit SQUID」及び「Read-out」の図示を省略している。また、同図では、第１カプラＣ１に設けられている磁場印加用の配線の図示を省略している。 FIG. 6 is a diagram illustrating an outline of a first example of the quantum computation device 10 according to the present embodiment. FIG. 1 shows a plurality of superconducting lines, a first coupler C1, and a second coupler C2. It should be noted that, in the figure, “Connector for different lattice” and “Ring for coupling adjacent qubit” of a plurality of superconducting lines are illustrated by squares, and “Qubit SQUID” and “Read-out” are omitted. Also, in the figure, the illustration of the magnetic field application wiring provided in the first coupler C1 is omitted.
複数の超電導線路は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する。量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。また、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成してよい。複数の超電導線路は、第１方向に延伸する第１の複数の超電導線路及び第１方向と交差する第２方向に延伸する第２の複数の超電導線路を含んでよい。そして、第１方向に延伸する第１の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第２方向に延伸する第２の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してよい。これにより、任意の数の隠れ層を有するニューラルネットワークを構成することができる。なお、第一方向に延伸する第一の複数の超伝導線路を出力層のニューロンに対応させてもよい。 The plurality of superconducting lines are arranged so as to form at least two unit lattices in plan view, and each constitute a qubit according to an electromagnetic state. The quantum state of a qubit may be represented by the direction of circulation of the current flowing through the superconducting line. Further, the plurality of superconducting lines may constitute a plurality of neurons of the neural network. The plurality of superconducting lines may include a first plurality of superconducting lines extending in a first direction and a second plurality of superconducting lines extending in a second direction intersecting the first direction. The first plurality of superconducting lines extending in the first direction constitute neurons of an input layer of the neural network, and the second plurality of superconducting lines extending in the second direction constitute a hidden layer or output of the neural network. Layer neurons may be configured. As a result, a neural network having an arbitrary number of hidden layers can be configured. The first plurality of superconducting lines extending in the first direction may correspond to the neurons in the output layer.
本例では、図３における縦方向（第１方向）に延伸する６つの第１の超電導線路によって、制限ボルツマンマシンの可視層（入力層、Input）に含まれる第１〜第６ノードが構成されている。また、図３における横方向（第２方向）に延伸する６つの第２の超電導線路によって、制限ボルツマンマシンの隠れ層（出力層、Output）に含まれる第７〜第１２ノードが構成されている。なお、本例では、第１方向と第２方向は直交しているが、第１方向と第２方向は斜交していてもよい。なお、第一方向と第一方向への割り当て方が逆の場合であってもよい。 In the present example, the first to sixth nodes included in the visible layer (input layer, Input) of the limited Boltzmann machine are configured by the six first superconducting lines extending in the vertical direction (first direction) in FIG. ing. In addition, the seventh to twelfth nodes included in the hidden layer (output layer, Output) of the limited Boltzmann machine are configured by the six second superconducting lines extending in the lateral direction (second direction) in FIG. . In this example, the first direction and the second direction are orthogonal to each other, but the first direction and the second direction may be oblique. Note that the assignment in the first direction and the first direction may be reversed.
複数の第１カプラＣ１は、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる。例えば、第１カプラＣ１は、制限ボルツマンマシンの第１ノードを構成する第１の超電導線路Ｌ１ａと、制限ボルツマンマシンの第７ノードを構成する第２の超電導線路Ｌ７ａとの交差箇所に設けられ、第１ノードの値を表す量子ビットと、第７ノードの値を表す量子ビットとを相互作用させる。量子計算素子１０により構成されるニューラルネットワークにおいて、複数の第１カプラＣ１は、複数のニューロンの間の結合係数を制御するものであってよい。なお、第１カプラＣ１は、例えば非特許文献１に開示された構成を有してよい。複数の第１カプラＣ１を設けることで、任意の結合係数を有するニューラルネットワークを構成することができる。第１カプラＣ１の相互作用の強さ、すなわちニューラルネットワークのニューロン間の結合係数は、第１カプラＣ１に印加する磁場の強さによって制御することができる。 The plurality of first couplers C1 are provided at intersections of the plurality of superconducting lines and allow two qubits to interact. For example, the first coupler C1 is provided at an intersection of a first superconducting line L1a constituting a first node of the restricted Boltzmann machine and a second superconducting line L7a constituting a seventh node of the restricted Boltzmann machine, The qubit representing the value of the first node interacts with the qubit representing the value of the seventh node. In the neural network constituted by the quantum computing elements 10, the plurality of first couplers C1 may control a coupling coefficient between a plurality of neurons. The first coupler C1 may have, for example, a configuration disclosed in Non-Patent Document 1. By providing the plurality of first couplers C1, a neural network having an arbitrary coupling coefficient can be configured. The strength of the interaction of the first coupler C1, that is, the coupling coefficient between neurons in the neural network, can be controlled by the strength of the magnetic field applied to the first coupler C1.
複数の第２カプラＣ２は、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる。本例の量子計算素子１０は、第１単位格子ＵＬ１、第２単位格子ＵＬ２、第３単位格子ＵＬ３及び第４単位格子ＵＬ４を含み、符号１’〜４’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第３単位格子ＵＬ３にそれぞれ含まれる４つの量子ビットを相互作用させ、符号５’及び６’で示された第２カプラＣ２は、第２単位格子ＵＬ２と第４単位格子ＵＬ４にそれぞれ含まれる４つの量子ビットを相互作用させ、符号７’〜１０’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第２単位格子ＵＬ２にそれぞれ含まれる４つの量子ビットを相互作用させ、符号１１’及び１２’で示された第２カプラＣ２は、第３単位格子ＵＬ３と第４単位格子ＵＬ４にそれぞれ含まれる４つの量子ビットを相互作用させる。複数の第２カプラＣ２は、後述する構成により、異なる単位格子に含まれる２つの量子ビットを同じ量子状態又は反対の量子状態にするように、２つの量子ビットを相互作用させてよい。 The multiple second couplers C2 cause two qubits included in different ones of the at least two unit lattices to interact. The quantum computing element 10 of the present example includes a first unit lattice UL1, a second unit lattice UL2, a third unit lattice UL3, and a fourth unit lattice UL4, and the second coupler C2 denoted by reference numerals 1 'to 4' , Four qubits respectively included in the first unit lattice UL1 and the third unit lattice UL3 interact, and the second coupler C2 indicated by reference numerals 5 ′ and 6 ′ is connected to the second unit lattice UL2 and the fourth unit lattice. The four qubits respectively included in the lattice UL4 are made to interact with each other, and the second coupler C2 indicated by reference numerals 7 ′ to 10 ′ is connected to the four qubits respectively included in the first unit lattice UL1 and the second unit lattice UL2. And the second coupler C2 indicated by reference numerals 11 ′ and 12 ′ interacts with four qubits included in the third unit lattice UL3 and the fourth unit lattice UL4, respectively. The plurality of second couplers C2 may cause the two qubits to interact such that the two qubits included in different unit lattices have the same quantum state or opposite quantum states, according to a configuration described later.
従来、複数の超電導線路には、量子状態を読み取るための電極が電気的に接続され、複数の第１カプラＣ１及び複数の第２カプラＣ２には、相互作用の強さを制御する信号が入力される電極が電気的に接続される。電極は、比較的面積が大きく、量子計算素子の小面積化を妨げる要因となる。また、カプラの値を変化させる磁場印加コイルへの通電は、周囲に意図しない磁束を与える場合があり、誤動作やノイズの原因となることがある。 Conventionally, an electrode for reading a quantum state is electrically connected to a plurality of superconducting lines, and a signal for controlling the strength of interaction is input to a plurality of first couplers C1 and a plurality of second couplers C2. The electrodes to be connected are electrically connected. The electrode has a relatively large area, which hinders a reduction in the area of the quantum computing element. Further, energization of the magnetic field application coil that changes the value of the coupler may give an unintended magnetic flux to the surroundings, which may cause malfunction or noise.
本実施形態に係る量子計算素子１０は、複数の超電導線路、複数の第１カプラＣ１及び複数の第２カプラＣ２のいずれかに電気的に接続される複数の電極を備えるが（図３において不図示）、複数の第２カプラＣ２の少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。具体的には、符号１’〜１２’で示された第２カプラＣ２は、いずれも電極に接続されていない。すなわち、符号１’〜１２’で示された第２カプラＣ２は、２つの量子ビットを固定された強さで相互作用させ、相互作用の強さが可変でない。これらの第２カプラＣ２は、異なる単位格子に含まれる２つの量子ビットを互いに同じ状態にするように構成されていてよい。例えば、第１単位格子ＵＬ１に含まれる第２の超電導線路Ｌ７ａと、第２単位格子ＵＬ２に含まれる第２の超電導線路Ｌ７ｂとは、第２カプラＣ２によって同じ量子状態になるように相互作用されており、制限ボルツマンマシンの第５ノードを構成する第１の超電導線路と、制限ボルツマンマシンの第７ノードを構成する第２の超電導線路Ｌ７ａとの交差箇所に設けられた第１カプラＣ１によって、第５ノードの値を表す量子ビットと、第７ノードの値を表す量子ビットとの相互作用が実現される。 The quantum computing element 10 according to the present embodiment includes a plurality of superconducting lines, a plurality of electrodes electrically connected to one of the plurality of first couplers C1, and a plurality of second couplers C2 (not shown in FIG. 3). At least some of the plurality of second couplers C2 are not electrically connected to any of the plurality of electrodes. More specifically, none of the second couplers C2 indicated by reference numerals 1 'to 12' are connected to the electrodes. That is, the second coupler C2 denoted by reference numerals 1 'to 12' causes the two qubits to interact with a fixed strength, and the strength of the interaction is not variable. These second couplers C2 may be configured to bring two qubits included in different unit cells into the same state. For example, the second superconducting line L7a included in the first unit lattice UL1 and the second superconducting line L7b included in the second unit lattice UL2 are interacted by the second coupler C2 so as to have the same quantum state. And the first coupler C1 provided at the intersection of the first superconducting line constituting the fifth node of the restricted Boltzmann machine and the second superconducting line L7a constituting the seventh node of the restricted Boltzmann machine, An interaction between the qubit representing the value of the fifth node and the qubit representing the value of the seventh node is realized.
このように、本実施形態に係る量子計算素子１０によれば、異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラＣ２の少なくとも一部に電極を接続しないことで、全ての第２カプラＣ２に電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。これにより、量子計算素子１０を超電導状態に保つ冷却効率を高めることができる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第２カプラＣ２の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第２カプラＣ２への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第２カプラＣ２への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。 As described above, according to the quantum computation device 10 according to the present embodiment, all electrodes are not connected to at least a part of the plurality of second couplers C2 that cause two qubits included in different unit cells to interact with each other. The number of electrodes can be reduced as compared with the case where electrodes are connected to the second coupler C2, and the quantum computing element 10 can be reduced in area. Thereby, the cooling efficiency for maintaining the quantum computing element 10 in a superconducting state can be increased. The quantum computing device is installed in the refrigerator. The electrodes of the quantum computing element are connected to an external power supply and a voltmeter by wiring. However, the number of wires that can be connected in the refrigerator is limited. Therefore, by reducing the number of electrodes of the second coupler C2, the number of qubits that can be mounted can be increased, and a benefit of constructing a higher-order neural network can be obtained. Further, the wiring for energization to the second coupler C2 may apply an unintended magnetic field to peripheral bits during operation. By reducing the number of wires to the second coupler C2, it is possible to obtain a benefit of reducing noise and preventing malfunction.
また、量子計算素子１０は、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラＣ１を備えなくてもよい。さらに、量子計算素子１０は、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間には第２カプラＣ２を備えなくてもよい。これにより、電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第２カプラＣ２の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第２カプラＣ２への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第２カプラＣ２への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。なお、本例の量子計算素子１０は、複数の超電導線路によって図２に示すニューラルネットワーク（制限ボルツマンマシン）の複数のニューロンを構成することに適したものであるが、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラＣ１を設けて、当該第１カプラＣ１の相互作用の強さをゼロに制御することとしてもよい。また、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間に第２カプラＣ２を設けることとしてもよい。 Further, the quantum computing element 10 does not need to include the first coupler C1 at the intersection of the superconducting line forming the node of the neural network and the superconducting line not forming the node of the neural network. Furthermore, the quantum computing element 10 does not have to include the second coupler C2 between superconducting lines included in different unit cells and not forming nodes of the neural network. Thereby, the number of electrodes can be further reduced, and the quantum computing element 10 can be reduced in area. The quantum computing device is installed in the refrigerator. The electrodes of the quantum computing element are connected to an external power supply and a voltmeter by wiring. However, the number of wires that can be connected in the refrigerator is limited. Therefore, by reducing the number of electrodes of the second coupler C2, the number of qubits that can be mounted can be increased, and a benefit of constructing a higher-order neural network can be obtained. Further, the wiring for energization to the second coupler C2 may apply an unintended magnetic field to peripheral bits during operation. By reducing the number of wires to the second coupler C2, it is possible to obtain a benefit of reducing noise and preventing malfunction. The quantum computing element 10 of this example is suitable for forming a plurality of neurons of the neural network (restricted Boltzmann machine) shown in FIG. 2 by a plurality of superconducting lines, but forms a node of the neural network. The first coupler C1 may be provided at the intersection of the superconducting line and the superconducting line that does not constitute a node of the neural network, and the strength of the interaction of the first coupler C1 may be controlled to zero. Further, the second coupler C2 may be provided between the superconducting lines included in different unit cells and not constituting the nodes of the neural network.
図７は、本実施形態に係る量子計算素子１０の１つの単位格子ＵＬを示す図である。同図では、一例として、「Vertical qubit」及び「Horizontal qubit」を図示している。また、複数の超電導線路は、それぞれ「Connector for different lattice」及び「Ring for coupling with neighboring qubit」を有する。本例の単位格子ＵＬは、垂直方向に延伸する４つの超電導線路と、水平方向に延伸する４つの超電導線路とを含む。それぞれの超電導線路は、互いに第１カプラにより制御される強さで相互作用する。なお、同図では、各超電導線路に設けられている「Qubit SQUID」及び「Read-out(QFP+SQUID)」の図示を省略している。また、同図では単位格子が４×４の超伝導線路を示しているが、２×２、３×３、４×４、２×２又は５×５等の異なる組みあわせであってもよい。単位格子の大きさは、超伝導線路のβＬを考慮して決められる。すなわち、制御性を上げるためにはβＬは３〜８の間であることが望ましく、超伝導線路内の他の超伝導線路との相互作用させるためのリング形状の数が少なくなる。例えばβＬ＝５とすると、リング数は６となり、２個のリングが格子間接合に用いられるため、他の超伝導線路と相互作用させるリングの数は４個となる。この場合、最大の単位格子は４×４となる。FIG. 7 is a diagram illustrating one unit cell UL of the quantum computation device 10 according to the present embodiment. In the figure, “Vertical qubit” and “Horizontal qubit” are illustrated as examples. The plurality of superconducting lines have “Connector for different lattice” and “Ring for coupling with neighboring qubit”, respectively. The unit cell UL of the present example includes four superconducting lines extending in the vertical direction and four superconducting lines extending in the horizontal direction. The respective superconducting lines interact with each other with a strength controlled by the first coupler. Note that, in the figure, illustration of “Qubit SQUID” and “Read-out (QFP + SQUID)” provided in each superconducting line is omitted. Although the figure shows a superconducting line whose unit lattice is 4 × 4, different combinations such as 2 × 2, 3 × 3, 4 × 4, 2 × 2 or 5 × 5 may be used. . The size of the unit cell is determined by considering the beta L superconducting lines. That is, in order to enhance controllability, β L is desirably between 3 and 8, and the number of ring shapes for interacting with other superconducting lines in the superconducting line is reduced. For example, if β L = 5, the number of rings becomes six, and two rings are used for interstitial junction, so that the number of rings that interact with other superconducting lines is four. In this case, the maximum unit cell is 4 × 4.
図８は、本実施形態に係る量子計算素子１０の第２カプラによる相互作用の強さと磁束の数の関係を示す図である。同図では、縦軸に第２カプラによる相互作用の強さを相互インダクタンスで示し、横軸に第２カプラに印加する磁束の数（Number of flux）を示している。 FIG. 8 is a diagram illustrating a relationship between the strength of the interaction by the second coupler of the quantum computing device 10 according to the present embodiment and the number of magnetic fluxes. In the figure, the vertical axis indicates the strength of the interaction by the second coupler by mutual inductance, and the horizontal axis indicates the number of flux applied to the second coupler (Number of flux).
同図によると、磁束の数が０の場合（磁束を印加しない場合）、相互作用の強さはＭ＝３ｐＨ程度となり、２つの超電導線路の量子状態は互いに逆の状態となる。一方、磁束の数が０．６程度の場合、相互作用の強さはＭ＝−３ｐＨ程度となり、２つの超電導線路の量子状態は互いに同じ状態となる。本明細書において、第２カプラＣ２をねじらない構成とは、第２カプラＣ２を構成する線路がねじられないで配置される構造であり、磁場を印加しない状態で結合係数Ｍ＝３が実現されることに対応する。一方、第２カプラＣ２をねじる構成では、磁束が反転するような線路となり、磁束を印加しない状態でＭ＝−３が実現されることに対応する。 According to the figure, when the number of magnetic fluxes is 0 (when no magnetic flux is applied), the strength of the interaction is about M = 3pH, and the quantum states of the two superconducting lines are opposite to each other. On the other hand, when the number of magnetic fluxes is about 0.6, the strength of the interaction is about M = −3pH, and the quantum states of the two superconducting lines are the same as each other. In the present specification, the configuration in which the second coupler C2 is not twisted is a structure in which the line that configures the second coupler C2 is arranged without being twisted, and realizes a coupling coefficient M = 3 without applying a magnetic field. Corresponding to being done. On the other hand, in the configuration in which the second coupler C2 is twisted, the line becomes a line in which the magnetic flux is inverted, which corresponds to the case where M = −3 is realized without applying the magnetic flux.
図９は、本実施形態に係る量子計算素子１０の第２カプラによる相互作用の第１例を示す図である。わかりやすくするため、２つの超伝導線路を横には並べた図としているが、単位格子を作る場合は縦に並ぶ構造となる。第１例は、異なる単位格子に含まれる２つの量子ビットを、電極に接続されておらず、ねじらない配置の第２カプラによって相互作用させる場合である。 FIG. 9 is a diagram illustrating a first example of an interaction by the second coupler of the quantum computation device 10 according to the present embodiment. For the sake of simplicity, the figure shows two superconducting lines arranged side by side. However, when a unit lattice is formed, the structure is arranged vertically. The first example is a case where two qubits included in different unit cells are interacted by a second coupler which is not connected to an electrode and has an untwisted arrangement.
本例の場合、電極が接続されていない第２カプラによって、Ｍ＝３ｐＨの相互作用が実現され、２つの量子ビットの状態は、互いに逆の状態に固定される。すなわち、左側の量子ビットが「量子状態＝１」であれば、右側の量子ビットは「量子状態＝０」に固定される。 In the case of the present example, the interaction of M = 3pH is realized by the second coupler having no electrode connected, and the states of the two qubits are fixed to the states opposite to each other. That is, if the left qubit is “quantum state = 1”, the right qubit is fixed to “quantum state = 0”.
図１０は、本実施形態に係る量子計算素子１０の第２カプラによる相互作用の第２例を示す図である。第２例は、異なる単位格子に含まれる２つの量子ビットを、電極に接続されておらず、ねじった配置の第２カプラによって相互作用させる場合である。 FIG. 10 is a diagram illustrating a second example of the interaction by the second coupler of the quantum computation device 10 according to the present embodiment. A second example is a case where two qubits included in different unit cells are not connected to the electrodes but are interacted by a second coupler having a twisted arrangement.
本例の場合、電極が接続されていない第２カプラによって、Ｍ＝−３ｐＨの相互作用が実現され、２つの量子ビットの状態は、互いに同じ状態に固定される。すなわち、左側の量子ビットが「量子状態＝１」であれば、右側の量子ビットは「量子状態＝１」に固定される。 In the case of this example, the interaction of M = -3pH is realized by the second coupler to which no electrode is connected, and the states of the two qubits are fixed to the same state. That is, if the left qubit is “quantum state = 1”, the right qubit is fixed to “quantum state = 1”.
図１１は、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２を示す図である。同図では、第１単位格子ＵＬ１に含まれる超電導線路Ｌ１ａと、第３単位格子ＵＬ３に含まれる超電導線路Ｌ１ｂと、これら２つの超電導線路に電気的に接続されている複数の電極Ｅと、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂを相互作用させる第２カプラＣ２と、第１配線Ｗ１と、第２配線Ｗ２と、第３配線Ｗ３とを示している。第１配線Ｗ１は、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂへの磁場印加用の配線であり、第２配線Ｗ２は、超電導線路Ｌ１ｂのh-bias印加用の配線であり、第３配線Ｗ３は、超電導線路Ｌ１ａのh-bias印加用の配線である。なお、図３では、２つの超電導線路Ｌ１ａ，Ｌ１ｂが一直線上に隣接している場合を模式的に示したが、図１０では、２つの超電導線路Ｌ１ａ，Ｌ１ｂが並列している場合を示し、この場合も説明のわかりやすさを優先している。実施形態としては、Ｌ１ａとＬ１ｂが縦に並ぶ配置となることがあり、その場合は電極Ｅは一列に並ぶのではなく、２か所以上に分散された配置となり得る。超電導線路Ｌ１ａは、異なる単位格子（第１単位格子ＵＬ１及び第３単位格子ＵＬ３）に含まれる２つの量子ビットの一方を構成する第１超電導線路に相当する。また、超電導線路Ｌ１ｂは、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路に相当する。図１０において下方に並べられた正方形は、電極パッドを表す。この電極パッドと、外部電源及び電圧計等の配線を接続し、コンタクトを取る。同図では図示されていないが、第１カプラＣ１は、結合定数を可変とするため、外部電源との接続が必要であり、電極パッドを有する。 FIG. 11 is a diagram illustrating two superconducting lines L1a and L1b and a second coupler C2 of the quantum computation device 10 according to the present embodiment. In the figure, a superconducting line L1a included in a first unit lattice UL1, a superconducting line L1b included in a third unit lattice UL3, a plurality of electrodes E electrically connected to these two superconducting lines, A second coupler C2 that causes the line L1a and the superconducting line L1b to interact with each other, a first wiring W1, a second wiring W2, and a third wiring W3 are shown. The first wiring W1 is a wiring for applying a magnetic field to the superconducting lines L1a and L1b, the second wiring W2 is a wiring for applying h-bias of the superconducting line L1b, and the third wiring W3 is a superconducting line. This is a wiring for applying h-bias of the line L1a. FIG. 3 schematically shows a case where two superconducting lines L1a and L1b are adjacent to each other on a straight line, but FIG. 10 shows a case where two superconducting lines L1a and L1b are in parallel, Also in this case, priority is given to the clarity of explanation. As an embodiment, L1a and L1b may be arranged vertically, in which case the electrodes E may not be arranged in a line but may be arranged at two or more locations. The superconducting line L1a corresponds to a first superconducting line constituting one of two qubits included in different unit lattices (the first unit lattice UL1 and the third unit lattice UL3). The superconducting line L1b corresponds to a second superconducting line that constitutes the other of the two qubits included in different unit cells. In FIG. 10, the squares arranged below represent electrode pads. This electrode pad is connected to wiring such as an external power supply and a voltmeter, and a contact is made. Although not shown in the figure, the first coupler C1 needs to be connected to an external power supply in order to make the coupling constant variable, and has an electrode pad.
図１２は、従来例に係る量子計算素子の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２を示す図である。従来、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂを相互作用させる第２カプラＣ２は、第４配線ｗ４によって電極Ｅ２に電気的に接続され、磁場が印加されていた。第２カプラＣ２は、異なる単位格子に含まれる複数の超電導線路の間に複数設けられるため、従来、電極Ｅ２が多くの面積を占めていた。また、第２カプラＣ２に第４配線Ｗ４を介して磁場を印加することで、周辺の量子ビットに意図しない磁場を印加してしまうことがある。一方、本実施形態に係る第２カプラＣ２は、複数の電極Ｅのいずれにも電気的に接続されておらず、電極Ｅ２を備えない。そのため、本実施形態に係る量子計算素子１０によれば、電極の数をより少なくして、基板をより小さくし、量子計算素子１０を超電導状態に保つための冷却効率を向上させることができる。また、第２カプラＣ２周囲の量子ビットに対して、意図しない磁場の印加が生じず、量子状態の安定性を向上させることができる。 FIG. 12 is a diagram illustrating two superconducting lines L1a and L1b and a second coupler C2 of a quantum computing element according to a conventional example. Conventionally, the second coupler C2 that causes two superconducting lines L1a and L1b included in different unit cells to interact with each other is electrically connected to the electrode E2 by the fourth wiring w4, and a magnetic field is applied. Since a plurality of second couplers C2 are provided between a plurality of superconducting lines included in different unit cells, the electrode E2 conventionally occupies a large area. Further, when a magnetic field is applied to the second coupler C2 via the fourth wiring W4, an unintended magnetic field may be applied to the surrounding qubits. On the other hand, the second coupler C2 according to the present embodiment is not electrically connected to any of the plurality of electrodes E, and does not include the electrode E2. Therefore, according to the quantum computing device 10 according to the present embodiment, the number of electrodes can be reduced, the substrate can be reduced, and the cooling efficiency for maintaining the quantum computing device 10 in a superconducting state can be improved. Further, an unintended magnetic field is not applied to the qubit around the second coupler C2, and the stability of the quantum state can be improved.
図１３Ａは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第１層を示す図である。第１例では、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂによって構成される２つの量子ビットが互いに反対の状態となるように第２カプラＣ２によって相互作用させる場合を示す。同図では、第１層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 13A is a diagram illustrating the first layer of the first example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the first example, a case is shown where two qubits formed by the superconducting line L1a and the superconducting line L1b are caused to interact by the second coupler C2 such that they are in opposite states. In the drawing, the metal layers and vias formed in the first layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループを含み、超電導線路Ｌ１ｂは、平面視において第１ループと同じ方向に周回する第２ループを含む。第１ループ及び第２ループは、第１層に形成されておらず、図１３Ａでは図示されていない。 Superconducting line L1a includes a first loop that rotates clockwise or counterclockwise in plan view, and superconducting line L1b includes a second loop that rotates in the same direction as the first loop in plan view. The first and second loops are not formed in the first layer and are not shown in FIG. 13A.
第２カプラＣ２は、超電導線路Ｌ１ａの第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループＣＬａを含む。第１カプラループＣＬａの下半分は、第１層の金属層で形成されており、第１ビアＶ１ａ及び第２ビアＶ２ａを介して下層の金属層と電気的に接続されている。第１カプラループＣＬａは、第２ビアＶ２ａから第１ビアＶ１ａに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The second coupler C2 includes a first coupler loop CLa that faces clockwise or counterclockwise in plan view, facing the first loop of the superconducting line L1a. The lower half of the first coupler loop CLa is formed of the first metal layer, and is electrically connected to the lower metal layer via the first via V1a and the second via V2a. When a current circulates from the second via V2a to the first via V1a, the first coupler loop CLa generates a magnetic field by the current circulating clockwise in plan view.
また、第２カプラＣ２は、超電導線路Ｌ１ｂの第２ループと対向して、平面視において第１カプラループＣＬａと反対方向に周回する第２カプラループＣＬｂを含む。第２カプラループＣＬｂの上半分は、第１層の金属層で形成されており、第１ビアＶ１ｂ及び第２ビアＶ２ｂを介して下層の金属層と電気的に接続されている。第２カプラループＣＬｂは、第２ビアＶ２ｂから第１ビアＶ１ｂに電流が周回する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。 The second coupler C2 includes a second coupler loop CLb that faces the second loop of the superconducting line L1b and circulates in a direction opposite to the first coupler loop CLa in plan view. The upper half of the second coupler loop CLb is formed of the first metal layer, and is electrically connected to the lower metal layer via the first via V1b and the second via V2b. When the current circulates from the second via V2b to the first via V1b, the second coupler loop CLb generates a magnetic field by the current circulating counterclockwise in plan view.
図１３Ｂは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第２層を示す図である。同図では、第２層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 13B is a diagram illustrating the second layer of the first example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computing device 10 according to the present embodiment. In the figure, the metal layers and vias formed in the second layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループＬａを含む。第１ループＬａの右半分は、第２層の金属層で形成されている。 Superconducting line L1a includes a first loop La that rotates clockwise or counterclockwise in plan view. The right half of the first loop La is formed of a second metal layer.
超電導線路Ｌ１ｂは、平面視において第１ループＬａと同じ方向に周回する第２ループＬｂを含む。第２ループＬｂの右半分は、第２層の金属層で形成されている。 Superconducting line L1b includes a second loop Lb orbiting in the same direction as first loop La in plan view. The right half of the second loop Lb is formed of a second metal layer.
第２カプラＣ２の第１カプラループＣＬａは、第１ビアＶ１ａ及び第３ビアＶ３ａによって第３層に電気的に接続されている。同様に、第２カプラＣ２の第２カプラループＣＬｂは、第１ビアＶ１ｂ及び第３ビアＶ３ｂによって第３層の金属層に電気的に接続されている。また、第１カプラループＣＬａ及び第２カプラループＣＬｂは、第２ビアＶ２ａ，Ｖ２ｂによって第２層の金属層に電気的に接続されている。 The first coupler loop CLa of the second coupler C2 is electrically connected to the third layer by the first via V1a and the third via V3a. Similarly, the second coupler loop CLb of the second coupler C2 is electrically connected to the third metal layer by the first via V1b and the third via V3b. The first coupler loop CLa and the second coupler loop CLb are electrically connected to the second metal layer by the second vias V2a and V2b.
図１３Ｃは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第３層を示す図である。同図では、第３層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 13C is a diagram illustrating the third layer of the first example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the drawing, the metal layers and vias formed in the third layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって、第３層から第４層の金属層に電気的に接続されている。 The superconducting line L1a is electrically connected to the third to fourth metal layers by a fourth via V4a and a fifth via V5a.
超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって、第３層から第４層の金属層に電気的に接続されている。 The superconducting line L1b is electrically connected to the third to fourth metal layers by a fourth via V4b and a fifth via V5b.
第２カプラＣ２の第１カプラループＣＬａは、第３ビアＶ３ａによって第３層に電気的に接続されており、第１カプラループＣＬａの上半分は、第３層の金属層で形成されている。第１カプラループＣＬａは、第３ビアＶ３ａから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The first coupler loop CLa of the second coupler C2 is electrically connected to the third layer by the third via V3a, and the upper half of the first coupler loop CLa is formed of the third metal layer. . When a current flows out of the third via V3a, the first coupler loop CLa generates a magnetic field by a current circulating clockwise in plan view.
第２カプラＣ２の第２カプラループＣＬｂは、第３ビアＶ３ｂによって第３層の金属層に電気的に接続されており、第２カプラループＣＬｂの下半分は、第３層の金属層で形成されている。第２カプラループＣＬｂは、第３ビアＶ３ａに電流が流入する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。 The second coupler loop CLb of the second coupler C2 is electrically connected to the third metal layer by the third via V3b, and the lower half of the second coupler loop CLb is formed of the third metal layer. Have been. When a current flows into the third via V3a, the second coupler loop CLb generates a magnetic field by a current circulating counterclockwise in plan view.
図１３Ｄは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第４層を示す図である。同図では、第４層に形成された金属層及びビアを実線で示している。 FIG. 13D is a diagram illustrating the fourth layer of the first example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computing element 10 according to the present embodiment. In the drawing, the metal layer and the via formed in the fourth layer are shown by solid lines.
超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって第４層の金属層に電気的に接続されており、第１ループＬａの左半分は、第４層の金属層で形成されている。第１ループＬａは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The superconducting line L1a is electrically connected to the fourth metal layer by the fourth via V4a and the fifth via V5a, and the left half of the first loop La is formed by the fourth metal layer. . When the direction of the current flowing through the superconducting line L1a is downward in the second layer and upward in the third layer, the first loop La generates a magnetic field by the current circulating clockwise in plan view.
超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって第４層の金属層に電気的に接続されており、第２ループＬｂの左半分は、第４層の金属層で形成されている。第２ループＬｂは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The superconducting line L1b is electrically connected to the fourth metal layer by the fourth via V4b and the fifth via V5b, and the left half of the second loop Lb is formed by the fourth metal layer. . When the direction of the current flowing through superconducting line L1a is downward in the second layer and upward in the third layer, second loop Lb generates a magnetic field by the current circulating clockwise in plan view.
以上のように、平面視において第１ループＬａに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第１カプラループＣＬａには反時計回りの誘導電流が生じる。これによって、第１カプラループＣＬａと反対向きに周回する第２カプラループＣＬｂには時計回りに電流が流れて基板に対して垂直下向きの磁場が生じ、第２ループＬｂには反時計回りの誘導電流が生じる。このように、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂにより構成される２つの量子ビットを、互いに反対の状態とすることができる。 As described above, when a clockwise current flows through the first loop La in plan view, a downward magnetic field perpendicular to the substrate is generated, and a counterclockwise induced current is generated in the first coupler loop CLa. As a result, a current flows clockwise in the second coupler loop CLb, which rotates in the opposite direction to the first coupler loop CLa, and a downward magnetic field perpendicular to the substrate is generated. In the second loop Lb, a counterclockwise induction is generated. An electric current is generated. As described above, two qubits formed by the two superconducting lines L1a and L1b included in different unit cells can be set in mutually opposite states.
図１４Ａは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第１層を示す図である。第２例では、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂによって構成される２つの量子ビットが互いに同じ状態となるように第２カプラＣ２によって相互作用させる場合を示す。同図では、第１層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 14A is a diagram illustrating a first layer of a second example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the second example, a case where two qubits formed by the superconducting line L1a and the superconducting line L1b are caused to interact by the second coupler C2 such that they are in the same state as each other. In the drawing, the metal layers and vias formed in the first layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループを含み、超電導線路Ｌ１ｂは、平面視において第１ループと同じ方向に周回する第２ループを含む。第１ループ及び第２ループは、第１層に形成されておらず、図１４Ａでは図示されていない。 Superconducting line L1a includes a first loop that rotates clockwise or counterclockwise in plan view, and superconducting line L1b includes a second loop that rotates in the same direction as the first loop in plan view. The first and second loops are not formed in the first layer and are not shown in FIG. 14A.
第２カプラＣ２は、超電導線路Ｌ１ａの第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループＣＬａを含む。第１カプラループＣＬａの下半分は、第１層の金属層で形成されており、第１ビアＶ１ａ及び第２ビアＶ２ａを介して下層の金属層と電気的に接続されている。第１カプラループＣＬａは、第２ビアＶ２ａから第１ビアＶ１ａに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The second coupler C2 includes a first coupler loop CLa that faces clockwise or counterclockwise in plan view, facing the first loop of the superconducting line L1a. The lower half of the first coupler loop CLa is formed of the first metal layer, and is electrically connected to the lower metal layer via the first via V1a and the second via V2a. When a current circulates from the second via V2a to the first via V1a, the first coupler loop CLa generates a magnetic field by the current circulating clockwise in plan view.
また、第２カプラＣ２は、超電導線路Ｌ１ｂの第２ループと対向して、平面視において第１カプラループＣＬａと反対方向に周回する第２カプラループＣＬｂを含む。第２カプラループＣＬｂの上半分は、第１層の金属層で形成されており、第１ビアＶ１ｂ及び第２ビアＶ２ｂを介して下層の金属層と電気的に接続されている。第２カプラループＣＬｂは、第２ビアＶ２ｂから第１ビアＶ１ｂに電流が周回する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。 The second coupler C2 includes a second coupler loop CLb that faces the second loop of the superconducting line L1b and circulates in a direction opposite to the first coupler loop CLa in plan view. The upper half of the second coupler loop CLb is formed of the first metal layer, and is electrically connected to the lower metal layer via the first via V1b and the second via V2b. When the current circulates from the second via V2b to the first via V1b, the second coupler loop CLb generates a magnetic field by the current circulating counterclockwise in plan view.
図１４Ｂは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第２層を示す図である。同図では、第２層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 14B is a diagram illustrating the second layer of the second example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the figure, the metal layers and vias formed in the second layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループＬａを含む。第１ループＬａの右半分は、第２層の金属層で形成されている。 Superconducting line L1a includes a first loop La that rotates clockwise or counterclockwise in plan view. The right half of the first loop La is formed of a second metal layer.
超電導線路Ｌ１ｂは、平面視において第１ループＬａと反対方向に周回する第２ループＬｂ’を含む。第２ループＬｂ’の左半分は、第２層の金属層で形成されている。 Superconducting line L1b includes a second loop Lb 'that rotates in the opposite direction to first loop La in plan view. The left half of the second loop Lb 'is formed of a second metal layer.
第２カプラＣ２の第１カプラループＣＬａは、第１ビアＶ１ａ及び第３ビアＶ３ａによって第３層に電気的に接続されている。同様に、第２カプラＣ２の第２カプラループＣＬｂは、第１ビアＶ１ｂ及び第３ビアＶ３ｂによって第３層の金属層に電気的に接続されている。また、第１カプラループＣＬａ及び第２カプラループＣＬｂは、第２ビアＶ２ａ，Ｖ２ｂによって第２層の金属層に電気的に接続されている。 The first coupler loop CLa of the second coupler C2 is electrically connected to the third layer by the first via V1a and the third via V3a. Similarly, the second coupler loop CLb of the second coupler C2 is electrically connected to the third metal layer by the first via V1b and the third via V3b. The first coupler loop CLa and the second coupler loop CLb are electrically connected to the second metal layer by the second vias V2a and V2b.
図１４Ｃは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第３層を示す図である。同図では、第３層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 14C is a diagram illustrating the third layer of the second example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the drawing, the metal layers and vias formed in the third layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって、第３層から第４層の金属層に電気的に接続されている。 The superconducting line L1a is electrically connected to the third to fourth metal layers by a fourth via V4a and a fifth via V5a.
超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって、第３層から第４層の金属層に電気的に接続されている。 The superconducting line L1b is electrically connected to the third to fourth metal layers by a fourth via V4b and a fifth via V5b.
第２カプラＣ２の第１カプラループＣＬａは、第３ビアＶ３ａによって第３層に電気的に接続されており、第１カプラループＣＬａの上半分は、第３層の金属層で形成されている。第１カプラループＣＬａは、第３ビアＶ３ａから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The first coupler loop CLa of the second coupler C2 is electrically connected to the third layer by the third via V3a, and the upper half of the first coupler loop CLa is formed of the third metal layer. . When a current flows out of the third via V3a, the first coupler loop CLa generates a magnetic field by a current circulating clockwise in plan view.
第２カプラＣ２の第２カプラループＣＬｂは、第３ビアＶ３ｂによって第３層の金属層に電気的に接続されており、第２カプラループＣＬｂの下半分は、第３層の金属層で形成されている。第２カプラループＣＬｂは、第３ビアＶ３ａに電流が流入する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。 The second coupler loop CLb of the second coupler C2 is electrically connected to the third metal layer by the third via V3b, and the lower half of the second coupler loop CLb is formed of the third metal layer. Have been. When a current flows into the third via V3a, the second coupler loop CLb generates a magnetic field by a current circulating counterclockwise in plan view.
図１４Ｄは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第４層を示す図である。同図では、第４層に形成された金属層及びビアを実線で示している。 FIG. 14D is a diagram illustrating the fourth layer of the second example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the drawing, the metal layer and the via formed in the fourth layer are shown by solid lines.
超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって第４層の金属層に電気的に接続されており、第１ループＬａの左半分は、第４層の金属層で形成されている。第１ループＬａは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The superconducting line L1a is electrically connected to the fourth metal layer by the fourth via V4a and the fifth via V5a, and the left half of the first loop La is formed by the fourth metal layer. . When the direction of the current flowing through the superconducting line L1a is downward in the second layer and upward in the third layer, the first loop La generates a magnetic field by the current circulating clockwise in plan view.
超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって第４層の金属層に電気的に接続されており、第２ループＬｂ’の右半分は、第４層の金属層で形成されている。 第２ループＬｂ’は、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。 The superconducting line L1b is electrically connected to the fourth metal layer by the fourth via V4b and the fifth via V5b, and the right half of the second loop Lb ′ is formed by the fourth metal layer. I have. When the direction of the current flowing through the superconducting line L1a is downward in the second layer and upward in the third layer, the second loop Lb 'generates a magnetic field by the current circulating counterclockwise in plan view.
以上のように、平面視において第１ループＬａに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第１カプラループＣＬａには反時計回りの誘導電流が生じる。これによって、第１カプラループＣＬａと反対向きに周回する第２カプラループＣＬｂには時計回りに電流が流れて基板に対して垂直下向きの磁場が生じ、第２ループＬｂ’には反時計回りの誘導電流が生じる。ここで、第１ループＬａと第２ループＬｂ’は、互いに逆向きに周回しているため、超電導線路Ｌ１ａの第２層に下向きの電流が流れ、第３層に上向きの電流が流れる場合（第１ループＬａに時計回りの電流が流れる場合）、超電導線路Ｌ１ｂの第２層に下向きの電流が流れ、第３層に上向きの電流が流れる（第２ループＬｂ’に反時計回りの電流が流れる）。このように、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂにより構成される２つの量子ビットを、互いに同じ状態とすることができる。 As described above, when a clockwise current flows through the first loop La in plan view, a downward magnetic field perpendicular to the substrate is generated, and a counterclockwise induced current is generated in the first coupler loop CLa. As a result, a current flows clockwise in the second coupler loop CLb that circulates in the opposite direction to the first coupler loop CLa, and a downward magnetic field perpendicular to the substrate is generated. In the second loop Lb ′, a counterclockwise current flows. An induced current occurs. Here, since the first loop La and the second loop Lb ′ circulate in opposite directions, a downward current flows through the second layer of the superconducting line L1a, and an upward current flows through the third layer ( When a clockwise current flows through the first loop La), a downward current flows through the second layer of the superconducting line L1b, and an upward current flows through the third layer (counterclockwise current flows through the second loop Lb '). Flowing). As described above, two qubits constituted by the two superconducting lines L1a and L1b included in different unit cells can be in the same state.
図１５Ａは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第１層を示す図である。第３例では、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂによって構成される２つの量子ビットが互いに同じ状態となるように第２カプラＣ２によって相互作用させる場合を示す。同図では、第１層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 15A is a diagram illustrating a first layer of a third example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computing element 10 according to the present embodiment. In the third example, a case where two qubits formed by the superconducting line L1a and the superconducting line L1b are caused to interact by the second coupler C2 such that they are in the same state as each other. In the drawing, the metal layers and vias formed in the first layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループを含み、超電導線路Ｌ１ｂは、平面視において第１ループと同じ方向に周回する第２ループを含む。第１ループ及び第２ループは、第１層に形成されておらず、図１５Ａでは図示されていない。 Superconducting line L1a includes a first loop that rotates clockwise or counterclockwise in plan view, and superconducting line L1b includes a second loop that rotates in the same direction as the first loop in plan view. The first and second loops are not formed in the first layer and are not shown in FIG. 15A.
第２カプラＣ２は、超電導線路Ｌ１ａの第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループＣＬａを含む。第１カプラループＣＬａの下半分は、第１層の金属層で形成されており、第１ビアＶ１ａ及び第２ビアＶ２ａを介して下層の金属層と電気的に接続されている。第１カプラループＣＬａは、第２ビアＶ２ａから第１ビアＶ１ａに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The second coupler C2 includes a first coupler loop CLa that faces clockwise or counterclockwise in plan view, facing the first loop of the superconducting line L1a. The lower half of the first coupler loop CLa is formed of the first metal layer, and is electrically connected to the lower metal layer via the first via V1a and the second via V2a. When a current circulates from the second via V2a to the first via V1a, the first coupler loop CLa generates a magnetic field by the current circulating clockwise in plan view.
また、第２カプラＣ２は、超電導線路Ｌ１ｂの第２ループと対向して、平面視において第１カプラループＣＬａと同じ方向に周回する第２カプラループＣＬｂ’を含む。第２カプラループＣＬｂ’の下半分は、第１層の金属層で形成されており、第１ビアＶ１ｂ及び第２ビアＶ２ｂを介して下層の金属層と電気的に接続されている。第２カプラループＣＬｂ’は、第２ビアＶ２ｂから第１ビアＶ１ｂに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 Also, the second coupler C2 includes a second coupler loop CLb 'that faces the second loop of the superconducting line L1b and circulates in the same direction as the first coupler loop CLa in plan view. The lower half of the second coupler loop CLb 'is formed of the first metal layer, and is electrically connected to the lower metal layer via the first via V1b and the second via V2b. When a current circulates from the second via V2b to the first via V1b, the second coupler loop CLb 'generates a magnetic field by the current circulating clockwise in plan view.
図１５Ｂは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第２層を示す図である。同図では、第２層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 15B is a diagram illustrating a second example of the third layer of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the figure, the metal layers and vias formed in the second layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループＬａを含む。第１ループＬａの右半分は、第２層の金属層で形成されている。 Superconducting line L1a includes a first loop La that rotates clockwise or counterclockwise in plan view. The right half of the first loop La is formed of a second metal layer.
超電導線路Ｌ１ｂは、平面視において第１ループＬａと同じ方向に周回する第２ループＬｂを含む。第２ループＬｂの右半分は、第２層の金属層で形成されている。 Superconducting line L1b includes a second loop Lb orbiting in the same direction as first loop La in plan view. The right half of the second loop Lb is formed of a second metal layer.
第２カプラＣ２の第１カプラループＣＬａは、第１ビアＶ１ａ及び第３ビアＶ３ａによって第３層に電気的に接続されている。同様に、第２カプラＣ２の第２カプラループＣＬｂ’は、第１ビアＶ１ｂ及び第３ビアＶ３ｂによって第３層の金属層に電気的に接続されている。また、第１カプラループＣＬａ及び第２カプラループＣＬｂ’は、第２ビアＶ２ａ，Ｖ２ｂによって第２層の金属層に電気的に接続されている。 The first coupler loop CLa of the second coupler C2 is electrically connected to the third layer by the first via V1a and the third via V3a. Similarly, the second coupler loop CLb 'of the second coupler C2 is electrically connected to the third metal layer by the first via V1b and the third via V3b. The first coupler loop CLa and the second coupler loop CLb 'are electrically connected to the second metal layer by the second vias V2a and V2b.
図１５Ｃは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第３層を示す図である。同図では、第３層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。 FIG. 15C is a diagram illustrating the third layer of the third example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computing device 10 according to the present embodiment. In the drawing, the metal layers and vias formed in the third layer are indicated by solid lines, and the metal layers and vias formed in other layers are indicated by broken lines.
超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって、第３層から第４層の金属層に電気的に接続されている。 The superconducting line L1a is electrically connected to the third to fourth metal layers by a fourth via V4a and a fifth via V5a.
超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって、第３層から第４層の金属層に電気的に接続されている。 The superconducting line L1b is electrically connected to the third to fourth metal layers by a fourth via V4b and a fifth via V5b.
第２カプラＣ２の第１カプラループＣＬａは、第３ビアＶ３ａによって第３層に電気的に接続されており、第１カプラループＣＬａの上半分は、第３層の金属層で形成されている。第１カプラループＣＬａは、第３ビアＶ３ａから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The first coupler loop CLa of the second coupler C2 is electrically connected to the third layer by the third via V3a, and the upper half of the first coupler loop CLa is formed of the third metal layer. . When a current flows out of the third via V3a, the first coupler loop CLa generates a magnetic field by a current circulating clockwise in plan view.
第２カプラＣ２の第２カプラループＣＬｂ’は、第３ビアＶ３ｂによって第３層の金属層に電気的に接続されており、第２カプラループＣＬｂ’の上半分は、第３層の金属層で形成されている。第２カプラループＣＬｂ’は、第３ビアＶ３ａに電流が流入する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The second coupler loop CLb ′ of the second coupler C2 is electrically connected to the third metal layer by the third via V3b, and the upper half of the second coupler loop CLb ′ is connected to the third metal layer. It is formed with. When a current flows into the third via V3a, the second coupler loop CLb 'generates a magnetic field by a current circulating clockwise in plan view.
図１５Ｄは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第４層を示す図である。同図では、第４層に形成された金属層及びビアを実線で示している。 FIG. 15D is a diagram illustrating the fourth layer of the third example of the two superconducting lines L1a and L1b and the second coupler C2 of the quantum computation device 10 according to the present embodiment. In the drawing, the metal layer and the via formed in the fourth layer are shown by solid lines.
超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって第４層の金属層に電気的に接続されており、第１ループＬａの左半分は、第４層の金属層で形成されている。第１ループＬａは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The superconducting line L1a is electrically connected to the fourth metal layer by the fourth via V4a and the fifth via V5a, and the left half of the first loop La is formed by the fourth metal layer. . When the direction of the current flowing through the superconducting line L1a is downward in the second layer and upward in the third layer, the first loop La generates a magnetic field by the current circulating clockwise in plan view.
超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって第４層の金属層に電気的に接続されており、第２ループＬｂの左半分は、第４層の金属層で形成されている。第２ループＬｂは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。 The superconducting line L1b is electrically connected to the fourth metal layer by the fourth via V4b and the fifth via V5b, and the left half of the second loop Lb is formed by the fourth metal layer. . When the direction of the current flowing through superconducting line L1a is downward in the second layer and upward in the third layer, second loop Lb generates a magnetic field by the current circulating clockwise in plan view.
以上のように、平面視において第１ループＬａに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第１カプラループＣＬａには反時計回りの誘導電流が生じる。これによって、第１カプラループＣＬａと同じ向きに周回する第２カプラループＣＬｂ’には反時計回りに電流が流れて基板に対して垂直上向きの磁場が生じ、第２ループＬｂには時計回りの誘導電流が生じる。このように、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂにより構成される２つの量子ビットを、互いに同じ状態とすることができる。 As described above, when a clockwise current flows through the first loop La in plan view, a downward magnetic field perpendicular to the substrate is generated, and a counterclockwise induced current is generated in the first coupler loop CLa. As a result, a current flows counterclockwise in the second coupler loop CLb 'that rotates in the same direction as the first coupler loop CLa, and an upward magnetic field is generated in the second loop Lb. An induced current occurs. As described above, two qubits constituted by the two superconducting lines L1a and L1b included in different unit cells can be in the same state.
図１６は、本実施形態に係る量子計算素子１０の１つの超電導線路の動作例を示す図である。同図では、量子ビットに０又は１の状態を書き込む磁束を与える電流Ｉｆｌｕｘと、
ＱＦＰを動作させて量子ビットの磁束を取り込む電流ＩＱＦＰと、読出用のSQUIDに与える電流ＩＲＯと、読み出した量子ビットの状態を表す電圧ＶＪＪと、を示している。FIG. 16 is a diagram illustrating an operation example of one superconducting line of the quantum computation device 10 according to the present embodiment. In the figure, a current I flux for giving a magnetic flux for writing a state of 0 or 1 to a qubit,
QFP and is operated indicates a current I QFP capturing flux qubit, a current I RO given to SQUID for readout, a voltage V JJ representing the read qubit state, the.
電流Ｉｆｌｕｘは、量子ビットに近接した線路に流す電流であり、電流Ｉｆｌｕｘにより発生する磁束で量子ビットに０又は１の状態を書き込む。本例では、量子ビットに０の状態を書き込む磁束を与える電流Ｉｆｌｕｘと、量子ビットに１の状態を書き込む磁束を与える電流Ｉｆｌｕｘとを示している。The current I flux is a current flowing in a line close to the qubit, and writes a state of 0 or 1 to the qubit with magnetic flux generated by the current I flux . In this example, a current I flux for giving a magnetic flux for writing a state of 0 to the qubit and a current I flux for giving a magnetic flux for writing a state of 1 in the qubit are shown.
電流ＩＱＦＰは、ＱＦＰを動作させて、量子ビットを構成する超電導線路を周回する電流によって生じる磁束を取り込むための電流である。電流ＩＱＦＰの振幅は、Φ０／２の磁束に相当する。電流ＩＱＦＰは、電流Ｉｆｌｕｘより遅れて立ち上がる。The current IQFP is a current for operating the QFP to take in a magnetic flux generated by a current circling the superconducting line forming the qubit. The amplitude of current I QFP corresponds to the magnetic flux of the Φ 0/2. The current IQFP rises later than the current Iflux .
電流ＩＲＯは、読出用のSQUIDに与える電流であり、電流ＩＲＯにより読出用のSQUIDがＱＦＰの磁束を取り込み、量子ビットの状態を識別する。そのため、電流ＩＲＯはは、電流ＩＱＦＰより遅れて立ち上がっている。The current I RO is a current applied to the read SQUID, and the read SQUID takes in the magnetic flux of the QFP by the current I RO to identify the state of the qubit. Therefore, current I RO is, it rises behind current I QFP.
電圧ＶＪＪは、読み出した量子ビットの状態を表す。本例では、読み出した量子ビットの状態が０の場合（電圧ＶＪＪが０の場合）と、読み出した量子ビットの状態が１の場合（電圧ＶＪＪが周期的に振動する場合）とを示している。The voltage VJJ indicates the state of the read qubit. In this example, a case where the state of the read qubit is 0 (when the voltage VJJ is 0) and a case where the state of the read qubit is 1 (when the voltage VJJ periodically oscillates) are shown. ing.
図１７は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第２例を示す図である。本例のニューラルネットワークは、入力層（Ｉｎｐｕｔ）、隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ）及び出力層（Ｏｕｔｐｕｔ）を含む、全結合ニューラルネットワークである。 FIG. 17 is a diagram illustrating a second example of a neural network configured by the quantum computation device 10 according to the present embodiment. The neural network of this example is a fully connected neural network including an input layer (Input), a hidden layer (Hidden layer), and an output layer (Output).
本例のニューラルネットワークは、入力層に２つのノード（第１〜第２ノード）を含み、隠れ層に４つのノード（第３〜第６ノード）を含み、出力層に２つのノード（第７〜第８ノード）を含む。各層に含まれる複数のノードは、隣接する層に含まれる複数のノードと全結合している。 The neural network of this example includes two nodes (first and second nodes) in an input layer, four nodes (third to sixth nodes) in a hidden layer, and two nodes (seventh node) in an output layer. To the eighth node). A plurality of nodes included in each layer are fully connected to a plurality of nodes included in an adjacent layer.
本例では、入力層の第１ノードに０を入力し、入力層の第２ノードに１を入力する場合を示している。また、本例では、結合係数が０．５であるノード間の結合を実線で示し、結合係数が−０．５であるノード間の結合を破線で示している。なお、図１７及び図１８では、簡単のため結合係数を固定した場合について例示しているが、出力層の値の誤差に応じて誤差逆伝播法により結合係数を更新することとしてよい。 This example shows a case where 0 is input to the first node of the input layer and 1 is input to the second node of the input layer. In this example, the connection between nodes having a coupling coefficient of 0.5 is indicated by a solid line, and the connection between nodes having a coupling coefficient of -0.5 is indicated by a broken line. 17 and 18 illustrate the case where the coupling coefficient is fixed for simplicity, the coupling coefficient may be updated by the error back propagation method according to the error of the value of the output layer.
図１８は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第２例の動作例を示す図である。同図では、入力層の第１ノード及び第２ノードを構成する量子ビットに０又は１の状態を書き込む磁束を与える電流Ｉｆｌｕｘと、隠れ層及び出力層の第３〜第８ノードを構成する量子ビットに与える横磁場を制御する電流ＩＡと、ＱＦＰを動作させて出力層の第７ノード及び第８ノードを構成する量子ビットの磁束を取り込む電流ＩＱＦＰと、読出用のSQUIDに与える電流ＩＲＯと、読み出した量子ビットの状態を表す電圧ＶＪＪと、を示している。FIG. 18 is a diagram illustrating an operation example of a second example of the neural network configured by the quantum computation elements 10 according to the present embodiment. In the figure, a current I flux for giving a magnetic flux for writing a state of 0 or 1 to a qubit forming the first node and the second node of the input layer and the third to eighth nodes of the hidden layer and the output layer are formed. a current I a to control the transverse magnetic field to be applied to qubits, a current I QFP capturing flux quantum bits constituting the seventh node and the eighth node of the output layer by operating the QFP, current applied to the SQUID for reading IRO and a voltage VJJ representing the state of the read qubit are shown.
本例では、入力層の第１ノードを構成する量子ビットに０の状態を書き込む磁束を与える電流Ｉｆｌｕｘと、入力層の第２ノードを構成する量子ビットに１の状態を書き込む磁束を与える電流Ｉｆｌｕｘとを示している。In this example, a current I flux that gives a magnetic flux that writes a state of 0 to the qubit that forms the first node of the input layer, and a current that gives a magnetic flux that writes a state of 1 to the qubit that forms the second node of the input layer I flux .
電流ＩＡは、隠れ層及び出力層の第３〜第８ノードを構成する量子ビットにΦ０の半分相当の横磁場を与えた後、横磁場を弱めていくように制御する電流である。印加する磁束の大きさは、Φ０の半分から±３０％程度ずれていてもよい。隠れ層及び出力層の第３〜第８ノードを構成する量子ビットは、量子アニーリングの過程を経て終状態に漸近する。Current I A, after giving considerable transverse magnetic field half of [Phi 0 to quantum bits constituting the third to eighth node hidden layer and output layer, a current controlled to gradually weaken the transverse magnetic field. The magnitude of the applied magnetic flux may deviate from about half of Φ 0 by about ± 30%. The qubits forming the third to eighth nodes of the hidden layer and the output layer gradually approach the final state through a quantum annealing process.
電流ＩＱＦＰは、出力層の第７ノード及び第８ノードを構成する量子ビットの磁束を取り込むＱＦＰを作動させ、その後、電流ＩＲＯは、第７ノード及び第８ノードを構成する量子ビットに設けられた読出用のSQUIDを作動させる。The current I QFP activates the QFP that captures the magnetic flux of the qubits that make up the seventh and eighth nodes of the output layer, after which a current I RO is provided to the qubits that make up the seventh and eighth nodes Activate the read SQUID that was received.
電圧ＶＪＪは、出力層の第７ノードを構成する量子ビットの状態が０であり、出力層の第８ノードを構成する量子ビットの状態が１であることを示している。このように、入力層の第１ノード及び第２ノードに入力データを与えて、隠れ層及び出力層の第３〜第８ノードについて量子アニーリングを行うことで、出力層の第７ノード及び第８ノードを構成する量子ビットの状態が適切な終状態となることが確かめられる。The voltage VJJ indicates that the state of the qubit forming the seventh node of the output layer is 0 and the state of the qubit forming the eighth node of the output layer is 1. In this way, by providing input data to the first and second nodes of the input layer and performing quantum annealing on the third to eighth nodes of the hidden layer and the output layer, the seventh and eighth nodes of the output layer are provided. It is confirmed that the state of the qubit constituting the node is an appropriate end state.
図１９は、本実施形態に係る量子計算素子１０の第２例の概要を示す図である。本例では、ニューラルネットワークの入力層（Ｉｎｐｕｔ）、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）、第３隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ３）及び出力層（Ｏｕｔｐｕｔ）を、複数の超電導線路で構成する場合について示している。同図に示す矩形は、複数の超電導線路が縦方向（第１方向）及び横方向（第２方向）に延伸する１つの単位格子を表す。なお、本例では、入力層、第１隠れ層、第２隠れ層、第３隠れ層及び出力層それぞれに含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数以下である場合を想定している。もっとも、各層に含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数より多くてもよく、その場合、一層に含まれるニューロンが、複数の単位格子に含まれる超電導線路にまたがることとなる。 FIG. 19 is a diagram illustrating an outline of a second example of the quantum computation device 10 according to the present embodiment. In this example, the input layer (Input), the first hidden layer (Hidden layer 1), the second hidden layer (Hidden layer 2), the third hidden layer (Hidden layer 3), and the output layer (Output) of the neural network are connected to a plurality of superconducting layers. The figure shows a case in which it is configured by a line. The rectangle shown in the figure represents one unit cell in which a plurality of superconducting lines extend in the vertical direction (first direction) and the horizontal direction (second direction). In this example, the number of neurons included in each of the input layer, the first hidden layer, the second hidden layer, the third hidden layer, and the output layer is the superconducting line included in the first direction or the second direction of the unit cell. It is assumed that the number is less than or equal to the number. However, the number of neurons included in each layer may be larger than the number of superconducting lines included in the first direction or the second direction of the unit lattice. Over the superconducting line.
入力層に対応する超電導線路は、縦方向（第１方向）に延伸し、第１隠れ層に対応する超電導線路は、横方向（第２方向）に延伸し、第２隠れ層に対応する超電導線路は、縦方向（第１方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第１隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１において交差し、第１隠れ層のニューロンを構成する第２の複数の超電導線路及び第２隠れ層のニューロンを構成する第１の複数の超電導線路は、第１単位格子に隣接する第２単位格子ＵＬ２において交差している。 The superconducting line corresponding to the input layer extends in the vertical direction (first direction), the superconducting line corresponding to the first hidden layer extends in the horizontal direction (second direction), and the superconducting line corresponding to the second hidden layer. The line extends in the vertical direction (first direction). The first plurality of superconducting lines forming the neurons of the input layer and the second plurality of superconducting lines forming the neurons of the first hidden layer intersect in the first unit cell UL1, forming the neurons of the first hidden layer. The second plurality of superconducting lines and the first plurality of superconducting lines forming the neurons of the second hidden layer intersect at a second unit lattice UL2 adjacent to the first unit lattice.
入力層のニューロンを構成する超電導線路と、第１隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第１隠れ層のニューロンへ信号が伝播される。また、第１隠れ層のニューロンを構成する超電導線路と第２隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第１隠れ層のニューロンから第２隠れ層のニューロンへ信号が伝播される。 A plurality of first couplers are provided at intersections between the superconducting lines constituting the neurons of the input layer and the superconducting lines constituting the neurons of the first hidden layer, and the first coupler is provided from the neuron of the input layer to the first hidden layer. The signal is propagated to the neuron. A plurality of first couplers are provided at the intersections of the superconducting lines forming the neurons of the first hidden layer and the superconducting lines forming the neurons of the second hidden layer. The signal is propagated to the neurons in the second hidden layer.
一方、第３隠れ層に対応する超電導線路は、横方向（第２方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第３隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１に隣接する第３単位格子ＵＬ３において交差している。 On the other hand, the superconducting line corresponding to the third hidden layer extends in the lateral direction (second direction). The first plurality of superconducting lines forming the neurons of the input layer and the second plurality of superconducting lines forming the neurons of the third hidden layer intersect at a third unit lattice UL3 adjacent to the first unit lattice UL1. I have.
入力層のニューロンを構成する超電導線路と、第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第３隠れ層のニューロンへ信号が伝播される。これにより、入力層から第３隠れ層へ、第２隠れ層をまたいだ信号の伝播が行われる。また、第２隠れ層のニューロンを構成する超電導線路と第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第２隠れ層のニューロンから第３隠れ層のニューロンへ信号が伝播される。 A plurality of first couplers are provided at intersections between the superconducting lines constituting the neurons of the input layer and the superconducting lines constituting the neurons of the third hidden layer, and the first coupler is provided from the neuron of the input layer to the third hidden layer. The signal is propagated to the neuron. As a result, a signal is propagated from the input layer to the third hidden layer across the second hidden layer. A plurality of first couplers are provided at intersections of the superconducting lines constituting the neurons of the second hidden layer and the superconducting lines constituting the neurons of the third hidden layer. The signal is propagated to the neurons in the third hidden layer.
出力層に対応する超電導線路は、縦方向（第１方向）に延伸している。第３隠れ層のニューロンを構成する超電導線路と出力層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第３隠れ層のニューロンから出力層のニューロンへ信号が伝播される。そして、出力層のニューロンを構成する超電導線路の量子状態によって、ニューラルネットワークの出力が表される。なお、出力層に対応する超電導線路の量子状態は、破線で示した単位格子で読み出されてもよい。 The superconducting line corresponding to the output layer extends in the vertical direction (first direction). A plurality of first couplers are provided at the intersections of the superconducting lines constituting the neurons of the third hidden layer and the superconducting lines constituting the neurons of the output layer. The signal is propagated to The output of the neural network is represented by the quantum state of the superconducting line constituting the neuron of the output layer. Note that the quantum state of the superconducting line corresponding to the output layer may be read by a unit cell indicated by a broken line.
このように、本実施形態に係る量子計算素子１０によれば、層をまたいでニューロンが結合するニューラルネットワークを構成することができる。なお、入力層を構成する超電導線路が横方向に延伸し、第１隠れ層を構成する超電導線路が縦方向に延伸してもよい。 Thus, according to the quantum computing device 10 according to the present embodiment, a neural network in which neurons are connected across layers can be configured. The superconducting line constituting the input layer may extend in the horizontal direction, and the superconducting line constituting the first hidden layer may extend in the vertical direction.
図２０は、本実施形態に係る量子計算素子１０の第３例の概要を示す図である。本例では、ニューラルネットワークの入力層（Ｉｎｐｕｔ）、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）、第３隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ３）、第４隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ４）及び出力層（Ｏｕｔｐｕｔ）を、複数の超電導線路で構成する場合について示している。同図に示す矩形は、複数の超電導線路が縦方向（第１方向）及び横方向（第２方向）に延伸する１つの単位格子を表す。なお、本例では、入力層、第１隠れ層、第２隠れ層、第３隠れ層、第４隠れ層及び出力層それぞれに含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数以下である場合を想定している。もっとも、各層に含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数より多くてもよく、その場合、一層に含まれるニューロンが、複数の単位格子に含まれる超電導線路にまたがることとなる。 FIG. 20 is a diagram illustrating an outline of a third example of the quantum computation device 10 according to the present embodiment. In this example, the input layer (Input), the first hidden layer (Hidden layer 1), the second hidden layer (Hidden layer 2), the third hidden layer (Hidden layer 3), the fourth hidden layer (Hidden layer 4), and the output of the neural network The case where the layer (Output) is configured by a plurality of superconducting lines is shown. The rectangle shown in the figure represents one unit cell in which a plurality of superconducting lines extend in the vertical direction (first direction) and the horizontal direction (second direction). In the present example, the number of neurons included in each of the input layer, the first hidden layer, the second hidden layer, the third hidden layer, the fourth hidden layer, and the output layer is determined in the first direction or the second direction of the unit cell. It is assumed that the number is equal to or less than the number of superconducting lines included in. However, the number of neurons included in each layer may be larger than the number of superconducting lines included in the first direction or the second direction of the unit lattice. Over the superconducting line.
入力層に対応する超電導線路は、縦方向（第１方向）に延伸し、第１隠れ層に対応する超電導線路は、横方向（第２方向）に延伸し、第２隠れ層に対応する超電導線路は、縦方向（第１方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第１隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１において交差し、第１隠れ層のニューロンを構成する第２の複数の超電導線路及び第２隠れ層のニューロンを構成する第１の複数の超電導線路は、第１単位格子に隣接する第２単位格子ＵＬ２において交差している。 The superconducting line corresponding to the input layer extends in the vertical direction (first direction), the superconducting line corresponding to the first hidden layer extends in the horizontal direction (second direction), and the superconducting line corresponding to the second hidden layer. The line extends in the vertical direction (first direction). The first plurality of superconducting lines forming the neurons of the input layer and the second plurality of superconducting lines forming the neurons of the first hidden layer intersect in the first unit cell UL1, forming the neurons of the first hidden layer. The second plurality of superconducting lines and the first plurality of superconducting lines forming the neurons of the second hidden layer intersect at a second unit lattice UL2 adjacent to the first unit lattice.
入力層のニューロンを構成する超電導線路と、第１隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第１隠れ層のニューロンへ信号が伝播される。また、第１隠れ層のニューロンを構成する超電導線路と第２隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第１隠れ層のニューロンから第２隠れ層のニューロンへ信号が伝播される。 A plurality of first couplers are provided at intersections between the superconducting lines constituting the neurons of the input layer and the superconducting lines constituting the neurons of the first hidden layer, and the first coupler is provided from the neuron of the input layer to the first hidden layer. The signal is propagated to the neuron. A plurality of first couplers are provided at the intersections of the superconducting lines forming the neurons of the first hidden layer and the superconducting lines forming the neurons of the second hidden layer. The signal is propagated to the neurons in the second hidden layer.
一方、第３隠れ層に対応する超電導線路は、横方向（第２方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第３隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１に隣接する第３単位格子ＵＬ３において交差している。 On the other hand, the superconducting line corresponding to the third hidden layer extends in the lateral direction (second direction). The first plurality of superconducting lines forming the neurons of the input layer and the second plurality of superconducting lines forming the neurons of the third hidden layer intersect at a third unit lattice UL3 adjacent to the first unit lattice UL1. I have.
入力層のニューロンを構成する超電導線路と、第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第３隠れ層のニューロンへ信号が伝播される。これにより、入力層から第３隠れ層へ、第２隠れ層をまたいだ信号の伝播が行われる。また、第２隠れ層のニューロンを構成する超電導線路と第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第２隠れ層のニューロンから第３隠れ層のニューロンへ信号が伝播される。 A plurality of first couplers are provided at intersections between the superconducting lines constituting the neurons of the input layer and the superconducting lines constituting the neurons of the third hidden layer, and the first coupler is provided from the neuron of the input layer to the third hidden layer. The signal is propagated to the neuron. As a result, a signal is propagated from the input layer to the third hidden layer across the second hidden layer. A plurality of first couplers are provided at intersections of the superconducting lines constituting the neurons of the second hidden layer and the superconducting lines constituting the neurons of the third hidden layer. The signal is propagated to the neurons in the third hidden layer.
第４隠れ層に対応する超電導線路は、縦方向（第１方向）に延伸している。第３隠れ層のニューロンを構成する超電導線路と第４隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第３隠れ層のニューロンから第４隠れ層のニューロンへ信号が伝播される。 The superconducting line corresponding to the fourth hidden layer extends in the vertical direction (first direction). A plurality of first couplers are provided at the intersections of the superconducting lines forming the neurons of the third hidden layer and the superconducting lines forming the neurons of the fourth hidden layer. The signal is propagated to the neurons in the hidden layer.
出力層に対応する超電導線路は、縦方向（第１方向）に延伸している。第４隠れ層のニューロンを構成する超電導線路と出力層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第４隠れ層のニューロンから出力層のニューロンへ信号が伝播される。そして、出力層のニューロンを構成する超電導線路の量子状態によって、ニューラルネットワークの出力が表される。なお、第４隠れ層のニューロンから縦方向（第１方向）に信号を伝播させ、破線で示した単位格子に設けられた複数の第１カプラによって横方向（第２方向）に信号を伝播させ、出力層に対応する超電導線路の量子状態を読み出してもよい。また、入力層を構成する超電導線路が横方向に延伸し、第１隠れ層が縦方向に延伸する構成であってもよい。 The superconducting line corresponding to the output layer extends in the vertical direction (first direction). A plurality of first couplers are provided at the intersections of the superconducting lines constituting the fourth hidden layer neurons and the superconducting lines constituting the output layer neurons. The signal is propagated to The output of the neural network is represented by the quantum state of the superconducting line constituting the neuron of the output layer. In addition, a signal is propagated in the vertical direction (first direction) from the neuron in the fourth hidden layer, and the signal is propagated in the horizontal direction (second direction) by a plurality of first couplers provided in the unit cell indicated by the broken line. Alternatively, the quantum state of the superconducting line corresponding to the output layer may be read. Further, the superconducting line forming the input layer may extend in the horizontal direction, and the first hidden layer may extend in the vertical direction.
図２１は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第３例を示す図である。本例のニューラルネットワークは、入力層（Ｉｎｐｕｔ）、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）及び出力層（Ｏｕｔｐｕｔ）を含む、全結合ニューラルネットワークである。 FIG. 21 is a diagram illustrating a third example of a neural network configured by the quantum computation elements 10 according to the present embodiment. The neural network of the present example is a fully connected neural network including an input layer (Input), a first hidden layer (Hidden layer 1), a second hidden layer (Hidden layer 2), and an output layer (Output).
本例のニューラルネットワークは、入力層に５つのノード（第１〜第５ノード）を含み、第１隠れ層に７つのノード（第６〜第１２ノード）を含み、第２隠れ層に７つのノード（第１３〜第１９ノード）を含み、出力層に５つのノード（第２０〜第２４ノード）を含む。各層に含まれる複数のノードは、隣接する層に含まれる複数のノードと全結合している。 The neural network of this example includes five nodes (first to fifth nodes) in an input layer, seven nodes (sixth to twelfth nodes) in a first hidden layer, and seven nodes in a second hidden layer. Nodes (13th to 19th nodes), and the output layer includes 5 nodes (20th to 24th nodes). A plurality of nodes included in each layer are fully connected to a plurality of nodes included in an adjacent layer.
図２２は、本実施形態に係る量子計算素子１０の第４例の概要を示す図である。同図では、複数の超電導線路と、第１カプラＣ１と、第２カプラＣ２とを示している。 FIG. 22 is a diagram illustrating an outline of a fourth example of the quantum computation device 10 according to the present embodiment. FIG. 1 shows a plurality of superconducting lines, a first coupler C1, and a second coupler C2.
複数の超電導線路は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する。量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。また、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成してよい。複数の超電導線路は、第１方向に延伸する第１の複数の超電導線路及び第１方向と交差する第２方向に延伸する第２の複数の超電導線路を含んでよい。そして、第１方向に延伸する第１の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第２方向に延伸する第２の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してよい。これにより、任意の数の隠れ層を有するニューラルネットワークを構成することができる。 The plurality of superconducting lines are arranged so as to form at least two unit lattices in plan view, and each constitute a qubit according to an electromagnetic state. The quantum state of a qubit may be represented by the direction of circulation of the current flowing through the superconducting line. Further, the plurality of superconducting lines may constitute a plurality of neurons of the neural network. The plurality of superconducting lines may include a first plurality of superconducting lines extending in a first direction and a second plurality of superconducting lines extending in a second direction intersecting the first direction. The first plurality of superconducting lines extending in the first direction constitute neurons of an input layer of the neural network, and the second plurality of superconducting lines extending in the second direction constitute a hidden layer or output of the neural network. Layer neurons may be configured. As a result, a neural network having an arbitrary number of hidden layers can be configured.
本例では、図２２における縦方向（第１方向）に延伸する５つの第１の超電導線路によって、ニューラルネットワークの入力層（Ｉｎｐｕｔ）に含まれる第１〜第５ノードが構成されている。また、図２２における横方向（第２方向）に延伸する７つの第２の超電導線路によって、ニューラルネットワークの第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）に含まれる第６〜第１２ノードが構成されている。また、図２２における縦方向（第１方向）に延伸する７つの第１の超電導線路によって、ニューラルネットワークの第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）に含まれる第１３〜第１９ノードが構成されている。また、図２２における横方向（第２方向）に延伸する５つの第２の超電導線路によって、ニューラルネットワークの出力層（Ｏｕｔｐｕｔ）に含まれる第２０〜第２４ノードが構成されている。なお、本例では、第１方向と第２方向は直交しているが、第１方向と第２方向は斜交していてもよい。 In this example, five first superconducting lines extending in the vertical direction (first direction) in FIG. 22 constitute first to fifth nodes included in the input layer (Input) of the neural network. In addition, the sixth to twelfth nodes included in the first hidden layer (Hidden layer 1) of the neural network are configured by the seven second superconducting lines extending in the horizontal direction (second direction) in FIG. In addition, the seventeenth superconducting lines extending in the vertical direction (first direction) in FIG. 22 form the thirteenth to nineteenth nodes included in the second hidden layer (Hidden layer 2) of the neural network. In addition, the twenty second to twenty-fourth nodes included in the output layer (Output) of the neural network are configured by the five second superconducting lines extending in the horizontal direction (second direction) in FIG. In this example, the first direction and the second direction are orthogonal to each other, but the first direction and the second direction may be oblique.
さらに、図２２における横方向（第２方向）に延伸する５つの第２の超電導線路によって、入力データを修正したトレーニングデータ（Ｔｒａｉｎｉｎｇ ｄａｔａ）を出力する層に含まれる５つのノード（ｔ１〜ｔ５）が構成されている。なお、トレーニングデータを出力するノードは必須でなく、省略されてもよい。 Further, five nodes (t1 to t5) included in a layer that outputs training data (Training data) in which input data is corrected by five second superconducting lines extending in the horizontal direction (second direction) in FIG. Is configured. Note that the node that outputs the training data is not essential, and may be omitted.
複数の第１カプラＣ１は、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる。例えば、第１カプラＣ１は、ニューラルネットワークの第１ノードを構成する第１の超電導線路Ｌ１ａと、ニューラルネットワークの第６ノードを構成する第２の超電導線路Ｌ６ａとの交差箇所に設けられ、第１ノードの値を表す量子ビットと、第６ノードの値を表す量子ビットとを相互作用させる。量子計算素子１０により構成されるニューラルネットワークにおいて、複数の第１カプラＣ１は、複数のニューロンの間の結合係数を制御するものであってよい。なお、第１カプラＣ１は、例えば非特許文献１に開示された構成を有してよい。複数の第１カプラＣ１を設けることで、任意の結合係数を有するニューラルネットワークを構成することができる。 The plurality of first couplers C1 are provided at intersections of the plurality of superconducting lines and allow two qubits to interact. For example, the first coupler C1 is provided at an intersection of a first superconducting line L1a forming a first node of the neural network and a second superconducting line L6a forming a sixth node of the neural network. The qubit representing the value of the node interacts with the qubit representing the value of the sixth node. In the neural network constituted by the quantum computing elements 10, the plurality of first couplers C1 may control a coupling coefficient between a plurality of neurons. The first coupler C1 may have, for example, a configuration disclosed in Non-Patent Document 1. By providing the plurality of first couplers C1, a neural network having an arbitrary coupling coefficient can be configured.
複数の第２カプラＣ２は、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる。本例の量子計算素子１０は、第１単位格子ＵＬ１、第２単位格子ＵＬ２、第３単位格子ＵＬ３、第４単位格子ＵＬ４、第５単位格子ＵＬ５、第６単位格子ＵＬ６、第７単位格子ＵＬ７、第８単位格子ＵＬ８、第９単位格子ＵＬ９、第１０単位格子ＵＬ１０、第１１単位格子ＵＬ１１、第１２単位格子ＵＬ１２、第１３単位格子ＵＬ１３、第１４単位格子ＵＬ１４及び第１５単位格子ＵＬ１５を含む。符号１’〜４’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第４単位格子ＵＬ４にそれぞれ含まれる４つの量子ビットと、第４単位格子ＵＬ４と第７単位格子ＵＬ７にそれぞれ含まれる４つの量子ビットと、第７単位格子ＵＬ７と第１０単位格子ＵＬ１０にそれぞれ含まれる４つの量子ビットと、第１０単位格子ＵＬ１０と第１３単位格子ＵＬ１３にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号６’〜９’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第２単位格子ＵＬ２にそれぞれ含まれる４つの量子ビットと、第２単位格子ＵＬ２と第３単位格子ＵＬ３にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号５’、１３’〜１５’で示された第２カプラＣ２は、第２単位格子ＵＬ２と第５単位格子ＵＬ５にそれぞれ含まれる４つの量子ビットと、第５単位格子ＵＬ５と第８単位格子ＵＬ８にそれぞれ含まれる４つの量子ビットと、第８単位格子ＵＬ８と第１１単位格子ＵＬ１１にそれぞれ含まれる４つの量子ビットと、第１１単位格子ＵＬ１１と第１４単位格子ＵＬ１４にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号１６’〜１９’で示された第２カプラＣ２は、第３単位格子ＵＬ３と第６単位格子ＵＬ６にそれぞれ含まれる４つの量子ビットと、第６単位格子ＵＬ６と第９単位格子ＵＬ９にそれぞれ含まれる４つの量子ビットと、第９単位格子ＵＬ９と第１２単位格子ＵＬ１２にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号ｔ１’〜ｔ３’で示された第２カプラＣ２は、第１０単位格子ＵＬ１０と第１１単位格子ＵＬ１１にそれぞれ含まれる量子ビットを相互作用させる。さらに、符号ｔ４’及びｔ５’で示された第２カプラＣ２は、第１３単位格子ＵＬ１３と第１４単位格子ＵＬ１４にそれぞれ含まれる量子ビットを相互作用させる。複数の第２カプラＣ２は、前述した構成により、異なる単位格子に含まれる２つの量子ビットを同じ量子状態又は反対の量子状態にするように、２つの量子ビットを相互作用させてよい。 The multiple second couplers C2 cause two qubits included in different ones of the at least two unit lattices to interact. The quantum computation device 10 of this example includes a first unit lattice UL1, a second unit lattice UL2, a third unit lattice UL3, a fourth unit lattice UL4, a fifth unit lattice UL5, a sixth unit lattice UL6, and a seventh unit lattice UL7. , An eighth unit lattice UL8, a ninth unit lattice UL9, a tenth unit lattice UL10, an eleventh unit lattice UL11, a twelfth unit lattice UL12, a thirteenth unit lattice UL13, a fourteenth unit lattice UL14, and a fifteenth unit lattice UL15. . The second couplers C2 indicated by reference numerals 1 'to 4' respectively include four qubits included in the first unit lattice UL1 and the fourth unit lattice UL4, and four qubits included in the fourth unit lattice UL4 and the seventh unit lattice UL7, respectively. The four qubits included, the four qubits included in the seventh unit lattice UL7 and the tenth unit lattice UL10, respectively, and the four qubits included in the tenth unit lattice UL10 and the thirteenth unit lattice UL13, respectively. To interact. The second coupler C2 indicated by reference numerals 6 'to 9' includes four qubits respectively included in the first unit lattice UL1 and the second unit lattice UL2, and the second unit lattice UL2 and the third unit lattice UL3. Interact with the four qubits respectively contained in. The second coupler C2 denoted by reference numerals 5 'and 13' to 15 'includes four qubits respectively included in the second unit lattice UL2 and the fifth unit lattice UL5, and the fifth unit lattice UL5 and the eighth unit lattice UL5. Four qubits included in the unit lattice UL8, four qubits included in the eighth unit lattice UL8 and the eleventh unit lattice UL11, and four qubits included in the eleventh unit lattice UL11 and the fourteenth unit lattice UL14, respectively. Interact with two qubits. The second coupler C2 indicated by reference numerals 16 'to 19' includes four qubits respectively included in the third unit lattice UL3 and the sixth unit lattice UL6, and the sixth unit lattice UL6 and the ninth unit lattice UL9. Interact with the four qubits respectively included in the ninth unit lattice UL9 and the twelfth unit lattice UL12. Further, the second couplers C2 indicated by reference symbols t1 'to t3' cause the qubits included in the tenth unit lattice UL10 and the qubit included in the eleventh unit lattice UL11 to interact. Further, the second couplers C2, denoted by t4 'and t5', make the qubits included in the thirteenth unit lattice UL13 and the fourteenth unit lattice UL14 respectively interact. The plurality of second couplers C2 may cause the two qubits to interact with each other such that the two qubits included in different unit lattices have the same quantum state or opposite quantum states, according to the configuration described above.
本実施形態に係る量子計算素子１０は、複数の超電導線路、複数の第１カプラＣ１及び複数の第２カプラＣ２のいずれかに電気的に接続される複数の電極を備えるが、複数の第２カプラＣ２の少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。具体的には、符号１’〜２４’、ｔ１’〜ｔ５’で示された第２カプラＣ２は、いずれも電極に接続されていない。これらの第２カプラＣ２は、異なる単位格子に含まれる２つの量子ビットを互いに同じ状態にするように構成されていてよい。例えば、第１単位格子ＵＬ１に含まれる第２の超電導線路Ｌ６ａと、第２単位格子ＵＬ２に含まれる第２の超電導線路Ｌ６ｂとは、第２カプラＣ２によって同じ量子状態になるように相互作用されており、ニューラルネットワークの第５ノードを構成する第１の超電導線路と、ニューラルネットワークの第６ノードを構成する第２の超電導線路Ｌ６ａとの交差箇所に設けられた第１カプラＣ１によって、第５ノードの値を表す量子ビットと、第６ノードの値を表す量子ビットとの相互作用が実現される。 The quantum computing device 10 according to the present embodiment includes a plurality of superconducting lines, a plurality of electrodes electrically connected to any of the plurality of first couplers C1 and a plurality of second couplers C2, At least a part of the coupler C2 is not electrically connected to any of the plurality of electrodes. Specifically, none of the second couplers C2 indicated by reference numerals 1 'to 24' and t1 'to t5' are connected to the electrodes. These second couplers C2 may be configured to bring two qubits included in different unit cells into the same state. For example, the second superconducting line L6a included in the first unit lattice UL1 and the second superconducting line L6b included in the second unit lattice UL2 are interacted by the second coupler C2 so as to have the same quantum state. The first coupler C1 provided at the intersection of the first superconducting line constituting the fifth node of the neural network and the second superconducting line L6a constituting the sixth node of the neural network provides the fifth coupler. An interaction between the qubit representing the value of the node and the qubit representing the value of the sixth node is realized.
このように、本実施形態に係る量子計算素子１０によれば、異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラＣ２の少なくとも一部に電極を接続しないことで、全ての第２カプラＣ２に電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。これにより、量子計算素子１０を超電導状態に保つ冷却効率を高めることができる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第２カプラＣ２の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第２カプラＣ２への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第２カプラＣ２への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。 As described above, according to the quantum computation device 10 according to the present embodiment, all electrodes are not connected to at least a part of the plurality of second couplers C2 that cause two qubits included in different unit cells to interact with each other. The number of electrodes can be reduced as compared with the case where electrodes are connected to the second coupler C2, and the quantum computing element 10 can be reduced in area. Thereby, the cooling efficiency for maintaining the quantum computing element 10 in a superconducting state can be increased. The quantum computing device is installed in the refrigerator. The electrodes of the quantum computing element are connected to an external power supply and a voltmeter by wiring. However, the number of wires that can be connected in the refrigerator is limited. Therefore, by reducing the number of electrodes of the second coupler C2, the number of qubits that can be mounted can be increased, and a benefit of constructing a higher-order neural network can be obtained. Further, the wiring for energization to the second coupler C2 may apply an unintended magnetic field to peripheral bits during operation. By reducing the number of wires to the second coupler C2, it is possible to obtain a benefit of reducing noise and preventing malfunction.
本例の量子計算素子１０は、入力層（Ｉｎｐｕｔ）のニューロンを構成する第１単位格子ＵＬ１の超電導線路の量子状態を、第２カプラ１’〜５’によって第１０単位格子ＵＬ１０及び第１３単位格子ＵＬ１３の超電導線路にコピーして、第１カプラによって、トレーニングデータを構成する超電導線路（ｔ１〜ｔ５）の量子状態と相互作用させることで、入力データを修正してトレーニングデータを生成する。より具体的には、以下の処理を行う。はじめに、第１カプラの初期値を古典コンピュータ２０によって設定し、入力層（Ｉｎｐｕｔ）のニューロンを構成する第１単位格子ＵＬ１の超電導線路の量子状態を適切な磁場の印加によって入力データに相当する状態に固定する。次に、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）、出力層（Ｏｕｔｐｕｔ）及びトレーニングデータ（Ｔｒａｉｎｉｎｇ ｄａｔａ）を構成する超電導線路に対して、横磁場を印加し、量子アニーリングを行う。具体的には、磁束量子Φ０の半分に対応する磁束を印加する。印加する磁束の大きさΦ０／２は、その値から±３０％程度ずれていてもよい。その後、徐々に横磁場を弱めた後、出力層（Ｏｕｔｐｕｔ）及びトレーニングデータ（Ｔｒａｉｎｉｎｇ ｄａｔａ）を構成する超電導線路の量子状態を測定する。そして、古典コンピュータ２０によって、トレーニングデータを記憶部に記憶し、測定された出力データと正答を示すデータの誤差を算出し、誤差が十分に小さいか否かを判定する。誤差が十分に小さくない場合、古典コンピュータ２０によって、誤差逆伝播の方法で、第１カプラの結合強度を更新して、量子コンピュータ１００に第１カプラの値を再設定する。その後、量子コンピュータ１００によって、入力層を入力データの状態で固定して、隠れ層、出力層及びトレーニングデータを出力する層への横磁場の印加を行い、出力データ及びトレーニングデータの測定を行う。一方、誤差が十分に小さい場合、蓄積したトレーニングデータを用いて、学習済みのニューラルネットワークの性能を評価し、処理を終了する。ここで、学習済みのニューラルネットワークの性能は、トレーニングデータを学習済みのニューラルネットワークに入力し、例えば、精度（accuracy）、適合率（precision）、再現率（recall）、特異度（specificity）及びＦ１値の少なくともいずれかによって評価してよい。ニューラルネットワークの学習過程で蓄積したトレーニングデータを用いて学習済みのニューラルネットワークの性能を評価することで、予め用意したトレーニングデータの一部をテスト用に残す必要がなくなり、ニューラルネットワークの学習に用いることができるデータ数を増やすことができる。The quantum computation device 10 of the present example converts the quantum state of the superconducting line of the first unit lattice UL1 constituting the neuron of the input layer (Input) into the tenth unit lattice UL10 and the thirteenth unit by the second couplers 1 ′ to 5 ′. The data is copied to the superconducting line of the lattice UL13 and interacts with the quantum states of the superconducting lines (t1 to t5) constituting the training data by the first coupler, thereby correcting the input data to generate the training data. More specifically, the following processing is performed. First, the initial value of the first coupler is set by the classical computer 20, and the quantum state of the superconducting line of the first unit cell UL1 constituting the neuron of the input layer (Input) is a state corresponding to input data by applying an appropriate magnetic field. Fixed to. Next, a transverse magnetic field is applied to the superconducting lines constituting the first hidden layer (Hidden layer 1), the second hidden layer (Hidden layer 2), the output layer (Output) and the training data (Training data), and quantum annealing is performed. I do. Specifically, a magnetic flux corresponding to half of the magnetic flux quantum Φ 0 is applied. Size [Phi 0/2 of the magnetic flux to be applied may be offset about ± 30% from that value. Then, after the transverse magnetic field is gradually weakened, the quantum state of the superconducting line constituting the output layer (Output) and the training data (Training data) is measured. Then, the training data is stored in the storage unit by the classical computer 20, and an error between the measured output data and the data indicating the correct answer is calculated, and it is determined whether the error is sufficiently small. If the error is not sufficiently small, the classical computer 20 updates the coupling strength of the first coupler by the method of backpropagation and resets the quantum computer 100 to the value of the first coupler. After that, the quantum computer 100 fixes the input layer in the state of the input data, applies a transverse magnetic field to the hidden layer, the output layer, and the layer that outputs the training data, and measures the output data and the training data. On the other hand, if the error is sufficiently small, the performance of the learned neural network is evaluated using the accumulated training data, and the process ends. Here, the performance of the trained neural network is obtained by inputting the training data to the trained neural network, for example, accuracy (accuracy), precision (precision), recall (recall), specificity (specificity) and F1. The evaluation may be based on at least one of the values. By evaluating the performance of the trained neural network using the training data accumulated during the learning process of the neural network, it is not necessary to leave a part of the training data prepared in advance for testing, and use it for learning the neural network. Can increase the number of data that can be generated.
なお、第１カプラの値を更新する場合、出力データ及びトレーニングデータの測定を複数回（例えば１００回）繰り返した後、複数の出力データの誤差の平均値に基づいて第１カプラの値を更新してもよい。 When the value of the first coupler is updated, the measurement of the output data and the training data is repeated a plurality of times (for example, 100 times), and then the value of the first coupler is updated based on the average value of the errors of the plurality of output data. May be.
このようにして、学習済みのニューラルネットワークの性能を評価するために用いることができるトレーニングデータの生成を、ニューラルネットワークのフォワードプロパゲーションと同時に行うことができ、メモリ容量やバス帯域を別途確保することなく、トレーニングデータの生成を行うことができる。また、ノイズ、転置又はコントラスト変調といった加工を第１カプラＣ１の結合値に乱数を用いて入力データを変調することで、トレーニングデータとすることができる。これにより、入力データを与えた状態で量子アニーリングを行うと、結果として出力データとトレーニングデータが得られることとなり、その値を測定して重みの更新を行うことができる。なお、図２２は一例であり、入力層（Input）を横方向、第１隠れ層（Hidden layer1）を縦方向に対応させてもよい。学習後、ニューラルネットワークの重みが確定した後は、トレーニングデータの位置の第１カプラＣ１の値をゼロとしてもよい。 In this way, the generation of training data that can be used to evaluate the performance of the trained neural network can be performed simultaneously with the forward propagation of the neural network, and the memory capacity and bus bandwidth are separately secured. Without generating training data. In addition, processing such as noise, transposition, or contrast modulation can be used as training data by modulating input data using a random number as a coupling value of the first coupler C1. Accordingly, when quantum annealing is performed in a state where input data is given, output data and training data are obtained as a result, and the weights can be updated by measuring the values. FIG. 22 is an example, and the input layer (Input) may correspond to the horizontal direction, and the first hidden layer (Hidden layer 1) may correspond to the vertical direction. After learning, after the weight of the neural network is determined, the value of the first coupler C1 at the position of the training data may be set to zero.
また、量子計算素子１０は、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラを備えなくてもよい。さらに、量子計算素子１０は、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間には第２カプラＣ２を備えなくてもよい。これにより、電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。なお、本例の量子計算素子１０は、複数の超電導線路によって図１６に示すニューラルネットワークの複数のニューロンを構成することに適したものであるが、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラＣ１を設けて、当該第１カプラＣ１の相互作用の強さをゼロに制御することとしてもよい。また、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間に第２カプラＣ２を設けることとしてもよい。 Further, the quantum computing element 10 may not include the first coupler at the intersection of the superconducting line forming the node of the neural network and the superconducting line not forming the node of the neural network. Furthermore, the quantum computing element 10 does not have to include the second coupler C2 between superconducting lines included in different unit cells and not forming nodes of the neural network. Thereby, the number of electrodes can be further reduced, and the quantum computing element 10 can be reduced in area. The quantum computing element 10 of this example is suitable for forming a plurality of neurons of the neural network shown in FIG. 16 by a plurality of superconducting lines. A first coupler C1 may be provided at an intersection with a superconducting line that does not constitute a node of the network, and the strength of the interaction of the first coupler C1 may be controlled to zero. Further, the second coupler C2 may be provided between the superconducting lines included in different unit cells and not constituting the nodes of the neural network.
図２３は、本実施形態に係る量子計算システム１００により実行される処理のフローチャートである。はじめに、古典コンピュータ２０によって、複数の第１カプラの初期値を設定する（Ｓ１０）。 FIG. 23 is a flowchart of a process executed by the quantum calculation system 100 according to the present embodiment. First, the classical computer 20 sets initial values of a plurality of first couplers (S10).
その後、古典コンピュータ２０によって量子コンピュータ１を制御し、量子計算素子１０の入力層を構成する複数の超電導線路の量子状態を、入力データに相当する状態に設定する（Ｓ１１）。 After that, the quantum computer 1 is controlled by the classical computer 20, and the quantum states of the plurality of superconducting lines forming the input layer of the quantum computing element 10 are set to a state corresponding to the input data (S11).
さらに、古典コンピュータ２０によって量子コンピュータ１を制御し、量子計算素子１０の中間層、出力層、トレーニングデータを出力する層を構成する超電導線路に横磁場を印加する（Ｓ１２）。その後、横磁場を弱めた後、量子計算素子１０によって、出力層を構成する超電導線路の量子状態と、トレーニングデータを構成する超電導線路の量子状態を測定する（Ｓ１３）。測定されたトレーニングデータは、古典コンピュータ２０により取得され、記憶部に記憶される（Ｓ１４）。 Further, the quantum computer 1 is controlled by the classical computer 20, and a transverse magnetic field is applied to the superconducting line constituting the intermediate layer, the output layer, and the layer for outputting the training data of the quantum computing element 10 (S12). Then, after the transverse magnetic field is weakened, the quantum state of the superconducting line constituting the output layer and the quantum state of the superconducting line constituting the training data are measured by the quantum computing element 10 (S13). The measured training data is acquired by the classical computer 20 and stored in the storage unit (S14).
また、測定された出力データ（出力層を構成する超電導線路の量子状態）は、古典コンピュータ２０により取得され、正答を示すデータとの誤差が所定値以下であるか判定される（Ｓ１５）。出力誤差が所定値以下でない場合（Ｓ１５：ＮＯ）、すなわち出力誤差が所定値より大きい場合、古典コンピュータ２０は、量子コンピュータ１を制御し、誤差逆伝播により算出した第１カプラの値を設定し（Ｓ１６）、処理Ｓ１２〜Ｓ１４を再び実行する。 The measured output data (quantum state of the superconducting line constituting the output layer) is acquired by the classical computer 20, and it is determined whether an error from the data indicating the correct answer is equal to or less than a predetermined value (S15). If the output error is not less than the predetermined value (S15: NO), that is, if the output error is larger than the predetermined value, the classical computer 20 controls the quantum computer 1 and sets the value of the first coupler calculated by the error back propagation. (S16), the processes S12 to S14 are executed again.
一方、出力誤差が所定値以下である場合（Ｓ１５：ＹＥＳ）、古典コンピュータ２０は、蓄積したトレーニングデータを用いて、学習済みのニューラルネットワークの性能を評価する（Ｓ１７）。なお、学習済みのニューラルネットワークの性能を評価する場合、蓄積したトレーニングデータ以外のデータを用いてもよい。以上で、量子計算システム１００により実行される処理が終了する。 On the other hand, when the output error is equal to or smaller than the predetermined value (S15: YES), the classical computer 20 evaluates the performance of the learned neural network using the accumulated training data (S17). When evaluating the performance of the learned neural network, data other than the accumulated training data may be used. Thus, the processing executed by the quantum computation system 100 ends.
以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。 The embodiments described above are intended to facilitate understanding of the present invention, and are not intended to limit and interpret the present invention. The components included in the embodiment and their arrangement, material, condition, shape, size, and the like are not limited to those illustrated, but can be appropriately changed. It is also possible to partially replace or combine the configurations shown in the different embodiments.
例えば、複数の超電導線路によってニューラルネットワークを構成し、複数の第１カプラで複数のニューロンの間の結合係数を制御する場合、ニューラルネットワークの学習時に、ランダムに第１カプラの結合をゼロにすることで、ドロップコネクトの手法を再現して、ニューラルネットワークの汎化性能を向上させることができる。
For example, when a neural network is constituted by a plurality of superconducting lines and a coupling coefficient between a plurality of neurons is controlled by a plurality of first couplers, at the time of learning of the neural network, the coupling of the first coupler is made to be zero at random. Thus, the generalization performance of the neural network can be improved by reproducing the method of the drop connect.
Claims (9)
前記複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる複数の第１カプラと、
前記少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラと、
前記複数の超電導線路、前記複数の第１カプラ及び前記複数の第２カプラのいずれかに電気的に接続される複数の電極と、を備え、
前記複数の第２カプラの少なくとも一部は、前記複数の電極のいずれにも電気的に接続されていない、
量子計算素子。 A plurality of superconducting lines arranged so as to form at least two unit lattices in plan view, each constituting a qubit by an electromagnetic state;
A plurality of first couplers provided at the intersections of the plurality of superconducting lines, for interacting two qubits;
A plurality of second couplers for interacting two qubits included in different ones of the at least two unit cells;
A plurality of electrodes electrically connected to any of the plurality of superconducting lines, the plurality of first couplers, and the plurality of second couplers,
At least a part of the plurality of second couplers is not electrically connected to any of the plurality of electrodes,
Quantum computing device.
前記異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において前記第１ループと同じ方向に周回する第２ループを含み、
前記第２カプラは、前記第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループ及び前記第２ループと対向して、平面視において前記第１カプラループと同じ方向に周回する第２カプラループを含む、
請求項１に記載の量子計算素子。 The first superconducting line forming one of the two qubits included in the different unit lattice includes a first loop that rotates clockwise or counterclockwise in plan view,
The second superconducting line that constitutes the other of the two qubits included in the different unit lattice includes a second loop that circulates in the same direction as the first loop in plan view,
The second coupler is opposed to the first loop, is opposed to the first coupler loop and the second loop that rotates clockwise or counterclockwise in plan view, and is connected to the first coupler loop in plan view. Including a second coupler loop circling in the same direction,
The quantum computing device according to claim 1.
前記異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において前記第１ループと反対方向に周回する第２ループを含み、
前記第２カプラは、前記第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び前記第２ループと対向して前記第１カプラループと反対方向に周回する第２カプラループを含む、
請求項１に記載の量子計算素子。 The first superconducting line forming one of the two qubits included in the different unit lattice includes a first loop that rotates clockwise or counterclockwise in plan view,
The second superconducting line forming the other of the two qubits included in the different unit lattice includes a second loop that circulates in a direction opposite to the first loop in plan view,
The second coupler is a first coupler loop circling clockwise or counterclockwise opposite the first loop, and a second coupler circling opposite the first coupler loop opposite the second loop. Including loops,
The quantum computing device according to claim 1.
前記異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において前記第１ループと同じ方向に周回する第２ループを含み、
前記第２カプラは、前記第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び前記第２ループと対向して前記第１カプラループと反対方向に周回する第２カプラループを含む、
請求項１に記載の量子計算素子。 The first superconducting line forming one of the two qubits included in the different unit lattice includes a first loop that rotates clockwise or counterclockwise in plan view,
The second superconducting line that constitutes the other of the two qubits included in the different unit lattice includes a second loop that circulates in the same direction as the first loop in plan view,
The second coupler is a first coupler loop circling clockwise or counterclockwise opposite the first loop, and a second coupler circling opposite the first coupler loop opposite the second loop. Including loops,
The quantum computing device according to claim 1.
前記複数の第１カプラは、前記複数のニューロンの間の結合係数を制御する、
請求項１から４のいずれか一項に記載の量子計算素子。 The plurality of superconducting lines form a plurality of neurons of a neural network,
The plurality of first couplers controls a coupling coefficient between the plurality of neurons;
The quantum computing device according to claim 1.
前記第１の複数の超電導線路は、前記ニューラルネットワークの入力層のニューロンを構成し、
前記第２の複数の超電導線路は、前記ニューラルネットワークの隠れ層又は出力層のニューロンを構成する、
請求項５に記載の量子計算素子。 The plurality of superconducting lines include a first plurality of superconducting lines extending in a first direction and a second plurality of superconducting lines extending in a second direction intersecting the first direction.
The first plurality of superconducting lines form neurons in an input layer of the neural network;
The second plurality of superconducting lines form neurons in a hidden or output layer of the neural network;
A quantum computing device according to claim 5.
請求項６に記載の量子計算素子。 The second plurality of superconducting lines form neurons in a layer that outputs training data obtained by modifying data input to neurons in the input layer,
A quantum computing device according to claim 6.
請求項７に記載の量子計算素子。 The performance of the neural network is evaluated using the training data.
A quantum computing device according to claim 7.
前記第１隠れ層のニューロンを構成する前記第２の複数の超電導線路及び第２隠れ層のニューロンを構成する前記第１の複数の超電導線路は、前記第１単位格子に隣接する第２単位格子において交差し、
前記入力層のニューロンを構成する前記第１の複数の超電導線路及び第３隠れ層のニューロンを構成する前記第２の複数の超電導線路は、前記第１単位格子に隣接する第３単位格子において交差する、
請求項６から８のいずれか一項に記載の量子計算素子。 The first plurality of superconducting lines forming the neurons of the input layer and the second plurality of superconducting lines forming the neurons of the first hidden layer intersect in a first unit cell;
The second plurality of superconducting lines forming the first hidden layer neurons and the first plurality of superconducting lines forming the second hidden layer neurons are arranged in a second unit cell adjacent to the first unit cell. Intersect at
The first plurality of superconducting lines forming the neurons of the input layer and the second plurality of superconducting lines forming the neurons of the third hidden layer intersect at a third unit cell adjacent to the first unit cell. Do
A quantum computing device according to claim 6 .
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/006569 WO2020170392A1 (en) | 2019-02-21 | 2019-02-21 | Quantum computing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6675565B1 true JP6675565B1 (en) | 2020-04-01 |
| JPWO2020170392A1 JPWO2020170392A1 (en) | 2021-03-11 |
Family
ID=70000999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019553990A Active JP6675565B1 (en) | 2019-02-21 | 2019-02-21 | Quantum computing device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6675565B1 (en) |
| WO (1) | WO2020170392A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115841159A (en) * | 2021-09-18 | 2023-03-24 | 合肥本源量子计算科技有限责任公司 | Quantum computer system time delay calibration method and device and quantum computer |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2023017679A1 (en) * | 2021-08-12 | 2023-02-16 | ||
| CN113642279B (en) * | 2021-10-18 | 2022-02-18 | 阿里巴巴达摩院(杭州)科技有限公司 | Quantum bit processing method and device and computer equipment |
| CN117172325A (en) * | 2022-02-01 | 2023-12-05 | 上海图灵智算量子科技有限公司 | Data coding method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294167A (en) * | 2007-05-23 | 2008-12-04 | Japan Science & Technology Agency | Superconducting quantum bit element and integrated circuit using same |
| JP2011524026A (en) * | 2008-03-24 | 2011-08-25 | ディー−ウェイブ システムズ，インコーポレイテッド | System, apparatus, and method for analog processing |
| US20160071021A1 (en) * | 2014-09-09 | 2016-03-10 | D-Wave Systems Inc. | Systems and methods for improving the performance of a quantum processor via reduced readouts |
| WO2017179011A1 (en) * | 2016-04-13 | 2017-10-19 | 1Qb Information Technologies Inc. | Quantum processor and its use for implementing a neural network |
| JP2019508876A (en) * | 2015-12-31 | 2019-03-28 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | Coupling mechanism, coupling mechanism activation method, square lattice including coupling mechanism and quantum gate including coupling mechanism |
| JP2019526096A (en) * | 2016-06-07 | 2019-09-12 | ディー−ウェイブ システムズ インコーポレイテッド | System and method for quantum processor topology |
-
2019
- 2019-02-21 JP JP2019553990A patent/JP6675565B1/en active Active
- 2019-02-21 WO PCT/JP2019/006569 patent/WO2020170392A1/en active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294167A (en) * | 2007-05-23 | 2008-12-04 | Japan Science & Technology Agency | Superconducting quantum bit element and integrated circuit using same |
| JP2011524026A (en) * | 2008-03-24 | 2011-08-25 | ディー−ウェイブ システムズ，インコーポレイテッド | System, apparatus, and method for analog processing |
| US20160071021A1 (en) * | 2014-09-09 | 2016-03-10 | D-Wave Systems Inc. | Systems and methods for improving the performance of a quantum processor via reduced readouts |
| JP2019508876A (en) * | 2015-12-31 | 2019-03-28 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | Coupling mechanism, coupling mechanism activation method, square lattice including coupling mechanism and quantum gate including coupling mechanism |
| WO2017179011A1 (en) * | 2016-04-13 | 2017-10-19 | 1Qb Information Technologies Inc. | Quantum processor and its use for implementing a neural network |
| JP2019526096A (en) * | 2016-06-07 | 2019-09-12 | ディー−ウェイブ システムズ インコーポレイテッド | System and method for quantum processor topology |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115841159A (en) * | 2021-09-18 | 2023-03-24 | 合肥本源量子计算科技有限责任公司 | Quantum computer system time delay calibration method and device and quantum computer |
| CN115841159B (en) * | 2021-09-18 | 2024-02-06 | 本源量子计算科技（合肥）股份有限公司 | Quantum computer system delay calibration method, calibration device and quantum computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2020170392A1 (en) | 2021-03-11 |
| WO2020170392A1 (en) | 2020-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6675565B1 (en) | Quantum computing device | |
| US20190220771A1 (en) | Systems and methods for quantum processor topology | |
| Yamaoka et al. | A 20k-spin Ising chip to solve combinatorial optimization problems with CMOS annealing | |
| US10229366B2 (en) | Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding | |
| US10621140B2 (en) | Systems and methods for improving the performance of a quantum processor via reduced readouts | |
| US20190266508A1 (en) | Error reduction and, or, correction in analog computing including quantum processor-based computing | |
| JP5103189B2 (en) | Structure and apparatus for information processing | |
| Johnson et al. | A scalable control system for a superconducting adiabatic quantum optimization processor | |
| KR102247626B1 (en) | Programmable universal quantum annealing with co-planar waveguide flux qubits | |
| US11900185B2 (en) | Systems and methods for improving performance of an analog processor | |
| US20220123048A1 (en) | Kinetic inductance for couplers and compact qubits | |
| TW201834175A (en) | Power grid of ic | |
| CN110383302A (en) | Small Maastricht Treaty Rana Fermi's subcode | |
| KR20200002002A (en) | Integrated circuit structure, layout diagram method, and system | |
| JP2011197875A (en) | Multi-quantum bit computing apparatus | |
| US11138511B2 (en) | Problem solving using quantum annealer, useful for example in sequencing, for instance nucleic acid sequencing | |
| Hastings | Small Majorana fermion codes | |
| US20240070510A1 (en) | Systems and methods for controlling quantum components | |
| CN109427387A (en) | Storage array circuit | |
| KR102474856B1 (en) | Method for automating semiconductor design based on artifitial intelligence | |
| US11755900B2 (en) | Processing device based on magnetic tunnel junction (MTJ) element and electronic system including the processing device | |
| EP4078470A1 (en) | Systems and methods for tuning capacitance of qubits | |
| Wang et al. | Determining quantum topological semion code decoder performance and error correction effectiveness with reinforcement learning | |
| WO2022230318A1 (en) | Quantum calculation control device, quantum computer, and quantum calculation control method | |
| JP2020038976A (en) | Programmable universal quantum annealing with co-planar waveguide flux qubits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190930 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190930 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6675565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |