JP6673186B2 - Power converter controller - Google Patents
Power converter controller Download PDFInfo
- Publication number
- JP6673186B2 JP6673186B2 JP2016250802A JP2016250802A JP6673186B2 JP 6673186 B2 JP6673186 B2 JP 6673186B2 JP 2016250802 A JP2016250802 A JP 2016250802A JP 2016250802 A JP2016250802 A JP 2016250802A JP 6673186 B2 JP6673186 B2 JP 6673186B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- power
- voltage difference
- sense voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 35
- 238000013459 approach Methods 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000009966 trimming Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Landscapes
- Electric Propulsion And Braking For Vehicles (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、並列接続された複数のパワー素子を備えた電力変換器を制御する電力変換器制御装置に関する。 The present invention relates to a power converter control device that controls a power converter including a plurality of power elements connected in parallel.
従来、電流経路に大電流が流れる電力変換器において、例えば交流インバータの各相上下アームのスイッチを、定格の低い複数のパワー素子を並列接続することで構成する技術が知られている。このような構成では、パワー素子の特性ばらつき等についてバランスを確保することが求められる。
例えば特許文献１に開示された電流バランス回路は、並列接続された複数のパワー素子の電流アンバランスを低減するため、パワー素子に流れる電流と相関を有するセンス抵抗の両端電圧に基づいてゲート電圧を変更する。
2. Description of the Related Art Conventionally, in a power converter in which a large current flows in a current path, for example, a technique is known in which switches of upper and lower arms of each phase of an AC inverter are configured by connecting a plurality of low-rated power elements in parallel. In such a configuration, it is required to ensure a balance with respect to variations in the characteristics of the power elements.
For example, the current balance circuit disclosed in
インバータ等の電力変換器に用いられるＩＧＢＴ等のパワー素子には、一般に、低電位側であるエミッタ側から高電位側であるコレクタ側への通電を許容するダイオードが付随している。上下アーム対の一方のアームのパワー素子においてダイオード還流中に、他方のアームのパワー素子がターンオンした後、あるリカバリ期間中、ダイオードに逆方向のリカバリ電流が流れる。並列接続された複数のパワー素子においては、このリカバリ電流にアンバランスが生じる可能性がある。 A power element such as an IGBT used for a power converter such as an inverter is generally accompanied by a diode that allows current to flow from a low potential side emitter side to a high potential side collector side. During the diode return in the power element of one arm of the upper and lower arm pairs, after the power element of the other arm is turned on, a reverse recovery current flows through the diode during a certain recovery period. In a plurality of power elements connected in parallel, there is a possibility that the recovery current may be unbalanced.
しかしリカバリ期間は数ｎｓ程度と小さいため、特許文献１の技術におけるオペアンプの応答速度では制御できない。そのため、リカバリ電流による電力損失や、パワー素子に高電圧が印加されるために起きる素子劣化が懸念される。
本発明は、このような点に鑑みて創作されたものであり、その目的は、ダイオードが付随する複数のパワー素子が並列接続された構成において、リカバリ電流のアンバランスに起因する素子劣化を抑制する電力変換器制御装置を提供することにある。
However, since the recovery period is as short as several ns, it cannot be controlled by the response speed of the operational amplifier in the technique of
The present invention has been made in view of such a point, and an object of the present invention is to suppress element deterioration due to imbalance of recovery current in a configuration in which a plurality of power elements accompanied by diodes are connected in parallel. To provide a power converter control device.
本発明は、複数のパワー素子のスイッチング動作により電力を変換し負荷（８０）に通電する電力変換器（１００）の制御装置に係る発明である。
電力変換器の各電流経路においてパワー電流の通電又は遮断を切り替え可能な１つ以上のスイッチ機能部（１０１−１０６）は、複数のパワー素子（１１−１６、２１−２６）が並列接続されて構成されている。複数のパワー素子は、エミッタ側からコレクタ側への通電を許容するダイオード（１８、２８）が付随している。
ここで、パワー素子のターンオン後の「リカバリ期間」に、付随するダイオードに流れる逆流方向の電流を「リカバリ電流」と定義する。また、リカバリ電流と相関を有する電圧を「センス電圧（Ｖｓｅ）」とする。
The present invention relates to a control device for a power converter (100) that converts power by a switching operation of a plurality of power elements and energizes a load (80).
One or more switch function units (101-106) capable of switching between energization or interruption of power current in each current path of the power converter include a plurality of power elements (11-16, 21-26) connected in parallel. It is configured. The plurality of power elements are accompanied by diodes (18, 28) that allow current to flow from the emitter side to the collector side.
Here, the current in the reverse flow direction flowing through the associated diode during the “recovery period” after the power element is turned on is defined as “recovery current”. A voltage having a correlation with the recovery current is referred to as a “sense voltage (Vse)”.
この電力変換器制御装置は、電圧差検出回路（７０）と、駆動回路（５６１、５６２）とを備える。
電圧差検出回路は、並列接続された複数のパワー素子のうちから選択された２個の制御対象素子について、リカバリ期間中の任意のタイミングにおけるセンス電圧の差分であるセンス電圧差（ΔＶｓｅ）を検出する。例えば、電圧差検出回路は、リカバリ期間中のセンス電圧のピーク値の差分をセンス電圧差として検出する。
駆動回路は、制御対象素子のセンス電圧、及び、電圧差検出回路が検出したセンス電圧差に基づき、２個の制御対象素子の出力電流を互いに近づける方向に、少なくとも１個の制御対象素子へ出力するゲート信号に係るゲート指令値を制御する。
This power converter control device includes a voltage difference detection circuit (70) and drive circuits (561, 562).
The voltage difference detection circuit detects a sense voltage difference (ΔVse) that is a difference between sense voltages at an arbitrary timing during a recovery period for two control target elements selected from a plurality of power elements connected in parallel. I do. For example, the voltage difference detection circuit detects a difference between the peak values of the sense voltage during the recovery period as a sense voltage difference.
The drive circuit outputs the output currents of the two control target elements to at least one control target element in a direction approaching each other based on the sense voltage of the control target element and the sense voltage difference detected by the voltage difference detection circuit. The gate command value related to the gate signal to be controlled is controlled.
本発明は、リカバリ電流のアンバランスに起因するセンス電圧の差分に着目し、センス電圧差に基づき、２個の制御対象素子の出力電流を互いに近づける方向にゲート指令値を制御する。これにより２個の制御対象素子間での電流アンバランスを低減し、パワー素子の劣化を抑制することができる。よって、電力変換器の信頼性が向上する。 The present invention focuses on the difference between the sense voltages caused by the imbalance of the recovery current, and controls the gate command value in a direction in which the output currents of the two control target elements approach each other based on the sense voltage difference. Thereby, the current imbalance between the two control target elements can be reduced, and the deterioration of the power element can be suppressed. Therefore, the reliability of the power converter is improved.
ゲート指令値の制御方法として、駆動回路は、センス電圧差の絶対値に対する一つ以上の閾値を有しており、センス電圧差の絶対値がいずれかの閾値を超えたとき、ゲート指令値を変更してもよい。
或いは、駆動回路は、センス電圧差とゲート指令値との関係を予め規定した情報を有しており、検出されたセンス電圧差に応じてゲート指令値を設定してもよい。
As a control method of the gate command value, the drive circuit has one or more threshold values for the absolute value of the sense voltage difference, and when the absolute value of the sense voltage difference exceeds any of the threshold values, the drive circuit changes the gate command value. May be changed.
Alternatively, the drive circuit may have information preliminarily defining the relationship between the sense voltage difference and the gate command value, and set the gate command value according to the detected sense voltage difference.
以下、電力変換器制御装置の複数の実施形態を図面に基づいて説明する。複数の実施形態において実質的に同一の構成には、同一の符号を付して説明を省略する。各実施形態の電力変換器制御装置は、例えば、ハイブリッド自動車や電気自動車の動力源であるモータジェネレータ（以下「ＭＧ」）を駆動するシステムにおいて、「電力変換器」としてのインバータを構成する複数のパワー素子のスイッチングを制御する。 Hereinafter, a plurality of embodiments of a power converter control device will be described with reference to the drawings. In a plurality of embodiments, substantially the same configuration is denoted by the same reference numeral, and description thereof is omitted. The power converter control device according to each embodiment includes, for example, a plurality of inverters as “power converters” in a system that drives a motor generator (hereinafter, “MG”) that is a power source of a hybrid vehicle or an electric vehicle. Controls switching of power elements.
（第１実施形態）
第１実施形態について、図１〜図７を参照して説明する。
［システム構成］
まず、第１実施形態の電力変換器制御装置が適用されるＭＧ駆動システムの全体構成について図１を参照して説明する。図１には、一つのＭＧを備えるＭＧ駆動システム９０を例示するが、二つ以上のＭＧを備えたＭＧ駆動システムにも同様に適用可能である。
(1st Embodiment)
The first embodiment will be described with reference to FIGS.
[System configuration]
First, an overall configuration of an MG drive system to which the power converter control device of the first embodiment is applied will be described with reference to FIG. Although FIG. 1 illustrates the MG
インバータ１００は、充放電可能な二次電池であるバッテリ９１の直流電力を三相交流電力に変換し、負荷としてのＭＧ８０に供給する。インバータ１００の入力部には、平滑コンデンサ９２が設けられる。
ＭＧ８０は、例えば永久磁石式同期型の三相交流モータである。ＭＧ８０は、車両の駆動輪を駆動するトルクを発生する電動機としての機能、及び、駆動輪やハイブリッド自動車のエンジンから伝達されるトルクにより発電する発電機としての機能を兼ね備える。
MG 80 is, for example, a permanent magnet synchronous type three-phase AC motor. MG 80 has both a function as an electric motor that generates torque for driving the driving wheels of the vehicle and a function as a generator that generates electric power by the torque transmitted from the driving wheels and the engine of the hybrid vehicle.
ＭＧ８０の三相巻線８１、８２、８３のうち二相の巻線に接続される電流経路には、相電流を検出する電流センサが設けられる。図１の例では、Ｖ相巻線８２及びＷ相巻線８３に接続される電流経路に、それぞれ相電流Ｉｖ、Ｉｗを検出する電流センサ８７、８８が設けられており、残るＵ相の電流Ｉｕをキルヒホッフの法則に基づいて推定している。他の実施形態では、どの二相の電流を検出してもよく、三相の電流を検出してもよい。或いは、一相の電流検出値に基づいて他の二相の電流を推定する技術を採用してもよい。
なお、本明細書では、ロータ電気角の検出に関する説明を省略する。
A current path connected to the two-phase windings of the three-
In the present specification, description of detection of the rotor electrical angle will be omitted.
インバータ１００は、各電流経路においてパワー電流の通電又は遮断を切り替え可能な複数のスイッチ機能部１０１−１０６を含む。詳しくは、スイッチ機能部１０１、１０２、１０３は、それぞれＵ相、Ｖ相、Ｗ相の上アームのスイッチ機能を有し、スイッチ機能部１０４、１０５、１０６は、それぞれＵ相、Ｖ相、Ｗ相の下アームのスイッチ機能を有する。各スイッチ機能部１０１−１０６は、「並列接続された複数のパワー素子」で構成されている。
図１の例では、Ｕ相上アームのスイッチ機能部１０１は、並列接続された２個のパワー素子１１、２１で構成されている。同様に、他の５つのスイッチ機能部１０２−１０６は、符号の末尾数字を共通とするパワー素子１２−１６とパワー素子２２−２６とが並列接続されて構成されている。
In the example of FIG. 1, the
パワー素子１１−１６、２１−２６は、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であり、基本的に、電気的性能が互いに同等であるものが用いられる。特に大電流が要求されるインバータ１００において、定格の大きな専用のパワー素子を用いるのでなく、標準品のパワー素子を複数並列接続して使用することにより、設計の標準化に有利となる。
各パワー素子１１−１６、２１−２６には、低電位側のエミッタ側から高電位側のコレクタ側への通電を許容するダイオードとして、フライホイールダイオード（又は、還流ダイオード）が付随している。このフライホイールダイオードに関しては、図２を参照して後述する。
The power elements 11-16 and 21-26 are, for example, IGBTs (Insulated Gate Bipolar Transistors), and basically have the same electrical performance as each other. Particularly, in the
Each of the power elements 11-16 and 21-26 is provided with a flywheel diode (or a freewheeling diode) as a diode that allows current to flow from the low potential side emitter side to the high potential side collector side. This flywheel diode will be described later with reference to FIG.
各スイッチ機能部１０１−１０６のパワー素子１１−１６、２１−２６のゲートには、それぞれ、対応する駆動回路５１−５６からゲート信号が指令される。なお、本明細書では、ＦＥＴのゲート端子に準じ、ＩＧＢＴにおけるベース端子も「ゲート」と呼ぶ。
なお、後述するように、本実施形態では各パワー素子１１−１６、２１−２６にセンスエミッタ端子が設けられ、センスエミッタ端子に接続されたセンス抵抗の両端電圧であるセンス電圧が検出される。センス電圧は、後述するリカバリ電流と相関を有する電圧である。なお、図１には、センスエミッタ端子やセンス抵抗等の図示を省略する。
The gates of the power elements 11-16 and 21-26 of the switch function units 101-106 are respectively instructed with gate signals from the corresponding drive circuits 51-56. In this specification, a base terminal of an IGBT is also called a “gate” according to a gate terminal of the FET.
As described later, in the present embodiment, a sense emitter terminal is provided in each of the power elements 11-16 and 21-26, and a sense voltage that is a voltage across a sense resistor connected to the sense emitter terminal is detected. The sense voltage is a voltage having a correlation with a recovery current described later. In FIG. 1, illustration of a sense emitter terminal, a sense resistor, and the like is omitted.
マイコン５０は、図示しないＣＰＵ、ＲＯＭ、Ｉ／Ｏ、及び、これらの構成を接続するバスライン等を内部に備え、予め記憶されたプログラムをＣＰＵで実行することによるソフトウェア処理や、専用の電子回路によるハードウェア処理による制御を実行する。
マイコン５０には、図１に示す電流センサ８７、８８からの相電流Ｉｖ、Ｉｗの情報の他、ＭＧ８０の電気角の情報や、上位ＥＣＵからのトルク指令等が入力される。
The
In addition to the information on the phase currents Iv and Iw from the
マイコン５０は、これらの指令やフィードバック情報に基づき、ベクトル制御を用いた電流フィードバック制御等によりインバータ１００への電圧指令値を演算し、各駆動回路５１−５６に出力する。マイコン５０によるモータ制御の技術は周知技術であるため、詳細な説明を省略する。
本実施形態では、マイコン５０と各駆動回路５１−５６とを合わせた一群の制御回路が「電力変換器制御装置」を構成する。
The
In the present embodiment, a group of control circuits including the
次に図２を参照し、図１では図示を省略したセンスエミッタ端子、及びセンス電圧の検出構成等について説明する。図２では、インバータ１００の６個のスイッチ機能部１０１−１０６のうち、パワー素子１６、２６により構成されるＷ相下アームのスイッチ機能部１０６の符号を代表として用いる。なお、図２に示す構成は、他のスイッチ機能部１０１−１０５についても同様である。
Next, referring to FIG. 2, a description will be given of a sense emitter terminal, a sense voltage detection configuration, and the like, which are not shown in FIG. In FIG. 2, of the six
各パワー素子１６、２６には、図１で図示を省略したセンスエミッタ端子ＳＥ１、ＳＥ２が設けられる。ケルビンエミッタ端子ＫＥ１、ＫＥ２とセンスエミッタ端子ＳＥ１、ＳＥ２との間にはセンス抵抗７４１、７４２が接続されている。センスエミッタ端子ＳＥ１、ＳＥ２には、パワー素子１６、２６の出力電流（すなわち、コレクタ−エミッタ電流）に比例し、且つ出力電流より小さい電流が流れる。このとき、センス抵抗７４１、７４２の両端に生じる電圧をセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２という。
Each
電圧差検出回路７０は、ピークホールド部７５１、７５２及び差動アンプ７６を含む。ピークホールド部７５１、７５２は、後述するリカバリ期間中に、それぞれ、パワー素子１６、２６のセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２のピーク値を保持する。差動アンプ７６は、ピークホールド部７５１、７５２が保持したセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２のピーク値が入力され、その差分であるセンス電圧差ΔＶｓｅを出力する。
The voltage
以下、本実施形態の説明では、「センス電圧のピ−ク値の差分」と「センス電圧の差分のピーク値」とを同義に解釈し、その値を「センス電圧差ΔＶｓｅ」の用語で表す。
駆動回路５６１のコンパレータ７７は、センス電圧差ΔＶｓｅの絶対値を閾値Ｖｒｅｆと比較する。その具体的な構成としては、センス電圧差ΔＶｓｅを正の閾値＋Ｖｒｅｆ及び負の閾値−Ｖｒｅｆとそれぞれ比較する等の構成を適宜採用してよい。
駆動回路５６１に関するその他の説明は後述する。
Hereinafter, in the description of the present embodiment, "the difference in the peak value of the sense voltage" and the "peak value of the difference in the sense voltage" are interpreted synonymously, and the value is expressed by the term "sense voltage difference ΔVse". .
The
Other descriptions regarding the
また、各パワー素子１６、２６には、図１では符号の記載を省略したフライホイールダイオード１８、２８が付随する。フライホイールダイオード１８、２８は、エミッタ側からコレクタ側への通電を許容する。フライホイールダイオード１８、２８としては、一般整流ダイオードや高速整流ダイオード（ＦＲＤ）が用いられる。
ここで、図３を参照し、フライホイールダイオード１８、２８に流れるリカバリ電流について説明する。図３の縦軸は、パワー素子電流に比例するセンス電圧Ｖｓｅを示す。
In addition,
Here, the recovery current flowing through the
Ｗ相下アームのパワー素子１６、２６の対となるＷ相上アームのパワー素子１３、２３のフライホイールダイオード還流中において、時刻ｔ０にパワー素子１６、２６をオフの状態からターンオンする。すると、コレクタ側がエミッタ側よりも高電位となり、フライホイールダイオード１８、２８に印加される電圧極性が逆バイアスに変化する。しかし、時刻ｔ０から時刻ｔ１まで、逆方向の通電が可能な期間が存在する。この期間をリカバリ期間Ｔｒｃ（又は、逆回復期間）といい、このときフライホイールダイオード１８、２８に流れる逆流方向の電流をリカバリ電流（又は、逆回復電流）という。
While the flywheel diodes of the
時刻ｔ０から時刻ｔ１までのリカバリ期間Ｔｒｃ中には、パワー素子１６、２６の本体に流れる電流にリカバリ電流を加えた電流に比例するセンス電圧Ｖｓｅが検出される。つまり、センス電圧Ｖｓｅはリカバリ電流と相関を有する電圧であり、リカバリ期間Ｔｒｃ中にピーク値が現れる。リカバリが完了した時刻ｔ１からパワー素子１６、２６がターンオフされる時刻ｔ２までの間は、パワー素子１６、２６の本体のみに流れる電流に比例するセンス電圧Ｖｓｅが検出される。
During a recovery period Trc from time t0 to time t1, a sense voltage Vse proportional to a current obtained by adding a recovery current to a current flowing through the main bodies of the
ところで、並列接続された２個のパワー素子１６、２６、及び付随するフライホイールダイオード１８、２８は、基本的に、電気的性能が互いに同等であるものが用いられる。しかし、部品の特性や基板実装でのばらつきにより、オン時の電流にアンバランスが生じる可能性がある。例えば、実線で示すセンス電圧Ｖｓｅ＿１は相対的に大きく、破線で示すセンス電圧Ｖｓｅ＿２は相対的に小さくなる。この状態が継続すると、より大きな電流が流れるパワー素子の劣化が早く進行するおそれがある。
By the way, the two
そこで、特許文献１（特開平９−２８９４４２号公報）に開示された従来技術の電流バランス回路は、パワー素子の電流と相関を有するセンス抵抗の両端電圧に基づいて、素子電流が均等となるようにゲート電圧を制御する。
しかし、ダイオードのリカバリ期間は数ｎｓ程度と小さいため、オペアンプの応答速度ではリカバリ期間Ｔｒｃ内にゲート電圧を制御することは困難である。したがって、特許文献１の従来技術では、図３に一点鎖線及び二点鎖線で示すように、リカバリ完了後のオン期間中にバランス調整が行われるに過ぎず、リカバリ期間Ｔｒｃ中のアンバランスを抑制することはできない。そのため、リカバリ電流による電力損失や、パワー素子に高電圧が印加されるために起きる素子劣化が懸念される。
Therefore, the conventional current balance circuit disclosed in Patent Document 1 (Japanese Patent Application Laid-Open No. 9-289442) makes the element currents equal based on the voltage across the sense resistor having a correlation with the power element current. To control the gate voltage.
However, since the recovery period of the diode is as small as several ns, it is difficult to control the gate voltage within the recovery period Trc with the response speed of the operational amplifier. Therefore, in the prior art of
この問題に対し、本実施形態は、２個のパワー素子１６、２６のリカバリ電流の差に注目して、出力電流のアンバランスを低減することを課題とする。その手段として、リカバリ期間Ｔｒｃ中のセンス電圧差ΔＶｓｅを検出して駆動回路にフィードバックする。
ここで、本実施形態では、リカバリ期間Ｔｒｃ中のセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２のピーク値の差分がセンス電圧差ΔＶｓｅとして検出される。ただし他の実施形態では、ピーク値に限らず、リカバリ期間Ｔｒｃ中の任意のタイミングにおけるセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２の差分がセンス電圧差ΔＶｓｅとして検出されてもよい。
なお、リカバリ期間Ｔｒｃに発生するセンス電圧Ｖｓｅはノイズ成分より十分に大きいため、フィルタ処理しなくても、ノイズと分離して検出することが可能である。したがって、図２に示す電圧差検出回路７０には、フィルタは設けられていない。
In order to solve this problem, the present embodiment aims to reduce the unbalance of the output current by focusing on the difference between the recovery currents of the two
Here, in the present embodiment, the difference between the peak values of the sense voltages Vse_1 and Vse_2 during the recovery period Trc is detected as the sense voltage difference ΔVse. However, in other embodiments, the difference between the sense voltages Vse_1 and Vse_2 at any timing during the recovery period Trc is not limited to the peak value, and may be detected as the sense voltage difference ΔVse.
Note that the sense voltage Vse generated during the recovery period Trc is sufficiently larger than the noise component, and thus can be detected separately from noise without filtering. Therefore, no filter is provided in the voltage
具体的に電圧差検出回路７０は、並列接続された２個のパワー素子１６、２６のセンス電圧差ΔＶｓｅを検出する。そして、コンパレータ７７により、センス電圧差ΔＶｓｅの絶対値が閾値Ｖｒｅｆを超えたことが検出されると、駆動回路５６１は、リカバリ電流のアンバランスが生じたと判断し、２個のパワー素子１６、２６のバランスを調整するように制御する。そこで、並列接続された２個のパワー素子１６、２６を、適宜、「制御対象素子１６、２６」という。また、２個の制御対象素子１６、２６を区別して説明するとき、「第１対象素子１６」及び「第２対象素子２６」という。
Specifically, the voltage
なお、後述の第７実施形態のように３個以上のパワー素子が並列接続される構成では、３個以上の中から選択された２個のパワー素子が、一回のバランス調整処理における制御対象素子となる。すなわち、一回のバランス調整処理においては、３個以上のパワー素子のうち特定の２個が「制御対象素子」として扱われ、その他のパワー素子は制御対象から除外される。それに対し、２個のパワー素子が並列接続される構成では、２個のうち２個を選択する組み合わせは一通りしかないため、「制御対象素子」は常に固定される。 In a configuration in which three or more power elements are connected in parallel as in a seventh embodiment to be described later, two power elements selected from three or more are controlled by a single control element in one balance adjustment process. Element. That is, in one balance adjustment process, two of the three or more power elements are treated as “control target elements”, and the other power elements are excluded from the control target. On the other hand, in a configuration in which two power elements are connected in parallel, there is only one combination to select two of the two power elements, and thus the “element to be controlled” is always fixed.
続いて、駆動回路５６１の構成及び作用を説明する。ここで、図１のスイッチ機能部１０６に対応する駆動回路の符号「５６」に対し、図２に示す第１実施形態の駆動回路の符号を「５６１」とし、図８に示す第２実施形態の駆動回路の符号を「５６２」とする。
駆動回路５６１は、制御対象素子１６、２６の出力電流を互いに近づけるように、制御対象素子１６、２６に出力されるゲート信号に係る「ゲート指令値」を制御する。
ところで、バランス調整において最も好ましい処理は、制御対象素子１６、２６の出力電流を均等とすることである。しかし、厳密な均等化を実現することは、部品点数や制御演算量の制約により限界がある。そこで、駆動回路５６１は、バランス調整前に対し、少なくとも制御対象素子１６、２６の出力電流を互いに近づけるようにゲート指令値を制御すればよい。
Next, the configuration and operation of the
The
By the way, the most preferable processing in the balance adjustment is to make the output currents of the
第１実施形態による定電流駆動方式の駆動回路５６１は、コンパレータ７７及び電流調整回路６０１を含む。コンパレータ７７は、センス電圧差ΔＶｓｅの絶対値が閾値Ｖｒｅｆを超えたとき、電流調整回路６０１にアンバランス信号Ｓｕｂを出力する。また、電流調整回路６０１は、センス電圧Ｖｓｅ＿１、Ｖｓｅ＿２自体を取得し、それらのどちらが大きく、どちらが小さいかを把握する。なお、取得されたセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２は、バランス調整の他に異常判定等に用いられてもよい。
The
電流調整回路６０１は、ゲート抵抗１７を介して第１対象素子１６のゲートＧ１に接続される第１経路６１１のゲート電流Ｉｇ＿１、及び、ゲート抵抗２７を介して第２対象素子２６のゲートＧ２に接続される第２経路６１２のゲート電流Ｉｇ＿２を可変に調整可能である。コンパレータ７７からアンバランス信号Ｓｕｂが入力されると、電流調整回路６０１は、制御対象素子１６、２６の出力電流を互いに近づける方向にゲート電流Ｉｇ＿１、Ｉｇ＿２を変更する。このように、第１実施形態の駆動回路５６１は、ゲート指令値としてゲート電流Ｉｇ＿１、Ｉｇ＿２を制御する。
The
次に、図４のタイムチャートを参照し、駆動回路５６１によるバランス調整処理の具体例を説明する。ここでは、一般に「ｎ回目」及び「（ｎ＋１）回目」のスイッチング周期（図中「ＳＷ周期」）を、便宜上、「今回」及び「次回」のスイッチング周期という。図４には、今回及び次回のスイッチング周期におけるゲート電流Ｉｇ＿１、Ｉｇ＿２、及び、センス電圧Ｖｓｅ＿１、Ｖｓｅ＿２の変化を示す。
Next, a specific example of the balance adjustment processing by the
ゲート電流Ｉｇ＿１、Ｉｇ＿２は、今回スイッチング周期の時刻ｔ１０から時刻ｔ１１まで、及び、次回スイッチング周期の時刻ｔ２０から時刻ｔ２１まで、制御対象素子１６、２６をターンオンさせる方向に流れる。また、ゲート電流Ｉｇ＿１、Ｉｇ＿２は、今回スイッチング周期の時刻ｔ１２から時刻ｔ１３まで、及び、次回スイッチング周期の時刻ｔ２２から時刻ｔ２３まで、制御対象素子１６、２６をターンオフさせる方向に流れる。
The gate currents Ig_1 and Ig_2 flow in a direction to turn on the
今回スイッチング周期のターンオン時に流れる電流Ｉｇ＿１、Ｉｇ＿２は同等である。このとき、第１対象素子１６のセンス電圧Ｖｓｅ＿１は相対的に大きく、第２対象素子２６のセンス電圧Ｖｓｅ＿２は相対的に小さい。
電圧差検出回路７０は、今回スイッチング周期のリカバリ電流により生じるセンス電圧差ΔＶｓｅを検出する。コンパレータ７７は、センス電圧差ΔＶｓｅの絶対値が閾値Ｖｒｅｆを超えたことを検出し、電流調整回路６０１にアンバランス信号Ｓｕｂを出力する。
The currents Ig_1 and Ig_2 flowing at the turn-on of the switching cycle this time are equivalent. At this time, the sense voltage Vse_1 of the
The voltage
ここで、アンバランス信号Ｓｕｂが出力された時刻ｔ１０から時刻ｔ１１までの同一パルス期間内にゲート指令値を切り替えることは、応答速度の点から困難である。したがって、駆動回路５６１は、コンパレータ７７によりアンバランス信号Ｓｕｂが出力されたスイッチング周期の「次回以降のスイッチング周期」における制御対象素子１６、２６のターンオン時に、ゲート指令値であるゲート電流Ｉｇ＿１、Ｉｇ＿２を変更する。
図４に示す例は、すぐ次回のスイッチング周期にゲート指令値を変更することで、迅速なバランス調整を実現する。ただし、駆動回路５６１は、例えばアンバランス信号Ｓｕｂが出力されたスイッチング周期の数周期後のスイッチング周期にゲート指令値を変更してもよい。
Here, it is difficult to switch the gate command value within the same pulse period from the time t10 to the time t11 when the unbalance signal Sub is output, from the viewpoint of response speed. Therefore, the
The example shown in FIG. 4 realizes quick balance adjustment by changing the gate command value immediately after the next switching cycle. However, the
電流調整回路６０１は、センス電圧Ｖｓｅ＿２が相対的に小さい第２対象素子２６に通電されるゲート電流Ｉｇ＿２を相対的に大きくする。言い換えれば、電流調整回路６０１は、センス電圧Ｖｓｅ＿１が相対的に大きい第１対象素子１６に通電されるゲート電流Ｉｇ＿１を相対的に小さくする。ゲート電流Ｉｇ＿１、Ｉｇ＿２の変化は、制御対象素子１６、２６のスイッチング速度やオン抵抗に反映される。
その結果、第２対象素子２６のセンス電圧Ｖｓｅ＿２は、二点鎖線で示すように上昇し、第１対象素子１６のセンス電圧Ｖｓｅ＿１は、一点鎖線で示すように低下することにより、互いに近づく。なお、次回スイッチング周期における細実線及び細破線は、今回スイッチング周期のセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２を参照として示すものである。
The
As a result, the sense voltage Vse_2 of the
なお、２個の制御対象素子１６、２６のゲート電流Ｉｇ＿１、Ｉｇ＿２を共に変更する例に限らず、いずれか一方の制御対象素子のゲート電流のみを変更し、他方の制御対象素子のゲート電流を維持してもよい。例えば、第２対象素子２６のゲート電流Ｉｇ＿２のみを大きく変更することにより、第１対象素子１６のゲート電流Ｉｇ＿１が「相対的に」小さくなればよい。
The present invention is not limited to the example in which the gate currents Ig_1 and Ig_2 of the two
（効果）
特許文献１の従来技術では、リカバリ完了後のオン期間におけるバランス調整は可能であっても、リカバリ期間中におけるリカバリ電流のバランスを調整することは不可能であるし、考慮もされていない。それに対し本実施形態では、センス電圧Ｖｓｅ＿１、Ｖｓｅ＿２のピーク値の差分であるセンス電圧差ΔＶｓｅを検出することで、リカバリ電流のアンバランスを監視することができる。
そして、駆動回路５６１は、制御対象素子１６、２６の出力電流を互いに近づける方向にゲート指令値を変更することで、センス電圧Ｖｓｅが相対的に大きい方のパワー素子に負荷が集中することを回避し、制御対象素子１６、２６の劣化を抑制することができる。よって、インバータ１００の信頼性が向上する。
(effect)
In the related art of
The
また、駆動回路５６１がゲート指令値を変更する時期は、センス電圧差ΔＶｓｅの絶対値が閾値を超えたことが検出されたスイッチング周期の次回以降のスイッチング周期のターンオン時である。これにより、応答速度の点から現実的に制御可能な構成とすることができる。
さらに第１実施形態では、センス電圧差ΔＶｓｅの絶対値を閾値Ｖｒｅｆと比較し、その大小関係によって、ゲート指令値を段階的に切り替える。有限個の指令値を切り替える処理とすることで、制御演算の負荷を低減することができる。
The timing at which the
Further, in the first embodiment, the absolute value of the sense voltage difference ΔVse is compared with the threshold value Vref, and the gate command value is switched stepwise according to the magnitude relation. By performing processing for switching a finite number of command values, it is possible to reduce the load of control calculation.
次に、第１実施形態を実施する上での補足事項について列挙する。
（センス電圧差の検出結果に基づくゲート指令値の変更）
センス電圧Ｖｓｅの検出周期の一周期毎にセンス電圧差ΔＶｓｅに基づいて都度ゲート指令値を変更する他、複数回のセンス電圧差ΔＶｓｅの検出結果を記憶しておき、複数回の情報に基づいてゲート指令値を変更するようにしてもよい。例えば、複数回のセンス電圧差ΔＶｓｅの平均値や最大値等の情報を用いることが考えられる。複数回の情報に基づくことで、制御演算量を低減し、効率的なバランス調整を実現することができる。
Next, supplementary items for implementing the first embodiment will be listed.
(Change of gate command value based on detection result of sense voltage difference)
In addition to changing the gate command value each time based on the sense voltage difference ΔVse for each one of the detection cycles of the sense voltage Vse, a plurality of detection results of the sense voltage difference ΔVse are stored, and based on the information of the plurality of times. The gate command value may be changed. For example, it is conceivable to use information such as an average value and a maximum value of the sense voltage difference ΔVse for a plurality of times. Based on a plurality of times of information, the amount of control calculation can be reduced, and efficient balance adjustment can be realized.
（リカバリ時のセンス電圧の検出時期）
図５に示すように、リカバリ電流とリカバリ完了後の電流差ΔＩｒｃは、大電流時よりも低電流時の方が大きくなる。したがって、リカバリ時のセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２の検出は、パワー素子１６、２６の出力電流Ｉｃｅが比較的小さいときに実行することが好ましい。そして、パワー素子電流Ｉｃｅの低電流時にセンス電圧差ΔＶｓｅを検出した後の所定期間は、素子電流Ｉｃｅの大きさに関係なくその判定結果を維持するようにしてもよい。
(Sensing voltage detection time during recovery)
As shown in FIG. 5, the recovery current and the current difference ΔIrc after the completion of the recovery are larger when the current is low than when the current is large. Therefore, it is preferable to detect the sense voltages Vse_1 and Vse_2 at the time of recovery when the output current Ice of the
また、電気自動車やハイブリッド自動車の動力源であるＭＧ８０を駆動するシステムを想定し、図６に、車両走行モードとパワー素子電流Ｉｃｅとの関係を示す。電流が低い方から、「車両始動時」、「通常走行時」、「加速時、登坂時」、「異常時」の順となる。
このうち、センス電圧差ΔＶｓｅの検出に適した時期は、加速時、登坂時よりもパワー素子電流Ｉｃｅが低いときである。
Further, assuming a system for driving
Of these, the time suitable for detecting the sense voltage difference ΔVse is when the power element current Ice is lower than during acceleration or uphill.
そこで、電圧差検出回路７０は、ＭＧ８０に通電されるパワー素子の出力電流Ｉｃｅの情報を取得し、パワー素子の出力電流Ｉｃｅが車両の加速時に通電される電流値より低いとき、センス電圧差ΔＶｓｅを検出する。具体的には、電圧差検出回路７０は、パワー素子の出力電流Ｉｃｅが車両始動時又は通常走行時に通電される電流値の範囲にあるとき、センス電圧差ΔＶｓｅを検出する。これにより、リカバリ電流によって生ずるセンス電圧差ΔＶｓｅをより効果的に検出することができる。
Therefore, the voltage
（閾値の設定）
図７を参照し、コンパレータ７７の閾値Ｖｒｅｆの設定について説明する。各記号の意味は次の通りである。
Ｉｍａｘ：最大使用電流
Ｉｒｅｓ：パワー素子の規格電流（使用可能電流）
δ：電圧検出に関わる素子、回路等のばらつき
Ｉｐｅｒｍ：最大使用電流通電時における規格電流に対する許容電流
(Setting of threshold)
The setting of the threshold value Vref of the
Imax: Maximum operating current Ires: Standard current of power element (usable current)
δ: Variation of elements, circuits, etc. related to voltage detection Iperm: Allowable current with respect to the specified current when the maximum operating current is applied
最大使用電流Ｉｍａｘの通電時における許容電流Ｉｐｅｒｍは、規格電流Ｉｒｅｓからばらつきδを差し引いた値と最大使用電流Ｉｍａｘとの差分に相当する。そして、パワー素子電流Ｉｓｅとセンス電圧Ｖｓｅとの比例関係に基づき、許容電流Ｉｐｅｒｍを電圧に換算した値を閾値Ｖｒｅｆとして設定すればよい。
また、電圧、電流、温度等の環境条件に応じて、閾値Ｖｒｅｆを調整してもよい。
The allowable current Iperm when the maximum operating current Imax is applied corresponds to a difference between a value obtained by subtracting the variation δ from the standard current Ires and the maximum operating current Imax. Then, based on the proportional relationship between the power element current Ise and the sense voltage Vse, a value obtained by converting the allowable current Iperm into a voltage may be set as the threshold Vref.
Further, the threshold value Vref may be adjusted according to environmental conditions such as voltage, current, and temperature.
さらに、複数の閾値を設定し、条件に応じて切り替えてもよい。例えば素子の劣化に関わる相対的に大きい第１レベルの閾値と、損失悪化に関わる相対的に小さい第２レベルの閾値とを設定する。第１レベルの閾値による判定は常時実施し、第２レベルの閾値による判定は、通常走行時にのみ実施するようにしてもよい。 Further, a plurality of thresholds may be set and switched according to conditions. For example, a relatively large first-level threshold value related to element deterioration and a relatively small second-level threshold value related to loss deterioration are set. The determination based on the first level threshold may be always performed, and the determination based on the second level threshold may be performed only during normal traveling.
ここで、「通常走行時」とは、例えば以下の規定等に基づき定義される。
（１）日本の法令で定められたＪＣ０８モードの規定
（２）国際的に定められた排出ガス試験方法であるＷＬＴＰの規定
（３）パワー素子、モータ、パワー素子制御用基板等、モータ駆動に関連する部品が故障無く正常に動作している状態。「故障無く正常に動作している」とは、パワー素子の過電流、短絡やモータの短絡等の故障により大電流が流れている状態ではないことを意味する。
Here, “during normal running” is defined based on, for example, the following rules.
(1) JC08 mode regulations stipulated by Japanese laws and regulations (2) WLTP regulations, which are internationally defined exhaust gas test methods (3) Power devices, motors, power device control boards, and other motor drives A state in which the related parts are operating normally without failure. “Normal operation without failure” means that a large current is not flowing due to a failure such as an overcurrent of the power element, a short circuit, or a short circuit of the motor.
次に、駆動回路の構成に係るバリエーションを第２〜第６実施形態として説明する。
（第２実施形態）
図８に示す第２実施形態の駆動回路５６２は、図２に示す定電流駆動方式の駆動回路５６１に対し、定電圧駆動方式の駆動回路である。
駆動回路５６２は、駆動電源６２１、６２２、及び、電圧調整回路６０２を含む。駆動電源６２１、６２２は、それぞれゲート抵抗１７、２７を介して制御対象素子１６、２６のゲートＧ１、Ｇ２に接続されている。駆動電源６２１、６２２の電圧であるゲート電圧Ｖｇ＿１、Ｖｇ＿２は、それぞれゲートＧ１、Ｇ２に印加される。
Next, variations relating to the configuration of the drive circuit will be described as second to sixth embodiments.
(2nd Embodiment)
The
The
駆動回路５６２は、「ゲート指令値」として、ゲート電圧Ｖｇ＿１、Ｖｇ＿２を調整する。つまり、電圧調整回路６０２は、コンパレータ７７からアンバランス信号Ｓｕｂが入力されると、制御対象素子１６、２６の出力電流を互いに近づける方向にゲート電圧Ｖｇ＿１、Ｖｇ＿２を可変に調整する。
図４の例に準ずると、電圧調整回路６０２は、センス電圧Ｖｓｅ＿２が相対的に小さい第２対象素子２６に印加されるゲート電圧Ｖｇ＿２を相対的に大きくする。言い換えれば、電圧調整回路６０２は、センス電圧Ｖｓｅ＿１が相対的に大きい第１対象素子１６に印加されるゲート電圧Ｖｇ＿１を相対的に小さくする。ゲート電圧Ｖｇ＿１、Ｖｇ＿２の変化は、制御対象素子１６、２６のスイッチング速度やオン抵抗に反映される。これによる作用効果は、第１実施形態と同様である。
The
According to the example of FIG. 4, the
（第３、第４実施形態）
駆動回路の詳細構成に係る第３、第４実施形態を図９、図１０に示す。第３、第４実施形態は、それぞれ、定電流駆動方式及び定電圧駆動方式の構成において、制御対象素子１６、２６に接続されるゲート抵抗を可変としたものである。
第３実施形態の定電流駆動方式の駆動回路は、図２に示す駆動回路５６１の破線枠ＸＡの部分に、図９に示す破線枠ＸＢの部分を置き換えたものである。
駆動回路が生成したゲート信号は、第１対象素子１６のゲートＧ１、及び、第２対象素子２６のゲートＧ２へ出力される。以下の図１０〜図１２で同様とする。
(Third and fourth embodiments)
9 and 10 show third and fourth embodiments according to the detailed configuration of the drive circuit. In the third and fourth embodiments, in the configurations of the constant current drive system and the constant voltage drive system, the gate resistance connected to the
The drive circuit of the constant current drive method according to the third embodiment is obtained by replacing the portion of the broken line XA of the
The gate signal generated by the drive circuit is output to the gate G1 of the
電流調整回路６０３は、ゲートＧ１に接続される複数のサブ回路６５１、６５２が並列に設けられており、且つ、ゲートＧ２に接続される複数のサブ回路６５３、６５４が並列に設けられている。各サブ回路６５１、６５２、６５３、６５４は、基準電圧部６６、コンパレータ６７、ＦＥＴ６８、及び、電流調整用のゲート抵抗Ｒｇ＿ｎから構成される。
ここで、ゲート抵抗Ｒｇ＿ｎの「ｎ」は、サブ回路の符号３桁目の数字と同じ１〜４の数字を意味する。サブ回路６５１のゲート抵抗Ｒｇ＿１の抵抗値とサブ回路６５２のＲｇ＿２の抵抗値とは互いに異なる。サブ回路６５３のゲート抵抗Ｒｇ＿３の抵抗値とサブ回路６５４のＲｇ＿４の抵抗値とは互いに異なる。
In the
Here, “n” of the gate resistance Rg_n means the same number of 1 to 4 as the number of the third digit of the sub-circuit. The resistance value of the gate resistance Rg_1 of the
基準電圧部６６の高電位側、及びゲート抵抗Ｒｇ＿ｎの一端には端子電圧Ｖｏｍが印加される。コンパレータ６７の−入力端子は、ゲート抵抗Ｒｇ＿ｎとＦＥＴ６８のドレインとの間に接続され、＋入力端子は、基準電圧部６６の低電位側に接続される。コンパレータ６７の出力端子は、ＦＥＴ６８のゲートに接続される。ＦＥＴ６８がオンしたとき、ゲートＧ１、Ｇ２に流れる電流は、ゲート抵抗Ｒｇ＿ｎの抵抗値によって調整される。
The terminal voltage Vom is applied to the high potential side of the
アンバランス信号Ｓｕｂが入力されると、電流調整回路６０３は、制御対象素子１６、２６の出力電流を互いに近づける方向に、ゲート信号の生成に用いるサブ回路を切り替えることにより、信号出力経路のゲート抵抗Ｒｇ＿ｎを切り替える。電流調整回路６０３によるこの動作を、簡単に「ゲート抵抗を切り替える」という。
電圧調整回路６０３は、センス電圧Ｖｓｅが相対的に小さい制御対象素子に接続されるゲート抵抗Ｒｇ＿ｎを相対的に小さくし、センス電圧Ｖｓｅが相対的に大きい制御対象素子に接続されるゲート抵抗Ｒｇ＿ｎを相対的に大きくする。
When the unbalance signal Sub is input, the
The
第４実施形態の定電圧駆動方式の駆動回路は、図８に示す駆動回路５６２の破線枠ＹＡの部分に、図１０に示す破線枠ＹＢの部分を置き換えたものである。
電圧調整回路６０４とゲートＧ１との間には、互いに抵抗値の異なる複数のゲート抵抗Ｒｇ＿１、Ｒｇ＿２が並列に接続される。電圧調整回路６０４とゲートＧ２との間には、互いに抵抗値の異なる複数のゲート抵抗Ｒｇ＿３、Ｒｇ＿４が並列に接続される。
The driving circuit of the constant voltage driving method according to the fourth embodiment is obtained by replacing the broken line frame YA shown in FIG. 8 with the broken line frame YB shown in FIG.
A plurality of gate resistors Rg_1 and Rg_2 having different resistance values are connected in parallel between the
アンバランス信号Ｓｕｂが入力されると、電圧調整回路６０４は、制御対象素子１６、２６の出力電流Ｉｃｅを互いに近づける方向に、ゲート抵抗Ｒｇ＿１〜Ｒｇ＿４が接続された信号出力経路を切り替える。電圧調整回路６０４によるこの動作を、簡単に「ゲート抵抗を切り替える」という。
具体的なゲート抵抗Ｒｇ＿ｎの変更方法は、第３実施形態と同様である。
When the unbalance signal Sub is input, the
A specific method of changing the gate resistance Rg_n is the same as in the third embodiment.
（第５、第６実施形態）
駆動回路の詳細構成に係る第５、第６実施形態を図１１、図１２に示す。第５、第６実施形態は、それぞれ定電流駆動及び定電圧駆動の構成において、制御対象素子１６、２６に接続されるゲート抵抗としてトリミング抵抗を用いたものである。この第５、第６実施形態は、製造段階での初期調整に適している。
第５実施形態の定電流駆動方式の駆動回路は、図２に示す駆動回路５６１の破線枠ＸＡの部分に、図１１に示す破線枠ＸＣの部分を置き換えたものである。
(Fifth and sixth embodiments)
Fifth and sixth embodiments relating to the detailed configuration of the drive circuit are shown in FIGS. The fifth and sixth embodiments use a trimming resistor as a gate resistor connected to the
The drive circuit of the constant current drive system according to the fifth embodiment is obtained by replacing the portion of the broken line XA of the
電流調整回路６０５は、ゲートＧ１に接続されるサブ回路６５５、及び、ゲートＧ２に接続される複数の回路６５６が設けられている。各サブ回路６５５、６５６は、基準電圧部６６、コンパレータ６７、ＦＥＴ６８、及び、電流調整用のトリミング抵抗Ｒｇ＿５又はＲｇ＿６から構成される。
サブ回路６５５、６５６は、ゲート抵抗がトリミング抵抗で構成される点を除き、第３実施形態と同様である。ＦＥＴ６８がオンしたとき、ゲートＧ１、Ｇ２に流れる電流は、トリミング抵抗Ｒｇ＿５、Ｒｇ＿６によって可変に調整される。
The
The sub-circuits 655 and 656 are the same as the third embodiment except that the gate resistance is configured by a trimming resistor. When the
例えば製造段階の検査で、制御対象素子１６、２６のセンス電圧差ΔＶｓｅの絶対値が閾値Ｖｒｅｆより大きいとき、センス電圧Ｖｓｅ＿１、Ｖｓｅ＿２を互いに近づけるように、各サブ回路６５５、６５６のトリミング抵抗Ｒｇ＿５、Ｒｇ＿６が調整される。
これにより第５実施形態では、並列接続された複数のパワー素子のターンオン時の出力電流のバランスが良好な状態で製品を出荷することができ、製品の信頼性を向上させることができる。
For example, in the inspection at the manufacturing stage, when the absolute value of the sense voltage difference ΔVse between the
As a result, in the fifth embodiment, it is possible to ship a product with a good balance of output currents at the time of turn-on of a plurality of power elements connected in parallel, thereby improving the reliability of the product.
第６実施形態の定電圧駆動方式の駆動回路は、図８に示す駆動回路５６２の破線枠ＹＡの部分に、図１２に示す破線枠ＹＣの部分を置き換えたものである。
電圧調整回路６０６とゲートＧ１との間には、抵抗値を可変に調整可能なトリミング抵抗Ｒｇ＿５が接続される。電圧調整回路６０６とゲートＧ２との間には、トリミング抵抗Ｒｇ＿６が接続される。
第６実施形態の作用効果は、第５実施形態と同様である。
The drive circuit of the constant voltage drive system according to the sixth embodiment is obtained by replacing the broken line frame YA of the
A trimming resistor Rg_5 whose resistance value can be variably adjusted is connected between the
The operation and effect of the sixth embodiment are the same as those of the fifth embodiment.
（第７実施形態）
次に、３個のパワー素子１６、２６、３６が並列接続されて一つのスイッチ機能部を構成する電力変換器に用いられる駆動回路の例を、第７実施形態として図１３に示す。
第３のパワー素子３６についてのフライホイールダイオード３８、ゲートＧ３、センスエミッタ端子ＳＥ３、ケルビンエミッタ端子ＫＥ３、センス抵抗７４３、センス電圧Ｖｓｅ＿３等の符号や記号は、パワー素子１６、２６に準ずる。
なお、特許請求の範囲における括弧内の参照符号、及び［符号の説明］の欄には、第７実施形態にのみ用いられる符号の記載を省略する。
(Seventh embodiment)
Next, an example of a drive circuit used in a power converter in which three
The signs and symbols of the
In the claims, reference numerals in parentheses and the column of [Description of References] omit descriptions of reference numerals used only in the seventh embodiment.
第１実施形態に準ずる定電流駆動方式の駆動回路５６７は、電流調整回路６０７、及びコンパレータ７７１、７７２、７７３を含む。電流調整回路６０７は、第１実施形態の電流調整回路６０１に加え、ゲート抵抗３７を介してパワー素子３６のゲートＧ３に接続される第３経路６１３のゲート電流Ｉｇ＿３を可変に調整可能である。
なお、駆動回路の方式として第２実施形態に準ずる定電圧駆動方式を採用してもよい。
The driving
Note that a constant voltage driving method according to the second embodiment may be adopted as a driving circuit method.
この形態では、３個のパワー素子から２個を選択した「制御対象素子」が以下のように３組生成され、その３組に対して、それぞれバランス調整処理が施される。
第１組の制御対象素子：パワー素子１６、２６
第２組の制御対象素子：パワー素子１６、３６
第３組の制御対象素子：パワー素子２６、３６
In this embodiment, three sets of “control target elements” in which two are selected from three power elements are generated as follows, and the three sets are respectively subjected to balance adjustment processing.
First set of controlled elements:
Second set of control target elements:
Third set of controlled elements:
電圧差検出回路７０１、７０２、７０３は、図２、図８と同様に、各二つのピークホールド部（図中「ＰＨ」）７５１−７５６、及び一つの差動アンプ７６１、７６２、７６３から構成される。各電圧差検出回路７０１、７０２、７０３は、第１組、第２組、第３組の制御対象素子のセンス電圧差ΔＶｓｅ1-2、ΔＶｓｅ1-3、ΔＶｓｅ2-3を検出する。
コンパレータ７７１、７７２、７７３は、それぞれ、第１組、第２組、第３組の制御対象素子のセンス電圧差ΔＶｓｅ1-2、ΔＶｓｅ1-3、ΔＶｓｅ2-3の絶対値が閾値Ｖｒｅｆを超えたとき、アンバランス信号Ｓｕｂを出力する。
電流調整回路６０７は、各組の制御対象素子について、アンバランス信号Ｓｕｂが出力されたときゲート指令値を変更する。
Each of the voltage
The
The
各組の制御対象素子に対するバランス調整処理は、同じ回数ずつ順番にローテーションして実施されてもよい。或いは、過去のアンバランス発生頻度等に応じて処理回数に差をつけてもよい。
このように、一つのスイッチ機能部が３個以上のパワー素子が並列接続されて構成される電力変換器に対しても、上記各実施形態のバランス調整を同様に実行可能である。
The balance adjustment processing for each set of control target elements may be performed by sequentially rotating the same number of times. Alternatively, the number of times of processing may be made different according to the frequency of occurrence of imbalance in the past.
As described above, the balance adjustment of each of the above embodiments can be similarly performed on a power converter in which one switch function unit is configured by connecting three or more power elements in parallel.
（第８実施形態）
第８実施形態について図１４、図１５を参照して説明する。
上記第１〜第７実施形態は、電圧差検出回路７０が検出したセンス電圧差ΔＶｓｅの絶対値が閾値Ｖｒｅｆを超えたとき、ゲート指令値を段階的に切り替える。
これに対し第８実施形態の駆動回路は、センス電圧差ΔＶｓｅとゲート指令値との関係を規定した数式やマップ等の情報を予め記憶しており、電圧差検出回路７０から取得したセンス電圧差ΔＶｓｅに応じて、ゲート指令値を設定する。
図１４に示すように、センス電圧差ΔＶｓｅは、パワー素子電流Ｉｃｅの増加に伴って大きくなる。このように、センス電圧差ΔＶｓｅは、パワー素子電流Ｉｃｅとの依存性があるため、電流条件毎に電流アンバランスに対するバランス調整が可能となる。
(Eighth embodiment)
The eighth embodiment will be described with reference to FIGS.
In the first to seventh embodiments, when the absolute value of the sense voltage difference ΔVse detected by the voltage
On the other hand, the drive circuit according to the eighth embodiment stores in advance information such as a mathematical expression and a map defining the relationship between the sense voltage difference ΔVse and the gate command value, and obtains the sense voltage difference acquired from the voltage
As shown in FIG. 14, the sense voltage difference ΔVse increases as the power element current Ice increases. As described above, since the sense voltage difference ΔVse depends on the power element current Ice, it is possible to adjust the current imbalance for each current condition.
図１５（ａ）、（ｂ）、（ｃ）には、センス電圧差ΔＶｓｅと、ゲート指令値であるゲート電流Ｉｇ、ゲート電圧Ｖｇ、ゲート抵抗Ｒｇとの関係を示す。図１５の横軸において、センス電圧差ΔＶｓｅは、第１対象素子１６のセンス電圧Ｖｓｅ＿１から第２対象素子２６のセンス電圧Ｖｓｅ＿２を減じた値（Ｖｓｅ＿１−Ｖｓｅ＿２）と定義する。すなわち、センス電圧差ΔＶｓｅが正のとき、第１対象素子１６のセンス電圧Ｖｓｅ＿１が第２対象素子２６のセンス電圧Ｖｓｅ＿２に比べて高いことを意味する。また、センス電圧差ΔＶｓｅが０のとき、２個の制御対象素子１６、２６に対するゲート指令値は同等とする。
FIGS. 15A, 15B, and 15C show the relationship between the sense voltage difference ΔVse and the gate current Ig, the gate voltage Vg, and the gate resistance Rg, which are gate command values. In the horizontal axis of FIG. 15, the sense voltage difference ΔVse is defined as a value (Vse_1−Vse_2) obtained by subtracting the sense voltage Vse_2 of the
図１５（ａ）に示す、ゲート指令値がゲート電流Ｉｇである場合、駆動回路は、センス電圧差ΔＶｓｅが大きいほど、第１対象素子１６に通電されるゲート電流Ｉｇ＿１を減少させ、第２対象素子２６に通電されるゲート電流Ｉｇ＿２を増加させるように設定する。
図１５（ｂ）に示す、ゲート指令値がゲート電圧Ｖｇである場合、駆動回路は、センス電圧差ΔＶｓｅが大きいほど、第１対象素子１６に印加されるゲート電圧Ｖｇ＿１を減少させ、第２対象素子２６に印加されるゲート電圧Ｖｇ＿２を増加させるように設定する。
図１５（ｃ）に示す、ゲート指令値がゲート抵抗Ｒｇである場合、駆動回路は、センス電圧差ΔＶｓｅが大きいほど、第１対象素子１６に接続されるゲート抵抗Ｒｇ＿１を増加させ、第２対象素子２６に接続されるゲート抵抗Ｒｇ＿２を減少させるように設定する。
このように第８実施形態では、センス電圧差ΔＶｓｅに応じて、ゲート指令値を細かく設定することができる。
In the case where the gate command value is the gate current Ig shown in FIG. 15A, the drive circuit decreases the gate current Ig_1 supplied to the
When the gate command value is the gate voltage Vg shown in FIG. 15B, the driving circuit decreases the gate voltage Vg_1 applied to the
In the case where the gate command value is the gate resistance Rg shown in FIG. 15C, the driving circuit increases the gate resistance Rg_1 connected to the
As described above, in the eighth embodiment, the gate command value can be finely set according to the sense voltage difference ΔVse.
（その他の実施形態）
（ａ）上記第１、第２実施形態の図２、図８に示す電圧差検出回路７０では、センス電圧Ｖｓｅ＿１、Ｖｓｅ＿２の各ピーク値をピークホールド部７５１、７５２で保持してから、差動アンプ７６により、ピーク値の差分であるセンス電圧差ΔＶｓｅを出力する。
これに対し図１６に示すように、電圧差検出回路７０９は、先に差動アンプ７６によりセンス電圧Ｖｓｅ１、Ｖｓｅ２の差分を出力してから、ピークホールド部７５９がセンス電圧Ｖｓｅ１、Ｖｓｅ２の差分のピーク値ΔＶｓｅを保持するようにしてもよい。なお、図１６は、定電流駆動方式の図を例示しているが、定電圧駆動方式にも同様に適用可能である。
(Other embodiments)
(A) In the voltage
On the other hand, as shown in FIG. 16, the voltage
（ｂ）上述した通り、電圧差検出回路７０が検出するセンス電圧差ΔＶｓｅは、センス電圧Ｖｓｅ＿１、Ｖｓｅ＿２のピ−ク値の差分に限らず、リカバリ期間中の任意のタイミングにおけるセンス電圧Ｖｓｅ＿１、Ｖｓｅ＿２の差分でもよい。任意のタイミングは、例えば、制御対象素子のターンオンから所定時間後というように決められればよい。
（ｃ）「リカバリ電流と相関を有する電圧であるセンス電圧」は、パワー素子のセンスエミッタ端子に接続されたセンス抵抗の両端電圧に限らず、例えばダイオードに直接設けられたセンス端子により検出される電圧としてもよい。
(B) As described above, the sense voltage difference ΔVse detected by the voltage
(C) The “sense voltage that is a voltage having a correlation with the recovery current” is not limited to the voltage across the sense resistor connected to the sense emitter terminal of the power element, but is detected by, for example, a sense terminal provided directly to the diode. It may be a voltage.
（ｄ）並列接続される複数のパワー素子は、上記実施形態で例示したＩＧＢＴ以外に、ＳｉＣ素子やＧａＮ素子等でもよく、ＭＯＳＦＥＴでもよい。
「パワー素子のターンオン後のリカバリ期間にリカバリ電流が流れるダイオード」は、フライホイールダイオードに限らず、ショットキーバリアダイオードやＭＯＳＦＥＴの内蔵ダイオード等、リカバリ電流が流れるダイオードであればよい。
(D) The plurality of power elements connected in parallel may be a SiC element, a GaN element, or the like, or a MOSFET, other than the IGBT illustrated in the above embodiment.
The “diode through which the recovery current flows during the recovery period after the power element is turned on” is not limited to the flywheel diode, but may be any diode through which the recovery current flows, such as a Schottky barrier diode or a diode with a built-in MOSFET.
（ｅ）本発明が適用される電力変換器は、インバータに限らず、バッテリとインバータとの間に接続されバッテリの直流電圧を昇圧する昇圧コンバータや、低電圧側と高電圧側との間で双方向に昇圧及び降圧可能な昇降圧コンバータ等でもよい。また、交流インバータの場合、三相に限らず、四相以上の多相交流インバータにも同様に適用可能である。 (E) The power converter to which the present invention is applied is not limited to the inverter, and is connected between the battery and the inverter to boost the DC voltage of the battery, or between the low voltage side and the high voltage side. A buck-boost converter or the like capable of stepping up and down in both directions may be used. In the case of an AC inverter, the present invention is not limited to a three-phase inverter, but can be similarly applied to a four-phase or more multi-phase AC inverter.
（ｆ）電力変換器の負荷は、ハイブリッド自動車や電気自動車の動力源として用いられるモータジェネレータに限らず、車両の補機用や、車両以外の電車、昇降機、一般機械用等のモータでもよく、或いは、モータ以外の負荷であってもよい。大電流に対応するため複数のパワー素子を並列接続して用いる電力変換器であれば、本発明の効果は同様に発揮される。
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
(F) The load of the power converter is not limited to a motor generator used as a power source of a hybrid vehicle or an electric vehicle, but may be a motor for auxiliary equipment of a vehicle, a train other than the vehicle, a lift, a general machine, or the like. Alternatively, a load other than the motor may be used. If the power converter uses a plurality of power elements connected in parallel in order to cope with a large current, the effect of the present invention is similarly exhibited.
As described above, the present invention is not limited to the above embodiment, and can be implemented in various forms without departing from the spirit of the invention.
１００・・インバータ（電力変換器）、
１０１−１０６・・・スイッチ機能部、
１１−１６、２１−２６・・・パワー素子、
１８、２８・・・フライホイールダイオード（ダイオード）、
５６１、５６２・・・駆動回路、
７０・・・電圧差検出回路、
８０・・・モータジェネレータ（負荷）。
100 · · · inverter (power converter),
101-106: switch function unit,
11-16, 21-26 ... power element,
18, 28 ... flywheel diode (diode),
561, 562 ... drive circuit,
70 ... voltage difference detection circuit,
80 ... motor generator (load).
Claims (14)
前記電力変換器の各電流経路においてパワー電流の通電又は遮断を切り替え可能な一つ以上のスイッチ機能部（１０１−１０６）は、エミッタ側からコレクタ側への通電を許容するダイオード（１８、２８）が付随する複数のパワー素子（１１−１６、２１−２６）が並列接続されて構成されており、
前記パワー素子のターンオン後のリカバリ期間に、付随する前記ダイオードに流れる逆流方向の電流をリカバリ電流と定義し、前記リカバリ電流と相関を有する電圧をセンス電圧（Ｖｓｅ）とすると、
並列接続された前記複数のパワー素子のうちから選択された２個の制御対象素子について、前記リカバリ期間中の任意のタイミングにおける前記センス電圧の差分であるセンス電圧差（ΔＶｓｅ）を検出する電圧差検出回路（７０）と、
前記制御対象素子の前記センス電圧、及び、前記電圧差検出回路が検出した前記センス電圧差に基づき、２個の前記制御対象素子の出力電流を互いに近づける方向に、少なくとも１個の前記制御対象素子へ出力するゲート信号に係るゲート指令値を制御する駆動回路（５６１、５６２）と、
を備えることを特徴とする電力変換器制御装置。 A control device for a power converter (100) that converts power by a switching operation of a plurality of power elements and energizes a load (80),
One or more switch function units (101-106) capable of switching power current on and off in each current path of the power converter are diodes (18, 28) that allow current flow from the emitter side to the collector side. Are connected in parallel with a plurality of power elements (11-16, 21-26).
In a recovery period after the power element is turned on, a reverse current flowing through the associated diode is defined as a recovery current, and a voltage having a correlation with the recovery current is defined as a sense voltage (Vse).
A voltage difference detecting a sense voltage difference (ΔVse), which is a difference between the sense voltages at an arbitrary timing during the recovery period, for two control target devices selected from the plurality of power devices connected in parallel. A detection circuit (70);
The sense voltage of the control target element, and at least one of the control target elements in a direction in which output currents of the two control target elements approach each other based on the sense voltage difference detected by the voltage difference detection circuit. Drive circuits (561, 562) for controlling a gate command value related to a gate signal to be output to
A power converter control device comprising:
前記センス電圧差の絶対値がいずれかの前記閾値を超えたとき、
少なくとも１個の前記制御対象素子に対する前記ゲート指令値を変更する請求項１または２に記載の電力変換器制御装置。 The drive circuit has one or more threshold values for the absolute value of the sense voltage difference,
When the absolute value of the sense voltage difference exceeds any of the thresholds,
The power converter control device according to claim 1, wherein the gate command value for at least one of the control target elements is changed.
前記駆動回路は、前記センス電圧差の絶対値がいずれかの前記閾値を超えたとき、
前記センス電圧が相対的に小さい前記制御対象素子に通電されるゲート電流を相対的に大きくするようにゲート電流を変更する請求項３または４に記載の電力変換器制御装置。 The gate command value is a gate current,
The drive circuit, when the absolute value of the sense voltage difference exceeds any of the thresholds,
5. The power converter control device according to claim 3, wherein the gate current is changed such that a gate current supplied to the controlled element having the relatively small sense voltage is relatively large.
前記駆動回路は、前記センス電圧差の絶対値がいずれかの前記閾値を超えたとき、
前記センス電圧が相対的に小さい前記制御対象素子に印加されるゲート電圧を相対的に大きくするようにゲート電圧を変更する請求項３または４に記載の電力変換器制御装置。 The gate command value is a gate voltage,
The drive circuit, when the absolute value of the sense voltage difference exceeds any of the thresholds,
5. The power converter control device according to claim 3, wherein the gate voltage is changed such that a gate voltage applied to the control target element having the relatively small sense voltage is relatively large.
前記駆動回路は、前記センス電圧差の絶対値がいずれかの前記閾値を超えたとき、
前記センス電圧が相対的に小さい前記制御対象素子に接続されるゲート抵抗を相対的に小さくするようにゲート抵抗を変更する請求項３または４に記載の電力変換器制御装置。 The gate command value is a gate resistance,
The drive circuit, when the absolute value of the sense voltage difference exceeds any of the thresholds,
5. The power converter control device according to claim 3, wherein a gate resistance is changed such that a gate resistance connected to the control target element having the relatively small sense voltage is relatively reduced.
検出された前記センス電圧差に応じて前記ゲート指令値を設定する請求項１または２に記載の電力変換器制御装置。 The drive circuit has information defining the relationship between the sense voltage difference and the gate command value for the control target element in advance,
The power converter control device according to claim 1, wherein the gate command value is set according to the detected sense voltage difference.
前記電圧差検出回路は、
前記モータジェネレータに通電される前記パワー素子の出力電流の情報を取得し、前記パワー素子の出力電流が車両の加速時に通電される電流値より低いとき、前記センス電圧差を検出する請求項１〜１２のいずれか一項に記載の電力変換器制御装置。 As the load, used for controlling a power converter that energizes a motor generator that is a power source of a vehicle,
The voltage difference detection circuit,
An information on an output current of the power element that is energized to the motor generator is acquired, and the sense voltage difference is detected when an output current of the power element is lower than a current value that is energized during acceleration of the vehicle. 13. The power converter control device according to claim 12.
前記パワー素子の出力電流が、車両始動時又は通常走行時に通電される電流値の範囲にあるとき、前記センス電圧差を検出する請求項１３に記載の電力変換器制御装置。 The voltage difference detection circuit,
14. The power converter control device according to claim 13, wherein the sense voltage difference is detected when an output current of the power element is in a range of a current value supplied at the time of starting the vehicle or at the time of normal traveling.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016250802A JP6673186B2 (en) | 2016-12-26 | 2016-12-26 | Power converter controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016250802A JP6673186B2 (en) | 2016-12-26 | 2016-12-26 | Power converter controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018107880A JP2018107880A (en) | 2018-07-05 |
| JP6673186B2 true JP6673186B2 (en) | 2020-03-25 |
Family
ID=62784814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016250802A Active JP6673186B2 (en) | 2016-12-26 | 2016-12-26 | Power converter controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6673186B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6686917B2 (en) * | 2017-01-26 | 2020-04-22 | トヨタ自動車株式会社 | Switching element control device |
| EP3450478B1 (en) | 2017-08-31 | 2020-11-11 | Shin-Etsu Chemical Co., Ltd. | Epoxy-containing, isocyanurate-modified silicone resin, photosensitive resin composition, photosensitive dry film, laminate, and pattern forming process |
| JP7156675B2 (en) * | 2018-09-03 | 2022-10-19 | 国立大学法人九州工業大学 | Power converter, variable signal delay circuit and power conversion method |
| JP2020061903A (en) * | 2018-10-12 | 2020-04-16 | 株式会社デンソー | Gate drive device |
| JP7211068B2 (en) * | 2018-12-21 | 2023-01-24 | 株式会社デンソー | switching circuit |
| JP7072497B2 (en) * | 2018-12-25 | 2022-05-20 | 株式会社日立製作所 | Power converter and its status monitoring method |
| JP7456095B2 (en) * | 2019-06-04 | 2024-03-27 | 富士電機株式会社 | power converter |
| TWI692194B (en) * | 2019-06-27 | 2020-04-21 | 朋程科技股份有限公司 | Alternator and rectifier thereof |
| JP2021069183A (en) * | 2019-10-23 | 2021-04-30 | 株式会社東芝 | Ringing detection circuit and power converter |
| JP7180627B2 (en) * | 2020-03-03 | 2022-11-30 | 株式会社デンソー | gate drive |
| WO2023199472A1 (en) * | 2022-04-14 | 2023-10-19 | 三菱電機株式会社 | Semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3267189B2 (en) * | 1997-05-14 | 2002-03-18 | 富士電機株式会社 | Device steady-state current balance control circuit of power converter |
| JP2002095240A (en) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | Gate drive circuit of insulated gate semiconductor device and electric power conversion system using it |
| JP4706130B2 (en) * | 2001-06-07 | 2011-06-22 | 富士電機システムズ株式会社 | Gate drive circuit for power semiconductor device |
| JP2004229382A (en) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | Gate drive circuit and power converter |
| EP2445110B1 (en) * | 2010-10-22 | 2014-05-14 | ABB Research Ltd | Gate driver unit for electrical switching device |
| JP6171553B2 (en) * | 2013-05-17 | 2017-08-02 | 富士電機株式会社 | Power converter |
-
2016
- 2016-12-26 JP JP2016250802A patent/JP6673186B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018107880A (en) | 2018-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6673186B2 (en) | Power converter controller | |
| JP6045765B1 (en) | Power conversion device and vehicle drive system using the same | |
| US20160211767A1 (en) | Inverter controller and control method of inverter device | |
| JP6217369B2 (en) | Motor control device and motor control method | |
| KR20150122069A (en) | Electric motor driving device | |
| US9912270B2 (en) | Motor drive device | |
| CN107112922B (en) | Converter and method for operating a converter | |
| KR20080016665A (en) | Polyphase inverter, control method therefor, blower, and polyphase current output system | |
| JP2019033556A (en) | Gate driving device and power conversion device | |
| US10432124B2 (en) | Current detection apparatus and control apparatus of rotary electric machine | |
| JP6729451B2 (en) | Power converter controller | |
| US11218143B2 (en) | Drive circuit for switch | |
| US20130026960A1 (en) | Brushless-motor drive apparatus | |
| JP2015192578A (en) | Voltage detection device and voltage/current detection device | |
| CN111656669A (en) | Control device | |
| JP2017093073A (en) | Power conversion apparatus | |
| JP2009112143A (en) | Device and method of controlling three-phase ac motor | |
| JP2018160972A (en) | Control device of motor drive circuit and diagnostic method of motor drive circuit | |
| US20220109438A1 (en) | Drive circuit for switch | |
| US20230318488A1 (en) | Power conversion device and electric power steering device | |
| JP6885378B2 (en) | Switch drive circuit | |
| JP2010035373A (en) | Railway-vehicle drive control device | |
| US11664755B2 (en) | Arithmetic device and motor drive device | |
| JP7254480B2 (en) | Motor drive system, motor drive method, and vehicle | |
| WO2021255813A1 (en) | Power conversion device and electric power steering device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6673186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |