JP6670703B2 - Function reliability check circuit for built-in IC - Google Patents
Function reliability check circuit for built-in IC Download PDFInfo
- Publication number
- JP6670703B2 JP6670703B2 JP2016143889A JP2016143889A JP6670703B2 JP 6670703 B2 JP6670703 B2 JP 6670703B2 JP 2016143889 A JP2016143889 A JP 2016143889A JP 2016143889 A JP2016143889 A JP 2016143889A JP 6670703 B2 JP6670703 B2 JP 6670703B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter
- test
- result
- expected value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、内部回路に任意の機能を有する回路の良否を自己検査するBIST回路に故障予知機能を追加した故障予知BIST(Failure Prediction BIST)を備える半導体集積回路装置に関する。 The present invention relates to a semiconductor integrated circuit device provided with a failure prediction BIST (Failure Prediction BIST) in which a failure prediction function is added to a BIST circuit that self-tests a circuit having an arbitrary function in an internal circuit.
車載用途など高信頼性が要求される半導体集積回路装置には、フェールセーフ機能やフォルトトレランス機能を備えているが、これらは半導体集積回路装置が故障してから安全性を確保するための処置を行なう。半導体集積回路装置が故障してから安全性の確保を行なうと、半導体集積回路装置を搭載している制御装置を停止するなどの動作停止期間が必要となり、その期間はシステムとして機能しなくなる。 Semiconductor integrated circuit devices that require high reliability, such as in-vehicle applications, have a fail-safe function and a fault-tolerance function, but these measures must be taken to ensure safety after the semiconductor integrated circuit device fails. Do. If safety is ensured after the failure of the semiconductor integrated circuit device, an operation stop period such as stopping a control device mounted with the semiconductor integrated circuit device is required, and the system does not function during that period.
そこで半導体集積回路装置を定期的にテストと故障予知を実施し、半導体集積回路装置の故障前の段階で半導体集積回路装置を交換するなどの処置を実施することで、故障による制御装置の動作停止期間をなくす。 Therefore, by periodically testing and predicting the failure of the semiconductor integrated circuit device, and by taking measures such as replacing the semiconductor integrated circuit device before the failure of the semiconductor integrated circuit device, the operation of the control device due to the failure is stopped. Eliminate periods.
本発明は半導体集積回路装置の内部に任意の機能を有する回路の良否を自己検査するBIST回路に故障予知検査機能を追加する事で故障予知を実現させる。 The present invention realizes failure prediction by adding a failure prediction inspection function to a BIST circuit that self-inspects a circuit having an arbitrary function inside a semiconductor integrated circuit device.
図2に従来の任意の機能を有する回路の良否を自己検査するBIST回路の構成の例を示す。図2に示す任意の機能を有する回路の良否を自己検査するBIST回路1は任意の機能を有する回路をテストするためのテストパタン発生部2、テスト結果を格納し任意の機能を有する回路が正常動作しているか故障しているかの判定を行なうテスト結果比較回路3を具備する。
FIG. 2 shows an example of a configuration of a conventional BIST circuit for self-checking the quality of a circuit having an arbitrary function. A BIST circuit 1 shown in FIG. 2 for self-checking the quality of a circuit having an arbitrary function is provided by a
テストパタン発生部2は実際に任意の機能を有する回路をテストするためのテストパタンを発生させるテストパタン発生回路4、システム入力を遮断してテストパタン発生回路4で生成させたテストパタンを任意の機能を有する回路の伝達させるためのセレクタ回路5を具備する。
The test
任意の機能を有する回路の良否を自己検査するBIST回路を用いたテスト方法は、テストパタン発生回路4で生成したテストパタンをセレクタ回路5を経由して任意の機能を有する回路に送り、任意の機能を有する回路をテストする。 A test method using a BIST circuit that self-checks the quality of a circuit having an arbitrary function is performed by sending a test pattern generated by a test pattern generation circuit 4 to a circuit having an arbitrary function via a selector circuit 5 and transmitting the test pattern to a circuit having an arbitrary function. Test functional circuits.
テスト結果は、任意の機能を有する回路からテスト結果比較回路3に送られ、テストパタン発生回路4で生成した期待値と比較する。その比較結果を用いて任意の機能を有する回路が正常動作しているか故障しているかを判断する。 The test result is sent from a circuit having an arbitrary function to the test result comparison circuit 3, and is compared with an expected value generated by the test pattern generation circuit 4. Using the comparison result, it is determined whether a circuit having an arbitrary function is operating normally or has failed.
しかしながら、図2の従来の任意の機能を有する回路の良否を自己検査するBIST回路は、任意の機能を有する回路が正常動作しているか故障しているかしか判断できないため、任意の機能を有する回路を搭載している半導体集積回路装置が故障してから、その半導体集積回路装置を搭載している制御装置を停止し半導体集積回路装置を交換することになる。このため、半導体集積回路装置を搭載している制御装置を停止するなどの動作停止期間が必要となり、その期間は半導体集積回路装置を搭載している制御装置がシステムとして機能しなくなるという課題がある。 However, the conventional BIST circuit of FIG. 2 which self-checks the quality of a circuit having an arbitrary function can only determine whether the circuit having an arbitrary function is operating normally or has failed. After the failure of the semiconductor integrated circuit device on which the device is mounted, the control device on which the semiconductor integrated circuit device is mounted is stopped and the semiconductor integrated circuit device is replaced. For this reason, an operation stop period such as stopping the control device equipped with the semiconductor integrated circuit device is required, and there is a problem that the control device equipped with the semiconductor integrated circuit device does not function as a system during that period. .
前述の課題を解決するため、本発明では任意の機能を有する回路の良否を自己検査するBIST回路に故障予知検査機能を追加する
故障予知検査機能は、カウンタ回路を用いた回路で構成し、BIST回路で実施した任意の機能を有する回路のテストに要した時間を計測し、その計測結果とカウンタの期待値と比較し、カウンタ期待値との差異を調査する事で、任意の機能を有する回路の正常動作期間を把握する事が可能になる。
In order to solve the above-described problems, the present invention adds a failure prediction inspection function to a BIST circuit that self-inspects the quality of a circuit having an arbitrary function.The failure prediction inspection function is configured by a circuit using a counter circuit, Circuits with arbitrary functions are measured by measuring the time required for testing circuits with arbitrary functions implemented in the circuit, comparing the measurement results with the expected value of the counter, and examining the difference from the expected value of the counter. It is possible to ascertain the normal operation period of.
任意の機能を有する回路を搭載している半導体集積回路装置が自分自身で近い将来に故障する可能性がある事を発信する事により、この半導体集積回路装置を搭載した制御装置は運用計画の上で、故障する前に半導体集積回路装置の交換を実施する事が可能になる。 By reporting that a semiconductor integrated circuit device equipped with a circuit having an arbitrary function may break down in the near future by itself, the control device equipped with this semiconductor integrated circuit device is subject to an operational plan. Thus, it is possible to replace the semiconductor integrated circuit device before a failure occurs.
これは任意の機能を有する回路を搭載している半導体集積回路装置を搭載した制御装置の信頼性を向上させるとともに、制御装置の誤動作や暴走を防止する事につながり機能安全性の向上を図ることが可能になる。 This not only improves the reliability of a control device equipped with a semiconductor integrated circuit device equipped with a circuit having an arbitrary function, but also prevents malfunction and runaway of the control device, thereby improving functional safety. Becomes possible.
以下、実施例について図面を用いて説明する。 Hereinafter, embodiments will be described with reference to the drawings.
上記課題を解決するための手段として、本発明の一例を以下に示す。 An example of the present invention will be described below as means for solving the above problems.
図1は本発明における任意の機能を有する回路の良否を自己検査するBIST回路に故障予知検査機能を追加した回路の基本構成である。図2に示したテストパタン発生部2は本発明においても同じ回路を使用するので省略する。
FIG. 1 shows a basic configuration of a circuit in which a failure prediction inspection function is added to a BIST circuit for self-testing a circuit having an arbitrary function according to the present invention. The
図1のテスト結果比較回路1は従来のBIST回路にも搭載されているテスト結果を格納し任意の機能を有する回路が正常動作しているか故障しているかの判定を行なうテスト結果比較部2、任意の機能を有する回路の正常動作期間を算出し故障するまでの期間を予知する故障予知検査部3を具備する。 A test result comparison circuit 1 shown in FIG. 1 stores a test result also mounted on a conventional BIST circuit, and determines whether a circuit having an arbitrary function is operating normally or has failed, A failure prediction inspection unit 3 is provided for calculating a normal operation period of a circuit having an arbitrary function and predicting a period until a failure occurs.
故障予知検査部3はテスト結果比較部2からテスト結果の判定情報を入力しカウント動作を制御するカウンタ回路4、カウンタ回路4の結果を格納するFF群5、テストパタン生成部から入力されるカウンタ下限期待値とカウンタ上限期待値を格納するFF群6、FF群5とFF群6に格納された値を比較する比較回路7、任意の機能を有する回路の下限期待値と上限期待値との比較結果を判定するFF8と具備する。
The failure prediction inspection unit 3 receives a determination result of a test result from the test
従来のBIST回路の動作から、任意の機能を有する回路が出力する信号からその回路が正常動作しているか故障しているかの判断を行なう。同時に故障予知検査部3に搭載されているカウンタ回路4はカウント動作を行なっており、テスト結果比較部2からの判定結果が異状なしと判断した時にカウンタ回路4はカウント動作を停止する。このときのカウンタ回路4のカウント値をFF群5に格納する。
From the operation of a conventional BIST circuit, it is determined from a signal output from a circuit having an arbitrary function whether the circuit is operating normally or has failed. At the same time, the counter circuit 4 mounted in the failure prediction inspection section 3 is performing a counting operation, and when the determination result from the test
テストパタン生成部から入力されるカウンタ下限期待値とカウンタ上限期待値は任意の機能を有する回路をテストしている間にFF群6に格納される。
The expected lower limit value of the counter and the expected upper limit value of the counter input from the test pattern generation unit are stored in the
FF群5に格納されているカウント値とFF群6に格納されているカウンタ下限期待値とカウンタ上限期待値を比較回路7に転送し比較処理を行なう。まずFF群5からのカウント値とFF群6からのカウンタ下限期待値を比較し、FF群5からのカウント値がFF群6からのカウンタ下限期待値よりも大きい事を確認する。比較結果が大きいならば異常なしと判断し、比較結果が小さいならば半導体集積回路装置は故障していると判断する。次にFF群5からのカウント値がFF群6からのカウンタ上限期待値よりも小さい事を確認する。比較結果が小さいならば異常なしと判断し、比較結果が大きいならば半導体集積回路装置は故障していると判断する。これらの判断結果から任意の機能を有する回路が正常動作期間を有しているか有していないかを判定しその結果をFF8に格納する。
The count value stored in the FF group 5 and the counter lower limit expected value and the counter upper limit expected value stored in the
最後にFF群5、FF群6、およびFF8を半導体集積回路装置から読み出し、FF8の読み出し結果から正常動作期間が存在する事を確認し、FF群5の読み出し結果とFF群6の読み出し結果の差異度合を算出し、任意の機能を有する回路の正常動作期間を算出する。FF群5から読みだしたカウント値がFF群6から読みだしたカウンタ下限期待値に近いならば、任意の機能を有する回路は十分な正常動作期間を有しているので半導体集積回路装置の交換は必要ない。逆にFF群5から読みだしたカウント値がFF群6から読みだしたカウンタ上限期待値に近いならば、正常動作期間は短いので半導体集積回路装置の交換時期が近いと判断する。本テストと故障予知はシステムの定期点検時でも起動時でも実施可能である。
Finally, the FF group 5, the
なお本発明は、上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換える事が可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について他の構成の追加・削除・置換をする事が可能である。 Note that the present invention is not limited to the above-described embodiments, and includes various modifications. For example, the above-described embodiments have been described in detail in order to easily explain the present invention, and are not necessarily limited to those having all the configurations described above. Further, a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of one embodiment can be added to the configuration of another embodiment. Further, it is possible to add / delete / replace another configuration with respect to a part of the configuration of each embodiment.
また、制御線や信号線は説明上必要と考えられるものを示しており、必ずしも全ての制御線や信号線を示しているとは限らない。 In addition, control lines and signal lines are shown to be necessary for explanation, and do not necessarily indicate all control lines and signal lines.
1 テスト結果比較回路
2 テスト結果比較部
3 故障予知検査部3
4 カウント制御付カウンタ回路4
5 カウンタ回路4の結果を格納するFF群
6 カウンタ下限期待値とカウンタ上限期待値を格納するFF群
7 FF群5とFF群6に格納された値を比較する比較回路
8 回路の正常動作期間が存在するか存在しないかを判定するFF
Reference Signs List 1 Test
4 Counter circuit with count control 4
5
Claims (2)
前記故障予知検査部は、カウント動作を行い、前記テスト結果比較部からのテスト結果の判定情報に基づいて、前記テスト対象がテストに要した時間をカウント値として計測するカウンタ回路と、
前記カウンタ回路のカウント値を格納するカウンタ回路結果格納部と、
前記テストパタン発生部から入力されるカウンタ期待値を格納するカウンタ期待値格納部と、
前記カウンタ回路結果格納部に格納された結果値と前記カウンタ期待値格納部に格納されたカウンタ期待値とを比較する比較回路と、
前記比較回路での比較結果を判定する比較結果判定部と、を備え、
前記比較結果判定部は、テストで計測したカウント値がカウンタ下限期待値よりも大きく、かつ、テストで計測したカウント値がカウンタ上限期待値よりも小さい場合に、前記テスト対象が正常動作期間を有していると判定する、信頼性確認用回路。 Comprising a test pattern generator, and test results comparing unit, and a failure prediction checking unit for predicting a period until the test fails,
The failure prediction inspection unit performs a counting operation, and based on the determination information of the test result from the test result comparison unit, a counter circuit that measures the time required for the test by the test as a count value ,
A counter circuit result storage unit for storing a count value of the counter circuit,
A counter expected value storage unit that stores a counter expected value input from the test pattern generation unit;
A comparison circuit that compares a result value stored in the counter circuit result storage unit with a counter expected value stored in the counter expected value storage unit;
A comparison result determination unit that determines a comparison result in the comparison circuit,
The comparison result decision unit, the count value measured by the test much larger than the counter lower limit expected value, and, when the count value measured by the test is smaller than the counter upper limit expected value, the test subject is a normal operation period A circuit for reliability confirmation that is determined to have .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016143889A JP6670703B2 (en) | 2016-07-22 | 2016-07-22 | Function reliability check circuit for built-in IC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016143889A JP6670703B2 (en) | 2016-07-22 | 2016-07-22 | Function reliability check circuit for built-in IC |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018013434A JP2018013434A (en) | 2018-01-25 |
JP6670703B2 true JP6670703B2 (en) | 2020-03-25 |
Family
ID=61020165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016143889A Active JP6670703B2 (en) | 2016-07-22 | 2016-07-22 | Function reliability check circuit for built-in IC |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6670703B2 (en) |
-
2016
- 2016-07-22 JP JP2016143889A patent/JP6670703B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018013434A (en) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3699914B1 (en) | Artificial intelligence based monitoring of solid state drives and dual in-line memory modules | |
US7606672B2 (en) | Plant protective instrumentation equipment | |
US10281525B2 (en) | Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests | |
CN104182303A (en) | Redundant computing architecture | |
US20170277455A1 (en) | Semiconductor device, monitoring system, and lifetime prediction method | |
Jutman et al. | Effective scalable IEEE 1687 instrumentation network for fault management | |
JP2018037006A (en) | Semiconductor product quality management system, semiconductor product quality management method, and automobile | |
JPH09230929A (en) | Method and device for diagnosing fault of on-vehicle controller | |
US9678870B2 (en) | Diagnostic apparatus, control unit, integrated circuit, vehicle and method of recording diagnostic data | |
JP2011069694A (en) | Programmable logic controller, and failure diagnosis method in the same | |
US20200249276A1 (en) | Techniques in ensuring functional safety (fusa) systems | |
JP6670703B2 (en) | Function reliability check circuit for built-in IC | |
KR101581309B1 (en) | Airplane Electronic Device for Interlocking Failure Detection and Elimination of Each Board Unit | |
JP2014209312A (en) | Integrated circuit | |
US7847574B2 (en) | Semiconductor device | |
US9797945B2 (en) | Semiconductor device having circuitry for detecting abnormalities in a power supply wiring network | |
US20180277234A1 (en) | Failure prevention of bus monitor | |
KR101736230B1 (en) | System and method for quantifying the fault detection rate | |
JP4705886B2 (en) | Circuit board diagnosis method, circuit board and CPU unit | |
USRE49043E1 (en) | Apparatus and method for communications in a safety critical system | |
US20190285696A1 (en) | Semiconductor device and failure diagnosis method | |
JP6457149B2 (en) | Electronic control unit | |
JP2006349548A (en) | Built-in self-checking circuit | |
KR102686403B1 (en) | Battery management system, method for checking the system | |
JP7332204B1 (en) | Information processing system, processing method executed by information processing system, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160725 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170120 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6670703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |