JP6663397B2 - 発光ダイオード駆動回路および光送信機 - Google Patents

Description

従来技術
本発明は、特許請求項１のプリアンブルに記載されている種類の発光ダイオード駆動回路、および、特許請求項１４のプリアンブルに記載の光送信機に関する。

現在光通信システムはホームネットワークおよび産業用途において広く用いられており、たとえば、高速マルチメディアネットワーク用として自動車産業で用いられているＭＯＳＴ（Media Oriented Systems Transport）技術は、プラスチック・ファイバ（plastic over fiber：ＰＯＦ）技術に基づいている。

たとえばＵＳ２０１３／０３３００８２Ａ１に記載の上記光通信システムでは、光送信機である発光素子が光信号を出力し、この光信号は光ファイバリンク、たとえばプラスチックファイバに与えられ、光ファイバリンクはこの光信号を光受信機である受光素子に導く。

このような光通信システムには、特に、銅線による従来の非光通信システムと比較して、たとえば、減衰が少ない、電磁干渉照射に強い、送信データレートが高い等の、いくつかの利点がある。このため、近年では、光通信システムが車載データ通信でも使用されることが増えている。

しかしながら、現在の光通信システムには、特に、電源電圧や温度の望ましくない変動または変化が原因で、および／または、局所的なプロセスの変動（略してプロセス変動とも呼ばれる）が原因で、すなわち電子集積回路の製造時に必然的に発生するトランジスタ等の電子部品の属性の変動が原因で、光通信システムの性能、具体的には光送信機の性能が低下するという問題がある。

ＵＳ２０１３／０３３００８２Ａ１

課題
したがって、本発明の目的は、光通信システムを改善するための手段を提供することである。たとえば、この目的は、光通信システムの性能と信頼性を改善することを含み得る。

解決策
本発明に従い、上記目的は、請求項１に記載の電子回路および請求項１４に記載の光送信機によって達成される。好ましい実施形態およびさらなる発展形態が、従属請求項の主題である。

たとえば、光送信機において使用される、本発明に従う発光ダイオード駆動回路または発光ダイオードドライバは、
・発光ダイオードの線形変調のために入力電圧信号を出力信号たとえば出力電流信号に線形変換するように構成された高速トランスコンダクタンスアンプを含む高速信号経路と、
・入力信号の低周波成分に応じてトランスコンダクタンスを生成するように構成された低周波制御経路とを備える。

さらに、低周波制御経路は、この低周波制御経路が生成したトランスコンダクタンスに基づいて高速トランスコンダクタンスアンプのトランスコンダクタンスを制御するように構成されていてもよい。

したがって、発光ダイオードの線形変調のための入力信号から出力信号への変換として可能な変換は、いわゆるパルス振幅変調（ＰＡＭ）技術に基づいた発光ダイオードの変調を含み得る。従来の２値オンオフキーイング変調と異なり、パルス振幅変調（ＰＡＭ）技術は、複数のビットにマッピングされた複数の明確なパルス振幅レベルを用いて情報を伝達することができる。たとえば、１つの振幅レベルが２つ以上のビットを表わすことができるよう、各振幅レベルが複数のビット、たとえば一対のビットを表わすようにすることによって、帯域幅効率を高めることができる。

入力信号は、差動入力信号であってもよく、たとえば、２つの電圧入力の差によって、たとえば反転入力の電圧Ｖ_ＩＮおよび非反転入力の電圧Ｖ_ＩＰによって定められる、以下の差動電圧入力信号（Ｖ_{ＤＩＦＦ，ＩＮ}）であってもよい。

Ｖ_{ＤＩＦＦ，ＩＮ}＝Ｖ_ＩＰ−Ｖ_ＩＮ
本明細書において、低周波という用語は、たとえば５ｋＨｚよりも低い周波数を意味し得る。一方、高速または高周波という用語は、たとえば１００ＭＨｚよりも高い周波数を意味する。

高速トランスコンダクタンス（Ｇ_Ｍ）アンプは、たとえば、電圧入力信号たとえば差動電圧入力信号を、発光ダイオード（ＬＥＤ）を流れる電流に変換することができる。上記発光ダイオードはさらに、電源に、たとえばＶＤＤピンを介して接続されてもよい。

本発明に従う発光ダイオード駆動回路により、光ファイバとリンクされたたとえばプラスチック光ファイバとリンクされた光通信システムにおいて線形変調に基づいた高速および高帯域幅の光通信を実現できる。

さらに、本発明に従う発光ダイオード駆動回路により、光通信システムにおけるプロセス／電圧／温度（ＰＶＴ）の変動および入力信号振幅の変動を補償することができる。

高速信号経路は、任意でゲイン（Ｇ_ＨＳ）を、ある／上記差動入力信号に与えることにより、
Ｖ_ＤＩＦＦ＝Ｇ_ＨＳ・（Ｖ_ＩＰ−Ｖ_ＩＮ）＝Ｇ_ＨＳ・Ｖ_ＤＩＦＦ，_ＩＮ
を生成するための、高速差動入力信号コンディショナをさらに含み得る。

加えて、高速差動入力信号コンディショナは、入力信号のコモンモードに適合することもできる。

変調された電流（Ｉ_{ＭＯＤＵＬＡＴＥＤ}）、すなわち、たとえばＬＥＤを流れる発光ダイオードの線形変調のための出力信号は、アンプのトランスコンダクタンス（Ｇ_Ｍ）に比例してもよく、Ｖ_{ＤＩＦＦ，ＩＮ}に比例してもよく、または、高速差動入力信号コンディショナを適用する場合は、Ｖ_ＤＩＦＦに比例してもよい。たとえば、線形変調された電流（Ｉ_{ＭＯＤＵＬＡＴＥＤ}）は次のように定義できる。

Ｉ_{ＭＯＤＵＬＡＴＥＤ}＝Ｇ_Ｍ・Ｖ_ＤＩＦＦ
さらに、それに加えてバイアス電流（Ｉ_ＢＩＡＳ）がＬＥＤを流れてもよく、そうすると、ＬＥＤを流れる総電流（Ｉ_ＬＥＤ）は次のように定義できる。

Ｉ_ＬＥＤ＝Ｉ_{ＭＯＤＵＬＡＴＥＤ}＋Ｉ_ＢＩＡＳ
上記バイアス電流（Ｉ_ＢＩＡＳ）はたとえば次のように定義できる。

さらに、消光比（ＥＲ）は次のように定義できる。

式中、Ｐ_ＭＡＸは最大光強度レベル、Ｐ_ＭＩＮは最小光強度レベルである。
上記消光比（ＥＲ）はたとえばデシベル（ｄＢ）で測定することができ、次のように表わすこともできる。

消光比（ＥＲ）を用いて、Ｉ_ＭＡＸおよびＩ_ＭＩＮを、たとえば次のようにＩ_ＢＩＡＳおよびＥＲの関数として定義できる。

そうすると、変調電流変調振幅（Ｉ_ＡＭＰ）は次のように定義できる。

言換えると、この例において、Ｉ_ＡＭＰは２つの変数と、変調電流変調振幅Ｉ_ＢＩＡＳと、消光比（ＥＲ）のみに応じて決まる関数である。

低周波制御経路は、入力信号の振幅に応じて信号を生成するように、特に、入力信号の振幅に応じて低周波直流電流成分を生成するように構成された低周波入力信号振幅推定器を含み得る。

入力信号振幅（Ｖ_{ＡＭＰ，ＶＩＮ}）は、以下のように、差動電圧入力信号（Ｖ_{ＤＩＦＦ，ＩＮ}）について、到達可能な最大値および最小値を定義できる。

Ｖ_{ＤＩＦＦ，ＩＮ}＝Ｖ_{ＡＭＰ，ＩＮ}・ｘ（−１＜ｘ＜１）
低周波入力信号振幅推定器による、入力信号（Ｖ_{ＡＭＰ，ＩＮ}）の振幅に応じた信号（Ｖ_ＡＭＰ）の例示的な生成は、特に、以下を生成することを含み得る。

Ｖ_ＡＭＰ＝Ｇ_ＤＣ・ｋ・Ｖ_{ＡＭＰ，ＩＮ}
式中、ｋは低周波入力信号振幅推定器のゲインであり次のように定義される。

式中、Ｖ_{ＡＭＰ，ＥＳＴＩＭＡＴＯＲ}は、推定されたまたは検出された入力信号振幅であり、Ｇ_ＤＣは、次のように定義される低周波制御経路の直流成分のゲインである。

推定されたまたは検出された入力信号振幅Ｖ_{ＡＭＰ，ＥＳＴＩＭＡＴＯＲ}は、たとえば、エンベロープ検出器（ｋ＝１）、二乗平均平方根（ＲＭＳ）値検出器（ｋ＝１／√３、ファイバープラスチックオプティクスで使用される均一分布信号の場合）、またはその他の手段たとえばコモンモード値電圧検出器によって、得られる。

言換えると、低周波入力信号振幅推定器は、エンベロープ検出器および／または二乗平均平方根値検出器および／またはコモンモード値電圧検出器を含み得る。

低周波制御経路はさらに、低周波入力信号振幅推定器によって生成された信号に応じてトランスコンダクタンスを生成するように構成された低周波性制御回路を含み得る。

たとえば、低周波制御回路は、上記のように、たとえばＶ_ＡＭＰ＝Ｇ_ＤＣ・ｋ・Ｖ_{ＡＭＰ，ＩＮ}によって入力信号振幅（Ｖ_{ＡＭＰ，ＩＮ}）から低周波入力信号振幅推定器により生成することができるＶ_ＡＭＰに応じてトランスコンダクタンス（Ｇ_Ｍ）を生成するように構成し得る。

さらに、低周波制御回路は、低周波入力信号振幅推定器によって生成された信号に応じて低周波制御回路によって生成されたトランスコンダクタンスに基づいて高速トランスコンダクタンスアンプのトランスコンダクタンス（Ｇ_Ｍ）を制御するように構成し得る。

低周波制御回路は比例積分（ＰＩ）コントローラに基づき得る。たとえば、低周波制御回路は、低速トランスコンダクタンスアンプおよび比例積分コントローラを含み得る。

高速信号経路の高速トランスコンダクタンスアンプのトランスコンダクタンス（Ｇ_Ｍ）を制御するために、低周波制御回路を、たとえば以下の例示的な制御関係式に従い制御フィードバックループとして動作するように構成し得る。

４．結果として、Ｉ_ＲＥＦは、ＥＲ、Ｉ_ＢＩＡＳ、ｋおよびＧ_ＤＣ／Ｄ_ＨＳマッチングの関数であってもよい。さらに、Ｇ_ＤＣはＧ_ＨＳと等しい場合がある。

５．したがって、Ｇ_Ｍ・Ｖ_ＡＭＰ＝Ｉ_ＲＥＦを調整することにより、消光比ＥＲを制御して一定に保つことができる。なぜなら、他のすべての変数（Ｉ_ＢＩＡＳ、ｋおよびＧ_ＤＣ／Ｄ_ＨＳ）も一定にできるからである。

また、たとえば、入力信号振幅（Ｖ_{ＡＭＰ，ＩＮ}）を減じる（増す）と、低周波制御回路は、トランスコンダクタンス（Ｇ_Ｍ）を増す（減じる）ことにより入力信号振幅（Ｖ_{ＡＭＰ，ＩＮ}）の変動を補償することができる。

加えて、低速または低周波制御経路ゲイン（Ｇ_Ｍ・Ｇ_ＤＣ）のＰＶＴ変動もそのようにして補償できる。

さらに、Ｉ_ＢＩＡＳはたとえば周知のバンドギャップおよび低周波制御回路の周知の電流コンベア回路によって一定に保つことができる。

Ｉ_ＢＩＡＳを制御する、たとえばＩ_ＢＩＡＳを一定に保つことにより、ＬＥＤから発せられた光の分極を固定し制御することができる。

この例示的なアーキテクチャによって、ＰＶＴの変動を原因とするＩ_ＢＩＡＳの望ましくない小さな変動さえ補償することができる。上記変動は消光比ＥＲの値には影響しない。なぜならＩ_ＭＩＮおよびＩ_ＭＩＮはいずれもＩ_ＢＩＡＳに比例し得るからである。これはなぜなら、低周波制御回路が消光比ＥＲを一定に保つためにＩ_ＢＩＡＳとともにＩ_Ｒｅｆを移動させる／変更する／制御することができるからである。

たとえば、本明細書に記載の発光ダイオード駆動回路の例示的なアーキテクチャによって、物理的なパラメータ変動、たとえば、ＰＶＴの変動を原因とする、Ｉ_ＢＩＡＳ、抵抗、容量、トランスコンダクタンスの値等の変動を、補償し得る。特に、たとえば、ＰＶＴによって生じた上記物理的パラメータの変動を、最大１５％、２０％またはそれ以上、補償できる。さらに、ＰＶＴの変動を原因とする電流コンベアのバンドギャップまたは電流コンベア等の回路構成要素の物理的パラメータの変動も、容易に補償できる。

言換えると、発光ダイオード駆動回路は、発光ダイオードの分極および消光比を一定に保つように構成し得る。

発光ダイオード駆動回路はさらにプリエンファシスブロックを含み得る。プリエンファシスブロックは、入力信号に対し高速ゲインを用いてプリエンファシスを与えることができ、低速レプリカブロックは低周波入力信号振幅推定器によって生成された信号に低周波ゲインを与えることができ、高速ゲインの値は低周波ゲインの値にマッチングまたは比例し得る。

このようなプリエンファシスを与えることによって、ＬＥＤの帯域幅を、結果としてドライバおよびＬＥＤを含む光通信システムの帯域幅を改善できる。

たとえば、赤色ＡｌＧａＩｎＰ（アルミニウムガリウムインジウムリン）ＬＥＤの帯域幅は、その通常の８０ＭＨｚから１５０ＭＨｚを超える帯域幅まで増すことができる。

結果として、これらのゲインのマッチングにより、先に例示した、プリエンファシスがない場合と同様に、正確な消光比ＥＲの制御を保証することができる。

ここでおよび以下における、ブロックのレプリカという用語は特に、ブロックのコピーと理解することができ、レプリカは、元の複製されたブロックと比較して、異なるスケールたとえば異なる空間寸法を有し得る。ブロックは、たとえば、抵抗器およびトランジスタ等の電子部品を含み得る。

たとえば、低周波制御経路駆動回路の部品、たとえば抵抗器およびトランジスタは、高速信号経路駆動回路の部品よりも、物理的寸法が大きい可能性がある。低周波制御経路駆動回路の部品のサイズが大きいことによって、特に、局所的なプロセス変動を減じることができ、結果として消光比誤差を減じることができる。

逆に、高速信号経路駆動回路の部品が小さいことによって、たとえば、特に、高い信号速度と高い線形性を適度の消費電力レベルで提供することができる。

たとえば、高周波／高速信号経路駆動回路との比較における、低周波制御経路駆動回路の部品のスケールの違いを説明する典型的なレプリカファクタまたはスケールファクタは、１０、２０以上までの範囲に含まれ得る。よって、たとえば、抵抗値２ｋΩを、１０または２０のレプリカファクタで複製して複製された抵抗値が２０ｋΩまたは４０ｋΩになるようにしてもよい。

信頼性のために光クリッピングを回避しかつＬＥＤから出た最大電流を制限するために、プリエンファシス関数を、そのゼロ位置ｆ_ＺＥＲＯおよび極周波数位置ｆ_ＰＯＬＥを正確に制御できるようにかつその高周波ゲインを制限できるように、構成することができる。

ここで、たとえば、ゼロはゲインを引き上げる単一周波数ポイント、極はゲインを引き下げる単一周波数ポイントと理解できる。

たとえば、１極−１ゼロ（one pole-one zero）ベースのプリエンファシス関数を用いることができ、これは、たとえば以下の形態を取ることができる。

式中、パラメータｓは複素角周波数を表わすことができ、Ａ_Ｖは定数とすることができる。

しかしながら、他のプリエンファシス関数を用いることもできる。
さらに、任意のプリエンファシスブロックを入力信号コンディショナと組合わせて１つのブロックにすることができ、高速差動入力信号コンディショナは高速プリエンファシスブロックと統合することができ、低周波入力信号振幅推定器は低速プリエンファシスレプリカブロックと統合することができる。

発光ダイオード駆動回路はさらに、高速信号経路において生じ得るオフセットを補正するための較正ブロックを含み得る。たとえば、較正ブロックは高速トランスコンダクタンスアンプにおいて実現することができる。

このような任意の追加の較正ブロックは特に、訂正されていない消光比誤差を訂正することができ、たとえば、高速信号経路における抵抗器およびトランジスタ等の電子部品の物理的なスケールの違いから発生する、たとえば、高速信号経路の部品で生じる局所的なプロセス変動から発生する、起こり得る消光比誤差を訂正することができる。

上記任意の追加の較正ブロックは、比例積分（ＰＩ）コントローラを含み得る。さらに、このような較正ブロックは、より効果的にするために、たとえば高速トランスコンダクタンスアンプ等の発光ダイオード駆動回路の後の段階で、実現することができる。

この較正ブロックは、特に、極較正周波数ｆ_{ＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮ}を、較正動作中に対象の送信信号周波数を削除するリスクを回避するために、たとえば最小信号周波数ｆ_{ＭＩＮ，ＳＩＧＮＡＬ}よりも小さい信号に加えることができる。

発光ダイオード駆動回路は、ユニティバッファと２つの抵抗器とを含む高速差動入力信号コンディショナを含み得る、および／または発光ダイオード駆動回路は、ユニティバッファと２つの抵抗器とを含む低速入力信号振幅推定器を含み得る。

たとえば、高速差動入力信号コンディショナのＣＭＯＳ（相補型金属酸化膜半導体）ユニティバッファは、以下の電圧によって、かつ以下のゲインを与えることによって、入力終端インピーダンスを分離することができ、電圧レベル信号を高める（減じる）ことができる。上記電圧は下記の通りである。

式中、
Ｖ_ＧＳはＣＭＯＳトランジスタのゲート−ソース電圧、
Ｖ_ＴＨはＣＭＯＳトランジスタのしきい値電圧、
Ｉ_{ＰＯＬＡＲ，ＨＳ}は高速入力信号コンディショナバッファのＣＭＯＳトランジスタを流れる分極電流、
μは電荷キャリアの移動度、
Ｃ_ＯＸはＣＭＯＳトランジスタのゲート酸化膜容量、
ＷおよびＬはそれぞれＣＭＯＳトランジスタの幅および長さである。
上記ゲインは下記の通りである。

式中、
ｇ_ｍは、ＣＭＯＳトランジスタにおけるゲート−ソース電圧に関連する小信号トランスコンダクタンスであり、
ｇ_ｍｂは、ＣＭＯＳトランジスタにおけるバルク−ソース電圧に関連する小信号トランスコンダクタンスである。

低周波制御経路の対応するレプリカユニディバッファと、２つの抵抗器とを用いることにより、以下のように、入力信号振幅との厳密な関係を保つ入力信号コモンモード電圧検出器（Ｖ_ＣＭ）に基づいて推定入力信号振幅を生成することができる。

このようにして、正確で高速かつ低雑音の差動入力信号の調整を、特に、数ｍＡたとえば２ｍＡの範囲のＩ_{ＰＯＬＡＲ，ＨＳ}の適度な値に対して実行することができる。

さらに、高速入力信号コンディショナおよび低周波入力信号振幅推定器における電流密度を同一にして、ゲインＧ_ＤＣおよびＧ_ＨＳのゲインマッチングを容易にすることができる。

高速差動入力信号コンディショナは、たとえば、負のフィードバックを伴う少なくとも１つのオペアンプ（ｏｐａｍｐ）も含んでいてもよく、および／または発光ダイオード駆動回路は、負のフィードバックを伴う少なくとも１つのオペアンプを含む低周波入力信号振幅推定器を含んでいてもよい。

たとえば、信号経路および制御経路のゲインは次の通りでもよい。

式中、Ｒ_１およびＲ_２は抵抗でありｆ_{ＲＥＰＬＩＣＡ}はスケールファクタである。
言換えると、低周波入力信号振幅推定器におけるフィードバック抵抗器は、複製された高速差動入力信号コンディショナにおけるフィードバック抵抗器のｆ_{ＲＥＰＬＩＣＡ}倍になるように設計することができる。低周波入力信号振幅推定器についてより大きな構成要素の使用を選択することにより、低周波入力信号振幅推定器の精度およびマッチングを改善し消費電力を低減することができる。

それでもなお、低周波入力信号振幅推定器および高速差動入力信号コンディショナにおける抵抗器は、たとえば、すべてのＰＶＴ条件についてマッチングを改善できるようにするために、同一のフォームファクタを有していてもよい。

同一のコモンモードフィードバック（ＣＭＦＢ）回路を、マッチングの改善のために、高速信号経路および低周波経路のオペアンプで用いてもよい。

さらに、Ｒ_１として、ＬＥＤドライバ入力終端抵抗Ｒ_{ＴＥＲＭ，ＤＲＩＶＥＲ}よりも大きいものを選択することにより、ドライバ入力終端インピーダンスがＲ_１の影響を受けないようにすることができる。

また、より大きなＲ_１は特に、以下で示すようにコモンモード入力電圧の誤差を減じることができる。

たとえば、高速差動入力信号コンディショナのオペアンプの出力のコモンモード（ＣＭ）電圧（Ｖ_{ＤＩＦＦ，ＣＭ}）および入力のコモンモード（ＣＭ）電圧（Ｖ_ＣＭ＝０．５・（Ｖ_ＩＮ＋Ｖ_ＩＰ））の相違が原因で、誤差コモンモード電流（Ｉ_{ＣＭ，ＥＲＲＯＲ}）がオペアンプの出力から入力終端インピーダンスに流れる可能性がある。

式中、Ｒ_{ＴＥＲＭ，ＤＡＣ}は、たとえば、発光ダイオード駆動回路が受ける入力信号を生成する役割を果たすことができる電流ステアリングデジタルアナログ変換器（ＤＡＣ）の抵抗である。

例示した、負のフィードバックの使用により、発光ダイオード駆動回路における信号処理の高い線形性を保証することができる。フィードバックネットワーク抵抗器から発生する熱雑音、オペアンプが要する大きな消費電力、および、上記コモンモード電圧誤差（Ｖ_{ＣＭ，ＥＲＲＯＲ}）は、例示した負のフィードバックを伴う１つのオペアンプ（ｏｐａｍｐ）の使用の短所である。

ある／上記任意のプリエンファシスブロックが負のフィードバックを伴う少なくとも１つのオペアンプを含み得ることも考えられる。

言換えると、この例において、ゼロ／極位置および高周波ゲインは、すべてが全体的に十分に制御されプロセス変動がほんのわずかである受動素子（Ｃ_１，Ｃ_２およびＲ_１，Ｒ_２）のみに依存する。

低周波経路において、同一のゲインを得るためにプリエンファシスレプリカ経路を用いることができる。

たとえば上述した負のフィードバックのオペアンプの構成を、入力信号コンディショナおよびプリエンファシス回路双方で用いることにより、信号の調整およびプリエンファシスという２つの機能を１つのブロックまたは回路に統合して消費電力を低減することが可能である。

発光ダイオード駆動回路は、シングルエンド（１出力）の高速トランスコンダクタンスアンプ、または、全差動高速トランスコンダクタンスアンプを含み得る。

このように、可能な全差動高速トランスコンダクタンスアンプは、発光ダイオードを流れる電流と値は同一であるが方向が逆の電流がＬＥＤの等価低周波インピーダンスを複製できるダミー抵抗も流れるように、構成することができる。

これにより、特に電源電圧変動除去比（ＰＳＲＲ）を改善することができる。
低周波制御回路は、シングルエンドのまたは全差動低速トランスコンダクタンスアンプおよび比例積分コントローラを含み得る。

たとえば上述のような高速信号経路において生じ得るオフセットを補正するための較正ブロック（オフセット較正ブロック）を、高速トランスコンダクタンスアンプの入力（複数の入力）において、または、高速トランスコンダクタンスアンプの内部の後の段において実現することも可能である。

高速差動信号におけるオフセットを除去するための較正ブロックは、その帯域幅をキャパシタＣ_{ＬＡＲＧＥ}によって定義できる高直流（ＤＣ）ゲインＡ_{Ｖ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ ＣＯＮＴＲＯＬ}アンプを用いて実現される比例積分（ＰＩ）コントローラを含み得る。

ｆ_{ＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮ}＜ｆ_{ＭＩＮ，ＳＩＧＮＡＬ}を満たすために、Ａ_{Ｖ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ ＣＯＮＴＲＯＬ}アンプの帯域幅を制限することができる。十分に低いｆ_{ＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮ}は、たとえば、１つ以上の十分に大きなキャパシタＣ_{ＬＡＲＧＥ}を用いることによって得ることができる。

光通信システムにおいて使用される本発明に従う例示的な光送信機は、
少なくとも１つの発光ダイオードと、
上記構成のうちのいずれかに従うおよび／または上記例示的な特徴のいずれかの可能な組合せに従う少なくとも１つの発光ダイオード駆動回路とを含み得る。

要約すると、例示した、光通信システムにおいて使用される発光ダイオード駆動回路のまたは光送信機のアーキテクチャは、特に、
・十分に制御された消光比、
・入力信号振幅およびＰＶＴ変動の補償、
・高速信号経路のオフセット較正、
・一定のＬＥＤ分極（一定のＩ_ＢＩＡＳ）、
・プリエンファシス極／ゼロ周波数位置およびプリエンファシス高周波ゲインの制御、
・十分に制御された光クリッピングおよび信頼性が高い最大ＬＥＤピーク電流、および
・線形変調に基づく高速光通信に対応するための高帯域幅および高線形性
を、提供できる。

図面が例示しているものは次の通りである。

光送信機において使用される発光ダイオード駆動回路の例示的な概略アーキテクチャを示す図である。 例示的なプリエンファシス関数を示す図である。 例示的なプリエンファシスとともに発光ダイオード駆動回路の例示的な概略アーキテクチャを示す図である。 例示的なプリエンファシスを伴う例示的な発光ダイオード駆動回路内の例示的な概略信号フローを示す図である。 例示的な較正関数を示す図である。 例示的なプリエンファシスおよび例示的なオフセット較正とともに発光ダイオード駆動回路の例示的な概略アーキテクチャを示す図である。 例示的なデジタルアナログ変換器（ＤＡＣ）を示す図である。 入力信号コンディショナブロックの例示的な概略アーキテクチャを示す図である。 入力信号コンディショナブロックの他の例示的な例を示す図である。 負のフィードバックを伴う例示的なプリエンファシスブロックを示す図である。 例示的なトランスコンダクタンスアンプブロックを示す図である。 トランスコンダクタンスアンプブロックの他の例を示す図である。 例示的な較正オフセット回路を含む高速トランスコンダクタンスアンプの例を示す図である。 光通信システムの例を示す図である。

図１は、光送信機１００において使用される、発光ダイオード１１０を駆動する発光ダイオード駆動回路１０１の可能なアーキテクチャを例示する図である。

駆動回路またはドライバ１０１はしたがって、たとえば、発光ダイオード１１０の線形変調のために入力信号１０６を出力信号１０９に線形変換するように構成された高速トランスコンダクタンスアンプ１１４を含む高速信号経路１０２を含み得る。

駆動回路１０１はさらに、入力信号１０６の低周波成分に依存して、たとえば入力信号の振幅に依存してトランスコンダクタンス１１５（Ｇ_Ｍ）を生成するように構成し得る低周波制御経路１０３を含み得る。

さらに、低周波制御経路１０３は、低周波制御経路１０３が生成したトランスコンダクタンスに基づいて高速トランスコンダクタンスアンプのトランスコンダクタンス１１６を制御するように構成し得る。

入力信号１０６は、差動入力信号（Ｖ_{ＤＩＦＦ，ＩＮ}）、たとえば、２つの電圧入力の差、たとえば、反転入力１０８（Ｖ_ＩＮ）の電圧と非反転入力１０７（Ｖ_ＩＰ）の電圧との差によって定められる。

高速信号経路１０２はさらに、ゲイン、たとえばＧ_ＨＳを差動入力信号１０６に与えることにより、高速トランスコンダクタンスアンプ１１４の入力として機能し得る信号１１８（Ｖ_ＤＩＦＦ）を生成するための高速差動入力信号コンディショナ１１１を含み得る。

低周波制御回路１０３はさらに、入力信号１０６の振幅に応じて信号１１７（Ｖ_ＡＭＰ）を生成するように構成できる低周波入力信号振幅推定器１１２を含み得る。例として、ゲイン、たとえばＧ_ＤＣを、推定されたまたは検出された入力信号振幅Ｖ_{ＡＭＰ，ＥＳＴＩＭＡＴＯＲ}に与えることができる。

さらに、低周波制御経路１０３は、低周波入力信号振幅推定器１１２によって生成された信号１１７に応じてトランスコンダクタンス１１５を生成するように構成された低周波制御回路１１３を含み得る。また、低周波制御回路１１３はさらに、低周波入力信号振幅推定器１１２によって生成された信号１１７に応じて低周波制御回路１１３によって生成されたトランスコンダクタンス１１５に基づいて高速トランスコンダクタンスアンプ１１４のトランスコンダクタンス１１６を制御するように構成することができる。

低周波制御回路１１３によって生成されたトランスコンダクタンス１１５に基づく高速トランスコンダクタンスアンプ１１４のトランスコンダクタンス１１６の上記制御は、たとえば、上述の制御法則に基づいていてもよい。

したがって、低周波制御回路１１３は、たとえば、低速トランスコンダクタンスアンプ１１９と比例積分コントローラ１２０とを含み得る。

変調された電流（Ｉ_{ＭＯＤＵＬＡＴＥＤ}）、すなわち、たとえばＬＥＤ１１０を流れる発光ダイオードの線形変調のための出力信号１０９は、アンプのトランスコンダクタンス１１６（Ｇ_Ｍ）に比例してもよく、差動電圧入力信号Ｖ_{ＤＩＦＦ，ＩＮ}に比例してもよく、または、本明細書に示すように高速差動入力信号コンディショナを適用する場合は、調整された信号１１８（Ｖ_ＤＩＦＦ）に比例してもよい。たとえば、線形変調された電流（Ｉ_{ＭＯＤＵＬＡＴＥＤ}）は、先に示したように次のように表わすことができる。

Ｉ_{ＭＯＤＵＬＡＴＥＤ}＝Ｇ_Ｍ・Ｖ_ＤＩＦＦ
さらに、それに加えてバイアス電流（Ｉ_ＢＩＡＳ）１２３がＬＥＤ１１０を流れてもよく、そうすると、ＬＥＤを流れる総電流１２１（Ｉ_ＬＥＤ）は、これも先に示したように次のように表わすことができる。

Ｉ_ＬＥＤ＝Ｉ_{ＭＯＤＵＬＡＴＥＤ}＋Ｉ_ＢＩＡＳ
言換えると、示されている例示的な発光ダイオード駆動回路１０１のアーキテクチャは、入力信号１０６を受け高速差動入力信号コンディショナ１１１と低周波入力信号振幅推定器１１２とを含み得る入力信号コンディショナブロック１０４を含むと説明することもできる。

さらに、示されている例示的な発光ダイオード駆動回路１０１のアーキテクチャは、高速トランスコンダクタンスアンプ１１４と低周波制御回路１１３とを含み得るトランスコンダクタンスアンプブロック１０５を含み得る。低周波制御回路１１３は、高速トランスコンダクタンスアンプ１１４のトランスコンダクタンス１１６を制御するように構成し得る。

図２は、プリエンファシス関数２００の可能な一例を例示し、グラフに示されるそのゲイン２０２は周波数２０１に依存する。

特に、プリエンファシス関数２０２は、たとえば、ゼロ位置２０３（ｆ_ＺＥＲＯ）および極位置２０４（ｆ_ＰＯＬＥ）を有する１極−１ゼロプリエンファシス関数２０２であってもよく、プリエンファシス関数２００は、たとえば、値２０５（Ａ_Ｖ）および２０６（Ａ_Ｖ・Ｇ_{ＰＥＡＫＩＮＧ}）を取ることができる。

図３は、光送信機３００で使用される発光ダイオード３１０を駆動するための発光ダイオード駆動回路３０１の可能なアーキテクチャの他の例を示す。

図１の例示的な発光ダイオード駆動回路１０１と同様、駆動回路またはドライバ３０１は、たとえば、発光ダイオード３１０の線形変調のために入力信号３０６を出力信号３０９に線形変換するように構成された高速トランスコンダクタンスアンプ３１４を含む高速信号経路３０２を含み得る。

駆動回路３０１はさらに、入力信号３０６の低周波成分に応じて、たとえば、入力信号振幅に応じて、トランスコンダクタンス３１５（Ｇ_Ｍ）を生成するように構成し得る低周波制御経路３０３を含み得る。

さらに、低周波信号経路３０３は、低周波制御経路３０３によって生成されたトランスコンダクタンス３１５に基づいて高速トランスコンダクタンスアンプのトランスコンダクタンス３１６を制御するように構成し得る。

また、入力信号３０６は、差動入力信号、たとえば、２つの電圧入力の差によって、たとえば、反転入力３０８の電圧（Ｖ_ＩＮ）と非反転入力３０７の電圧（Ｖ_ＩＰ）との差によって定められる、差動電圧入力信号（Ｖ_{ＤＩＦＦ，ＩＮ}）であってもよい。

高速信号経路３０２はさらに、ゲイン、たとえばＧ_ＨＳを差動入力信号３０６に与えることにより信号３１８（Ｖ_ＤＩＦＦ）を生成するための高速差動入力信号コンディショナ３１１を含み得る。

また、低速制御経路３０３はさらに、入力信号３０６の振幅に応じて信号３１７（Ｖ_ＡＭＰ）を生成するように構成し得る低周波入力信号振幅推定器３１２を含み得る。例として、ゲイン、たとえばＧ_ＤＣを推定または検出された入力信号振幅Ｖ_{ＡＭＰ，ＥＳＴＩＭＡＴＯＲ}に与えることができる。

しかしながら、図１のドライバ１０１と比較して、さらに駆動回路３０１はプリエンファシスブロック３２３を含み得る。

例示的なプリエンファシスブロック３２３は、入力信号に対し高速ゲインを用いてプリエンファシスを与えるための高速ブロック３２４を含み得る。低速レプリカブロック３２５は低周波入力信号振幅推定器３１２によって生成された信号に低周波ゲインを与えることができ、高速ゲインの値は、低周波ゲインの値にマッチングまたは比例し得る。

さらに、低周波制御経路３０３は、低速レプリカブロック３２５によって生成された信号３２６（Ｖ_{ＡＭＰ，ＰＥ}）に応じてトランスコンダクタンス３１５を生成するように構成された低周波制御回路３１３を含み得る。

低周波制御回路３１３はさらに、低速レプリカブロック３２５からの信号３２６に応じて低周波制御回路３１３によって生成されたトランスコンダクタンス３１５に基づいて高速トランスコンダクタンスアンプ３１４のトランスコンダクタンス３１６を制御するように構成し得る。

また、低速制御回路３１３によって生成されたトランスコンダクタンス３１５に基づく高速トランスコンダクタンスアンプ３１４のトランスコンダクタンス３１６の制御は、たとえば、概ね先に述べた通りである制御法則に基づき得る。

低周波制御回路３１３はまた、たとえば、低速トランスコンダクタンスアンプ３１９と比例積分コントローラ３２０とを含み得る。

変調された電流（Ｉ_{ＭＯＤＵＬＡＴＥＤ}）、すなわち、たとえばＬＥＤ３１０を流れる発光ダイオードの線形変調のための出力信号３０９は、アンプのトランスコンダクタンス３１６（Ｇ_Ｍ）に比例してもよく、差動電圧入力信号Ｖ_{ＤＩＦＦ，ＩＮ}に比例してもよく、または、本明細書に示すように高速差動入力信号コンディショナを適用する場合は、プリエンファシス関数は調整されプリエンファシスされた信号３２７（Ｖ_{ＤＩＦＦ，ＰＥ}）に比例してもよい。

たとえば、線形変調された電流（Ｉ_{ＭＯＤＵＬＡＴＥＤ}）は次のように表わすことができる。

Ｉ_{ＭＯＤＵＬＡＴＥＤ}＝Ｇ_Ｍ・Ｖ_ＤＩＦＦ
さらに、それに加えてバイアス電流（Ｉ_ＢＩＡＳ）がＬＥＤ３１０を流れてもよく、そうすると、ＬＥＤを流れる総電流１２１（Ｉ_ＬＥＤ）は、これも先に示したように次のように表わすことができる。

Ｉ_ＬＥＤ＝Ｉ_{ＭＯＤＵＬＡＴＥＤ}＋Ｉ_ＢＩＡＳ
示されている例示的な発光ダイオード駆動回路３０１のアーキテクチャは、入力信号３０６を受け高速差動入力信号コンディショナ３１１と低周波入力信号振幅推定器３１２とを含み得る入力信号コンディショナブロック３０４を含むと説明することもできる。

さらに、示されている例示的な発光ダイオード駆動回路３０１のアーキテクチャは、高速トランスコンダクタンスアンプ３１４と低周波制御回路３１３とを含み得るトランスコンダクタンスアンプブロック３０５を含み得る。低周波制御回路３１３は、高速トランスコンダクタンスアンプ３１４のトランスコンダクタンス３１６を制御するように構成し得る。

プリエンファシスブロック３２３は、たとえば示されているように、入力信号コンディショナブロック３０４とトランスコンダクタンスアンプブロック３０５との間に配置されていてもよい。

図４は、プリエンファシスを伴う例示的な発光ダイオード駆動回路における例示的な信号の流れ４００、たとえば、図３の発光ダイオード駆動回路３０１と同様または同一のプリエンファシスを伴う例示的な発光ダイオード駆動回路で発生し得る信号の流れを示す。

たとえば、経時変化する差動電圧入力信号４０１は、発光ダイオード駆動回路（図示せず）の低周波制御経路４０８および高速信号経路４０７への入力として供給し得る。

低周波制御経路４０８の一部または全体の電圧信号および／またはトランスコンダクタンスは、たとえば、本質的に平坦で安定したものであってもよい。

言換えると、低周波入力信号振幅推定器における電圧信号４０２ａおよび／または低速レプリカブロック（図示せず）における電圧信号４０３ａおよび／または低速／低周波制御回路（図示せず）におけるトランスコンダクタンス信号４０４ａは、時間が経過しても事実上一定であってもよい。

これに対し、高速信号経路４０７の電圧信号は、入力信号４０１に応じて比例的に変化し、すなわち、高速差動入力信号コンディショナ（図示せず）における電圧信号４０２ｂおよび／または高速プリエンファシスブロック（図示せず）における電圧信号４０３ｂは、入力信号４０１に応じて比例的に変化し、結果として、高速トランスコンダクタンスアンプ（図示せず）の例示的な線形変調された電流出力信号４０４ｂになってもよい。

完璧を期すために、例示的な、結果として生じるＬＥＤ（図示せず）を流れる総電流の時系列４０５が、プリエンファシスを伴う例示的な発光ダイオード駆動回路によって駆動されたときのＬＥＤの光強度出力の例示的な時系列４０６とともに、示されている。

図５は、高速信号経路において生じ得るオフセットを訂正するために光較正（図示せず）によって高速信号に適用し得る例示的な較正関数５００を示し、たとえば、較正ブロックは、高速トランスコンダクタンスアンプ（図示せず）において実現することができる。

図６は、光送信機６００で使用される発光ダイオード駆動回路６０１のさらなる例示的な概略アーキテクチャを示す。

示されているアーキテクチャは、ほとんどの部分が図３に示される例示的な発光ダイオード駆動回路３０１と同様または同一である、すなわち、参照番号６００〜６２７で示される回路および光送信機の構成要素は、図３の参照番号３００〜３２７によって示される回路および光送信機の構成要素と同様または同一であってもよい。

しかしながら、示されている発光ダイオード駆動回路６０１はさらに、高速信号経路６０２において発生し得るオフセットを訂正するための、たとえば、高速信号経路６０２の構成要素における局所的なプロセス変動から発生し得るオフセットを訂正するための、例示的なオフセット較正ブロック６２８を有する。

例示的なオフセット較正ブロック６２８は、たとえば、高速トランスコンダクタンスアンプ６１４に収容されていてもよい。

較正ブロック６２８はしたがって、先に述べたように比例積分（ＰＩ）コントローラ６２９を含み得る。

図７は、発光ダイオード駆動回路に対する差動電圧入力信号７０２を与えるために、発光ダイオード駆動回路の入力終端７０１に対して入力信号たとえば通信信号を与えるために使用し得る電流ステアリングデジタルアナログ変換器（ＤＡＣ）７００の一例を示す。

本明細書において、差動入力信号振幅Ｖ_{ＡＭＰ，ＩＮ}およびコモンモード入力信号Ｖ_ＣＭは以下の厳密な関係に従い得る。

そうすると、ＤＡＣフルスケール電流Ｉ_ＦＣの変動および発光ダイオード駆動回路またはＤＡＣ終端抵抗器Ｒ_{ＴＥＲＭ，ＤＡＣ}の変動は、コモンモード信号および差動信号ゲイン双方に対して同じ影響を有し得る。

図８は、高速入力信号コンディショナ８０３と低周波入力信号振幅推定器８０４とを含み、図７に示される入力終端７０１と同様または同一であってもよい入力終端８０１から差動電圧入力信号８０２が与えられる、入力信号コンディショナブロック８００の概略アーキテクチャの一例を示す。

たとえば、ＰＭＯＳ（ｐチャネル金属酸化膜半導体）電界効果トランジスタもしくはＣＭＯＳ（相補型金属酸化膜半導体）電界効果トランジスタのソースフォロワ構成、または、ＤＡＣステアリングがドレイン電流の場合はＮＭＯＳすなわちｎチャネル金属酸化膜半導体電界効果トランジスタ）、または、より一般的には、高速差動入力信号コンディショナ８０３におけるユニティバッファは、以下の電圧によって、かつ以下のゲインを与えることによって、入力終端インピーダンスを分離することができ、電圧レベル信号を高める（減じる）ことができる。
上記電圧は以下の通りである。

式中、
Ｖ_ＧＳはＣＭＯＳトランジスタのゲート−ソース電圧、
Ｖ_ＴＨはＣＭＯＳトランジスタのしきい値電圧、
Ｉ_{ＰＯＬＡＲ，ＨＳ}は高速入力信号コンディショナバッファのＣＭＯＳトランジスタを流れる分極電流、
μは電荷キャリアの移動度、
Ｃ_ＯＸはＣＭＯＳトランジスタのゲート酸化膜容量、
ＷおよびＬはそれぞれＣＭＯＳトランジスタの幅および長さである。
上記ゲインは以下の通りである。

式中、
ｇ_ｍは、ＣＭＯＳトランジスタにおけるゲート−ソース電圧に関連する小信号トランスコンダクタンスであり、
ｇ_ｍｂは、ＣＭＯＳトランジスタにおけるバルク−ソース電圧に関連する小信号トランスコンダクタンスである。

低周波制御経路の低周波入力信号振幅推定器８０４における対応するレプリカユニディバッファと、２つの抵抗器とを用いることにより、以下のように、入力信号振幅との厳密な関係を保つ入力信号コモンモード電圧検出器（Ｖ_ＣＭ）に基づいて推定入力信号振幅を生成することができる。

図９は、高速入力信号コンディショナ９０３と低周波入力信号振幅推定器９０４とを含み、図７に示される入力終端７０１と同様または同一であってもよい入力終端９０１から差動電圧入力信号９０２が与えられる、入力信号コンディショナブロック９００の概略アーキテクチャの他の例を示す。

高速信号経路の高速差動入力信号コンディショナ９０３は、たとえば、負のフィードバックを伴う少なくとも１つのオペアンプ（ｏｐａｍｐ）９０５を含み得る。

また、低周波入力信号振幅推定器９０４は、負のフィードバックを伴う少なくとも１つのオペアンプ９０６を含み得る。

よって、たとえば、高速信号経路のゲインＧ_ＨＳおよび低速／低周波制御経路のゲインＧ_ＤＣは以下の通りであってもよい。

式中、Ｒ_１およびＲ_２は抵抗でありｆ_{ＲＥＰＬＩＣＡ}はスケールファクタである。
言換えると、低周波入力信号振幅推定器９０４におけるフィードバック抵抗器は、高速差動入力信号コンディショナ９０３におけるフィードバック抵抗器のｆ_{ＲＥＰＬＩＣＡ}倍になるように設計することができる。

低周波入力信号振幅推定器９０４についてより大きな構成要素の使用を選択することにより、低周波入力信号振幅推定器９０４の精度およびマッチングを改善し消費電力を低減することができる。

それでもなお、低周波入力信号振幅推定器９０４および高速差動入力信号コンディショナ９０３における抵抗器は、たとえば、すべてのＰＶＴ条件についてマッチングを改善できるようにするために、同一のフォームファクタを有していてもよい。

同一のコモンモードフィードバック（ＣＭＦＢ）回路９０７、９０８を、マッチングの改善のために、高速信号経路および低周波経路のオペアンプで用いてもよい。

さらに、Ｒ_１として、ＬＥＤドライバ入力終端抵抗Ｒ_{ＴＥＲＭ，ＤＲＩＶＥＲ}よりも大きいものを選択することにより、ドライバ入力終端インピーダンスがＲ_１の影響を受けないようにすることができる。

また、より大きなＲ_１は特に、上記概要で述べたようにコモンモード入力電圧の誤差を減じることができる。

図１０は、入力信号１００３に対し高速ゲインを用いてプリエンファシスを与えるための高速プリエンファシスブロック１００１と、制御信号経路の信号に低周波ゲインを与える低速レプリカブロック１００２とを含むプリエンファシスブロック１０００の例示的なアーキテクチャを示し、高速ゲインの値は低速ゲインの値にマッチングまたは比例する。

よって、制御信号経路の信号は、任意で、低周波入力信号振幅推定器（図示せず）によって生成されたものであってもよい。

入力信号１００３は差動電圧入力信号であってもよく、入力信号１００３は、たとえば高速差動入力信号コンディショナおよび／または低周波入力信号振幅推定器（図示せず）を介して先に入力信号調整を受けたものであってもよい。

例示的なプリエンファシスブロック１００１は、たとえば、入力信号コンディショナブロック（図示せず）とは別に配置されてもよく、または、上記／あるプリエンファシスブロックを入力信号コンディショナブロックと組合わせて消費電力を低減してもよい。

プリエンファシスブロックは、高速プリエンファシスブロック１００１および低速レプリカブロック１００２双方における負のフィードバックを伴うオペアンプ（ｏｐａｍｐ）の使用、すなわち、高速プリエンファシスブロック１００１における高速オペアンプ１００４およびコモンモードフィードバック（ＣＭＦＢ）回路１００６と、低速レプリカブロック１００２における低速オペアンプ１００５およびコモンモードフィードバック（ＣＭＦＢ）回路１００７の使用に基づいていてもよく、コモンモードフィードバック（ＣＭＦＢ）回路１００６、１００７は同じ種類であってもよい。

この例において、ゼロ／極位置および高周波ゲインはしたがって、全体的に十分に制御されプロセス変動がほんのわずかである受動素子（Ｃ_１，Ｃ_２およびＲ_１，Ｒ_２）のみに依存する。

低速プリエンファシスレプリカブロック１００２において、同じゲインを以下のようにして得ることができる。

図１１は、高速トランスコンダクタンスアンプ１１０１と低周波制御回路１１０２とを含む可能なトランスコンダクタンスアンプブロック１１００の例示的なアーキテクチャを示す。

高速トランスコンダクタンスアンプ１１０１は、シングルエンドであってもよい、すなわち信号出力１１０８を有してもよい。

可能なトランスコンダクタンスアンプブロックの例示的なアーキテクチャはしたがって、電源ＶＤＤ１１０４に接続されたＬＥＤ１１０３から電流を引くのに特に適している。同じ原理を適用して電流を接地（ＧＮＤ）に接続されたＬＥＤに与えることもできる。

トランスコンダクタンスの値Ｇ_Ｍは、信号Ｇ_Ｍ−制御（ＧＭ−ｃｏｎｔｒｏｌ）１１０５によって、すなわち、高速トランスコンダクタンスアンプ１１０１のトランスコンダクタンスを制御するように構成された低周波消光比制御回路１１０２によって変化させることができる。

この制御信号１１０５は、たとえば、入力ペア電流分極を変化させる、または、縮退した入力ペアの縮退抵抗を変化させることができる。Ｇ_Ｍの他の制御方法も可能である。たとえば、コモンソース段のコモンモード入力電圧を変化させることにより、Ｇ_Ｍの制御方法を提供することも可能である。

低周波制御回路１１０２は、比例トランスコンダクタンスＧ_Ｍ／ｆ_{ＲＥＰＬＩＣＡ，ＥＲ}を有する高速トランスコンダクタンスアンプ１１０１のレプリカであってもよく、Ｇ_Ｍ−cｃｏｎｔｒｏｌ信号１１０５によりフィードバックループにおいて制御されてもよい。

低周波制御回路１１０２は、たとえば、その帯域幅をキャパシタＣ_{ＬＡＲＧＥ}１１０７によって定義できる高直流（ＤＣ）ゲインＡ_{Ｖ，ＥＲ，ＰＩ ＣＯＮＴＲＯＬ}アンプ１１０６を用いる、比例積分（ＰＩ）コントローラを含み得る。

図１２は、高速トランスコンダクタンスアンプ１２０１と低周波制御回路１２０２とを含む可能なトランスコンダクタンスアンプブロック１２００の他の例示的なアーキテクチャを示す。

トランスコンダクタンスアンプブロック１２００は、ほとんどの部分がトランスコンダクタンスアンプブロック１１００と同様または同一であってもよい、すなわち、参照番号１２０１〜１２０７で示される構成要素は、図１１のトランスコンダクタンスアンプブロック１１００の参照番号１１０１〜１１０７で示されるものと同様または同一であってもよい。

しかしながら、示されている高速トランスコンダクタンスアンプ１２０１は、全差動バージョンで実現されてもよい、すなわちダブルエンドであってもよい、すなわち差動出力１２０８を有していてもよい。

このような可能な全差動高速トランスコンダクタンスアンプ１２０１はしたがって、発光ダイオード１２０３を流れる電流と値は同一であるが方向が逆の電流がＬＥＤの等価低周波インピーダンスを複製できるダミー抵抗１２０９も流れるように、構成することができる。

これにより、特に電源電圧変動除去比（ＰＳＲＲ）を改善することができる。
図１３は、低周波制御回路（図示せず）によって制御される可能なトランスコンダクタンスアンプ１３００の他の例示的なアーキテクチャを示す。

上述の概要で述べたように、高速信号経路において生じ得るオフセットを補正するための較正ブロック（オフセット較正ブロック）１３０１を、図示のように高速トランスコンダクタンスアンプの入力１３０２において、または、高速トランスコンダクタンスアンプの内部の後の段において実現することも可能である。

高速差動信号におけるオフセットを除去するための較正ブロック１３０１は、その帯域幅をキャパシタＣ_{ＬＡＲＧＥ}１３０３によって定義できる高直流（ＤＣ）ゲインＡ_{Ｖ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ ＣＯＮＴＲＯＬ}アンプ１３０４を用いて実現される比例積分（ＰＩ）コントローラを含み得る。

ｆ_{ＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮ}＜ｆ_{ＭＩＮ，ＳＩＧＮＡＬ}を満たすために、Ａ_{Ｖ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ ＣＯＮＴＲＯＬ}アンプ１３０４の帯域幅を制限することができる。十分に低いｆ_{ＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮ}は、たとえば、１つ以上の十分に大きなキャパシタＣ_{ＬＡＲＧＥ}を用いることによって得ることができる。

例示した発光ダイオード駆動回路のための電子構成要素またはブロックまたは回路、たとえば、高速トランスコンダクタンスアンプ、低周波制御回路、高速（差動）入力信号コンディショナ、および低周波入力信号振幅推定器は、すべて相互に互換性があり、他の順序および／または他の組合わせで配置されていてもよい。

たとえば、光プリエンファシスブロックは、トランスコンダクタンスアンプブロックの前または入力信号コンディショナブロックの前に配置されてもよい。

図１４は、光送信機１４０１と、光ファイバリンク１４０２たとえばプラスチックファイバと、光受信機１４０３とを含む光通信システム１４００を例示する。

この例示的な光通信システム１４００において、発光素子、たとえば光送信機の発光ダイオード（ＬＥＤ）１４０６は、受光素子すなわち光受信機１４０３に光信号を案内するたとえばプラスチックファイバである光ファイバリンク１４０２に与えられる光信号を出力し、この光をたとえばフォトダイオード１４０７が受ける。フォトダイオード１４０７が受けた光は光電流を生成し、この光電流は、たとえばトランスインピーダンスアンプ（ＴＩＡ）１４０８によって電圧出力信号１４０９に変換される。

さらに、例示的な光通信システム１４００において、例示的な入力電圧信号１４０５を受ける送信機１４０１は、上記発光ダイオード駆動回路の例示的なアーキテクチャに従い、発光ダイオード（ＬＥＤ）１４０６を駆動し制御する発光ダイオード駆動回路１４０４を含む。

完璧を期すために、上記発光ダイオード駆動回路の例示的なアーキテクチャ（複数のアーキテクチャ）は、ＭＯＳ（金属酸化物半導体）アーキテクチャに基づいた実装に限定されないことに注意されたい。先に例示した発光ダイオード駆動回路のアーキテクチャの設計は、他の技術、たとえばバイポーラ（バイポーラ接合トランジスタ技術）、ＢｉＣＭＯＳ（バイポーラ接合トランジスタ技術と相補型金属酸化膜半導体技術とを組合わせたもの）、ＧａＡｓ（ガリウムヒ素）に基づく技術等の他の技術にも対応し得る。

１４の図面を含む１４枚を添付する。

参照番号は以下の構成要素を特定する。
１００ 例示的な光送信機
１０１ 例示的な発光ダイオード駆動回路
１０２ 例示的な高速信号経路
１０３ 例示的な低周波制御経路／例示的な低速制御経路
１０４ 例示的な入力信号コンディショナ、例示的な入力信号コンディショナブロック
１０５ 例示的なトランスコンダクタンスアンプ、例示的なトランスコンダクタンスアンプブロック
１０６ 例示的な入力信号たとえば差動入力信号、差動電圧入力信号
１０７ 例示的な第１の電圧入力
１０８ 例示的な第２の電圧入力
１０９ 例示的な出力信号たとえば発光ダイオードを駆動するための変調された電流
１１０ 例示的な発光ダイオード（ＬＥＤ）
１１１ 例示的な高速差動入力信号コンディショナ
１１２ 例示的な低周波入力信号振幅推定器
１１３ 例示的な低周波制御回路
１１４ 例示的な高速トランスコンダクタンスアンプ
１１５ 例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
１１６ 高速トランスコンダクタンスアンプの例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
１１７ 低周波入力信号振幅推定器によって生成された例示的な信号
１１８ 高速差動入力信号コンディショナによって生成された例示的な信号
１１９ 例示的な低速トランスコンダクタンスアンプ
１２０ 低周波制御回路の例示的な比例積分コントローラ
１２１ ＬＥＤを流れる例示的な総電流
１２２ 例示的な光強度出力
１２３ 例示的なバイアス電流
２００ 例示的なプリエンファシス関数
２０１ 例示的な周波数軸
２０２ 例示的なゲイン軸
２０３ プリエンファシス関数の例示的なゼロ位置
２０４ プリエンファシス関数の例示的な極位置
２０５ ゼロ位置の前のプリエンファシス関数の例示的な値
２０６ 極位置の後のプリエンファシス関数の例示的な値
３００ 例示的な光送信機
３０１ 例示的な発光ダイオード駆動回路
３０２ 例示的な高速信号経路
３０３ 例示的な低周波制御経路／例示的な低速制御経路
３０４ 例示的な入力信号コンディショナ、例示的な入力信号コンディショナブロック
３０５ 例示的なトランスコンダクタンスアンプ、例示的なトランスコンダクタンスアンプブロック
３０６ 例示的な入力信号、たとえば差動入力信号、差動電圧入力信号
３０７ 例示的な第１の電圧入力
３０８ 例示的な第２の電圧入力
３０９ 例示的な出力信号、たとえば発光ダイオードを駆動するための変調された電流
３１０ 例示的な発光ダイオード（ＬＥＤ）
３１１ 例示的な高速差動入力信号コンディショナ
３１２ 例示的な低周波入力信号振幅推定器
３１３ 例示的な低周波制御回路
３１４ 例示的な高速トランスコンダクタンスアンプ
３１５ 例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
３１６ 高速トランスコンダクタンスアンプの例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
３１７ 低周波入力信号振幅推定器によって生成された例示的な信号
３１８ 高速差動入力信号コンディショナによって生成された例示的な信号
３１９ 例示的な低速トランスコンダクタンスアンプ
３２０ 低周波制御回路の例示的な比例積分コントローラ
３２１ ＬＥＤを流れる例示的な総電流
３２２ 例示的な光強度出力
３２３ 例示的なプリエンファシスブロック
３２４ 例示的な高速プリエンファシスブロック
３２５ 例示的な低速プリエンファシスレプリカブロック
３２６ 低速プリエンファシスレプリカブロックによって生成された例示的な信号
３２７ 高速プリエンファシスブロックによって生成された例示的な信号
４００ 例示的な発光ダイオード駆動回路における例示的な信号の流れの挙動
４０１ 例示的な時系列の例示的な差動入力信号
４０２ａ 低周波入力信号振幅推定器における例示的な時系列の電圧信号
４０２ｂ 高速差動入力信号コンディショナにおける例示的な時系列の電圧信号
４０３ａ 低速プリエンファシスレプリカブロックにおける例示的な時系列の電圧信号
４０３ｂ 高速プリエンファシスブロックにおける例示的な時系列の電圧信号
４０４ａ 低速／低周波制御回路における例示的な時系列のトランスコンダクタンス
４０４ｂ 高速トランスコンダクタンスアンプの例示的な時系列の出力信号
４０５ ＬＥＤを流れる例示的な時系列の電流
４０６ ＬＥＤの例示的な時系列の光強度出力
４０７ 例示的な高速信号経路
４０８ 例示的な低周波制御経路
５００ 例示的な較正関数
６００ 例示的な光送信機
６０１ 例示的な発光ダイオード駆動回路
６０２ 例示的な高速信号経路
６０３ 例示的な低周波制御経路／例示的な低速制御経路
６０４ 例示的な入力信号コンディショナ、例示的な入力信号コンディショナブロック
６０５ 例示的なトランスコンダクタンスアンプ、例示的なトランスコンダクタンスアンプブロック
６０６ 例示的な入力信号、たとえば差動入力信号、差動電圧入力信号
６０７ 例示的な第１の電圧入力
６０８ 例示的な第２の電圧入力
６０９ 例示的な出力信号、たとえば発光ダイオードを駆動するための変調された電流
６１０ 例示的な発光ダイオード（ＬＥＤ）
６１１ 例示的な高速差動入力信号コンディショナ
６１２ 例示的な低周波入力信号振幅推定器
６１３ 例示的な低周波制御回路
６１４ 例示的な高速トランスコンダクタンスアンプ
６１５ 例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
６１６ 高速トランスコンダクタンスアンプの例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
６１７ 例示的な信号によって生成された低周波入力信号振幅推定器
６１８ 例示的な信号によって生成された高速差動入力信号コンディショナ
６１９ 例示的な低速トランスコンダクタンスアンプ
６２０ 低周波制御回路の例示的な比例積分コントローラ
６２１ ＬＥＤを流れる例示的な総電流
６２２ 例示的な光強度出力
６２３ 例示的なプリエンファシスブロック
６２４ 例示的な高速プリエンファシスブロック
６２５ 例示的な低速プリエンファシスレプリカブロック
６２６ 例示的な信号によって生成された低速プリエンファシスレプリカブロック
６２７ 例示的な信号によって生成された高速プリエンファシスブロック
６２８ 例示的な較正ブロック／オフセット較正ブロック
６２９ 例示的な比例積分（ＰＩ）コントローラ
７００ 例示的なデジタルアナログ変換器（ＤＡＣ）
７０１ 発光ダイオード駆動回路の例示的な入力終端／ＬＥＤドライバ入力終端インピーダンス
７０２ 例示的な差動電圧入力信号（Ｖ＿（ＡＭＰ，ＩＮ））
８００ 例示的な入力信号コンディショナブロック
８０１ 発光ダイオード駆動回路の例示的な入力終端／ＬＥＤドライバ入力終端インピーダンス
８０２ 例示的な差動電圧入力信号（Ｖ＿（ＡＭＰ，ＩＮ））
８０３ 例示的な高速入力信号コンディショナ／高速差動ｉｎｐｕｔ
信号コンディショナ
８０４ 例示的な低周波入力信号振幅推定器／ＤＣ入力信号振幅推定器
９００ 例示的な入力信号コンディショナブロック
９０１ 発光ダイオード駆動回路の例示的な入力終端／ＬＥＤドライバ入力終端インピーダンス
９０２ 例示的な差動電圧入力信号（Ｖ＿（ＡＭＰ，ＩＮ））
９０３ 例示的な高速入力信号コンディショナ／高速差動入力信号コンディショナ
９０４ 例示的な低周波入力信号振幅推定器／ＤＣ入力信号振幅推定器
９０５ 例示的な高速オペアンプ
９０６ 例示的な低速オペアンプ
９０７ 高速入力信号コンディショナにおける例示的なコモンモードフィードバック（ＣＭＦＢ）回路
９０８ 低周波入力信号振幅推定器における例示的なコモンモードフィードバック（ＣＭＦＢ）回路
１０００ 例示的なプリエンファシスブロック
１００１ 例示的な高速プリエンファシスブロック／高速プリエンファシス回路
１００２ 例示的な低速プリエンファシスレプリカブロック／ＤＣプリエンファシスレプリカ回路／低速プリエンファシスレプリカブロック
１００３ 例示的な入力信号
１００４ 例示的な高速オペアンプ
１００５ 例示的な低速オペアンプ
１００６ 高速プリエンファシスブロックにおける例示的なコモンモードフィードバック（ＣＭＦＢ）回路
１００７ 低速プリエンファシスレプリカブロックにおける例示的なコモンモードフィードバック（ＣＭＦＢ）回路
１１００ 例示的なトランスコンダクタンスアンプブロック
１１０１ 例示的な高速トランスコンダクタンスアンプ
１１０２ 例示的な低周波制御回路／直流（ＤＣ）消光比回路
１１０３ 例示的な発光ダイオード（ＬＥＤ）
１１０４ 例示的な電源ＶＤＤ
１１０５ 例示的な制御信号／トランスコンダクタンス制御信号／トランスコンダクタンス
１１０６ 例示的な高直流（ＤＣ）ゲインアンプ
１１０７ 例示的なキャパシタ
１１０８ 高速トランスコンダクタンスアンプの例示的なシングルエンド／シングル出力
１２００ 例示的なトランスコンダクタンスアンプブロック
１２０１ 例示的な高速トランスコンダクタンスアンプ
１２０２ 例示的な低周波制御回路／直流（ＤＣ）消光比回路
１２０３ 例示的な発光ダイオード（ＬＥＤ）
１２０４ 例示的な電源ＶＤＤ
１２０５ 例示的な制御信号／トランスコンダクタンス制御信号／トランスコンダクタンス
１２０６ 例示的な高直流（ＤＣ）ゲインアンプ
１２０７ 例示的なキャパシタ
１２０８ 高速トランスコンダクタンスアンプの例示的な全差動出力
１２０９ 例示的なダミー抵抗
１３００ 例示的な高速トランスコンダクタンスアンプ
１３０１ 例示的な較正ブロック（オフセット較正ブロック）
１３０２ 例示的な高速トランスコンダクタンスアンプ入力
１３０３ 例示的なキャパシタ
１３０４ 例示的な高直流（ＤＣ）ゲインアンプ
１４００ 例示的な光通信システム
１４０１ 例示的な光送信機
１４０２ 例示的な光ファイバリンク
１４０３ 例示的な光受信機
１４０４ 例示的な発光ダイオード駆動回路
１４０５ 例示的な入力信号、たとえば電圧信号
１４０６ 例示的な発光ダイオード
１４０７ 例示的な受光素子、たとばフォトダイオード
１４０８ 例示的なトランスインピーダンスアンプ（ＴＩＡ）
１４０９ 例示的な出力信号、たとえば光通信システムの電圧出力信号

Claims (14)

1. 光送信機（１００，３００，６００）において使用される発光ダイオード駆動回路（１０１，３０１，６０１）であって、
   発光ダイオード（１１０，３１０，６１０，１２０３）の線形変調のために入力信号（１０６，３０６，６０６）を出力電流信号（１０９，３０９，６０９）に線形変換するように構成された高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）を含む高速信号経路（１０２，３０２，６０２）と、
   入力信号（１０６，３０６，６０６）の低周波成分に応じて第１のトランスコンダクタンス（１１５，３１５，６１５）を生成するように構成された低周波制御経路（１０３，３０３，６０３）とを備え、
   前記低周波制御経路（１０３，３０３，６０３）は、前記第１のトランスコンダクタンス（１１５，３１５，６１５）に基づいて、前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）の第２のトランスコンダクタンス（１１６，３１６，６１６）を制御するように構成されている、発光ダイオード駆動回路（１０１，３０１，６０１）。
2. 前記入力信号（１０６，３０６，６０６）は差動入力信号であり、
   前記高速信号経路（１０２，３０２，６０２）は、ゲインを前記差動入力信号に与えるおよび／または前記入力信号（１０６，３０６，６０６）のコモンモードに適合させた信号を、前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）に出力するための高速差動入力信号コンディショナ（１１１，３１１，６１１，８０３，９０３）をさらに含む、請求項１に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
3. 前記低周波制御経路（１０３，３０３，６０３）は、
   前記入力信号（１０６，３０６，６０６）の振幅に応じて信号（１１７，３１７，６１７）を生成するように構成された低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）と、
   前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）によって生成された前記信号（１１７，３１７，６１７）に応じて第１のトランスコンダクタンス（１１５，３１５，６１５）を生成するように構成された低周波制御回路（１１３，３１３，６１３，１１０２，１２０２）とをさらに含み、
   前記低周波制御回路（１１３，３１３，６１３，１１０２，１２０２）は、前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）によって生成された前記信号（１１７，３１７，６１７）に応じて前記低周波制御回路（１１３，３１３，６１３，１１０２，１２０２）によって生成された前記第１のトランスコンダクタンス（１１５，３１５，６１５）に基づいて、前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）の前記第２のトランスコンダクタンス（１１６，３１６，６１６）を制御するように構成されている、請求項２に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
4. 前記低周波制御回路（１１３，３１３，６１３，１１０２，１２０２）は、前記信号（１１７，３１７，６１７）を入力する低速トランスコンダクタンスアンプ（１１９，３１９，６１９）と、前記低速トランスコンダクタンスアンプ（１１９，３１９，６１９）の出力を受けて前記第１のトランスコンダクタンス（１１５，３１５，６１５）を出力する比例積分コントローラ（１２０，３２０，６２０）とを含む、請求項３に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
5. 前記発光ダイオード駆動回路（１０１，３０１，６０１）は、不変分極電流によって前記発光ダイオード（１１０，３１０，６１０，１１０３，１２０３）の消光比および分極を一定に保つように構成されている、請求項１〜４のいずれか一項に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
6. プリエンファシスブロック（３２３，６２３，１０００）をさらに備え、
   前記プリエンファシスブロック（３２３，６２３，１０００）は、
   前記高速差動入力信号コンディショナ（１１１，３１１，６１１，８０３，９０３）と前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）との間に接続され、前記入力信号（１０６，３０６，６０６）に対し高速ゲインを用いてプリエンファシスを与えるための高速プリエンファシスブロック（３２４，６２４，１００１）と、
   前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）と前記低周波制御回路（１１３，３１３，６１３，１１０２，１２０２）との間に接続され、前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）によって生成された信号に低周波ゲインを与える低速レプリカブロック（３２５，６２５，１００２）とを含み、
   前記高速ゲインの値は、前記低周波ゲインの値にマッチングまたは比例する、請求項３または４に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
7. 前記プリエンファシスブロック（３２３，６２３，１０００）は、前記高速差動入力信号コンディショナ（１１１，３１１，６１１，８０３，９０３）および前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）を含む入力信号コンディショナ（１０４，３０４，６０４）と、前記低周波制御回路（１１３，３１３，６１３，１１０２，１２０２）および前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）とを含むトランスコンダクタンスアンプ（１０５，３０５，６０５）とが組合わされて１つのブロックを形成し、
   前記高速差動入力信号コンディショナ（１１１，３１１，６１１，８０３，９０３）は前記高速プリエンファシスブロック（３２４，６２４，１００１）と統合され、前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）は前記低速レプリカブロック（３２５，６２５，１００２）と統合されている、請求項６に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
8. 前記高速信号経路（１０２，３０２，６０２）において生じ得るオフセットを補正するための較正ブロック（６２８）をさらに備え、前記較正ブロック（６２８）は、前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）内で実現されている、請求項１〜７のいずれか一項に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
9. 前記高速差動入力信号コンディショナ（１１１，３１１，６１１，８０３，９０３）はユニティバッファと２つの抵抗器とを含み、および／または前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）はユニティバッファと２つの抵抗器とを含む、請求項３、４、６および７のいずれか一項に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
10. 前記高速差動入力信号コンディショナ（１１１，３１１，６１１，８０３，９０３）は負のフィードバックを伴う少なくとも１つのオペアンプ（９０５）を含み、および／または前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）は負のフィードバックを伴う少なくとも１つのオペアンプ（９０６）を含む、請求項３、４、６および７のいずれか一項に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
11. 前記プリエンファシスブロック（３２３，６２３，１０００）は負のフィードバックを伴う少なくとも１つのオペアンプ（１００４）を含む、請求項６または７に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
12. 前記発光ダイオード（１１０，３１０，６１０，１２０３）を流れる電流と値は同じであるが方向が逆の電流がダミー抵抗（１２０９）にも流れるように構成された、シングルエンドの前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）または全差動の前記高速トランスコンダクタンスアンプ（１１４，３１４，６１４，１１０１，１２０１）と、
    シングルエンドの低速トランスコンダクタンスアンプおよび比例積分コントローラを含む前記低周波制御回路（１１３，３１３，６１３，１１０２，１２０２）とを備える、請求項３、４、６、７および９〜１１のいずれか一項に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
13. 前記低周波入力信号振幅推定器（１１２，３１２，６１２，８０４，９０４）は、エンベロープ検出器および／または二乗平均平方根値検出器および／またはコモンモード電圧検出器を含む、請求項３、６、７、９および１０のいずれか一項に記載の発光ダイオード駆動回路（１０１，３０１，６０１）。
14. 少なくとも１つの発光ダイオード（１１０，３１０，６１０，１１０３，１２０３）と、
    請求項１〜１３のいずれか一項に記載の少なくとも１つの発光ダイオード駆動回路（１０１，３０１，６０１）とを備える、光通信システムにおいて使用される光送信機。