JP6662380B2 - 記録ヘッドの駆動回路及び画像記録装置 - Google Patents

Description

この発明は、記録ヘッドの駆動回路及び画像記録装置に関する。

従来、複数の記録素子を配列して当該複数の記録素子を各々動作させることで記録媒体上に画像を記録する画像記録装置がある。画像記録装置としては、インクに圧力を加えて複数のノズルから吐出させるインクジェット記録装置がある。インクに圧力を加えてノズルから吐出させるための機構としては、インク流路（圧力室）の壁面に沿って圧電素子（ピエゾ素子）や振動板を設け、圧電素子に電圧を印加して変形させることでインク流路を圧縮変形させるピエゾ式のものと、インク流路に沿って抵抗素子を設け、当該抵抗素子に電流を流して発熱させてインク流路内のインクを加熱し、気泡を生じさせることでインクを圧縮させるサーマル式のものとが主に知られている。

このようにインク滴を適切な分量、形状及び速度で吐出させるためには、圧電素子や抵抗素子といった負荷要素に印加する駆動電圧波形が適切な形状である必要がある。このような駆動波形としては、矩形波や台形波が主に用いられており、インクジェット記録装置では、駆動波形データをアナログ変換して適宜増幅した上で負荷要素に印加している。

しかしながら、配列された記録素子を動作させる記録ヘッドで必要とされる電力は、デジタルデータの信号送受信に用いられる電力と比較して電圧及び電流が大きい。そして、このような電圧や電流の増幅回路には、種々のバイアス発生要因や出力波形を歪ませる要因が存在する。これに対し、特許文献１では、電流増幅回路で生じる電圧のずれや歪みの原因を予め見込んで補正を行った電圧波形データを出力する技術を開示している。

特許第４４３８３９３号公報

しかしながら、電圧のずれや電圧波形の歪みは、必ずしも定常的に発生するものではない。これらの発生有無や大きさは、回路の各素子や配線の温度などの条件に依存する。また、このような画像記録装置では、数多くの負荷の中からインクの吐出動作や非吐出動作に応じて選択された負荷に対して電力が供給されるので、選択された負荷の合計が大きく変化し得る。従って、電圧のずれや電圧波形の歪みを正確に反映した波形を得るには、これらのパラメーターを全て取得して補正値を算出する必要があり、制御が非常に煩雑になるという課題がある。

この発明の目的は、電圧波形の劣化を防ぎながら、記録ヘッドの負荷要素に対してより容易且つ安定して電力を供給することの出来る記録ヘッドの駆動回路及び画像記録装置を提供することにある。

本発明は、上記目的を達成するため、請求項１記載の発明は、
記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備え、
前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行い、
前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成する
ことを特徴としている。
請求項２記載の発明は、
記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
を備え、
前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部の入力へ負帰還させる
ことを特徴としている。
請求項３記載の発明は、
記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
前記駆動電圧信号の電流を２組のトランジスターのプッシュプル動作により増幅して出力信号として出力する電流増幅部と、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記２組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記２組のトランジスターにそれぞれ供給するバイアス発生部と、
を備え、
前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備え、
前記２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させる
ことを特徴としている。

請求項４記載の発明は、請求項３記載の記録ヘッドの駆動回路において、
前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部に負帰還させることを特徴としている。

請求項５記載の発明は、請求項２〜４の何れか一項に記載の記録ヘッドの駆動回路において、
前記帰還部は、低域通過部を備え、前記電圧増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴としている。

請求項６記載の発明は、請求項２〜４の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行うことを特徴としている。

請求項７記載の発明は、請求項１又は６記載の記録ヘッドの駆動回路において、
前記前段増幅部は、前記帰還信号に応じた差動増幅を行うことを特徴としている。

請求項８記載の発明は、請求項７記載の記録ヘッドの駆動回路において、
前記前段増幅部には、ＯＰアンプが用いられることを特徴としている。

請求項９記載の発明は、請求項６〜８の何れか一項に記載の記録ヘッドの駆動回路において、
前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴としている。

請求項１０記載の発明は、請求項１、６〜９の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、前記後段増幅部の電圧増幅率が前記前段増幅部の電圧増幅率よりも大きく定められていることを特徴としている。
請求項１１記載の発明は、請求項１０記載の記録ヘッドの駆動回路において、
前記後段増幅部は、２段階のエミッター接地増幅の組み合わせであり、当該２段階のエミッター接地増幅のうち前段は、増幅率が１であることを特徴としている。

請求項１２記載の発明は、請求項１〜１１の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されていることを特徴としている。
請求項１３記載の発明は、請求項１２記載の記録ヘッドの駆動回路において、
前記電圧増幅部は、直列に接続された第１抵抗素子及びキャパシターと、当該第１抵抗素子及びキャパシターに並列な第２抵抗素子とを有し、前記所定の基準周波数は、前記第１抵抗素子及び前記第２抵抗素子の合成抵抗により定められることを特徴としている。

請求項１４記載の発明は、請求項１、２、４〜１３の何れか一項に記載の記録ヘッドの駆動回路において、
前記電流増幅部は、２組のトランジスターのプッシュプル動作により電流増幅を行うことを特徴としている。

請求項１５記載の発明は、請求項１４記載の記録ヘッドの駆動回路において、
前記トランジスターには、バイポーラートランジスターが用いられることを特徴としている。

請求項１６記載の発明は、請求項１４又は１５記載の記録ヘッドの駆動回路において、
前記２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されていることを特徴としている。

請求項１７記載の発明は、請求項１６記載の記録ヘッドの駆動回路において、
前記ダーリントン接続は、インバーテッドダーリントン接続であることを特徴としている。

請求項１８記載の発明は、請求項１７記載の記録ヘッドの駆動回路において、
前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられていることを特徴としている。

請求項１９記載の発明は、請求項１４〜１８の何れか一項に記載の記録ヘッドの駆動回路において、
前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記２組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記２組のトランジスターにそれぞれ供給するバイアス発生部を備えることを特徴としている。

請求項２０記載の発明は、請求項３又は１９記載の記録ヘッドの駆動回路において、
前記バイアス発生部は、前記２組のトランジスターに各々対応したバイアス用トランジスターを有し、当該バイアス用トランジスターの前記動作電圧差を前記２組のトランジスターの前記バイアス電圧として前記駆動電圧信号に付加することを特徴としている。

請求項２１記載の発明は、請求項２０記載の記録ヘッドの駆動回路において、
前記プッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターに前記バイアス電圧を付加した電圧を供給する前記バイアス用トランジスターとは、熱結合されていることを特徴としている。

請求項２２記載の発明は、請求項２０又は２１記載の記録ヘッドの駆動回路において、
前記バイアス用トランジスター及び前記電流増幅部における前記トランジスターの少なくとも一部には、特性を揃えて製造されているものが用いられることを特徴としている。

請求項２３記載の発明は、請求項１９〜２２の何れか一項に記載の記録ヘッドの駆動回路において、
前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備えることを特徴としている。

請求項２４記載の発明は、請求項２３記載の記録ヘッドの駆動回路において、
前記２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させることを特徴としている。

請求項２５記載の発明は、請求項１〜２４の何れか一項に記載の記録ヘッドの駆動回路において、
デジタル／アナログ変換部を備え、
前記アナログ駆動波形信号は、入力された駆動波形に係るデジタル信号を前記デジタル／アナログ変換部によりアナログ変換して得られる
ことを特徴としている。

請求項２６記載の発明は、
請求項１〜２５の何れか一項に記載の記録ヘッドの駆動回路と、
前記記録ヘッドと、
前記記録ヘッドの駆動回路の動作を制御する制御部と、
を備えることを特徴とする画像記録装置である。

本発明に従うと、電圧波形の劣化を防ぎながら、記録ヘッドの負荷要素に対してより容易且つ安定して電力を供給することが出来るという効果がある。

本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。 駆動回路の構成を示すブロック図である。 電圧増幅部の回路構成を説明する図である。 バイアス電圧発生部の回路構成を示す図である。 電流増幅部の回路構成を示す図である。 フィードバック部の回路構成を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。

このインクジェット記録装置１（画像記録装置）は、インクジェットヘッドの駆動部１００と、インクジェットヘッド５０（記録ヘッド）と、搬送駆動部７１と、操作表示部７２と、通信部７３と、制御部８０と、バス９０などを備える。

駆動部１００は、駆動波形信号出力部１０と、デジタル／アナログ変換部２０（ＤＡＣ）と、駆動回路３０と、出力選択部４０と、を備え、インクジェットヘッド５０の各ノズルから適切なタイミングでインクを吐出させるための駆動電圧信号を選択されたノズルのアクチュエーター５１（負荷要素）に対して出力する。駆動波形信号出力部１０は、図示略の発振回路から入力されるクロック信号に同期してインクの吐出や非吐出（画像記録の中断や終了を含む）に応じた駆動波形のデジタルデータを出力する。ＤＡＣ２０は、このデジタルデータの駆動波形をアナログ信号に変換して入力信号Ｖｉｎ（アナログ駆動波形信号）として駆動回路３０へ出力する。

駆動回路３０は、入力信号Ｖｉｎをアクチュエーター５１の駆動電圧に応じた電圧値に増幅して駆動電圧信号Ｖｄを生成し、更に、アクチュエーター５１を流れる電流に応じて電流増幅を行った出力信号Ｖｏｕｔとして出力する。
出力選択部４０は、制御部８０から入力された形成対象画像の画素データに応じて出力信号Ｖｏｕｔの出力対象とされるアクチュエーター５１を選択する切替信号を出力する。

インクジェットヘッド５０は、複数のノズルを備え、これら複数のノズルの開口部がノズル面に所定のパターンで配列されて設けられている。インクジェットヘッド５０は、駆動部１００からの駆動信号に従って当該複数のノズルからインクを吐出させることで記録媒体上に画像を形成する。インクジェットヘッド５０は、複数のノズル（記録素子）において各々インク吐出動作に係るアクチュエーター５１を備える。アクチュエーター５１としては、ここでは、圧電素子が用いられる。この圧電素子が各ノズルへのインク流路に沿って設けられ、駆動回路３０から出力された駆動電圧が各々印加されることで変形して、インク流路内のインクにかかる圧力を変化させる。この圧力変化に応じて、インクは、適切な分量、速度及び液滴形状でノズルの開口部から吐出させる。

搬送駆動部７１は、画像形成前の記録媒体を給紙部から取得してインクジェットヘッド５０のノズル面に対向して配置させ、また、画像が形成された記録媒体をノズル面と対向する位置から排出させる。インクジェットヘッド５０が記録媒体を移動させながらインクを吐出させることで記録媒体の表面に画像を形成する場合には、搬送駆動部７１は、インクジェットヘッド５０からの駆動電圧信号や出力選択部４０による切替信号の出力にタイミングを合わせて記録媒体を搬送させる。搬送駆動部７１としては、例えば、円筒状のドラムや無端状ベルトの外周面上に記録媒体を載置するものが挙げられる。なお、給紙部から取得される記録媒体は、紙に限定されず、種々の記録媒体を使用することが出来る。例えば、布、セラミックス、及びプラスチック等を記録媒体として使用することが出来る。

操作表示部７２は、画像形成に係るステータス情報やメニューなどを表示させると共に、ユーザーからの入力操作を受け付ける。操作表示部７２は、例えば、液晶パネルによる表示画面及び当該液晶パネルのドライバーと、液晶画面上に重ねて設けられたタッチパネルを備え、ユーザーによりタッチ操作がなされた位置と操作の種別に応じた操作検出信号を制御部８０に出力する。操作表示部７２には、更にＬＥＤ（Light Emitting Diode）ランプや押しボタンスイッチなどが設けられていても良く、例えば、警告表示や、主電源の表示及び操作に用いられる。

通信部７３は、所定の通信規格に従って外部とのデータの送受信を行う。
通信規格としては、ＬＡＮ（Local Area Network）ケーブルを用いた通信に係るＴＣＰ／ＩＰ接続、無線ＬＡＮ（ＩＥＥＥ８０２．１１）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などの近距離無線通信（ＩＥＥＥ８０２．１５など）やＵＳＢ（Universal Serial Bus）接続など各種周知の方式を用いることが出来、通信部７３は、利用可能とする通信規格に係る接続端子及び通信接続に係るドライバーのハードウェア（ネットワークカード）などを備える。

制御部８０は、インクジェット記録装置１の全体動作を統括制御する。制御部８０は、ＣＰＵ８１（Central Processing Unit）と、ＲＡＭ８２（Random Access Memory）と、記憶部８３などを備える。ＣＰＵ８１は、インクジェット記録装置１の統括制御に係る各種演算処理を行う。ＲＡＭ８２は、ＣＰＵ８１に作業用のメモリー空間を提供し、一時データを記憶する。記憶部８３は、ＣＰＵ８１により実行される制御プログラムや設定データなどを記憶すると共に、形成対象の画像データを一時記憶する。記憶部８３は、ＤＲＡＭなどの揮発性メモリーとＨＤＤ（Hard Disk Drive）やフラッシュメモリーなどの不揮発性の記憶媒体とを備え、用途に応じて使い分けられる。

バス９０は、これらの各構成間を繋いでデータの送受信を行う通信経路である。

次に、駆動部１００の構成について詳しく説明する。
図２は、駆動部１００の機能構成を示すブロック図である。
なお、ここでは、アクチュエーター５１として抵抗素子とキャパシターとを直列接続して模式的に表示させているが、実際のアクチュエーター５１に応じて適宜並列接続されたり、コイル成分が含まれたりしても良い。

駆動波形信号出力部１０は、コントローラー１１と、記憶部１２などを備える。コントローラー１１は、クロック信号に同期して出力する駆動波形信号の駆動電圧変化に応じたデジタル値を記憶部１２から読み出して順次出力する。記憶部１２は、このインクジェット記録装置１で出力可能な駆動波形信号の波形パターンデータを保持する不揮発性メモリーである。このデジタル値がＤＡＣ２０でアナログ電圧値に変換され、連続的な電圧変化を伴うアナログ信号となる。

ＤＡＣ２０は、周知のデジタル／アナログ変換器であり、入力されるデジタル離散値のサンプリング周波数やビット数などに応じて必要に応じて当該離散値間を連続的に変化させる低域通過フィルターなどが設けられていて良い。

出力選択部４０は、クロック信号に同期して制御部８０から記録対象の画像データの各画素データを取得し、当該各画素データに応じた切替信号により、駆動回路３０からの出力信号の各アクチュエーター５１への出力可否を各々切り替えるスイッチング素子を備える。画素データは、特には限られないが、ここでは、インクの吐出有無のみを示す二値データであり、出力選択部４０では、同一のクロック周期内でインクの吐出動作が行われるラスター単位で保持されて、当該二値に応じてスイッチング素子のオンオフが切り替えられる。一つの駆動回路３０に対応するアクチュエーター５１及びスイッチング素子は、例えば、２５６個や１０２４個などであり、従って、オンされるスイッチング素子が多いほど、駆動回路３０からの出力信号が供給（印加）されるアクチュエーター５１の合計負荷が大きくなる。

直流電圧変換部６０は、電源電圧Ｖｄｄを安定した供給電圧ＶｐにＤＣ／ＤＣ変換して出力する。なお、ここでは、電源電圧Ｖｄｄは、供給電圧Ｖｐと等しくても良いが、アクチュエーター５１に出力される信号が歪まない範囲において可能な限り小さい値であることが好ましい。電源電圧Ｖｄｄと供給電圧Ｖｐが等しい場合には、直流電圧変換部６０が備えられていなくても良い。電源電圧Ｖｄｄは、図示略の外部電源から供給される。

駆動回路３０は、電圧増幅部３１と、バイアス電圧発生部３２（バイアス発生部）と、電流増幅部３３と、フィードバック部３４（帰還部）などを備え、ＤＡＣ２０から入力された駆動波形信号をアクチュエーター５１の駆動に適した電圧及び電流を出力可能に変換する。

電圧増幅部３１は、ＯＰアンプ（オペアンプ）を用いた前段増幅部３１１と、バイポーラートランジスターを用いた後段増幅部３１２とを備え、２段階（複数段階）の増幅により駆動電圧に増幅する。

図３は、電圧増幅部３１の回路構成を説明する図である。
ＤＡＣ２０から出力された入力信号Ｖｉｎは、前段増幅部３１１のＯＰアンプ３１１ａの非反転入力に入力される。また、ＯＰアンプ３１１ａの反転入力には、フィードバック部３４からの帰還信号が入力される。このように前段増幅部３１１により差動増幅が行われて出力電圧の安定化が図られる。ＯＰアンプ３１１ａで増幅された信号は、フィードバック部３４に送られると共に、後段増幅部３１２に送られる。

後段増幅部３１２は、ｎｐｎトランジスターＴｒ１１とｐｎｐトランジスターＴｒ１２とがそれぞれ供給電圧Ｖｐと接地電圧との間にエミッター接地で設けられることで、ＯＰアンプ３１１ａにより増幅された電圧信号を更に増幅する。ここでは、ｎｐｎトランジスターＴｒ１１での増幅率を１、即ち、電圧増幅を行わないこととして、抵抗素子Ｒ１１と抵抗素子Ｒ１２の抵抗値が互いに等しく設定される一方、これらの抵抗値が適切に設定されることで、出力電圧（ｎｐｎトランジスターＴｒ１１のコレクター電圧）の周波数特性の低下を抑える。ｐｎｐトランジスターＴｒ１２では、抵抗素子Ｒ１３と抵抗素子Ｒ１４の各抵抗値の比に応じて供給電圧Ｖｐと接地電圧との間で可能な範囲で電圧を増幅し、駆動電圧信号Ｖｄを出力させる。ここで、抵抗素子Ｒ１４には、直列接続された抵抗素子Ｒ１５とキャパシターＣ１１とが並列に接続され、入力された電圧信号のうち、抵抗素子Ｒ１４、Ｒ１５の合成抵抗で定まる基準周波数以上の高周波数の変動成分に対しては、エミッター接地側の抵抗値を抵抗素子Ｒ１４、Ｒ１５の合成抵抗に下げている。これにより、高周波数帯域での電圧増幅率は、低周波数帯域での電圧増幅率より高くなる。

ここで、本実施形態のインクジェット記録装置１では、後段増幅部３１２による電圧増幅率は、前段増幅部３１１による電圧増幅率よりも大きく（高く）設定される。即ち、後段増幅部３１２におけるエミッター接地によるバイポーラートランジスターを用いた増幅による電圧増幅率Ｇ２が、前段増幅部３１１におけるＯＰアンプ３１１ａを用いた電圧増幅率Ｇ１（フィードバック部３４による帰還の効果を含めたクローズドループゲインであって、ＯＰアンプ３１１ａへの入力電圧振幅に対する当該ＯＰアンプ３１１ａからの出力電圧振幅の倍率。駆動回路３０全体での電圧増幅率Ｖｏｕｔ／Ｖｉｎを電圧増幅率Ｇ２で除した値と等しくなる）よりも大きく設定されている。
このようにＯＰアンプ３１１ａの出力電圧が当該ＯＰアンプ３１１ａへの供給電圧に比して小さい振幅範囲となるように電圧増幅率Ｇ１を低く抑えることで、ＯＰアンプ３１１ａの出力信号の歪みを防ぎ、駆動回路３０の信号の安定化を図っている。一方で、後段増幅部３１２による電圧増幅率Ｇ２は、出力電圧が供給電圧Ｖｐに近い電圧振幅となるように定められることで、無駄に供給電圧Ｖｐを上げずに効率良く増幅を行うことが出来るが、この電圧増幅率Ｇ２を大きく取り過ぎると高周波数帯域におけるゲインが低下するので、上述のように高周波数帯域の電圧増幅率を上昇させることで波形を歪ませずに補うことが出来る範囲で当該後段増幅部３１２による電圧増幅率Ｇ２が設定され、残りが前段増幅部３１１により増幅される。バイポーラートランジスターには、高電圧及び高いスルーレートに対応するものが適宜選択される。この後段増幅部３１２以降の各構成で用いられるバイポーラートランジスターも同様である。高周波数帯域におけるゲインの確保には、当該バイポーラートランジスターの入力容量が小さいことが好ましい。

バイアス電圧発生部３２は、電圧増幅部３１で得られた駆動電圧信号Ｖｄに対し、電流増幅部３３で用いられるプッシュプル動作用の２つのトランジスターにそれぞれ入力させるベース電圧に対してバイアス電圧を付加して、電流増幅部３３のトランジスターのオン状態を適切に保つと共に、アイドリング時の電流を低減させる。

図４は、バイアス電圧発生部３２の回路構成を示す図である。
バイアス電圧発生部３２は、ｎｐｎトランジスターＴｒ２１と、ｐｎｐトランジスターＴｒ２２と、定電流回路Ｉｃ１、Ｉｃ２（定電流発生部）とを含む。
ｎｐｎトランジスターＴｒ２１及びｐｎｐトランジスターＴｒ２２（まとめて、バイアス用トランジスターとも記す）は、それぞれエミッターフォロワーをなす。ｐｎｐトランジスターＴｒ２２は、駆動電圧信号Ｖｄの電圧値よりもベース／エミッター間電圧（即ち、増幅動作する最小の動作電圧差）高い高圧側駆動電圧信号Ｖｄｈを電流増幅部３３に出力し、ｎｐｎトランジスターＴｒ２１は、駆動電圧信号Ｖｄの電圧値よりもベース／エミッター間電圧低い低圧側駆動電圧信号Ｖｄｌを電流増幅部３３に出力する。即ち、高圧側駆動電圧信号Ｖｄｈと低圧側駆動電圧信号Ｖｄｌとの電圧差は、ベース／エミッター間電圧の２倍である。これによって、後述するように電流増幅部３３で用いられるプッシュプル回路における２つのトランジスターにそれぞれ当該トランジスターのベース／エミッター間電圧に応じたバイアス電圧を付加したベース電圧（即ち、ベース／エミッタ間電圧）を供給し、適切なベース電流を流してこれらのトランジスターをオン状態に保つと共に、当該プッシュプル回路における２つのトランジスターのアイドリング電流を低減させる。

このバイアス電圧発生部３２では、ｐｎｐトランジスターＴｒ２２のエミッター端子と供給電圧Ｖｐとの間に定電流回路Ｉｃ２が接続され、また、ｎｐｎトランジスターＴｒ２１のエミッター端子と接地電圧との間に定電流回路Ｉｃ１が接続されている。定電流回路Ｉｃ１、Ｉｃ２は、入力される駆動電圧信号Ｖｄの電圧値によらずｐｎｐトランジスターＴｒ２２及びｎｐｎトランジスターＴｒ２１のコレクター／エミッター間電流を略一定に保つ。これにより、ベース／エミッター間電圧に変化が生じるのを防いでいる。

定電流回路Ｉｃ１、Ｉｃ２には、周知の回路が用いられる。ここでは、２つのｎｐｎトランジスターが用いられ、電流出力側の抵抗を流れる電流、即ち、電圧降下が対応するｎｐｎトランジスターのベース／エミッター間電圧と等しくなるように維持される定電流回路を用いた例が示されているが、これに限られない。

電流増幅部３３は、電圧増幅部３１で得られた駆動電圧信号Ｖｄに対してバイアス電圧発生部３２でバイアス電圧が付加された高圧側駆動電圧信号Ｖｄｈと低圧側駆動電圧信号Ｖｄｌとに基づいて電流の増幅を行って出力信号Ｖｏｕｔを生成する。出力信号Ｖｏｕｔは、出力選択部４０を介してアクチュエーター５１に出力される。

図５は、電流増幅部３３の回路構成を示す図である。
電流増幅部３３は、エミッターフォロワーのプッシュプル回路（ＳＥＰＰ）であり、また、エミッターフォロワーをなす各バイポーラートランジスター（ｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２）に対して各々１つずつ更にバイポーラートランジスター（ｐｎｐトランジスターＴｒ３３、ｎｐｎトランジスターＴｒ３４）がインバーテッドダーリントン接続されて電流増幅率を増大させている。電流増幅部３３は、高圧側駆動電圧信号Ｖｄｈがベース端子に入力されるｎｐｎトランジスターＴｒ３１と、低圧側駆動電圧信号Ｖｄｌがベース端子に入力されるｐｎｐトランジスターＴｒ３２と、ｎｐｎトランジスターＴｒ３１にインバーテッドダーリントン接続されたｐｎｐトランジスターＴｒ３３と、ｐｎｐトランジスターＴｒ３２にインバーテッドダーリントン接続されたｎｐｎトランジスターＴｒ３４と、ｎｐｎトランジスターＴｒ３１のコレクター端子と供給電圧Ｖｐとの間に設けられた抵抗素子Ｒ３１と、ｐｎｐトランジスターＴｒ３２のコレクター端子と接地電圧との間に設けられた抵抗素子Ｒ３２と、待機時の電流を低減させるための抵抗素子Ｒ３３及び抵抗素子Ｒ３４と、を有し、ｐｎｐトランジスターＴｒ３３のエミッター端子が供給電圧Ｖｐに接続され、ｎｐｎトランジスターＴｒ３４のエミッター端子が接地されている。

このように、ｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２には、予めバイアス電圧が付加されてベース端子に入力される。従って、入力信号Ｖｉｎに応じた電流増幅部３３からのプッシュプル動作に応じた出力信号Ｖｏｕｔの出力が維持されて出力電圧波形に歪みが生じるのを防いでいる。当該バイアス電圧分の電圧上昇／下降は、それぞれｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２のベース／エミッター間電圧で下降／上昇するので、最終的に電圧増幅部３１から出力された駆動電圧信号Ｖｄの電圧と略等しい電圧の出力信号Ｖｏｕｔがアクチュエーター５１に供給される。

抵抗素子Ｒ３１、Ｒ３２は、ｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２の増幅電流（エミッター電流）を略一定に保つ。これにより、出力信号Ｖｏｕｔの波形に歪みが発生するのを抑えつつ、アイドリング電流の低減が図られている。即ち、ｐｎｐトランジスターＴｒ３３及びｎｐｎトランジスターＴｒ３４のコレクター電流（エミッター電流）をアイドリング時に絞り過ぎると、これに対応してｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２のエミッター電流（コレクター電流）が更に微小となってゼロ近くにまで低下し、電流増幅部３３の動作、特に高周波数帯域における信号の出力に悪影響を与えるが、これを防ぎつつ、ｐｎｐトランジスターＴｒ３３及びｎｐｎトランジスターＴｒ３４のコレクター電流を低減させることが出来る。また、インバーテッドダーリントン接続が用いられることで、電流増幅率を向上させつつ、通常のダーリントン接続のように接続段階数に応じてバイアス電圧発生部３２から出力させる高圧側駆動電圧信号Ｖｄｈと低圧側駆動電圧信号Ｖｄｌとの電圧差を増加させる必要がないので、出力可能な最大電圧振幅（ゲイン）を低下させない。これにより、供給電圧Ｖｐに必要なマージンが出力信号Ｖｏｕｔの最大電圧振幅に比して大きくならないので、アイドリング電流を必要以上に大きくさせない。

ここで用いられるｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２と、これらに対応してバイアス電圧発生部３２で用いられるｎｐｎトランジスターＴｒ２１及びｐｎｐトランジスターＴｒ２２とは、特性を揃えて製造されたものが用いられることが好ましい。即ち、ベース／エミッター間電圧や直流電流増幅率などの電気的特性が揃えられることで、増幅電流の変化などに伴う温度変化によるバイアス値の変化に応じた余剰電流の発生、波形の歪みや熱暴走などが防がれる。このような特性を揃えて製造されたトランジスターは、例えば、複数個（２個など）が対になって用いられる場合を想定してパッケージとして市場供給（販売）がなされている。また、これらのトランジスターのうち異極性のものについて、それぞれコンプリメンタリーのものが用いられても良い。或いは、単純に各トランジスターの電気的特性を計測して所定の基準レベル以上で一致するものを用いても良い。

また、更に、バイアス用トランジスターと電流増幅部３３においてこれらのバイアス用トランジスターと対応するトランジスターとのうち少なくとも一部は、所定の部材で接合されて熱結合されることが好ましい。所定の部材としては、好ましくは、熱伝導性が高いものが用いられる。また、対応するトランジスター同士がまとめて同一基板上に形成されても良い。

この電流増幅部３３では、抵抗素子Ｒ３３、Ｒ３４は、出力信号Ｖｏｕｔのインピーダンスを大きく増加させないように小さい抵抗値のものが選択される。
出力信号Ｖｏｕｔは、出力選択部４０への出力に加えて、帰還信号としてフィードバック部３４に出力（帰還）される。

フィードバック部３４には、電圧増幅部３１におけるＯＰアンプ３１１ａの出力及び帰還信号としての出力信号Ｖｏｕｔが入力されて、ゲインに応じた電圧や周波数帯域の調整がなされた後にＯＰアンプ３１１ａの反転入力に入力される。

図６は、フィードバック部３４の回路構成を示す図である。
フィードバック部３４は、抵抗素子Ｒ４１、Ｒ４２、Ｒ４３及びキャパシターＣ４１を有する。

抵抗素子Ｒ４１、Ｒ４２は、出力信号Ｖｏｕｔと接地電圧との間で分圧する。当該分圧された電圧信号は、ＯＰアンプ３１１ａの出力に係る電圧信号と合成されてＯＰアンプ３１１ａの反転出力に入力される。従って、抵抗素子Ｒ４１とＲ４２の抵抗値の比は、電圧増幅部３１における電圧増幅率に応じて定められる。

ＯＰアンプ３１１ａの出力は、並列に設けられた抵抗素子Ｒ４３及びキャパシターＣ４１を介して出力信号Ｖｏｕｔに係る電圧信号と合成されて、当該ＯＰアンプ３１１ａの反転入力に戻される。抵抗素子Ｒ４３及びキャパシターＣ４１は、低域通過フィルター（低域通過部、ＬＰＦ）を構成し、この低域通過フィルターによりＯＰアンプ３１１ａの出力信号における低周波数成分が出力信号Ｖｏｕｔに重畳されて帰還信号とされる。これにより、負帰還による反転入力と非反転入力との間の位相ずれや、当該負帰還に応じた電圧の応答時間未満の周波数成分などの影響に係る発振を防ぎつつ、出力信号Ｖｏｕｔに含まれる遅延成分、即ち、アクチュエーター５１の容量性成分などの影響を低減し、出力信号Ｖｏｕｔの線形応答性の低下、即ち、歪みを抑えた適切な波形信号をＯＰアンプ３１１ａから出力させる。

以上のように、本実施形態のインクジェット記録装置１は、インクジェットヘッド５０に設けられたノズルのアクチュエーター５１（圧電素子）に対し、当該アクチュエーター５１の動作に応じた駆動電圧を供給する駆動回路３０を備え、この駆動回路３０は、アクチュエーター５１の動作に応じたデジタルデータの駆動波形をアナログ信号に変換した入力信号Ｖｉｎの電圧を増幅して駆動電圧信号Ｖｄを生成する電圧増幅部３１と、駆動電圧信号Ｖｄの電流を増幅して出力信号Ｖｏｕｔとして出力する電流増幅部３３と、出力信号Ｖｏｕｔの電圧に応じた帰還信号を電圧増幅部３１に負帰還させるフィードバック部３４と、を備える。
これにより、出力信号Ｖｏｕｔの波形を入力信号Ｖｉｎの波形から歪まないようにしつつ、且つ適切に所望の電圧振幅に増幅することが出来る。従って、電圧波形の劣化を防ぎながら、インクジェットヘッド５０の負荷要素（アクチュエーター５１）に対してより容易且つ安定して電力（即ち、歪みの少ない電圧波形及び十分な電流）を供給することが出来る。従って、インクジェットヘッド５０を適切に動作させて記録画像に画質の劣化を生じさせない。

また、フィードバック部３４は、電圧増幅部３１で電圧増幅された電圧信号を帰還信号に合成して電圧増幅部３１に負帰還させる。これにより、アクチュエーター５１の容量性成分などの影響による帰還信号の遅延、電力損失や供給電圧Ｖｐの揺らぎといった外乱の影響をより的確に抑えて更に正確且つ安定した電圧波形の出力信号Ｖｏｕｔを最終的に出力することが出来る。

また、フィードバック部３４は、低域通過部をなす抵抗素子Ｒ４３及びキャパシターＣ４１を備え、電圧増幅部３１で電圧増幅された電圧信号のうち、当該低域通過部の特性に応じた低周波数成分を帰還信号に合成して電圧増幅部３１に負帰還させる。これにより、高周波成分に対する応答特性を調整し、駆動回路３０における信号の発振を防いで出力信号をより安定させることが出来る。

また、電圧増幅部３１は、前段増幅部３１１及び後段増幅部３１２を含む複数段階で増幅動作を行う。従って、各段の増幅率を無理に上げずに全体として電圧増幅率を高めることが出来るので、波形の歪みを抑えることが出来る。また、インクジェットヘッド５０で用いられる高電圧（例えば、４０〜５０Ｖ）の電圧差に対して要求されるスルーレート（０．５μｓｅｃ程度の立ち上がり時間に応じて、例えば、１００Ｖ／μｓ程度）に対応した増幅回路を形成しやすい。一方で、ＯＰアンプ３１１ａでは、上述の高電圧に係る大きな電圧振幅が要求される場合に対応した大きなスルーレートを出しづらい。即ち、ＯＰアンプ３１１ａでは、高速で電圧変化する波形パターンを伴う大電圧振幅の信号を出力しづらい。従って、この電圧増幅部３１では、ＯＰアンプ３１１ａを用いた増幅とバイポーラートランジスターを用いた増幅とを組み合わせることで波形の歪みを抑えながら所望の波形のまま電圧を増幅することが出来る。

また、前段増幅部３１１は、帰還信号に応じた差動増幅を行う。従って、上述のように、入力信号Ｖｉｎに対して適切な補正を行って安定且つ正確な出力信号Ｖｏｕｔを得ることが出来る。

また、前段増幅部３１１には、ＯＰアンプ３１１ａが用いられることで、差動増幅を容易に行うと共に、当該差動増幅の発振を抑えてより安定した出力信号Ｖｏｕｔを得ることが出来る。

また、フィードバック部３４は、低域通過部をなす抵抗素子Ｒ４３及びキャパシターＣ４１を備え、前段増幅部３１１で電圧増幅された電圧信号のうち、この低域通過部の特性に応じた低周波数成分を帰還信号に合成する。従って、高周波成分に対する応答特性を調整し、特に、ＯＰアンプ３１１ａの増幅動作による発振を防いで出力信号をより安定させることが出来る。

また、電圧増幅部３１は、後段増幅部３１２の電圧増幅率Ｇ２が前段増幅部３１１の電圧増幅率Ｇ１よりも大きく定められている。従って、前段増幅部３１１を上述の帰還に係る安定性の向上を優先して機能させると共に、後段増幅部３１２で効果的に電圧の増幅を行わせることが出来る。

また、電圧増幅部３１は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されている。従って、帰還をかけることによって低下し易い高周波数側における増幅率を改善し、矩形波や台形波といった高周波数成分の多い駆動波形の歪みを小さく保ちながら精度良く増幅して出力させると共に、駆動回路３０の安定性を向上させることが出来る。

また、電流増幅部３３は、２組のトランジスターのプッシュプル動作により電流増幅を行うので、１つのトランジスターによる増幅よりもアイドリング電流を抑えつつより効率良く駆動波形を維持して電流増幅を行った出力信号Ｖｏｕｔを生成することが出来る。

また、電流増幅部３３に用いられるトランジスターには、バイポーラートランジスターが用いられることで、電源電圧に対して確保可能な電圧振幅をＦＥＴよりも広く確保することが出来る。従って、電源電圧をＦＥＴよりも低く設定することが出来ることにより、電力消費をより低く抑えることが出来る。

また、電流増幅部３３に用いられる２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されているので、容易な回路構成で安定して電流を大きく増幅させることが出来る。

また、ダーリントン接続としてインバーテッドダーリントン接続を用いることで、通常のダーリントン接続と比較してバイアス電圧の上昇を抑えることが出来る。従って、当該バイアス電圧の上昇分に係る電源電圧の上昇を抑えながら、効率良く電流増幅率を上昇させることが出来る。また、バイアス電圧発生部３２の動作に係る電流を抑えることが出来るので、消費電力を抑えることが出来る。また、このインバーテッドダーリントン接続と出力信号Ｖｏｕｔの帰還とを組み合わせることで、発振しやすさを抑えながら効率良く電流増幅を行うことが出来る。

また、インバーテッドダーリントン接続されたトランジスターのうち駆動電圧信号Ｖｄ（高圧側駆動電圧信号Ｖｄｈ、低圧側駆動電圧信号Ｖｄｌ）がそれぞれ入力されるｎｐｎトランジスターＴｒ３１、ｐｎｐトランジスターＴｒ３２のエミッター電流を定めるように抵抗素子Ｒ３１、Ｒ３２が設けられているので、入力電圧によらず適切な電流増幅率に維持することが出来る。これにより、必要以上の電流を流さない。特に、この抵抗素子Ｒ３１、Ｒ３２に適切な微小電流を流すことで、ｐｎｐトランジスターＴｒ３３及びｎｐｎトランジスターＴｒ３４のアイドリング電流を極限まで絞ってもｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２のエミッター電流を維持出来る。従って、アイドリング電流を低減させて電流消費を抑えつつ、出力信号Ｖｏｕｔの波形（周波数特性）を適切に維持することが出来る。

また、電圧増幅部３１が生成する駆動電圧信号Ｖｄに対し、電流増幅部３３の２組のトランジスターがそれぞれ増幅動作を行うための最小のベース／エミッター間電圧（動作電圧差）以上の電圧差であるバイアス電圧を付加して当該２組のトランジスターにそれぞれ供給するバイアス電圧発生部３２を備える。これにより電流増幅部３３からの出力信号Ｖｏｕｔがオフされる状況を生じさせないので、オンオフの切替に係る出力信号Ｖｏｕｔの歪みの発生を防ぐことが出来る。

また、バイアス電圧発生部３２は、上述のプッシュプル動作に係る２組のトランジスターに各々対応したバイアス用トランジスターとしてｎｐｎトランジスターＴｒ２１とｐｎｐトランジスターＴｒ２２とを有し、当該バイアス用トランジスターのベース／エミッター間電圧を上述の２組のトランジスターのバイアス電圧として駆動電圧信号Ｖｄに付加することで、高圧側駆動電圧信号Ｖｄｈと低圧側駆動電圧信号Ｖｄｌとを生成、出力する。これにより、ダイオードや抵抗素子などを用いて固定値をバイアス電圧とする場合と異なり、電流増幅部３３のトランジスターの動作や当該動作に係る発熱に応じた適切なバイアス電圧を設定することが出来る。従って、発熱（温度）に応じて変化するバイアス電圧を適切に反映して必要以上の発熱や電流消費を防ぎ、更には、熱暴走の発生を抑えることが出来る。また、このようなバイアス電圧の設定により、電流増幅部３３からの出力信号Ｖｏｕｔがオフさせないためにバイアス電圧を必要以上に大きく定める必要が無いので、アイドリング電流の低減を図ることが出来る。

また、電流増幅部３３においてプッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターにバイアス電圧を付加した高圧側駆動電圧信号Ｖｄｈ、低圧側駆動電圧信号Ｖｄｌをそれぞれ供給するバイアス用トランジスターとは、熱結合されている。これにより、対応するトランジスター同士の温度を略同一に保ち、バイアス電圧発生部３２と電流増幅部３３との間で対応するトランジスター同士の動作時の発熱に応じた温度変化によるバイアス電圧のオフセットのずれを抑えて電力消費を安定して低減させることが出来る。

また、バイアス電圧発生部３２のｎｐｎトランジスターＴｒ２１及びｐｎｐトランジスターＴｒ２２と、電流増幅部３３におけるｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２（必要に応じて、ｐｎｐトランジスターＴｒ３３及びｎｐｎトランジスターＴｒ３４も含む）には、特性を揃えて製造されている、即ち、異極性のものについてコンプリメンタリーのものや、同極性のものについて同一パッケージで販売されているものやマッチングが取られているもの、が用いられることで、ベース／エミッター間電圧などの電気的特性を揃えることが出来る。これにより、電流や温度の変化に応じて局所的に必要以上の電流が流れたり、更にこれに伴って発振や熱暴走が生じたりするのをより効果的に防ぐことが出来る。

また、バイアス電圧発生部３２は、バイアス電圧を発生するｎｐｎトランジスターＴｒ２１及びｐｎｐトランジスターＴｒ２２に対して流す電流を一定にするための定電流回路Ｉｃ１、Ｉｃ２を備える。これにより、入力される駆動電圧信号Ｖｄの電圧変化に応じた電流量の変化を抑えてバイアス電圧を一定に保つことが出来る。また、これにより、適切な最低限の電流量に抑えることで、効率良く電力消費を低減させながら歪みの少ない出力信号Ｖｏｕｔを生成、出力することが出来る。

また、電流増幅部３３でプッシュプル動作に係る２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、当該インバーテッドダーリントン接続されたトランジスターのうち駆動電圧信号Ｖｄ（高圧側駆動電圧信号Ｖｄｈ、低圧側駆動電圧信号Ｖｄｌ）がそれぞれ入力されるｎｐｎトランジスターＴｒ３１、ｐｎｐトランジスターＴｒ３２のエミッター電流を定めるように抵抗素子Ｒ３１、Ｒ３２が設けられ、定電流回路Ｉｃ１、Ｉｃ２には、バイアス電圧が付加された低圧側駆動電圧信号Ｖｄｌ、高圧側駆動電圧信号Ｖｄｈがそれぞれ入力されるｐｎｐトランジスターＴｒ３２、ｎｐｎトランジスターＴｒ３１の各エミッター電流（コレクター電流）と等しい電流を発生させる。ここでいう等しい電流とは、定電流回路Ｉｃ１、Ｉｃ２で設定可能な電流の精度、当該定電流回路Ｉｃ１、Ｉｃ２で許容される電流の揺らぎ、抵抗素子Ｒ３３、Ｒ３４などの誤差やｎｐｎトランジスターＴｒ３１及びｐｎｐトランジスターＴｒ３２などで排除しきれないバイアス電圧の変化など、種々の要因に応じて生じ得る程度の誤差を考慮して設定可能な範囲を意味する。
これにより、電流増幅部３３のトランジスターにおけるベース／エミッター間電圧と、バイアス電圧発生部３２におけるベース／エミッター間電圧とを等しくすることが出来るので、適切な最低限の電流量に抑えることで、効率良く電力消費を低減させながら歪みの少ない出力信号Ｖｏｕｔを生成、出力することが出来る。

また、ＤＡＣ２０を備え、入力信号Ｖｉｎは、入力された駆動波形に係るデジタル信号をこのＤＡＣ２０によりアナログ変換して得られる。従って、入力信号Ｖｉｎを容易且つ安定的に生成することが出来る。

また、本発明の画像記録装置の実施形態に係るインクジェット記録装置１は、駆動回路３０と、インクジェットヘッド５０と、駆動回路３０の動作を制御する制御部８０と、を備える。従って、電圧波形の劣化を防ぎながら、インクジェットヘッド５０の負荷（アクチュエーター５１）に対してより容易且つ安定して電力を供給して、精度良い適切なインク滴を吐出させて形成画像の画質を安定的に向上させることが出来る。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。
例えば、上記実施の形態では、ＯＰアンプ３１１ａの出力と電流増幅部３３の出力とを合成してフィードバック部３４を介してＯＰアンプ３１１ａに帰還させたが、必ずしも両者を合成して帰還させる必要はない。但し、電圧増幅部３１にＯＰアンプを用いる場合には、発振防止などの観点から当該ＯＰアンプ３１１ａの出力を帰還させることがより好ましい。

また、上記実施の形態では、電圧増幅部３１として、ＯＰアンプ３１１ａを用いた前段増幅部３１１とバイポーラートランジスターを用いた後段増幅部３１２とを組み合わせたが、２段階に限られるものではなく、１段又は３段階以上の複数段階であっても良い。また、回路構成は、上記実施の形態と同一に限られるものではない。ＦＥＴなどが用いられても良い。また、ＯＰアンプ３１１ａを用いずに電圧の増幅が行われても良く、この場合、例えば、バイポーラートランジスターのみを用いて差動増幅回路が構成されていても良い。また、ＯＰアンプ３１１ａを用いない場合などでは、後段増幅部３１２の出力する駆動電圧信号Ｖｄがフィードバック部３４に出力される形態も想定し得る。

また、上記実施の形態では、ＯＰアンプ３１１ａの出力のうち低周波数成分のみを選択的に帰還させているが、周波数選択の有無や範囲は、インクジェット記録装置１のインク吐出周波数など各種条件において適宜設定されれば良い。

また、前段増幅部３１１と後段増幅部３１２の電圧増幅率は、必要な合計の電圧増幅率や、増幅の段階数などに応じて適宜設定されて良い。

また、同様に、電圧増幅部３１における電圧増幅率の周波数依存性は、前段増幅部３１１及び後段増幅部３１２の周波数に対するゲインの特性と、インクジェット記録装置１のインク吐出周波数との対応関係等に応じて適宜変更可能であり、高周波数成分の増幅率を上げなくても十分なゲインが得られる場合には、高周波数成分の増幅率を高く定める必要はない。反対に、ゲインの特性に応じてより細かく増幅率を周波数ごとに変化させても良い。

また、上記実施の形態では、バイポーラートランジスターを用いて電流増幅部３３を構成したが、ＦＥＴが用いられても良いし、電界効果トランジスター（ＦＥＴ）とバイポーラートランジスターとが併用されても良い。但し、ＦＥＴを用いるよりもバイポーラートランジスターを用いた方が供給電圧Ｖｐと接地電圧の間で広い電圧振幅を確保しやすい。即ち、必要な電圧振幅に比して供給電圧Ｖｐを高く設定する必要がなく、その結果、アイドリング電流に係る消費電力を低減させることが出来る。

また、トランジスターが２段階でインバーテッドダーリントン接続される場合に限られず、３段階以上接続されても良いし、通常のダーリントン接続がなされても良い。また、出力信号の正確性と安定性が維持可能な範囲において、ダーリントン接続とは異なる他の周知な増幅回路構成が用いられても良い。

また、上記実施の形態では、電流増幅部３３に用いられるバイポーラートランジスターと同一パッケージやコンプリメンタリーのバイポーラートランジスターを用いてバイアス電圧発生部３２においてバイアス電圧を生じさせたが、ダイオード、ＬＥＤ、抵抗素子などを用いて又は併用してバイアス電圧を生じさせても良い。この場合、熱暴走を防ぐために、設定されるバイアス電圧に若干の余裕を持たせたり温度状態に応じてバイアス電圧を変化させたりする必要がある。

また、上記実施の形態では、バイアス電圧発生部３２及び電流増幅部３３で用いられた同一パッケージ及び／又はコンプリメンタリーのバイポーラートランジスターを熱結合させることとしたが、必ずしも熱結合させなければならない訳ではない。

また、上記実施の形態では、定電流回路Ｉｃ１、Ｉｃ２を用いてバイアス電圧発生部３２におけるｎｐｎトランジスターＴｒ２１、及びｐｎｐトランジスターＴｒ２２のコレクター電流、即ちベース電流（バイアス電流）を略均一に保つこととしたが、これらの定電流回路Ｉｃ１、Ｉｃ２は、他の周知の定電流回路が用いられても良いし、抵抗素子などを用いてより簡便にバイアス電流を調整するだけのものであっても良い。

また、上記実施の形態では、ＤＡＣ２０で駆動波形に係るデジタル信号をアナログ変換して電圧及び電流の増幅を行ったが、外部からアナログ信号を取得して当該アナログ信号を単純に増幅して出力しても良いし、反対に、ＤＡＣ２０と駆動回路３０とが同一の基板（チップ）上にまとめて設けられても良い。更に、駆動波形信号出力部１０も駆動回路３０と同一基板（チップ）上に設けられても良い。

また、上記実施の形態では、インクの吐出有無のみを切り替えることとしたが、インクの吐出量を複数段階で切替可能であっても良い。この場合には、駆動波形の種類を増やしたり、複数の駆動波形の組合せで一回のインク吐出を行わせたりすることが出来る。

また、上記実施の形態では、圧電素子を負荷要素として用いたピエゾ式のインクジェット記録装置を例に挙げて説明したが、抵抗素子などの発熱によりインクを気泡化させて圧力を加えるサーマル式のインクジェット記録装置についても本発明を適用可能である。なお、ピエゾ式を用いた場合には、サーマル式よりも圧電素子の容量性負荷の影響が帰還信号に出やすいので、出力信号ＶｏｕｔとＯＰアンプ３１１ａの出力電圧信号とを合成して負帰還させることによる安定性の向上の効果がより顕著となりやすい。

また、上記実施の形態では、記録素子としてインクを吐出するノズルが配列されたインクジェット記録装置を例に挙げて説明したが、配列された複数の記録素子を動作させて画像を記録する他の画像記録装置、例えば、ＬＥＤプリンターなどに対しても本発明を適用することが出来る。

また、上述した回路構成は、基本部分であり、信号を安定させるために抵抗素子やキャパシターなどを周知の各所に設けることが出来る。
その他、上記実施の形態で示した具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。

この発明は、記録ヘッドの駆動回路及び画像記録装置に利用することが出来る。

１ インクジェット記録装置
１０ 駆動波形信号出力部
１１ コントローラー
１２ 記憶部
２０ ＤＡＣ（デジタル／アナログ変換部）
３０ 駆動回路
３１ 電圧増幅部
３２ バイアス電圧発生部
３３ 電流増幅部
３４ フィードバック部
４０ 出力選択部
５０ インクジェットヘッド
５１ アクチュエーター
６０ 直流電圧変換部
７１ 搬送駆動部
７２ 操作表示部
７３ 通信部
８０ 制御部
８１ ＣＰＵ
８２ ＲＡＭ
８３ 記憶部
９０ バス
１００ 駆動部
３１１ 前段増幅部
３１１ａ ＯＰアンプ
３１２ 後段増幅部
Ｃ１１、Ｃ４１ キャパシター
Ｉｃ１、Ｉｃ２ 定電流回路
Ｒ１１〜Ｒ１５、Ｒ３１〜Ｒ３４、Ｒ４１〜Ｒ４３ 抵抗素子
Ｔｒ１１、Ｔｒ１２、Ｔｒ２１、Ｔｒ２２、Ｔｒ３１〜Ｔｒ３４ トランジスター
Ｖｄ 駆動電圧信号
Ｖｄｄ 電源電圧
Ｖｄｈ 高圧側駆動電圧信号
Ｖｄｌ 低圧側駆動電圧信号
Ｖｉｎ 入力信号
Ｖｏｕｔ 出力信号
Ｖｐ 供給電圧

Claims (26)

1. 記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
   前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
   前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
   前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
   を備え、
   前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行い、
   前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成する
   ことを特徴とする記録ヘッドの駆動回路。
2. 記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
   前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
   前記駆動電圧信号の電流を増幅して出力信号として出力する電流増幅部と、
   前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
   を備え、
   前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部の入力へ負帰還させる
   ことを特徴とする記録ヘッドの駆動回路。
3. 記録ヘッドに設けられた記録素子の負荷要素に対し、当該負荷要素の動作に応じた駆動電圧を供給する記録ヘッドの駆動回路であって、
   前記負荷要素の動作に応じたアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部と、
   前記駆動電圧信号の電流を２組のトランジスターのプッシュプル動作により増幅して出力信号として出力する電流増幅部と、
   前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部と、
   前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記２組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記２組のトランジスターにそれぞれ供給するバイアス発生部と、
   を備え、
   前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備え、
   前記２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させる
   ことを特徴とする記録ヘッドの駆動回路。
4. 前記帰還部は、前記電圧増幅部で電圧増幅された電圧信号を前記帰還信号に合成して前記電圧増幅部に負帰還させることを特徴とする請求項３記載の記録ヘッドの駆動回路。
5. 前記帰還部は、低域通過部を備え、前記電圧増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴とする請求項２〜４の何れか一項に記載の記録ヘッドの駆動回路。
6. 前記電圧増幅部は、前段増幅部及び後段増幅部を含む複数段階で増幅動作を行うことを特徴とする請求項２〜４の何れか一項に記載の記録ヘッドの駆動回路。
7. 前記前段増幅部は、前記帰還信号に応じた差動増幅を行うことを特徴とする請求項１又は６記載の記録ヘッドの駆動回路。
8. 前記前段増幅部には、ＯＰアンプが用いられることを特徴とする請求項７記載の記録ヘッドの駆動回路。
9. 前記帰還部は、低域通過部を備え、前記前段増幅部で電圧増幅された電圧信号のうち、前記低域通過部の特性に応じた低周波数成分を前記帰還信号に合成することを特徴とする請求項６〜８の何れか一項に記載の記録ヘッドの駆動回路。
10. 前記電圧増幅部は、前記後段増幅部の電圧増幅率が前記前段増幅部の電圧増幅率よりも大きく定められていることを特徴とする請求項１、６〜９の何れか一項に記載の記録ヘッドの駆動回路。
11. 前記後段増幅部は、２段階のエミッター接地増幅の組み合わせであり、当該２段階のエミッター接地増幅のうち前段は、増幅率が１であることを特徴とする請求項１０記載の記録ヘッドの駆動回路。
12. 前記電圧増幅部は、所定の基準周波数よりも高周波数の成分の電圧増幅率が当該基準周波数よりも低周波数の成分の電圧増幅率よりも高くなるように構成されていることを特徴とする請求項１〜１１の何れか一項に記載の記録ヘッドの駆動回路。
13. 前記電圧増幅部は、直列に接続された第１抵抗素子及びキャパシターと、当該第１抵抗素子及びキャパシターに並列な第２抵抗素子とを有し、前記所定の基準周波数は、前記第１抵抗素子及び前記第２抵抗素子の合成抵抗により定められることを特徴とする請求項１２記載の記録ヘッドの駆動回路。
14. 前記電流増幅部は、２組のトランジスターのプッシュプル動作により電流増幅を行うことを特徴とする請求項１、２、４〜１３の何れか一項に記載の記録ヘッドの駆動回路。
15. 前記トランジスターには、バイポーラートランジスターが用いられることを特徴とする請求項１４記載の記録ヘッドの駆動回路。
16. 前記２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されていることを特徴とする請求項１４又は１５記載の記録ヘッドの駆動回路。
17. 前記ダーリントン接続は、インバーテッドダーリントン接続であることを特徴とする請求項１６記載の記録ヘッドの駆動回路。
18. 前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられていることを特徴とする請求項１７記載の記録ヘッドの駆動回路。
19. 前記電圧増幅部が生成する駆動電圧信号に対し、前記電流増幅部の前記２組のトランジスターがそれぞれ増幅動作を行うための最小の動作電圧差以上の電圧差であるバイアス電圧を付加して前記２組のトランジスターにそれぞれ供給するバイアス発生部を備えることを特徴とする請求項１４〜１８の何れか一項に記載の記録ヘッドの駆動回路。
20. 前記バイアス発生部は、前記２組のトランジスターに各々対応したバイアス用トランジスターを有し、当該バイアス用トランジスターの前記動作電圧差を前記２組のトランジスターの前記バイアス電圧として前記駆動電圧信号に付加することを特徴とする請求項３又は１９記載の記録ヘッドの駆動回路。
21. 前記プッシュプル動作による電流増幅を行うトランジスターと、当該トランジスターに前記バイアス電圧を付加した電圧を供給する前記バイアス用トランジスターとは、熱結合されていることを特徴とする請求項２０記載の記録ヘッドの駆動回路。
22. 前記バイアス用トランジスター及び前記電流増幅部における前記トランジスターの少なくとも一部には、特性を揃えて製造されているものが用いられることを特徴とする請求項２０又は２１記載の記録ヘッドの駆動回路。
23. 前記バイアス発生部は、前記バイアス電圧を発生する素子に対して流す電流を一定にするための定電流発生部を備えることを特徴とする請求項１９〜２２の何れか一項に記載の記録ヘッドの駆動回路。
24. 前記２組のトランジスターは、各々ダーリントン接続された２つ以上のトランジスターにより構成されており、当該ダーリントン接続は、インバーテッドダーリントン接続であり、前記インバーテッドダーリントン接続されたトランジスターのうち前記駆動電圧信号が入力されるトランジスターの増幅電流を定める抵抗素子が設けられており、前記定電流発生部には、前記バイアス電圧が付加された前記駆動電圧信号が入力されるトランジスターの増幅電流と等しい電流を発生させることを特徴とする請求項２３記載の記録ヘッドの駆動回路。
25. デジタル／アナログ変換部を備え、
    前記アナログ駆動波形信号は、入力された駆動波形に係るデジタル信号を前記デジタル／アナログ変換部によりアナログ変換して得られる
    ことを特徴とする請求項１〜２４の何れか一項に記載の記録ヘッドの駆動回路。
26. 請求項１〜２５の何れか一項に記載の記録ヘッドの駆動回路と、
    前記記録ヘッドと、
    前記記録ヘッドの駆動回路の動作を制御する制御部と、
    を備えることを特徴とする画像記録装置。

Images