JP6652795B2 - 結晶太陽電池の製造方法 - Google Patents

結晶太陽電池の製造方法 Download PDF

Info

Publication number
JP6652795B2
JP6652795B2 JP2015152455A JP2015152455A JP6652795B2 JP 6652795 B2 JP6652795 B2 JP 6652795B2 JP 2015152455 A JP2015152455 A JP 2015152455A JP 2015152455 A JP2015152455 A JP 2015152455A JP 6652795 B2 JP6652795 B2 JP 6652795B2
Authority
JP
Japan
Prior art keywords
dielectric layer
layer
predetermined position
solar cell
present disclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015152455A
Other languages
English (en)
Other versions
JP2016058720A (ja
Inventor
マリア・レカマン・パヨ
フィリップ・デュエリンクス
モニカ・アレマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2016058720A publication Critical patent/JP2016058720A/ja
Application granted granted Critical
Publication of JP6652795B2 publication Critical patent/JP6652795B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Inorganic Chemistry (AREA)

Description

本開示は、結晶シリコン太陽電池のような結晶太陽電池の製造方法に関する。
高ドープ領域のエピタキシャル成長は、シリコン太陽電池の、エミッタ領域、裏面電界（ＢＳＦ）領域、および／または表面電界（ＦＳＦ）領域の形成のための約束された技術である。エピタキシャル成長の高いスループットは、例えば、シリコン基板またはウエハがバッチタイプの基板ボートに挿入されるＬＰＣＶＤ（低圧化学気相堆積）を用いて得られる。そのような高いスループットシステムでは、全ての基板表面が、エピタキシャル成長中に使用される前駆体に露出される。エピタキシャル成長は、前駆体に露出した全てのシリコン表面で起きる。それゆえに、もし局所的なエピタキシャル層パターンが必要な場合、または、もしエピタキシャル層が１つ基板表面のみに形成される場合、エピタキシャル前のマスキング工程、またはエピタキシャル後のパターニング工程が必要となる。
加えて、エピタキシャル成長されないシリコン表面の表面パッシベーションが望まれた。古典的な熱酸化（ドライまたはウエット）は、高品質の表面パッシベーションとなるが、高い熱量が必要となるとともに、エピタキシャル層表面を含む全ての露出した表面が酸化される。例えばより好ましい他のパッシベーション層が、エピタキシャル層表面の上に必要とされた場合、エピタキシャル層の酸化は好ましくない。それゆえに、マスキング工程またはパターニング工程は、熱酸化の場合に必要とされる。代わりに、部分的に形成されたパッシベーション層は、エピタキシャル成長しないが、そのような層は、良好な表面パッシベーションを得るために追加のプロセス工程（例えばアニール）をしばしば必要とする。
本開示は、プロセス工程の数および／または熱量が、公知の製造プロセスに比較して低減された、結晶シリコン太陽電池のような良好な結晶太陽電池を製造する方法を提供することを目的とする。
本開示は、公知の製造プロセスに比較して６００℃を超える温度で行われるプロセス工程の数が低減された、結晶シリコン太陽電池のような、結晶太陽電池を製造する方法を提供することを目的とする。
本開示は、公知の製造プロセスを用いて製造された類似の電池に比較して、改良された特性を有する、結晶シリコン太陽電池のような結晶太陽電池を製造する方法を提供することを目的とする。
本開示は、結晶半導体太陽電池を製造する方法に関し、この方法は、半導体基板の表面上の第１の所定の位置に、誘電体層を堆積する工程と、その後に、半導体基板の表面の第２の所定の位置にドープされたエピタキシャル層を成長する工程であって、第２の所定の位置は、第１の所定の位置とは異なり、かつ重ならない工程とを含み、太陽電池を製造中に、半導体基板の表面上に誘電体層が残り、誘電体層は、太陽電池の表面パッシベーション層として維持される。
本開示の方法では、誘電体層の表面パッシベーション品質は、エピタキシャル層成長の結果として改良され、即ち、エピタキシャル層成長後の誘電体層の表面パッシベーション品質は、堆積したまままの（as-deposited）誘電体層の表面パッシベーション品質より良好である。改良された表面パッシベーション品質は、低減された表面再結合速度となる。
誘電体層は、例えば、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、熱分解コーティング、スピンコーティング、スプレーコーティング、またはディップコーティングにより、５００℃より低い温度で堆積される。
誘電体層は、例えば、シリコン酸化物、シリコン窒化物、シリコン炭化物、酸窒化物、またはチタン酸化物を含み、またはからなっても良いが、本開示はこれには限定されない。好適な具体例では、誘電体層はノンドープの誘電体層である。
ドープされたエピタキシャル層は、６００℃から１０００℃の範囲の温度で成長しても良い。本開示のいくつかの具体例では、ドープされたエピタキシャル層を成長する工程は、６００℃より高い温度で行われる太陽電池製造プロセス中の、唯一の工程でも良い。しかしながら、本開示はこれに限定されるものではなく、例えば、表面電界（ＦＳＦ）を形成するような、太陽電池製造プロセスは、６００℃を超える温度で行われても良い。
ドープされたエピタキシャル層の膜厚は、例えば１０ｎｍから５μｍの間の範囲であるが、本開示はこれに限定されない。
ドープされたエピタキシャル層は、太陽電池のエミッタ領域、裏面電界（ＢＳＦ）領域、または表面電界（ＦＳＦ）領域を製造しても良い。
本開示の具体例では、第１の所定の位置に誘電体層を堆積する工程は、第１の所定の位置と第２の所定の位置に誘電体を堆積する工程と、これに続いて、第２の所定の位置から誘電体層を除去する工程を含んでも良い。本開示の他の具体例では、第１の所定の位置に誘電体層を堆積する工程は、第１の所定の位置のみに誘電体層を堆積する工程を含んでも良い。
第１の所定の位置と第２の所定の位置は、半導体基板の同じ表面上に存在しても良い。
第１の所定の位置と第２の所定の位置は、半導体基板の対向する表面上に存在しても良い。
第１の所定の位置は、半導体基板の双方の表面上に存在しても良い。
第２の所定の位置は、半導体基板の双方の表面上に存在しても良い。
本開示の方法では、第２の所定の領域にドープされたエピタキシャル層を成長する工程は、半導体基板の双方の表面が、エピタキシャル成長中に使用される前駆体に露出するシステムの中で行われても良い。そのようなシステムは高いスループットを有することが長所である。
本開示の方法の長所は、半導体基板の表面または対向する表面の上の異なる位置に、最小熱量で（即ち、単一の高温工程のみを必要として）、ドーパントの活性化のための追加のアニール工程や表面パッシベーション品質を改良するための（例えば、ガスアニール形成工程のような）追加の処理のような追加の後処理工程を必要とすることなく、高ドープ領域および良好な表面パッシベーション層が同時に形成できることである。
本開示の文脈では、高温工程は、６００℃以上の温度で行われるプロセス工程である。
本開示の方法は、例えば結晶シリコン太陽電池のような結晶太陽電池の製造プロセスの一部として優位に使用でき、例えば異なる位置にエミッタ領域と良好な表面パッシベーション層とを同時に形成するために、または例えば異なる位置に裏面電界領域と良好な表面パッシベーション層とを同時に形成するために使用できる。
本開示の方法の長所は、公知の方法に比較して少ないプロセス工程を用いて良好な太陽電池を製造できることである。本開示の方法は、従来のプロセスに比較して少ないプロセス工程の数により、より低い太陽電池の処理コストとなる。
本開示の方法は、また、従来の方法に比較して、非エピタキシャル表面の改良された表面パッシベーションとなり、これにより改良された太陽電池効率となる。
本開示の方法の長所は、公知の方法に比較して、より低い熱量で良好な太陽電池が製造できることである。より低い熱量の長所は、既に存在するドーピングプロファイルへの影響を低減すること、即ち、ドーパントの再拡散を低減することである。より低い熱量の追加の長所は、基板の分解のリスクを低減することであり、即ち、基板のマイノリティキャリアのライフタイムのリスクを減らす。
本開示の文脈では、プロセス工程の熱量は、例えば、高温工程のようなプロセス工程中に基板に伝えられる熱エネルギーの全量である。これは、例えば、プロセス工程の温度および時間に比例する。
様々な発明の形態の所定の目的および長所が、上に記載された。もちろん、そのような目的または長所の全てが、本開示のいずれかの特別な具体例で達成される必要はないことが理解される。このように、例えば、ここで教示または示唆された他の目的や長所を達成する必要なしに、ここで教示された長所や長所のグループを達成または最適化できる方法で、本開示が具体化または実施できることを、当業者は認識するであろう。更に、この概要は単に例示であり、本開示に範囲を制限することを意図しないことが理解される。本開示は、機構および操作の方法の双方に関し、それらの特徴および長所とともに、添付の図面と共に読んだ場合に、以下の詳細な説明を参照することにより最も理解されるであろう。
本開示の方法を用いて製造されるｎ型裏面接合太陽電池の断面を模式的に示す。 本開示にかかる方法を用いたｎ型裏面接合太陽電池を製造するプロセス工程を示す。 本開示の方法を用いて形成されるｐ型ＰＥＲＣ（Passivated Emitter and Rear Contact）電池の断面を模式的に示す。 本開示にかかる方法を用いてｐ型ＰＥＲＣ電池を製造するためのプロセス工程を示す。
請求の範囲中のいずれの参照符号も、本開示の範囲を限定するものと解釈すべきではない。
異なる図面において、同一の参照符号は、同一または類似の要素を示す。
以下の詳細な説明では、本開示の全体の理解と、特定の具体例でそれがどのように実施されるかを提供するために、多くの特別な細部が示される。しかしながら、本開示はそれらの特別な細部無しに実施できることが理解できるであろう。他の例では、本開示を不明確にしないために、公知の方法、手続き、および技術は、詳細には記載されない。
本開示は、特定の具体例について、所定の図面を参照しながら記載するが、本開示はこれらにより限定されるものではなく、請求の範囲によってのみ限定される。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本開示の実施の実際の縮小には対応していない。
更に、記載や請求の範囲中の、第１、第２、第３等の用語は、類似の要素の間で区別するために使用され、起こった順や時間の順を表す必要はない。用語は、適当な状況下で入替え可能であり、本開示の具体例は、ここに記載や図示されたものと異なる順序によっても操作できる。
請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される手段に限定して解釈されるべきではなく、他の要素や工程を排除しない。言及された、このような特徴、数字、工程、または成分の存在を明記するように、解釈することが必要であり、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。
本開示の文脈では、太陽電池の表面または表側は、光源に向かって配置するように取り付けられ、これにより照明を受ける面または側である。両面太陽電池の場合、両面が入射光を受けるように取り付けられる。そのような場合、表面または表側は、光または照明のより大きな割合を受けるように取り付けられた面または側である。太陽電池の背面、背側、裏面、または裏側は、表面に対向する面または側である。太陽電池を形成するために使用される基板の表側は、太陽電池の表側に対応する基板の側であり、一方、基板の表側または背側は、太陽電池の背側に対応する。
半導体基板の表面上の第１の所定の位置に良好な表面パッシベーション層を形成し、第１の所定の位置とは異なる半導体基板の表面の第２の所定の位置にエピタキシャル層を堆積するために方法が提供され、この方法は１回の高温工程のみを必要とし、この工程はエピタキシャル層の堆積工程である。第１の所定の位置と第２の所定の位置は重ならない。
本開示の方法は、結晶太陽電池の製造プロセスに有利に使用される。本開示にかかる太陽電池を製造する方法は、半導体基板の表面上の第１の所定の位置に誘電体層を堆積する工程と、その後、半導体基板の上の、第１の所定の位置とは異なり、かつ重ならない第２の所定の位置に、ドープされたエピタキシャル層を成長する工程とを含み、誘電体層は太陽電池中に表面パッシベーション層として維持され、即ち、誘電体層は、太陽電池の更なる製造中に、半導体基板の表面上に残る。
本開示の方法では、ドープされたエピタキシャル層は、半導体基板と同じ半導体材料を含んでも良い。例えば、本開示の具体例では、半導体基板とエピタキシャル層は、結晶シリコン層でも良い。しかしながら、本開示は、これに限定されない。他の半導体材料が使用されても良く、エピタキシャル層は、半導体基板の材料とは異なる半導体材料を含んでも良い。
いくつかの具体例では、第１の所定の位置と第２の所定の位置は、同じ基板の表面上に互いに隣り合っても良い。そのような具体例の例は、更に図３および図４に示される。この例が、ｐ型ＰＥＲＣ電池の製造プロセスを示し、第２の所定の位置は、電池の裏側で部分的な裏面電解領域に対応し、第１の所定の位置は、電池の裏側でパッシベーション領域に対応し、その位置で、裏面電解領域を補足する。これは単なる例であり、本開示はこれに限定されない。
他の具体例では、第１の所定の位置と第２の所定の位置は、基板の対向する面の上でも良い。そのような具体例の例は、更に、図１および図２に示される。この例は、ｎ型裏面接合太陽電池の製造プロセスを示し、ここでは第１の所定の位置は電池の表側に対応し、第２の所定の位置は電池の裏側に対応する。これは単に例であり、本開示はこれに限定されない。
更に他の具体例では、第１の所定の位置は、基板の両面に存在しても良い。そのような具体例の例は、ｐ型ＰＥＲＣ電池（図３）の製造プロセスで、第２の所定の領域は、電池の裏側の局所的な裏面電解領域に対応し、第１の所定の領域は、（ａ）電池の裏側のパッシベートされた領域に対応し、裏面電解領域を補足し、そして（ｂ）電池の表側に対応する。これは単に例であり、本開示はこれには限定されない。
他の具体例では、第２の所定の位置は、両方の基板表面に存在する。そのような具体例の例は、ｎ型の交互嵌合型バックコンタクト電池の製造プロセスであって、第２の所定の位置は、（ａ）電池の表側（Front Surface Field）と、（ｂ）電池の裏側の局所的な裏面領域（Back Surface Region）に対応し、第１の所定の位置は、電池の裏側のパッシベートされた領域に対応し、裏面電界領域を補足する。これは単に例であり、本開示はこれに限定されない。
第１の所定の位置に誘電体層を堆積する工程は、例えばＣＶＤ（化学気相堆積、例えばＡＰＣＶＤ（常圧ＣＶＤ）、ＰＥＣＶＤ（プラズマＣＶＤ）、またはＬＰＣＶＤ（減圧ＣＶＤ））により、またはＡＬＤ（原子層堆積）、熱分解コーティング、スピンコーティング、スプレーコーティング、またはディップコーティングにより行われる。誘電体層は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＣｘ、ＳｉＯｘＮｙ、またはＴｉＯｘ、を含み、またはからなるが、本開示はこれに限定されない。
ドープされたエピタキシャル層は、太陽電池のエミッタ領域、裏面電解領域、または表面電界領域でも良い。
本開示の具体例では、エピタキシャル層および誘電体層は、半導体基板の同じ面の上に形成される。そのような具体例では、ドープされたエピタキシャル層を成長する工程は、選択エピタキシャル工程であり、この工程では、誘電体層がエピタキシャルのマスキング層として機能し、半導体基板の表面上の露出した位置にエピタキシャル層が成長する。両方の基板表面がエピタキシャル成長に使用される前駆体に露出するリアクタ中でエピタキシャル成長が行われるような具体例では、誘電体層とエピタキシャル層が形成される表面に対向する基板の表面は、その表面上でのエピタキシャル成長を防止するために、例えば、誘電体層のようなマスキング層で覆われて、マスクされても良い。
本開示の具体例では、エピタキシャル層と表面パッシベーション層は、半導体基板の対向する表面の上に形成されても良い。両方の基板表面がエピタキシャル成長に使用される前駆体に露出するリアクタ中でエピタキシャルが行われるような具体例では、表面上の誘電体層は、その表面上でのエピタキシャル成長のためのマスキング層として機能する。
例えばＰＥＣＶＤまたはＡＰＣＶＤシリコン酸化層のような堆積された誘電体層の表面パッシベーション品質は、エピタキシャル成長工程中に大きく改良されたことが、驚くべきことに見出された。例えば、２つの面がテクスチャ化されたｎ型シリコンテストウエハを用いて実験が行われた。ウエハの両面に、１７５Ω／□のシート抵抗を有する表面電界領域が形成され、ＰＥＣＶＤシリコン酸化層は、両方のウエハ面（表面と裏面）の上に堆積された。このテストウエハの上で、７６マイクロ秒の実効ライフタイムが測定された。次に、例えばエミッタ領域を形成するための太陽電池製造プロセス中で使用されるような、９５０℃のエピタキシャル成長に対応する温度プロファイル（熱量）に、テストウエハが曝された。この結果、１．７８ミリ秒の実効ライフタイムとなった。この実効ライフタイムの十分な増加は、誘電体層の表面パッシベーション品質の十分な増加に貢献できる。
エピタキシャル成長は、一般には、例えば８００℃から９５０℃の間のような、６００℃から１０００℃の間の範囲の温度で、例えば２５ｎｍ／分から２００ｎｍ／分の間のような、５ｎｍ／分から１０００ｎｍ／分の間の範囲の成長速度で行われる。エピタキシャル層の膜厚は、例えば５０ｎｍから３μｍの間のような、１０ｎｍから５μｍの間の範囲でも良いが、本開示はこれに限定されない。エピタキシャル成長中に使用される前駆体の例は、（選択）シリコン成長のためにはＳｉＨ４、ＤＣＳ（ジクロロシラン）、ＴＣＳ（トリクロロシラン）、Ｈ２、およびＨＣｌであり、エピタキシャル層のドーピングのためにはＡｓＨ３、ＰＨ３、ＢＣｌ３、Ｂ２Ｈ６である。しかしながら、本開示はこれに限定されるものではなく、当業者に知られた他の好適な前駆体を使用しても良い。例えば、高次のシラン（例えば、ジシランまたはネオペンタシラン）または誘起前駆体（例えばトリエトキシシランまたはテトラメチルオルソシリケート）が使用されても良い。そのような前駆体の使用は、低温（例えば、６００℃を超えない温度）で実施可能なプロセスを可能にする。
単一の高温工程（即ち、エピタキシ）が、第１の所定の位置に良好な表面パッシベーション層を形成し、第２の所定の位置にドープされた層を形成するために必要とされることは、本開示の方法の長所である。
本開示の方法を用いて有利に製造されるシリコン太陽電池１００の例が、図１に模式的に示される。図１に示される太陽電池１００は、ｎ型裏面接合電池である、それは、ベース領域としてのｎ型シリコン基板１０と、基板１０の裏面上のブランケットｐ＋ドープされたエミッタ領域１３とを含む。表面では、表面から少数キャリアを封止するために、表面電界領域（ＦＳＦ）１１が存在する。このＦＳＦは、この領域で表面再結合を最小にするために、良好な表側パッシベーション層１２を必要とする。電池は、更に、表側に、反射防止コーティング１５と表側コンタクト１７とを含む。裏側には、裏側コンタクト１６と共に、裏側誘電体層または誘電体スタック１４が存在する。裏側誘電体層１４は、単層でも良く、または少なくとも２層のスタックでも良い。好適には、裏側誘電体層１４は、表面パッシベーション層と、表面パッシベーション層を覆う少なくとも１つの追加の裏側誘電体層とを含み、少なくとも１つの追加の裏側誘電体層は、裏側の反射を改良し、金属のスパイキングを防止するために形成される。太陽電池１００は、テクスチュア化された表面無しに図１に示されるが、優位な具体例では、表面はテクスチュア化されても良い。
本開示の方法にかかる図１の太陽電池の製造方法の例が、図２に模式的に示される。
第１工程１では、シリコン基板１０の表面が、例えば、ＫＯＨ溶液、ＮａＯＨ領域、ＴＭＡＨ溶液、ＨＦ／ＨＮＯ３／ＣＨ３ＣＯＯＨ溶液中でのエッチングにより、またはプラズマテクスチュアにより、テクスチュア化される。テクスチュア化は、裏側がテクスチュア化中にマスクされる片面テクスチュア化工程、または両側テクスチュア化工程でも良い。後者の場合、テクスチャア化に続き、裏側の研磨工程が行われる。ここで記載した例では、シリコン基板１０はｎ型結晶シリコン基板であり、例えば２Ωｃｍと１５Ωｃｍとの間の範囲の抵抗率を有するが、本開示はこれに限定されない。
次に、工程２で、ｎ＋表面電界（ＦＳＦ）領域１１が、基板１０の表側に形成される。ＦＳＦは、例えばＰＯＣｌ３拡散により形成されても良い。ＦＳＦを形成するために使用される他の方法の例は、ドープされた誘電体層からの拡散、ドープされたスピンオンまたはスプレイオン源からの拡散、またはドーパント含有ペーストからの拡散、エピタキシャル成長、レーザードーピング、またはイオン注入であるが、本開示はこれに限定されるものではない。図１に示す例では、ＦＳＦは、電池の全表面の上に延びる。しかしながら、本開示はこれに限定されるものではなく、ＦＳＦは、例えば、表側コンタクト１７の位置にのみ存在するような、局所的なＦＳＦでも良い。
次に（工程３）、ＦＳＦがＰＯＣｌ３の拡散で形成される例では、ＰＯＣｌ３拡散工程中に基板１０の両側に形成されたフォスフォシリケートガラス（ＰＳＧ）、およびＰＯＣｌ３拡散工程の結果として基板１０の裏側に形成されたｎ＋層が除去される。ＰＳＧは、例えばＨＦ／ＨＣｌ溶液中で除去される。裏側に形成されたｎ＋層は、例えばＨＦ／ＨＮＯ３ケミストリに基づく（片面）シリコンエッチングにより除去されても良いが、本開示はこれに限定されるものではない。
工程４では、酸化シリコン層、窒化シリコン層、炭化シリコン層、酸窒化層、または酸化チタン層のような誘電体層１２が、例えば、ＰＥＣＶＤにより、５ｎｍから１５０ｎｍの間、例えば５ｎｍから１２０ｎｍの間、例えば２０ｎｍから５０ｎｍの間の膜厚で、基板の表面上に堆積されるが、本開示はこれに限定されるものではない。
工程５は、基板１０の裏面全体にｐドープされたエピタキシャル層（ドーピング濃度が、例えば１０１８原子／ｃｍ３から５×１０２０原子／ｃｍ３の間の範囲）を成長し、これにより、太陽電池の裏側エミッタ領域１３を形成する工程を含む。ｐドープされたエピタキシャル層１３の膜厚は、例えば１０ｎｍから５μｍの間、例えば１０ｎｍから２μｍの間の範囲でも良いが、本開示はこれに限定されるものではない。このエピタキシャル成長中に、表側誘電体層１２は、基板のその側の上のエピタキシャル成長を防止するだけでなく、またエピタキシャル工程中に高温に露出し、これにより誘電体層の表面パッシベーション品質を改良し、表側の誘電体層を、良好な表面パッシベーション品質を提供する高品質のパッシベーション層に変質させる。
エピタキシャル成長に続いて、表側で、例えば窒化シリコン層のような反射防止コーティング（ＡＲＣ）１５の堆積工程（工程６）と、例えばＡｌ２Ｏ３パッシベーション層の堆積工程を含む、裏面パッシベーション層の堆積工程（工程７）が行われる。次に（工程８）、例えば、ＰＥＣＶＤ酸化シリコン、窒化シリコン、酸窒化物、または炭化シリコン層のような追加の裏側誘電体層が、裏面パッシベーション層の上に堆積される。裏側パッシベーション層と追加の裏側誘電体層とのスタックが、単層１４として図１に示される。
図２に示される例では、第１に、反射防止コーティング１５が表側に堆積され（工程６）、続いて裏側パッシベーション層（工程７）、および追加の裏側誘電体層（工程８）の堆積が行われる。しかしながら、本開示はこれに限定されるものではなく、異なるプロセス工程のシーケンスを用いても良い。例えば、最初に裏側パッシベーション層（工程７）と追加の裏側誘電体層（工程８）が堆積され、その後に、反射防止コーティング１５が表側に堆積されても良い（工程６）。
最後に、工程９で、コンタクト開口部が、（例えば、レーザー切断または他のパターニング技術を用いて）表側に反射防止コーティング１５と表側パッシベーション層１２を通って形成されて、これにより表面電界領域１１を部分的に露出させ、裏側に誘電体層スタック１４を通って形成されて、これにより裏側エミッタ領域１３を露出させる。コンタクト開口部の形成後、表面電界領域１１への表側金属コンタクト１７と、裏側エミッタ領域１３への裏側金属コンタクト１６とを形成するメタライゼーション工程が行われる。
図１および図２に示す例では、誘電体層１２が第１の所定の位置に堆積され、第１の所定の位置は、表面１０の表面に対応する。ドープされたエピタキシャル層１３が第２の所定の位置に成長され、第２の所定の位置は、基板１０の裏面に対応する。それゆえに、この例では、第１の所定の位置と第２の所定の位置は、基板の対向する表面に位置する。もしエピタキシャル堆積が、エピタキシャル成長中に使用される前駆体に、両方の基板表面が露出する環境で行われた場合、表側の誘電体層１２は、エピタキシャル成長のためのマスキング層として働く。
太陽電池では、誘電体層１２は、良好な表面パッシベーション層として機能する。この層は、太陽電池デバイス中に保持される。
ｎ型Ｃｚ−Ｓｉテストウエハが準備され、（誘電体層１２に対応する）ＰＥＣＶＤＳｉＯｘ層のパッシベーション品質をテストする実験が行われた。この目的のために、テクスチャ化されたウエハの両側にＦＳＦ領域が形成され、続いて、双方のウエハ表面で、フォスフォシリケート（ＰＳＧ）の除去と、ＰＥＣＶＤＳｉＯｘ層の堆積が行われ、対称的なデバイスとなった。その後、ウエハは、実際のエピタキシャル成長無しで、エピタキシャル成長に対応する熱量に露出した。
フォトルミネッセンスおよびＱＳＳＰＣ（準定常状態光伝導）測定が、ＦＳＦ／パッシベーションの組み合わせのパッシベーション品質の定量化に用いられた。本開示のアプローチが、パッシベーション層としてＦＳＦと熱酸化物との組み合わせを用いた同じテストウエハで得られた再結合電流密度（３０−６０ｆＡ／ｃｍ２）より低い、非常に低い表面再結合電流密度（１０ｆＡ／ｃｍ２より低い）となることが、驚くべきことに見出された。優秀な表面パッシベーションが得られた以外に、それらの改良された再結合電流密度は、また、熱量を減らしたことによるＦＳＦドーパントのドライブインを減らし、これによりウエハ表面近傍のより強い電界を減らしたことによる。
大面積（１２．５ｃｍ×１２．５ｃｍ）のｎ−Ｓｉ裏面接合太陽電池１００が、図２に示され、上で述べられた方法により形成された。第１グループの電池では、エピタキシャル成長が行われる裏面は化学的に研磨された。太陽電池の第２グループでは、裏面はテクスチュア化された。表側のメタライゼーション１７は、集積されたＮｉ／Ｃｕ／Ａｇめっきシーケンスを用いて行われた。裏側誘電体スタック１４は、ＰＥＣＶＤＳｉＯｘ層により厚くしたＡＬＤ−Ａｌ２Ｏ３表面パッシベーション層からなる。裏側メタライゼーション１６は、Ａｌスパッタにより形成された。小さい電池バッチ（約１グループに７電池）に対する以下の平均的特徴が測定された。即ち、テクスチュア化された裏面を有する電池（第２グループ）に対して２０．０％の平均太陽電池効率が得られ、研磨された裏面を有する電池（第１グループ）では、２０．３％の平均太陽電池効率が得られた。第２グループでは、平均開回路電流密度ＪＳＣが３８．６ｍＡ／ｃｍ２で、平均開回路電圧ＶＯＣが６５４ｍＶで、平均曲線因子ＦＦが７９．１％であった。第１グループでは、平均ＪＳＣが３８．９ｍＡ／ｃｍ２で、平均ＶＯＣが６５８ｍＶで、平均ＦＦが７９．５％であった。
上で述べられ、図２に模式的に示されたプロセスの長所は、裏側パッシベーションと表側パッシベーションが、独立して最適化できること、即ち、良好な表面パッシベーション層が、ｎドープの表側に形成され、異なる最適化された表面パッシベーション層（例えば、Ａｌ２Ｏ３層）が、ｐドープの裏側に形成されることである。もし、表側パッシベーションに熱酸化が使用された場合、これは裏側から熱酸化物を除去するための追加のエッチング工程を必要とする。
上述のように、本開示にかかる方法を用いて、電池の一方の上の良好な表面パッシベーションが、限定された数の工程と１回のみの高温工程を用いて、デバイスの反対側の上のエピタキシャルエミッタの形成と組み合わせることができる。これは、追加のマスキング工程、またはドーパント活性工程、または追加のアニール工程を必要としない。
本開示の方法は、また、半導体基板の表面上の第１の所定の位置に良好な表面パッシベーション層を形成するために、および半導体基板の同じ表面上の、第１の所定の位置とは異なりかつ重ならない第２の所定の位置にエピタキシャル層を形成するために用いても良い。
同じ基板側に第１の所定の位置と第２の所定の位置を有する、本開示の方法を用いて形成された太陽電池２００の例が、図３に示される。図３に示された電池２００は、ｐ型シリコン基板上に形成されたｐ−ＳｉのＰＥＲＣ型電池である。これは、基板３０の裏面上の第２の所定の位置にエピタキシャル成長した、局所的な裏面電解領域（ＢＳＦ）領域３３を含む。残りの裏面は、低品質のＡＰＣＶＤまたはＰＥＣＶＤのＳｉＯＸ層によりパッシベートされ、エピタキシャル工程中に、高品質のパッシベーション層３４に変えられる。電池２００は、更に表側にエミッタ領域３１、表面パッシベーション層３２、反射防止コーティング３５、および表側コンタクト３７を含む。裏側では、裏側コンタクト２６が形成される。
本開示の方法にかかる図３の太陽電池２００を製造する方法が、図４に模式的に示される。
第１工程２０では、シリコン基板３０の表面が、例えば、ＫＯＨ溶液、ＮａＯＨ領域、ＴＭＡＨ溶液、ＨＦ／ＨＮＯ３／ＣＨ３ＣＯＯＨ溶液中でのエッチングにより、またはプラズマテクスチュアにより、テクスチュア化される。テクスチュア化は、裏側がテクスチュア化中にマスクされる片面テクスチュア化工程、またはマスキングを用いない両側テクスチュア化工程でも良い。後者の場合、テクスチャア化に続き、裏側の研磨工程が行われる。ここで記載した例では、シリコン基板３０はｐ型結晶シリコン基板であり、例えば０．２Ωｃｍと１０Ωｃｍとの間の範囲の抵抗率を有するが、本開示はこれに限定されない。
次に、工程２１で、ｎ型エミッタ領域３１が、基板３０の表側に形成される。エミッタ領域３１は、例えばＰＯＣｌ３拡散により形成されても良い。エミッタ領域を形成するために使用される他の方法の例は、ドープされた誘電体層からの拡散、ドープされたスピンオンまたはスプレイオン源からの拡散、またはドーパント含有ペーストからの拡散、エピタキシャル成長、レ−ザードーピング、またはイオン注入であるが、本開示はこれに限定されるものではない。
次に（工程２２）、エミッタ領域がＰＯＣｌ３の拡散で形成される例では、ＰＯＣｌ３拡散工程中に基板３０の両側に形成されたフォスフォシリケートガラス（ＰＳＧ）、およびＰＯＣｌ３拡散工程の結果として基板３０の裏側に形成されたｎ＋層が除去される。ＰＳＧは、例えばＨＦ／ＨＣｌ溶液中で除去される。裏側に形成されたｎ＋層は、例えばＨＦ／ＨＮＯ３ケミストリに基づく（片面）シリコンエッチングにより除去されても良いが、本開示はこれに限定されるものではない。
工程２３では、例えば酸化シリコン層のような表面パッシベーション層３２が、５ｎｍから２００ｎｍの間、例えば５ｎｍから１２０ｎｍの間、例えば２０ｎｍから５０ｎｍの間の膜厚で、基板の表面上に形成されるが、本開示はこれに限定されるものではない。本開示の具体例では、表側表面パッシベーション層３２は、例えば熱酸化層である。他の具体例では、表側表面パッシベーション層３２は、堆積された酸化シリコン層、例えばＰＥＣＶＤ酸化シリコン層でも良く、この層の表面パッシベーション品質は、更なるプロセスシーケンス中のエピタキシャル成長中に改良される。
工程２４では、酸化シリコン層、窒化シリコン層、炭化シリコン層、酸窒化層、または酸化チタン層のような誘電体層３４が、例えば、ＰＥＣＶＤにより、例えば４０ｎｍから５００ｎｍの間、例えば７５ｎｍから２００ｎｍの間の膜厚で、基板３０の裏面上に堆積されるが、本開示はこれに限定されるものではない。これに続いて、例えばレーザー切断により裏側コンタクトの開口工程（工程２５）が行われ、ＢＳＦ領域が形成される位置（第２の所定の位置）に開口部を有する、第１の所定の位置のパターニングされた誘電体層３４となる。
工程２６は、基板３０の裏面にｐ＋ドープされたエピタキシャル層（ドーピング濃度が、例えば１０１８原子／ｃｍ３から５×１０２０原子／ｃｍ３の間の範囲）を成長し、これにより、パターニングされた誘電体層３４をマスクに用いて、局所ＢＳＦ領域３３を形成する。ｐ＋ドープされたエピタキシャル層３３の膜厚は、例えば１０ｎｍから５μｍの間、例えば５０ｎｍから３μｍの間の範囲でも良いが、本開示はこれに限定されものではない。このエピタキシャル成長中に、裏側誘電体層３４は、第１の所定の位置でエピタキシャル成長を妨げられるだけではなく、エピタキシャル工程中に高温に曝されて、これにより裏側誘電体層３４は、良好な表面パッシベーション品質を提供する高品質の誘電体層に変わる。表側でのエピタキシャル成長は、工程２３で形成された表側表面パッシベーション層３２により妨げられる。表側表面パッシベーション層３２は、例えば（層３４と同じ）ＰＥＣＶＤＳｉＯｘ層のような堆積された層であり、エピタキシャル成長工程中に曝される高温は、このＰＥＣＶＤＳｉＯｘ層の表面パッシベーション品質を改良しても良い。
エピタキシャル成長に続いて、表側で、例えば窒化シリコン層のような反射防止コーティング（ＡＲＣ）３５の堆積が行われる（工程２７）。最後に、工程２８で、表側に、（レーザー切断または他のパターニング技術を用いて）コンタクト開口部が形成され、続いて、メタライゼーション工程が行われ、エミッタ領域３１への表側金属コンタクト３７と、裏側ＢＳＦ領域３３への裏側金属コンタクト３６を形成する。
先の記載は、本開示の所定の具体例を詳しく述べる。しかしながら、先の記載がテキスト中に如何に詳細に述べられても、本開示は多くの方法で実施できることは有難い。なお、本開示の所定の長所または形態を記載する場合の特定の形状の使用は、その用語が関連する本開示の長所や形態の特定の特徴を含むように限定するように、用語がここで再定義されることを暗示するように取るべきではない。
上記詳細な説明は、様々な具体例に適用されて、本発明の新規な特徴を示し、記載し、そして指摘するが、記載されたデバイスまたはプロセスの形態や細部での様々な省略、代替え、および変形が、本発明から離れることなく、当業者にできることが理解されるであろう。

Claims (9)

  1. 結晶半導体太陽電池を製造する方法であって、この方法は、
    半導体基板の表面上の第１の所定の位置に、誘電体層を堆積する工程と、
    その後に、半導体基板の表面上の、第１の所定の位置とは異なりかつ重ならない第２の所定の位置に、ドープされたエピタキシャル層を成長する工程と、を含み、
    太陽電池の製造中に、半導体基板の表面上に誘電体層が残り、
    誘電体層は、太陽電池の表面パッシベーション層として維持され、
    ドープされたエピタキシャル層の成長は、６００℃から１０００℃までの範囲の温度で行われ、
    ドープされたエピタキシャル層の成長は、これにより、誘電体層の表面パッシベーション品質を改良し、そして、
    第１の所定の位置と第２の所定の位置は、半導体基板の対向する面上に存在する、方法。
  2. 誘電体層は、５００℃より低い温度で堆積される請求項１に記載の方法。
  3. 第１の所定の位置に誘電体層を堆積する工程は、化学気相堆積、原子層堆積、熱分解コーティング、スピンコーティング、スプレーコーティング、またはディップコーティングにより誘電体層を堆積する工程を含む請求項１または２のいずれかに記載の方法。
  4. 誘電体層は、シリコン酸化物、シリコン窒化物、シリコン炭化物、酸窒化物、またはチタン酸化物を含む請求項１〜３のいずれかに記載の方法。
  5. ドープされたエピタキシャル層は、太陽電池のエミッタ領域、裏面電界領域、および／または表面電界領域を形成する請求項１〜４のいずれかに記載の方法。
  6. 第１の所定の位置は、半導体基板の両方の面上に存在する請求項１〜５のいずれかに記載の方法。
  7. 第２の所定の位置は、半導体基板の両方の面上に存在する請求項１〜６のいずれかに記載の方法。
  8. 第１の所定の位置に誘電体層を堆積する工程は、第１の所定の位置と第２の所定の位置に誘電体層を堆積する工程と、これに続く、第２の所定の位置から誘電体層を除去する工程とを含む請求項１〜７のいずれかに記載の方法。
  9. 第２の所定の位置にドープされたエピタキシャル層を成長する工程は、両方の半導体基板表面が、エピタキシャル成長中に用いられる前駆体に露出するシステム中で行われる請求項１〜８のいずれかに記載の方法。
JP2015152455A 2014-09-04 2015-07-31 結晶太陽電池の製造方法 Expired - Fee Related JP6652795B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14183484.6 2014-09-04
EP14183484.6A EP2993699B1 (en) 2014-09-04 2014-09-04 Method for fabricating crystalline photovoltaic cells

Publications (2)

Publication Number Publication Date
JP2016058720A JP2016058720A (ja) 2016-04-21
JP6652795B2 true JP6652795B2 (ja) 2020-02-26

Family

ID=51454609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015152455A Expired - Fee Related JP6652795B2 (ja) 2014-09-04 2015-07-31 結晶太陽電池の製造方法

Country Status (4)

Country Link
US (1) US20160072001A1 (ja)
EP (1) EP2993699B1 (ja)
JP (1) JP6652795B2 (ja)
CN (1) CN105405921A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI540749B (zh) * 2014-11-04 2016-07-01 Atomic Energy Council Method for patterning a semiconductor element and its electroplated electrode
US11145774B2 (en) * 2018-05-30 2021-10-12 Solar Inventions Llc Configurable solar cells
EP3790058A1 (en) * 2019-09-03 2021-03-10 Silbat Energy Storage Solutions, S.L. Thermo-photovoltaic cell and method of manufacturing same
CN113539871B (zh) * 2021-06-25 2022-07-01 英利能源（中国）有限公司 一种链式pecvd镀膜工艺稳定性的检测方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69126724T2 (de) * 1990-03-19 1998-01-15 Toshiba Kawasaki Kk Vorrichtung zur Dampfphasenabscheidung
US6005226A (en) * 1997-11-24 1999-12-21 Steag-Rtp Systems Rapid thermal processing (RTP) system with gas driven rotating substrate
US6449428B2 (en) * 1998-12-11 2002-09-10 Mattson Technology Corp. Gas driven rotating susceptor for rapid thermal processing (RTP) system
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US20130164883A1 (en) * 2007-10-06 2013-06-27 Solexel, Inc. Laser annealing applications in high-efficiency solar cells
US8637340B2 (en) * 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US7321722B2 (en) * 2005-06-13 2008-01-22 United Microelectronics Corp. Method for thermal processing a semiconductor wafer
US9455362B2 (en) * 2007-10-06 2016-09-27 Solexel, Inc. Laser irradiation aluminum doping for monocrystalline silicon substrates
US20090188553A1 (en) * 2008-01-25 2009-07-30 Emat Technology, Llc Methods of fabricating solar-cell structures and resulting solar-cell structures
DE102009011306A1 (de) * 2009-03-02 2010-09-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beidseitig kontaktierte Solarzellen sowie Verfahren zu deren Herstellung
US8779280B2 (en) * 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same
US9029834B2 (en) * 2010-07-06 2015-05-12 International Business Machines Corporation Process for forming a surrounding gate for a nanowire using a sacrificial patternable dielectric
DE102010036893B4 (de) * 2010-08-06 2017-01-19 Hanwha Q.CELLS GmbH Herstellungsverfahren einer Halbleitervorrichtung
US8809097B1 (en) * 2010-09-22 2014-08-19 Crystal Solar Incorporated Passivated emitter rear locally patterned epitaxial solar cell
US9099596B2 (en) * 2011-07-29 2015-08-04 International Business Machines Corporation Heterojunction photovoltaic device and fabrication method
US9021164B2 (en) * 2012-08-03 2015-04-28 Dell Products L.P. Near field communication mimic device and method of use
WO2013020868A1 (en) * 2011-08-05 2013-02-14 Imec Method for forming patterns of differently doped regions
AU2012362505B2 (en) * 2011-12-26 2015-08-20 Solexel, Inc. Systems and methods for enhanced light trapping in solar cells
US20130247981A1 (en) * 2012-03-21 2013-09-26 Suniva, Inc. Solar cell fabrication using a pre-doping dielectric layer
JP5546616B2 (ja) * 2012-05-14 2014-07-09 セリーボ， インコーポレイテッド トンネル酸化物を有する後面接合太陽電池
JP2014092726A (ja) * 2012-11-06 2014-05-19 Seiko Epson Corp 電気光学装置及び電子機器
US8912071B2 (en) * 2012-12-06 2014-12-16 International Business Machines Corporation Selective emitter photovoltaic device
CN103872185B (zh) * 2012-12-18 2016-06-29 国际商业机器公司 场效应叉指背接触光伏器件及其形成方法
US8642378B1 (en) * 2012-12-18 2014-02-04 International Business Machines Corporation Field-effect inter-digitated back contact photovoltaic device
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
EP2851696B1 (en) * 2013-09-24 2016-04-20 Imec Method for the extraction of recombination characteristics at metallized semiconductor surfaces

Also Published As

Publication number Publication date
US20160072001A1 (en) 2016-03-10
EP2993699A1 (en) 2016-03-09
EP2993699B1 (en) 2018-03-21
JP2016058720A (ja) 2016-04-21
CN105405921A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP7120514B2 (ja) 太陽電池
KR101991767B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
CN109244194B (zh) 一种低成本p型全背电极晶硅太阳电池的制备方法
JP6027443B2 (ja) 光起電力セルの製造方法、それによって製造された光起電力セル、およびその用途
JP2008021993A (ja) 全背面接点構成を含む光起電力デバイス及び関連する方法
US20100071765A1 (en) Method for fabricating a solar cell using a direct-pattern pin-hole-free masking layer
CN111628052B (zh) 一种钝化接触电池的制备方法
US20130061926A1 (en) Solar cell element and method for producing the same, and solar cell module
JP6199727B2 (ja) 太陽電池の製造方法
JP6652795B2 (ja) 結晶太陽電池の製造方法
EP3618124A1 (en) Solar battery element and solar battery element manufacturing method
JP5004932B2 (ja) 太陽電池および太陽電池の製造方法
CN115692548A (zh) 太阳电池及其制备方法
WO2014092649A1 (en) A method of manufacturing a photovoltaic cell
WO2012129184A1 (en) Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
JP6114171B2 (ja) 太陽電池の製造方法
JP5645734B2 (ja) 太陽電池素子
CN102122683A (zh) 采用腐蚀浆料法制备单晶硅太阳能电池选择发射极的工艺
CN104167460A (zh) 太阳能电池制造方法
CN114093980B (zh) 一种叉指背接触电池的制作方法
JP2014154619A (ja) 光電変換素子の製造方法
JP5994895B2 (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200124

R150 Certificate of patent or registration of utility model

Ref document number: 6652795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees