JP6638386B2 - Manufacturing method of package substrate - Google Patents
Manufacturing method of package substrate Download PDFInfo
- Publication number
- JP6638386B2 JP6638386B2 JP2015254709A JP2015254709A JP6638386B2 JP 6638386 B2 JP6638386 B2 JP 6638386B2 JP 2015254709 A JP2015254709 A JP 2015254709A JP 2015254709 A JP2015254709 A JP 2015254709A JP 6638386 B2 JP6638386 B2 JP 6638386B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- core substrate
- dicing
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000001681 protective effect Effects 0.000 claims description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Dicing (AREA)
Description
本発明はパッケージ基板及びその製造方法に関する。 The present invention relates to a package substrate and a method for manufacturing the same.
パッケージ基板の製造方法には、コア基板に配線層と絶縁層とを積層し大判の配線基板を形成した後、配線基板を所要寸法にダイシングしてパッケージ基板に個片化する方法がある。しかし、このような製造方法では、コア基板が割れの起きやすい脆性材料の場合、ダイシングの衝撃によりコア基板断面に微小なき裂が生じる。このコア基板断面のき裂はダイシング直後またはその後の工程で拡大し割れにつながる可能性がある。このような微小き裂の発生を抑制する個片化法としては、例えばレーザー光をコア基板内部に集光させコア基板のみを切断し、その後回転するダイヤモンドブレードを用いて封止部分のダイシングを行うという技術がある（例えば、特許文献１参照）。しかしながら、レーザー加工に時間・コストを要し、またその原理上完全にき裂を抑制することは困難である。 As a manufacturing method of a package substrate, there is a method of laminating a wiring layer and an insulating layer on a core substrate to form a large-sized wiring substrate, and then dicing the wiring substrate into required dimensions to singulate the package substrate. However, in such a manufacturing method, when the core substrate is a brittle material that is liable to crack, a small crack is generated in the cross section of the core substrate due to the impact of dicing. The crack in the cross section of the core substrate may be enlarged immediately after dicing or in a subsequent process, leading to a crack. As a singulation method for suppressing the occurrence of such small cracks, for example, a laser beam is condensed inside the core substrate, only the core substrate is cut, and then dicing of the sealing portion is performed using a rotating diamond blade. There is a technique of performing the operation (for example, see Patent Document 1). However, laser processing requires time and cost, and it is difficult to completely suppress cracks in principle.
近年のパッケージ基板のコア基板には、電気的特性には優れるものの切断面が脆弱な材料により形成されたものがある。また、コア基板とは線膨張係数の異なる樹脂層と配線層とを複数積層するため、温度変化があると線膨張係数の差により樹脂層、配線層、コア基板で膨張量が変わり、各層内部に内部応力が生じる。パッケージ基板のダイシングで、コア基板断面に微小なき裂が生じると、時間経過および温度変化によって傷部分からコア基板内部に蓄積された内部応力が開放され、コア基板が裂ける方向に割れが生じるという課題がある。 In recent years, some core substrates of package substrates have excellent electrical characteristics but a cut surface formed of a fragile material. In addition, since a plurality of resin layers and wiring layers having different linear expansion coefficients from the core substrate are laminated, if there is a temperature change, the amount of expansion changes in the resin layer, the wiring layer, and the core substrate due to the difference in the linear expansion coefficient. Internal stress occurs. When a small crack is generated in the cross section of the core substrate during dicing of the package substrate, the internal stress accumulated inside the core substrate is released from the scratched portion due to the passage of time and temperature change, causing a crack in the direction in which the core substrate tears There is.
そこで本願発明は、脆性材料からなるコア基板に、絶縁層と配線層とを積層した配線基板を個片化したとき、またはその後の温度変化によって、コア基板の切断面に割れを生じることのないパッケージ基板及びその製造方法を提供することを目的としている。 Therefore, the present invention does not cause a crack on a cut surface of the core substrate when a wiring substrate in which an insulating layer and a wiring layer are laminated is singulated on a core substrate made of a brittle material or due to a subsequent temperature change. It is an object of the present invention to provide a package substrate and a method for manufacturing the same.
上記課題を解決するための本発明の一局面は、ガラスを材料とするコア基板と、コア基板の上に形成された配線層と、配線層の間に形成された絶縁層とを含むパッケージ基板の製造方法であって、コア基板の上に、配線層と、配線層の間に形成された絶縁層とを含む複数の配線基板を製造する工程と、複数の配線基板にフッ酸耐性のあるレジストもしくは金属で保護膜を形成する工程と、ダイシングブレードを用いて、コア基板、配線層、絶縁層、および保護膜を切断することにより複数の配線基板をダイシングし、表裏面が全面にわたって保護膜に覆われた、配線基板を個片化した複数のパッケージ基板を得るダイシング工程と、フッ酸で複数のパッケージ基板のコア基板をエッチングすることによりコア基板の側面を内方に向かってくぼませる工程とを有する、パッケージ基板の製造方法。 One aspect of the present invention for solving the above problems is a package substrate including a core substrate made of glass, a wiring layer formed on the core substrate, and an insulating layer formed between the wiring layers. A method of manufacturing a plurality of wiring boards including a wiring layer and an insulating layer formed between the wiring layers on a core substrate, wherein the plurality of wiring boards have hydrofluoric acid resistance. Dicing multiple wiring boards by cutting the core substrate, wiring layer, insulating layer, and protective film using a dicing blade, and forming a protective film with a resist or metal. A dicing step of obtaining a plurality of package substrates in which the wiring substrate is singulated, and etching the core substrates of the plurality of package substrates with hydrofluoric acid to indent the side surfaces of the core substrates inward. And a step of manufacturing method of the package substrate.
本発明によれば、脆弱なコア基板を有する配線基板であっても、個片化するとき、またはその後のパッケージ基板の作製時や実装時において大きな温度変化がかかっても、コア基板断面の割れが発生せず、信頼性の高いパッケージ基板を提供することができる。 According to the present invention, even if the wiring substrate has a fragile core substrate, even when a large temperature change is applied during singulation, or during subsequent fabrication or mounting of a package substrate, the core substrate can be cracked. Does not occur, and a highly reliable package substrate can be provided.
以下、本発明の一実施形態にかかるパッケージ基板２００とその製造方法について、図面に基づいて説明する。図１〜１０は、配線基板１００を個片化する際の各工程における模式的な断面図である。図１１、１２は、配線基板１００を個片化した後のパッケージ基板２００の模式的な断面図である。本明細書においては、個片化された積層体をパッケージ基板２００と称している。個片化される前のパッケージ基板２００が連結された状態のものを配線基板１００と称する。 Hereinafter, a package substrate 200 and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to the drawings. 1 to 10 are schematic cross-sectional views in each step when the wiring substrate 100 is singulated. 11 and 12 are schematic cross-sectional views of the package substrate 200 after the wiring substrate 100 has been singulated. In this specification, the singulated laminate is referred to as a package substrate 200. The package substrate 200 in a state in which the package substrates 200 before being separated are connected is referred to as a wiring substrate 100.
（配線基板製造工程）
まず図１に示すようにコア基板１０を準備する。コア基板１０には、配線基板１００および配線基板１００を個片化した後のパッケージ基板２００の電気特性を向上させる材料が用いられている。具体的なコア基板１０の材料は、例えば、ガラス基板である。
(Wiring board manufacturing process)
First, a core substrate 10 is prepared as shown in FIG. The core substrate 10 is made of a material that improves the electrical characteristics of the wiring substrate 100 and the package substrate 200 after the wiring substrate 100 is singulated. A specific material of the core substrate 10 is, for example, a glass substrate.
次に図２に示すように、配線基板１００を作製する。配線基板１００は、コア基板１０とコア基板１０の厚さ方向の両面に積層された配線層２０と絶縁層３０とにより構成されている。 Next, as shown in FIG. 2, the wiring substrate 100 is manufactured. The wiring substrate 100 includes a core substrate 10, a wiring layer 20 laminated on both surfaces of the core substrate 10 in the thickness direction, and an insulating layer 30.
コア基板１０の厚さ方向の表面には、セミアディティブ法により配線層２０を形成している。配線層２０の形成方法はこの方法に限定されるものではない。配線材料はめっきで形成しやすい銅が好ましい。また、絶縁層３０はエポキシ系の樹脂フィルムをラミネートする工法が一般的であるがこの方法に限定されるものではない。また、一般的なビルドアッププロセスにより、配線層２０と絶縁層３０とを複数層積層してもよい。 The wiring layer 20 is formed on the surface of the core substrate 10 in the thickness direction by a semi-additive method. The method for forming the wiring layer 20 is not limited to this method. The wiring material is preferably copper which can be easily formed by plating. The insulating layer 30 is generally formed by a method of laminating an epoxy resin film, but is not limited to this method. Further, a plurality of wiring layers 20 and insulating layers 30 may be stacked by a general build-up process.
（基板表面保護膜形成工程）
次に、図３に示すように、配線基板１００の表面に保護膜４０を形成する。保護膜４０としては例えばフッ酸耐性のあるガラスエッチング用ドライフィルムレジストや、金属膜を用いることができる。ここで、図４に示すようにフォトリソグラフィプロセスによりダイシングラインを中心に、保護膜４０を、０ｍｍより大きく、かつ５ｍｍ以下の幅で開口させると後に説明するフッ酸でのガラスエッチングプロセスにより、側面を厚さ方向に曲面にする（コア基板１０に垂直な面による断面端縁を曲線にする）ことができる。
(Substrate surface protective film forming step)
Next, as shown in FIG. 3, a protective film 40 is formed on the surface of the wiring board 100. As the protective film 40, for example, a hydrofluoric acid-resistant dry film resist for glass etching or a metal film can be used. Here, as shown in FIG. 4, when the protective film 40 is opened with a width larger than 0 mm and smaller than 5 mm around a dicing line by a photolithography process, a side surface is formed by a glass etching process using hydrofluoric acid described later. Can be curved in the thickness direction (the cross-sectional edge of the plane perpendicular to the core substrate 10 is curved).
（ダイシング工程）
次に図５、図６に示すように配線基板１００の個片化を行う。図５は図３に示した配線基板１００を個片化する工程を示した図であり、図６は図４に示した配線基板１００を個片化する工程を示した図である。ダイシングブレード６０はダイヤモンド砥粒を用いたものである。（または、一般的な材質で構わない。）ダイシング方法は、一般的な方法で良い。例えば樹脂などにダイヤモンド砥粒を埋没させたダイヤモンドブレードを用いてもよい。この際、本発明の課題としている割れの起点となる微小き裂３００が発生する。
(Dicing process)
Next, as shown in FIGS. 5 and 6, the wiring substrate 100 is singulated. FIG. 5 is a diagram illustrating a process of dividing the wiring substrate 100 illustrated in FIG. 3 into individual pieces, and FIG. 6 is a diagram illustrating a process of dividing the wiring substrate 100 illustrated in FIG. The dicing blade 60 uses diamond abrasive grains. (Or a general material may be used.) The dicing method may be a general method. For example, a diamond blade in which diamond abrasive grains are embedded in a resin or the like may be used. At this time, a microcrack 300 which is a starting point of the crack, which is an object of the present invention, is generated.
（微小き裂除去工程）
次に図７、図８に示すようにコア基板１０をエッチングし微小き裂を除去する。図７には図５に示した個別化した配線基板１００をエッチングした図、図８には図６に示した個別化した配線基板１００をエッチングした図を示した。エッチングには１％〜３０％程度に希釈したフッ酸を用いることが望ましいがそれに限定されない。ダイシング後に側面をエッチングすることで、図７に示すように微小き裂３００を除去もしくは微小き裂３００先端の曲率を大きくすることができ、割れの発生を抑制することができる。また、図８に示したように保護膜４０をパターニングすることで、側面をコア基板１０の厚み方向に沿って外側に凸の曲面とすることができる。側面を外側に凸の曲面とすることでエッチングにより取り除ききれなかった微小き裂３００の進展が抑制され、割れが抑制される。
(Small crack removal process)
Next, as shown in FIGS. 7 and 8, the core substrate 10 is etched to remove minute cracks. FIG. 7 is a diagram in which the individualized wiring substrate 100 shown in FIG. 5 is etched, and FIG. 8 is a diagram in which the individualized wiring substrate 100 shown in FIG. 6 is etched. It is desirable to use hydrofluoric acid diluted to about 1% to 30% for etching, but the present invention is not limited to this. By etching the side surface after dicing, the minute crack 300 can be removed or the curvature of the tip of the minute crack 300 can be increased as shown in FIG. 7, and the occurrence of cracks can be suppressed. Further, by patterning the protective film 40 as shown in FIG. 8, the side surface can be formed into a curved surface which is convex outwardly along the thickness direction of the core substrate 10. By making the side surface a curved surface convex outward, the growth of the minute crack 300 that cannot be removed by etching is suppressed, and the crack is suppressed.
（保護膜剥離工程）
次に図９、図１０に示すように保護膜４０を剥離する。
(Protective film peeling step)
Next, as shown in FIGS. 9 and 10, the protective film 40 is peeled off.
以上のようにして図１１、図１２に示すようなパッケージ基板２００が形成されることになる。 As described above, the package substrate 200 as shown in FIGS. 11 and 12 is formed.
［参考例１］
図１に示すコア基板１０の板厚寸法を０．３ｍｍとした。コア基板１０の材料としてはガラスを用いた。コア基板１０の厚さ方向の表面に銅めっきにより５μｍの厚みの配線層２０を形成した。銅めっきの際には、一般的なフォトリソグラフィー法を使用した。次にフォトリソグラフィーにより絶縁樹脂層３０を形成した。
[ Reference Example 1]
The thickness of the core substrate 10 shown in FIG. 1 was 0.3 mm. Glass was used as the material of the core substrate 10. The wiring layer 20 having a thickness of 5 μm was formed on the surface of the core substrate 10 in the thickness direction by copper plating. At the time of copper plating, a general photolithography method was used. Next, the insulating resin layer 30 was formed by photolithography.
次に、図４に示す基板表面保護膜４０として、ガラスエッチング用ドライフィルムレジストをラミネートし、フォトリソグラフィプロセスにより、あとで配線基板１００を個片化するダイシングラインを中心に幅３ｍｍの開口部を設けた。 Next, a dry film resist for glass etching is laminated as the substrate surface protection film 40 shown in FIG. 4, and an opening having a width of 3 mm is formed around a dicing line for dividing the wiring substrate 100 by photolithography process. Provided.
次にダイシングブレード６０によって配線基板１００をダイシングしてパッケージ基板２００を得た。ダイシングブレード６０の先端の幅は、０．１５ｍｍとした。ダイシング後のパッケージ基板２００の側面を観察した結果、最大１５μｍのき裂３００が確認された。 Next, the wiring substrate 100 was diced by the dicing blade 60 to obtain the package substrate 200. The width of the tip of the dicing blade 60 was 0.15 mm. As a result of observing the side surface of the package substrate 200 after dicing, a crack 300 having a maximum size of 15 μm was confirmed.
次にコア基板１０をエッチングし微小き裂３００を除去した。エッチングには２０ｗｔ％に希釈したフッ酸を用いた。処理はスプレー処理によって行い処理時間は１０分とした。処理後にパッケージ基板２００の側面を観察した結果、１０μｍ以上のき裂は確認されなかった。また、側面を外側に凸の曲面とすることができた。このようにダイシング後に側面をエッチングすることで微小き裂３００を除去し側面を曲面とすることができた。 Next, the core substrate 10 was etched to remove the minute cracks 300. Hydrofluoric acid diluted to 20 wt% was used for etching. The processing was performed by spraying, and the processing time was 10 minutes. As a result of observing the side surface of the package substrate 200 after the processing, no crack having a size of 10 μm or more was found. Further, the side surface could be formed into a curved surface convex outward. By etching the side surface after dicing in this manner, the minute crack 300 was removed, and the side surface could be made a curved surface.
次にガラスエッチング用ドライフィルムレジストを剥離し、パッケージ基板２００を得た。 Next, the dry film resist for glass etching was removed to obtain a package substrate 200.
参考例１に係るパッケージ基板２００を１０個製造し、１２５℃から−５５℃の温度変化を与える試験ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行ったが、コア基板の割れなど信頼性の低下は起きなかった。 Ten package substrates 200 according to Reference Example 1 were manufactured, and 1000 cycles of the test MIL-STD-883H giving a temperature change from 125 ° C. to −55 ° C., but no reduction in reliability such as cracking of the core substrate occurred. Was.
［比較例１］
基板表面保護膜形成工程、微小き裂除去工程、保護膜剥離工程を設けなかった点以外は、参考例１と同様にして、パッケージ基板を得た。比較例１に係るパッケージ基板は、３日常温で放置した所、１０個の内７個コア基板の割れが起きた。
[Comparative Example 1]
A package substrate was obtained in the same manner as in Reference Example 1, except that the substrate surface protective film forming step, the fine crack removing step, and the protective film removing step were not provided. Engaging Rupa Kkeji substrate in Comparative Example 1, was left unattended and place in 3 days room temperature, it occurred cracks of 10 seven core substrate of.
以上のようにして配線基板１００に基板表面保護膜形成工程、微小き裂除去工程、保護膜剥離工程を実施して個片化したことにより、図１１、１２に示すようなコア基板側面が曲面であるパッケージ基板２００が形成されることになる。このようなパッケージ基板２００としたことにより、コア基板１０の割れにつながる微小なクラックを除去でき、割れの発生率を低下させることができた。 As described above, by performing the substrate surface protective film forming step, the minute crack removing step, and the protective film removing step on the wiring substrate 100 to separate the wiring substrate 100, the core substrate side surface as shown in FIGS. Is formed. By using such a package substrate 200, minute cracks leading to cracks in the core substrate 10 could be removed, and the incidence of cracks could be reduced.
以上説明したように、本発明によれば、フッ酸でガラスをエッチングすることで、ダイシングで発生したき裂を除去することができる。 As described above, according to the present invention, cracks generated by dicing can be removed by etching glass with hydrofluoric acid.
また、個片化の際に発生したき裂を除去することで割れの起点がなくなり、パッケージ基板断面の割れが発生せず、信頼性の高いパッケージ基板を提供することができる。 Further, by removing a crack generated at the time of singulation, the starting point of the crack is eliminated, and a crack in the cross section of the package substrate does not occur, so that a highly reliable package substrate can be provided.
また、基板表面を保護するレジスト、金属膜形状をコントロールすることで曲面形状の側面が得られる。これにより、き裂が残存したとしても、その進展を抑制することができる。 In addition, a curved side surface can be obtained by controlling the shape of the resist and the metal film that protect the substrate surface. Thereby, even if a crack remains, its progress can be suppressed.
本発明は、半導体チップとマザーボードとの間に電気的接続のために使用されるパッケージ基板等に用いることができる。 INDUSTRIAL APPLICABILITY The present invention can be used for a package substrate or the like used for electrical connection between a semiconductor chip and a motherboard.
１０ コア基板
２０ 配線層
３０ 絶縁樹脂
４０ 基板表面保護膜
６０ ダイシングブレード
１００ 配線基板
２００ パッケージ基板
３００ 微小き裂
DESCRIPTION OF SYMBOLS 10 Core board 20 Wiring layer 30 Insulating resin 40 Substrate surface protection film 60 Dicing blade 100 Wiring board 200 Package board 300 Micro crack
Claims (1)
前記コア基板の上に形成された配線層と、
前記配線層の間に形成された絶縁層とを含むパッケージ基板の製造方法であって、
前記コア基板の上に、前記配線層と、前記配線層の間に形成された前記絶縁層とを含む複数の配線基板を製造する工程と、
前記複数の配線基板にフッ酸耐性のあるレジストもしくは金属で保護膜を形成する工程と、
ダイシングブレードを用いて、前記コア基板、前記配線層、前記絶縁層、および前記保護膜を切断することにより前記複数の配線基板をダイシングし、表裏面が全面にわたって前記保護膜に覆われた、前記配線基板を個片化した複数のパッケージ基板を得るダイシング工程と、
フッ酸で前記複数のパッケージ基板の前記コア基板をエッチングすることにより前記コア基板の側面を内方に向かってくぼませる工程とを有する、パッケージ基板の製造方法。 A core substrate made of glass ;
A wiring layer formed on the core substrate,
And an insulating layer formed between the wiring layer a including package substrate manufacturing method,
Manufacturing a plurality of wiring boards including the wiring layer and the insulating layer formed between the wiring layers on the core substrate;
Forming a protective film with a hydrofluoric acid-resistant resist or metal on the plurality of wiring boards;
Using a dicing blade, dicing the plurality of wiring substrates by cutting the core substrate, the wiring layer, the insulating layer, and the protective film, the front and back surfaces are entirely covered with the protective film, A dicing step of obtaining a plurality of package substrates obtained by dividing the wiring substrate,
Etching the core substrate of the plurality of package substrates with hydrofluoric acid to indent the side surface of the core substrate inward.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015254709A JP6638386B2 (en) | 2015-12-25 | 2015-12-25 | Manufacturing method of package substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015254709A JP6638386B2 (en) | 2015-12-25 | 2015-12-25 | Manufacturing method of package substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017118053A JP2017118053A (en) | 2017-06-29 |
| JP6638386B2 true JP6638386B2 (en) | 2020-01-29 |
Family
ID=59234999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015254709A Active JP6638386B2 (en) | 2015-12-25 | 2015-12-25 | Manufacturing method of package substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6638386B2 (en) |
-
2015
- 2015-12-25 JP JP2015254709A patent/JP6638386B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017118053A (en) | 2017-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI738706B (en) | Substrate for packaging and manufacturing method thereof | |
| JP2006253402A (en) | Manufacturing method of semiconductor device | |
| JP4704792B2 (en) | GLASS SUBSTRATE WITH THIN FILM, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE USING THE SAME | |
| JP6576735B2 (en) | Wafer division method | |
| EP2530709B1 (en) | Method of producing a semiconductor wafer | |
| US9490103B2 (en) | Separation of chips on a substrate | |
| JP2022078155A (en) | Package substrate | |
| JP5991133B2 (en) | Breaking jig for brittle material substrate and breaking method | |
| JP4939452B2 (en) | Manufacturing method of semiconductor device | |
| JP6638386B2 (en) | Manufacturing method of package substrate | |
| JP2015231005A (en) | Wiring board and manufacturing method of the same | |
| JP6805511B2 (en) | Wiring board and its manufacturing method | |
| JP6724775B2 (en) | Wiring board individualization method and package board | |
| JP2006049419A (en) | Dicing method | |
| JP4581158B2 (en) | Semiconductor substrate cutting method | |
| JP6591240B2 (en) | Device manufacturing method | |
| US20050124140A1 (en) | Pre-fabrication scribing | |
| JP5075815B2 (en) | Semiconductor die separation method | |
| JP2019050296A (en) | Method for manufacturing semiconductor device | |
| JP2006156863A (en) | Semiconductor device and manufacturing method therefor | |
| JP6904044B2 (en) | Substrate for semiconductor package and its manufacturing method | |
| JP6492288B2 (en) | Device chip manufacturing method | |
| JP2013247175A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2017147395A (en) | Substrate for packaging and manufacturing method of the same | |
| JP2019009151A (en) | Package substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6638386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |