JP6637636B1

JP6637636B1 - レギュレータ及び出力電圧制御方法

Info

Publication number: JP6637636B1
Application number: JP2019517869A
Authority: JP
Inventors: 高嶋　豊隆; 豊隆高嶋
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2018-09-07
Filing date: 2018-09-07
Publication date: 2020-01-29
Anticipated expiration: 2038-09-07
Also published as: JPWO2020049735A1; WO2020049735A1

Abstract

本発明のレギュレータ１００は、第１出力電圧Ｖ１を第１出力端子Ｔ１から出力し、第１出力電圧Ｖ１から電圧降下させた第２出力電圧Ｖ２を第２出力端子Ｔ２から出力する２系統出力のレギュレータであって、スイッチング素子１０と、コンデンサ２０と、スイッチング素子１０とコンデンサ２０との間の中点に接続されている第１出力端子Ｔ１と、スイッチング素子１０とコンデンサ２０との間の中点に電圧降下部３０を介して接続されている第２出力端子Ｔ２と、第１出力電圧Ｖ１があらかじめ設定された第１設定電圧Ｖ３以下となり、かつ、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差があらかじめ設定された第２設定電圧Ｖ４以下となるように、第１出力電圧Ｖ１を制御する制御部４０とを備える。本発明のレギュレータ１００によれば、第２出力端子が地絡したときや第２出力電圧が低下したときでも、損失が増大することを防ぐことができる。

Description

本発明は、レギュレータ及び２系統出力の出力電圧制御方法に関する。

従来、１系統出力のレギュレータが知られている（例えば、特許文献１参照。）。

従来のレギュレータ８００は、図９に示すように、入力端子ＴＡＣＧと接続されているスイッチング素子としてのサイリスタ８１０と、サイリスタ８１０と接続されている出力端子Ｔと、出力端子Ｔから出力される出力電圧を制御する制御部８４０とを備える。従来のレギュレータ８００において、サイリスタ８１０は、カソード電極側で入力端子ＴＡＣＧを介して交流の発電機２００と接続されており、アノード電極側で出力端子Ｔを介してバルブ負荷４００と接続されている。

ところで、近年、必要とされる電圧が異なる負荷を２以上備える工業製品（例えば、メーター照明用のランプなどのバルブ負荷とＬＥＤからなる灯火器（例えばヘッドランプ）を備えるバイク等）が普及してきており、出力電圧が異なる２系統の出力電圧を制御するレギュレータが求められている。

このようなレギュレータとしては、例えば、図１０に示すように、第１出力端子Ｔ１にはバルブ負荷４００が接続され、第２出力端子Ｔ２にはＬＥＤからなる灯火器５００が接続され、第１出力電圧Ｖ１を第１出力端子Ｔ１から出力するとともに、第１出力電圧Ｖ１から電圧降下させた第２出力電圧Ｖ２を第２出力端子Ｔ２から出力する２系統出力のレギュレータ（背景技術に係るレギュレータ９００）が考えられる。

背景技術に係るレギュレータ９００は、入力端子ＴＡＣＧと接続されているスイッチング素子としてのサイリスタ９１０と、サイリスタ９１０と接続されているコンデンサ９２０と、サイリスタ９１０とコンデンサ９２０との間の中点に接続されている第１出力端子Ｔ１と、サイリスタ９１０とコンデンサ９２０との間の中点にドロップ抵抗９３０を介して接続されている第２出力端子Ｔ２と、第１出力電圧Ｖ１があらかじめ設定された第１設定電圧Ｖ３以下になるように第１出力電圧Ｖ１を制御する制御部９４０とを備える。
背景技術に係るレギュレータ９００によれば、出力電圧が異なる２系統の出力電圧を制御するレギュレータを実現することができる。

特開平７−３２９８５３号公報

しかしながら、背景技術に係るレギュレータ９００において第２出力端子Ｔ２が地絡したとき（図１１参照。）や第２出力電圧が低下したときには、ドロップ抵抗９３０に所定以上の電力（比較的大きい電力）が印加されてしまい、損失が増大するおそれがある、という問題がある。

そこで、本発明は、上記した問題を解決するためになされたものであり、第２出力端子が地絡したときや第２出力電圧が低下したときでも、損失が増大することを防ぐことができるレギュレータ及び出力電圧制御方法を提供することを目的とする。

［１］本発明のレギュレータは、第１出力電圧を第１出力端子から出力するとともに、前記第１出力電圧から電圧降下させた第２出力電圧を第２出力端子から出力する２系統出力のレギュレータであって、入力端子と接続されているスイッチング素子と、前記スイッチング素子と接続されているコンデンサと、前記スイッチング素子と前記コンデンサとの間の中点に接続されている前記第１出力端子と、前記スイッチング素子と前記コンデンサとの間の中点と接続されている電圧降下部と、前記スイッチング素子と前記コンデンサとの間の中点に前記電圧降下部を介して接続されている前記第２出力端子と、前記第１出力電圧があらかじめ設定された第１設定電圧以下となり、かつ、前記第１出力電圧と前記第２出力電圧との差があらかじめ設定された第２設定電圧以下となるように、前記第１出力電圧を制御する制御部とを備えることを特徴とする。

［２］本発明のレギュレータにおいては、前記第１出力端子は、バルブ負荷接続用の出力端子であり、前記第２出力端子は、ＬＥＤ接続用の出力端子であることが好ましい。

［３］本発明のレギュレータにおいては、前記第１出力端子及び前記第２出力端子はいずれも、バルブ負荷接続用の出力端子であることが好ましい。

［４］本発明のレギュレータにおいては、前記制御部は、前記第１出力端子から出力する前記第１出力電圧を検出する第１出力電圧検出部と、前記第２出力端子から出力する前記第２出力電圧を検出する第２出力電圧検出部と、前記第１設定電圧及び前記第２設定電圧を記憶する記憶部と、前記第１出力電圧、前記第２出力電圧、前記第１設定電圧及び前記第２設定電圧に基づいて前記スイッチング素子のオン／オフを制御するスイッチング素子制御部とを有することが好ましい。

［５］本発明のレギュレータにおいては、前記制御部は、通常時には前記第１出力電圧が前記第１設定電圧以下になるように前記第１出力電圧を制御し、異常時には前記第１出力電圧と前記第２出力電圧との差が前記第２設定電圧以下となるように前記第１出力電圧を制御することが好ましい。

［６］本発明のレギュレータにおいては、前記スイッチング素子は、サイリスタであることが好ましい。

［７］本発明のレギュレータにおいては、前記電圧降下部は、ドロップ抵抗であることが好ましい。

［８］本発明の出力電圧制御方法は、第１出力端子から出力する第１出力電圧と、前記第１出力電圧から電圧降下させて第２出力端子から出力する第２出力電圧とを制御する出力電圧制御方法であって、前記第１出力電圧及び前記第２出力電圧を検出する出力電圧検出工程と、前記第１出力電圧とあらかじめ設定された第１設定電圧とを比較するとともに、前記第１出力電圧と前記第２出力電圧との差と、あらかじめ設定された第２設定電圧とを比較し、前記第１出力電圧が前記第１設定電圧以下となり、かつ、前記第１出力電圧と前記第２出力電圧との差が前記第２設定電圧以下となるように前記第１出力電圧を制御する制御工程とを含むことを特徴とする。

本発明のレギュレータによれば、第１出力電圧があらかじめ設定された第１設定電圧以下となり、かつ、第１出力電圧と第２出力電圧との差があらかじめ設定された第２設定電圧以下となるように、第１出力電圧を制御する制御部を備えるため、第２出力端子が地絡したとき（第２出力電圧＝０となるとき）や第２出力電圧が低下したときでも、第１出力電圧と第２出力電圧との差があらかじめ設定された第２設定電圧以下となる。従って、第２出力端子が地絡したときや第２出力電圧が低下したときでも、第１スイッチング素子とコンデンサとの間の中点と第２出力端子との間に接続されている電圧降下部に所定以上の電力（比較的大きな電力）が印加されることを防ぐことができ、損失(導通損失)が増大することを防ぐことができる。

実施形態１に係るレギュレータ１００を示す回路図である。実施形態１における制御部４０を説明するために示すブロック図である。第２出力端子Ｔ２が地絡したときの実施形態１に係るレギュレータ１００の様子を示す回路図である。実施形態１に係る出力電圧制御方法を説明するために示すフローチャートである。比較例に係るレギュレータにおいて、第２出力端子が地絡したときの、第１出力電圧Ｖ１、第２出力電圧Ｖ２、及びＶ１−Ｖ２の時間変化を示すグラフである。図５（ａ）は第１出力電圧Ｖ１の時間変化を示すグラフであり、図５（ｂ）は第２出力電圧Ｖ２の時間変化を示すグラフであり、図５（ｃ）はＶ１−Ｖ２の時間変化を示すグラフである。なお、図５（ａ）の電圧値はコンデンサに印加される電圧ＶＣと等しく、図５（ｃ）のＶ１−Ｖ２は、電圧降下部３０に印加される電圧ＶＲと等しい（図６、図７において同じ）。実施形態１に係るレギュレータ１００において、第２出力端子が地絡したときの、第１出力電圧Ｖ１、第２出力電圧Ｖ２、及びＶ１−Ｖ２の時間変化を示すグラフである。図６（ａ）は第１出力電圧Ｖ１の時間変化を示すグラフであり、図６（ｂ）は第２出力電圧Ｖ２の時間変化を示すグラフであり、図６（ｃ）はＶ１−Ｖ２の時間変化を示すグラフである。実施形態１に係るレギュレータ１００において、第２出力電圧が低下したときの、第１出力電圧Ｖ１、第２出力電圧Ｖ２、及びＶ１−Ｖ２の時間変化を示すグラフである。図７（ａ）は第１出力電圧Ｖ１の時間変化を示すグラフであり、図７（ｂ）は第２出力電圧Ｖ２の時間変化を示すグラフであり、図７（ｃ）はＶ１−Ｖ２の時間変化を示すグラフである。変形例に係るレギュレータ１０２を示す回路図である。従来のレギュレータ８００を示す回路図である。なお、図９中、符号８１２はサイリスタであり、符号３００はバッテリを示す。背景技術に係るレギュレータ９００を示す回路図である。なお、符号９１２はサイリスタを示す。第２出力端子Ｔ２が地絡したときの背景技術に係るレギュレータ９００を示す回路図である。

以下、本発明のレギュレータ及び出力電圧制御方法について、図に示す実施形態に基づいて説明する。

［実施形態１］
１．実施形態１に係るレギュレータ１００の構成
実施形態１に係るレギュレータ１００は、図１に示すように、第１スイッチング素子１０と、第２スイッチング素子１２と、コンデンサ２０と、電圧降下部３０と、制御部４０とを備える。

実施形態１に係るレギュレータ１００は、入力端子ＴＡＣＧと、第１出力端子Ｔ１と、第２出力端子Ｔ２、バッテリ端子ＴＢ、接地端子ＴＥ、とを備える。
入力端子ＴＡＣＧは、発電機２００（例えば、バイクのエンジンに直結駆動されるオルタネータ）と接続されている。第１出力端子Ｔ１は、バルブ負荷接続用の出力端子であり、バルブ負荷４００（例えば、バイクのメーター照明で用いる一般的な豆電球や蛍光灯等のランプ）と接続されている。第２出力端子Ｔ２は、ＬＥＤ接続用の出力端子であり、ＬＥＤからなる灯火器５００と接続されている。バッテリ端子ＴＢはバッテリ３００と接続されている。接地端子ＴＥは接地されている。

実施形態１に係るレギュレータ１００は、発電機２００から交流発電出力を供給され、発電機２００の交流発電出力の正側の半波成分をバッテリ３００に供給し、発電機２００の交流発電出力の負側の半波成分をバルブ負荷４００及び灯火器５００に供給する。

第１スイッチング素子１０は、オン／オフを制御することによって、第１出力端子Ｔ１から出力する第１出力電圧Ｖ１及び第２出力端子Ｔ２から出力する第２出力電圧Ｖ２を制御する。第１スイッチング素子１０は、例えばサイリスタである。第１スイッチング素子１０においては、アノード電極は、コンデンサ２０、第１出力端子Ｔ１及び電圧降下部３０と接続されている。第１スイッチング素子１０のカソード電極は、入力端子ＴＡＣＧを介して発電機２００と接続されている。

第１スイッチング素子１０をオンすると、発電機２００からの交流発電出力をコンデンサ２０に充電し、かつ、第１出力端子Ｔ１を介してバルブ負荷４００に第１出力電圧Ｖ１を供給し、かつ、電圧降下部３０、第２出力端子Ｔ２を介して第２出力電圧Ｖ２を灯火器５００に供給する。
第１スイッチング素子１０をオフすると、コンデンサ２０から放電して第１出力端子Ｔ１を介してバルブ負荷４００に第１出力電圧Ｖ１を供給し、かつ、電圧降下部３０、第２出力端子Ｔ２を介して第２出力電圧Ｖ２を灯火器５００に供給する。

第２スイッチング素子１２は、オン／オフを制御することによって、バッテリ３００に供給する電圧を制御する。

第２スイッチング素子１２は、例えばサイリスタである。第２スイッチング素子１２においては、アノード電極が、入力端子ＴＡＣＧ及び第１スイッチング素子１０のカソード電極と接続されている。カソード電極は、バッテリ端子ＴＢを介してバッテリ３００と接続されている。

コンデンサ２０は、第１スイッチング素子１０と直列に接続されており、第１出力電圧Ｖ１及び第２出力電圧Ｖ２を安定的に供給する。コンデンサ２０の一方側は接地されている。第１スイッチング素子１０がオンのとき、コンデンサ２０は充電されるとともに、発電機２００から供給される交流発電出力の負側の半波成分を整流して（直流に変えて）第１出力電圧Ｖ１を第１出力端子Ｔ１に供給し、第２出力電圧Ｖ２を第２出力端子Ｔ２に供給する。第１スイッチング素子１０がオフのとき、コンデンサ２０の放電のみで第１出力電圧Ｖ１を第１出力端子Ｔ１に供給し、第２出力電圧Ｖ２を第２出力端子Ｔ２に供給する。なお、コンデンサ２０に印加される電圧ＶＣは第１出力端子Ｔ１の第１出力電圧Ｖ１と同じ値である。

電圧降下部３０は、第１スイッチング素子１０とコンデンサ２０との間の中点に接続されており（第１スイッチング素子１０とコンデンサ２０との間の配線のうちのいずれかの点に接続されており）、第１出力電圧Ｖ１から電圧降下させて第２出力電圧Ｖ２とする。具体的には、電圧降下部３０は、第１出力端子Ｔ１と、第１スイッチング素子１０とコンデンサ２０との間の中点との間の配線のいずれかの点と接続されている。電圧降下部３０は、電圧を降下させる素子であれば適宜の素子を用いることができるが、実施形態１においては抵抗（ドロップ抵抗）を用いる。第１出力端子Ｔ１からは、第１スイッチング素子１０で制御された電圧を出力するが、第２出力端子Ｔ２からは、電圧降下部３０を通過して電圧降下した（第１出力電圧よりも低くなった）第２出力電圧Ｖ２を出力する。
なお、電圧降下部３０は、第１出力電圧Ｖ１から所定の電圧分、電圧降下をさせるので、第２出力電圧Ｖ２の電圧値は、第２出力端子Ｔ２が地絡している場合（図３参照。）などでなければ、第１出力電圧Ｖ１の電圧値に追従する。すなわち、第１出力電圧Ｖ１を制御することは、第２出力電圧Ｖ２を制御することも意味する。

制御部４０は、第１出力電圧Ｖ１があらかじめ設定された第１設定電圧Ｖ３以下となり、かつ、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差があらかじめ設定された第２設定電圧Ｖ４以下となるように、第１出力電圧Ｖ１を制御する。

制御部４０は、図２に示すように、第１出力端子Ｔ１から出力する第１出力電圧Ｖ１を検出する第１出力電圧検出部４１と、第２出力端子Ｔ２から出力する第２出力電圧Ｖ２を検出する第２出力電圧検出部４２と、あらかじめ設定された第１設定電圧Ｖ３及び第２設定電圧Ｖ４を記憶する記憶部４３と、第１出力電圧Ｖ１、第２出力電圧Ｖ２、第１設定電圧Ｖ３及び第２設定電圧Ｖ４に基づいて第１スイッチング素子１０のオン／オフを制御する第１スイッチング素子制御部４４とを有する。

第１出力電圧検出部４１及び第２出力電圧検出部４２としては、適宜の電圧計測器を用いることができる。

記憶部４３に記憶されている第１設定電圧Ｖ３は、第１出力端子Ｔ１から出力する第１出力電圧の目標値（許容値）である。

記憶部４３に記憶されている第２設定電圧Ｖ４は、第１出力電圧と第２出力電圧との差の目標値（許容値）である。

第１スイッチング素子制御部４４は、原則的には、交流発電出力が負になったときには所定のタイミングで第１スイッチング素子１０をオンし、交流発電出力が０になったときには、第１スイッチング素子１０をオフする。
第１スイッチング素子制御部４４は、交流発電出力が負のときでも、第１出力電圧Ｖ１が第１設定電圧Ｖ３を超えたときは、第１スイッチング素子１０をオフして、第１出力電圧Ｖ１が第１設定電圧Ｖ３以下になるように制御する。
また、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差が第２設定電圧Ｖ４を超えたとき（例えば、第２出力電圧Ｖ２が地絡して０となり、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差が第２設定電圧Ｖ４を超えたとき、図３参照。）は、第１スイッチング素子１０をオフして、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差が第２設定電圧Ｖ４以下になるように制御する。

第２スイッチング素子制御部４５は、第１スイッチング素子制御部４４と同期しており、第２スイッチング素子１２を制御する。

２．実施形態１に係る出力電圧制御方法
実施形態１に係る出力電圧制御方法は、第１出力端子Ｔ１から出力する第１出力電圧Ｖ１と、第２出力端子Ｔ２から出力する第２出力電圧Ｖ２とを制御する出力電圧制御方法である。実施形態１に係る出力電圧制御方法は、実施形態１に係るレギュレータ１００を用いる。
実施形態１に係る出力電圧制御方法は、準備工程と、出力電圧検出工程Ｓ１と、制御工程Ｓ２とを含む。

まず、事前に記憶部４３に、第１設定電圧Ｖ３及び第２設定電圧Ｖ４を記憶させておく(準備工程)。

次に、第１出力端子Ｔ１及び第２出力端子Ｔ２に、第１出力電圧Ｖ１及び第２出力電圧Ｖ２の供給を開始し、制御部４０の第１出力電圧検出部４１によって第１出力電圧Ｖ１を検出するとともに第２出力電圧検出部４２によって第２出力電圧Ｖ２を検出する（出力電圧検出工程Ｓ１、図４のＳ１参照。）。

次に、第１スイッチング素子制御部４４において、第１出力電圧Ｖ１と記憶部４３に記憶されている第１設定電圧Ｖ３との大小を比較する。

第１出力電圧Ｖ１が第１設定電圧Ｖ３よりも大きいときは、第１スイッチング素子１０をオフにして、第１出力電圧Ｖ１が第１設定電圧Ｖ３となるように第１出力電圧Ｖ１を制御する。

第１出力電圧Ｖ１が第１設定電圧Ｖ３以下のときは、次のステップに進み、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差（Ｖ１−Ｖ２）と、記憶部４３に記憶されている第２設定電圧Ｖ４との大小を比較する（図４のＳ２参照。）。

第１出力電圧Ｖ１と第２出力電圧Ｖ２との差（Ｖ１−Ｖ２）が第２設定電圧Ｖ４よりも大きいときは、第１スイッチング素子１０をオフにして、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差（Ｖ１−Ｖ２）が第２設定電圧Ｖ４となるように第１出力電圧Ｖ１を制御する（第１出力電圧Ｖ１を低くする）。

次に、制御部４０（第１スイッチング素子制御部４４）の動作を第１出力電圧Ｖ１と第２出力電圧Ｖ２の時間変化の観点から説明する。このために、まず比較例に係るレギュレータの制御部の第１出力電圧Ｖ１と第２出力電圧Ｖ２の時間変化を説明する。比較例に係るレギュレータは、背景技術に係るレギュレータ９００と同様の構成を有するレギュレータである(図１０参照。)。

比較例に係るレギュレータの制御部９４０は、図５に示すように、通常時において、第１出力電圧Ｖ１が第１設定電圧Ｖ３以下の所定の電圧値（実施形態１においては第１設定電圧Ｖ３の電圧値）となるように第１出力電圧Ｖ１を制御する（図５(ａ)の「通常時」参照。）。このとき、第２出力電圧Ｖ２は、第１出力電圧Ｖ１よりも低い所定の電圧値Ｖ２_０で維持される。
仮に第１出力電圧Ｖ１が第１設定電圧Ｖ３を超えたときは、第１スイッチング素子１０をオフにして、第１出力電圧Ｖ１が第１設定電圧Ｖ３となるように制御する。このときも、第２出力電圧Ｖ２は、第１出力電圧Ｖ１よりも低い所定の電圧値Ｖ２_０で維持される。

仮に時刻ｔ１で異常が発生して第２出力電圧の電圧値Ｖ２_０が０になったとき（例えば、第２出力端子Ｔ２が地絡したとき、図５(ａ)〜図５（ｃ）の「異常時」参照。）でも、第１出力電圧Ｖ１は第１設定電圧Ｖ３以下であるため（図５（ａ）参照。）、サイリスタ９１０はオンしたままであり、電圧降下部３０には第１出力電圧Ｖ１の電圧値がそのまま印加されることとなる（図５（ｃ）参照。）。従って、ドロップ抵抗９３０には所定以上の高い電圧が印加され続け、損失が増大する。

これに対して、実施形態１に係るレギュレータ１００の制御部４０（第１スイッチング素子制御部４４）は、図６に示すように、仮に時刻ｔ１で異常が発生して第２出力電圧の電圧値Ｖ２_０が０になった場合（例えば、第２出力端子Ｔ２が地絡した場合）には、瞬間的に第１出力電圧Ｖ１と第２出力電圧Ｖ２の差が第１設定電圧Ｖ３と同じ電圧にまで上昇し、第１出力電圧Ｖ１と第２出力電圧Ｖ２の差が第２設定電圧Ｖ４を超えるため、第１スイッチング素子１０をオフにして、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差が第２設定電圧Ｖ４以下となるように（すなわち、第１出力電圧Ｖ１が第２設定電圧Ｖ４と同じ電圧値となるように）第１出力電圧Ｖ１を制御する（図６（ａ）及び図６（ｃ）参照。）。
これにより、電圧降下部３０に所定以上の高い電圧が印加され続けることを防ぐことができ、損失が増大することを防ぐことができる。

また、時刻ｔ１で第２出力電圧の電圧値Ｖ２_０が低下して電圧値Ｖ２_１になった場合（例えば、ＬＥＤランプの一部が点灯しなくなった場合）には（図７(ａ)〜図７（ｃ）の「異常時」参照。）、第１出力電圧Ｖ１と第２出力電圧Ｖ２の差が第２設定電圧Ｖ４を超えるときには、第１スイッチング素子１０をオフにして第１出力電圧Ｖ１と第２出力電圧Ｖ２との差が第２設定電圧Ｖ４以下となるように（図７（ｃ）参照。）、すなわち、第１出力電圧Ｖ１が第２設定電圧Ｖ４と電圧値Ｖ２_１との和になるように第１出力電圧Ｖ１を制御する（図７（ａ）参照。）。これにより、第２出力電圧Ｖ２の電圧低下が起こったときでも、電圧降下部３０に所定以上の高い電圧が印加され続けることを防ぐことができ、損失が増大することを防ぐことができる。

３．実施形態１に係るレギュレータ１００及び出力電圧制御方法の効果
実施形態１に係るレギュレータ１００によれば、第１出力電圧Ｖ１があらかじめ設定された第１設定電圧Ｖ３以下となり、かつ、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差があらかじめ設定された第２設定電圧Ｖ４以下となるように、第１出力電圧Ｖ１を制御する制御部４０を備えるため、第２出力端子Ｔ２が地絡したとき（第２出力電圧＝０となるとき）や第２出力電圧Ｖ２が低下したときでも、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差があらかじめ設定された第２設定電圧Ｖ４以下となる。従って、第２出力端子Ｔ２が地絡したときや第２出力電圧Ｖ２が低下したときでも、第１スイッチング素子１０とコンデンサ２０との間の中点と第２出力端子Ｔ２との間に接続されている電圧降下部３０に所定以上の電力（比較的大きな電力）が印加されることを防ぐことができ、損失(導通損失)が増大することを防ぐことができる。

実施形態１に係るレギュレータ１００によれば、第１出力端子Ｔ１は、バルブ負荷接続用の出力端子であり、第２出力端子Ｔ２は、ＬＥＤ接続用の出力端子であることから、特徴や必要電圧が異なるバルブ負荷４００とＬＥＤ（ＬＥＤからなる灯火器５００）とを１つのレギュレータで制御すること可能となる。

また、実施形態１に係るレギュレータ１００によれば、制御部４０は、通常時には第１出力電圧Ｖ１が第１設定電圧Ｖ３以下になるように第１出力電圧Ｖ１を制御するため、従来のレギュレータと同様に一定の出力電圧をバルブ負荷４００に供給することができる。

また、実施形態１に係るレギュレータ１００によれば、制御部４０は、異常時には第１出力電圧Ｖ１と第２出力電圧Ｖ２との差が第２設定電圧Ｖ４以下となるように第１出力電圧Ｖ１を制御するため、第２出力端子Ｔ２が地絡したときなどの異常時にレギュレータの損失が増大することを防ぐことができる。

実施形態１に係るレギュレータ１００によれば、第１スイッチング素子１０は、サイリスタであることから、仮に発電機２００の出力が大きくなった場合でも発電機２００から供給される電流が０になるタイミングでオフになるため、サージに影響され難くなる。

実施形態１に係るレギュレータ１００によれば、電圧降下部３０は、ドロップ抵抗であるため、比較的簡単な構成で出力電圧の異なる２系統出力のレギュレータとすることができる。

実施形態１に係る出力電圧制御方法によれば、第１出力電圧Ｖ１とあらかじめ設定された第１設定電圧Ｖ３とを比較するとともに、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差と、あらかじめ設定された第２設定電圧Ｖ４とを比較し、第１出力電圧Ｖ１が第１設定電圧Ｖ３以下となり、かつ、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差が第２設定電圧Ｖ４以下となるように第１出力電圧Ｖ１を制御する制御工程を含むため、第２出力電圧Ｖ２を出力する第２出力端子Ｔ２が地絡したときや第２出力電圧Ｖ２が低下したときなどの異常時に、第１出力電圧Ｖ１から電圧降下させて第２出力電圧Ｖ２を生成する部分に所定以上の電力（比較的大きな電力）が印加されることを防ぐことができ、その結果、損失が増大することを防ぐことができる。

［実施形態２］
実施形態２に係るレギュレータ１０２は、基本的には実施形態１に係るレギュレータ１００と同様の構成を有するが、第１出力端子及び第２出力端子はいずれも、バルブ負荷接続用の出力端子である点で実施形態１に係るレギュレータ１００の場合とは異なる。すなわち、実施形態２に係るレギュレータ１０２においては、図８に示すように、第２出力端子Ｔ２には、第１出力端子Ｔ１と接続されているバルブ負荷４００の必要電圧とは異なる必要電圧の第２のバルブ負荷４０２が接続されている。

このように、実施形態２に係るレギュレータ１０２は、第１出力端子及び第２出力端子はいずれも、バルブ負荷接続用の出力端子である点で実施形態１に係るレギュレータ１００の場合とは異なるが、実施形態１に係るレギュレータ１００の場合と同様に、第１出力電圧Ｖ１があらかじめ設定された第１設定電圧Ｖ３以下となり、かつ、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差があらかじめ設定された第２設定電圧Ｖ４以下となるように、第１出力電圧Ｖ１を制御する制御部４０を備えるため、第２出力端子Ｔ２が地絡したとき（第２出力電圧＝０となるとき）や第２出力電圧Ｖ２が低下したときでも、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差があらかじめ設定された第２設定電圧Ｖ４以下となる。従って、第２出力端子Ｔ２が地絡したときや第２出力電圧Ｖ２が低下したときでも、第１スイッチング素子１０とコンデンサ２０との間の中点と第２出力端子Ｔ２との間に接続されている電圧降下部３０に所定以上の電力（比較的大きな電力）が印加されることを防ぐことができ、損失(導通損失)が増大することを防ぐことができる。

また、実施形態２に係るレギュレータ１０２によれば、第１出力端子Ｔ１及び第２出力端子Ｔ２はいずれも、バルブ負荷接続用の出力端子であるため、一般に普及している複数のバルブ負荷を１のレギュレータで制御することができる。

なお、実施形態２に係るレギュレータ１０２は、第１出力端子及び第２出力端子はいずれも、バルブ負荷接続用の出力端子である点以外の点においては実施形態１に係るレギュレータ１００と同様の構成を有するため、実施形態１に係るレギュレータ１００が有する効果のうち該当する効果を有する。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記各実施形態において記載した構成要素の数、材質、位置等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。

（２）上記各実施形態においては、第２スイッチング素子１２を用いてバッテリ充電をしたが、本発明はこれに限定されるものではない。その他の適宜の方法でバッテリ充電をしてもよい。

（３）上記各実施形態においては、第１スイッチング素子１０としてサイリスタを用いたが、本発明はこれに限定されるものではない。サイリスタ以外の適宜の素子を用いてもよい。

（４）上記各実施形態においては、電源として発電機を用いたが、本発明はこれに限定されるものではない。定電圧の適宜の電源を用いてもよい。また、電源として交流の電源（発電機）を用いたが、本発明はこれに限定されるものではない。直流の電源を用いてもよい。

１０…第１スイッチング素子、１２…第２スイッチング素子、２０，９２０…コンデンサ２０,９３０…電圧降下部、４０，８４０，９４０…制御部、４１…第１出力電圧検出部、４２…第２出力電圧検出部、４３…記憶部、４４…第１スイッチング素子制御部、４５…第２スイッチング素子制御部、１００，１０２，８００，９００…レギュレータ、２００…発電機、３００…バッテリ、４００，４０２…バルブ負荷、５００…灯火器、８１０，９１０…サイリスタ、Ｔ１…第１出力端子（出力端子）、Ｔ２…第２出力端子、ＴＡＣＧ…入力端子、ＴＢ…バッテリ端子、ＴＥ…接地端子、Ｖ１…第１出力電圧、Ｖ２…第２出力電圧、Ｖ３…第１設定電圧、Ｖ４…第２設定電圧

Claims

第１出力電圧を第１出力端子から出力するとともに、前記第１出力電圧から電圧降下させた第２出力電圧を第２出力端子から出力する２系統出力のレギュレータであって、
入力端子と接続されているスイッチング素子と、
前記スイッチング素子と接続されているコンデンサと、
前記スイッチング素子と前記コンデンサとの間の中点に接続されている前記第１出力端子と、
前記スイッチング素子と前記コンデンサとの間の中点と接続されている電圧降下部と、
前記スイッチング素子と前記コンデンサとの間の中点に前記電圧降下部を介して接続されている前記第２出力端子と、
前記第１出力電圧があらかじめ設定された第１設定電圧以下となり、かつ、前記第１出力電圧と前記第２出力電圧との差があらかじめ設定された第２設定電圧以下となるように、前記第１出力電圧を制御する制御部とを備えることを特徴とするレギュレータ。
前記第１出力端子は、バルブ負荷接続用の出力端子であり、
前記第２出力端子は、ＬＥＤ接続用の出力端子であることを特徴とする請求項１に記載のレギュレータ。
前記第１出力端子及び前記第２出力端子はいずれも、バルブ負荷接続用の出力端子であることを特徴とする請求項１に記載のレギュレータ。
前記制御部は、
前記第１出力端子から出力する前記第１出力電圧を検出する第１出力電圧検出部と、
前記第２出力端子から出力する前記第２出力電圧を検出する第２出力電圧検出部と、
前記第１設定電圧及び前記第２設定電圧を記憶する記憶部と、
前記第１出力電圧、前記第２出力電圧、前記第１設定電圧及び前記第２設定電圧に基づいて前記スイッチング素子のオン／オフを制御するスイッチング素子制御部とを有することを特徴とする請求項１〜３のいずれかに記載のレギュレータ。
前記制御部は、通常時には前記第１出力電圧が前記第１設定電圧以下になるように前記第１出力電圧を制御し、異常時には前記第１出力電圧と前記第２出力電圧との差が前記第２設定電圧以下となるように前記第１出力電圧を制御することを特徴とする請求項１〜４のいずれかに記載のレギュレータ。
前記スイッチング素子は、サイリスタであることを特徴とする請求項１〜５のいずれかに記載のレギュレータ。
前記電圧降下部は、ドロップ抵抗であることを特徴とする請求項１〜６のいずれかに記載のレギュレータ。
第１出力端子から出力する第１出力電圧と、前記第１出力電圧から電圧降下させて第２出力端子から出力する第２出力電圧とを制御する出力電圧制御方法であって、
前記第１出力電圧及び前記第２出力電圧を検出する出力電圧検出工程と、
前記第１出力電圧とあらかじめ設定された第１設定電圧とを比較するとともに、前記第１出力電圧と前記第２出力電圧との差と、あらかじめ設定された第２設定電圧とを比較し、前記第１出力電圧が前記第１設定電圧以下となり、かつ、前記第１出力電圧と前記第２出力電圧との差が前記第２設定電圧以下となるように前記第１出力電圧を制御する制御工程とを含むことを特徴とする出力電圧制御方法。