JP6632773B1 - 学習識別装置、学習識別方法、及び、学習識別プログラム - Google Patents
学習識別装置、学習識別方法、及び、学習識別プログラム Download PDFInfo
- Publication number
- JP6632773B1 JP6632773B1 JP2019533122A JP2019533122A JP6632773B1 JP 6632773 B1 JP6632773 B1 JP 6632773B1 JP 2019533122 A JP2019533122 A JP 2019533122A JP 2019533122 A JP2019533122 A JP 2019533122A JP 6632773 B1 JP6632773 B1 JP 6632773B1
- Authority
- JP
- Japan
- Prior art keywords
- learning identification
- time
- processing
- input data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000012545 processing Methods 0.000 claims abstract description 166
- 230000008859 change Effects 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 32
- 238000013528 artificial neural network Methods 0.000 claims description 28
- 230000007480 spreading Effects 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 19
- 238000013135 deep learning Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/047—Probabilistic or stochastic networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Biophysics (AREA)
- Artificial Intelligence (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Image Analysis (AREA)
Abstract
Description
従来のAdversarial Examplesは、深層学習の内部パラメータ、又は、出力される確率情報から生成されていた。
非特許文献1によれば、Adversarial Examplesによる攻撃の対策には、検知機能の組込み、又は、異常データの学習取り込み等があるが、攻撃の糸口となる内部パラメータ又は出力される確率情報の隠ぺいが効果的な対策の1つと考えられている。一方で、非特許文献1においては、深層学習の処理時間からの情報リークについては、考慮されていない。
特許文献1では、漏洩対策として、暗号化又は復号の実行中にダミー処理を実行、暗号化又は復号の実行開始時間の遅延、データの変化量を均一化、又は、処理順序の変更を実施している。
また、従来のタイミング攻撃対策は、暗号装置に特化したものでそのまま深層学習に対する適用できないという課題もある。
入力データを学習識別処理して出力データを出力する学習識別部と、
入力データに対する学習識別処理の処理時間を入力データに対して非依存にするタイム制御部とを備えた。
1.深層学習への入力で対策
実施の形態1:入力データのマスク対策
実施の形態2:入力タイミングのランダム化対策
2.深層学習からの出力で対策
実施の形態3:出力タイミングのランダム化対策
実施の形態4:処理時間の一定化対策
3.深層学習の内部で対策
実施の形態5:内部処理時間のランダム化又は一定化対策
本実施の形態に係る装置の構成、本実施の形態に係る装置の動作、本実施の形態の効果を説明する。
図1は、学習識別装置200の構成図である。
学習識別装置200は、入力データを学習しながら入力データに対して識別作業をする装置である。
学習識別装置200は、学習識別部102を有する。
学習識別部102は、入力データ101を学習識別処理して出力データ103を出力する。
学習識別部102は、深層学習を実施する。
学習識別部102は、複数のニューラルネットワーク層1001を有する。
ニューラルネットワーク層1001は、複数のパーセプトロン処理1002を実行する。
学習識別部102は、各ニューラルネットワーク層1001の演算として、パーセプトロン処理1002を並列に実行する。
学習識別部102は、最終のニューラルネットワーク層1001のパーセプトロン処理1002の演算結果を出力する。
タイム制御部111は、入力データ101に対する学習識別部102の処理時間を入力データ101に対して非依存にする。
タイム制御部111は、入力制御部112を有する。
入力制御部112は、入力データ101に処理を加えて学習識別部102の処理時間を変更する。
入力制御部112は、データマスク部201を有する。
データマスク部201は、入力データ101にランダムなノイズを印加する。
「学習識別処理」:学習識別装置200が実行する処理。
「学習識別装置200の処理」:「学習識別処理」と同じ。
「学習識別処理の処理時間」:学習識別装置200に入力データ101が入力される時刻から学習識別装置200から出力データ103が出力される時刻までの時間。
「学習識別装置200の処理時間」:「学習識別処理の処理時間」と同じ。
「学習識別部102の処理」:学習識別部102が実行する処理。
「学習識別部102の処理時間」:学習識別部102に入力データ101が入力される時刻から学習識別部102から出力データ103が出力される時刻までの時間。
以下の実施の形態の説明で受信部901と送信部902とのデータ入出力時間は、無視できるものとして説明する。
学習識別装置200は、プロセッサ910を備える。
学習識別装置200は、メモリ921、補助記憶装置922、通信インターフェース923、及び記録メディア920といった他のハードウェアを備える。
プロセッサ910は、信号線を介して他のハードウェアと接続され、これら他のハードウェアを制御する。
学習識別プログラムは、タイム制御部111と学習識別部102との機能を実現するプログラムである。
プロセッサ910は、演算処理を行うIC(Integrated Circuit)である。プロセッサ910の具体例は、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、あるいはGPU(Graphics Processing Unit)である。
メモリ921の具体例は、SRAM(Static Random Access Memory)、あるいはDRAM(Dynamic Random Access Memory)である。
記録メディア920と補助記憶装置922の具体例は、HDD(Hard Disk Drive)である。
また、記録メディア920と補助記憶装置922は、NANDフラッシュ、フレキシブルディスク、光ディスク、コンパクトディスク、DVD(Digital Versatile Disk)といった可搬記憶媒体であってもよい。
通信インターフェース923は、通信チップ又はNIC(Network Interface Card)等を有する。
メモリ921には、学習識別プログラムだけでなく、オペレーティングシステム607、ネットワークドライバ608及びストレージドライバ609も記憶されている。
プロセッサ910は、オペレーティングシステム607、ネットワークドライバ608及びストレージドライバ609を実行しながら、学習識別プログラムを実行する。
学習識別プログラム及びオペレーティングシステム607、ネットワークドライバ608及びストレージドライバ609は、補助記憶装置922に記憶されていてもよい。
補助記憶装置922に記憶されている学習識別プログラム及びオペレーティングシステム607、ネットワークドライバ608及びストレージドライバ609は、メモリ921にロードされ、プロセッサ910によって実行される。
なお、学習識別プログラムの一部又は全部がオペレーティングシステム607に組み込まれていてもよい。
学習識別プログラムは、前記の各部の「部」を「処理」、「手順」あるいは「工程」に読み替えた各処理、各手順あるいは各工程を、コンピュータに実行させる。また、学習識別方法は、学習識別装置200がプログラムを実行することにより行われる方法である。
プログラムは、コンピュータ読取可能な記録媒体に格納されて提供されてもよい。また、プログラムは、プログラムプロダクトとして提供されてもよい。
次に動作について説明する。
図2はこの実施の形態の学習識別装置200の学習識別方法の動作を示すフローチャート300である。以下の処理は、プロセッサ910が学習識別プログラムを実行することにより実現される。
次にステップS302において、データマスク部201が、入力データ101にランダムなノイズを印加する。ここで、データマスク部201が印加するノイズの強度は、学習識別部102の処理に影響がない程度を上限とし、攻撃者が印加するノイズと同程度、又は、それ以上のものが設定される。
次にステップS303において、データマスク部201は、ランダムノイズを印加した入力データを、学習識別部102に入力する。
学習識別部102は、複数のニューラルネットワーク層1001で、パーセプトロン処理1002を実行する。
パーセプトロン処理1002において、ランダムノイズを印加していない入力データの処理時間とランダムノイズを印加した入力データの処理時間とは異なる。
ニューラルネットワーク層1001はパーセプトロン処理1002の演算結果を出力する。
最終層のニューラルネットワーク層1001が学習識別結果となる。
学習識別部102は、入力データ101から学習識別結果を得て学習識別結果を出力する。
最後にステップS304において、学習識別部102は、学習識別結果を、学習識別装置200の出力データ103として送信部902に出力する。
送信部902は、出力データ103を外部に出力する。
そして、学習識別部102が、入力データ101を学習識別処理して出力データを出力する。
本実施の形態の学習識別装置200は、学習識別部102の前に、入力データ101を処理する手段を追加することで、入力データ101と学習識別部102の処理時間とを非依存にすることを特徴とする。
以上のように、本実施の形態の学習識別装置200は、学習識別部102の処理時間がランダムなノイズが印加された入力データ101に依存したものとなるようにしているので、入力データ101と処理時間の関係に着目するタイミング攻撃を防御することができる。
以下、実施の形態1と異なる点について説明する。
本実施の形態では、学習識別部102への入力データ101の入力時刻をランダム化する入力時刻拡散部401を追加して、タイミング攻撃対策とする実施形態を示す。
学習識別装置200は、タイム制御部111を有する。
タイム制御部111は、入力制御部112を有する。
入力制御部112は、入力時刻拡散部401を有する。
入力時刻拡散部401は、学習識別部102への入力データ101の入力時刻をランダム化する。
図4はこの実施の形態の学習識別装置200の学習識別方法の動作を示すフローチャート500である。以下の処理は、プロセッサ910が学習識別プログラムを実行することにより実現される。
まずステップS501において、学習識別装置200へ入力された入力データ101が入力時刻拡散部401に入力される。
次にステップS502において、入力時刻拡散部401は、入力データ101の学習識別部102への入力時刻をランダム化する。
具体的には、入力時刻拡散部401は、受信部901への入力データ101の受信時刻から学習識別部102への入力データ101の出力時刻までの時間をランダム化する。
入力時刻のランダム化は、ダミー処理又はウェイト処理等により実現される。
次にステップS503において、入力時刻拡散部401は、ランダム化した入力時刻に従って、入力データ101を学習識別部102に入力する。
最後にステップS504において、学習識別部102は学習識別結果を出力データ103として、出力する。
以上のように、本実施の形態の学習識別装置200は、学習識別装置200の処理時間がランダム化された入力時刻に依存したものとなるようにしているので、入力データ101と処理時間の関係に着目するタイミング攻撃を防御することができる。
以下、実施の形態1と異なる点について説明する。
次に学習識別部102の出力時刻をランダム化する出力時刻拡散部601を追加した場合に、タイミング攻撃対策となる実施形態を示す。
学習識別装置200は、学習識別部102の後に、出力時刻をランダム化する出力時刻拡散部601を追加することで、入力データ101と学習識別装置200の処理時間とを非依存にする。
タイム制御部111は、出力制御部113を有する。
出力制御部113は、出力データ103に処理を加えて学習識別装置200の処理時間を変更する。
入力制御部112は、出力時刻拡散部601を有する。
出力時刻拡散部601は、出力データ103の出力時刻をランダム化する。
図6はこの実施の形態の学習識別装置200の学習識別方法の動作を示すフローチャート700である。以下の処理は、プロセッサ910が学習識別プログラムを実行することにより実現される。
まずステップS701において、学習識別装置200へ入力された入力データ101が学習識別部102に入力される。
次にステップS702において、学習識別部102から出力された学習識別結果が、出力時刻拡散部601に入力される。
次にステップS703において、出力時刻拡散部601は、学習識別装置200の出力データ103の出力時刻をランダム化する。
具体的には、出力時刻拡散部601は、学習識別部102からの出力データ103の入力時刻から送信部902への出力時刻までの時間をランダム化する。
出力時刻のランダム化は、ダミー処理又はウェイト処理等により実現される。
最後にステップS704において、出力時刻拡散部601は、ランダム化された出力時刻に従って、学習識別部102から出力された学習識別結果を出力データ103として、送信部902に出力する。
本実施の形態の学習識別装置200は、学習識別部102の後に、出力データ103を処理する手段を追加することで、入力データ101と学習識別装置200の処理時間を非依存にすることを特徴とする。
以上のように、本実施の形態の学習識別装置200は、学習識別装置200の処理時間を入力データ101によらずランダム化された出力データ103の出力時刻に依存したものとなるようにしているので、入力データ101と処理時間の関係に着目するタイミング攻撃を防御することができる。
以下、実施の形態1と異なる点について説明する。
本実施の形態では、学習識別部102の処理時間を一定にして、タイミング攻撃対策とする実施形態を示す。
学習識別装置200は、タイム制御部111を有する。
タイム制御部111は、出力制御部113を有する。
出力制御部113は、タイムスタンプ生成部801と出力時刻調整部803とを有する。
出力時刻調整部803は、タイムスタンプ802を用いて、入力データ101の入力時刻から出力データ103の出力時刻までの時間を一定にする。
出力時刻調整部803は、タイムスタンプ802が示す入力データ101の入力時刻に対して一定の時間を加算して出力データ103の出力時刻とする。
図8はこの実施の形態の学習識別装置200の学習識別方法の動作を示すフローチャート900である。以下の処理は、プロセッサ910が学習識別プログラムを実行することにより実現される。
まずステップS901において、学習識別装置200へ入力された入力データ101がタイムスタンプ生成部801に入力される。
次にステップS902において、タイムスタンプ生成部801は、入力データ101の入力時刻に応じたタイムスタンプ802を生成する。
タイムスタンプ802は、タイムスタンプ生成部801への入力データ101の入力時刻を含んでいる。
タイムスタンプ802はメモリ921に記憶される。
次にステップS903において、タイムスタンプ生成部801は、タイムスタンプ802をメモリ921に記録した入力データ101を学習識別部102に入力する。
次にステップS904において、学習識別部102は、学習識別結果を出力時刻調整部803に入力する。
次にステップS905において、出力時刻調整部803は、タイムスタンプ生成部801で生成したタイムスタンプ802を参照し、処理時間が一定になるようする。
具体的には、タイムスタンプ生成部801は、タイムスタンプ802が示す入力時刻に対して一定の時間を加算した時刻を学習識別結果の出力時刻とする。
処理時間の一定化は、ダミー処理又はウェイト処理等により実現される。
最後にステップS906において、出力時刻調整部803は処理時間が一定化された出力時刻に従って、学習識別部102から出力された学習識別結果を出力データ103として、送信部902に出力する。
本実施の形態の学習識別装置200は、学習識別部102の後に、出力データ103を処理する手段を追加することで、入力データ101と学習識別装置200の処理時間とを非依存にすることを特徴とする。
以上のように、本実施の形態の学習識別装置200は、学習識別装置200の処理時間が一定となるように、出力データ103の出力時刻を調整しているので、入力データ101と処理時間の関係に着目するタイミング攻撃を防御することができる。
以下、実施の形態1と異なる点について説明する。
本実施の形態では、学習識別部102内の各ニューラルネットワーク層1001のパーセプトロン処理1002に、タイミング攻撃対策を施す実施形態を示す。
学習識別部102は、ニューラルネットワーク層1001からなる複数層の処理を有している。
学習識別装置200は、学習識別部102内の各ニューラルネットワーク層1001のパーセプトロン処理の処理結果の出力時刻をランダム化、又は、一定にする出力時刻調整部1003を追加することで、入力データ101と学習識別部102の処理時間とを非依存にする。
タイム制御部111は、処理制御部114を有する。
処理制御部114は、学習識別部102の処理時刻を制御して、学習識別部102の処理時間を変更する。
処理制御部114は、複数の出力時刻調整部1003を有する。
出力時刻調整部1003は、ニューラルネットワーク層1001の各層に後に配置されている。
ニューラルネットワーク層1001と出力時刻調整部1003は対応しており、ニューラルネットワーク層1001の数と出力時刻調整部1003の数は同じである。ただし、出力時刻調整部1003は、1個以上あればよい。
出力時刻調整部1003は、学習識別部102の各層の出力時刻をランダム化、又は、学習識別部102の各層の学習時刻を一定にする。
図10はこの実施の形態の学習識別装置200の学習識別方法の動作を示すフローチャート1100である。以下の処理は、プロセッサ910が学習識別プログラムを実行することにより実現される。
次にプロセッサ910は、ステップS1102からステップS1105までの処理を、ニューラルネットワーク層1001の全層の演算終了まで各層でループ処理する。
ステップS1103において、ニューラルネットワーク層1001は、パーセプトロン処理1002を実行する。
次にステップS1104において、ニューラルネットワーク層1001は、パーセプトロン処理1002の演算結果の出力を出力時刻調整部1003に入力する。
次にステップS1105において、出力時刻調整部1003は、ニューラルネットワーク層1001の演算結果を中間データ109として受け取り、中間データ109の出力時刻を一定、又は、ランダムにする。
具体的には、出力時刻調整部1003は、複数のパーセプトロン処理1002の複数の処理結果を複数の中間データ109として受け取り、複数の中間データ109の出力時刻をランダムにして又は一定にして出力する。
複数の中間データ109の出力時刻の一定、又は、ランダム化は、ダミー処理又はウェイト処理等により実現される。
出力時刻調整部1003は、複数の中間データ109を受信し複数の中間データ109を同時に出力することにより、中間データ109の出力時刻を一定にする。
あるいは、出力時刻調整部1003は、複数の中間データ109を受信し複数の中間データ109を相互にランダムな時刻に出力することにより、複数の中間データ109の出力時刻をランダム化する。
複数の中間データ109の出力時刻の一定、又は、ランダム化は、パーセプトロン処理1002内の一部として実現してもよい。
最後にステップS1106において、ニューラルネットワーク層1001の全層の演算終了後、学習識別部102は学習識別結果を出力データ103として、送信部902に出力する。
本実施の形態の学習識別装置200は、学習識別装置200の学習識別部内の各層のパーセプトロン処理1002の間に中間データ109を処理する手段を追加することで、学習識別部102の処理時間を変更し、入力データと学習識別装置200の処理時間を非依存にすることを特徴とする。
以上のように、本実施の形態の学習識別装置200は、複数の中間データ109の出力時刻が一定又はランダムとなるようにして学習識別部102の処理時間を変更しているので、入力データ101と処理時間の関係に着目するタイミング攻撃を防御することができる。
図11は、本実施の形態に係る学習識別装置200の別構成を示す図である。
図11は、図9に示した学習識別装置200の出力時刻調整部1003を変更したものである。
図11に示す出力時刻調整部1003は、ニューラルネットワーク層1001の全てのパーセプトロン処理1002から中間データ109として受け取るのではなく、ニューラルネットワーク層1001の全てのパーセプトロン処理1002のうち一部のパーセプトロン処理1002から中間データ109として受け取る。
出力時刻調整部1003が中間データ109を受け取らない場合、パーセプトロン処理1002の中間データ109は次のニューラルネットワーク層1001に直接入力される。
この実施の形態では、実施の形態1と異なる点について説明する。
図12は、図1に示した学習識別装置200のプロセッサ910を電子回路909に変更したものである。
学習識別装置200は、電子回路909、メモリ921、補助記憶装置922、通信インターフェース923、及び記録メディア920を備える。
電子回路909は、具体的には、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックIC、GA、ASIC、又は、FPGAである。GAは、Gate Arrayの略語である。ASICは、Application Specific Integrated Circuitの略語である。FPGAは、Field−Programmable Gate Arrayの略語である。
タイム制御部111と学習識別部102の機能は、1つの電子回路で実現されてもよいし、複数の電子回路に分散して実現されてもよい。
本実施の形態では、タイム制御部111と学習識別部102の機能がソフトウェアで実現されてもよい。
あるいは、タイム制御部111と学習識別部102の機能がハードウェアで実現されてもよい。
あるいは、タイム制御部111と学習識別部102の一部の機能が電子回路で実現され、残りの機能がソフトウェアで実現されてもよい。
前述した実施の形態では、学習しながら識別作業をする学習識別装置200について説明したが、学習識別装置200ではなく、学習をする学習装置でもよいし、識別作業をする識別装置でもよい。
Claims (10)
- ニューラルネットワーク層を有し、入力データを学習識別処理して出力データを出力する学習識別部と、
タイミング攻撃対策として、前記入力データに対する前記学習識別処理の処理時間を前記入力データに対して非依存にするタイム制御部と
を備え、
前記タイム制御部は、前記入力データに処理を加えて前記学習識別処理の処理時間を変更する入力制御部とを備えた学習識別装置。 - 入力データを学習識別処理して出力データを出力する学習識別部と、
前記入力データに対する前記学習識別処理の処理時間を前記入力データに対して非依存にするタイム制御部と
を備え、
前記タイム制御部は、前記入力データに処理を加えて前記学習識別処理の処理時間を変更する入力制御部とを備え、
前記入力制御部は、前記入力データにランダムなノイズを印加するデータマスク部を有する学習識別装置。 - 入力データを学習識別処理して出力データを出力する学習識別部と、
前記入力データに対する前記学習識別処理の処理時間を前記入力データに対して非依存にするタイム制御部と
を備え、
前記タイム制御部は、前記入力データに処理を加えて前記学習識別処理の処理時間を変更する入力制御部とを備え、
前記入力制御部は、前記入力データの入力時刻をランダム化する入力時刻拡散部を有する学習識別装置。 - 入力データを学習識別処理して出力データを出力する学習識別部と、
前記入力データに対する前記学習識別処理の処理時間を前記入力データに対して非依存にするタイム制御部と
を備え、
前記タイム制御部は、前記出力データに処理を加えて前記学習識別処理の処理時間を変更する出力制御部とを備えた学習識別装置。 - 前記出力制御部は、前記出力データの出力時刻をランダム化する出力時刻拡散部を有する請求項4に記載の学習識別装置。
- 前記出力制御部は、前記入力データの入力時刻から前記出力データの出力時刻までの時間を一定にする出力時刻調整部を有する請求項4に記載の学習識別装置。
- ニューラルネットワーク層を有し、入力データを学習識別処理して出力データを出力する学習識別部と、
タイミング攻撃対策として、前記入力データに対する前記学習識別処理の処理時間を前記入力データに対して非依存にするタイム制御部と
を備え、
前記タイム制御部は、前記学習識別部の処理時刻を制御して、前記学習識別処理の処理時間を変更する処理制御部とを備えた学習識別装置。 - 入力データを学習識別処理して出力データを出力する学習識別部と、
前記入力データに対する前記学習識別処理の処理時間を前記入力データに対して非依存にするタイム制御部と
を備え、
前記タイム制御部は、前記学習識別部の処理時刻を制御して、前記学習識別処理の処理時間を変更する処理制御部とを備え、
前記学習識別部は、複数層の処理を有し、
前記処理制御部は、前記学習識別部の各層の出力時刻をランダム化、又は、前記学習識別部の各層の出力時刻を一定にする出力時刻調整部を有する学習識別装置。 - 学習識別方法において、
タイム制御部が、タイミング攻撃対策として、入力データに対する学習識別処理の処理時間を前記入力データに対して非依存にし、
学習識別部が、ニューラルネットワーク層を有し、前記入力データを学習識別処理して出力データを出力し、
前記タイム制御部は、前記入力データに処理を加えて前記学習識別処理の処理時間を変更する学習識別方法。 - ニューラルネットワーク層を用いて学習識別処理を実行するコンピュータに、
入力データに対して学習識別処理させ、
タイミング攻撃対策として、前記入力データの入力時刻から出力データの出力時刻までの時間を前記入力データに対して非依存にさせて、前記出力データを出力させ、前記入力データに処理を加えて前記学習識別処理の処理時間を変更させる学習識別プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/046158 WO2020121527A1 (ja) | 2018-12-14 | 2018-12-14 | 学習識別装置、学習識別方法、及び、学習識別プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6632773B1 true JP6632773B1 (ja) | 2020-01-22 |
JPWO2020121527A1 JPWO2020121527A1 (ja) | 2021-02-15 |
Family
ID=69166785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019533122A Active JP6632773B1 (ja) | 2018-12-14 | 2018-12-14 | 学習識別装置、学習識別方法、及び、学習識別プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20210232923A1 (ja) |
EP (1) | EP3885952A4 (ja) |
JP (1) | JP6632773B1 (ja) |
CN (1) | CN113168466A (ja) |
WO (1) | WO2020121527A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109740735B (zh) * | 2018-12-29 | 2020-12-29 | 百度在线网络技术(北京)有限公司 | 多神经网络输出方法及装置、服务器、计算机可读介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4049288B2 (ja) * | 1999-08-04 | 2008-02-20 | 株式会社リコー | 正準判別分析装置、特徴抽出装置および記録媒体 |
JP4494561B2 (ja) * | 1999-09-17 | 2010-06-30 | 徹 中川 | パターン識別装置 |
JP2002008027A (ja) * | 2000-06-20 | 2002-01-11 | Ricoh Co Ltd | パターン認識方法、パターン認識装置およびパターン認識プログラムを記録した記録媒体 |
JP5276503B2 (ja) * | 2009-04-03 | 2013-08-28 | 日本電信電話株式会社 | データ解析装置、データ解析プログラムおよびその記録媒体 |
JP2014192793A (ja) | 2013-03-28 | 2014-10-06 | Mega Chips Corp | 暗号装置 |
DE112014006135T5 (de) * | 2014-02-07 | 2016-09-29 | Mitsubishi Electric Corporation | Systemidentifikationsvorrichtung |
JP2016143354A (ja) * | 2015-02-04 | 2016-08-08 | エヌ・ティ・ティ・コムウェア株式会社 | 学習装置、学習方法、およびプログラム |
KR102449837B1 (ko) * | 2015-02-23 | 2022-09-30 | 삼성전자주식회사 | 신경망 학습 방법 및 장치, 및 인식 방법 및 장치 |
JP6145623B2 (ja) * | 2015-03-23 | 2017-06-14 | 石川県 | 位置測定システム、位置測定装置、位置測定方法、及びプログラム |
CN108351986B (zh) * | 2015-10-30 | 2022-03-29 | 株式会社摩如富 | 学习***及装置和方法、训练数据生成装置及生成方法 |
JP6801491B2 (ja) * | 2017-02-14 | 2020-12-16 | オムロン株式会社 | 識別装置 |
JP6791800B2 (ja) * | 2017-04-05 | 2020-11-25 | 株式会社日立製作所 | 計算機システム及び再帰型ニューラルネットワークを用いた演算方法 |
DE202017102381U1 (de) * | 2017-04-21 | 2017-05-11 | Robert Bosch Gmbh | Vorrichtung zum Verbessern der Robustheit gegen "Adversarial Examples" |
-
2018
- 2018-12-14 EP EP18942817.0A patent/EP3885952A4/en active Pending
- 2018-12-14 WO PCT/JP2018/046158 patent/WO2020121527A1/ja unknown
- 2018-12-14 CN CN201880100081.9A patent/CN113168466A/zh active Pending
- 2018-12-14 JP JP2019533122A patent/JP6632773B1/ja active Active
-
2021
- 2021-04-15 US US17/231,505 patent/US20210232923A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP3885952A1 (en) | 2021-09-29 |
EP3885952A4 (en) | 2021-12-01 |
JPWO2020121527A1 (ja) | 2021-02-15 |
CN113168466A (zh) | 2021-07-23 |
US20210232923A1 (en) | 2021-07-29 |
WO2020121527A1 (ja) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10771235B2 (en) | Protecting block cipher computation operations from external monitoring attacks | |
EP2893431B1 (fr) | Protection contre canaux auxiliaires | |
Yildirim | Optical color image encryption scheme with a novel DNA encoding algorithm based on a chaotic circuit | |
Tunstall et al. | Masking tables—an underestimated security risk | |
CN107004084B (zh) | 用于加密操作的乘法掩码 | |
Zhang et al. | A Novel Chaotic Map and an Improved Chaos‐Based Image Encryption Scheme | |
US11895224B2 (en) | Crypto processor, method of operating crypto processor, and electronic device including crypto processor | |
JP6632773B1 (ja) | 学習識別装置、学習識別方法、及び、学習識別プログラム | |
US8538017B2 (en) | Encryption device | |
KR101666974B1 (ko) | 소수 생성 | |
JP4327169B2 (ja) | 暗号化装置 | |
JP2005202757A (ja) | 擬似乱数生成装置及びプログラム | |
US20200249912A1 (en) | Information processing apparatus, information processing method, and storage medium | |
Chaves et al. | SCA-Resistance for AES: How Cheap Can We Go? | |
EP3391583A1 (en) | A computation device and method | |
CN114868127A (zh) | 信息处理装置、信息处理方法和信息处理程序 | |
US20220231832A1 (en) | Apparatus and method for modular multiplication resistant to side-channel attack | |
CN107451481A (zh) | 一种自主安全的高速存储装置与方法 | |
US11539532B2 (en) | Compiling a signature | |
FR3078463A1 (fr) | Procede et dispositif de realisation d'operations en table de substitution | |
Won et al. | Novel Leakage Against Realistic Masking and Shuffling Countermeasures: Case Study on PRINCE and SEED | |
JP6048965B2 (ja) | 耐タンパメモリ方式 | |
JP2005204128A (ja) | 個別鍵生成装置及びプログラム | |
CN111967009A (zh) | 一种硬件木马防护方法、装置及设备 | |
Teng et al. | Cube Attacks on Round-Reduced Grain-128AEAD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190618 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190618 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6632773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |