JP6622239B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6622239B2
JP6622239B2 JP2017053348A JP2017053348A JP6622239B2 JP 6622239 B2 JP6622239 B2 JP 6622239B2 JP 2017053348 A JP2017053348 A JP 2017053348A JP 2017053348 A JP2017053348 A JP 2017053348A JP 6622239 B2 JP6622239 B2 JP 6622239B2
Authority
JP
Japan
Prior art keywords
lead frame
frame sheet
protrusion
width
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017053348A
Other languages
English (en)
Other versions
JP2018157097A (ja
Inventor
吉浩 田中
吉浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017053348A priority Critical patent/JP6622239B2/ja
Publication of JP2018157097A publication Critical patent/JP2018157097A/ja
Application granted granted Critical
Publication of JP6622239B2 publication Critical patent/JP6622239B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

実施形態は、半導体装置の製造方法に関する。
従来より、第1のリードフレーム上にはんだを配置し、その上にチップを載置し、チップ上に更にはんだを配置し、その上に第2のリードフレームを配置した構造体をリフローすることにより、はんだを一旦溶融させた後、凝固させて、2枚のリードフレームの間にチップを接合する半導体装置の製造方法が知られている。この製造方法においては、最終製品の形状精度を向上させることが求められている。
特開2006−41176号公報
形状精度が高い半導体装置の製造方法を提供することである。
実施形態に係る半導体装置の製造方法は、突起部が形成された第1リードフレームシートの上面に、第1はんだを被着させる工程と、前記第1はんだ上に半導体チップを載置する工程と、前記半導体チップの上面に第2はんだを被着させる工程と、前記第2はんだ上に、開口部が形成された第2リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、前記第1はんだ及び前記第2はんだを溶融させた後、凝固させる工程と、を備える。前記突起部は上方に向き、その最大幅は先端部を除く部分の幅である。前記開口部の幅は、前記突起部の前記最大幅より小さく、前記突起部の前記先端部の幅より大きい。前記突起部及び前記開口部はそれぞれ複数個形成されており、第1の前記突起部の前記最大幅の方向は、第2の前記突起部の前記最大幅の方向に対して交差する。
(a)は、第1の実施形態において使用する一方のリードフレームシートを示す平面図であり、(b)は(a)の一部拡大斜視図であり、(c)は(b)の一部拡大斜視図である。 (a)は、第1の実施形態において使用する他方のリードフレームシートを示す平面図であり、(b)は(a)の一部拡大斜視図であり、(c)は(b)の一部拡大斜視図である。 (a)〜(d)は、第1の実施形態に係る半導体装置の製造方法を示す平面図である。 (a)〜(c)は、第1の実施形態に係る半導体装置の製造方法を示す斜視図である。 (a)及び(b)は、第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第1の実施形態の第1の変形例における突起部を示す斜視図である。 第1の実施形態の第2の変形例における突起部を示す斜視図である。 第1の実施形態の第3の変形例における突起部を示す斜視図である。 第2の実施形態に係る半導体装置を示す断面図である。 (a)及び(b)は、第3の実施形態において使用するリードフレームシートを示す平面図である。
(第1の実施形態)
以下、第1の実施形態について説明する。
本実施形態は、半導体装置の製造方法であり、例えば、電力制御用半導体装置の製造方法である。
図1(a)は、本実施形態において使用する一方のリードフレームシートを示す平面図であり、(b)は(a)の一部拡大斜視図であり、(c)は(b)の一部拡大斜視図である。
図2(a)は、本実施形態において使用する他方のリードフレームシートを示す平面図であり、(b)は(a)の一部拡大斜視図であり、(c)は(b)の一部拡大斜視図である。
図3(a)〜(d)は、本実施形態に係る半導体装置の製造方法を示す平面図である。
図4(a)〜(c)は、本実施形態に係る半導体装置の製造方法を示す斜視図である。
図5(a)及び(b)は、本実施形態に係る半導体装置の製造方法を示す断面図である。
先ず、図1(a)〜(c)に示すように、リードフレームシート10を用意する。リードフレームシート10は、例えば銅(Cu)等の導電性材料からなるシートであり、プレスによって所定のパターンに加工されている。リードフレームシート10においては、略矩形の開口部11がマトリクス状に配列されている。リードフレームシート10における開口部11間の部分を、フレーム部12とする。フレーム部12には、一方向に延びる溝13が断続的に形成されている。以下、開口部11の配列方向を「X方向」及び「Y方向」とし、溝13が延びる方向を「Y方向」とする。また、リードフレームシート10の主面に対して垂直な方向を「Z方向」とする。更に、各方向においては、必要に応じて、「+」又は「−」の符号を付して、向きを区別する。
各開口部11内には、1枚の板状のチップ搭載部15が設けられている。Z方向から見て、チップ搭載部15の形状は略矩形であり、一辺の長さは例えば数mm程度である。チップ搭載部15は、例えば4本のリード部16及び2本の支持部17を介して、フレーム部12に連結されている。チップ搭載部15から見て、4本のリード部16は−X方向に延出し、2本の支持部17はそれぞれ+Y方向及び−Y方向に延出している。
フレーム部12には、上方に向いた突起部18a及び18bが形成されている。突起部18a及び18b(以下、総称して「突起部18」ともいう)は、リードフレームシート10に開口部11等を形成する際のプレス加工において、切込加工及び曲げ加工が施されて形成されたものである。突起部18の形状は、フレーム部12から+Z方向に起立した板状である。フレーム部12における突起部18に隣接する領域には、突起部18が打ち抜かれたあとの開口部19が形成されている。
突起部18の板厚方向から見て、突起部18の形状は、矩形状の下部と台形状の上部からなる六角形状である。このため、突起部18の上部には、斜面18cが形成されている。斜面18cは、Z方向及びXY平面に対して傾斜している。突起部18の最大幅は下端部の幅WLであり、突起部18の先端部の幅は上端部の幅WUである。下端部の幅WLは上端部の幅WUよりも大きい。すなわち、WL>WUである。突起部18aの幅方向はX方向であり、突起部18bの幅方向はY方向である。突起部18a及び18bは、それぞれ、リードフレームシート10に2つ以上、例えば、3つ以上形成されており、分散して配置されている。
一方、図2(a)〜(c)に示すように、リードフレームシート20を用意する。リードフレームシート20は、例えば銅等の導電性材料からなるシートであり、プレスによって所定のパターンに加工されている。リードフレームシート20においては、略矩形の開口部21がマトリクス状に配列されている。リードフレームシート20における開口部21間の部分を、フレーム部22とする。以下、リードフレームシート10(図1(a)〜(c)参照)と同様に、開口部21の配列方向を「X方向」及び「Y方向」とし、リードフレームシート20の主面に対して垂直な方向を「Z方向」とする。
各開口部21内には、それぞれ1つの板状の電極部25a及び25bが設けられている。電極部25aは電極部25bよりも大きい。Z方向から見て、電極部25aの形状はL字形であり、電極部25bの形状は矩形である。電極部25aは、例えば3本のリード部26aを介して、フレーム部22に連結されている。電極部25aから見て、3本のリード部26aは+X方向に延出している。電極部25bは、例えば1本のリード部26bを介して、フレーム部22に連結されている。電極部25bから見て、リード部26bは+X方向に延出している。
リード部26aにおける電極部25aの近傍、及び、リード部26bにおける電極部25bの近傍には、クランク状の曲げ加工が施されている。これにより、電極部25a及び25bはフレーム部22に対して−Z方向に変位している。また、リードフレームシート20には、リード部26a及び26bとその両側のフレーム部22を連結するように、Y方向に延びる支持部27が設けられている。
フレーム部22には、開口部28a及び28bが形成されている。開口部28a及び28b(以下、総称して「開口部28」ともいう)は、リードフレームシート20に開口部21等を形成する際のプレス加工において、打ち抜かれて形成されたものである。
Z方向から見て、開口部28の形状は矩形状である。開口部28の長手方向の幅WOは、リードフレームシート10の突起部18の下端部の幅WLよりも小さく、上端部の幅WUよりも大きい。すなわち、WL>WO>WUである。突起部18には幅が開口部28の幅WOと等しい部分が存在し、それは斜面18cが形成された部分である。開口部28aの長手方向はX方向であり、開口部28bの長手方向はY方向である。開口部28a及び28bは、それぞれ、リードフレームシート20に2つ以上、例えば、3つ以上形成されており、分散して配置されている。
リードフレームシート20の外形は、リードフレームシート10の外形と略同じである。そして、リードフレームシート20における電極部25a及び25bの位置は、リードフレームシート10におけるチップ搭載部15の位置と対応している。また、リードフレームシート20における開口部28aの位置は、リードフレームシート10における突起部18aの位置と対応している。リードフレームシート20における開口部28bの位置は、リードフレームシート10における突起部18bの位置と対応している。
上述の如く構成されたリードフレームシート10及び20を用いて、本実施形態に係る半導体装置1(図5(b)参照)を、複数個同時に製造する。このとき、複数個の半導体チップ32(図3(b)参照)も用いる。また、接合材料として、ペーストはんだを用いる。ペーストはんだには、はんだ合金からなる粒とフラックスが含有されている。更に、封止材料として樹脂材料を用いる。
先ず、図3(a)に示すように、リードフレームシート10を水平に保持する。すなわち、リードフレームシート10の+Z方向が上方、すなわち、重力の反対方向を向くように配置する。そして、各チップ搭載部15の上面に、ペーストはんだ31を被着させる。この段階では、ペーストはんだ31はペースト状である。
次に、図3(b)に示すように、ペーストはんだ31上に、半導体チップ32を載置する。半導体チップ32においては、例えば、下面の略全体にドレイン電極(図示せず)が設けられており、上面の大部分にL字形のソース電極32sが設けられており、上面の残部にゲート電極32gが設けられている。
次に、図3(c)に示すように、半導体チップ32のソース電極32sの上面にペーストはんだ33aを被着させると共に、ゲート電極32gの上面にペーストはんだ33bを被着させる。この段階では、ペーストはんだ33a及び33bはペースト状である。
次に、図3(d)、図4(a)〜(c)に示すように、リードフレームシート10上にリードフレームシート20を載置する。このとき、リードフレームシート20のXYZ座標をリードフレームシート10のXYZ座標と一致させる。これにより、リードフレームシート20の電極部25aの下面はペーストはんだ33aに当接し、電極部25bの下面はペーストはんだ33bに当接する。また、リードフレームシート10の突起部18aの上部はリードフレームシート20の開口部28a内に進入し、突起部18bの先端は開口部28b内に進入する。但し、この段階では、リードフレームシート20はペーストはんだ33a及び33b上に乗っており、突起部18は開口部28に完全には嵌め込まれていない。
次に、上述のリードフレームシート10及びリードフレームシート20を含む構造体35を、リフロー装置に装入し、加熱する。これにより、ペーストはんだ31、33a及び33bが溶融し、液状となる。この結果、液状のペーストはんだ31を介して、リードフレームシート10に対して半導体チップ32が移動可能となり、液状のペーストはんだ33a及び33bを介して、半導体チップ32に対してリードフレームシート20が移動可能となる。従って、この状態は本来不安定である。
しかしながら、本実施形態においては、突起部18の先端が開口部28内に進入しているため、リードフレームシート10に対するリードフレームシート20の大きな移動が規制される。一方、液状のペーストはんだ31、33a及び33bが潰れることにより、リードフレームシート20が下降する。リードフレームシート20がリードフレームシート10に近づくと、突起部18が開口部28内に相対的により深く侵入する。そして、突起部18における開口部28内に位置する部分の幅が開口部28の幅WOと一致したときに、突起部18が開口部28の内縁に引っかかり、リードフレームシート20の下降が停止する。
突起部18及び開口部28の形状及び寸法は予め設定されているため、リードフレームシート10とリードフレームシート20との距離も予め設定された距離となる。また、幅方向がX方向である突起部18aが開口部28aに嵌め込まれることにより、リードフレームシート10に対するリードフレームシート20のX方向における位置も予め設定された位置となる。同様に、幅方向がY方向である突起部18bが開口部28bに嵌め込まれることにより、リードフレームシート10に対するリードフレームシート20のY方向における位置も予め設定された位置となる。
また、突起部18aと開口部28aの組が2組以上設けられており、突起部18bと開口部28bの組も2組以上設けられていることにより、リードフレームシート10に対するリードフレームシート20のXY平面における回転も抑制される。更に、突起部18がリードフレームシート10内で分散して配置されていることにより、リードフレームシート10及び20が撓むことも抑制できる。このようにして、リードフレームシート10に対するリードフレームシート20の位置及び姿勢を固定することができる。
次に、リフロー装置内で構造体35を冷却する。これにより、ペーストはんだ31、33a及び33bが凝固する。この結果、図5(a)に示すように、リードフレームシート10のチップ搭載部15と半導体チップ32のドレイン電極(図示せず)とがペーストはんだ31を介して接合され、半導体チップ32のソース電極32sとリードフレームシート20の電極部25aとがペーストはんだ33aを介して接合され、半導体チップ32のゲート電極32gとリードフレームシート20の電極部25bとがペーストはんだ33bを介して接合された構造体36が作製される。なお、本明細書において「接合された」とは、2つの部材が機械的に連結されると共に電気的に接続された状態をいう。
次に、図5(b)に示すように、リード部16におけるチップ搭載部15側の部分、支持部17におけるチップ搭載部15側の部分、チップ搭載部15、ペーストはんだ31、半導体チップ32、ペーストはんだ33a及び33b、電極部25a及び25b、リード部26aにおける電極部25a側の部分、リード部26bにおける電極部25b側の部分、並びに、支持部27における電極部25a側の部分を封止するように、樹脂材料を成型し、固化させる。これにより、上述の各部を覆う樹脂部材37が作製される。
次に、リード部26a及び26bにおける樹脂部材37の外部に位置する部分に対して、クランク状の曲げ加工を施す。これにより、リード部26a及び26bの先端部のZ方向における位置を、リード部16の先端部の位置と同じにする。次に、図1(b)に示す切断線C1に沿ってリード部16及び支持部17を切断することにより、フレーム部12からチップ搭載部15を分離すると共に、図2(b)に示す切断線C2に沿ってリード部26a及び26b、支持部27を切断することにより、フレーム部22から電極部25a及び25bを分離する。このようにして、本実施形態に係る半導体装置1が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、リードフレームシート10に突起部18が設けられており、リードフレームシート20に開口部28が形成されており、開口部28の幅WOが突起部18の上端部の幅WUより大きく下端部の幅WLより小さく設定されている。このため、図3(d)、図4(a)〜(c)に示す工程において、ペーストはんだ31、33a及び33bが溶融したときに、突起部18が開口部28に嵌め込まれ、リードフレームシート10とリードフレームシート20とのZ方向における距離を一定にすると共に、突起部18の幅方向における相対的な位置を固定することができる。これにより、チップ搭載部15、半導体チップ32、電極部25a及び25bの位置合わせの精度を向上させることができる。この結果、形状精度が高い半導体装置1を製造することができる。
また、突起部18に斜面18cが形成されているため、突起部18が開口部28内に進入するにつれて、突起部18における開口部28内に位置する部分の幅が連続的に増加して、開口部28の幅WOに近づいていき、その分、開口部28内における突起部18の可動範囲が連続的に狭くなっていく。そして、最終的に、突起部18の幅方向両側の斜面18cが開口部28の内縁に当接し、開口部28に対する突起部18の幅方向における位置が固定される。このように、突起部18の可動範囲が連続的に狭くなることにより、突起部18が滑らかに最終位置まで誘導される。
更に、幅方向が相互に異なる2種類の突起部18a及び18bを設けることにより、リードフレームシート10に対するリードフレームシート20のXY平面における位置を一定にすることができる。
更にまた、突起部18aと開口部28aとの組が複数設けられており、突起部18bと開口部28bとの組も複数設けられていることにより、リードフレームシート10に対するリードフレームシート20のXY平面内における回転を抑制することができる。
更にまた、突起部18及び開口部28の組が分散して配置されていることにより、リードフレームシート10及び20の撓みを抑制することができる。
更にまた、突起部18はリードフレームシート10を成形するためのプレス加工において形成することができ、開口部28はリードフレームシート20を成形するためのプレス加工において形成することができる。このため、突起部18及び開口部28を形成するための追加コストが、ほとんど発生しない。
なお、仮に、突起部18及び開口部28を設けないと、リードフレームシート10とリードフレームシート20との間隔は、ペーストはんだ31、33a、33bの厚さに依存して決定される。しかしながら、液状のペーストはんだの厚さは、表面張力の影響を強く受けるため、ペーストはんだの被着量を制御することにより、液化した後の厚さを制御することは困難である。このため、シート間の間隔を精度良く制御することは困難である。
また、リフロー装置内においては、液状のペーストはんだ31の上に半導体チップ32が置かれ、液状のペーストはんだ33a及び33bの上にリードフレームシート20が置かれるため、リードフレームシート20はリードフレームシート10に対して、水平方向に滑りやすい。このため、シート間の位置合わせが困難である。
(第1の実施形態の第1の変形例)
次に、第1の実施形態の第1の変形例について説明する。
図6は、本変形例における突起部を示す斜視図である。
図6に示すように、本変形例においては、リードフレームシート10(図1(a)参照)に突起部41が形成されている。突起部41の形状は、矩形状の下部41aと矩形状の上部41bが設けられた逆T字形状の板状である。突起部41の最大幅は下部41aの幅WLであり、この幅WLは開口部28の幅WO(図2(c)参照)よりも大きい。突起部41の先端部の幅は上部41bの幅WUであり、この幅WUは開口部28の幅WOよりも小さい。下部41aと上部41bとの間には、段差41cが形成されている。突起部41は、リードフレームシート10がプレスにより曲げ加工されて形成されたものである。
本変形例においては、突起部41に段差41cが形成されているため、開口部28(図2(c)参照)の内縁を段差41cに確実に引っ掛けることができる。このため、Z方向におけるリードフレームシート10とリードフレームシート20との距離を、より精度良く制御することができる。
本変形例における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
(第1の実施形態の第2の変形例)
次に、第1の実施形態の第2の変形例について説明する。
図7は、本変形例における突起部を示す斜視図である。
図7に示すように、本変形例においては、リードフレームシート10(図1(a)参照)に突起部42が形成されている。突起部42の形状は、矩形状の下部42aと三角形状の上部42bが設けられた五角形の板状である。突起部42の最大幅は下部42aの幅WLであり、幅WLは開口部28の幅WO(図2(c)参照)よりも大きい。突起部42の先端部の幅は上部42bの上端部の幅であり、この幅はゼロであるため、幅WOよりも小さい。上部42bには、斜面42cが形成されている。斜面42cはZ方向及びXY平面に対して傾斜している。突起部42は、リードフレームシート10がプレスにより曲げ加工されて形成されたものである。
本変形例においては、突起部42の上端が尖っているため、図3(d)に示す工程において、リードフレームシート20をリードフレームシート10上に載置する際の位置合わせのマージンが大きい。また、突起部42に斜面42cが形成されているため、前述の第1の実施形態と同様に、突起部42を開口部28に滑らかに嵌め込むことができる。
本変形例における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
(第1の実施形態の第3の変形例)
次に、第1の実施形態の第3の変形例について説明する。
図8は、本変形例における突起部を示す斜視図である。
図8に示すように、本変形例においてリードフレームシート10(図1(a)参照)に突起部43が形成されている。突起部43の形状は、円柱状の下部43aと円柱状の上部43bが設けられた二段円柱状である。下部43aの直径WLは上部43bの直径WUよりも大きい。一方、リードフレームシート20には、円形の開口部(図示せず)が形成されている。そして、突起部43がリードフレームシート20の開口部に嵌め込まれることにより、リードフレームシート10に対してリードフレームシート20が位置決めされる。
突起部43の最大幅は、突起部43の下部43aの直径WLであり、この直径WLはリードフレームシート20の開口部の直径WOよりも大きい。突起部43の先端部の幅は上部43bの直径WUであり、この直径WUは開口部の直径WOよりも小さい。下部43aと上部43bとの間には、段差43cが形成されている。突起部43は、例えば、エッチングにより形成されたものである。
本変形例においては、円状の開口部に円柱状の突起部を嵌め込むことにより、X方向及びY方向の位置決めを1組の突起部及び開口部により行うことができる。また、突起部43に段差43cが形成されているため、開口部の内縁を段差43cに確実に引っ掛けることができる。このため、リードフレームシート10とリードフレームシート20との距離をより精度良く決定することができる。
本変形例における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
(第2の実施形態)
次に、第2の実施形態について説明する。
図9は、本実施形態に係る半導体装置を示す断面図である。
図9に示すように、本実施形態においては、図3(a)〜(d)及び図5(a)に示す工程を実施し、リードフレームシート10とリードフレームシート20を半導体チップ32に接合した後、リード部26a及び26bに対して曲げ加工を行う。次に、リード部26a及び26bの曲げ部分も覆うように、樹脂部材37を成型する。これにより、本実施形態に係る半導体装置2においては、リード部26a及び26bの曲げ部分が、樹脂部材37の内部に配置される。
本実施形態における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
(第3の実施形態)
次に、第3の実施形態について説明する。
図10(a)及び(b)は、本実施形態において使用するリードフレームシートを示す平面図である。
本実施形態においては、図10(a)に示すように、チップ搭載部15が形成されたリードフレームシート10に、開口部28a及び28bを形成する。一方、図10(b)に示すように、電極部25a及び25bが形成されたリードフレームシート20に、下方、すなわち、−Z方向に向いた突起部18a及び18bを形成する。突起部18の最大幅は突起部18の根元部である上端部の幅であり、開口部28の幅よりも大きい。一方、突起部18の先端部の幅は下端部の幅であり、開口部28の幅よりも小さい。
本実施形態においては、突起部18を上方から開口部28内に進入させることにより、リードフレームシート10とリードフレームシート20の位置合わせを行う。
本実施形態における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
以上説明した実施形態によれば、形状精度が高い半導体装置の製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態及び変形例は、相互に組み合わせて実施することもできる。
1、2:半導体装置、10:リードフレームシート、11:開口部、12:フレーム部、13:溝、15:チップ搭載部、16:リード部、17:支持部、18a:突起部、18b:突起部、18c:斜面、19:開口部、20:リードフレームシート、21:開口部、22:フレーム部、25a、25b:電極部、26a、26b:リード部、27:支持部、28a、28b:開口部、31:ペーストはんだ、32:半導体チップ、32g:ゲート電極、32s:ソース電極、33a、33b:ペーストはんだ、35:構造体、36:構造体、37:樹脂部材、41:突起部、41a:下部、41b:上部、41c:段差、42:突起部、42a:下部、42b:上部、42c:斜面、43:突起部、43a:下部、43b:上部、43c:段差、C1、C2:切断線、WL、WO、WU:幅

Claims (5)

  1. 上方に向き、その最大幅は先端部を除く部分の幅である突起部が形成された第1リードフレームシートの上面に、第1はんだを被着させる工程と、
    前記第1はんだ上に半導体チップを載置する工程と、
    前記半導体チップの上面に第2はんだを被着させる工程と、
    前記第2はんだ上に、幅が前記最大幅より小さく前記先端部の幅より大きい開口部が形成された第2リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、
    前記第1はんだ及び前記第2はんだを溶融させた後、凝固させる工程と、
    を備え
    前記突起部及び前記開口部はそれぞれ複数個形成されており、第1の前記突起部の前記最大幅の方向は、第2の前記突起部の前記最大幅の方向に対して交差する半導体装置の製造方法。
  2. 開口部が形成された第1リードフレームシートの上面に、第1はんだを被着させる工程と、
    前記第1はんだ上に半導体チップを載置する工程と、
    前記半導体チップの上面に第2はんだを被着させる工程と、
    前記第2はんだ上に、下方に向き、その最大幅は先端部を除く部分の幅である突起部が形成された第2リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、
    前記第1はんだ及び前記第2はんだを溶融させた後、凝固させる工程と、
    を備え
    前記突起部及び前記開口部はそれぞれ複数個形成されており、第1の前記突起部の前記最大幅の方向は、第2の前記突起部の前記最大幅の方向に対して交差する半導体装置の製造方法。
  3. 前記突起部は、幅が前記開口部の幅と等しくなる部分を有する請求項1または2に記載の半導体装置の製造方法。
  4. 前記幅が前記開口部の幅と等しくなる部分の側面は、前記第1リードフレームシートから前記第2リードフレームシートに向かう第1方向、及び、前記第1方向に対して直交した平面に対して、傾斜している請求項3記載の半導体装置の製造方法。
  5. 前記突起部は、プレスによる曲げ加工によって形成された請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
JP2017053348A 2017-03-17 2017-03-17 半導体装置の製造方法 Expired - Fee Related JP6622239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017053348A JP6622239B2 (ja) 2017-03-17 2017-03-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017053348A JP6622239B2 (ja) 2017-03-17 2017-03-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018157097A JP2018157097A (ja) 2018-10-04
JP6622239B2 true JP6622239B2 (ja) 2019-12-18

Family

ID=63718169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017053348A Expired - Fee Related JP6622239B2 (ja) 2017-03-17 2017-03-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6622239B2 (ja)

Also Published As

Publication number Publication date
JP2018157097A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
JP2015508240A5 (ja)
US4137546A (en) Stamped lead frame for semiconductor packages
DE102012215705A1 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
US20110305852A1 (en) Electronic circuit substrate
US20120025359A1 (en) Semiconductor device and method of manufacturing the same
KR101321190B1 (ko) Mosfet bga용 절곡 프레임 캐리어
DE102012215684A1 (de) Laserbauelement und Verfahren zu dessen Herstellung
TW201511055A (zh) 端子製作方法及端子與電子元器件芯體的製作方法
JP6622239B2 (ja) 半導体装置の製造方法
CN107968082B (zh) 芯片焊盘、半导体装置及半导体装置的制造方法
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
JP2008140788A (ja) 半導体装置
JP6462529B2 (ja) パワー半導体モジュールの製造方法及びパワー半導体モジュール
WO2016013362A1 (ja) 回路構成体
JP2022073911A (ja) 面実装ナットの製造方法、面実装ナットの製造装置、有底筒状体の製造方法、および面実装ナット
JP5889160B2 (ja) 電子機器の製造方法
WO2016017094A1 (ja) 電子回路部品
US4826068A (en) Outer lead bonding device utilizing tape carriers
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
TWI763005B (zh) 半導體裝置
US11211353B2 (en) Clips for semiconductor packages
JP2015041662A (ja) 複合配線板及び複合配線板の製造方法
JP7103519B2 (ja) 電子モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191121

R150 Certificate of patent or registration of utility model

Ref document number: 6622239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees