JP6622239B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6622239B2 JP6622239B2 JP2017053348A JP2017053348A JP6622239B2 JP 6622239 B2 JP6622239 B2 JP 6622239B2 JP 2017053348 A JP2017053348 A JP 2017053348A JP 2017053348 A JP2017053348 A JP 2017053348A JP 6622239 B2 JP6622239 B2 JP 6622239B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame sheet
- protrusion
- width
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
以下、第1の実施形態について説明する。
本実施形態は、半導体装置の製造方法であり、例えば、電力制御用半導体装置の製造方法である。
図2(a)は、本実施形態において使用する他方のリードフレームシートを示す平面図であり、(b)は(a)の一部拡大斜視図であり、(c)は(b)の一部拡大斜視図である。
図3(a)〜(d)は、本実施形態に係る半導体装置の製造方法を示す平面図である。
図4(a)〜(c)は、本実施形態に係る半導体装置の製造方法を示す斜視図である。
図5(a)及び(b)は、本実施形態に係る半導体装置の製造方法を示す断面図である。
本実施形態においては、リードフレームシート10に突起部18が設けられており、リードフレームシート20に開口部28が形成されており、開口部28の幅WOが突起部18の上端部の幅WUより大きく下端部の幅WLより小さく設定されている。このため、図3(d)、図4(a)〜(c)に示す工程において、ペーストはんだ31、33a及び33bが溶融したときに、突起部18が開口部28に嵌め込まれ、リードフレームシート10とリードフレームシート20とのZ方向における距離を一定にすると共に、突起部18の幅方向における相対的な位置を固定することができる。これにより、チップ搭載部15、半導体チップ32、電極部25a及び25bの位置合わせの精度を向上させることができる。この結果、形状精度が高い半導体装置1を製造することができる。
次に、第1の実施形態の第1の変形例について説明する。
図6は、本変形例における突起部を示す斜視図である。
本変形例における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
次に、第1の実施形態の第2の変形例について説明する。
図7は、本変形例における突起部を示す斜視図である。
本変形例における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
次に、第1の実施形態の第3の変形例について説明する。
図8は、本変形例における突起部を示す斜視図である。
本変形例における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
次に、第2の実施形態について説明する。
図9は、本実施形態に係る半導体装置を示す断面図である。
本実施形態における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
次に、第3の実施形態について説明する。
図10(a)及び(b)は、本実施形態において使用するリードフレームシートを示す平面図である。
本実施形態における上記以外の製造方法及び効果は、前述の第1の実施形態と同様である。
Claims (5)
- 上方に向き、その最大幅は先端部を除く部分の幅である突起部が形成された第1リードフレームシートの上面に、第1はんだを被着させる工程と、
前記第1はんだ上に半導体チップを載置する工程と、
前記半導体チップの上面に第2はんだを被着させる工程と、
前記第2はんだ上に、幅が前記最大幅より小さく前記先端部の幅より大きい開口部が形成された第2リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、
前記第1はんだ及び前記第2はんだを溶融させた後、凝固させる工程と、
を備え、
前記突起部及び前記開口部はそれぞれ複数個形成されており、第1の前記突起部の前記最大幅の方向は、第2の前記突起部の前記最大幅の方向に対して交差する半導体装置の製造方法。 - 開口部が形成された第1リードフレームシートの上面に、第1はんだを被着させる工程と、
前記第1はんだ上に半導体チップを載置する工程と、
前記半導体チップの上面に第2はんだを被着させる工程と、
前記第2はんだ上に、下方に向き、その最大幅は先端部を除く部分の幅である突起部が形成された第2リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、
前記第1はんだ及び前記第2はんだを溶融させた後、凝固させる工程と、
を備え、
前記突起部及び前記開口部はそれぞれ複数個形成されており、第1の前記突起部の前記最大幅の方向は、第2の前記突起部の前記最大幅の方向に対して交差する半導体装置の製造方法。 - 前記突起部は、幅が前記開口部の幅と等しくなる部分を有する請求項1または2に記載の半導体装置の製造方法。
- 前記幅が前記開口部の幅と等しくなる部分の側面は、前記第1リードフレームシートから前記第2リードフレームシートに向かう第1方向、及び、前記第1方向に対して直交した平面に対して、傾斜している請求項3記載の半導体装置の製造方法。
- 前記突起部は、プレスによる曲げ加工によって形成された請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017053348A JP6622239B2 (ja) | 2017-03-17 | 2017-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017053348A JP6622239B2 (ja) | 2017-03-17 | 2017-03-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018157097A JP2018157097A (ja) | 2018-10-04 |
JP6622239B2 true JP6622239B2 (ja) | 2019-12-18 |
Family
ID=63718169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017053348A Expired - Fee Related JP6622239B2 (ja) | 2017-03-17 | 2017-03-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6622239B2 (ja) |
-
2017
- 2017-03-17 JP JP2017053348A patent/JP6622239B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018157097A (ja) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015508240A5 (ja) | ||
US4137546A (en) | Stamped lead frame for semiconductor packages | |
DE102012215705A1 (de) | Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe | |
DE102015114292A1 (de) | Laserbauelement und Verfahren zu seiner Herstellung | |
US20110305852A1 (en) | Electronic circuit substrate | |
US20120025359A1 (en) | Semiconductor device and method of manufacturing the same | |
KR101321190B1 (ko) | Mosfet bga용 절곡 프레임 캐리어 | |
DE102012215684A1 (de) | Laserbauelement und Verfahren zu dessen Herstellung | |
TW201511055A (zh) | 端子製作方法及端子與電子元器件芯體的製作方法 | |
JP6622239B2 (ja) | 半導体装置の製造方法 | |
CN107968082B (zh) | 芯片焊盘、半导体装置及半导体装置的制造方法 | |
JP2007234749A (ja) | チップ状固体電解コンデンサの製造方法 | |
JP2008140788A (ja) | 半導体装置 | |
JP6462529B2 (ja) | パワー半導体モジュールの製造方法及びパワー半導体モジュール | |
WO2016013362A1 (ja) | 回路構成体 | |
JP2022073911A (ja) | 面実装ナットの製造方法、面実装ナットの製造装置、有底筒状体の製造方法、および面実装ナット | |
JP5889160B2 (ja) | 電子機器の製造方法 | |
WO2016017094A1 (ja) | 電子回路部品 | |
US4826068A (en) | Outer lead bonding device utilizing tape carriers | |
JP5025443B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6063835B2 (ja) | 半導体チップの実装方法、半導体装置、及び実装治具 | |
TWI763005B (zh) | 半導體裝置 | |
US11211353B2 (en) | Clips for semiconductor packages | |
JP2015041662A (ja) | 複合配線板及び複合配線板の製造方法 | |
JP7103519B2 (ja) | 電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6622239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |