JP6615240B2 - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP6615240B2 JP6615240B2 JP2018007558A JP2018007558A JP6615240B2 JP 6615240 B2 JP6615240 B2 JP 6615240B2 JP 2018007558 A JP2018007558 A JP 2018007558A JP 2018007558 A JP2018007558 A JP 2018007558A JP 6615240 B2 JP6615240 B2 JP 6615240B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- circuit
- resistance
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
また、チップ抵抗器は、年々小型化が進行しているので、高抵抗品を開発しようとしても、抵抗膜の配置面積の制約から、高抵抗化が困難であった。
この発明は、かかる背景のもとになされたもので、抵抗値を適切に調節できるチップ抵抗器を提供することを主たる目的とする。
よって、抵抗回路網の抵抗値の調整を行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。
第2局面に係るチップ抵抗器は、実装時において実装対象に対向する対向面となる一方の表面に回路形成面が設定されたシリコン製の基板と、一端部および他端部を有し、前記基板の前記回路形成面に形成された抵抗回路網であって、前記抵抗回路網は、多数個の単位抵抗体Rを含み、各単位抵抗体Rは、所定幅で長手の抵抗体膜と、前記抵抗体膜上に積層され、前記抵抗体膜を長さ方向に所定長さを残して短絡している前記抵抗体膜と等しい幅の導体膜片とを含み、前記一端部および前記他端部の間の領域にライン状に延びる複数の単位抵抗体Rを含む等比数列状に設定された抵抗値をそれぞれ有する複数の抵抗体膜ラインと、前記複数の抵抗体膜ラインに切り離し可能にそれぞれ接続され、任意の抵抗体膜ラインを電気的に取り込み、または、任意の抵抗体膜ラインを電気的に分離する複数のヒューズ膜とを含み、前記基板の前記回路形成面上に形成され、前記抵抗回路網を被覆する保護層と、前記抵抗回路網の前記一端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第1接続電極と、前記抵抗回路網の前記他端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第2接続電極と、を含む。
よって、抵抗回路網の抵抗値の調整を行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。
[1]第1発明について
第1発明の実施の形態を、添付図面を参照して詳細に説明する。
図1Aは、第1発明の一実施形態に係るチップ抵抗器10の外観構成を示す図解的な斜視図であり、図1Bは、チップ抵抗器10が基板上に実装された状態を示す側面図である。
シリコン基板11上において、第1接続電極12はシリコン基板11の一方短辺111に沿って設けられた短辺111方向に長手の矩形電極である。第2接続電極13は、シリコン基板11上の他方短辺112に沿って設けられた短辺112方向に長手の矩形電極である。抵抗回路網14は、シリコン基板11上の第1接続電極12と第2接続電極13とで挟まれた中央領域(回路形成面または素子形成面)に設けられている。そして、抵抗回路網14の一端側は第1接続電極12に電気的に接続されており、抵抗回路網14の他端側は第2接続電極13に電気的に接続されている。これら第1接続電極12、第2接続電極13および抵抗回路網14は、たとえば一例として、シリコン基板11上に半導体製造プロセスを用いて設けることができる。
図2を参照して、チップ抵抗器10は、シリコン基板上面の一方短辺111に長辺が沿うように配置された平面視略矩形をした第1接続電極12と、シリコン基板上面の他方短辺112に長辺が沿うように配置された平面視略矩形をした第2接続電極13と、第1接続電極12および第2接続電極13間の平面視矩形の領域に設けられた抵抗回路網14とを含んでいる。
図3A、図3Bおよび図3Cを参照して、単位抵抗体Rの構成について説明をする。
ここで、抵抗回路網14の製造プロセスの一例を簡単に説明する。(1)シリコン基板11の表面を熱酸化し、絶縁層19としての二酸化シリコン(SiO2)層を形成する。(2)そして、スパッタリングにより、絶縁層19の上にTiN、TiONまたはTiSiONの抵抗体膜20を全面に形成する。(3)さらに、スパッタリングにより、抵抗体膜20の上にアルミニウム(Al)の導体膜21を積層する。(4)その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより導体膜21および抵抗体膜20を選択的に除去し、図3Aに示すように、平面視で、行方向に延びる一定幅の抵抗体膜ライン20および導体膜21が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン20および導体膜21が切断された領域も形成される。(5)続いて、抵抗体膜ライン20の上に積層された導体膜21を選択的に除去する。この結果、抵抗体膜ライン20上に一定間隔Rをあけて導体膜片21が積層された構成が得られる。(6)その後、保護膜としてのSiN膜22が堆積され、さらにその上に保護層であるポリイミド層23が積層される。
図5Aは、図2に示すチップ抵抗器10の平面図の一部分を拡大して描いたヒューズ膜Fを含む領域の部分拡大平面図であり、図5Bは、図5AのB−Bに沿う断面構造を示す図である。
図6を参照して、第1接続電極12には、抵抗回路網14に含まれる基準抵抗回路R8の一端が接続されている。基準抵抗回路R8は、8個の単位抵抗体Rの直列接続からなり、その他端はヒューズ膜F1に接続されている。
接続用導体膜C2とヒューズ膜F4とには、32個の単位抵抗体Rの直列接続からなる抵抗回路R32の一端および他端が接続されている。
ヒューズ膜F4と接続用導体膜C5とには、32個の単位抵抗体Rの直列接続からなる抵抗回路体R32の一端および他端が接続されている。
ヒューズ膜F7および接続用導体膜C9には、8個の単位抵抗体Rの直列接続からなる抵抗回路R8の一端および他端が接続されている。
接続用導体膜C9およびヒューズ膜F10には、4個の単位抵抗体Rの直列接続からなる抵抗回路R4の一端および他端が接続されている。
接続用導体膜C12およびヒューズ膜F13には、1個の単位抵抗体Rからなる抵抗回路体R1の一端および他端が接続されている。
ヒューズ膜F13および接続用導体膜C15には、2個の単位抵抗体Rの並列接続からなる抵抗回路R/2の一端および他端が接続されている。
ヒューズ膜F16および接続用導体膜C18には、8個の単位抵抗体Rの並列接続からなる抵抗回路R/8の一端および他端が接続されている。
接続用導体膜C18およびヒューズ膜F19には、16個の単位抵抗体Rの並列接続からなる抵抗回路R/16の一端および他端が接続されている。
複数のヒューズ膜Fおよび接続用導体膜Cは、それぞれ、ヒューズ膜F1、接続用導体膜C2、ヒューズ膜F3、ヒューズ膜F4、接続用導体膜C5、ヒューズ膜F6、ヒューズ膜F7、接続用導体膜C8、接続用導体膜C9、ヒューズ膜F10、ヒューズ膜F11、接続用導体膜C12、ヒューズ膜F13、ヒューズ膜F14、接続用導体膜C15、ヒューズ膜F16、ヒューズ膜F17、接続用導体膜C18、ヒューズ膜F19、ヒューズ膜F20、接続用導体膜C21、接続用導体膜C22が、直線状に配置されて直列に接続されている。各ヒューズ膜Fが溶断されると、ヒューズ膜Fに隣接接続された接続用導体膜Cとの間の電気的接続が遮断される構成である。
チップ抵抗器30が、前述したチップ抵抗器10と異なるところは、抵抗回路網14における単位抵抗体Rの接続態様である。
図9は、図8に示す抵抗回路網における複数種類の抵抗回路の接続態様と、それらを接続するヒューズ膜Fの配列関係ならびにヒューズ膜Fに接続された複数種類の抵抗回路の接続関係を図解的に示す図である。
ヒューズ膜F1と接続用導体膜Cとには、128個の単位抵抗体Rの直列接続からなる抵抗回路R128の一端および他端が接続されている。
ヒューズ膜F6と接続用導体膜Cとには、32個の単位抵抗体Rの直列接続からなる抵抗回路R32の一端および他端が接続されている。
ヒューズ膜F7と接続用導体膜Cとには、16個の単位抵抗体Rの直列接続からなる抵抗回路R16の一端および他端が接続されている。
ヒューズ膜F9と接続用導体膜Cとには、4個の単位抵抗体Rの直列接続からなる抵抗回路R4の一端および他端が接続されている。
ヒューズ膜F10と接続用導体膜Cとには、2個の単位抵抗体Rの直列接続からなる抵抗回路R2の一端および他端が接続されている。
ヒューズ膜F12と接続用導体膜Cとには、2個の単位抵抗体Rの並列接続からなる抵抗回路R/2の一端および他端が接続されている。
ヒューズ膜F13と接続用導体膜Cとには、4個の単位抵抗体Rの並列接続からなる抵抗回路R/4の一端および他端が接続されている。
ヒューズ膜F17、F18、F19、F20、F21は電気的に接続されており、これらヒューズ膜F17〜F21と接続用導体膜Cとには、16個の単位抵抗体Rの並列接続からなる抵抗回路R/16の一端および他端が接続されている。
かかる構成であるから、抵抗回路の一端が接続されたいずれかのヒューズ膜Fが溶断されると、そのヒューズ膜Fに一端が接続された抵抗回路は、抵抗回路網14から電気的に切り離される。
そこで、電流を分散させるために、図10に示す電気回路を、図11Aに示す電気回路構成となるように、抵抗回路網の接続構造を変更してもよい。すなわち、基準抵抗回路R/16を無くし、かつ、並列接続される抵抗回路は、最小の抵抗値をrとし、抵抗値rの抵抗単位体R1を複数組並列に接続した構成140を含む回路に変えるのである。
図12は、第1発明のさらに他の実施形態に係るチップ抵抗器に備えられる抵抗回路網14の回路構成を電気回路図で示した図である。図12に示す抵抗回路網14の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズ膜Fが接続されている。従って、ヒューズ膜Fを溶断することにより、ヒューズ膜Fが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
また、より精度良く抵抗値を設定する場合は、要求抵抗値に近い直列接続側抵抗回路のヒューズ膜を予めカットしておけば、細かな抵抗値の調整を並列接続側の抵抗回路のヒューズ膜を溶断することにより行うことができ、所望の抵抗値への合わせ込みの精度が上がる。
図13に示す抵抗回路網14も、ヒューズ膜Fで短絡された複数種類の抵抗回路の直列接続と、ヒューズ膜Fが直列接続された複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっている。
たとえば、前述したチップ抵抗器10(図1、図2参照)や、チップ抵抗器30(図8参照)では、抵抗回路を構成する抵抗体膜ライン20と導体膜片21の関係を平面視で表わすと、図14Aに示す構成になっている。すなわち、図14Aに示すように、所定間隔Rの領域の抵抗体膜ライン20部分が、一定の抵抗値rの単位抵抗体Rを形成している。そして単位抵抗体Rの両側には導体膜片21が積層され、当該導体膜片21で抵抗体膜ライン20が短絡されている。
ところで、たとえば図1、図2に示すチップ抵抗器10において、抵抗回路網14の配置領域を拡げることなく、抵抗回路網14の抵抗値を高めて、チップ抵抗器10の高抵抗化を図りたいといった要望がある。
図14Bを参照して、抵抗体膜ライン20は、幅1.5μmで直線状に延びるライン状の抵抗体膜ライン20を含む。そして、抵抗体膜ライン20において、所定間隔R’の抵抗体膜ライン20部分が、一定の抵抗値r’の単位抵抗体R’を形成している。単位抵抗体R’の長さは、たとえば17μmにする。こうすれば、単位抵抗体R’の抵抗値r’は、図14Aに示す単位抵抗体Rに比べて、ほぼ2倍のr’=160Ωの単位抵抗体とすることができる。
まず、図15Aを参照して、チップ抵抗器100は、基板としてのシリコン基板11を有し、シリコン基板11の上面に絶縁層(SiO2)19が形成されている。絶縁層19の表面は回路形成面となっている。チップ抵抗器100では、回路形成面である絶縁層19の表面から、シリコン基板11に向かって所定の深さまで掘り下げられたトレンチ101がドライエッチング等により形成され、トレンチ101の内壁面および底面は、たとえば熱酸化によりSiO2の絶縁膜102で覆われている。絶縁膜102は、シリコン基板11の上面に形成された絶縁層19とつながって一体的になっている。
抵抗体膜103は、各トレンチ101を横断するように、トレンチ101の内壁面および底面に沿って、絶縁膜102の上に設けられている。
従って、図15Aおよび図15Bに示すチップ抵抗器100では、トレンチ101の内壁面および底面に沿って延びる抵抗体膜ライン103部分が、単位抵抗体R”を形成している。単位抵抗体R”を形成する抵抗体膜ライン103の長さは、トレンチ101の深さを調整す
ることにより所定の長さに設定できる(たとえば、トレンチ101の深さは、数10μm〜100μmとすることができる。)。このため、単位抵抗体R”の抵抗値を高くすることができる。その結果、チップ抵抗器100は、全体として、高抵抗化が図られたチップ抵抗器となる。
第1発明は、以上説明した高抵抗化を図ったチップ抵抗器において、各高抵抗化のための構成を適宜組み合わせて作ったより高抵抗なチップ抵抗器とすることも可能である。
図16は、上述したチップ抵抗器に他の回路を組み込んだディスクリート部品1の回路構成を示す図である。
第1発明は、以上説明した実施形態に限定されるものではなく、特許請求の範囲に記載された事項の範囲内で種々の設計変更を施すことが可能である。例えば、トレンチの代わりに、基板上に凸版パターンを形成し、その表面に沿って抵抗体膜を形成するようにし、抵抗体膜の長さを長くして高抵抗化を図るようにしてもよい。
[2]第2発明について
第2発明は、次のような特徴を有している。
A3.前記第1抵抗回路および前記第2抵抗回路は、平面視において同一レイアウトパターンに形成されていることを特徴とする、「A1.」または「A2.」に記載のチップ抵抗器である。
A5.前記第1抵抗回路は、前記複数の導体膜片を含み、前記導体膜片の積層レイヤーと同一レイヤーに、前記導体膜片と同一材料で前記ヒューズ膜が形成されていることを特徴とする、「A4.」に記載のチップ抵抗器。
A7.前記ヒューズ膜は、前記抵抗回路網に含まれる複数種類の抵抗回路を、選択的に前記抵抗回路網に電気的に組み込み、または、前記抵抗回路網から電気的に分離するために溶断可能なものであることを特徴とする、「A6.」に記載のチップ抵抗器。
A10.素子形成面を有する基板と、前記素子形成面に形成された第1抵抗体膜と、前記第1抵抗体膜を覆う層間絶縁膜と、前記層間絶縁膜上に形成された第2抵抗体膜と、前記第1抵抗体膜および第2抵抗体膜を直列接続するためのビアと、前記素子形成面に配置され、前記第1抵抗体膜または第2抵抗体膜と接続される一対の外部接続電極と、を含むことを特徴とするチップ抵抗器。
A12.前記第1抵抗体膜および前記第2抵抗体膜は、TiN、TiONまたはTiSiONで形成されていることを特徴とする、「A10.」または「A11.」に記載のチップ抵抗器。
A14.回路形成面を有する基板と、前記基板上に形成された第1接続電極および第2接続電極と、前記基板上に形成され、一端側が前記第1接続電極に接続され、他端側が前記第2接続電極に接続されている抵抗回路網とを含み、前記抵抗回路網は、前記基板上の前記第1接続電極および第2接続電極間に位置する回路形成面に形成された第1抵抗回路と、前記第1接続電極および第2接続電極の少なくとも一方の下に形成された第2抵抗回路と、前記第1抵抗回路および前記第2抵抗回路を直列的に接続するための接続回路とを含むことを特徴とする、チップ抵抗器。
A16.前記チップ抵抗器を平面視で見たときに、前記抵抗回路網が形成された領域の面積と、前記第1接続電極および第2接続電極または前記一対の外部接続電極が配置された領域の面積とがほぼ等しい面積比であることを特徴とする、「A1.」〜「A15.」のいずれかに記載のチップ抵抗器。
また、複数のヒューズ膜の任意のヒューズ膜を溶断して、任意の抵抗回路を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離したりすることにより、抵抗回路網の抵抗値の調整が行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。
「A3.」に記載の発明によれば、第1層の第1抵抗回路の設計および第2層の第2抵抗回路の設計を同じ設計とすることができる。よって、回路設計が容易で、製造の容易な高抵抗化されたチップ抵抗器とすることができる。
「A5.」に記載の発明によれば、製造が容易で、比較的少ないプロセスにより簡単に複数種類の金属膜(導体膜)を一度に形成することができる。
「A6.」に記載の発明によれば、抵抗値の調整がし易い高抵抗化されたチップ抵抗器とすることができる。
「A8.」に記載の発明によれば、高抵抗化されたチップ抵抗器を提供できる。
「A9.」に記載の発明によれば、抵抗体膜を良好に形成できるチップ抵抗器を提供できる。
「A11.」に記載の発明によれば、第1抵抗体膜および第2抵抗体膜を、ビアを利用して容易に直列接続可能なチップ抵抗器とすることができる。
「A12.」に記載の発明によれば、抵抗体膜を良好に形成できるチップ抵抗器とすることができる。
「A14.」に記載の発明によれば、従来抵抗回路の配置対象外であった外部電極下方を利用して、高抵抗化を実現したチップ抵抗器を提供することができる。
「A16.」に記載の発明によれば、極小型のチップ抵抗器であって、高抵抗化されたチップ抵抗器を提供することができる。
第2発明の実施の形態を、添付図面を参照して詳細に説明する。
図18Aを参照して、第2発明の一実施形態に係るチップ抵抗器210は、基板211上に形成された第1接続電極212と、第2接続電極213と、抵抗回路網214とを備えている。基板211は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さL=0.3mm、短辺方向の幅W=0.15mm、厚みT=0.1mm程度の大きさの微少なチップである。基板211は、たとえばシリコン、ガラス、セラミック等で形成することができる。以下の実施形態では、基板211がシリコン基板の場合を例にとって説明する。
シリコン基板211上において、第1接続電極212はシリコン基板211の一方短辺311に沿って設けられた短辺311方向に長手の矩形電極である。第2接続電極213は、シリコン基板211上の他方短辺312に沿って設けられた短辺312方向に長手の矩形電極である。抵抗回路網214は、シリコン基板211上の第1接続電極212と第2接続電極213とで挟まれた中央領域(回路形成面または素子形成面)に設けられている。そして、抵抗回路網214の一端側は第1接続電極212に電気的に接続されており、抵抗回路網214の他端側は第2接続電極213に電気的に接続されている。これら第1接続電極212、第2接続電極213および抵抗回路網214は、たとえば一例として、シリコン基板211上に半導体製造プロセスを用いて設けることができる。
図19を参照して、チップ抵抗器210は、シリコン基板上面の一方短辺311に長辺が沿うように配置された平面視略矩形をした第1接続電極212と、シリコン基板上面の他方短辺312に長辺が沿うように配置された平面視略矩形をした第2接続電極213と、第1接続電極212および第2接続電極213間の平面視矩形の領域に設けられた抵抗回路網214とを含んでいる。
図20A、図20Bおよび図20Cを参照して、単位抵抗体Rの構成について説明をする。
ここで、抵抗回路網214の製造プロセスの一例を簡単に説明する。(1)シリコン基板211の表面を熱酸化し、絶縁層219としての二酸化シリコン(SiO2)層を形成する。(2)そして、スパッタリングにより、絶縁層219の上にTiN、TiONまたはTiSiONの抵抗体膜220を全面に形成する。(3)さらに、スパッタリングにより、抵抗体膜220の上にアルミニウム(Al)の導体膜221を積層する。(4)その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより導体膜221および抵抗体膜220を選択的に除去し、図20Aに示すように、平面視で、行方向に延びる一定幅の抵抗体膜ライン220および導体膜221が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン220および導体膜221が切断された領域も形成される。(5)続いて、抵抗体膜ライン220の上に積層された導体膜221を選択的に除去する。この結果、抵抗体膜ライン220上に一定間隔Rをあけて導体膜片221が積層された構成が得られる。(6)その後、保護膜としてのSiN膜222が堆積され、さらにその上に保護層であるポリイミド層223が積層される。
図22Aは、図19に示すチップ抵抗器210の平面図の一部分を拡大して描いたヒューズ膜Fを含む領域の部分拡大平面図であり、図22Bは、図22AのB−Bに沿う断面構造を示す図である。
図23を参照して、第1接続電極212には、抵抗回路網214に含まれる基準抵抗回路R8の一端が接続されている。基準抵抗回路R8は、8個の単位抵抗体Rの直列接続からなり、その他端はヒューズ膜F1に接続されている。
接続用導体膜C2とヒューズ膜F4とには、32個の単位抵抗体Rの直列接続からなる抵抗回路R32の一端および他端が接続されている。
ヒューズ膜F4と接続用導体膜C5とには、32個の単位抵抗体Rの直列接続からなる抵抗回路体R32の一端および他端が接続されている。
ヒューズ膜F7および接続用導体膜C9には、8個の単位抵抗体Rの直列接続からなる抵抗回路R8の一端および他端が接続されている。
接続用導体膜C9およびヒューズ膜F10には、4個の単位抵抗体Rの直列接続からなる抵抗回路R4の一端および他端が接続されている。
接続用導体膜C12およびヒューズ膜F13には、1個の単位抵抗体Rからなる抵抗回路体R1の一端および他端が接続されている。
ヒューズ膜F13および接続用導体膜C15には、2個の単位抵抗体Rの並列接続からなる抵抗回路R/2の一端および他端が接続されている。
ヒューズ膜F16および接続用導体膜C18には、8個の単位抵抗体Rの並列接続からなる抵抗回路R/8の一端および他端が接続されている。
接続用導体膜C18およびヒューズ膜F19には、16個の単位抵抗体Rの並列接続からなる抵抗回路R/16の一端および他端が接続されている。
複数のヒューズ膜Fおよび接続用導体膜Cは、それぞれ、ヒューズ膜F1、接続用導体膜C2、ヒューズ膜F3、ヒューズ膜F4、接続用導体膜C5、ヒューズ膜F6、ヒューズ膜F7、接続用導体膜C8、接続用導体膜C9、ヒューズ膜F10、ヒューズ膜F11、接続用導体膜C12、ヒューズ膜F13、ヒューズ膜F14、接続用導体膜C15、ヒューズ膜F16、ヒューズ膜F17、接続用導体膜C18、ヒューズ膜F19、ヒューズ膜F20、接続用導体膜C21、接続用導体膜C22が、直線状に配置されて直列に接続されている。各ヒューズ膜Fが溶断されると、ヒューズ膜Fに隣接接続された接続用導体膜Cとの間の電気的接続が遮断される構成である。
チップ抵抗器230が、前述したチップ抵抗器210と異なるところは、抵抗回路網214における単位抵抗体Rの接続態様である。
図26は、図25に示す抵抗回路網における複数種類の抵抗回路の接続態様と、それらを接続するヒューズ膜Fの配列関係ならびにヒューズ膜Fに接続された複数種類の抵抗回路の接続関係を図解的に示す図である。
ヒューズ膜F1と接続用導体膜Cとには、128個の単位抵抗体Rの直列接続からなる抵抗回路R128の一端および他端が接続されている。
ヒューズ膜F6と接続用導体膜Cとには、32個の単位抵抗体Rの直列接続からなる抵抗回路R32の一端および他端が接続されている。
ヒューズ膜F7と接続用導体膜Cとには、16個の単位抵抗体Rの直列接続からなる抵抗回路R16の一端および他端が接続されている。
ヒューズ膜F9と接続用導体膜Cとには、4個の単位抵抗体Rの直列接続からなる抵抗回路R4の一端および他端が接続されている。
ヒューズ膜F10と接続用導体膜Cとには、2個の単位抵抗体Rの直列接続からなる抵抗回路R2の一端および他端が接続されている。
ヒューズ膜F12と接続用導体膜Cとには、2個の単位抵抗体Rの並列接続からなる抵抗回路R/2の一端および他端が接続されている。
ヒューズ膜F13と接続用導体膜Cとには、4個の単位抵抗体Rの並列接続からなる抵抗回路R/4の一端および他端が接続されている。
ヒューズ膜F17、F18、F19、F20、F21は電気的に接続されており、これらヒューズ膜F17〜F21と接続用導体膜Cとには、16個の単位抵抗体Rの並列接続からなる抵抗回路R/16の一端および他端が接続されている。
かかる構成であるから、抵抗回路の一端が接続されたいずれかのヒューズ膜Fが溶断されると、そのヒューズ膜Fに一端が接続された抵抗回路は、抵抗回路網214から電気的に切り離される。
そこで、電流を分散させるために、図27に示す電気回路を、図28Aに示す電気回路構成となるように、抵抗回路網の接続構造を変更してもよい。すなわち、基準抵抗回路R/16を無くし、かつ、並列接続される抵抗回路は、最小の抵抗値をrとし、抵抗値rの抵抗単位体R1を複数組並列に接続した構成340を含む回路に変えるのである。
図29は、この発明のさらに他の実施形態に係るチップ抵抗器に備えられる抵抗回路網214の回路構成を電気回路図で示した図である。図29に示す抵抗回路網214の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズ膜Fが接続されている。従って、ヒューズ膜Fを溶断することにより、ヒューズ膜Fが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
また、より精度良く抵抗値を設定する場合は、要求抵抗値に近い直列接続側抵抗回路のヒューズ膜を予めカットしておけば、細かな抵抗値の調整を並列接続側の抵抗回路のヒューズ膜を溶断することにより行うことができ、所望の抵抗値への合わせ込みの精度が上がる。
図30に示す抵抗回路網214も、ヒューズ膜Fで短絡された複数種類の抵抗回路の直列接続と、ヒューズ膜Fが直列接続された複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっている。
図31Aは、第2発明のさらに他の実施形態に係るチップ抵抗器260の要部構造を示す図解的な断面図である。図31Bは、図31Aの図解的な平面図である。図31Cは、図31Aのチップ抵抗器260の回路図である。
すなわち、チップ抵抗器260は、たとえばシリコン基板211を有し、その上面に絶縁層(SiO2)219が形成され、絶縁層219上に第1抵抗体膜263が配置されている。第1抵抗体膜263は、TiN、TiONまたはTiSiONにより形成される。第1抵抗体膜263は、所定の幅(たとえば1.5μm程度)と長さ(たとえば8〜15μm程度)の平面視長手短冊状の単位抵抗体膜が一定間隔を隔てて長さ方向に配列されたレイアウト構成を有している。この第1抵抗体膜263を覆うように絶縁層(SiO2)264が形成されている。そして、絶縁層264上に、第1抵抗体膜263と互い違いになるように、第2抵抗体膜265が設けられている。第2抵抗体膜265も、TiN、TiONまたはTiSiONにより形成される。
第2抵抗体膜265上は、保護膜としてのたとえばSiN膜222で覆われ、さらにその上に、保護層であるポリイミド層223が積層されている。
このように、チップ抵抗器260の抵抗回路網214を、第1抵抗回路261および第2抵抗回路262の2層構造を有するものにすることにより、チップ抵抗器260の抵抗値を、抵抗回路網214の配置面積を増加することなく約2倍まで高めることができる。
なお、図31A〜図31Cに示されるチップ抵抗器260では、抵抗回路網214が第1抵抗回路261および第2抵抗回路262の2層構成を有する旨説明した。しかし、抵抗回路網214は、抵抗回路の2層構成に限らず、3層以上の多層構成とすることも可能である。それにより、抵抗回路網214の抵抗値を、単層の抵抗回路の場合に比べ、飛躍的に高めることができる。
図32および図33は、第2発明のさらに他の実施形態に係るチップ抵抗器270の要部の構造を表わす図解的な縦断面図である。図32および図33は、それぞれ、図20Bおよび図20Cと対比して描いた縦断面図であり、図19に示すチップ抵抗器210との構造上の違いを示している。
すなわち、基板としてのたとえばシリコン基板211の上面には絶縁層(SiO2)219が形成され、絶縁層219上に第1抵抗体膜220が配置されている。第1抵抗体膜220は、TiN、TiONまたはTiSiONにより形成される。第1抵抗体膜220は、平行に直線状に延びる複数本の抵抗体膜(以下「抵抗体膜ライン」という)とされており、第1抵抗体膜ライン220は、ライン方向に所定の位置で切断されている場合がある。第1抵抗体膜ライン220上には、第1導体膜片221としてのアルミニウム膜が積層されている。各第1導体膜片221は、第1抵抗体膜ライン220上に、ライン方向に一定間隔Rを開けて積層されている。
チップ抵抗器270は、かかる構造を有するので、抵抗回路網214に含まれる複数種類の抵抗回路が、第1抵抗体膜ライン220および第1導体膜片221からなる第1層と、第2抵抗体膜ライン272および第2導体膜片273からなる第2層との2層構造を含んでいる。第1層の抵抗回路と第2層の抵抗回路とは、全く同じレイアウトパターンを有している。よって、複数種類の抵抗回路が、それぞれ対をなすように、上下に積層された構成をしている。そして、複数種類の抵抗回路は、単位抵抗体R毎に第1層と第2層との抵抗体が直列接続されているのではなく、抵抗回路毎に、第1層の抵抗回路と第2層の抵抗回路とが直列に接続されている。
これにより、チップ抵抗器270は、第1の実施形態のチップ抵抗器210に比べて、2倍の抵抗値を有するチップ抵抗器270とすることができる。チップ抵抗器270は、高抵抗で、かつ抵抗値を所望の抵抗値にデジタル的に調整できるチップ抵抗器とすることができる。
すなわち、たとえば第1層の第1抵抗体膜ライン220において、第1導体膜片221を設けない場合、第1抵抗体膜ラインが長く延びた抵抗値の高い抵抗体膜ライン220とすることができる。よって、単位抵抗体Rが直列に接続されたものよりも、抵抗値を上げることができる。
そして、全体としてみると、チップ抵抗器270の高抵抗化を実現することができる。
上述した実施形態に係るチップ抵抗器270は、第1層および第2層の2層構造の抵抗回路に限定されるものではない。3層以上の多層構造の抵抗回路を設け、チップ抵抗器270をより高抵抗化することも可能である。
チップ抵抗器280の特徴は、抵抗値を高めるために、第1接続電極212および第2接続電極213の下に、抵抗回路281が形成されていることである。チップ抵抗器280においては、一対の外部接続電極としての第1接続電極212および第2接続電極213が必須である。これら外部接続電極212、213を設けるための配置面積は、チップ抵抗器280を平面視で観察した場合、全面積の約2分の1が外部電極配置用に用いられる。
図35を参照して、第1接続電極212下に設けられる抵抗回路281は、抵抗回路網214に含まれる抵抗回路と同様に、シリコン基板211の上に絶縁層(SiO2)219が形成され、その上に配置された抵抗体膜282を含んでいる。この実施形態においても、抵抗体膜282は、TiN、TiONまたはTiSiONにより形成される。抵抗体膜282は、紙面に直交方向に延びており、その上には間欠的に導体膜片283が積層されている。導体膜片283はアルミニウム膜である。
チップ抵抗器280は、第1接続電極212および第2接続電極213、すなわち外部接続電極の下に設けられた抵抗回路281を有している。チップ抵抗器280は、基板211の上面の素子形成領域全面に、抵抗回路が備えられた構成をしている。よって、抵抗回路を多く設けることができ、高抵抗化を図ることができる。
第2発明は、以上説明した高抵抗化を図ったチップ抵抗器において、各高抵抗化のための構成を適宜組み合わせて作ったより高抵抗なチップ抵抗器とすることも可能である。
図36は、上述したチップ抵抗器に他の回路を組み込んだディスクリート部品201の回路構成を示す図である。
この明細書および図面から抽出される特徴の例を以下に示す。
項2に記載のチップ抵抗器によれば、ヒューズ膜を溶断して、任意の抵抗回路を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離することができる。よって、抵抗回路網の抵抗値の調整が行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。
項3に記載のチップ抵抗器によれば、抵抗体膜ラインを用いて、抵抗回路の抵抗値を高抵抗化することができる。
[項4]前記抵抗体膜は、前記トレンチの内側面から当該トレンチ外の前記回路形成面にまで延びて形成されており、前記抵抗体膜において前記回路形成面に形成された部分に接して形成された配線膜をさらに含むことを特徴とする、項1〜3のいずれかに記載のチップ抵抗器。
[項5]前記トレンチは、前記回路形成面を平面視で見たとき、所定の方向に延びており、前記抵抗体膜は、前記トレンチを横断するように前記トレンチの内壁面に沿って設けられるとともに前記トレンチが延びる長さ方向に直交方向に延びる、平行に配列された複数の抵抗体膜ラインを含むことを特徴とする、項3に記載のチップ抵抗器。
[項6]前記抵抗体膜は、TiN、TiONまたはTiSiONで形成されていることを特徴とする、項1〜5のいずれかに記載のチップ抵抗器。
項6に記載のチップ抵抗器によれば、抵抗体膜を良好に形成できるチップ抵抗器とすることができる。
[項8]前記抵抗回路網は、複数の抵抗回路を含んでおり、
任意の抵抗回路を前記抵抗回路網に電気的に組み込み、または、前記抵抗回路網から電気的に分離するために溶断可能なヒューズ膜をさらに含むことを特徴とする、項7に記載のチップ抵抗器。
[項9]前記抵抗体膜ライン上に、ライン方向に一定間隔を開けて積層された導体膜を備え、前記導体膜が積層されていない前記一定間隔部分の抵抗体膜ラインが1個の単位抵抗体を構成していることを特徴とする、項7または8に記載のチップ抵抗器。
[項10]前記抵抗体膜ライン上に積層された前記導体膜と、前記ヒューズ膜とは同一レイヤーに形成された同一材料の金属膜を含むことを特徴とする、項9に記載のチップ抵抗器。
[項11]前記抵抗回路は、前記単位抵抗体が複数個直列に接続されたものを含むことを特徴とする、項8〜10のいずれかに記載のチップ抵抗器。
項11に記載のチップ抵抗器によれば、抵抗値の調整がし易い高抵抗化されたチップ抵抗器とすることができる。
項12に記載のチップ抵抗器によれば、抵抗体膜を良好に形成できるチップ抵抗器を提供できる。
[項13]前記抵抗回路網の表面を覆うポリイミドからなる保護層をさらに含む、項1〜12のいずれかに記載のチップ抵抗器。
11 基板
12 第1接続電極(外部接続電極)
13 第2接続電極(外部接続電極)
14 抵抗回路網
20,103 抵抗体膜(抵抗体膜ライン)
21 導体膜(配線膜)
101 トレンチ
102 絶縁膜
R,R’,R” 単位抵抗体
F ヒューズ膜
C 接続用導体膜
Claims (8)
- 実装時において実装対象に対向する対向面となる一方の表面に回路形成面が設定され、前記回路形成面には複数のトレンチが平行な筋状に形成されたシリコン製の基板と、
一端部および他端部を有し、前記基板の前記回路形成面に形成された抵抗回路網であって、前記抵抗回路網は、多数個の単位抵抗体Rを含み、各単位抵抗体Rは、所定幅で長手の抵抗体膜と、前記抵抗体膜上に積層され、前記抵抗体膜を長さ方向に所定長さを残して短絡している前記抵抗体膜と等しい幅の導体膜片とを含み、
前記各トレンチにおいて、トレンチの一方側面、底面および他方側面に沿ってトレンチを横断する方向に前記単位抵抗体Rにおける前記短絡されずに残っている抵抗体膜が絶縁膜を介して配置されており、
それによって、等比数列状に設定された抵抗値をそれぞれ有する複数の抵抗回路が備えられ、
前記複数の抵抗回路に切り離し可能にそれぞれ接続され、任意の抵抗回路を電気的に取り込み、または、任意の抵抗回路を電気的に分離する複数のヒューズを含み、
前記基板の前記回路形成面上に形成され、前記抵抗回路網を被覆する保護層と、
前記抵抗回路網の前記一端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第1接続電極と、
前記抵抗回路網の前記他端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第2接続電極と、を含む、チップ抵抗器。 - 前記複数の抵抗回路は、公比が2の等比数列状に設定された抵抗値をそれぞれ有している、請求項1に記載のチップ抵抗器。
- 前記複数のヒューズは、前記トレンチ外の領域において前記複数の抵抗回路にそれぞれ接続されている、請求項1または2に記載のチップ抵抗器。
- 前記複数の抵抗回路は、ライン状に延びる抵抗体膜ラインをそれぞれ含む、請求項1〜3のいずれか一項に記載のチップ抵抗器。
- 前記複数の抵抗体膜ラインは、互いに間隔を空けて平行に配列されている、請求項4に記載のチップ抵抗器。
- 前記回路形成面における前記トレンチ外の領域において前記複数の抵抗回路に接して形成された配線膜をさらに含む、請求項1〜5のいずれか一項に記載のチップ抵抗器。
- 前記複数の抵抗回路は、TiN、TiONまたはTiSiONをそれぞれ含む、請求項1〜6のいずれか一項に記載のチップ抵抗器。
- 前記保護層は、ポリイミドからなる、請求項1〜7のいずれか一項に記載のチップ抵抗器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011289283 | 2011-12-28 | ||
JP2011289284 | 2011-12-28 | ||
JP2011289283 | 2011-12-28 | ||
JP2011289284 | 2011-12-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012209936A Division JP2013153130A (ja) | 2011-12-28 | 2012-09-24 | チップ抵抗器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019200850A Division JP6871338B2 (ja) | 2011-12-28 | 2019-11-05 | ディスクリート部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018061069A JP2018061069A (ja) | 2018-04-12 |
JP6615240B2 true JP6615240B2 (ja) | 2019-12-04 |
Family
ID=61910107
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018007558A Active JP6615240B2 (ja) | 2011-12-28 | 2018-01-19 | チップ抵抗器 |
JP2019200850A Active JP6871338B2 (ja) | 2011-12-28 | 2019-11-05 | ディスクリート部品 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019200850A Active JP6871338B2 (ja) | 2011-12-28 | 2019-11-05 | ディスクリート部品 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6615240B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59121854A (ja) * | 1982-12-27 | 1984-07-14 | Toshiba Corp | 半導体lsi装置 |
DE4333065A1 (de) * | 1993-09-29 | 1995-03-30 | Bosch Gmbh Robert | Elektronische Schaltung |
JPH104100A (ja) * | 1996-06-17 | 1998-01-06 | Rohm Co Ltd | 電子部品 |
JP2001044001A (ja) * | 1999-07-30 | 2001-02-16 | Rohm Co Ltd | 薄膜型抵抗器の構造及び抵抗値調整方法 |
JP2003158002A (ja) * | 2001-11-22 | 2003-05-30 | Matsushita Electric Ind Co Ltd | チップ型電子部品とその製造方法 |
JP2004071865A (ja) * | 2002-08-07 | 2004-03-04 | Toyo Kohan Co Ltd | 抵抗層積層材および抵抗層積層材を用いた部品 |
AU2002324848A1 (en) * | 2002-09-03 | 2004-03-29 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
EP2166549B1 (en) * | 2007-05-30 | 2017-07-05 | Kyocera Corporation | Capacitor, resonator, filter device, communication device and electric circuit |
JP2009038281A (ja) * | 2007-08-03 | 2009-02-19 | Hitachi Ulsi Systems Co Ltd | 半導体装置およびその製造方法 |
JP2010165780A (ja) * | 2009-01-14 | 2010-07-29 | Fujikura Ltd | 薄膜抵抗素子の製造方法 |
JP5234521B2 (ja) * | 2009-08-21 | 2013-07-10 | Tdk株式会社 | 電子部品及びその製造方法 |
JP2011204925A (ja) * | 2010-03-25 | 2011-10-13 | Seiko Instruments Inc | 半導体装置 |
-
2018
- 2018-01-19 JP JP2018007558A patent/JP6615240B2/ja active Active
-
2019
- 2019-11-05 JP JP2019200850A patent/JP6871338B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020017771A (ja) | 2020-01-30 |
JP2018061069A (ja) | 2018-04-12 |
JP6871338B2 (ja) | 2021-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782174B2 (en) | Chip resistor | |
US7782173B2 (en) | Chip resistor | |
US9972427B2 (en) | Chip component and method of producing the same | |
US9646747B2 (en) | Chip component | |
CN103858184B (zh) | 贴片电阻器及具有电阻电路网的电子设备 | |
JP6743602B2 (ja) | 複合電子部品および抵抗素子 | |
US10200007B2 (en) | Filter chip | |
CN108369844A (zh) | 表面贴装电阻器及其制造方法 | |
US10410772B2 (en) | Chip resistor | |
US6292091B1 (en) | Resistor and method of adjusting resistance of the same | |
JP7253343B2 (ja) | 電流検出装置 | |
WO2013137338A1 (ja) | 基板内蔵用チップ抵抗器およびその製造方法 | |
JP6615240B2 (ja) | チップ抵抗器 | |
US20150162327A1 (en) | Semiconductor module | |
TW202221333A (zh) | 探針卡用多層配線基板及探針卡 | |
JP6500700B2 (ja) | 抵抗素子用の集合基板 | |
JP2017228701A (ja) | チップ抵抗器およびチップ抵抗器の実装構造 | |
JP6956496B2 (ja) | 半導体装置 | |
JP7373471B2 (ja) | 配線基板 | |
US20160190076A1 (en) | Chip part | |
JP6609646B2 (ja) | チップ抵抗器および抵抗回路網を有する電子機器 | |
JP2007150201A (ja) | チップ抵抗器 | |
JP2007165358A (ja) | チップ型コンデンサ | |
JP6288010B2 (ja) | 半導体レーザ素子及び当該素子から情報を取得する方法 | |
JP2008153473A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6615240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |