JP6614348B2 - Solar cell evaluation substrate and solar cell evaluation method - Google Patents

Solar cell evaluation substrate and solar cell evaluation method Download PDF

Info

Publication number
JP6614348B2
JP6614348B2 JP2018525847A JP2018525847A JP6614348B2 JP 6614348 B2 JP6614348 B2 JP 6614348B2 JP 2018525847 A JP2018525847 A JP 2018525847A JP 2018525847 A JP2018525847 A JP 2018525847A JP 6614348 B2 JP6614348 B2 JP 6614348B2
Authority
JP
Japan
Prior art keywords
type
diffusion layer
impurity diffusion
type impurity
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018525847A
Other languages
Japanese (ja)
Other versions
JPWO2018008071A1 (en
Inventor
浩昭 森川
雅人 米澤
邦彦 西村
成人 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018008071A1 publication Critical patent/JPWO2018008071A1/en
Application granted granted Critical
Publication of JP6614348B2 publication Critical patent/JP6614348B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S50/00—Monitoring or testing of PV systems, e.g. load balancing or fault identification
    • H02S50/10—Testing of PV devices, e.g. of PV modules or single PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、太陽電池セルにおける不純物拡散層の不純物拡散濃度を評価するための太陽電池セルの評価用基板および太陽電池セルの評価方法に関する。   The present invention relates to a solar cell evaluation substrate and a solar cell evaluation method for evaluating the impurity diffusion concentration of an impurity diffusion layer in a solar cell.

従来、高光電変換効率化を図る太陽電池セルの構造として、特許文献１には、ｎ型シリコン基板の受光面側にｐ型エミッタ層であるｐ型拡散層を備え、裏面側にＢＳＦ（Back Surface Field）層を備え、ｐ型拡散層における電極の下部領域の不純物濃度が、ｐ型拡散層における他の領域の不純物濃度と比較して高濃度とされた太陽電池セルが開示されている。特許文献１に開示された構造を有する太陽電池セルでは、ｐ型拡散層における電極の下部領域と電極との接触抵抗を低減できる。   Conventionally, as a structure of a solar battery cell that achieves high photoelectric conversion efficiency, Patent Document 1 includes a p-type diffusion layer that is a p-type emitter layer on the light-receiving surface side of an n-type silicon substrate, and a BSF (Back There is disclosed a solar cell including a surface field layer in which the impurity concentration in the lower region of the electrode in the p-type diffusion layer is higher than the impurity concentration in other regions in the p-type diffusion layer. In the solar battery cell having the structure disclosed in Patent Document 1, the contact resistance between the lower region of the electrode and the electrode in the p-type diffusion layer can be reduced.

一方、近年では高光電変換効率化の観点から、グリッド電極についても１５０μｍ以下に細線化することが要求されている。そして、特許文献１に開示された太陽電池セルのようにセレクティブな不純物拡散層構造を有する太陽電池セルでは、光電変換効率の向上のためには、不純物濃度の異なる不純物拡散層のシート抵抗を評価して適正化することが重要である。   On the other hand, in recent years, the grid electrode is also required to be thinned to 150 μm or less from the viewpoint of high photoelectric conversion efficiency. And in the photovoltaic cell which has a selective impurity diffused layer structure like the photovoltaic cell disclosed by patent document 1, in order to improve photoelectric conversion efficiency, the sheet resistance of the impurity diffused layer from which impurity concentration differs is evaluated. It is important to optimize it.

特許第５３７９７６７号公報Japanese Patent No. 5379767

しかしながら、電極が１５０μｍ以下程度に細線化された場合には、電極の下部の不純物拡散層についても細線化する必要があり、測定機器の機構上、太陽電池セルの構造では電極の下部の不純物拡散層のシート抵抗を測定することが困難である、という問題があった。   However, when the electrode is thinned to about 150 μm or less, the impurity diffusion layer below the electrode also needs to be thinned. Due to the mechanism of the measuring instrument, the impurity diffusion below the electrode is required in the structure of the solar cell. There was a problem that it was difficult to measure the sheet resistance of the layer.

本発明は、上記に鑑みてなされたものであって、不純物拡散層が細線化された場合においても、不純物拡散層のシート抵抗を精度良く測定可能な太陽電池セルの評価用基板を得ることを目的とする。   The present invention has been made in view of the above, and it is possible to obtain a solar cell evaluation substrate capable of accurately measuring the sheet resistance of an impurity diffusion layer even when the impurity diffusion layer is thinned. Objective.

上述した課題を解決し、目的を達成するために、本発明にかかる太陽電池セルの評価用基板は、第１導電型の半導体基板と、半導体基板の第１の表面に設けられ、評価対象となる太陽電池セルのグリッド電極の形状に対応した領域に、第１の不純物濃度で第２導電型の不純物を有する複数の細長形状のグリッド不純物領域と、半導体基板の第１の表面に設けられ、幅方向において隣り合うグリッド不純物領域の間の領域に、第１の不純物濃度よりも低い第２の不純物濃度で第２導電型の不純物を有するグリッド間不純物領域と、を備える。また、太陽電池セルの評価用基板は、半導体基板の第１の表面に設けられ、グリッド不純物領域の間隔以上の大きさを有し、第１の不純物濃度で第２導電型の不純物を有する第１不純物濃度評価領域と、を備える。 In order to solve the above-described problems and achieve the object, a solar cell evaluation substrate according to the present invention is provided on a first conductivity type semiconductor substrate, a first surface of the semiconductor substrate, and an evaluation target. A plurality of elongated grid impurity regions having a second conductivity type impurity at a first impurity concentration and a region corresponding to the shape of the grid electrode of the solar battery cell, and the first surface of the semiconductor substrate; A region between grid impurity regions adjacent in the width direction is provided with an inter-grid impurity region having a second conductivity type impurity having a second impurity concentration lower than the first impurity concentration. The solar cell evaluation substrate is provided on the first surface of the semiconductor substrate, has a size greater than or equal to the interval between the grid impurity regions, and has a second conductivity type impurity at a first impurity concentration. 1 impurity concentration evaluation region.

本発明にかかる太陽電池セルの評価用基板は、不純物拡散層が細線化された場合においても、不純物拡散層のシート抵抗を精度良く測定可能となる、という効果を奏する。   The solar cell evaluation substrate according to the present invention has an effect that the sheet resistance of the impurity diffusion layer can be accurately measured even when the impurity diffusion layer is thinned.

本発明の実施の形態１にかかる太陽電池セルを受光面側から見た平面図The top view which looked at the photovoltaic cell concerning Embodiment 1 of this invention from the light-receiving surface side 本発明の実施の形態１にかかる太陽電池セルを受光面と対向する裏面側から見た平面図The top view which looked at the photovoltaic cell concerning Embodiment 1 of this invention from the back surface side facing a light-receiving surface. 本発明の実施の形態１にかかる太陽電池セルの構成を示す要部断面図であり、図１におけるＡ−Ａ線に沿った断面図It is principal part sectional drawing which shows the structure of the photovoltaic cell concerning Embodiment 1 of this invention, and sectional drawing along the AA in FIG. 本発明の実施の形態１にかかる太陽電池セルの製造方法の一例を説明するためのフローチャートThe flowchart for demonstrating an example of the manufacturing method of the photovoltaic cell concerning Embodiment 1 of this invention. 本発明の実施の形態１にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the first embodiment of the present invention. 本発明の実施の形態１にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the first embodiment of the present invention. 本発明の実施の形態１にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the first embodiment of the present invention. 本発明の実施の形態１にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the first embodiment of the present invention. 本発明の実施の形態１にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the first embodiment of the present invention. 本発明の実施の形態１にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the first embodiment of the present invention. 本発明の実施の形態１にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the first embodiment of the present invention. 本実施の形態１におけるｎ型ドーパント含有ペーストの塗布パターンの一例を示す図The figure which shows an example of the application pattern of the n-type dopant containing paste in this Embodiment 1. 拡散工程時におけるオキシ塩化リンガスの流量によるｎ型不純物拡散層の形成後のｐ型シリコン基板の受光面のシート抵抗の変化を示す特性図The characteristic figure which shows the change of the sheet resistance of the light-receiving surface of the p-type silicon substrate after formation of the n-type impurity diffusion layer by the flow rate of the phosphorus oxychloride gas in the diffusion process 横長に設けられた熱拡散炉内におけるｐ型単結晶シリコン基板上の測定位置を示す模式図Schematic diagram showing the measurement position on a p-type single crystal silicon substrate in a horizontally long thermal diffusion furnace ４探針測定機器の原理を示す模式図Schematic diagram showing the principle of a 4-probe measuring instrument 本発明の実施の形態１にかかる第１ｎ型不純物拡散層のシート抵抗を確認するための、ｎ型ドーパント含有ペーストの塗布パターンの一例を示す模式図The schematic diagram which shows an example of the coating pattern of n-type dopant containing paste for confirming the sheet resistance of the 1st n-type impurity diffusion layer concerning Embodiment 1 of this invention 本発明の実施の形態１にかかる第１ｎ型不純物拡散層のシート抵抗を確認するための、ｎ型ドーパント含有ペーストの塗布パターンの一例を示す模式図The schematic diagram which shows an example of the coating pattern of n-type dopant containing paste for confirming the sheet resistance of the 1st n-type impurity diffusion layer concerning Embodiment 1 of this invention 本発明の実施の形態１において熱拡散炉を用いて太陽電池セルの製造とモニタウエハの作成とを同時に実施する場合における、熱拡散炉内における左から２セット分の処理基板を上から見た模式図In the first embodiment of the present invention, two sets of processing substrates from the left in the thermal diffusion furnace are viewed from above in the case where the solar cell manufacturing and the production of the monitor wafer are simultaneously performed using the thermal diffusion furnace. Pattern diagram 本発明の実施の形態１にかかるモニタウエハの不純物拡散層のパターンの概略図Schematic of the pattern of the impurity diffusion layer of the monitor wafer concerning Embodiment 1 of this invention 本発明の実施の形態１にかかるモニタウエハにおける第１ｎ型不純物拡散層測定領域の周辺の要部断面図Sectional drawing of the principal part around the 1st n-type impurity diffusion layer measurement area | region in the monitor wafer concerning Embodiment 1 of this invention 本発明の実施の形態１にかかるモニタウエハにおける第２ｎ型不純物拡散層測定領域の周辺の要部断面図Sectional drawing of the principal part of the periphery of the second n-type impurity diffusion layer measurement region in the monitor wafer according to the first embodiment of the present invention. 図１９の要部拡大図19 is an enlarged view of the main part of FIG. 本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域および第２ｎ型不純物拡散層測定領域のｐ型単結晶シリコン基板の面内における形状の一例を示す図The figure which shows an example of the shape in the surface of the p-type single crystal silicon substrate of the 1n type impurity diffused layer measurement area | region and 2nd n type impurity diffused layer measurement area | region concerning Embodiment 1 of this invention 本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域および第２ｎ型不純物拡散層測定領域のｐ型単結晶シリコン基板の面内における形状の他の例を示す図The figure which shows the other example of the shape in the surface of the p-type single-crystal silicon substrate of the 1n type impurity diffusion layer measurement area | region and 2nd n type impurity diffusion layer measurement area | region concerning Embodiment 1 of this invention 本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域および第２ｎ型不純物拡散層測定領域のｐ型単結晶シリコン基板の面内における形状の他の例を示す図The figure which shows the other example of the shape in the surface of the p-type single-crystal silicon substrate of the 1n type impurity diffusion layer measurement area | region and 2nd n type impurity diffusion layer measurement area | region concerning Embodiment 1 of this invention 本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域および第２ｎ型不純物拡散層測定領域のｐ型単結晶シリコン基板の面内における形状の他の例を示す図The figure which shows the other example of the shape in the surface of the p-type single-crystal silicon substrate of the 1n type impurity diffusion layer measurement area | region and 2nd n type impurity diffusion layer measurement area | region concerning Embodiment 1 of this invention 本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域および第２ｎ型不純物拡散層測定領域のｐ型単結晶シリコン基板の面内における形状の他の例を示す図The figure which shows the other example of the shape in the surface of the p-type single-crystal silicon substrate of the 1n type impurity diffusion layer measurement area | region and 2nd n type impurity diffusion layer measurement area | region concerning Embodiment 1 of this invention 本発明の実施の形態２にかかる太陽電池セルを受光面側から見た平面図The top view which looked at the photovoltaic cell concerning Embodiment 2 of this invention from the light-receiving surface side 本発明の実施の形態２にかかる太陽電池セルを受光面と対向する裏面側から見た平面図The top view which looked at the photovoltaic cell concerning Embodiment 2 of this invention from the back surface side facing a light-receiving surface. 本発明の実施の形態２にかかる太陽電池セルの構成を示す要部断面図であり、図２８におけるＢ−Ｂ線に沿った断面図It is principal part sectional drawing which shows the structure of the photovoltaic cell concerning Embodiment 2 of this invention, and sectional drawing along the BB line in FIG. 本発明の実施の形態２にかかる太陽電池セルの製造方法の一例を説明するためのフローチャートThe flowchart for demonstrating an example of the manufacturing method of the photovoltaic cell concerning Embodiment 2 of this invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態２にかかる太陽電池セルの製造工程の一例を説明するための要部断面図Cross-sectional view of relevant parts for explaining an example of the manufacturing process of the solar battery cell according to the second embodiment of the present invention. 本発明の実施の形態３にかかる太陽電池セルの構成を示す要部断面図Sectional drawing which shows the structure of the photovoltaic cell concerning Embodiment 3 of this invention. 本発明の実施の形態４にかかる太陽電池セルの評価方法の一例を説明するためのフローチャートThe flowchart for demonstrating an example of the evaluation method of the photovoltaic cell concerning Embodiment 4 of this invention.

以下に、本発明の実施の形態にかかる太陽電池セルの評価用基板および太陽電池セルの評価方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。   Hereinafter, a solar cell evaluation substrate and a solar cell evaluation method according to embodiments of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. In the drawings shown below, the scale of each member may be different from the actual scale for easy understanding. The same applies between the drawings.

実施の形態１．
まず、本実施の形態１にかかる太陽電池セルの評価用基板および太陽電池セルの評価方法が適用される太陽電池セルについて説明する。図１は、本発明の実施の形態１にかかる太陽電池セル１を受光面側から見た平面図である。図２は、本発明の実施の形態１にかかる太陽電池セル１を受光面と対向する裏面側から見た平面図である。図３は、本発明の実施の形態１にかかる太陽電池セル１の構成を示す要部断面図であり、図１におけるＡ−Ａ線に沿った断面図である。Embodiment 1 FIG.
First, a solar cell to which the solar cell evaluation substrate and the solar cell evaluation method according to the first embodiment is applied will be described. FIG. 1 is a plan view of a solar battery cell 1 according to a first embodiment of the present invention as viewed from the light receiving surface side. FIG. 2 is a plan view of the solar battery cell 1 according to the first exemplary embodiment of the present invention viewed from the back side facing the light receiving surface. FIG. 3 is a main part sectional view showing the configuration of the solar battery cell 1 according to the first embodiment of the present invention, and is a sectional view taken along line AA in FIG.

太陽電池セル１は、面方向の外形形状が正方形状を有する結晶系太陽電池セルである。太陽電池セル１においては、外形寸法が１５６ｍｍ×１５６ｍｍ、すなわち１５６ｍｍ角の正方形のｐ型単結晶シリコンからなる半導体基板２の受光面側にｎ型の不純物元素であるリンの拡散によってｎ型不純物拡散層３が形成されて、ｐｎ接合を有する半導体基板１１が形成されている。以下、半導体基板２をｐ型単結晶シリコン基板２と呼ぶ場合がある。なお、半導体基板２には、ｐ型多結晶シリコン基板を用いてもよい。   Solar cell 1 is a crystalline solar cell whose outer shape in the plane direction has a square shape. In solar cell 1, n-type impurity diffusion is performed by diffusion of phosphorus, which is an n-type impurity element, on the light-receiving surface side of semiconductor substrate 2 made of p-type single crystal silicon having a square shape of 156 mm × 156 mm, that is, 156 mm square. The layer 3 is formed, and the semiconductor substrate 11 having a pn junction is formed. Hereinafter, the semiconductor substrate 2 may be referred to as a p-type single crystal silicon substrate 2. The semiconductor substrate 2 may be a p-type polycrystalline silicon substrate.

また、ｎ型不純物拡散層３上に絶縁膜である窒化シリコン膜からなるｎ型不純物拡散層上パッシベーション膜６が形成されている。以下、ｎ型不純物拡散層上パッシベーション膜６をｎ型層上パッシベーション膜６と呼ぶ。ｎ型不純物拡散層３上にｎ型層上パッシベーション膜６を設けることにより、ｐ型単結晶シリコン基板２の表面の欠陥を不活性化させることができる。また、ｎ型層上パッシベーション膜６は、反射防止膜としても機能する。なお、ｎ型層上パッシベーション膜６は、窒化シリコン膜に限定されず、シリコン酸化膜といった絶縁膜を用いてもよい。   A passivation film 6 on the n-type impurity diffusion layer made of a silicon nitride film as an insulating film is formed on the n-type impurity diffusion layer 3. Hereinafter, the passivation film 6 on the n-type impurity diffusion layer is referred to as the passivation film 6 on the n-type layer. By providing the n-type overlayer passivation film 6 on the n-type impurity diffusion layer 3, defects on the surface of the p-type single crystal silicon substrate 2 can be inactivated. The n-type upper passivation film 6 also functions as an antireflection film. The n-type upper passivation film 6 is not limited to a silicon nitride film, and an insulating film such as a silicon oxide film may be used.

ここで、ｎ型不純物拡散層のみのシート抵抗を測定するためには、熱拡散によりｐ型シリコン基板上にｎ型不純物拡散層を形成した場合のシート抵抗値を測定すればよい。ｐ型シリコン基板上にｎ型不純物拡散層を形成すれば、ｐ型シリコン基板とｎ型不純物拡散層の間はｐｎ接合により電流が流れない。このため、ｎ型不純物拡散層の表面から４端子法によりｎ型不純物拡散層のシート抵抗を測定すれば、ｎ型不純物拡散層のみのシート抵抗を測定することが可能である。また、以下では、ｎ型の不純物元素を単にｎ型不純物と呼ぶ。   Here, in order to measure the sheet resistance of only the n-type impurity diffusion layer, the sheet resistance value when the n-type impurity diffusion layer is formed on the p-type silicon substrate by thermal diffusion may be measured. If an n-type impurity diffusion layer is formed on a p-type silicon substrate, no current flows between the p-type silicon substrate and the n-type impurity diffusion layer due to a pn junction. Therefore, if the sheet resistance of the n-type impurity diffusion layer is measured from the surface of the n-type impurity diffusion layer by the four-terminal method, the sheet resistance of only the n-type impurity diffusion layer can be measured. Hereinafter, an n-type impurity element is simply referred to as an n-type impurity.

ｐ型単結晶シリコン基板２の受光面側には、光を閉じ込めるためのテクスチャ構造を構成する図示しない微小凹凸が形成されている。   On the light-receiving surface side of the p-type single crystal silicon substrate 2, minute unevenness (not shown) constituting a texture structure for confining light is formed.

ｎ型層上パッシベーション膜６は、透光性を有する絶縁膜である。ｎ型層上パッシベーション膜６として、膜厚が５ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）膜と、屈折率が２．１、膜厚が８０ｎｍの窒化シリコン（ＳｉＮ）膜と、がｎ型不純物拡散層３上に順次形成されている。なお、ｎ型層上パッシベーション膜６は、酸化アルミニウム（Ａｌ２Ｏ３）膜と窒化シリコン（ＳｉＮ）膜とに限定されず、シリコン酸化（ＳｉＯ２）膜または酸化チタン（ＴｉＯ２）膜といった絶縁膜により形成されてもよい。この太陽電池セル１では、ｎ型層上パッシベーション膜６から光Ｌが入射する。The n-type upper passivation film 6 is an insulating film having translucency. As the n-type upper passivation film 6, an aluminum oxide (Al 2 O 3 ) film having a thickness of 5 nm and a silicon nitride (SiN) film having a refractive index of 2.1 and a thickness of 80 nm are n-type impurity diffusion. The layers 3 are sequentially formed. The n-type upper passivation film 6 is not limited to an aluminum oxide (Al 2 O 3 ) film and a silicon nitride (SiN) film, but is an insulating material such as a silicon oxide (SiO 2 ) film or a titanium oxide (TiO 2 ) film. It may be formed by a film. In this solar cell 1, light L is incident from the n-type upper passivation film 6.

また、半導体基板１１の受光面側には、長尺細長のｎ型不純物拡散層上グリッド電極８が複数並べて設けられ、ｎ型不純物拡散層上グリッド電極８と導通するｎ型不純物拡散層上バス電極９が該ｎ型不純物拡散層上グリッド電極８と直交して設けられている。以下、ｎ型不純物拡散層上グリッド電極８をｎ型層上グリッド電極８と呼ぶ。また、ｎ型不純物拡散層上バス電極９をｎ型層上バス電極９と呼ぶ。ｎ型層上グリッド電極８およびｎ型層上バス電極９は、それぞれ底面部においてｎ型不純物拡散層３に電気的に接続している。   In addition, a plurality of long and narrow n-type impurity diffusion layer upper grid electrodes 8 are arranged side by side on the light receiving surface side of the semiconductor substrate 11, and the n-type impurity diffusion layer upper bus that is electrically connected to the n-type impurity diffusion layer upper grid electrode 8. An electrode 9 is provided orthogonal to the grid electrode 8 on the n-type impurity diffusion layer. Hereinafter, the n-type impurity diffusion layer upper grid electrode 8 is referred to as an n-type layer upper grid electrode 8. The bus electrode 9 on the n-type impurity diffusion layer is referred to as the bus electrode 9 on the n-type layer. The n-type layer upper grid electrode 8 and the n-type layer upper bus electrode 9 are electrically connected to the n-type impurity diffusion layer 3 at the bottom portion.

ｎ型層上グリッド電極８は、５０μｍ以上、１５０μｍ以下程度の幅を有するとともに既定の間隔で平行に１００本以上、２００本以下の本数が配置され、半導体基板１１の内部で発電した電気を集電する。また、ｎ型層上バス電極９は、０．５ｍｍ以上、１．０ｍｍ以下程度の幅を有するとともに太陽電池１枚当たりに３本以上、５本以下の本数が配置され、ｎ型層上グリッド電極８で集電した電気を外部に取り出す。そして、ｎ型層上グリッド電極８とｎ型層上バス電極９とにより、櫛形を呈する受光面側電極としてのｎ型不純物拡散層上電極７が構成される。以下、ｎ型不純物拡散層上電極７をｎ型層上電極７と呼ぶ。なお、本実施の形態１においては、ｎ型層上グリッド電極８の本数は１００本、ｎ型層上バス電極９の本数は４本、ｎ型層上グリッド電極８の電極幅は５０μｍ、ｎ型層上バス電極９の電極幅は１．０ｍｍとしている。なお、図１においては、図示の関係上、ｎ型層上グリッド電極８の本数を減らしている。   The n-type upper-layer grid electrode 8 has a width of about 50 μm or more and 150 μm or less, and is arranged in a number of 100 or more and 200 or less in parallel at predetermined intervals, and collects electricity generated inside the semiconductor substrate 11. Electricity. The n-type layer-top bus electrode 9 has a width of about 0.5 mm or more and 1.0 mm or less, and three or more and five or less pieces are arranged per solar cell, and the n-type layer-top grid The electricity collected by the electrode 8 is taken out to the outside. The n-type layer upper grid electrode 8 and the n-type layer upper bus electrode 9 constitute an n-type impurity diffusion layer upper electrode 7 as a light-receiving surface side electrode having a comb shape. Hereinafter, the n-type impurity diffusion layer upper electrode 7 is referred to as an n-type layer upper electrode 7. In the first embodiment, the number of n-type layer-top grid electrodes 8 is 100, the number of n-type layer-top bus electrodes 9 is four, the electrode width of the n-type layer-top grid electrode 8 is 50 μm, n The electrode width of the mold layer upper bus electrode 9 is 1.0 mm. In FIG. 1, the number of the n-type upper-layer grid electrodes 8 is reduced for the sake of illustration.

そして、本実施の形態１にかかる太陽電池セル１においては、ｎ型不純物拡散層３として２種類の層が形成されて選択エミッタ構造が形成されている。すなわち、ｐ型単結晶シリコン基板２の受光面側の表層部において、受光面側電極であるｎ型層上電極７の下部領域および該下部領域に隣接する領域には、ｎ型不純物拡散層３においてｎ型の不純物が相対的に高濃度に均一に拡散された高濃度不純物拡散層、すなわち低抵抗拡散層である第１ｎ型不純物拡散層４が形成されている。また、ｐ型単結晶シリコン基板２の受光面側の表層部において、第１ｎ型不純物拡散層４が形成されていない領域には、ｎ型不純物拡散層３においてｎ型の不純物が相対的に低濃度に均一に拡散された低濃度不純物拡散層すなわち高抵抗拡散層である第２ｎ型不純物拡散層５が形成されている。   And in the photovoltaic cell 1 concerning this Embodiment 1, two types of layers are formed as the n-type impurity diffusion layer 3, and the selective emitter structure is formed. That is, in the surface layer portion of the p-type single crystal silicon substrate 2 on the light-receiving surface side, the n-type impurity diffusion layer 3 is provided in the lower region of the n-type layer upper electrode 7 that is the light-receiving surface side electrode and in the region adjacent to the lower region. In FIG. 1, a high concentration impurity diffusion layer in which n-type impurities are uniformly diffused at a relatively high concentration, that is, a first n-type impurity diffusion layer 4 which is a low resistance diffusion layer is formed. Further, in the surface layer portion on the light receiving surface side of the p-type single crystal silicon substrate 2, the n-type impurity is relatively low in the n-type impurity diffusion layer 3 in the region where the first n-type impurity diffusion layer 4 is not formed. A second n-type impurity diffusion layer 5 is formed which is a low-concentration impurity diffusion layer uniformly diffused in concentration, that is, a high-resistance diffusion layer.

したがって、第１ｎ型不純物拡散層４の不純物拡散濃度を第１の拡散濃度とし、第２ｎ型不純物拡散層５の不純物拡散濃度を第２の拡散濃度とすると、第２の拡散濃度は、第１の拡散濃度よりも小さくなる。また、第１ｎ型不純物拡散層４のシート抵抗値を第１シート抵抗値とし、第２ｎ型不純物拡散層５のシート抵抗値を第２シート抵抗値とすると、第２シート抵抗値は、第１シート抵抗値よりも大きくなる。   Therefore, if the impurity diffusion concentration of the first n-type impurity diffusion layer 4 is the first diffusion concentration and the impurity diffusion concentration of the second n-type impurity diffusion layer 5 is the second diffusion concentration, the second diffusion concentration is the first diffusion concentration. It becomes smaller than the diffusion concentration. If the sheet resistance value of the first n-type impurity diffusion layer 4 is the first sheet resistance value and the sheet resistance value of the second n-type impurity diffusion layer 5 is the second sheet resistance value, the second sheet resistance value is It becomes larger than the sheet resistance value.

また、半導体基板１１の裏面には、全体にわたって裏面側電極としてのｐ型不純物拡散層上電極１０が構成される。以下、ｐ型不純物拡散層上電極１０をｐ型層上電極１０と呼ぶ。   In addition, on the back surface of the semiconductor substrate 11, a p-type impurity diffusion layer upper electrode 10 as a back surface side electrode is formed over the entire surface. Hereinafter, the p-type impurity diffusion layer upper electrode 10 is referred to as a p-type layer upper electrode 10.

つぎに、本実施の形態１にかかる太陽電池セル１の製造方法について説明する。図４は、本発明の実施の形態１にかかる太陽電池セル１の製造方法の一例を説明するためのフローチャートである。図５から図１１は、本発明の実施の形態１にかかる太陽電池セル１の製造工程の一例を説明するための要部断面図である。図５から図１１は、図３に対応した要部断面図である。   Below, the manufacturing method of the photovoltaic cell 1 concerning this Embodiment 1 is demonstrated. FIG. 4 is a flowchart for explaining an example of a method for manufacturing the solar battery cell 1 according to the first embodiment of the present invention. FIGS. 5-11 is principal part sectional drawing for demonstrating an example of the manufacturing process of the photovoltaic cell 1 concerning Embodiment 1 of this invention. 5 to 11 are cross-sectional views of relevant parts corresponding to FIG.

（シリコン基板準備工程）
工程１では、半導体基板として、ｐ型単結晶シリコン基板２が用意される。ｐ型単結晶シリコン基板２は、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法といった方法で形成した単結晶シリコンインゴットをバンドソーおよびマルチワイヤーソーといった切断機を用いて所望の外形寸法および厚さに切断およびスライスして製造される。本実施の形態１においては、厚みが１８０μｍ程度、外形寸法が１５６ｍｍ以上、１５８ｍｍ以下×１５６ｍｍ以上、１５８ｍｍ以下の、正方形の角部に丸み面取りを有する正方形状のｐ型単結晶シリコン基板２が用意される。ｐ型単結晶シリコン基板２の外形は、円柱状のインゴットから切り出された１５６ｍｍ以上、１５８ｍｍ以下×１５６ｍｍ以上、１５８ｍｍ以下の正方形の四隅が円のＲ１００以上、Ｒ１０５以下の丸み面取りで切り落とされた正方形状である。１５６ｍｍ角の正方形の対角線の長さは、約２２０ｍｍである。したがって、１５６ｍｍ角の正方形を呈するｐ型単結晶シリコン基板２の外形は、正方形の四隅が１０ｍｍ程度切り落とされた正方形状となる。(Silicon substrate preparation process)
In step 1, a p-type single crystal silicon substrate 2 is prepared as a semiconductor substrate. The p-type single crystal silicon substrate 2 is manufactured by cutting and slicing a single crystal silicon ingot formed by a method such as a CZ (Czochralski) method to a desired external dimension and thickness using a cutting machine such as a band saw and a multi-wire saw. The In the first embodiment, a square p-type single crystal silicon substrate 2 having a thickness of about 180 μm and an outer dimension of 156 mm or more and 158 mm or less × 156 mm or more and 158 mm or less and having rounded chamfers at square corners is prepared. Is done. The outer shape of the p-type single crystal silicon substrate 2 is a square that is cut out by round chamfering of round corners R100 or more and R105 or less of a circle of 156 mm or more, 158 mm or less × 156 mm or more and 158 mm or less cut out from a cylindrical ingot. Is. The length of the diagonal line of the 156 mm square is about 220 mm. Therefore, the outer shape of the p-type single crystal silicon substrate 2 exhibiting a square of 156 mm square has a square shape with four corners of the square cut off by about 10 mm.

得られたｐ型単結晶シリコン基板２は、厚みおよび外形寸法といった諸条件が既定の仕様を満たしているかどうかの仕様評価が行われ、仕様を満たしている基板が太陽電池セル１の製造に用いられる。   The obtained p-type single crystal silicon substrate 2 is subjected to a specification evaluation as to whether various conditions such as thickness and outer dimensions satisfy predetermined specifications, and the substrate satisfying the specifications is used for manufacturing the solar battery cell 1. It is done.

（表面洗浄、テクスチャ構造形成工程）
工程２では、ｐ型単結晶シリコン基板２の受光面側の表面にテクスチャ構造としてピラミッド状の微小凹凸が形成される。テクスチャ構造の形成には、５ｗｔ％以上、１０ｗｔ％以下程度の水酸化ナトリウム（ＮａＯＨ）水溶液にイソプロピルアルコールが１０ｗｔ％以上、１５ｗｔ％以下程度混合された薬液が用いられる。８０℃以上、９０℃以下程度に加熱された薬液にｐ型単結晶シリコン基板２を１５分から２０分程度浸漬することにより、ｐ型単結晶シリコン基板２の表面が異方性エッチングされて、ｐ型単結晶シリコン基板２の表面全面に微小凹凸が形成される。(Surface cleaning, texture structure formation process)
In step 2, pyramidal fine irregularities are formed as a texture structure on the light receiving surface side surface of the p-type single crystal silicon substrate 2. For the formation of the texture structure, a chemical solution in which about 10 wt% or more and 15 wt% or less of isopropyl alcohol is mixed with an aqueous solution of sodium hydroxide (NaOH) of about 5 wt% or more and 10 wt% or less is used. The surface of the p-type single crystal silicon substrate 2 is anisotropically etched by immersing the p-type single crystal silicon substrate 2 in a chemical heated to about 80 ° C. or more and about 90 ° C. or less for about 15 to 20 minutes. Micro unevenness is formed on the entire surface of the single crystal silicon substrate 2.

ここでは、水酸化ナトリウム水溶液にイソプロピルアルコールが混入された薬液をテクスチャ構造の形成用のエッチング液として用いたが、水酸化ナトリウム水溶液または水酸化カリウム（ＫＯＨ）水溶液といったアルカリ性水溶液に市販のテクスチャエッチング用の添加剤が添加された薬液をエッチング液として用いても構わない。また、この工程ではｐ型単結晶シリコン基板２は、基板表面から５μｍから１０μｍ程度エッチングされるので、スライス時に基板表面に形成されたダメージ層も同時に除去することができ、ｐ型単結晶シリコン基板２の基板洗浄が同時に行われる。なお、ｐ型単結晶シリコン基板２の基板洗浄は、あらかじめ別途行ってもよい。   Here, a chemical solution in which isopropyl alcohol is mixed in an aqueous sodium hydroxide solution is used as an etching solution for forming a texture structure. However, it is commercially available for etching in an alkaline aqueous solution such as an aqueous sodium hydroxide solution or an aqueous potassium hydroxide (KOH) solution. You may use the chemical | medical solution with which this additive was added as an etching liquid. In this step, the p-type single crystal silicon substrate 2 is etched from about 5 μm to 10 μm from the substrate surface, so that the damage layer formed on the substrate surface at the time of slicing can be removed at the same time. 2 substrate cleaning is performed simultaneously. Note that the p-type single crystal silicon substrate 2 may be cleaned separately in advance.

（ｎ型ドーパント含有ペースト塗布工程）
工程３では、ｎ型不純物拡散層３における高濃度不純物拡散層である第１ｎ型不純物拡散層４を形成するために、拡散源含有塗布剤としてのｎ型ドーパント含有ペースト２１が、図５に示すようにｐ型単結晶シリコン基板２における第１の表面であって受光面となる一面上に塗布形成される。ｎ型ドーパント含有ペースト２１は、スクリーン印刷法を用いて、ｎ型層上電極７の形状に対応して櫛形状に印刷される。図１２は、本実施の形態１におけるｎ型ドーパント含有ペースト２１の塗布パターンの一例を示す図である。ｎ型ドーパント含有ペースト２１は、図１２に示すように、ｎ型層上グリッド電極８に対応したグリッドパターン２３と、ｎ型層上バス電極９に対応したバスパターン２４と、が印刷される。ｎ型ドーパント含有ペースト２１は、後述する工程４の第１拡散工程における熱拡散温度、すなわち熱処理温度でも昇華および焼失せず、また酸性ではなく中性の樹脂ペーストが使用される。(N-type dopant-containing paste application process)
In Step 3, an n-type dopant-containing paste 21 as a diffusion source-containing coating agent is shown in FIG. 5 in order to form the first n-type impurity diffusion layer 4 which is a high-concentration impurity diffusion layer in the n-type impurity diffusion layer 3. As described above, the p-type single crystal silicon substrate 2 is coated and formed on the first surface as the light receiving surface. The n-type dopant-containing paste 21 is printed in a comb shape corresponding to the shape of the n-type layer upper electrode 7 using a screen printing method. FIG. 12 is a diagram showing an example of an application pattern of the n-type dopant-containing paste 21 in the first embodiment. As shown in FIG. 12, the n-type dopant-containing paste 21 is printed with a grid pattern 23 corresponding to the n-type layer upper grid electrode 8 and a bus pattern 24 corresponding to the n-type layer upper bus electrode 9. The n-type dopant-containing paste 21 is not sublimated or burned out even at the thermal diffusion temperature in the first diffusion step of step 4 described later, that is, the heat treatment temperature, and is not acidic but is a neutral resin paste.

ｎ型ドーパント含有ペースト２１の主たる構成材料には、ｐ型単結晶シリコン基板２に対して拡散されるｎ型不純物を含むガラス粉末の少なくとも１種と、溶剤の少なくとも１種と、が含まれる。また、ｎ型ドーパント含有ペースト２１は、塗布性を考慮してその他の添加剤が含有されていてもよい。ｐ型単結晶シリコン基板２に対してｎ型不純物を拡散するためにガラス粉末に含有されるｎ型不純物は、Ｐ（リン）およびＳｂ（アンチモン）から選択される少なくとも１種の元素である。ｎ型不純物としてＰ（リン）およびＳｂ（アンチモン）から選択される少なくとも１種の元素を含むガラス粉末には、Ｐ２Ｏ３、Ｐ２Ｏ５およびＳｂ２Ｏ３から選択される少なくとも１種のｎ型不純物含有物質と、ＳｉＯ２、Ｋ２Ｏ、Ｎａ２Ｏ、Ｌｉ２Ｏ、ＢａＯ、ＳｒＯ、ＣａＯ、ＭｇＯ、ＢｅＯ、ＺｎＯ、ＰｂＯ、ＣｄＯ、Ｖ２Ｏ５、ＳｎＯ、ＺｒＯ２、ＴｉＯ２、およびＭｏＯ３から選択される少なくとも１種のガラス成分物質と、が含有される。そして、ｎ型ドーパント含有ペースト２１は、上記のガラス粉末が溶剤に溶かされてペースト状にされている。The main constituent material of the n-type dopant-containing paste 21 includes at least one kind of glass powder containing n-type impurities diffused with respect to the p-type single crystal silicon substrate 2 and at least one kind of solvent. The n-type dopant-containing paste 21 may contain other additives in consideration of applicability. The n-type impurity contained in the glass powder for diffusing the n-type impurity with respect to the p-type single crystal silicon substrate 2 is at least one element selected from P (phosphorus) and Sb (antimony). The glass powder containing at least one element selected from P (phosphorus) and Sb (antimony) as an n-type impurity includes at least one selected from P 2 O 3 , P 2 O 5 and Sb 2 O 3 N-type impurity-containing material, SiO 2 , K 2 O, Na 2 O, Li 2 O, BaO, SrO, CaO, MgO, BeO, ZnO, PbO, CdO, V 2 O 5 , SnO, ZrO 2 , TiO 2 and at least one glass component material selected from MoO 3 . The n-type dopant-containing paste 21 is made into a paste by dissolving the glass powder in a solvent.

第１ｎ型不純物拡散層４上には、後の工程でｎ型層上電極７が形成されて、第１ｎ型不純物拡散層４とｎ型層上電極７との電気的接触が取られる。ｎ型層上電極７の形成時には配置誤差が発生する。このため、第１ｎ型不純物拡散層４は、ｐ型単結晶シリコン基板２の面内においてｎ型層上電極７が形成される位置に、ｎ型層上電極７の外形よりも外側に広がった外形を有して該ｎ型層上電極７よりも大きい形状に形成される。   On the first n-type impurity diffusion layer 4, an n-type upper layer electrode 7 is formed in a later step, and the first n-type impurity diffusion layer 4 and the n-type upper layer electrode 7 are brought into electrical contact. An arrangement error occurs when the n-type upper electrode 7 is formed. For this reason, the first n-type impurity diffusion layer 4 spreads outside the outer shape of the n-type layer upper electrode 7 at a position where the n-type layer upper electrode 7 is formed in the plane of the p-type single crystal silicon substrate 2. It has an outer shape and is formed in a larger shape than the n-type layer upper electrode 7.

具体的には、開口部の幅がｎ型層上電極７の幅よりも広く設けられたスクリーン印刷版を用いてｎ型ドーパント含有ペースト２１のスクリーン印刷が行われる。ｎ型層上電極７の形成幅が５０μｍとされる場合には、ｎ型層上電極７の形成時の位置ずれを考慮して、ｎ型ドーパント含有ペースト２１の幅は１００μｍとされる。   Specifically, the screen printing of the n-type dopant-containing paste 21 is performed using a screen printing plate in which the width of the opening is wider than that of the n-type layer upper electrode 7. When the formation width of the n-type layer upper electrode 7 is set to 50 μm, the width of the n-type dopant-containing paste 21 is set to 100 μm in consideration of misalignment when the n-type layer upper electrode 7 is formed.

ｎ型ドーパント含有ペースト２１は、ｐ型単結晶シリコン基板２における一面上において、ｎ型層上グリッド電極８が形成される領域に、５０μｍ以上１５０μｍ以下の幅で、１００本以上２００本以下の本数で０．７５ｍｍから１．５ｍｍの間隔で基板の全幅に渡って印刷される。また、ｎ型ドーパント含有ペースト２１は、ｐ型単結晶シリコン基板２における一面上において、ｎ型層上バス電極９が形成される領域に、０．５ｍｍ以上１．５ｍｍ以下の幅で、３本以上５本以下の本数が印刷される。本実施の形態１では、５０μｍ幅のｎ型層上グリッド電極８が形成されるグリッド電極形成領域を形成するために、幅１００μｍで１００本のｎ型ドーパント含有ペースト２１を印刷する。また、１．０ｍｍ幅のｎ型層上バス電極９が形成されるバス電極形成領域を形成するために、幅１．２ｍｍで４本のｎ型ドーパント含有ペースト２１を印刷する。   The n-type dopant-containing paste 21 has a width of 50 μm or more and 150 μm or less in a region where the n-type upper-layer grid electrode 8 is formed on one surface of the p-type single crystal silicon substrate 2, and the number of 100 or more and 200 or less. Is printed over the entire width of the substrate at intervals of 0.75 mm to 1.5 mm. Further, the n-type dopant-containing paste 21 has three widths of 0.5 mm or more and 1.5 mm or less in the region where the n-type upper-layer bus electrode 9 is formed on one surface of the p-type single crystal silicon substrate 2. The number of 5 or less is printed. In the first embodiment, 100 n-type dopant-containing pastes 21 having a width of 100 μm are printed in order to form a grid electrode formation region in which the n-type upper layer grid electrode 8 having a width of 50 μm is formed. Further, four n-type dopant-containing pastes 21 having a width of 1.2 mm are printed in order to form a bus electrode formation region in which the 1.0 mm-wide n-type upper bus electrode 9 is formed.

ｎ型ドーパント含有ペースト２１の印刷後、該ｎ型ドーパント含有ペースト２１を乾燥させる乾燥工程が行われる。ｎ型ドーパント含有ペースト２１の印刷後、ｎ型ドーパント含有ペースト２１の乾燥速度が遅い場合には、印刷されたｎ型ドーパント含有ペースト２１がにじんで所望の印刷パターンが得られなくなる場合がある。このため、ｎ型ドーパント含有ペースト２１の乾燥は、迅速に行われることが好ましく、赤外線ヒータといった乾燥機器を用いてｎ型ドーパント含有ペースト２１の温度を高くして乾燥させることが好ましい。   After printing the n-type dopant-containing paste 21, a drying step for drying the n-type dopant-containing paste 21 is performed. If the drying speed of the n-type dopant-containing paste 21 is low after printing the n-type dopant-containing paste 21, the printed n-type dopant-containing paste 21 may bleed and a desired print pattern may not be obtained. For this reason, drying of the n-type dopant-containing paste 21 is preferably performed quickly, and it is preferable to dry the n-type dopant-containing paste 21 at a high temperature using a drying device such as an infrared heater.

ｎ型ドーパント含有ペースト２１に溶剤としてテルピネオールが含有される場合には、２００℃以上の温度でｎ型ドーパント含有ペースト２１を乾燥させることが好ましい。また、ｎ型ドーパント含有ペースト２１に樹脂成分としてエチルセルロースが含有される場合には、エチルセルロースを燃焼させるために４００℃以上の温度でｎ型ドーパント含有ペースト２１を乾燥させることが好ましい。なお、４００℃より低い温度でｎ型ドーパント含有ペースト２１を乾燥させた場合でも、後の拡散工程においてエチルセルロースを燃焼させることができるため、問題はない。   When terpineol is contained as a solvent in the n-type dopant-containing paste 21, it is preferable to dry the n-type dopant-containing paste 21 at a temperature of 200 ° C. or higher. Moreover, when ethyl cellulose is contained as a resin component in the n-type dopant-containing paste 21, it is preferable to dry the n-type dopant-containing paste 21 at a temperature of 400 ° C. or higher in order to burn the ethyl cellulose. Even when the n-type dopant-containing paste 21 is dried at a temperature lower than 400 ° C., there is no problem because ethyl cellulose can be combusted in the subsequent diffusion step.

（第１拡散工程）
工程４では、ｎ型ドーパント含有ペースト２１の乾燥後、ｐ型単結晶シリコン基板２が載置されたボートが熱拡散炉へ投入され、ｎ型ドーパント含有ペースト２１によるｎ型不純物であるリンの熱拡散工程である第１拡散工程として第１熱処理が行われる。この第１拡散工程は、２段階の連続拡散工程のうちの１段階目である。(First diffusion process)
In step 4, after drying the n-type dopant-containing paste 21, the boat on which the p-type single crystal silicon substrate 2 is placed is put into a thermal diffusion furnace, and the heat of phosphorus, which is an n-type impurity, by the n-type dopant-containing paste 21. A first heat treatment is performed as a first diffusion step which is a diffusion step. This first diffusion process is the first stage of the two stages of continuous diffusion processes.

第１拡散工程は、熱拡散炉内において、窒素ガス（Ｎ２）、酸素ガス（Ｏ２）、窒素と酸素との混合ガス（Ｎ２／Ｏ２）、大気といった雰囲気ガスを流通させた雰囲気状態で行われる。雰囲気ガスの流量は特に限定されない。また、混合雰囲気の場合の各雰囲気の流量比も特に限定されず、任意の流量でかまわない。一例として、窒素と酸素との混合ガス（Ｎ２／Ｏ２）の流量は、Ｎ２：５．７ＳＬＭ、Ｏ２：０．６ＳＬＭとされる。すなわち、第１拡散工程では、オキシ塩化リン（ＰＯＣｌ３）は使用されず、ｎ型ドーパント含有ペースト２１以外にはｎ型不純物であるリンの拡散源は存在しない。したがって、第１拡散工程は、ドーパント元素であるリンを含まない雰囲気において、ｎ型ドーパント含有ペースト２１からｐ型単結晶シリコン基板２にリンを拡散させることによって、所望のパターンにパターン化された第１ｎ型不純物拡散層４が形成される。In the first diffusion step, an atmosphere in which an atmosphere gas such as nitrogen gas (N 2 ), oxygen gas (O 2 ), a mixed gas of nitrogen and oxygen (N 2 / O 2 ), and the atmosphere is circulated in the thermal diffusion furnace. Done in state. The flow rate of the atmospheric gas is not particularly limited. Further, the flow rate ratio of each atmosphere in the case of a mixed atmosphere is not particularly limited, and any flow rate may be used. As an example, the flow rate of the mixed gas of nitrogen and oxygen (N 2 / O 2 ) is N 2 : 5.7 SLM, O 2 : 0.6 SLM. That is, in the first diffusion step, phosphorus oxychloride (POCl 3 ) is not used, and there is no diffusion source of phosphorus as an n-type impurity other than the n-type dopant-containing paste 21. Therefore, in the first diffusion step, phosphorus is diffused from the n-type dopant-containing paste 21 into the p-type single crystal silicon substrate 2 in an atmosphere that does not contain phosphorus, which is a dopant element. A 1n type impurity diffusion layer 4 is formed.

また、第１拡散工程は、８７０℃以上、９４０℃以下の温度で、５分以上、１０分以下程度の時間保持されて行われる。このため、ｐ型単結晶シリコン基板２においてｎ型ドーパント含有ペースト２１が印刷されている領域の下部のみにｎ型不純物であるリンの熱拡散が行われる。これにより、ｐ型単結晶シリコン基板２の面内においてｎ型層上電極７の形成領域の外形よりも外側に広がった領域のみにｎ型不純物であるリンの拡散が行われる。   The first diffusion step is performed at a temperature of 870 ° C. or higher and 940 ° C. or lower and held for about 5 minutes or longer and 10 minutes or shorter. Therefore, thermal diffusion of phosphorus, which is an n-type impurity, is performed only in the lower part of the region where the n-type dopant-containing paste 21 is printed in the p-type single crystal silicon substrate 2. Thereby, diffusion of phosphorus, which is an n-type impurity, is performed only in a region extending outside the outer shape of the formation region of the n-type upper electrode 7 in the plane of the p-type single crystal silicon substrate 2.

この第１拡散工程により、ｐ型単結晶シリコン基板２の表面におけるｎ型ドーパント含有ペースト２１の印刷領域の下部領域へ該ｎ型ドーパント含有ペースト２１からｎ型不純物であるリンが相対的に高濃度である第１の拡散濃度に熱拡散されて、図６に示すように第１ｎ型不純物拡散層４が形成される。第１ｎ型不純物拡散層４は、ｐ型単結晶シリコン基板２の面内においてｎ型層上電極７の形成領域の外形よりも外側に広がった領域に形成され、太陽電池セル１においてｎ型層上電極７の下部領域および該下部領域に隣接する領域となる。   By this first diffusion step, phosphorus, which is an n-type impurity, has a relatively high concentration from the n-type dopant-containing paste 21 to the lower region of the printing region of the n-type dopant-containing paste 21 on the surface of the p-type single crystal silicon substrate 2. Then, the first n-type impurity diffusion layer 4 is formed as shown in FIG. The first n-type impurity diffusion layer 4 is formed in a region extending outside the outer shape of the formation region of the n-type layer upper electrode 7 in the plane of the p-type single crystal silicon substrate 2. It becomes a lower region of the upper electrode 7 and a region adjacent to the lower region.

第１ｎ型不純物拡散層４は、ｎ型ドーパント含有ペースト２１の印刷幅と同じ幅で櫛形状に形成される。本実施の形態１では、ｎ型層上グリッド電極８が形成される領域にグリッド電極形成領域である幅１００μｍで１００本の第１ｎ型不純物拡散層４が形成される。また、ｎ型層上バス電極９が形成される領域にバス電極形成領域である幅１．２ｍｍで４本の第１ｎ型不純物拡散層４が形成される。   The first n-type impurity diffusion layer 4 is formed in a comb shape with the same width as the printing width of the n-type dopant-containing paste 21. In the first embodiment, 100 first n-type impurity diffusion layers 4 with a width of 100 μm, which are grid electrode formation regions, are formed in a region where the n-type upper layer grid electrode 8 is formed. Further, four first n-type impurity diffusion layers 4 having a width of 1.2 mm, which are bus electrode forming regions, are formed in a region where the n-type upper bus electrode 9 is formed.

本実施の形態１では、ｎ型ドーパント含有ペースト２１を用いて第１ｎ型不純物拡散層４を形成することにより、ｎ型不純物を高濃度にｐ型単結晶シリコン基板２に拡散し、シート抵抗が２０Ω／ｓｑ．以上、８０Ω／ｓｑ．以下の範囲の第１ｎ型不純物拡散層４を形成する。すなわち、単一エミッタ層で高いシート抵抗に適合した電極材料を用いる場合に第１ｎ型不純物拡散層４として８０Ω／ｓｑ．の設定が可能である。一方、ｎ型ドーパント含有ペースト２１の条件および熱処理条件といった諸条件を調整することで、現在の実用性の観点から必要とされる、２０Ω／ｓｑ．程度のシート抵抗を有する第１ｎ型不純物拡散層４を実現できる。   In the first embodiment, by forming the first n-type impurity diffusion layer 4 using the n-type dopant-containing paste 21, the n-type impurities are diffused to the p-type single crystal silicon substrate 2 at a high concentration, and the sheet resistance is reduced. 20Ω / sq. Or more, 80Ω / sq. The first n-type impurity diffusion layer 4 is formed in the following range. That is, when an electrode material suitable for a high sheet resistance is used in a single emitter layer, the first n-type impurity diffusion layer 4 is 80 Ω / sq. Can be set. On the other hand, by adjusting various conditions such as the conditions of the n-type dopant-containing paste 21 and heat treatment conditions, 20 Ω / sq. The first n-type impurity diffusion layer 4 having a sheet resistance of a certain degree can be realized.

また、第１拡散工程において酸素ガス（Ｏ２）を含有する条件で熱拡散を行った場合には、ｐ型単結晶シリコン基板２の表面におけるｎ型ドーパント含有ペースト２１が印刷されていない領域には、熱拡散時の影響で表面に図示しない薄い酸化膜が形成されている。Further, when thermal diffusion is performed in the first diffusion step under the condition containing oxygen gas (O 2 ), the n-type dopant-containing paste 21 on the surface of the p-type single crystal silicon substrate 2 is not printed. A thin oxide film (not shown) is formed on the surface due to the influence of thermal diffusion.

（第２拡散工程）
工程５では、第１拡散工程の終了後、続いてオキシ塩化リン（ＰＯＣｌ３）によるｎ型不純物であるリンの熱拡散工程である第２拡散工程として第２の熱処理が行われる。すなわち、ｐ型単結晶シリコン基板２は熱拡散炉から取り出されることなく、第１拡散工程後に同じ熱拡散炉内において連続して第２拡散工程が行われる。この第２拡散工程は、２段階の連続拡散工程のうちの２段階目である。(Second diffusion process)
In step 5, after completion of the first diffusion step, a second heat treatment is subsequently performed as a second diffusion step, which is a thermal diffusion step of phosphorus, which is an n-type impurity by phosphorus oxychloride (POCl 3 ). That is, the p-type single crystal silicon substrate 2 is not taken out of the thermal diffusion furnace, and the second diffusion process is continuously performed in the same thermal diffusion furnace after the first diffusion process. This second diffusion process is the second stage of the two-stage continuous diffusion process.

第２拡散工程は、熱拡散炉内において、オキシ塩化リン（ＰＯＣｌ３）ガスの存在下で行われる。すなわち、第１拡散工程ではオキシ塩化リン（ＰＯＣｌ３）が含まれない雰囲気条件下での熱拡散が行われたが、第２拡散工程ではｎ型不純物であるリンの拡散源としてオキシ塩化リン（ＰＯＣｌ３）を含む雰囲気条件下での熱拡散が行われる。雰囲気ガスの流量は特に限定されず、拡散濃度、拡散温度、拡散時間といった諸条件により適宜設定されればよい。また、第２拡散工程は、温度を第１拡散工程の８７０℃以上、９４０℃以下から、８００℃以上、８４０℃以下に下げて、１０分以上、２０分以下程度の時間保持されて行われる。 The second diffusion step is performed in the presence of phosphorus oxychloride (POCl 3 ) gas in a thermal diffusion furnace. That is, in the first diffusion step, thermal diffusion was performed under an atmospheric condition that does not contain phosphorus oxychloride (POCl 3 ), but in the second diffusion step, phosphorus oxychloride (as a diffusion source of phosphorus that is an n-type impurity) Thermal diffusion is performed under atmospheric conditions including POCl 3 ). The flow rate of the atmospheric gas is not particularly limited, and may be set as appropriate according to various conditions such as diffusion concentration, diffusion temperature, and diffusion time. Further, the second diffusion step is performed by lowering the temperature from 870 ° C. or higher and 940 ° C. or lower of the first diffusion step to 800 ° C. or higher and 840 ° C. or lower and maintaining the temperature for about 10 minutes or longer and 20 minutes or shorter. .

この第２拡散工程により、ｐ型単結晶シリコン基板２の表面における、ｎ型ドーパント含有ペースト２１の印刷領域を除く領域に、相対的に第１ｎ型不純物拡散層４よりも低濃度である第２の拡散濃度にｎ型不純物であるリンが熱拡散されて、図７に示すように第２ｎ型不純物拡散層５が形成される。第２ｎ型不純物拡散層５は、太陽電池セル１において光が入射する受光面となる。また、第２拡散工程直後のｐ型単結晶シリコン基板２の表面には、拡散処理中に表面に堆積したガラス質層２２である燐珪酸ガラス（Phospho-Silicate Glass：ＰＳＧ）層が形成されている。   By this second diffusion step, the second concentration which is relatively lower than that of the first n-type impurity diffusion layer 4 in the region other than the printing region of the n-type dopant-containing paste 21 on the surface of the p-type single crystal silicon substrate 2. As shown in FIG. 7, the second n-type impurity diffusion layer 5 is formed by thermally diffusing phosphorus, which is an n-type impurity, at the diffusion concentration. The second n-type impurity diffusion layer 5 serves as a light receiving surface on which light enters in the solar battery cell 1. In addition, a phosphosilicate glass (PSG) layer, which is a glassy layer 22 deposited on the surface during the diffusion process, is formed on the surface of the p-type single crystal silicon substrate 2 immediately after the second diffusion step. Yes.

また、第１拡散工程では、ｎ型不純物であるリンはｎ型ドーパント含有ペースト２１のガラス粉末中に含まれているため、第１熱処理中でもリンが揮散しにくい。このため、揮散ガスの発生によって、ｐ型単結晶シリコン基板２の表面におけるｎ型ドーパント含有ペースト２１の塗布されていない領域にリンが拡散されることが抑制される。これにより、第２ｎ型不純物拡散層５は、第２拡散工程における気相拡散のみにより形成されるため、第２ｎ型不純物拡散層５におけるリンの拡散濃度を低く抑えて、第２ｎ型不純物拡散層５のシート抵抗を１００Ω／ｓｑ．程度にすることが可能となる。   Further, in the first diffusion step, phosphorus, which is an n-type impurity, is contained in the glass powder of the n-type dopant-containing paste 21, so that phosphorus is not easily volatilized even during the first heat treatment. For this reason, generation | occurrence | production of volatilization gas suppresses that phosphorus is spread | diffused in the area | region where the n-type dopant containing paste 21 is not apply | coated in the surface of the p-type single crystal silicon substrate 2. FIG. Thus, since the second n-type impurity diffusion layer 5 is formed only by vapor phase diffusion in the second diffusion step, the phosphorus concentration in the second n-type impurity diffusion layer 5 is kept low, and the second n-type impurity diffusion layer 5 sheet resistance of 100 Ω / sq. It becomes possible to make the degree.

（ｐｎ分離工程）
工程６では、後工程で形成される電極であるｎ型層上電極７とｐ型層上電極１０とを電気的に絶縁するためにｐｎ分離が行われる。ｎ型不純物拡散層３は、ｐ型単結晶シリコン基板２の表面に一様に形成されるので、ｐ型単結晶シリコン基板２の表面と裏面とは電気的に接続された状態にある。このため、そのままの状態でｎ型層上電極７とｐ型層上電極１０とを形成した場合には、ｎ型層上電極７とｐ型層上電極１０とが電気的に接続される。この電気的接続を遮断するため、ｐ型単結晶シリコン基板２の端面領域に形成された第２ｎ型不純物拡散層５をドライエッチングによりエッチング除去してｐｎ分離を行う。この第２ｎ型不純物拡散層５の影響を除くために行う別の方法として、レーザにより端面分離を行う方法もある。(Pn separation step)
In step 6, pn separation is performed to electrically insulate the n-type upper layer electrode 7 and the p-type upper layer electrode 10 which are electrodes formed in a later step. Since n-type impurity diffusion layer 3 is uniformly formed on the surface of p-type single crystal silicon substrate 2, the surface and the back surface of p-type single crystal silicon substrate 2 are in an electrically connected state. For this reason, when the n-type layer upper electrode 7 and the p-type layer upper electrode 10 are formed as they are, the n-type layer upper electrode 7 and the p-type layer upper electrode 10 are electrically connected. In order to cut off this electrical connection, the second n-type impurity diffusion layer 5 formed in the end face region of the p-type single crystal silicon substrate 2 is removed by dry etching to perform pn separation. As another method for removing the influence of the second n-type impurity diffusion layer 5, there is also a method of performing end face separation with a laser.

（ガラス質層除去工程）
工程７では、図８に示すように、ｐ型単結晶シリコン基板２上に形成された、不純物が含まれた不純物含有層が除去される。具体的には、ｐ型単結晶シリコン基板２が１０％フッ酸溶液中に３６０秒間程度浸漬され、その後、水洗処理が行われる。これにより、ｐ型単結晶シリコン基板２の表面に形成されたｎ型ドーパント含有ペースト２１、ガラス質層２２が除去される。以上の工程によりｎ型不純物拡散層３として、ｐ型単結晶シリコン基板２の表面側に第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とから構成された選択不純物拡散層構造が得られる。そして第１導電型層であるｐ型シリコンからなる半導体基板２と、該半導体基板２の受光面側に形成された第２導電型層であるｎ型不純物拡散層３と、によりｐｎ接合が構成された半導体基板１１が得られる。(Glassy layer removal process)
In step 7, as shown in FIG. 8, the impurity-containing layer containing impurities formed on p-type single crystal silicon substrate 2 is removed. Specifically, the p-type single crystal silicon substrate 2 is dipped in a 10% hydrofluoric acid solution for about 360 seconds, and then washed with water. Thereby, the n-type dopant containing paste 21 and the vitreous layer 22 formed on the surface of the p-type single crystal silicon substrate 2 are removed. As a result of the above process, a selective impurity diffusion layer structure composed of the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 on the surface side of the p-type single crystal silicon substrate 2 is obtained as the n-type impurity diffusion layer 3. It is done. The semiconductor substrate 2 made of p-type silicon as the first conductivity type layer and the n-type impurity diffusion layer 3 as the second conductivity type layer formed on the light receiving surface side of the semiconductor substrate 2 constitute a pn junction. The obtained semiconductor substrate 11 is obtained.

（ｎ型層上パッシベーション膜形成工程）
工程８では、半導体基板１１におけるｎ型不純物拡散層３が形成された一面に、図９に示すようにｎ型不純物拡散層側パッシベーション膜である、ｎ型層上パッシベーション膜６が形成される。ｎ型層上パッシベーション膜６は、プラズマＣＶＤ法を使用して、シランガスとアンモニア（ＮＨ３）ガスとの混合ガスを原材料に用いて、屈折率２．１、膜厚８０ｎｍの窒化シリコン（ＳｉＮ）膜が成膜される。また、ｎ型層上パッシベーション膜６は、蒸着法または熱ＣＶＤ法といった他の方法により形成されてもよい。(N-type layer passivation film forming step)
In step 8, on the surface of the semiconductor substrate 11 where the n-type impurity diffusion layer 3 is formed, as shown in FIG. 9, an n-type upper passivation film 6 that is an n-type impurity diffusion layer side passivation film is formed. The n-type upper passivation film 6 is a silicon nitride (SiN) film having a refractive index of 2.1 and a film thickness of 80 nm using a plasma CVD method and using a mixed gas of silane gas and ammonia (NH 3 ) gas as a raw material. A film is formed. Further, the passivation film 6 on the n-type layer may be formed by other methods such as a vapor deposition method or a thermal CVD method.

（電極形成工程）
工程９では、図１０に示すようにスクリーン印刷による電極の印刷および乾燥が行われて乾燥状態の電極が形成される。まず、半導体基板１１の表面側のｎ型層上パッシベーション膜６上に、Ａｇ粉およびガラスフリットを含有する電極材料ペーストであるＡｇ含有ペースト７ａが、スクリーン印刷によって塗布される。その後、Ａｇ含有ペースト７ａが乾燥されることによって、ｎ型不純物拡散層上電極となる乾燥状態のｎ型層上電極７が形成される。Ａｇ含有ペースト７ａは、２５０℃で５分間乾燥される。(Electrode formation process)
In step 9, as shown in FIG. 10, the electrode is printed and dried by screen printing to form a dry electrode. First, an Ag-containing paste 7a, which is an electrode material paste containing Ag powder and glass frit, is applied onto the passivation film 6 on the n-type layer on the surface side of the semiconductor substrate 11 by screen printing. Thereafter, the Ag-containing paste 7a is dried, whereby the n-type upper layer electrode 7 in a dry state to be the n-type impurity diffusion layer upper electrode is formed. The Ag-containing paste 7a is dried at 250 ° C. for 5 minutes.

ここで、ｎ型層上電極７は、工程４の第１拡散工程で形成された幅１００μｍおよび幅１．２ｍｍの第１ｎ型不純物拡散層４の領域内に内包される位置に形成される。このため、ｎ型層上電極７は第１ｎ型不純物拡散層４上に位置合わせして形成される必要がある。本実施の形態１では、２段階の連続拡散工程である第１拡散工程と第２拡散工程とによる第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５の形成後にｎ型層上パッシベーション膜６が形成された半導体基板１１の表面側を、第１ｎ型不純物拡散層４を視覚化可能な専用のカメラで撮影する。これにより、第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とを識別する。このようにして第１ｎ型不純物拡散層４の領域の位置を認識してＡｇ含有ペースト７ａの印刷位置を決定することによって、Ａｇ含有ペースト７ａを第１ｎ型不純物拡散層４上に精度良く印刷することが可能となる。   Here, the n-type layer upper electrode 7 is formed at a position enclosed in the region of the first n-type impurity diffusion layer 4 having a width of 100 μm and a width of 1.2 mm formed in the first diffusion step of the step 4. For this reason, the n-type upper electrode 7 needs to be formed in alignment with the first n-type impurity diffusion layer 4. In the first embodiment, the passivation film on the n-type layer is formed after the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 are formed by the first diffusion process and the second diffusion process which are two-stage continuous diffusion processes. The surface side of the semiconductor substrate 11 on which the 6 is formed is photographed with a dedicated camera that can visualize the first n-type impurity diffusion layer 4. Thereby, the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 are identified. In this way, by recognizing the position of the region of the first n-type impurity diffusion layer 4 and determining the printing position of the Ag-containing paste 7a, the Ag-containing paste 7a is printed on the first n-type impurity diffusion layer 4 with high accuracy. It becomes possible.

つぎに、半導体基板１１の裏面の全面に、Ａｌ粉とガラスフリットとを含有する電極材料ペーストであるＡｌ含有ペースト１０ａが、スクリーン印刷によって塗布される。その後、Ａｌ含有ペースト１０ａが乾燥されることによって、ｐ型不純物拡散層上電極となる乾燥状態のｐ型層上電極１０が形成される。Ａｌ含有ペースト１０ａは、２５０℃で５分間乾燥される。   Next, an Al-containing paste 10a, which is an electrode material paste containing Al powder and glass frit, is applied to the entire back surface of the semiconductor substrate 11 by screen printing. Thereafter, the Al-containing paste 10a is dried, whereby the p-type layer upper electrode 10 in a dry state to be the p-type impurity diffusion layer upper electrode is formed. The Al-containing paste 10a is dried at 250 ° C. for 5 minutes.

（電極焼成工程）
工程１０では、半導体基板１１の受光面側および裏面側に印刷されて乾燥された電極材料ペーストが同時に焼成される。具体的には、半導体基板１１が焼成炉へ導入され、大気雰囲気中でピーク温度６００℃以上、９００℃以下程度の温度、たとえば８００℃で３秒の、短時間の熱処理が行われる。これにより、電極材料ペースト中の樹脂成分は消失する。そして、半導体基板１１の受光面側では、ｎ型層上電極７のＡｇペースト７ａに含有されるガラス材料が溶融してｎ型層上パッシベーション膜６を貫通している間に銀材料がｎ型不純物拡散層３のシリコンと接触し再凝固する。これにより、図１１に示すようにｎ型層上電極７としてのｎ型層上グリッド電極８およびｎ型層上バス電極９とが得られ、ｎ型層上電極７と半導体基板１１のシリコンとの電気的導通が確保される。 (Electrode firing process)
In step 10, the electrode material paste printed and dried on the light-receiving surface side and the back surface side of the semiconductor substrate 11 is fired simultaneously. Specifically, the semiconductor substrate 11 is introduced into a firing furnace, and a short-time heat treatment is performed in an air atmosphere at a peak temperature of about 600 ° C. to 900 ° C., for example, 800 ° C. for 3 seconds. Thereby, the resin component in the electrode material paste disappears. On the light receiving surface side of the semiconductor substrate 11, the silver material is n-type while the glass material contained in the Ag paste 7 a of the n-type layer upper electrode 7 is melted and penetrates the passivation film 6 on the n-type layer. It contacts with the silicon of the impurity diffusion layer 3 and resolidifies. As a result, as shown in FIG. 11, an n-type upper-layer grid electrode 8 and an n-type upper-layer bus electrode 9 as the n-type upper-layer electrode 7 are obtained. Is ensured.

また、半導体基板１１の裏面側では、ｐ型層上電極１０のＡｌ含有ペースト１０ａに含有されるガラス材料が溶融してシリコンと反応し再凝固する。これにより、図１１に示すようにｐ型層上電極１０が得られ、ｐ型層上電極１０と半導体基板１１のシリコンとの電気的導通が確保される。   On the back side of the semiconductor substrate 11, the glass material contained in the Al-containing paste 10a of the p-type upper electrode 10 melts and reacts with silicon to resolidify. As a result, the p-type layer upper electrode 10 is obtained as shown in FIG. 11, and electrical conduction between the p-type layer upper electrode 10 and the silicon of the semiconductor substrate 11 is ensured.

以上のような工程を実施することにより、図１から図３に示す本実施の形態１にかかる太陽電池セル１を作製することができる。なお、電極材料であるペーストの半導体基板１１への配置の順番を、受光面側と裏面側とで入れ替えてもよい。   By performing the steps as described above, the solar battery cell 1 according to the first embodiment shown in FIGS. 1 to 3 can be manufactured. In addition, the order of arrangement of the paste, which is an electrode material, on the semiconductor substrate 11 may be switched between the light receiving surface side and the back surface side.

上述した本実施の形態１にかかる太陽電池セル１の製造方法においては、ｐ型単結晶シリコン基板２にｎ型ドーパント含有ペースト２１が塗布され、ｎ型ドーパント含有ペースト２１以外にドーパントであるリンの拡散源がない状態で第１拡散工程が実施されることにより第１ｎ型不純物拡散層４が形成される。そして、第１拡散工程後、第１拡散工程が実施された熱拡散炉からｐ型単結晶シリコン基板２が取り出されることなく、リンの拡散源としてオキシ塩化リン（ＰＯＣｌ３）を用いた第２拡散工程が同じ熱拡散炉で実施されることにより第２ｎ型不純物拡散層５が形成される。すなわち、ｎ型ドーパント含有ペースト２１を用いた第１拡散工程とオキシ塩化リン（ＰＯＣｌ３）を用いた第２拡散工程との２段階の連続拡散工程が、ｐ型単結晶シリコン基板２が熱拡散炉から取り出されることなく実施される。In the manufacturing method of the solar cell 1 according to the first embodiment described above, the n-type dopant-containing paste 21 is applied to the p-type single crystal silicon substrate 2, and in addition to the n-type dopant-containing paste 21, phosphorus, which is a dopant, is applied. The first n-type impurity diffusion layer 4 is formed by performing the first diffusion step without the diffusion source. Then, after the first diffusion step, the p-type single crystal silicon substrate 2 is not taken out of the thermal diffusion furnace in which the first diffusion step is performed, and the second is performed using phosphorus oxychloride (POCl 3 ) as a phosphorus diffusion source. The second n-type impurity diffusion layer 5 is formed by performing the diffusion process in the same thermal diffusion furnace. That is, the two-stage continuous diffusion process of the first diffusion process using the n-type dopant-containing paste 21 and the second diffusion process using phosphorus oxychloride (POCl 3 ) is the thermal diffusion of the p-type single crystal silicon substrate 2. Performed without removal from the furnace.

これにより、効率的にリンの拡散処理を実施して、第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とを容易に作り分けて選択不純物拡散層構造を形成することができる。これにより、複雑な工程を複数実施することなく、選択不純物拡散層構造を有するｎ型不純物拡散層を容易に且つ低コストで形成することができる。   Thereby, the diffusion process of phosphorus can be efficiently performed, and the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 can be easily formed separately to form the selective impurity diffusion layer structure. Thereby, an n-type impurity diffusion layer having a selective impurity diffusion layer structure can be formed easily and at low cost without performing a plurality of complicated steps.

すなわち、上述した太陽電池セルの製造方法においては、電極の下部領域と、他の領域と、で異なる不純物濃度を有する選択不純物拡散層構造を形成する方法として、ｎ型の不純物を含んだｎ型ドーパント含有ペースト２１を用いた熱拡散を行う。この場合、ｐ型単結晶シリコン基板２における電極の下部領域にｎ型ドーパント含有ペースト２１を印刷して熱拡散工程を実施し、続いてオキシ塩化リン（ＰＯＣｌ３）による熱拡散工程を実施することで、電極の下部領域には高濃度のｎ型不純物拡散層を、他の領域には電極の下部領域よりも低濃度なｎ型不純物拡散層を形成することができる。That is, in the method for manufacturing a solar cell described above, as a method for forming a selective impurity diffusion layer structure having different impurity concentrations in the lower region of the electrode and other regions, an n-type impurity containing an n-type impurity is used. Thermal diffusion using the dopant-containing paste 21 is performed. In this case, the n-type dopant-containing paste 21 is printed on the lower region of the electrode in the p-type single crystal silicon substrate 2 and a thermal diffusion process is performed, followed by a thermal diffusion process using phosphorus oxychloride (POCl 3 ). Thus, a high-concentration n-type impurity diffusion layer can be formed in the lower region of the electrode, and an n-type impurity diffusion layer having a lower concentration than the lower region of the electrode can be formed in the other region.

上述したように、ｎ型ドーパント含有ペースト２１を使用することで選択不純物拡散層構造を有するｎ型不純物拡散層３を容易に且つ低コストで形成することができる。ここで、拡散工程において注意すべき事項に関して述べる。   As described above, by using the n-type dopant-containing paste 21, the n-type impurity diffusion layer 3 having a selective impurity diffusion layer structure can be easily formed at low cost. Here, matters to be noted in the diffusion process will be described.

第２拡散工程において、ｐ型単結晶シリコン基板２の受光面側について所望の受光面シート抵抗値を得るための拡散条件を調整する場合、以下の事項に留意する必要がある。すなわち、ｎ型ドーパント含有ペースト２１が印刷されたｐ型単結晶シリコン基板２に対してオキシ塩化リン（ＰＯＣｌ３）によるリンの拡散を行う場合には、温度、圧力、流量といった拡散条件を、ｎ型ドーパント含有ペースト２１が使用されないオキシ塩化リン（ＰＯＣｌ３）による拡散のみによりｐ型単結晶シリコン基板２にｎ型不純物拡散層３を形成する場合と同じにすると、第２ｎ型不純物拡散層５のｎ型不純物濃度が低くなり、ｎ型不純物拡散層３の形成後の受光面のシート抵抗は高くなる。In the second diffusion step, when adjusting the diffusion conditions for obtaining a desired light-receiving surface sheet resistance value on the light-receiving surface side of the p-type single crystal silicon substrate 2, it is necessary to pay attention to the following matters. That is, when phosphorus is diffused by phosphorus oxychloride (POCl 3 ) on the p-type single crystal silicon substrate 2 on which the n-type dopant-containing paste 21 is printed, the diffusion conditions such as temperature, pressure, and flow rate are set to n When the n-type impurity diffusion layer 3 is formed on the p-type single crystal silicon substrate 2 only by diffusion using phosphorus oxychloride (POCl 3 ) in which the type dopant containing paste 21 is not used, the second n-type impurity diffusion layer 5 The n-type impurity concentration is lowered, and the sheet resistance of the light receiving surface after the formation of the n-type impurity diffusion layer 3 is increased.

この理由は、第２拡散工程時に、ｐ型単結晶シリコン基板２に印刷されているｎ型ドーパント含有ペースト２１によりオキシ塩化リン（ＰＯＣｌ３）が消費されることである。したがって、第２拡散工程では、熱拡散炉に投入されたｐ型単結晶シリコン基板２の数量に比例した量のオキシ塩化リン（ＰＯＣｌ３）が消費されるので、第２拡散工程の拡散条件を調整する場合はこの点に留意する必要がある。The reason is that phosphorus oxychloride (POCl 3 ) is consumed by the n-type dopant-containing paste 21 printed on the p-type single crystal silicon substrate 2 during the second diffusion step. Therefore, in the second diffusion step, an amount of phosphorus oxychloride (POCl 3 ) proportional to the number of p-type single crystal silicon substrates 2 put in the thermal diffusion furnace is consumed, so that the diffusion conditions of the second diffusion step are This point needs to be noted when making adjustments.

このようにｎ型不純物拡散層３の形成後の受光面のシート抵抗が高くなることを防止する方法として、以下の方法が挙げられる。すなわち、シリコン基板にｎ型ドーパント含有ペースト２１が印刷されていない、オキシ塩化リン（ＰＯＣｌ３）のみによる拡散時と比べて、同じ処理数量当りのオキシ塩化リン（ＰＯＣｌ３）ガスの流量を増量する。As a method for preventing the sheet resistance of the light receiving surface after the formation of the n-type impurity diffusion layer 3 from increasing as described above, the following method can be cited. Ie, n-type dopant-containing paste 21 is not printed on the silicon substrate, as compared with the time of diffusion only by phosphorus oxychloride (POCl 3), phosphorus oxychloride per same processing quantity (POCl 3) to increase the flow rate of the gas .

図１３は、拡散工程時におけるオキシ塩化リン（ＰＯＣｌ３）ガスの流量によるｎ型不純物拡散層３の形成後のｐ型単結晶シリコン基板２の受光面のシート抵抗の変化を示す特性図である。図１３では、横軸は横長に設けられた熱拡散炉３１内におけるｐ型単結晶シリコン基板２の配置位置を示し、縦軸は拡散工程後のｐ型単結晶シリコン基板２の受光面のシート抵抗［Ω／ｓｑ．］を示す。図１４は、横長に設けられた熱拡散炉３１内におけるｐ型単結晶シリコン基板２上の測定位置を示す模式図である。図１４におけるｐ型単結晶シリコン基板２上の番号は、図１３における横軸の番号、すなわち測定位置に対応している。FIG. 13 is a characteristic diagram showing a change in sheet resistance of the light-receiving surface of the p-type single crystal silicon substrate 2 after the formation of the n-type impurity diffusion layer 3 due to the flow rate of phosphorus oxychloride (POCl 3 ) gas during the diffusion process. . In FIG. 13, the horizontal axis indicates the arrangement position of the p-type single crystal silicon substrate 2 in the heat diffusion furnace 31 provided horizontally, and the vertical axis indicates the sheet of the light receiving surface of the p-type single crystal silicon substrate 2 after the diffusion process. Resistance [Ω / sq. ] Is shown. FIG. 14 is a schematic diagram showing a measurement position on the p-type single crystal silicon substrate 2 in the heat diffusion furnace 31 provided in a horizontally long shape. The numbers on the p-type single crystal silicon substrate 2 in FIG. 14 correspond to the numbers on the horizontal axis in FIG. 13, that is, the measurement positions.

図１３における◇印は、ｎ型ドーパント含有ペースト２１が印刷されていないｐ型単結晶シリコン基板２に対して、オキシ塩化リン（ＰＯＣｌ３）のみによるリンの拡散を行ったサンプル１のデータを示している。図１３における△印は、ｎ型ドーパント含有ペースト２１が印刷されたｐ型単結晶シリコン基板２に対して、上記の第１拡散工程と第２拡散工程とによる２段階の連続拡散工程によりリンの拡散を行ったサンプル２のデータを示している。サンプル２の第２拡散工程におけるオキシ塩化リン（ＰＯＣｌ３）の流量はサンプル１の場合と同じである。図１３における○印は、ｎ型ドーパント含有ペースト２１が印刷されたｐ型単結晶シリコン基板２に対して、上記の第１拡散工程と第２拡散工程とによるリンの拡散を行ったサンプル３のデータを示している。サンプル３の第２拡散工程におけるオキシ塩化リン（ＰＯＣｌ３）の流量はサンプル１の場合よりも増量している。The mark ◇ in FIG. 13 indicates data of Sample 1 in which phosphorus is diffused only with phosphorus oxychloride (POCl 3 ) on the p-type single crystal silicon substrate 2 on which the n-type dopant-containing paste 21 is not printed. ing. In FIG. 13, Δ marks indicate that phosphorus is formed on the p-type single crystal silicon substrate 2 on which the n-type dopant-containing paste 21 is printed by the two-stage continuous diffusion process by the first diffusion process and the second diffusion process. Data of sample 2 subjected to diffusion is shown. The flow rate of phosphorus oxychloride (POCl 3 ) in the second diffusion step of sample 2 is the same as that of sample 1. The circles in FIG. 13 indicate the sample 3 in which phosphorus was diffused in the first diffusion step and the second diffusion step on the p-type single crystal silicon substrate 2 on which the n-type dopant-containing paste 21 was printed. Data are shown. The flow rate of phosphorus oxychloride (POCl 3 ) in the second diffusion step of sample 3 is larger than that in sample 1.

この熱拡散炉３１では、図１４における左端側から、ｐ型単結晶シリコン基板２にリンを拡散させるための拡散ガスであるオキシ塩化リン（ＰＯＣｌ３）ガスが導入され、熱拡散炉３１内を拡散ガスが流通して、右端側から排気される。ｐ型単結晶シリコン基板２は、板面を石英チューブの中心軸および拡散ガスの流通方向と平行にして、水平方向において既定の間隔を空けた状態で並べられた数十枚ずつを１セットとして、縦置きに配置されている。そして、複数のセットが熱拡散炉３１の延在方向に既定の間隔を空けて配置されている。なお、ここでは熱拡散炉３１内に数百枚のｐ型単結晶シリコン基板２が投入されて連続拡散が行われている。ただし、図示の関係上、図１３および図１４においては、熱拡散炉３１内における左端から７セット分のｐ型単結晶シリコン基板２について示している。In this thermal diffusion furnace 31, phosphorus oxychloride (POCl 3 ) gas, which is a diffusion gas for diffusing phosphorus into the p-type single crystal silicon substrate 2, is introduced from the left end side in FIG. The diffusion gas flows and is exhausted from the right end side. The p-type single crystal silicon substrate 2 has a plate surface parallel to the central axis of the quartz tube and the flow direction of the diffusion gas, and a set of several tens of substrates arranged in a horizontal direction with a predetermined interval. Are arranged vertically. A plurality of sets are arranged at predetermined intervals in the extending direction of the thermal diffusion furnace 31. Here, hundreds of p-type single crystal silicon substrates 2 are put into the thermal diffusion furnace 31 for continuous diffusion. However, for the purpose of illustration, in FIGS. 13 and 14, seven sets of p-type single crystal silicon substrates 2 from the left end in the thermal diffusion furnace 31 are shown.

ｐ型単結晶シリコン基板２を拡散ガスの流通方向と平行に並べることにより、ｐ型単結晶シリコン基板２の板面と垂直な方向において隣り合うｐ型単結晶シリコン基板２の間に拡散ガスが流れやすくなる、という効果がある。これにより、ｐ型単結晶シリコン基板２の板面を拡散ガスの流通方向と垂直方向にして既定の間隔を空けた状態で複数のｐ型単結晶シリコン基板２が並べられた場合よりも、効率良く且つ均一に、ｐ型単結晶シリコン基板２に拡散ガスを接触させることができ、ｐ型単結晶シリコン基板２毎のリンの拡散量のばらつきを抑制できる。   By arranging the p-type single crystal silicon substrate 2 in parallel with the flow direction of the diffusion gas, the diffusion gas is generated between adjacent p-type single crystal silicon substrates 2 in the direction perpendicular to the plate surface of the p-type single crystal silicon substrate 2. There is an effect that it becomes easy to flow. As a result, the efficiency is higher than when a plurality of p-type single crystal silicon substrates 2 are arranged in a state in which the plate surface of the p-type single crystal silicon substrate 2 is perpendicular to the flow direction of the diffusion gas and at a predetermined interval. The diffusion gas can be brought into contact with the p-type single crystal silicon substrate 2 in a good and uniform manner, and variations in the diffusion amount of phosphorus for each p-type single crystal silicon substrate 2 can be suppressed.

図１３からわかるように、第２拡散工程におけるオキシ塩化リン（ＰＯＣｌ３）の流量をサンプル１の場合と同じにして上記の第１拡散工程と第２拡散工程とによる２段階の連続拡散工程を行ったサンプル２の場合は、オキシ塩化リン（ＰＯＣｌ３）の流通方向に進むにしたがってｎ型不純物拡散層３の形成後のｐ型単結晶シリコン基板２の受光面のシート抵抗が高くなっている。これは、第２拡散工程時に、ｐ型単結晶シリコン基板２に印刷されているｎ型ドーパント含有ペースト２１によりオキシ塩化リン（ＰＯＣｌ３）が消費されていることに因る。As can be seen from FIG. 13, the flow rate of phosphorus oxychloride (POCl 3 ) in the second diffusion step is the same as that in the case of sample 1, and the two-stage continuous diffusion step by the first diffusion step and the second diffusion step is performed. In the case of the sample 2 performed, the sheet resistance of the light-receiving surface of the p-type single crystal silicon substrate 2 after the formation of the n-type impurity diffusion layer 3 increases as the flow direction of phosphorus oxychloride (POCl 3 ) increases. . This is because phosphorus oxychloride (POCl 3 ) is consumed by the n-type dopant-containing paste 21 printed on the p-type single crystal silicon substrate 2 during the second diffusion step.

一方、第２拡散工程におけるオキシ塩化リン（ＰＯＣｌ３）の流量をサンプル１の場合よりも増量して上記の第１拡散工程と第２拡散工程とによる２段階の連続拡散工程を行ったサンプル３の場合は、全てのｐ型単結晶シリコン基板２において受光面のシート抵抗にほとんど変化がなく、均一なシート抵抗値が得られている。したがって、２段階の連続拡散工程における第２拡散工程のオキシ塩化リン（ＰＯＣｌ３）ガスの流量を増量することにより、ｎ型不純物拡散層３の形成後の受光面のシート抵抗において、安定して均一性の高い値を得られる。On the other hand, Sample 3 in which the flow rate of phosphorus oxychloride (POCl 3 ) in the second diffusion step was increased from that in Sample 1 and the two-stage continuous diffusion step by the first diffusion step and the second diffusion step was performed. In this case, the sheet resistance of the light receiving surface hardly changes in all the p-type single crystal silicon substrates 2, and a uniform sheet resistance value is obtained. Therefore, by increasing the flow rate of the phosphorus oxychloride (POCl 3 ) gas in the second diffusion process in the two-stage continuous diffusion process, the sheet resistance on the light receiving surface after the formation of the n-type impurity diffusion layer 3 can be stabilized. A highly uniform value can be obtained.

このような第２拡散工程におけるオキシ塩化リン（ＰＯＣｌ３）ガスの流量の増量の例としては、ｎ型ドーパント含有ペースト２１が塗布されていないｐ型単結晶シリコン基板２に対するオキシ塩化リン（ＰＯＣｌ３）のみによる拡散条件である流量条件がＮ２：５．８ＳＬＭ、Ｏ２：０．９ＳＬＭ、ＰＯＣｌ３：１．５ＳＬＭであった場合には、ｎ型ドーパント含有ペースト２１が塗布されたｐ型単結晶シリコン基板２に対する第２拡散工程における拡散条件である流量条件をＮ２：５．８ＳＬＭ、Ｏ２：０．９ＳＬＭ、ＰＯＣｌ３：２．０ＳＬＭとすればよい。なお、ここでは、１００枚のｐ型単結晶シリコン基板２を一括して処理する場合のオキシ塩化リン（ＰＯＣｌ３）ガスの流量として示している。Examples of such increase of the flow rate of phosphorus oxychloride (POCl 3) gas in the second diffusion step, phosphorus oxychloride to the p-type single crystal silicon substrate 2 n-type dopant-containing paste 21 is not applied (POCl 3 ) Only when the flow rate condition is N 2 : 5.8 SLM, O 2 : 0.9 SLM, POCl 3 : 1.5 SLM, the p-type single layer coated with the n-type dopant-containing paste 21 is used. The flow rate conditions that are the diffusion conditions in the second diffusion step for the crystalline silicon substrate 2 may be N 2 : 5.8 SLM, O 2 : 0.9 SLM, POCl 3 : 2.0 SLM. Here, the flow rate of phosphorus oxychloride (POCl 3 ) gas in the case where 100 p-type single crystal silicon substrates 2 are collectively processed is shown.

つぎに、本実施の形態１において使用するｎ型ドーパント含有ペースト２１の印刷パターンに関して説明する。上述した太陽電池セルの製造方法によってｐ型単結晶シリコン基板２にｎ型不純物であるリンの拡散を行う場合、所望の濃度にｎ型不純物拡散層が形成されているかどうかを確認するために、ｎ型不純物拡散層のシート抵抗が測定される。一般的に、オキシ塩化リン（ＰＯＣｌ３）を使用した熱拡散では、石英製のチューブを用いて、１本のチューブに３００枚以上の基板を挿入した状態で処理が行われる。この際、基板のシート抵抗は、チューブの位置およびチューブ内における基板の位置に依らないことが望ましいが、実際には基板間および基板内においてシート抵抗のばらつきが発生する。シート抵抗のばらつきは、目標値にも依存するが、一例として目標値６０Ω／ｓｑ．に対して、基板間および基板内で±１０％程度が想定される。Next, a printing pattern of the n-type dopant-containing paste 21 used in the first embodiment will be described. When performing diffusion of phosphorus, which is an n-type impurity, in the p-type single crystal silicon substrate 2 by the solar cell manufacturing method described above, in order to confirm whether the n-type impurity diffusion layer is formed at a desired concentration, The sheet resistance of the n-type impurity diffusion layer is measured. In general, in thermal diffusion using phosphorus oxychloride (POCl 3 ), processing is performed using a quartz tube with 300 or more substrates inserted into one tube. At this time, it is desirable that the sheet resistance of the substrate does not depend on the position of the tube and the position of the substrate in the tube, but in reality, variation in sheet resistance occurs between the substrates and within the substrate. The variation in sheet resistance also depends on the target value, but as an example, the target value 60Ω / sq. On the other hand, about ± 10% is assumed between the substrates and within the substrates.

これまで太陽電池セルを生産する上で、電極の下部領域と、他の領域と、で不純物濃度に差を設けない、単一の不純物拡散層を有する構造の場合は、受光面の不純物拡散層の拡散条件の管理は、実際に太陽電池セルとなる任意の基板の受光面のシート抵抗を評価すればよかった。すなわち、電極の下部領域と、他の領域と、で不純物濃度に差を設けない、単一の不純物濃度を有するｎ型不純物拡散層の場合は、最終的に太陽電池セルになる基板に対して、基板のどの部分も、所望の設計値が得られているかどうかを確認することが可能であり、また、管理の対象とされている。   In the case of a structure having a single impurity diffusion layer that does not make a difference in impurity concentration between the lower region of the electrode and other regions in the production of solar cells so far, the impurity diffusion layer on the light receiving surface In order to manage the diffusion conditions, the sheet resistance of the light receiving surface of an arbitrary substrate that actually becomes a solar battery cell should be evaluated. That is, in the case of an n-type impurity diffusion layer having a single impurity concentration that does not make a difference in impurity concentration between the lower region of the electrode and other regions, the substrate that will eventually become a solar cell In any part of the substrate, it is possible to confirm whether or not a desired design value is obtained, and it is a management target.

一方、電極の下部領域と、他の領域と、で不純物濃度に差を設けたセレクティブな不純物拡散層構造を形成する場合、電極の下部領域と他の領域との両領域が所望のシート抵抗になっているかどうかを確認することは、最終的に太陽電池セルになる基板で評価することは構造上、困難となっている。現在の太陽電池セルおいては、グリッド電極幅が５０μｍとなっている場合、電極の下部領域の不純物拡散層の幅は１００μｍ未満が目標となってきている。   On the other hand, when forming a selective impurity diffusion layer structure in which the impurity concentration is different between the lower region of the electrode and the other region, both the lower region of the electrode and the other region have a desired sheet resistance. It is structurally difficult to confirm whether or not the evaluation is performed on a substrate that finally becomes a solar battery cell. In the current solar battery cell, when the grid electrode width is 50 μm, the target width of the impurity diffusion layer in the lower region of the electrode is less than 100 μm.

一般的に、シート抵抗は、４探針法を用いたシート抵抗測定機器により測定されている。一例として、４探針測定機器である株式会社国際電気エルテック社製ＶＲ−７０を用いることにより、４探針法により基板の受光面のシート抵抗を評価できる。４探針測定機器の４探針の構成は、１ｍｍ間隔で４本の探針が直線状に配列されているので、少なくとも４ｍｍ角以上の同一の仕様の不純物拡散層が必要である。ところが、現在の太陽電池セルにおける電極の下部領域の不純物拡散層のパターンは幅が１００μｍ程度である、一方、電極下部ではない他の領域の不純物濃度を変えた不純物拡散層の幅も２ｍｍ未満となっている。すなわち、幅方向において隣り合う、電極の下部領域の不純物拡散層のパターン間に形成された不純物拡散層も２ｍｍ未満となっている。   In general, the sheet resistance is measured by a sheet resistance measuring instrument using a four-probe method. As an example, the sheet resistance of the light-receiving surface of the substrate can be evaluated by the 4-probe method by using VR-70 manufactured by Kokusai Electric Eltech Co., Ltd., which is a 4-probe measuring instrument. The four-probe configuration of the four-probe measuring instrument requires that at least a 4 mm square or more impurity diffusion layer with the same specifications is required because four probes are linearly arranged at 1 mm intervals. However, the pattern of the impurity diffusion layer in the lower region of the electrode in the current solar cell has a width of about 100 μm, while the width of the impurity diffusion layer in which the impurity concentration in other regions other than the lower portion of the electrode is changed is less than 2 mm. It has become. That is, the impurity diffusion layer formed between the patterns of the impurity diffusion layer in the lower region of the electrode adjacent in the width direction is also less than 2 mm.

したがって、このようなセレクティブな不純物拡散層構造において、電極の下部領域と他の領域との各領域について拡散条件を導出しようとすると、最終的には太陽電池セルにはならない構造を有する、不純物拡散層の拡散条件を導出するための専用の基板を形成して評価する必要がある。以降、不純物拡散層の拡散条件を導出するための専用の基板を、をモニタウエハと呼称する。   Therefore, in such a selective impurity diffusion layer structure, when the diffusion condition is derived for each of the lower region of the electrode and other regions, the impurity diffusion has a structure that does not eventually become a solar cell. It is necessary to form and evaluate a dedicated substrate for deriving the layer diffusion conditions. Hereinafter, a dedicated substrate for deriving the diffusion conditions of the impurity diffusion layer is referred to as a monitor wafer.

モニタウエハは、不純物拡散層の拡散条件の導出に用いられるので、太陽電池セルの構造を模擬できると共にモニタウエハを熱拡散炉に挿入したことによって、最終的には太陽電池セルになる基板への熱拡散処理における影響を極力小さく留められることが好ましい。一方、最終的に太陽電池セルにはならない構造をあえて作製する必要があるので、モニタウエハの構造および作製工程が煩雑になることは好ましくない。   Since the monitor wafer is used for deriving the diffusion conditions of the impurity diffusion layer, the structure of the solar cell can be simulated, and the monitor wafer is inserted into the thermal diffusion furnace, so that the monitor wafer is finally applied to the substrate that becomes the solar cell. It is preferable that the influence in the thermal diffusion treatment can be kept as small as possible. On the other hand, since it is necessary to dare to produce a structure that does not eventually become a solar battery cell, it is not preferable that the structure of the monitor wafer and the production process become complicated.

以上のように、相対的に不純物濃度が高い電極の下部領域と、相対的に不純物濃度が低い他の領域とを有する構造を形成する場合、最終的に太陽電池セルになる基板とは別に、モニタウエハを準備する必要がある。なお、ここで示した、相対的に不純物濃度が高い電極の下部領域を形成する為のｎ型ドーパント含有ペーストを使用する場合は、ｎ型ドーパント含有ペーストの影響を考慮し、拡散時のＮ２あるいはＯ２の条件を設定している。As described above, when forming a structure having a lower region of an electrode having a relatively high impurity concentration and another region having a relatively low impurity concentration, apart from a substrate that eventually becomes a solar cell, It is necessary to prepare a monitor wafer. Note that shown here, if the relatively impurity concentration using an n-type dopant-containing paste for forming the lower region of the high electrode considers the influence of the n-type dopant-containing paste, during diffusion N 2 Alternatively, an O 2 condition is set.

図１５は、４探針測定機器の原理を示す模式図である。４探針測定機器は、１ｍｍ間隔で直線状に配置された４本の探針を有する。４探針測定機器によるシート抵抗の測定においては、探針をｐ型シリコン基板４１の表層に設けられたｎ型不純物拡散層４２に接触させる。探針をｎ型不純物拡散層４２に接触させた状態で、４本の探針のうち両端の２本の電流探針４３に印加電流源４５から電流を流し、４本の探針のうち中央の２本の電圧探針４４の電圧を電圧計４６で測定することで、シート抵抗を測定する。ｐｎ接合は逆方向には電流が流れないため、電流はｎ型不純物拡散層４２のみを流れるため、ｎ型不純物拡散層４２のみのシート抵抗を測定することができる。ｐ型シリコン基板４１の大きさの一例は、１５６ｍｍ角である。ｐ型シリコン基板４１の厚さの一例は、０．２ｍｍである。ｎ型不純物拡散層４２の厚さの一例は、０．３μｍである。   FIG. 15 is a schematic diagram showing the principle of the four-probe measuring instrument. The four-probe measuring instrument has four probes arranged linearly at 1 mm intervals. In the measurement of sheet resistance using a four-probe measuring instrument, the probe is brought into contact with the n-type impurity diffusion layer 42 provided on the surface layer of the p-type silicon substrate 41. With the probe in contact with the n-type impurity diffusion layer 42, current is supplied from the applied current source 45 to the two current probes 43 at both ends of the four probes, and the center of the four probes is centered. The sheet resistance is measured by measuring the voltage of the two voltage probes 44 with a voltmeter 46. Since no current flows in the reverse direction at the pn junction, the current flows only through the n-type impurity diffusion layer 42, so that the sheet resistance of only the n-type impurity diffusion layer 42 can be measured. An example of the size of the p-type silicon substrate 41 is 156 mm square. An example of the thickness of the p-type silicon substrate 41 is 0.2 mm. An example of the thickness of the n-type impurity diffusion layer 42 is 0.3 μm.

４探針測定機器の４探針は、上述したように４本の探針が１ｍｍ間隔で直線状に配列されている。したがって、４本の探針のうち一端の探針から他端の探針まで３ｍｍの間隔がある。このため、直線状に配列されている探針が面方向において回転方向にずれが生じた場合でも適切な測定を実現するためには、少なくとも４ｍｍ角四方の面積が必要となる。   As described above, the four probes of the four-probe measuring instrument have four probes arranged in a straight line at 1 mm intervals. Accordingly, there is an interval of 3 mm from the probe at one end to the probe at the other end of the four probes. For this reason, even when the probes arranged in a straight line are displaced in the rotational direction in the surface direction, an area of at least a 4 mm square is required in order to realize appropriate measurement.

しかしながら、１５６ｍｍ角の外形寸法を有し、１００本のグリッド電極が設けられた太陽電池セルでは、幅方向において隣り合う、グリッド電極の下部領域の不純物拡散層のパターン間の間隔は、１．５ｍｍ程度となる。また、グリッド電極の下部領域の不純物拡散層の幅は、１００μｍ程度である。   However, in a solar cell having an outer dimension of 156 mm square and provided with 100 grid electrodes, the interval between the patterns of the impurity diffusion layers in the lower region of the grid electrode adjacent in the width direction is 1.5 mm. It will be about. The width of the impurity diffusion layer in the lower region of the grid electrode is about 100 μm.

一般に、４探針測定機器において４本の探針が装着されているヘッドは、測定対象となる基板の板面に沿った外形寸法は、幅および奥行きともに数ｃｍ程度となっている。通常、４探針測定機器では、測定対象となる基板の面内における幾つかのポイントにヘッドが自動で移動してシート抵抗が測定される。しかしながら、数ｃｍ程度の外形寸法を有するヘッドは、幅が１．５ｍｍ程度の任意の所望の部分の測定には適していない。また、目視により測定対象部分とヘッドとの位置合わせを行う場合には、幅が１．５ｍｍ程度の任意の所望の部分にヘッドを下すことは困難である。したがって、４探針測定機器においては、幅が１．５ｍｍ程度の任意の所望の部分に探針を載せることは困難である。   In general, a head equipped with four probes in a four-probe measuring instrument has external dimensions along the plate surface of a substrate to be measured of both a width and a depth of about several centimeters. Normally, in the four-probe measuring instrument, the head automatically moves to several points in the plane of the substrate to be measured, and the sheet resistance is measured. However, a head having an external dimension of about several centimeters is not suitable for measuring any desired part having a width of about 1.5 mm. Moreover, when aligning a measurement object part and a head visually, it is difficult to drop the head to an arbitrary desired part having a width of about 1.5 mm. Therefore, in the four-probe measuring instrument, it is difficult to place the probe on any desired portion having a width of about 1.5 mm.

すなわち、ヘッドに装着された探針を幅が１．５ｍｍ程度の部分に載せて測定を行うことは、理論上は可能であるが、実際には位置決め精度の問題があり、測定が困難である。また、グリッド電極の下部領域の不純物拡散層の幅は１００μｍ程度であるため、測定できない。このため、４端子測定器を用いる場合、グリッド電極の下部領域の不純物拡散層、およびグリッド電極の下部領域の不純物拡散層のパターン間の不純物拡散層に対しては、太陽電池セルとなる基板を使用してのシート抵抗の評価では適切な評価ができない。すなわち、４探針法による測定を行う４端子測定器の原理上、測定のために必要な測定対象となるｎ型不純物拡散層のパターンのサイズは、１ｍｍ×４ｍｍとなる。   In other words, it is theoretically possible to perform measurement by placing the probe mounted on the head on a portion having a width of about 1.5 mm, but in reality, there is a problem of positioning accuracy and measurement is difficult. . Further, since the width of the impurity diffusion layer in the lower region of the grid electrode is about 100 μm, it cannot be measured. For this reason, when using a four-terminal measuring instrument, a substrate to be a solar cell is used for the impurity diffusion layer between the impurity diffusion layer in the lower region of the grid electrode and the pattern of the impurity diffusion layer in the lower region of the grid electrode. In the evaluation of the sheet resistance in use, an appropriate evaluation cannot be made. In other words, the size of the pattern of the n-type impurity diffusion layer to be a measurement target necessary for the measurement is 1 mm × 4 mm based on the principle of a four-terminal measuring instrument that performs measurement by the four-probe method.

このため、セレクティブな高濃度不純物層を形成する場合、第１ｎ型不純物拡散層４におけるグリッド電極部の領域の幅、すなわちｎ型層上グリッド電極８が形成される領域の幅を１００μｍとする場合、最終的に太陽電池セル１になる基板で評価することはシート抵抗を測定する機器の機構上、困難である。   For this reason, when a selective high-concentration impurity layer is formed, the width of the region of the grid electrode portion in the first n-type impurity diffusion layer 4, that is, the width of the region where the n-type upper grid electrode 8 is formed is 100 μm. It is difficult to evaluate with the substrate which finally becomes the solar battery cell 1 due to the mechanism of the device for measuring the sheet resistance.

第１ｎ型不純物拡散層４のシート抵抗を検討する場合、第１ｎ型不純物拡散層４のシート抵抗を確認するための何らかの構造を形成する必要がある。概念的には、単純に第１ｎ型不純物拡散層４のシート抵抗だけを把握しようと思えば、一例として図１６に示すように、ｐ型単結晶シリコン基板２の受光面の全面が、ｎ型ドーパント含有ペースト２１が塗布されたｎ型ドーパント含有ペーストの塗布領域５１とされた単純なｎ型ドーパント含有ペースト２１の塗布パターンが考えられる。この場合は、ｐ型単結晶シリコン基板２の受光面の全面に第１ｎ型不純物拡散層４が形成される。図１６は、本発明の実施の形態１にかかる第１ｎ型不純物拡散層４のシート抵抗を確認するための、ｎ型ドーパント含有ペースト２１の塗布パターンの一例を示す模式図である。   When examining the sheet resistance of the first n-type impurity diffusion layer 4, it is necessary to form some structure for confirming the sheet resistance of the first n-type impurity diffusion layer 4. Conceptually, if only the sheet resistance of the first n-type impurity diffusion layer 4 is to be grasped, as shown in FIG. 16 as an example, the entire light receiving surface of the p-type single crystal silicon substrate 2 is n-type. A simple application pattern of the n-type dopant-containing paste 21 that is the application region 51 of the n-type dopant-containing paste to which the dopant-containing paste 21 is applied can be considered. In this case, the first n-type impurity diffusion layer 4 is formed on the entire light receiving surface of the p-type single crystal silicon substrate 2. FIG. 16 is a schematic diagram showing an example of a coating pattern of the n-type dopant-containing paste 21 for confirming the sheet resistance of the first n-type impurity diffusion layer 4 according to the first embodiment of the present invention.

さらに、第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とを同時に同一のｐ型単結晶シリコン基板２で評価しようと考えた場合、一例として図１７に示すようにｎ型ドーパント含有ペーストの塗布領域５１と、ｎ型ドーパント含有ペースト２１が塗布されていないｎ型ドーパント含有ペーストの非塗布領域５２とがｐ型単結晶シリコン基板２の面内において同等の頻度で配置された、ｎ型ドーパント含有ペーストの塗布領域５１と、ｎ型ドーパント含有ペーストの非塗布領域５２とが千鳥柄となるパターンが考えられる。この場合は、ｎ型ドーパント含有ペースト２１が塗布されて形成された第１ｎ型不純物拡散層４の領域と、ｎ型ドーパント含有ペースト２１が塗布されずに形成された第２ｎ型不純物拡散層５の領域とが千鳥柄となる。図１７は、本発明の実施の形態１にかかる第１ｎ型不純物拡散層４のシート抵抗を確認するための、ｎ型ドーパント含有ペースト２１の塗布パターンの一例を示す模式図である。   Furthermore, when the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 are to be evaluated simultaneously on the same p-type single crystal silicon substrate 2, an n-type dopant-containing paste is shown as an example in FIG. The n-type coated region 51 and the non-coated region 52 of the n-type dopant-containing paste to which the n-type dopant-containing paste 21 is not applied are arranged at the same frequency in the plane of the p-type single crystal silicon substrate 2. A pattern in which the application region 51 of the dopant-containing paste and the non-application region 52 of the n-type dopant-containing paste have a staggered pattern is conceivable. In this case, the region of the first n-type impurity diffusion layer 4 formed by applying the n-type dopant-containing paste 21 and the second n-type impurity diffusion layer 5 formed without applying the n-type dopant-containing paste 21 are used. The area is a staggered pattern. FIG. 17 is a schematic diagram illustrating an example of a coating pattern of the n-type dopant-containing paste 21 for confirming the sheet resistance of the first n-type impurity diffusion layer 4 according to the first embodiment of the present invention.

しかしながら、上述のように第２拡散工程時に、ｐ型単結晶シリコン基板２に印刷されているｎ型ドーパント含有ペースト２１によりオキシ塩化リン（ＰＯＣｌ３）が消費される。ｎ型ドーパント含有ペースト２１の塗布量によって、オキシ塩化リン（ＰＯＣｌ３）の消費量が変化するので、太陽電池セルの製造条件で消費されるオキシ塩化リン（ＰＯＣｌ３）の消費量を再現した状態でモニタウエハへのリンの拡散を行う必要がある。 However, as described above, phosphorus oxychloride (POCl 3 ) is consumed by the n-type dopant-containing paste 21 printed on the p-type single crystal silicon substrate 2 during the second diffusion step. The amount of phosphorus oxychloride (POCl 3 ) consumed varies depending on the amount of n-type dopant-containing paste 21 applied, so that the state of reproduction of the amount of phosphorus oxychloride (POCl 3 ) consumed under the manufacturing conditions for solar cells is reproduced. Therefore, it is necessary to diffuse phosphorus to the monitor wafer .

すなわち、太陽電池セルの製造時の拡散工程では、オキシ塩化リン（ＰＯＣｌ３）がｎ型ドーパント含有ペースト２１に消費されながらｐ型単結晶シリコン基板２間を流れる。このため、太陽電池セルの製造時において、太陽電池セル用のｐ型単結晶シリコン基板２の表面付近の拡散ガスのオキシ塩化リン（ＰＯＣｌ３）の濃度は、元の拡散ガスに含まれているオキシ塩化リン（ＰＯＣｌ３）の濃度よりも低くなる。そして、該オキシ塩化リン（ＰＯＣｌ３）の濃度が低下した拡散ガスで、グリッド電極の下部領域の不純物拡散層のパターン間に不純物であるリンが拡散される。That is, in the diffusion process at the time of manufacturing the solar cell, phosphorus oxychloride (POCl 3 ) flows between the p-type single crystal silicon substrates 2 while being consumed by the n-type dopant-containing paste 21. For this reason, the concentration of phosphorus oxychloride (POCl 3 ) in the diffusion gas in the vicinity of the surface of the p-type single crystal silicon substrate 2 for solar cells is included in the original diffusion gas when the solar cells are manufactured. It becomes lower than the concentration of phosphorus oxychloride (POCl 3 ). Then, phosphorus, which is an impurity, is diffused between the patterns of the impurity diffusion layer in the lower region of the grid electrode with the diffusion gas in which the concentration of the phosphorus oxychloride (POCl 3 ) is reduced.

したがって、評価用のモニタウエハでも、太陽電池セル用のｐ型単結晶シリコン基板２と同じように、オキシ塩化リン（ＰＯＣｌ３）の濃度が低下した拡散ガスを再現した状態でリンを拡散した場合の不純物濃度を評価する必要がある。太陽電池セルの製造条件において消費されるオキシ塩化リン（ＰＯＣｌ３）の消費量に対して、オキシ塩化リン（ＰＯＣｌ３）の消費量が多くなっても、またオキシ塩化リン（ＰＯＣｌ３）の消費量が少なくなっても、太陽電池セルの不純物拡散層におけるリンの拡散濃度と、モニタウエハの不純物拡散層におけるリンの拡散濃度と、において差異が発生する。Therefore, in the case of the monitor wafer for evaluation, as in the case of the p-type single crystal silicon substrate 2 for solar cells, when phosphorus is diffused in a state where the diffusion gas in which the concentration of phosphorus oxychloride (POCl 3 ) is reduced is reproduced. It is necessary to evaluate the impurity concentration. Relative consumption of phosphorus oxychloride to be consumed in the production conditions of the solar cell (POCl 3), the consumption of phosphorus oxychloride even when many consumption (POCl 3), also phosphorus oxychloride (POCl 3) Even if the amount is reduced, there is a difference between the phosphorus diffusion concentration in the impurity diffusion layer of the solar battery cell and the phosphorus diffusion concentration in the impurity diffusion layer of the monitor wafer.

この場合、ｎ型ドーパント含有ペースト２１の塗布パターンに要求される事項としては、ｎ型ドーパント含有ペースト２１の塗布量を極力、太陽電池セル製造時の塗布量と等しくし、第１ｎ型不純物拡散層４の領域と第２ｎ型不純物拡散層５の領域とのシート抵抗が同一基板内で測定でき、さらに一般的なシート抵抗測定機器での測定を可能であることである。このためには、太陽電池セルの構造に類似した構造のモニタウエハ６１を用いる必要がある。   In this case, as a matter required for the coating pattern of the n-type dopant-containing paste 21, the coating amount of the n-type dopant-containing paste 21 is set to be equal to the coating amount at the time of manufacturing the solar battery cell as much as possible. The sheet resistance of the region 4 and the region of the second n-type impurity diffusion layer 5 can be measured in the same substrate, and can be measured by a general sheet resistance measuring device. For this purpose, it is necessary to use a monitor wafer 61 having a structure similar to that of the solar battery cell.

そして、モニタウエハ６１は、通常の太陽電池セルの製造と近い条件で、好ましくは同じ条件で作成される。図１８は、本発明の実施の形態１において熱拡散炉３１を用いて太陽電池セルの製造とモニタウエハの作成とを同時に実施する場合における、熱拡散炉３１内における左から２セット分の処理基板を上から見た模式図である。各々のセットでは、水平方向に３ｍｍの間隔を空けて４１枚の処理基板が配置される。モニタウエハの作成においては、太陽電池セルの製造用のｐ型単結晶シリコン基板２と同じ条件のｐ型単結晶シリコン基板２が用いられる。図１８においては、モニタウエハの作成用のｐ型単結晶シリコン基板２もモニタウエハ６１と記載することで、太陽電池セルの製造用のｐ型単結晶シリコン基板２と、モニタウエハの作成用のｐ型単結晶シリコン基板２とを区別している。   And the monitor wafer 61 is produced on the conditions close | similar to manufacture of a normal photovoltaic cell, Preferably on the same conditions. FIG. 18 shows two sets of processing from the left in the thermal diffusion furnace 31 in the case where the solar cell manufacturing and the production of the monitor wafer are simultaneously performed using the thermal diffusion furnace 31 in the first embodiment of the present invention. It is the schematic diagram which looked at the board | substrate from the top. In each set, 41 processing substrates are arranged at an interval of 3 mm in the horizontal direction. In the production of the monitor wafer, the p-type single crystal silicon substrate 2 under the same conditions as the p-type single crystal silicon substrate 2 for manufacturing solar cells is used. In FIG. 18, the p-type single crystal silicon substrate 2 for producing the monitor wafer is also referred to as the monitor wafer 61, so that the p-type single crystal silicon substrate 2 for producing the solar cell and the monitor wafer are produced. It is distinguished from the p-type single crystal silicon substrate 2.

不純物拡散層におけるリンの拡散濃度を評価しない通常の太陽電池セルの製造時には、熱拡散炉３１内における全ての位置に太陽電池セル用のｐ型単結晶シリコン基板２が配置される。本実施の形態１における太陽電池セルの評価方法では、不純物拡散層におけるリンの拡散濃度を評価するために、各々のセットの内、処理基板が配列された配列方向における、すなわち処理基板の板面に垂直な方向における、両端部、中央部、および両端部から１０枚毎にモニタウエハ６１が配置される。すなわち、各セットにおいて、配列方向の一端側から１番目、１１番目、２１番目、３１番目および４１番目にモニタウエハ６１が配置される。これ以外の箇所には、太陽電池セル用のｐ型単結晶シリコン基板２が配置される。図１８において左側に記載された数字は、各セットの処理基板の、配列方向の一端側からの順番を示している。   At the time of manufacturing a normal solar cell in which the diffusion concentration of phosphorus in the impurity diffusion layer is not evaluated, the p-type single crystal silicon substrate 2 for the solar cell is disposed at all positions in the thermal diffusion furnace 31. In the solar cell evaluation method according to the first embodiment, in order to evaluate the diffusion concentration of phosphorus in the impurity diffusion layer, in each set, in the arrangement direction in which the treatment substrates are arranged, that is, the plate surface of the treatment substrate The monitor wafers 61 are arranged every ten sheets from both ends, the center, and both ends in the direction perpendicular to. That is, in each set, the monitor wafers 61 are arranged at the first, eleventh, twenty-first, thirty-first and forty-first positions from one end side in the arrangement direction. The p-type single crystal silicon substrate 2 for solar cells is disposed at other locations. The numbers shown on the left side in FIG. 18 indicate the order of each set of processing substrates from one end side in the arrangement direction.

拡散条件によっては、各セットのうち、配列方向における両端部の処理基板と中央部の処理基板とにおいて不純物拡散層におけるリンの拡散濃度に差異が発生する場合がある。一例として、配列方向における中央部には拡散ガスが流れにくいので、中央部の処理基板の不純物拡散層におけるリンの拡散濃度が、配列方向における他の箇所の処理基板の不純物拡散層におけるリンの拡散濃度に比べて、低下する場合がある。また、拡散ガスの流通方向における上流側のセットと下流側のセットとを比較すると、下流側のセットの処理基板の不純物拡散層におけるリンの拡散濃度が、上流側のセットの処理基板の不純物拡散層におけるリンの拡散濃度に比べて、低下する場合がある。このような不純物拡散層におけるリンの拡散濃度のばらつきを減らし、不純物拡散層におけるリンの拡散濃度を、均一で適切な拡散濃度で製造することが求められる。このためには、各セットで、両端部、中央部、中間部にモニタウエハを配置して評価することが好ましい。   Depending on the diffusion conditions, there may be a difference in the phosphorus diffusion concentration in the impurity diffusion layer between the processing substrate at both ends in the arrangement direction and the processing substrate at the center in each set. As an example, since the diffusion gas hardly flows in the central portion in the arrangement direction, the phosphorus diffusion concentration in the impurity diffusion layer of the processing substrate in the central portion is determined so that the diffusion of phosphorus in the impurity diffusion layer of the processing substrate in other locations in the arrangement direction. It may decrease compared to the concentration. Further, when comparing the upstream set and the downstream set in the flow direction of the diffusion gas, the diffusion concentration of phosphorus in the impurity diffusion layer of the processing substrate in the downstream set indicates that the impurity diffusion in the processing substrate in the upstream set It may be lower than the diffusion concentration of phosphorus in the layer. It is required to reduce the dispersion of the phosphorus diffusion concentration in the impurity diffusion layer and to manufacture the phosphorus diffusion concentration in the impurity diffusion layer with a uniform and appropriate diffusion concentration. For this purpose, it is preferable to evaluate by placing monitor wafers at both ends, the center, and the middle in each set.

一方で、配列方向におけるモニタウエハ６１が配置されていない箇所には太陽電池セル用のｐ型単結晶シリコン基板２を配置することで、通常の太陽電池セル製造時に近い条件を再現するとともに、太陽電池セルの製造とモニタウエハ６１の作成とを同時に実施することができる。 On the other hand, the portion where the monitor wafer 61 is not disposed in the arrangement direction by arranging the p-type single crystal silicon substrate 2 of solar cell, in together when reproducing conditions close to normal solar cell manufacturing, The manufacture of the solar battery cell and the creation of the monitor wafer 61 can be performed simultaneously.

以上の様な仕様を満たす太陽電池セルの評価用基板であるモニタウエハの構造として、発明者は図１９から図２１に示す構造を見出した。図１９は、本発明の実施の形態１にかかるモニタウエハの不純物拡散層のパターンの概略図である。図２０は、本発明の実施の形態１にかかるモニタウエハにおける第１ｎ型不純物拡散層測定領域６２の周辺の要部断面図である。図２１は、本発明の実施の形態１にかかるモニタウエハにおける第２ｎ型不純物拡散層測定領域６３の周辺の要部断面図である。   The inventors have found the structure shown in FIGS. 19 to 21 as the structure of a monitor wafer that is a substrate for evaluation of a solar battery cell that satisfies the above specifications. FIG. 19 is a schematic diagram of the pattern of the impurity diffusion layer of the monitor wafer according to the first embodiment of the present invention. FIG. 20 is a main-portion cross-sectional view of the periphery of the first n-type impurity diffusion layer measurement region 62 in the monitor wafer according to the first embodiment of the present invention. FIG. 21 is a cross-sectional view of a principal part around the second n-type impurity diffusion layer measurement region 63 in the monitor wafer according to the first embodiment of the present invention.

本実施の形態１にかかるモニタウエハ６１は、太陽電池セル１のｎ型不純物拡散層３を模擬した構造を有し、評価対象となる太陽電池セル１と同様に、ｐ型単結晶シリコン基板２の一面にｎ型不純物拡散層３を有する。なお、評価対象となる太陽電池セル１を模擬したｎ型不純物拡散層についても、太陽電池セル１と同じ符号を付す。すなわち、モニタウエハ６１は、第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とを有する。また、モニタウエハ６１は、第１ｎ型不純物拡散層４と同様にｎ型ドーパント含有ペースト２１が印刷されて形成された第１不純物濃度測定領域である第１ｎ型不純物拡散層測定領域６２と、第２ｎ型不純物拡散層５と同様にオキシ塩化リン（ＰＯＣｌ３）のみによる拡散により形成された第２不純物濃度測定領域である第２ｎ型不純物拡散層測定領域６３と、をｐ型単結晶シリコン基板２の一面に有する。The monitor wafer 61 according to the first embodiment has a structure simulating the n-type impurity diffusion layer 3 of the solar battery cell 1 and, like the solar battery cell 1 to be evaluated, the p-type single crystal silicon substrate 2. N-type impurity diffusion layer 3 is provided on one surface. In addition, the same code | symbol as the photovoltaic cell 1 is attached | subjected also about the n-type impurity diffusion layer which simulated the photovoltaic cell 1 used as evaluation object. That is, the monitor wafer 61 has the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5. The monitor wafer 61 includes a first n-type impurity diffusion layer measurement region 62, which is a first impurity concentration measurement region formed by printing the n-type dopant-containing paste 21 in the same manner as the first n-type impurity diffusion layer 4, and Similarly to the 2n-type impurity diffusion layer 5, the second n-type impurity diffusion layer measurement region 63, which is a second impurity concentration measurement region formed by diffusion using only phosphorus oxychloride (POCl 3 ), is used as the p-type single crystal silicon substrate 2 On one side.

第１ｎ型不純物拡散層測定領域６２は、シート抵抗を４探針測定機器により測定するための不純物拡散層である。第１ｎ型不純物拡散層測定領域６２は、第１ｎ型不純物拡散層４のうち太陽電池セル１のｎ型層上グリッド電極８の下部に対応する細長形状の第１ｎ型不純物拡散層４であるグリッド不純物領域が、他のグリッド不純物領域と隣り合う間隔以上の大きさを有する。これにより、測定領域を大きく確保でき、グリッド不純物領域が細線化された場合でも４探針測定機器による測定が容易になる。   The first n-type impurity diffusion layer measurement region 62 is an impurity diffusion layer for measuring sheet resistance with a four-probe measurement instrument. The first n-type impurity diffusion layer measurement region 62 is a grid which is an elongated first n-type impurity diffusion layer 4 corresponding to the lower part of the grid electrode 8 on the n-type layer of the solar battery cell 1 in the first n-type impurity diffusion layer 4. The impurity region has a size equal to or larger than the interval adjacent to another grid impurity region. As a result, a large measurement region can be secured, and measurement with a four-probe measuring instrument is facilitated even when the grid impurity region is thinned.

第１ｎ型不純物拡散層測定領域６２は、評価対象となる太陽電池セル１の第１ｎ型不純物拡散層４と同一工程において、同じｎ型ドーパント含有ペースト２１を用いて、同じ条件で形成されているため、第１ｎ型不純物拡散層４と同等の深さおよびｎ型不純物濃度を有し、第１の不純物濃度でｎ型の不純物を有する。したがって、第１ｎ型不純物拡散層測定領域６２のシート抵抗を測定することにより、太陽電池セル１の第１ｎ型不純物拡散層４のシート抵抗を確認することができる。そして、第１ｎ型不純物拡散層４のシート抵抗を確認することにより、太陽電池セル１の第１ｎ型不純物拡散層４のｎ型不純物濃度を推定することができる。   The first n-type impurity diffusion layer measurement region 62 is formed under the same conditions using the same n-type dopant-containing paste 21 in the same process as the first n-type impurity diffusion layer 4 of the solar battery cell 1 to be evaluated. Therefore, it has the same depth and n-type impurity concentration as the first n-type impurity diffusion layer 4, and has n-type impurities at the first impurity concentration. Therefore, the sheet resistance of the first n-type impurity diffusion layer 4 of the solar battery cell 1 can be confirmed by measuring the sheet resistance of the first n-type impurity diffusion layer measurement region 62. Then, by confirming the sheet resistance of the first n-type impurity diffusion layer 4, the n-type impurity concentration of the first n-type impurity diffusion layer 4 of the solar battery cell 1 can be estimated.

第１ｎ型不純物拡散層４と同様にｎ型ドーパント含有ペースト２１が印刷されて形成された第１ｎ型不純物拡散層測定領域６２は、シート抵抗が２０Ω／ｓｑ．程度となるので現在のｎ型層上電極７に用いられる一般的なｎ型層のシート抵抗である７０Ω／ｓｑ．程度と比較すると大きな差を有していることもあり、ｐ型単結晶シリコン基板２における第１ｎ型不純物拡散層４のｎ型不純物濃度の面内の分布状況を最低限の個数で把握できるように４点に配置されている。なお、第１ｎ型不純物拡散層測定領域６２は、４点以上に配置されればよく、第１ｎ型不純物拡散層４のｎ型不純物濃度の面内の分布状況を把握できるように、ｐ型単結晶シリコン基板２の面内を左右均等に分割する中心線に対して対象となる位置に配置されることが好ましい。   Similar to the first n-type impurity diffusion layer 4, the first n-type impurity diffusion layer measurement region 62 formed by printing the n-type dopant-containing paste 21 has a sheet resistance of 20Ω / sq. Therefore, the sheet resistance of a general n-type layer used for the current n-type upper electrode 7 is 70 Ω / sq. Since there is a large difference compared to the degree, the in-plane distribution state of the n-type impurity concentration of the first n-type impurity diffusion layer 4 in the p-type single crystal silicon substrate 2 can be grasped with a minimum number. Are arranged at four points. The first n-type impurity diffusion layer measurement regions 62 need only be arranged at four or more points, and the p-type single diffusion region 4 can be grasped in the in-plane distribution state of the n-type impurity concentration of the first n-type impurity diffusion layer 4. It is preferable that the crystal silicon substrate 2 be disposed at a target position with respect to a center line that equally divides the plane of the crystal silicon substrate 2 in the left-right direction.

以上のように、第１ｎ型不純物拡散層４のシート抵抗が、太陽電池セルのｎ型不純物拡散層としては低い値である２０Ω／ｓｑ．程度となる場合には、第１ｎ型不純物拡散層測定領域６２のシート抵抗も、同じく２０Ω／ｓｑ．程度となる。この場合には、拡散設備の石英チューブ内におけるｐ型単結晶シリコン基板２の面内の位置に対する依存性およびｐ型単結晶シリコン基板２の面内におけるシート抵抗の均一性を考慮した場合においても、ｐ型単結晶シリコン基板２の面内における第１ｎ型不純物拡散層測定領域６２のシート抵抗の測定箇所が４点程度あれば、第１ｎ型不純物拡散層４のシート抵抗の確認には十分である。   As described above, the sheet resistance of the first n-type impurity diffusion layer 4 is 20Ω / sq. Which is a low value as the n-type impurity diffusion layer of the solar battery cell. The sheet resistance of the first n-type impurity diffusion layer measurement region 62 is also 20 Ω / sq. It will be about. In this case, even when the dependence on the position in the plane of the p-type single crystal silicon substrate 2 in the quartz tube of the diffusion equipment and the uniformity of the sheet resistance in the plane of the p-type single crystal silicon substrate 2 are taken into account. If the number of sheet resistance measurement points of the first n-type impurity diffusion layer measurement region 62 in the plane of the p-type single crystal silicon substrate 2 is about four, it is sufficient for confirming the sheet resistance of the first n-type impurity diffusion layer 4. is there.

また、第１ｎ型不純物拡散層測定領域６２のシート抵抗は２０Ω／ｓｑ．程度であるため、ｐ型単結晶シリコン基板２の面内において第１ｎ型不純物拡散層測定領域６２のシート抵抗にばらつきが生じた場合でも、シート抵抗が７０Ω／ｓｑ．程度である場合と比べてシート抵抗のばらつきは小さい。このため、ｐ型単結晶シリコン基板２の面内における第１ｎ型不純物拡散層測定領域６２のシート抵抗のばらつきを考慮した場合においても、ｐ型単結晶シリコン基板２の面内における第１ｎ型不純物拡散層測定領域６２のシート抵抗の測定箇所が４点程度あれば、第１ｎ型不純物拡散層４のシート抵抗の確認には十分である。   The sheet resistance of the first n-type impurity diffusion layer measurement region 62 is 20 Ω / sq. Therefore, even when the sheet resistance of the first n-type impurity diffusion layer measurement region 62 varies in the plane of the p-type single crystal silicon substrate 2, the sheet resistance is 70Ω / sq. The variation in sheet resistance is small compared to the case of the degree. Therefore, even when the variation in sheet resistance of the first n-type impurity diffusion layer measurement region 62 in the plane of the p-type single crystal silicon substrate 2 is taken into consideration, the first n-type impurity in the plane of the p-type single crystal silicon substrate 2 is taken into account. If the number of measurement points of the sheet resistance in the diffusion layer measurement region 62 is about four, it is sufficient for confirming the sheet resistance of the first n-type impurity diffusion layer 4.

そして、更にｐ型単結晶シリコン基板２の面内における中央の１点を、第１ｎ型不純物拡散層測定領域６２のシート抵抗の測定箇所に加えることで、太陽電池セル１の第１ｎ型不純物拡散層４のシート抵抗の確認により適したモニタウエハ６１の構造を実現できる。   Further, by adding one central point in the plane of the p-type single crystal silicon substrate 2 to the sheet resistance measurement portion of the first n-type impurity diffusion layer measurement region 62, the first n-type impurity diffusion of the solar battery cell 1 is performed. The structure of the monitor wafer 61 more suitable for checking the sheet resistance of the layer 4 can be realized.

第２ｎ型不純物拡散層測定領域６３は、シート抵抗を４探針測定機器により測定するための不純物拡散層である。第２ｎ型不純物拡散層測定領域６３は、第１ｎ型不純物拡散層４のうち太陽電池セル１のｎ型層上グリッド電極８の下部に対応する細長形状の第１ｎ型不純物拡散層４であるグリッド不純物領域が、他のグリッド不純物領域と隣り合う間隔以上の大きさを有する。これにより、測定領域を大きく確保でき、グリッド不純物領域が細線化された場合でも４探針測定機器による測定が容易になる。   The second n-type impurity diffusion layer measurement region 63 is an impurity diffusion layer for measuring sheet resistance with a four-probe measurement instrument. The second n-type impurity diffusion layer measurement region 63 is a grid which is an elongated first n-type impurity diffusion layer 4 corresponding to the lower part of the grid electrode 8 on the n-type layer of the solar cell 1 in the first n-type impurity diffusion layer 4. The impurity region has a size equal to or larger than the interval adjacent to another grid impurity region. As a result, a large measurement region can be secured, and measurement with a four-probe measuring instrument is facilitated even when the grid impurity region is thinned.

第２ｎ型不純物拡散層測定領域６３は、評価対象となる太陽電池セル１の第２ｎ型不純物拡散層５と同一工程において同じ条件で形成されているため、第２ｎ型不純物拡散層５と同等の深さおよびｎ型不純物濃度を有し、第２の不純物濃度でｎ型の不純物層を有する。したがって、第２ｎ型不純物拡散層測定領域６３のシート抵抗を測定することにより、太陽電池セル１の第２ｎ型不純物拡散層５のシート抵抗を確認することができる。そして、第２ｎ型不純物拡散層５のシート抵抗を確認することにより、太陽電池セル１の第２ｎ型不純物拡散層５のｎ型不純物濃度を推定することができる。   Since the second n-type impurity diffusion layer measurement region 63 is formed under the same conditions in the same process as the second n-type impurity diffusion layer 5 of the solar battery cell 1 to be evaluated, it is equivalent to the second n-type impurity diffusion layer 5. It has depth and n-type impurity concentration, and has an n-type impurity layer at the second impurity concentration. Therefore, the sheet resistance of the second n-type impurity diffusion layer 5 of the solar battery cell 1 can be confirmed by measuring the sheet resistance of the second n-type impurity diffusion layer measurement region 63. Then, by confirming the sheet resistance of the second n-type impurity diffusion layer 5, the n-type impurity concentration of the second n-type impurity diffusion layer 5 of the solar battery cell 1 can be estimated.

一方、第２ｎ型不純物拡散層５と同様にオキシ塩化リン（ＰＯＣｌ３）のみによる拡散により形成された第２ｎ型不純物拡散層測定領域６３は、第２ｎ型不純物拡散層５と同様に、一般的な単一濃度のｎ型不純物拡散層のシート抵抗である７０Ω／ｓｑ．程度の場合よりも高い、９０Ω／ｓｑ．程度以上のシート抵抗となる。このため、第２ｎ型不純物拡散層測定領域６３のｐ型単結晶シリコン基板２の面内の分布は、一般的な単一濃度のｎ型不純物拡散層のシート抵抗である７０Ω／ｓｑ．の場合よりも均一性は低下するので、ｐ型単結晶シリコン基板２における第２ｎ型不純物拡散層５のｎ型不純物濃度の面内の分布状況がもれなく把握できるように２５点に配置されている。第２ｎ型不純物拡散層測定領域６３は、基本的にはｐ型単結晶シリコン基板２の面内における中央１点と、外周側の少なくとも４点の５点の位置に配置されればよいが、より細かな状況を把握できるように２５点に配置している。第２ｎ型不純物拡散層測定領域６３は、外周側の４点が、中央の１点に対して対称となる２対の点とすることが好ましい。すなわち、第２ｎ型不純物拡散層測定領域６３の外周側の４点は、ｐ型単結晶シリコン基板２の面内を左右均等に分割する中心線に対して対象となる位置に配置されることが好ましい。On the other hand, the second n-type impurity diffusion layer measurement region 63 formed by diffusion only with phosphorus oxychloride (POCl 3 ) as in the second n-type impurity diffusion layer 5 is generally similar to the second n-type impurity diffusion layer 5. Sheet resistance of a single concentration n-type impurity diffusion layer of 70Ω / sq. 90 Ω / sq. Higher than The sheet resistance is more than about. Therefore, the distribution in the plane of the p-type single crystal silicon substrate 2 in the second n-type impurity diffusion layer measurement region 63 is 70 Ω / sq. Which is the sheet resistance of a general single-concentration n-type impurity diffusion layer. Since the uniformity is lower than in the case of FIG. 5, the n-type impurity concentration layer of the second n-type impurity diffusion layer 5 in the p-type single crystal silicon substrate 2 is arranged at 25 points so that it can be grasped in the plane. . The second n-type impurity diffusion layer measurement region 63 may basically be disposed at the five points of the central one point in the plane of the p-type single crystal silicon substrate 2 and at least four points on the outer peripheral side. It is arranged at 25 points so that a more detailed situation can be grasped. The second n-type impurity diffusion layer measurement region 63 is preferably two pairs of points on the outer peripheral side that are symmetrical with respect to the central point. That is, the four points on the outer peripheral side of the second n-type impurity diffusion layer measurement region 63 may be arranged at target positions with respect to the center line that equally divides the plane of the p-type single crystal silicon substrate 2 on the left and right. preferable.

また、本実施の形態１では、ｐ型単結晶シリコン基板２の面内における第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３の寸法は、一般的なシート抵抗測定機器である４探針測定機器での測定において探針を測定部分の中央に当てた測定を容易にできるように、８ｍｍ×８ｍｍ角に設定している。上述した図１３および図１４については、図１９に示すパターンの第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３を用いて導出している。   In the first embodiment, the dimensions of the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 in the plane of the p-type single crystal silicon substrate 2 are the same as those of a general sheet resistance measurement device. In the measurement with the four-probe measuring instrument, the 8 mm × 8 mm square is set so that the measurement can be easily performed by placing the probe in the center of the measurement part. 13 and 14 described above are derived using the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 having the pattern shown in FIG.

第１ｎ型不純物拡散層測定領域６２の寸法は、シート抵抗の測定作業を容易に進められるという観点から、８ｍｍ角より大きい寸法は必要無い。第１ｎ型不純物拡散層測定領域６２の寸法を８ｍｍ角より大きくした場合、ｎ型ドーパント含有ペースト２１の塗布量は、元々、グリッドパターン２３として太陽電池セル用のｐ型単結晶シリコン基板２に塗布されていた場合と比較して大幅に増加する。ｎ型ドーパント含有ペースト２１の塗布量が増加することにより、モニタウエハ６１の形成での第２拡散工程においてｎ型ドーパント含有ペースト２１によるオキシ塩化リン（ＰＯＣｌ３）の消費量が多くなる。そして、オキシ塩化リン（ＰＯＣｌ３）の消費量の増加が、第１ｎ型不純物拡散層測定領域６２のパターンの領域の周辺の第２ｎ型不純物拡散層測定領域６３のリンの拡散状態に及ぼす影響、すなわちリンの拡散量が低減するという影響も大きくなる。このため、第１ｎ型不純物拡散層測定領域６２の寸法は、必要以上の大きさは好ましくない。The dimension of the first n-type impurity diffusion layer measurement region 62 is not required to be larger than 8 mm square from the viewpoint that the sheet resistance measurement operation can be easily performed. When the dimension of the first n-type impurity diffusion layer measurement region 62 is larger than 8 mm square, the coating amount of the n-type dopant-containing paste 21 is originally applied to the p-type single crystal silicon substrate 2 for solar cells as the grid pattern 23. Compared with the case where it was done, it increases significantly. As the application amount of the n-type dopant-containing paste 21 increases, the amount of phosphorus oxychloride (POCl 3 ) consumed by the n-type dopant-containing paste 21 increases in the second diffusion step in forming the monitor wafer 61. The effect of the increase in the amount of phosphorus oxychloride (POCl 3 ) consumption on the diffusion state of phosphorus in the second n-type impurity diffusion layer measurement region 63 around the pattern region of the first n-type impurity diffusion layer measurement region 62; In other words, the effect of reducing the amount of phosphorus diffusion increases. For this reason, the dimension of the first n-type impurity diffusion layer measurement region 62 is not preferably larger than necessary.

第２ｎ型不純物拡散層測定領域６３の寸法は、シート抵抗の測定作業を容易に進められるという観点から、８ｍｍ角より大きい寸法は必要無い。第２ｎ型不純物拡散層測定領域６３の寸法を８ｍｍ角より大きくした場合、ｎ型ドーパント含有ペースト２１の塗布量は、元々、グリッドパターン２３の形成用として太陽電池セル用のｐ型単結晶シリコン基板２に塗布されていた場合と比較して減少する。   The dimension of the second n-type impurity diffusion layer measurement region 63 is not required to be larger than 8 mm square from the viewpoint that the sheet resistance measurement operation can be easily performed. When the size of the second n-type impurity diffusion layer measurement region 63 is larger than 8 mm square, the amount of the n-type dopant-containing paste 21 is originally applied to the p-type single crystal silicon substrate for solar cells for forming the grid pattern 23. 2 compared with the case where it was applied.

グリッドパターン２３形成用のｎ型ドーパント含有ペースト２１の塗布量が減少することにより、モニタウエハ６１の形成での第２拡散工程においてｎ型ドーパント含有ペースト２１によるオキシ塩化リン（ＰＯＣｌ３）の消費量が少なくなる。そして、オキシ塩化リン（ＰＯＣｌ３）の消費量の減少が、第１ｎ型不純物拡散層測定領域６２のパターンの領域の周辺の第２ｎ型不純物拡散層測定領域６３のリンの拡散状態に及ぼす影響、すなわちリンの拡散量が低減するという影響も小さくなる。このため、第１ｎ型不純物拡散層測定領域６２の寸法は、必要以上の大きさは好ましくない。By reducing the coating amount of the n-type dopant-containing paste 21 for forming the grid pattern 23, the consumption amount of phosphorus oxychloride (POCl 3 ) by the n-type dopant-containing paste 21 in the second diffusion step in forming the monitor wafer 61. Less. The effect of the decrease in the amount of phosphorus oxychloride (POCl 3 ) consumption on the phosphorus diffusion state of the second n-type impurity diffusion layer measurement region 63 around the pattern region of the first n-type impurity diffusion layer measurement region 62; That is, the effect of reducing the amount of phosphorus diffusion is reduced. For this reason, the dimension of the first n-type impurity diffusion layer measurement region 62 is not preferably larger than necessary.

１５６ｍｍ角のｐ型単結晶シリコン基板２の面内において、第２ｎ型不純物拡散層測定領域６３を図１９に示すように５列×５行の配置で２５点に配置する場合、第２ｎ型不純物拡散層測定領域６３を均等に配置すると、列方向または行方向において隣り合う２つの第２ｎ型不純物拡散層測定領域６３間の配置間隔は、３１．２ｍｍとなる。ここで、実際の製造においては第２ｎ型不純物拡散層測定領域６３の配置の管理を容易にするために、列方向または行方向において隣り合う２つの第２ｎ型不純物拡散層測定領域６３の配置間隔は１ｍｍ単位とされることが好ましい。なお、ここでの配置間隔は、列方向または行方向における第２ｎ型不純物拡散層測定領域６３の中心間の距離である。   In the case where the second n-type impurity diffusion layer measurement regions 63 are arranged at 25 points in an arrangement of 5 columns × 5 rows as shown in FIG. 19 in the plane of the 156 mm square p-type single crystal silicon substrate 2, the second n-type impurity When the diffusion layer measurement regions 63 are evenly arranged, the arrangement interval between two second n-type impurity diffusion layer measurement regions 63 adjacent in the column direction or the row direction is 31.2 mm. Here, in actual manufacturing, in order to facilitate the management of the arrangement of the second n-type impurity diffusion layer measurement region 63, the arrangement interval between the two second n-type impurity diffusion layer measurement regions 63 adjacent in the column direction or the row direction. Is preferably in units of 1 mm. Here, the arrangement interval is a distance between the centers of the second n-type impurity diffusion layer measurement regions 63 in the column direction or the row direction.

したがって、１５６ｍｍ角のｐ型単結晶シリコン基板２の面内においては、列方向または行方向における第２ｎ型不純物拡散層測定領域６３の配置間隔は、３２ｍｍとされることが好ましい。そして、列方向における端部の第２ｎ型不純物拡散層測定領域６３と、列方向において該第２ｎ型不純物拡散層測定領域６３に隣り合うｐ型単結晶シリコン基板２の辺との距離は、１４ｍｍとされることが好ましい。同様に、行方向における端部の第２ｎ型不純物拡散層測定領域６３と、行方向において該第２ｎ型不純物拡散層測定領域６３に隣り合うｐ型単結晶シリコン基板２の辺との距離は、１４ｍｍとされることが好ましい。   Therefore, in the plane of the 156 mm square p-type single crystal silicon substrate 2, the arrangement interval of the second n-type impurity diffusion layer measurement regions 63 in the column direction or the row direction is preferably 32 mm. The distance between the end of the second n-type impurity diffusion layer measurement region 63 in the column direction and the side of the p-type single crystal silicon substrate 2 adjacent to the second n-type impurity diffusion layer measurement region 63 in the column direction is 14 mm. It is preferable that Similarly, the distance between the second n-type impurity diffusion layer measurement region 63 at the end in the row direction and the side of the p-type single crystal silicon substrate 2 adjacent to the second n-type impurity diffusion layer measurement region 63 in the row direction is: It is preferable to be 14 mm.

図２２は、図１９の要部拡大図である。図２２において横方向で見たとき、すなわち行方向で見たときに、帯域α、標準帯域β、帯域γ、標準帯域β、帯域α、が順に並ぶ。ここで、帯域αは、行方向において第２ｎ型不純物拡散層測定領域６３が配置される領域である。標準帯域βは、行方向において第１ｎ型不純物拡散層測定領域６２と第２ｎ型不純物拡散層測定領域６３とのいずれも配置されない領域である。帯域γは、行方向において第１ｎ型不純物拡散層測定領域６２が配置される領域である。帯域αの幅は８ｍｍ、帯域γの幅は８ｍｍ、隣り合う２つの帯域αの間隔は３２ｍｍなので、標準帯域βの幅は８ｍｍとなる。隣り合う２つの帯域αの間隔は、行方向における第２ｎ型不純物拡散層測定領域６３の中心間の距離である。なお、図２２においては横方向で見たときについて示しているが、図２２において縦方向で見たとき、すなわち列方向で見たときも同様である。   FIG. 22 is an enlarged view of a main part of FIG. In FIG. 22, when viewed in the horizontal direction, that is, when viewed in the row direction, the band α, the standard band β, the band γ, the standard band β, and the band α are arranged in this order. Here, the band α is a region where the second n-type impurity diffusion layer measurement region 63 is arranged in the row direction. The standard band β is a region where neither the first n-type impurity diffusion layer measurement region 62 nor the second n-type impurity diffusion layer measurement region 63 is arranged in the row direction. The band γ is a region where the first n-type impurity diffusion layer measurement region 62 is arranged in the row direction. Since the width of the band α is 8 mm, the width of the band γ is 8 mm, and the interval between two adjacent bands α is 32 mm, the width of the standard band β is 8 mm. The interval between two adjacent bands α is the distance between the centers of the second n-type impurity diffusion layer measurement regions 63 in the row direction. Although FIG. 22 shows the case when viewed in the horizontal direction, the same applies when viewed in the vertical direction in FIG. 22, that is, when viewed in the column direction.

１５６ｍｍ角のｐ型単結晶シリコン基板２の面内に対して８ｍｍ角の２５点の第２ｎ型不純物拡散層測定領域６３を、５列×５行の配置で均等に配置する場合には、列方向または行方向において、第２ｎ型不純物拡散層測定領域６３と第１ｎ型不純物拡散層測定領域６２との間に、両者と同程度の幅を有する標準帯域βを設けることができる。そして、第２ｎ型不純物拡散層測定領域６３と第１ｎ型不純物拡散層測定領域６２とは、各々の領域にリンの拡散が行われる際に、標準帯域βが存在することにより、互いの測定領域が影響し合うことが無く、各々に独立にリンの拡散が実施される。   In the case where 25 second n-type impurity diffusion layer measurement regions 63 of 8 mm square with respect to the in-plane of the 156 mm square p-type single crystal silicon substrate 2 are arranged uniformly in an arrangement of 5 columns × 5 rows, In the direction or the row direction, a standard band β having the same width as both can be provided between the second n-type impurity diffusion layer measurement region 63 and the first n-type impurity diffusion layer measurement region 62. Further, the second n-type impurity diffusion layer measurement region 63 and the first n-type impurity diffusion layer measurement region 62 are mutually measured by the presence of the standard band β when phosphorus is diffused in each region. Do not affect each other, and phosphorus is diffused independently of each other.

すなわち、モニタウエハ６１の形成での第１拡散工程においては、ｎ型ドーパント含有ペースト２１から第２ｎ型不純物拡散層測定領域６３にリンが拡散されず、ｎ型ドーパント含有ペースト２１の直下領域にリンが拡散して第１ｎ型不純物拡散層測定領域６２が形成される。また、モニタウエハ６１の形成での第２拡散工程においては、標準帯域βが存在しているので、第２ｎ型不純物拡散層測定領域６３に隣り合う第１ｎ型不純物拡散層測定領域６２上に印刷されているｎ型ドーパント含有ペースト２１によるオキシ塩化リン（ＰＯＣｌ３）の消費が第２ｎ型不純物拡散層測定領域６３へのリンの拡散に影響することが無い。このため、モニタウエハ６１では、通常の太陽電池セルの製造条件で消費されるオキシ塩化リン（ＰＯＣｌ３）の消費量に近い条件を再現した状態で第２ｎ型不純物拡散層測定領域６３と第１ｎ型不純物拡散層測定領域６２とが形成される。That is, in the first diffusion step in forming the monitor wafer 61, phosphorus is not diffused from the n-type dopant-containing paste 21 into the second n-type impurity diffusion layer measurement region 63, and phosphorus is not directly diffused into the region immediately below the n-type dopant-containing paste 21. Is diffused to form the first n-type impurity diffusion layer measurement region 62. In addition, in the second diffusion step in forming the monitor wafer 61, since the standard band β exists, printing is performed on the first n-type impurity diffusion layer measurement region 62 adjacent to the second n-type impurity diffusion layer measurement region 63. The consumption of phosphorus oxychloride (POCl 3 ) by the n-type dopant containing paste 21 does not affect the diffusion of phosphorus into the second n-type impurity diffusion layer measurement region 63. For this reason, in the monitor wafer 61, the second n-type impurity diffusion layer measurement region 63 and the first n n are reproduced in a state in which conditions close to the consumption of phosphorus oxychloride (POCl 3 ) consumed under normal solar cell manufacturing conditions are reproduced. A type impurity diffusion layer measurement region 62 is formed.

そして、第２ｎ型不純物拡散層測定領域６３と第１ｎ型不純物拡散層測定領域６２とのシート抵抗を測定することにより、太陽電池セル１におけるｎ型層上グリッド電極８の下部の第１ｎ型不純物拡散層４と同じシート抵抗、およびｎ型層上グリッド電極８間の下部の第２ｎ型不純物拡散層５と同じシート抵抗を、より精度良く測定することができる。これにより、第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とのシート抵抗の適切な評価を行うことができる。   Then, by measuring the sheet resistance between the second n-type impurity diffusion layer measurement region 63 and the first n-type impurity diffusion layer measurement region 62, the first n-type impurity below the n-type layer upper grid electrode 8 in the solar battery cell 1 is measured. The same sheet resistance as that of the diffusion layer 4 and the same sheet resistance as that of the second n-type impurity diffusion layer 5 under the n-type layer upper grid electrode 8 can be measured with higher accuracy. Thereby, the sheet resistance of the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 can be appropriately evaluated.

第２ｎ型不純物拡散層測定領域６３と第１ｎ型不純物拡散層測定領域６２との測定領域の寸法に関しては、測定領域の寸法を８ｍｍ角より大きくすると、標準帯域βの幅が狭くなる。この場合は、上述した第２拡散工程において、第２ｎ型不純物拡散層測定領域６３に隣り合う第１ｎ型不純物拡散層測定領域６２上に印刷されているｎ型ドーパント含有ペースト２１によるオキシ塩化リン（ＰＯＣｌ３）の消費が、第２ｎ型不純物拡散層測定領域６３へのリンの拡散に影響が及ぶ。このため、測定領域の寸法を８ｍｍ角より大きくすることは、適切ではない。第２ｎ型不純物拡散層測定領域６３と第１ｎ型不純物拡散層測定領域６２との測定領域の寸法を８ｍｍ角とすることで、両者と同程度の寸法の標準帯域βを確保することができるので、測定領域の寸法は、８ｍｍ角が適切である。Regarding the dimensions of the measurement regions of the second n-type impurity diffusion layer measurement region 63 and the first n-type impurity diffusion layer measurement region 62, when the measurement region size is larger than 8 mm square, the width of the standard band β is narrowed. In this case, in the above-described second diffusion step, phosphorus oxychloride (n-type dopant-containing paste 21 printed on the first n-type impurity diffusion layer measurement region 62 adjacent to the second n-type impurity diffusion layer measurement region 63 ( The consumption of POCl 3 ) affects the diffusion of phosphorus into the second n-type impurity diffusion layer measurement region 63. For this reason, it is not appropriate to make the dimension of the measurement region larger than 8 mm square. By setting the dimensions of the measurement regions of the second n-type impurity diffusion layer measurement region 63 and the first n-type impurity diffusion layer measurement region 62 to be 8 mm square, it is possible to secure a standard band β having the same size as both. The measurement area is suitably 8 mm square.

なお、４探針測定機器の構成上、探針を１ｍｍ未満の単位で任意の位置に接触させることができる機構を有している場合、測定箇所の大きさは、１ｍｍ×４ｍｍ角以上の寸法があればよい。   In the configuration of the four-probe measuring instrument, when the probe has a mechanism that can contact the probe at an arbitrary position in units of less than 1 mm, the size of the measurement location is 1 mm × 4 mm square or more. If there is.

すなわち、本実施の形態１にかかるモニタウエハ６１は、第１導電型である半導体基板と、半導体基板の第１の表面に設けられ、太陽電池セルのグリッド電極の形状に対応した領域に、第１の不純物濃度で第２導電型の不純物層を有する複数の細長形状のグリッド不純物領域と、半導体基板の第１の表面に設けられ、幅方向において隣り合うグリッド不純物領域の間の領域に、第１の不純物濃度よりも低い第２の不純物濃度で第２導電型の不純物層を有するグリッド間不純物領域と、半導体基板の第１の表面に設けられ、グリッド不純物領域の間隔以上の大きさを有し、第１の不純物濃度で第２導電型の不純物層を有する第１不純物濃度測定領域と、半導体基板の第１の表面に設けられ、グリッド不純物領域の間隔以上の大きさを有し、第２の不純物濃度で第２導電型の不純物層を有する第２不純物濃度測定領域と、を備える。   That is, the monitor wafer 61 according to the first embodiment is provided on the first conductive type semiconductor substrate and the region corresponding to the shape of the grid electrode of the solar battery cell on the first surface of the semiconductor substrate. A plurality of elongated grid impurity regions having a second conductivity type impurity layer at an impurity concentration of 1 and a region between grid impurity regions provided on the first surface of the semiconductor substrate and adjacent to each other in the width direction; An inter-grid impurity region having a second conductivity type impurity layer having a second impurity concentration lower than the first impurity concentration and a first surface of the semiconductor substrate, and having a size larger than the interval between the grid impurity regions. A first impurity concentration measurement region having a second conductivity type impurity layer at a first impurity concentration and a first surface of the semiconductor substrate, and having a size equal to or larger than a distance between the grid impurity regions; 2 Comprising a second impurity concentration measurement region having an impurity layer of the second conductivity type impurity concentration, the.

ここで、本実施の形態１においては、第１導電型である半導体基板は、ｐ型単結晶シリコン基板２である。第１の表面は、ｐ型単結晶シリコン基板２の受光面側の一面である。グリッド不純物領域は、第１ｎ型不純物拡散層４のうち太陽電池セル１のｎ型不純物拡散層上グリッド電極８の下部に対応する細長形状の第１ｎ型不純物拡散層４である。グリッド間不純物領域は、第２ｎ型不純物拡散層５である。第１不純物濃度測定領域は、第１ｎ型不純物拡散層測定領域６２である。第２不純物濃度測定領域は、第２ｎ型不純物拡散層測定領域６３である。   Here, in the first embodiment, the semiconductor substrate of the first conductivity type is the p-type single crystal silicon substrate 2. The first surface is one surface of the p-type single crystal silicon substrate 2 on the light receiving surface side. The grid impurity region is an elongated first n-type impurity diffusion layer 4 corresponding to a lower part of the grid electrode 8 on the n-type impurity diffusion layer of the solar battery cell 1 in the first n-type impurity diffusion layer 4. The inter-grid impurity region is the second n-type impurity diffusion layer 5. The first impurity concentration measurement region is the first n-type impurity diffusion layer measurement region 62. The second impurity concentration measurement region is the second n-type impurity diffusion layer measurement region 63.

図２３は、本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３のｐ型単結晶シリコン基板２の面内における形状の一例を示す図である。図２３に示す第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３は、４探針測定機器の探針が接触する領域６４の全てを内包できる広い領域を確保するために、１ｍｍ×４ｍｍ角の長方形状とされている。   FIG. 23 is a diagram showing an example of the shape of the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 in the plane of the p-type single crystal silicon substrate 2 according to the first embodiment of the present invention. It is. The first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 shown in FIG. 23 are provided in order to secure a wide region that can include all of the regions 64 in contact with the probe of the four-probe measurement instrument. The rectangular shape is 1 mm × 4 mm square.

図２４は、本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３のｐ型単結晶シリコン基板２の面内における形状の他の例を示す図である。図２４に示す第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３は、４探針測定機器の探針が接触する領域６４の全てを内包できる広い領域を確保し、かつｎ型ドーパント含有ペースト２１の印刷精度も考慮して、２ｍｍ×５ｍｍ角の長方形状とされている。   FIG. 24 shows another example of the shape of the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 in the plane of the p-type single crystal silicon substrate 2 according to the first embodiment of the present invention. FIG. The first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 shown in FIG. 24 ensure a wide region that can include all of the regions 64 in contact with the probe of the four-probe measurement instrument, and Considering the printing accuracy of the n-type dopant-containing paste 21, it is a rectangular shape of 2 mm × 5 mm square.

図２５は、本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３のｐ型単結晶シリコン基板２の面内における形状の他の例を示す図である。図２５に示す第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３は、４探針測定機器の探針が接触する領域６４の全てを内包できる広い領域を確保し、かつｎ型層上グリッド電極８の下部の細長形状の第１ｎ型不純物拡散層４が幅方向において隣り合う間隔の２倍以上の領域であって、ｎ型層上バス電極９の下部の第１ｎ型不純物拡散層４の幅以上の領域となるように、８ｍｍ×８ｍｍ角の正方形状とされている。ｎ型層上グリッド電極８の下部の細長形状の第１ｎ型不純物拡散層４の間隔は、１．５ｍｍ程度であり、印刷精度も考慮すると、８ｍｍ×８ｍｍ角程度とすることにより、４探針の接触位置の精度を高める必要なく、容易にシート抵抗を測定することができる。 FIG. 25 shows another example of the shape of the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 in the plane of the p-type single crystal silicon substrate 2 according to the first embodiment of the present invention. FIG. The first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 shown in FIG. 25 ensure a wide region that can contain all of the region 64 that the probe of the four-probe measurement instrument contacts, and The first n-type impurity diffusion layer 4 having an elongated shape below the grid electrode 8 on the n-type layer is a region that is at least twice the interval adjacent in the width direction, and the first n-type below the bus electrode 9 on the n-type layer. A square shape of 8 mm × 8 mm square is formed so as to be a region larger than the width of the impurity diffusion layer 4. The interval between the elongated first n-type impurity diffusion layers 4 below the n-type layer upper grid electrode 8 is about 1.5 mm, and considering the printing accuracy, it is set to about 8 mm × 8 mm square, so that four probes are provided. The sheet resistance can be easily measured without having to increase the accuracy of the contact position.

図２６は、本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３のｐ型単結晶シリコン基板２の面内における形状の他の例を示す図である。図２６に示す第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３は、短径２ｍｍ×長径５ｍｍの楕円形状であってもよい。   FIG. 26 shows another example of the shape of the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 in the plane of the p-type single crystal silicon substrate 2 according to the first embodiment of the present invention. FIG. The first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 shown in FIG. 26 may have an elliptical shape with a minor axis of 2 mm × major axis of 5 mm.

図２７は、本発明の実施の形態１にかかる第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３のｐ型単結晶シリコン基板２の面内における形状の他の例を示す図である。図２７に示す第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３は、直径８ｍｍの円形であってもよい。   FIG. 27 shows another example of the shape of the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 in the plane of the p-type single crystal silicon substrate 2 according to the first embodiment of the present invention. FIG. The first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 shown in FIG. 27 may be circular with a diameter of 8 mm.

また、ｎ型シリコン基板の表面に選択不純物拡散層構造を有するｐ型不純物拡散層が形成された基板でも、上述した第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３に対応する第１ｐ型不純物拡散層測定領域および第２ｐ型不純物拡散層測定領域を形成することにより、選択不純物拡散層構造を有するｐ型不純物拡散層のシート抵抗を確認することができる。   Even in a substrate in which a p-type impurity diffusion layer having a selective impurity diffusion layer structure is formed on the surface of an n-type silicon substrate, the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63 described above are included. By forming the corresponding first p-type impurity diffusion layer measurement region and second p-type impurity diffusion layer measurement region, the sheet resistance of the p-type impurity diffusion layer having the selective impurity diffusion layer structure can be confirmed.

上述したように、本実施の形態１にかかる太陽電池セルの評価用基板を用いて、選択不純物拡散層構造の不純物拡散層に対応するシート抵抗を測定する。これにより、選択不純物拡散層構造の不純物拡散層の細線化が進んだ場合でも、太陽電池セル１におけるｎ型層上グリッド電極８の下部の第１ｎ型不純物拡散層４と同じシート抵抗、およびｎ型層上グリッド電極８間の下部の第２ｎ型不純物拡散層５と同じシート抵抗を、４探針法を用いたシート抵抗測定機器である４探針測定機器により精度良く測定することができる。これにより、第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とのシート抵抗を精度良く評価することができる。また、本実施の形態１にかかる太陽電池セルの評価用基板は、製品の太陽電池セル１の製造工程と同じく簡便な工程で安価に形成可能である。   As described above, the sheet resistance corresponding to the impurity diffusion layer having the selective impurity diffusion layer structure is measured using the solar cell evaluation substrate according to the first embodiment. As a result, even when the impurity diffusion layer having the selective impurity diffusion layer structure is thinned, the same sheet resistance as that of the first n-type impurity diffusion layer 4 below the n-type upper grid electrode 8 in the solar battery cell 1 and n The same sheet resistance as that of the lower second n-type impurity diffusion layer 5 between the grid electrodes 8 on the mold layer can be accurately measured by a four-probe measuring instrument that is a sheet resistance measuring instrument using a four-probe method. Thereby, the sheet resistance between the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 can be accurately evaluated. Moreover, the board | substrate for evaluation of the photovoltaic cell concerning this Embodiment 1 can be formed in low cost by the same simple process as the manufacturing process of the photovoltaic cell 1 of a product.

太陽電池セル１の光電変換効率の向上においては、第１ｎ型不純物拡散層４の第１の不純物濃度と、第２ｎ型不純物拡散層５の第２の不純物濃度と、の適正化が重要である。本実施の形態１にかかる太陽電池セルの評価用基板を用いることにより、第１ｎ型不純物拡散層４と第２ｎ型不純物拡散層５とのシート抵抗を精度良く評価することができるため、実際の太陽電池セル１における第１の不純物濃度と第２の不純物濃度を精度よく推定することができる。また、本実施の形態１にかかる太陽電池セルの評価用基板を用いることにより、太陽電池セル１の構造に近い構造で不純物濃度を精度よく推定することができる。これにより、第１の不純物濃度と第２の不純物濃度とを適正化できる拡散条件の導出が容易になり、太陽電池セル１の光電変換効率の向上を効果的に進めることが可能となる。   In improving the photoelectric conversion efficiency of the solar battery cell 1, it is important to optimize the first impurity concentration of the first n-type impurity diffusion layer 4 and the second impurity concentration of the second n-type impurity diffusion layer 5. . Since the sheet resistance of the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 can be accurately evaluated by using the solar cell evaluation substrate according to the first embodiment, It is possible to accurately estimate the first impurity concentration and the second impurity concentration in the solar battery cell 1. Further, by using the solar cell evaluation substrate according to the first embodiment, the impurity concentration can be accurately estimated with a structure close to the structure of the solar battery cell 1. This facilitates the derivation of diffusion conditions that can optimize the first impurity concentration and the second impurity concentration, and can effectively improve the photoelectric conversion efficiency of the solar battery cell 1.

また、本実施の形態１にかかる太陽電池セルの評価用基板では、ｎ型ドーパント含有ペースト２１の塗布量を極力、太陽電池セル製造時の塗布量と等しくし、第２拡散工程時に、ｐ型単結晶シリコン基板２に印刷されているｎ型ドーパント含有ペースト２１により消費されるオキシ塩化リン（ＰＯＣｌ３）の量を極力、太陽電池セル製造時の塗布量と等しくすることができる。Moreover, in the board | substrate for evaluation of the photovoltaic cell concerning this Embodiment 1, the application quantity of the n-type dopant containing paste 21 is made equal to the application quantity at the time of photovoltaic cell manufacture as much as possible, and it is p-type at the time of a 2nd diffusion process. The amount of phosphorus oxychloride (POCl 3 ) consumed by the n-type dopant-containing paste 21 printed on the single crystal silicon substrate 2 can be made equal to the coating amount at the time of manufacturing the solar cell as much as possible.

したがって、本実施の形態１にかかる太陽電池セルの評価用基板を用いることにより、不純物拡散層が細線化された場合においても、不純物拡散層のシート抵抗を精度良く測定することができ、不純物拡散層の不純物濃度を精度良く推定することができる。   Therefore, by using the solar cell evaluation substrate according to the first embodiment, even when the impurity diffusion layer is thinned, the sheet resistance of the impurity diffusion layer can be accurately measured, and the impurity diffusion The impurity concentration of the layer can be estimated with high accuracy.

実施の形態２．
図２８は、本発明の実施の形態２にかかる太陽電池セル１０１を受光面側から見た平面図である。図２９は、本発明の実施の形態２にかかる太陽電池セル１０１を受光面と対向する裏面側から見た平面図である。図３０は、本発明の実施の形態２にかかる太陽電池セル１０１の構成を示す要部断面図であり、図２８におけるＢ−Ｂ線に沿った断面図である。Embodiment 2. FIG.
FIG. 28: is the top view which looked at the photovoltaic cell 101 concerning Embodiment 2 of this invention from the light-receiving surface side. FIG. 29: is the top view which looked at the photovoltaic cell 101 concerning Embodiment 2 of this invention from the back surface side facing a light-receiving surface. 30 is a main-portion cross-sectional view showing the configuration of the solar battery cell 101 according to the second embodiment of the present invention, and is a cross-sectional view along the line BB in FIG.

太陽電池セル１０１は、面方向の外形形状が正方形状を有する結晶系太陽電池セルである。太陽電池セル１０１においては、外形寸法が１５６ｍｍ×１５６ｍｍの正方形のｎ型単結晶シリコンからなる半導体基板１０２の受光面側にｐ型の不純物元素であるボロンの拡散によってｐ型不純物拡散層１０３が形成されて、ｐｎ接合を有する半導体基板１１７が形成されている。以下、半導体基板１０２をｎ型単結晶シリコン基板１０２と呼ぶ場合がある。また、ｐ型不純物拡散層１０３上に絶縁膜からなるｐ型不純物拡散層上パッシベーション膜１０４が形成されている。以下、ｐ型不純物拡散層上パッシベーション膜１０４をｐ型層上パッシベーション膜１０４と呼ぶ。なお、半導体基板１０２には、ｎ型多結晶シリコン基板を用いてもよい。実施の形態２においては、第１導電型がｎ型であり、第２導電型がｐ型である。   The solar battery cell 101 is a crystalline solar battery cell whose outer shape in the plane direction has a square shape. In solar cell 101, p-type impurity diffusion layer 103 is formed by diffusion of boron, which is a p-type impurity element, on the light-receiving surface side of semiconductor substrate 102 made of square n-type single crystal silicon having an outer dimension of 156 mm × 156 mm. Thus, a semiconductor substrate 117 having a pn junction is formed. Hereinafter, the semiconductor substrate 102 may be referred to as an n-type single crystal silicon substrate 102. A p-type impurity diffusion layer passivation film 104 made of an insulating film is formed on the p-type impurity diffusion layer 103. Hereinafter, the passivation film 104 on the p-type impurity diffusion layer is referred to as a passivation film 104 on the p-type layer. Note that an n-type polycrystalline silicon substrate may be used as the semiconductor substrate 102. In the second embodiment, the first conductivity type is n-type and the second conductivity type is p-type.

ｎ型単結晶シリコン基板１０２の受光面側には、光を閉じ込めるためのテクスチャ構造を構成する図示しない微小凹凸が形成されている。   On the light-receiving surface side of the n-type single crystal silicon substrate 102, minute unevenness (not shown) that forms a texture structure for confining light is formed.

ｐ型層上パッシベーション膜１０４は、透光性を有する絶縁膜である。ｐ型層上パッシベーション膜１０４として、膜厚が５ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）膜１０５と、屈折率が２．１、膜厚が８０ｎｍの窒化シリコン（ＳｉＮ）膜１０６と、がｐ型不純物拡散層１０３上に順次形成されている。なお、ｐ型層上パッシベーション膜１０４は、酸化アルミニウム（Ａｌ２Ｏ３）膜と窒化シリコン（ＳｉＮ）膜とに限定されず、シリコン酸化（ＳｉＯ２）膜または酸化チタン（ＴｉＯ２）膜といった絶縁膜により形成されてもよい。この太陽電池セル１０１では、ｐ型層上パッシベーション膜１０４から光Ｌが入射する。The p-type upper passivation film 104 is a light-transmitting insulating film. As the p-type upper passivation film 104, an aluminum oxide (Al 2 O 3 ) film 105 having a thickness of 5 nm and a silicon nitride (SiN) film 106 having a refractive index of 2.1 and a thickness of 80 nm are p-type. They are sequentially formed on the impurity diffusion layer 103. The p-type upper passivation film 104 is not limited to an aluminum oxide (Al 2 O 3 ) film and a silicon nitride (SiN) film, but is an insulating material such as a silicon oxide (SiO 2 ) film or a titanium oxide (TiO 2 ) film. It may be formed by a film. In the solar battery cell 101, light L enters from the p-type upper passivation film 104.

また、半導体基板１１７の受光面側には、長尺細長のｐ型不純物拡散層上グリッド電極１０８が複数並べて設けられ、このｐ型不純物拡散層上グリッド電極１０８と導通するｐ型不純物拡散層上バス電極１０９が該ｐ型不純物拡散層上グリッド電極１０８と直交して設けられている。以下、ｐ型不純物拡散層上グリッド電極１０８をｐ型層上グリッド電極１０８と呼ぶ。また、ｐ型不純物拡散層上バス電極１０９をｐ型層上バス電極１０９と呼ぶ。ｐ型層上グリッド電極１０８およびｐ型層上バス電極１０９は、それぞれ底面部においてｐ型不純物拡散層１０３に電気的に接続している。   In addition, a plurality of long and narrow p-type impurity diffusion layer upper grid electrodes 108 are arranged side by side on the light receiving surface side of the semiconductor substrate 117, and on the p-type impurity diffusion layer electrically connected to the p-type impurity diffusion layer upper grid electrode 108. A bus electrode 109 is provided orthogonal to the p-type impurity diffusion layer upper grid electrode 108. Hereinafter, the p-type impurity diffusion layer upper grid electrode 108 is referred to as a p-type layer upper grid electrode 108. The p-type impurity diffusion layer upper bus electrode 109 is referred to as a p-type layer upper bus electrode 109. The p-type layer upper grid electrode 108 and the p-type layer upper bus electrode 109 are electrically connected to the p-type impurity diffusion layer 103 at the bottom portion.

ｐ型層上グリッド電極１０８は、５０μｍ以上、１５０μｍ以下程度の幅を有するとともに既定の間隔で平行に１００本以上、２００本以下の本数が配置され、半導体基板１１７の内部で発電した電気を集電する。また、ｐ型層上バス電極１０９は、０．５ｍｍ以上、１．０ｍｍ以下程度の幅を有するとともに太陽電池１枚当たりに３本以上、５本以下の本数が配置され、ｐ型層上グリッド電極１０８で集電した電気を外部に取り出す。そして、ｐ型層上グリッド電極１０８とｐ型層上バス電極１０９とにより、櫛形を呈する受光面側電極としてのｐ型不純物拡散層上電極１０７が構成される。以下、ｐ型不純物拡散層上電極１０７をｐ型層上電極１０７と呼ぶ。なお、本実施の形態２においては、ｐ型層上グリッド電極１０８の本数は１００本、ｐ型層上バス電極１０９の本数は４本、ｐ型層上グリッド電極１０８の電極幅は５０μｍ、ｐ型層上バス電極１０９の電極幅は１．０ｍｍとしている。なお、図２８においては、図示の関係上、ｐ型層上グリッド電極１０８の本数を減らしている。   The p-type upper layer grid electrode 108 has a width of about 50 μm or more and 150 μm or less, and is arranged in a number of 100 or more and 200 or less in parallel at predetermined intervals, and collects electricity generated inside the semiconductor substrate 117. Electricity. The p-type layer-top bus electrode 109 has a width of about 0.5 mm or more and 1.0 mm or less, and three or more and five or less pieces are arranged per solar cell, and the p-type layer-top grid The electricity collected by the electrode 108 is taken out. The p-type layer upper grid electrode 108 and the p-type layer upper bus electrode 109 constitute a p-type impurity diffusion layer upper electrode 107 as a light-receiving surface side electrode having a comb shape. Hereinafter, the p-type impurity diffusion layer upper electrode 107 is referred to as a p-type layer upper electrode 107. In the second embodiment, the number of p-type layer-top grid electrodes 108 is 100, the number of p-type layer-top bus electrodes 109 is four, the electrode width of the p-type layer-top grid electrode 108 is 50 μm, p The electrode width of the mold layer upper bus electrode 109 is 1.0 mm. In FIG. 28, the number of p-type upper-layer grid electrodes 108 is reduced for the sake of illustration.

そして、本実施の形態２にかかる太陽電池セル１０１においては、ｎ型不純物拡散層１１０として２種類の層が形成されて選択不純物拡散層構造が形成されている。すなわち、ｎ型単結晶シリコン基板１０２の裏面側の表層部において、裏面側電極であるｎ型不純物拡散層上電極１１４の下部領域および該下部領域に隣接する領域には、ｎ型不純物拡散層１１０においてｎ型の不純物が相対的に高濃度に均一に拡散された高濃度不純物拡散層、すなわち低抵抗拡散層である第１ｎ型不純物拡散層１１１が形成されている。また、ｎ型単結晶シリコン基板１０２の裏面側の表層部において、第１ｎ型不純物拡散層１１１が形成されていない領域には、ｎ型不純物拡散層１１０においてｎ型の不純物が相対的に低濃度に均一に拡散された低濃度不純物拡散層すなわち高抵抗拡散層である第２ｎ型不純物拡散層１１２が形成されている。   And in the photovoltaic cell 101 concerning this Embodiment 2, two types of layers are formed as the n-type impurity diffusion layer 110, and the selective impurity diffusion layer structure is formed. That is, in the surface layer portion on the back surface side of the n-type single crystal silicon substrate 102, the n-type impurity diffusion layer 110 is provided in a lower region of the n-type impurity diffusion layer upper electrode 114 that is a back surface side electrode and a region adjacent to the lower region. A high concentration impurity diffusion layer in which n-type impurities are uniformly diffused at a relatively high concentration, that is, a first n-type impurity diffusion layer 111 which is a low resistance diffusion layer is formed. Further, in the surface layer portion on the back surface side of the n-type single crystal silicon substrate 102, the n-type impurity in the n-type impurity diffusion layer 110 has a relatively low concentration in the region where the first n-type impurity diffusion layer 111 is not formed. A second n-type impurity diffusion layer 112 that is a low-concentration impurity diffusion layer that is uniformly diffused, that is, a high-resistance diffusion layer is formed.

したがって、第１ｎ型不純物拡散層１１１の不純物拡散濃度を第１の拡散濃度とし、第２ｎ型不純物拡散層１１２の不純物拡散濃度を第２の拡散濃度とすると、第２の拡散濃度は、第１の拡散濃度よりも小さくなる。また、第１ｎ型不純物拡散層１１１のシート抵抗値を第１シート抵抗値とし、第２ｎ型不純物拡散層１１２のシート抵抗値を第２シート抵抗値とすると、第２シート抵抗値は、第１シート抵抗値よりも大きくなる。   Therefore, if the impurity diffusion concentration of the first n-type impurity diffusion layer 111 is the first diffusion concentration and the impurity diffusion concentration of the second n-type impurity diffusion layer 112 is the second diffusion concentration, the second diffusion concentration is the first diffusion concentration. It becomes smaller than the diffusion concentration. When the sheet resistance value of the first n-type impurity diffusion layer 111 is the first sheet resistance value and the sheet resistance value of the second n-type impurity diffusion layer 112 is the second sheet resistance value, the second sheet resistance value is It becomes larger than the sheet resistance value.

低濃度不純物拡散層である第２ｎ型不純物拡散層１１２は、ＢＳＦ層として半導体基板１１７の裏面における再結合を抑制し、太陽電池セル１０１の良好な開放電圧の実現に寄与する。また、高濃度不純物拡散層である第１ｎ型不純物拡散層１１１は、裏面側電極であるｎ型不純物拡散層上電極１１４との接触抵抗を低減し、太陽電池セル１０１の良好な曲線因子の実現に寄与する。   The second n-type impurity diffusion layer 112 that is a low-concentration impurity diffusion layer suppresses recombination on the back surface of the semiconductor substrate 117 as a BSF layer, and contributes to realizing a favorable open-circuit voltage of the solar battery cell 101. The first n-type impurity diffusion layer 111 that is a high-concentration impurity diffusion layer reduces the contact resistance with the n-type impurity diffusion layer upper electrode 114 that is the back surface side electrode, and realizes a favorable fill factor of the solar battery cell 101. Contribute to.

以上のように構成された本実施の形態２にかかる太陽電池セル１０１は、裏面側における裏面側電極であるｎ型不純物拡散層上電極１１４の下部には相対的にシート抵抗の低い第１ｎ型不純物拡散層１１１が形成されてｎ型単結晶シリコン基板１０２とｎ型不純物拡散層上電極１１４間の接触抵抗を小さくしている。また、太陽電池セル１０１の裏面側における第１ｎ型不純物拡散層１１１以外の領域には相対的にｎ型不純物濃度の低い第２ｎ型不純物拡散層１１２が形成されて、ホールが発生し消滅する再結合速度を小さくする。したがって、本実施の形態１にかかる太陽電池セル１０１は第１ｎ型不純物拡散層１１１と第２ｎ型不純物拡散層１１２とから構成された選択不純物拡散層構造を有する。   The solar battery cell 101 according to the second embodiment configured as described above has a first n-type having a relatively low sheet resistance at the lower part of the n-type impurity diffusion layer upper electrode 114 that is the back-side electrode on the back side. Impurity diffusion layer 111 is formed to reduce the contact resistance between n-type single crystal silicon substrate 102 and n-type impurity diffusion layer upper electrode 114. In addition, a second n-type impurity diffusion layer 112 having a relatively low n-type impurity concentration is formed in a region other than the first n-type impurity diffusion layer 111 on the back surface side of the solar battery cell 101, and holes are generated and disappeared. Reduce the binding speed. Therefore, the solar battery cell 101 according to the first embodiment has a selective impurity diffusion layer structure composed of the first n-type impurity diffusion layer 111 and the second n-type impurity diffusion layer 112.

また、半導体基板１１７の裏面には、全体にわたって絶縁膜であるｎ型不純物拡散層上パッシベーション膜１１３として窒化シリコン膜が設けられている。以下、ｎ型不純物拡散層上パッシベーション膜１１３をｎ型層上パッシベーション膜１１３と呼ぶ。   A silicon nitride film is provided on the back surface of the semiconductor substrate 117 as the passivation film 113 on the n-type impurity diffusion layer, which is an insulating film throughout. Hereinafter, the passivation film 113 on the n-type impurity diffusion layer is referred to as the passivation film 113 on the n-type layer.

また、半導体基板１１７の裏面には、長尺細長のｎ型不純物拡散層上グリッド電極１１５が複数並べて設けられ、このｎ型不純物拡散層上グリッド電極１１５と導通するｎ型不純物拡散層上バス電極１１６が該ｎ型不純物拡散層上グリッド電極１１５と直交して設けられている。ｎ型不純物拡散層上グリッド電極１１５およびｎ型不純物拡散層上バス電極１１６は、それぞれ底面部において後述する第１ｎ型不純物拡散層１１１に電気的に接続している。以下、ｎ型不純物拡散層上グリッド電極１１５をｎ型層上グリッド電極１１５と呼ぶ。また、ｎ型不純物拡散層上バス電極１１６をｎ型層上バス電極１１６と呼ぶ。   In addition, a plurality of elongated elongated n-type impurity diffusion layer upper grid electrodes 115 are arranged on the back surface of the semiconductor substrate 117, and the n-type impurity diffusion layer upper bus electrode is electrically connected to the n-type impurity diffusion layer upper grid electrode 115. 116 is provided orthogonal to the grid electrode 115 on the n-type impurity diffusion layer. The n-type impurity diffusion layer upper grid electrode 115 and the n-type impurity diffusion layer upper bus electrode 116 are electrically connected to a first n-type impurity diffusion layer 111 described later at the bottom surface part. Hereinafter, the n-type impurity diffusion layer upper grid electrode 115 is referred to as an n-type layer upper grid electrode 115. The n-type impurity diffusion layer upper bus electrode 116 is referred to as an n-type layer upper bus electrode 116.

ｎ型層上グリッド電極１１５は、５０μｍ以上、１５０μｍ程度の幅を有するとともに既定の間隔で平行に１００本以上、２００本以下の本数が配置され、半導体基板１１７の内部で発電した電気を集電する。また、ｎ型層上バス電極１１６は、０．５ｍｍ以上、１．０ｍｍ以下程度の幅を有するとともに１枚の太陽電池当たりに３本以上、５本以下の本数が配置され、ｎ型層上グリッド電極１１５で集電した電気を外部に取り出す。そして、ｎ型層上グリッド電極１１５とｎ型層上バス電極１１６とにより、櫛形を呈する裏面側電極としてｎ型不純物拡散層上電極１１４が構成される。以下、ｎ型不純物拡散層上電極１１４をｎ型層上電極１１４と呼ぶ。なお、本実施の形態２においては、ｎ型層上グリッド電極１１５の本数は１００本、ｎ型層上バス電極１１６の本数は４本、ｎ型層上グリッド電極１１５の電極幅は６０μｍ、ｎ型層上バス電極１１６の電極幅は１．０ｍｍとしている。なお、図２９においては、図示の関係上、ｎ型層上グリッド電極１１５の本数を減らしている。   The n-type upper layer grid electrode 115 has a width of about 50 μm or more and about 150 μm and is arranged in parallel at a predetermined interval of 100 or more and 200 or less to collect electricity generated inside the semiconductor substrate 117. To do. In addition, the n-type layer-top bus electrode 116 has a width of about 0.5 mm or more and 1.0 mm or less, and 3 or more and 5 or less pieces are arranged per one solar cell. The electricity collected by the grid electrode 115 is taken out to the outside. Then, the n-type impurity diffusion layer upper electrode 114 is constituted by the n-type layer upper grid electrode 115 and the n-type layer upper bus electrode 116 as a back-side electrode having a comb shape. Hereinafter, the n-type impurity diffusion layer upper electrode 114 is referred to as an n-type layer upper electrode 114. In the second embodiment, the number of grid electrodes 115 on the n-type layer is 100, the number of bus electrodes 116 on the n-type layer is 4, and the electrode width of the grid electrode 115 on the n-type layer is 60 μm, n The electrode width of the mold layer upper bus electrode 116 is 1.0 mm. In FIG. 29, the number of the n-type upper-layer grid electrodes 115 is reduced for the sake of illustration.

つぎに、本実施の形態２にかかる太陽電池セル１０１の製造方法について説明する。図３１は、本発明の実施の形態２にかかる太陽電池セル１０１の製造方法の一例を説明するためのフローチャートである。図３２から図４２は、本発明の実施の形態２にかかる太陽電池セル１０１の製造工程の一例を説明するための要部断面図である。図３２から図４２は、図３０に対応した要部断面図である。   Below, the manufacturing method of the photovoltaic cell 101 concerning this Embodiment 2 is demonstrated. FIG. 31 is a flowchart for explaining an example of the manufacturing method of the solar battery cell 101 according to the second embodiment of the present invention. 32 to 42 are cross-sectional views of relevant parts for explaining an example of the manufacturing process of the solar battery cell 101 according to the second embodiment of the present invention. 32 to 42 are cross-sectional views of relevant parts corresponding to FIG.

（シリコン基板準備工程）
工程２１では、半導体基板として、ｎ型単結晶シリコン基板１０２が用意される。ｎ型単結晶シリコン基板１０２も実施の形態１にかかるｐ型単結晶シリコン基板２と同様に製造され、以降、工程２２のテクスチャ構造形成工程までは、実施の形態１における工程２と同様のプロセスが行われる。(Silicon substrate preparation process)
In step 21, an n-type single crystal silicon substrate 102 is prepared as a semiconductor substrate. The n-type single crystal silicon substrate 102 is also manufactured in the same manner as the p-type single crystal silicon substrate 2 according to the first embodiment. Thereafter, the process similar to the process 2 in the first embodiment is performed until the texture structure forming process in the process 22. Is done.

（ボロン含有酸化膜、保護用酸化膜形成工程）
工程２３では、ｎ型単結晶シリコン基板１０２へのｐ型不純物の拡散のために、図３２に示すようにボロン含有酸化膜１２１と保護用酸化膜１２２とがｎ型単結晶シリコン基板１０２における受光面となる一面上に形成される。具体的には、５００℃程度に加熱されたｎ型単結晶シリコン基板１０２が、処理室内に供給された大気圧のシラン（ＳｉＨ４）ガスと酸素（Ｏ２）ガスとジボラン（Ｂ２Ｈ６）ガスとの混合ガス雰囲気中に曝露されることにより、まず３０ｎｍの膜厚のボロン含有酸化膜１２１が形成される。(Boron-containing oxide film, protective oxide film forming process)
In step 23, the boron-containing oxide film 121 and the protective oxide film 122 receive light on the n-type single crystal silicon substrate 102 as shown in FIG. 32, due to the diffusion of p-type impurities into the n-type single crystal silicon substrate 102. It is formed on one surface to be a surface. Specifically, an n-type single crystal silicon substrate 102 heated to about 500 ° C. is supplied from an atmospheric pressure silane (SiH 4 ) gas, oxygen (O 2 ) gas, and diborane (B 2 H 6 ) supplied into the processing chamber. The boron-containing oxide film 121 having a thickness of 30 nm is first formed by being exposed to a mixed gas atmosphere with gas.

そして、ボロン含有酸化膜１２１の形成後、処理室へのジボランの供給を停止して、シランと酸素との混合ガス雰囲気中にｎ型単結晶シリコン基板１０２を曝露することにより１２０ｎｍの膜厚の保護用酸化膜１２２がボロン含有酸化膜１２１上に形成される。ここでは後の熱処理工程でボロンが雰囲気中に揮散しないようにキャッピング膜として１２０ｎｍの保護用酸化膜１２２をボロン含有酸化膜１２１上に重ねて成膜している。 Then, after the boron-containing oxide film 121 is formed, the supply of diborane to the processing chamber is stopped, and the n-type single crystal silicon substrate 102 is exposed to a mixed gas atmosphere of silane and oxygen to have a thickness of 120 nm. A protective oxide film 122 is formed on the boron-containing oxide film 121. Here, a protective oxide film 122 of 120 nm is deposited on the boron-containing oxide film 121 as a capping film so that boron is not volatilized in the atmosphere in a later heat treatment step.

（ｐ型不純物拡散層形成工程）
工程２４では、ボロン含有酸化膜１２１および保護用酸化膜１２２が形成されたｎ型単結晶シリコン基板１０２を熱処理することにより、図３３に示すようにｐ型不純物拡散層１０３が形成される。具体的には、ｎ型単結晶シリコン基板１０２が載置されたボートが横型炉に挿入され、１０５０℃程度の温度で３０分間程度の熱処理が行われる。この熱処理により、ボロン含有酸化膜１２１からｎ型単結晶シリコン基板１０２の表層にボロンが拡散され、ｎ型単結晶シリコン基板１０２の一面側の表層にｐ型不純物拡散層１０３が形成される。このようなボロン拡散を行うことにより、シート抵抗が９０Ω／ｓｑ．程度のｐ型不純物拡散層１０３を形成できる。なお、ｐ型不純物であるボロンは、リンに代表されるｎ型不純物よりもシリコンへの拡散係数が低い。このため、ボロンをｎ型単結晶シリコン基板１０２へ拡散するためには、後述するｎ型不純物拡散工程よりも高温での熱処理が必要となる。すなわち、ｐ型不純物拡散層形成工程では、後述する第１拡散工程および第２拡散工程よりも高温で熱処理が行われる。(P-type impurity diffusion layer forming step)
In step 24, the n-type single crystal silicon substrate 102 on which the boron-containing oxide film 121 and the protective oxide film 122 are formed is heat-treated, whereby the p-type impurity diffusion layer 103 is formed as shown in FIG. Specifically, a boat on which the n-type single crystal silicon substrate 102 is placed is inserted into a horizontal furnace, and heat treatment is performed at a temperature of about 1050 ° C. for about 30 minutes. By this heat treatment, boron is diffused from the boron-containing oxide film 121 to the surface layer of the n-type single crystal silicon substrate 102, and a p-type impurity diffusion layer 103 is formed on the surface layer on one surface side of the n-type single crystal silicon substrate 102. By performing such boron diffusion, the sheet resistance is 90 Ω / sq. About a p-type impurity diffusion layer 103 can be formed. Note that boron, which is a p-type impurity, has a lower diffusion coefficient into silicon than an n-type impurity typified by phosphorus. For this reason, in order to diffuse boron into the n-type single crystal silicon substrate 102, a heat treatment at a higher temperature than the n-type impurity diffusion step described later is required. That is, in the p-type impurity diffusion layer forming step, heat treatment is performed at a higher temperature than in the first diffusion step and the second diffusion step described later.

（ｎ型ドーパント含有ペースト塗布工程）
工程２５では、ｎ型不純物拡散層１１０における高濃度不純物拡散層である第１ｎ型不純物拡散層１１１を形成するために、拡散源含有塗布剤としてのｎ型ドーパント含有ペースト１２３が、図３４に示すようにｎ型単結晶シリコン基板１０２における裏面となる他面上に塗布形成される。ｎ型ドーパント含有ペースト１２３は、スクリーン印刷法を用いて、ｎ型層上電極１１４の形状に対応して櫛形状に印刷される。ｎ型ドーパント含有ペースト１２３は、実施の形態１におけるｎ型ドーパント含有ペースト２１と同様の材料が使用される。(N-type dopant-containing paste application process)
In step 25, in order to form the first n-type impurity diffusion layer 111 which is a high-concentration impurity diffusion layer in the n-type impurity diffusion layer 110, an n-type dopant-containing paste 123 as a diffusion source-containing coating agent is shown in FIG. As described above, the n-type single crystal silicon substrate 102 is applied and formed on the other surface as the back surface. The n-type dopant-containing paste 123 is printed in a comb shape corresponding to the shape of the n-type layer upper electrode 114 using a screen printing method. For n-type dopant-containing paste 123, the same material as n-type dopant-containing paste 21 in Embodiment 1 is used.

工程２６以降の工程は、基本的には、実施の形態１において説明した工程４以降の工程と同様の工程を経て太陽電池セルを形成する。ただし、実施の形態１では、選択不純物拡散層構造としてセレクティブなエミッタ構造を形成したが、実施の形態２の場合は、選択不純物拡散層構造としてセレクティブなＢＳＦ層を形成する。   The steps after step 26 basically form solar cells through the same steps as those after step 4 described in the first embodiment. However, although the selective emitter structure is formed as the selective impurity diffusion layer structure in the first embodiment, the selective BSF layer is formed as the selective impurity diffusion layer structure in the second embodiment.

実施の形態２の場合は、シリコン基板がｎ型となり、ｎ型ドーパント含有ペーストを塗布する面と反対の面には図３１の工程２４までに形成したボロン含有酸化膜１２１と保護用酸化膜１２２とｐ型のエミッタであるｐ型不純物拡散層１０３とが形成されている点が実施の形態１の場合と比較して異なる。図３１の工程２６から工程３０が、それぞれ図４の工程４から工程８に対応する。また、図３１の工程３２および工程３３が、それぞれ図４の工程９および工程１０に対応する。以降の工程は、実施の形態１の場合とほぼ同様な工程であるので、概略のみの説明とする。   In the case of the second embodiment, the silicon substrate is n-type, and the boron-containing oxide film 121 and protective oxide film 122 formed up to step 24 in FIG. 31 are formed on the surface opposite to the surface on which the n-type dopant-containing paste is applied. And p-type impurity diffusion layer 103, which is a p-type emitter, is different from the first embodiment. Steps 26 to 30 in FIG. 31 correspond to steps 4 to 8 in FIG. 4, respectively. Further, Step 32 and Step 33 in FIG. 31 correspond to Step 9 and Step 10 in FIG. 4, respectively. Since the subsequent steps are substantially the same as those in the first embodiment, only the outline will be described.

（第１拡散工程）
工程２６では、第１の拡散工程は、図４の工程４の場合と同様に処理および反応が進み、ｎ型ドーパント含有ペースト１２３を用いて第１ｎ型不純物拡散層１１１が形成されることにより、ｎ型不純物を高濃度にｎ型単結晶シリコン基板１０２に拡散できる。これにより、図３５に示すようにシート抵抗が２０Ω／ｓｑ．以上、８０Ω／ｓｑ．以下の範囲の第１ｎ型不純物拡散層１１１を形成する。なお、ここでのシート抵抗値は、ｎ型不純物をｐ型シリコン基板に拡散した場合を想定した値とする。ｎ型シリコン基板にｎ型不純物を拡散した場合は、ｐ型シリコン基板にｎ型不純物を拡散した場合と同様に拡散した場合のシート抵抗値よりも低く測定されるが、便宜上、以下の説明においてもｎ型不純物をシリコン基板に拡散した場合を想定した値としている。(First diffusion process)
In step 26, the first diffusion step proceeds in the same manner as in step 4 of FIG. 4, and the first n-type impurity diffusion layer 111 is formed using the n-type dopant-containing paste 123, whereby the first n-type impurity diffusion layer 111 is formed. The n-type impurity can be diffused into the n-type single crystal silicon substrate 102 at a high concentration. As a result, the sheet resistance is 20 Ω / sq. Or more, 80Ω / sq. The first n-type impurity diffusion layer 111 is formed in the following range. Here, the sheet resistance value is assumed to be a case where n-type impurities are diffused into the p-type silicon substrate. When n-type impurities are diffused in an n-type silicon substrate, the sheet resistance value is measured to be lower than when n-type impurities are diffused in the same manner as when n-type impurities are diffused into a p-type silicon substrate. Also, the value is assumed to be when n-type impurities are diffused into the silicon substrate.

（第２拡散工程）
工程２７では、図４の工程５の場合と同様に処理および反応が進む。この第２拡散工程により、ｎ型単結晶シリコン基板１０２の表面における、ｎ型ドーパント含有ペースト１２３の印刷領域を除く領域に、相対的に第１ｎ型不純物拡散層１１１よりも低濃度である第２の拡散濃度にｎ型不純物であるリンが熱拡散されて、図３６に示すように第２ｎ型不純物拡散層１１２が形成され、ＢＳＦ層として第１ｎ型不純物拡散層１１１と第２ｎ型不純物拡散層１１２からなるｎ型不純物拡散層１１０が形成される。ＢＳＦ層としては、第２ｎ型不純物拡散層１１２のシート抵抗を１５０Ω／ｓｑ．より大とすることで高光電変換効率化が可能となる。また、第２拡散工程直後のｎ型単結晶シリコン基板１０２の表面には、拡散処理中に表面に堆積したガラス質層１２４である燐珪酸ガラス（ＰＳＧ）層が形成されている。(Second diffusion process)
In step 27, processing and reaction proceed as in step 5 of FIG. By this second diffusion step, a second concentration that is relatively lower than that of the first n-type impurity diffusion layer 111 in the region other than the printing region of the n-type dopant-containing paste 123 on the surface of the n-type single crystal silicon substrate 102. As shown in FIG. 36, the second n-type impurity diffusion layer 112 is formed as shown in FIG. 36, and the first n-type impurity diffusion layer 111 and the second n-type impurity diffusion layer are formed as BSF layers. An n-type impurity diffusion layer 110 made of 112 is formed. As the BSF layer, the sheet resistance of the second n-type impurity diffusion layer 112 is 150 Ω / sq. By making it larger, it is possible to increase the photoelectric conversion efficiency. In addition, a phosphosilicate glass (PSG) layer, which is a vitreous layer 124 deposited on the surface during the diffusion process, is formed on the surface of the n-type single crystal silicon substrate 102 immediately after the second diffusion step.

（ｐｎ分離工程）
工程２８では、図４の工程６の場合と同様に処理を行う。(Pn separation step)
In step 28, processing is performed in the same manner as in step 6 of FIG.

（ガラス質層除去工程）
工程２９では、図４の工程７の場合と同様に処理を行う。ただし、工程２９では、ｎ型単結晶シリコン基板１０２の表面に形成されたボロン含有酸化膜１２１、保護用酸化膜１２２、ｎ型ドーパント含有ペースト１２３およびガラス質層１２４が除去される。そして、図３７に示すように第１導電型層であるｎ型シリコンからなる半導体基板１０２と、該半導体基板１０２の受光面側に形成された第２導電型層であるｐ型不純物拡散層１０３と、によりｐｎ接合が構成された半導体基板１１７が得られる。また、ｎ型不純物拡散層１１０として、ｎ型単結晶シリコン基板１０２の裏面側に第１ｎ型不純物拡散層１１１と第２ｎ型不純物拡散層１１２とから構成された選択不純物拡散層構造が得られる。(Glassy layer removal process)
In step 29, processing is performed in the same manner as in step 7 of FIG. However, in step 29, the boron-containing oxide film 121, the protective oxide film 122, the n-type dopant-containing paste 123, and the vitreous layer 124 formed on the surface of the n-type single crystal silicon substrate 102 are removed. Then, as shown in FIG. 37, the semiconductor substrate 102 made of n-type silicon as the first conductivity type layer and the p-type impurity diffusion layer 103 as the second conductivity type layer formed on the light receiving surface side of the semiconductor substrate 102. Thus, a semiconductor substrate 117 having a pn junction is obtained. Further, as the n-type impurity diffusion layer 110, a selective impurity diffusion layer structure including a first n-type impurity diffusion layer 111 and a second n-type impurity diffusion layer 112 on the back side of the n-type single crystal silicon substrate 102 is obtained.

（ｎ型層上パッシベーション膜形成工程）
工程３０では、図４の工程８の場合と同様に、半導体基板１１７におけるｎ型不純物拡散層１１０が形成された裏面に、図３８に示すようにｎ型不純物拡散層側パッシベーション膜である、ｎ型層上パッシベーション膜１１３が形成される。ｎ型層上パッシベーション膜１１３は、プラズマＣＶＤ法を使用して、シランガスとアンモニア（ＮＨ３）ガスとの混合ガスを原材料に用いて、屈折率２．１、膜厚８０ｎｍの窒化シリコン（ＳｉＮ）膜が成膜される。また、ｎ型層上パッシベーション膜１１３は、蒸着法または熱ＣＶＤ法といった他の方法により形成されてもよい。(N-type layer passivation film forming step)
In step 30, as in step 8 of FIG. 4, an n-type impurity diffusion layer side passivation film is formed on the back surface of the semiconductor substrate 117 where the n-type impurity diffusion layer 110 is formed, as shown in FIG. A passivation film 113 on the mold layer is formed. The n-type upper passivation film 113 is a silicon nitride (SiN) film having a refractive index of 2.1 and a film thickness of 80 nm using a plasma CVD method and using a mixed gas of silane gas and ammonia (NH 3 ) gas as a raw material. A film is formed. The n-type upper passivation film 113 may be formed by other methods such as a vapor deposition method or a thermal CVD method.

（ｐ型層上パッシベーション膜形成工程）
工程３１では、半導体基板１１７におけるｐ型不純物拡散層１０３が形成された受光面に、ｐ型不純物拡散層側パッシベーション膜である、ｐ型層上パッシベーション膜１０４が形成される。まず、ｐ型不純物拡散層１０３に対して良好なパッシベーション性能を得るために、図３９に示すように、負の固定電荷を持つ酸化アルミニウム膜１０５が膜厚５ｎｍで成膜される。つぎに、プラズマＣＶＤ法を使用して、図４０に示すように、屈折率２．１、膜厚８０ｎｍの窒化シリコン膜１０６が成膜される。また、ｐ型層上パッシベーション膜１０４は、反射防止膜としても機能する。(P-type layer passivation film forming step)
In step 31, a p-type upper passivation film 104, which is a p-type impurity diffusion layer-side passivation film, is formed on the light receiving surface of the semiconductor substrate 117 where the p-type impurity diffusion layer 103 is formed. First, in order to obtain good passivation performance for the p-type impurity diffusion layer 103, an aluminum oxide film 105 having a negative fixed charge is formed with a film thickness of 5 nm as shown in FIG. Next, using the plasma CVD method, as shown in FIG. 40, a silicon nitride film 106 having a refractive index of 2.1 and a film thickness of 80 nm is formed. Further, the p-type upper passivation film 104 also functions as an antireflection film.

（電極形成工程）
工程３２では、スクリーン印刷による電極の印刷および乾燥が行われて乾燥状態の電極が形成される。まず、図４１に示すように、半導体基板１１７の裏面側のｎ型層上パッシベーション膜１１３上に、Ａｇおよびガラスフリットを含有する電極材料ペーストであるＡｇ含有ペースト１１４ａがｎ型層上グリッド電極１１５およびｎ型層上バス電極１１６の形状に、スクリーン印刷によって塗布される。その後、Ａｇ含有ペースト１１４ａが乾燥されることによって、ｎ型不純物拡散層上電極となる乾燥状態のｎ型層上電極１１４が形成される。Ａｇ含有ペースト１１４ａは、２５０℃で５分間乾燥される。(Electrode formation process)
In step 32, the electrode is printed and dried by screen printing to form a dry electrode. First, as shown in FIG. 41, an Ag-containing paste 114a, which is an electrode material paste containing Ag and glass frit, is formed on the n-type upper grid electrode 115 on the n-type upper passivation film 113 on the back side of the semiconductor substrate 117. And it apply | coats to the shape of the bus electrode 116 on an n-type layer by screen printing. Thereafter, the Ag-containing paste 114a is dried, whereby a dry n-type layer upper electrode 114 to be an n-type impurity diffusion layer upper electrode is formed. The Ag-containing paste 114a is dried at 250 ° C. for 5 minutes.

実施の形態２の工程３２が実施の形態１の工程９と異なる点は、ｐ型不純物拡散層１０３側の電極形成工程である。つぎに、図４１に示すように、半導体基板１１７の受光面側のｐ型層上パッシベーション膜１０４上に、ＡｇとＡｌとガラスフリットとを含有する電極材料ペーストであるＡｇＡｌ含有ペースト１０７ａがｐ型層上グリッド電極１０８とｐ型層上バス電極１０９との形状に、スクリーン印刷によって塗布される。その後、ＡｇＡｌ含有ペースト１０７ａが乾燥されることによって、ｐ型不純物拡散層上電極となる乾燥状態のｐ型層上電極１０７が形成される。ここでは、ｐ型層上電極１０７とｐ型不純物拡散層１０３との良好な電気的導通を保つために、３ｗｔ％程度のＡｌが含有されたＡｇＡｌペーストを使用する。ＡｇＡｌ含有ペースト１０７ａは、２５０℃で５分間乾燥される。   The step 32 of the second embodiment is different from the step 9 of the first embodiment in the electrode formation step on the p-type impurity diffusion layer 103 side. Next, as shown in FIG. 41, an AgAl-containing paste 107a, which is an electrode material paste containing Ag, Al, and glass frit, is formed on the p-type passivation film 104 on the light-receiving surface side of the semiconductor substrate 117. The shape of the upper grid electrode 108 and the p-type upper bus electrode 109 is applied by screen printing. Thereafter, the AgAl-containing paste 107a is dried, whereby the p-type layer upper electrode 107 in a dry state to be the p-type impurity diffusion layer upper electrode is formed. Here, in order to maintain good electrical continuity between the p-type upper electrode 107 and the p-type impurity diffusion layer 103, an AgAl paste containing about 3 wt% Al is used. The AgAl-containing paste 107a is dried at 250 ° C. for 5 minutes.

（電極焼成工程）
工程３３では、半導体基板１１７の受光面側および裏面側に印刷されて乾燥された電極材料ペーストが同時に焼成される。具体的には、半導体基板１１７が焼成炉へ導入され、大気雰囲気中でピーク温度６００℃以上、９００℃以下程度の温度、８００℃で３秒の、短時間の熱処理が行われる。これにより、電極材料ペースト中の樹脂成分は消失する。そして、半導体基板１１７の受光面側では、ｐ型層上電極１０７のＡｇＡｌ含有ペースト１０７ａに含有されるガラス材料が溶融して窒化シリコン膜１０６および酸化アルミニウム膜１０５を貫通している間に銀材料がｐ型不純物拡散層１０３のシリコンと接触し再凝固する。これにより、図４２に示すように、ｐ型層上電極１０７としてのｐ型層上グリッド電極１０８およびｐ型層上バス電極１０９が得られ、ｐ型層上電極１０７と半導体基板１１７のシリコンとの電気的導通が確保される。半導体基板１１７の裏面側では、ｎ型層上電極１１４のＡｇ含有ペースト１１４ａに含有されるガラス材料が溶融してｎ型層上パッシベーション膜１１３を貫通している間に銀材料が第１ｎ型不純物拡散層１１１のシリコンと接触し再凝固する。これにより、ｎ型層上電極１１４としてのｎ型層上グリッド電極１１５およびｎ型層上バス電極１１６が得られ、ｎ型層上電極１１４と半導体基板１１７のシリコンとの電気的導通が確保される。(Electrode firing process)
In step 33, the electrode material paste printed and dried on the light receiving surface side and the back surface side of the semiconductor substrate 117 is simultaneously fired. Specifically, the semiconductor substrate 117 is introduced into a firing furnace, and a short-time heat treatment is performed at 800 ° C. for 3 seconds at a peak temperature of about 600 ° C. to 900 ° C. in an air atmosphere. Thereby, the resin component in the electrode material paste disappears. On the light-receiving surface side of the semiconductor substrate 117, the glass material contained in the AgAl-containing paste 107a of the p-type upper electrode 107 melts and penetrates through the silicon nitride film 106 and the aluminum oxide film 105. Comes into contact with the silicon of the p-type impurity diffusion layer 103 and resolidifies. As a result, as shown in FIG. 42, the p-type layer upper grid electrode 108 and the p-type layer upper bus electrode 109 are obtained as the p-type layer upper electrode 107, and the p-type layer upper electrode 107 and the silicon of the semiconductor substrate 117 Is ensured. On the back surface side of the semiconductor substrate 117, the silver material is a first n-type impurity while the glass material contained in the Ag-containing paste 114 a of the n-type layer upper electrode 114 is melted and penetrates the passivation film 113 on the n-type layer. It contacts with the silicon of the diffusion layer 111 and resolidifies. As a result, an n-type layer upper grid electrode 115 and an n-type layer upper bus electrode 116 are obtained as the n-type layer upper electrode 114, and electrical conduction between the n-type layer upper electrode 114 and the silicon of the semiconductor substrate 117 is ensured. The

以上のような工程を実施することにより、図２８から図３０に示す本実施の形態２にかかる太陽電池セル１０１を作製することができる。なお、電極材料であるペーストの半導体基板１１７への配置の順番を、受光面側と裏面側とで入れ替えてもよい。   By performing the steps as described above, the solar battery cell 101 according to the second embodiment shown in FIGS. 28 to 30 can be manufactured. Note that the order of arrangement of the paste, which is an electrode material, on the semiconductor substrate 117 may be switched between the light receiving surface side and the back surface side.

そして、本実施の形態１の場合と同様に、本実施の形態２にかかる太陽電池セル１０１の裏面側の選択不純物拡散層構造を模擬したｎ型不純物拡散層と、第１ｎ型不純物拡散層測定領域６２と、第２ｎ型不純物拡散層測定領域６３とを有する実施の形態２にかかる太陽電池セルの評価用基板を用いて、選択不純物拡散層構造の不純物拡散層に対応するシート抵抗を測定する。これにより、選択不純物拡散層構造の不純物拡散層の細線化が進んだ場合でも、太陽電池セル１０１における第１ｎ型不純物拡散層１１１と同じシート抵抗、および第２ｎ型不純物拡散層１１２と同じシート抵抗を、４探針法を用いたシート抵抗測定機器である４探針測定機器により精度良く測定することができる。これにより、第１ｎ型不純物拡散層１１１と第２ｎ型不純物拡散層１１２とのシート抵抗を精度良く評価することができる。   Similar to the case of the first embodiment, the n-type impurity diffusion layer simulating the selective impurity diffusion layer structure on the back surface side of the solar battery cell 101 according to the second embodiment and the first n-type impurity diffusion layer measurement The sheet resistance corresponding to the impurity diffusion layer having the selective impurity diffusion layer structure is measured by using the solar cell evaluation substrate according to the second embodiment having the region 62 and the second n-type impurity diffusion layer measurement region 63. . Thereby, even when the impurity diffusion layer having the selective impurity diffusion layer structure is thinned, the same sheet resistance as that of the first n-type impurity diffusion layer 111 and the same sheet resistance as that of the second n-type impurity diffusion layer 112 in the solar battery cell 101 are obtained. Can be measured with high accuracy by a four-probe measuring instrument which is a sheet resistance measuring instrument using the four-probe method. Thereby, the sheet resistance between the first n-type impurity diffusion layer 111 and the second n-type impurity diffusion layer 112 can be accurately evaluated.

本実施の形態２にかかる太陽電池セルの評価用基板を用いることにより、第１ｎ型不純物拡散層１１１と第２ｎ型不純物拡散層１１２とのシート抵抗を精度良く評価することができるため、実際の太陽電池セル１０１における第１の不純物濃度と第２の不純物濃度を精度よく推定することができる。これにより、太陽電池セル１０１における第１の不純物濃度と第２の不純物濃度とを適正化できる拡散条件の導出が容易になり、太陽電池セルの光電変換効率の向上を効果的に進めることが可能となる。   Since the sheet resistance between the first n-type impurity diffusion layer 111 and the second n-type impurity diffusion layer 112 can be accurately evaluated by using the solar cell evaluation substrate according to the second embodiment, The first impurity concentration and the second impurity concentration in the solar battery cell 101 can be accurately estimated. This facilitates the derivation of the diffusion conditions that can optimize the first impurity concentration and the second impurity concentration in the solar battery cell 101, and can effectively improve the photoelectric conversion efficiency of the solar battery cell. It becomes.

実施の形態３．
図４３は、本発明の実施の形態３にかかる太陽電池セル１３１の構成を示す要部断面図である。図４３は、図３に対応する断面図である。なお、図４３においては、実施の形態２にかかる太陽電池セル１０１と同じ部材については、同じ符号を付してある。実施の形態３にかかる太陽電池セル１３１は、実施の形態２にかかる太陽電池セル１０１を反転させた構成を有する。すなわち、実施の形態２にかかる太陽電池セル１０１は、ｎ型単結晶シリコン基板１０２とｐ型不純物拡散層１０３とからなるｐｎ接合が太陽電池セル１０１の受光面側に形成され、ｎ型単結晶シリコン基板１０２における裏面側にＢＳＦ層としてｎ型不純物拡散層１１０が形成されている。Embodiment 3 FIG.
FIG. 43 is a cross-sectional view of a main part showing the configuration of the solar battery cell 131 according to the third embodiment of the present invention. 43 is a cross-sectional view corresponding to FIG. In addition, in FIG. 43, the same code | symbol is attached | subjected about the same member as the photovoltaic cell 101 concerning Embodiment 2. FIG. The solar cell 131 according to the third embodiment has a configuration in which the solar cell 101 according to the second embodiment is inverted. That is, in the solar cell 101 according to the second embodiment, a pn junction including the n-type single crystal silicon substrate 102 and the p-type impurity diffusion layer 103 is formed on the light receiving surface side of the solar cell 101, and the n-type single crystal. An n-type impurity diffusion layer 110 is formed as a BSF layer on the back side of the silicon substrate 102.

一方、実施の形態３にかかる太陽電池セル１３１は、ｎ型単結晶シリコン基板１０２とｐ型不純物拡散層１０３とからなるｐｎ接合が太陽電池セル１３１の裏面側に形成され、ｎ型単結晶シリコン基板１０２における受光面側にＦＳＦ（Front Surface Field）層としてｎ型不純物拡散層１１０が形成されている。ＦＳＦ層は、ＢＳＦ層と同じ作用効果を有する。そして、太陽電池セル１３１では、ｎ型層上パッシベーション膜１１３から光Ｌが入射する。すなわち、太陽電池セル１３１では、ｎ型層上パッシベーション膜１１３側が受光面側であり、ｐ型層上パッシベーション膜１０４側が裏側である。太陽電池セル１３１は、実施の形態２にかかる太陽電池セル１０１と同じ製造方法により形成される。   On the other hand, in the solar cell 131 according to the third embodiment, a pn junction composed of the n-type single crystal silicon substrate 102 and the p-type impurity diffusion layer 103 is formed on the back side of the solar cell 131, and the n-type single crystal silicon is formed. An n-type impurity diffusion layer 110 is formed as an FSF (Front Surface Field) layer on the light receiving surface side of the substrate 102. The FSF layer has the same effect as the BSF layer. In the solar cell 131, the light L is incident from the n-type upper passivation film 113. That is, in the solar cell 131, the n-type upper passivation film 113 side is the light-receiving surface side, and the p-type upper passivation film 104 side is the back side. The solar battery cell 131 is formed by the same manufacturing method as that of the solar battery cell 101 according to the second embodiment.

そして、本実施の形態２の場合と同様に、実施の形態２にかかる太陽電池セルの評価用基板を用いて、選択不純物拡散層構造の不純物拡散層に対応するシート抵抗を測定する。これにより、選択不純物拡散層構造の不純物拡散層の細線化が進んだ場合でも、太陽電池セル１３１における第１ｎ型不純物拡散層１１１と同じシート抵抗、および第２ｎ型不純物拡散層１１２と同じシート抵抗を、４探針法を用いたシート抵抗測定機器である４探針測定機器により精度良く測定することができる。これにより、第１ｎ型不純物拡散層１１１と第２ｎ型不純物拡散層１１２とのシート抵抗を精度良く評価することができる。   Then, as in the case of the second embodiment, the sheet resistance corresponding to the impurity diffusion layer having the selective impurity diffusion layer structure is measured using the evaluation substrate for the solar battery cell according to the second embodiment. As a result, even when the impurity diffusion layer having the selective impurity diffusion layer structure is thinned, the same sheet resistance as that of the first n-type impurity diffusion layer 111 and the same sheet resistance as that of the second n-type impurity diffusion layer 112 in the solar battery cell 131 are obtained. Can be measured with high accuracy by a four-probe measuring instrument which is a sheet resistance measuring instrument using the four-probe method. Thereby, the sheet resistance between the first n-type impurity diffusion layer 111 and the second n-type impurity diffusion layer 112 can be accurately evaluated.

したがって、実施の形態２の場合と同様に、第１ｎ型不純物拡散層１１１と第２ｎ型不純物拡散層１１２とのシート抵抗を精度良く評価することができるため、実際の太陽電池セル１３１における第１の不純物濃度と第２の不純物濃度を精度よく推定することができる。これにより、太陽電池セル１３１における第１の不純物濃度と第２の不純物濃度とを適正化できる拡散条件の導出が容易になり、太陽電池セルの光電変換効率の向上を効果的に進めることが可能となる。   Therefore, as in the case of the second embodiment, the sheet resistance between the first n-type impurity diffusion layer 111 and the second n-type impurity diffusion layer 112 can be accurately evaluated. The impurity concentration and the second impurity concentration can be accurately estimated. This facilitates the derivation of the diffusion conditions that can optimize the first impurity concentration and the second impurity concentration in the solar cell 131, and can effectively improve the photoelectric conversion efficiency of the solar cell. It becomes.

実施の形態４．
本実施の形態４では、上述した太陽電池セルの評価用基板であるモニタウエハ６１を用いた太陽電池セルの評価方法について説明する。太陽電池セルの高光電変換効率化に、セレクティブエミッタの形成が重要である。特に、上述したようにドーパントペーストを用いてセレクティブエミッタを形成する製造方法を用いることにより、容易でかつ安価にセレクティブエミッタを形成することができる。Embodiment 4 FIG.
In the fourth embodiment, a solar cell evaluation method using the monitor wafer 61 which is the above-described solar cell evaluation substrate will be described. The formation of selective emitters is important for increasing the photoelectric conversion efficiency of solar cells. In particular, the selective emitter can be formed easily and inexpensively by using the manufacturing method of forming the selective emitter using the dopant paste as described above.

一方、セレクティブエミッタの構造としては、高光電変換効率化の観点から、グリッド電極に対して５０μｍから１５０μｍの細線化が要求されている。グリッド電極が細線化された場合には、グリッド電極の下部の高濃度不純物拡散層の細線化の必要があるが、太陽電池セルの構造のままでは、シート抵抗測定装置の構造上、不純物拡散層の不純物濃度を確認するために不純物拡散層のシート抵抗を評価することができなかった。   On the other hand, as the structure of the selective emitter, the grid electrode is required to be thinned from 50 μm to 150 μm from the viewpoint of high photoelectric conversion efficiency. When the grid electrode is thinned, it is necessary to thin the high-concentration impurity diffusion layer below the grid electrode. However, with the structure of the solar cell, the impurity diffusion layer is required due to the structure of the sheet resistance measuring device. The sheet resistance of the impurity diffusion layer could not be evaluated in order to confirm the impurity concentration.

本実施の形態４の太陽電池セルの評価方法では、上述したモニタウエハを用いることで、セレクティブなエミッタ構造の不純物拡散領域を模擬するとともにシート抵抗測定器で測定可能な拡散領域を提供可能で、太陽電池セルの不純物濃度を評価する太陽電池セルの評価方法について説明する。   In the solar cell evaluation method of the fourth embodiment, by using the monitor wafer described above, it is possible to provide a diffusion region that can be measured with a sheet resistance measuring instrument while simulating the impurity diffusion region of the selective emitter structure, A solar cell evaluation method for evaluating the impurity concentration of the solar cell will be described.

図４４は、本発明の実施の形態４にかかる太陽電池セルの評価方法の一例を説明するためのフローチャートである。ここでは、実施の形態１にかかる太陽電池セル１の評価方法を例に説明する。モニタウエハ６１は、太陽電池セル１と同じ工程で作成されるため、モニタウエハ６１の製造方法は、基本的に太陽電池セル１の製造方法と同じである。   FIG. 44 is a flowchart for explaining an example of the solar battery evaluation method according to the fourth embodiment of the present invention. Here, the solar cell 1 evaluation method according to the first embodiment will be described as an example. Since the monitor wafer 61 is created in the same process as the solar cell 1, the method for manufacturing the monitor wafer 61 is basically the same as the method for manufacturing the solar cell 1.

まず、図４のフローチャートで説明した工程１および工程２を行う。   First, step 1 and step 2 described in the flowchart of FIG. 4 are performed.

（ｎ型ドーパント含有ペースト塗布工程）
工程４１では、ｎ型ドーパント含有ペースト２１が、ｐ型単結晶シリコン基板２における受光面となる一面上に塗布形成される。ここで、ｎ型ドーパント含有ペースト２１は、図１９に示すパターンと同じパターンで、太陽電池セル１の製造時と同じく、セレクティブなエミッタ構造の不純物拡散領域を模擬する太陽電池セル１のｎ型不純物拡散層３に対応した櫛形状の領域と、第１ｎ型不純物拡散層測定領域６２に対応した領域と、にスクリーン印刷法を用いて印刷される。ただし、ｎ型不純物拡散層３に対応した領域における第２ｎ型不純物拡散層測定領域６３に対応する領域には、ｎ型ドーパント含有ペースト２１は、形成されない。(N-type dopant-containing paste application process)
In step 41, n-type dopant-containing paste 21 is applied and formed on one surface to be a light-receiving surface in p-type single crystal silicon substrate 2. Here, the n-type dopant-containing paste 21 has the same pattern as that shown in FIG. 19, and the n-type impurity of the solar cell 1 simulating the impurity diffusion region of the selective emitter structure, as in the production of the solar cell 1. The comb-shaped region corresponding to the diffusion layer 3 and the region corresponding to the first n-type impurity diffusion layer measurement region 62 are printed using the screen printing method. However, the n-type dopant-containing paste 21 is not formed in the region corresponding to the second n-type impurity diffusion layer measurement region 63 in the region corresponding to the n-type impurity diffusion layer 3.

すなわち、ｎ型ドーパント含有ペースト２１は、ｎ型不純物拡散層３に対応した領域と第１ｎ型不純物拡散層測定領域６２に対応した領域とを含み、第２ｎ型不純物拡散層測定領域６３に対応する領域を除いた領域に印刷される。ｎ型ドーパント含有ペースト２１は、拡散元素を含むガラス粉末と、印刷に適した粘度を得るための有機溶剤とから成り、有機溶剤は印刷後の乾燥工程で蒸発して拡散元素を含むガラス粉末が基板表面上に固まった状態になる。   That is, the n-type dopant-containing paste 21 includes a region corresponding to the n-type impurity diffusion layer 3 and a region corresponding to the first n-type impurity diffusion layer measurement region 62 and corresponds to the second n-type impurity diffusion layer measurement region 63. Printed in the area excluding the area. The n-type dopant-containing paste 21 is composed of a glass powder containing a diffusing element and an organic solvent for obtaining a viscosity suitable for printing. The organic solvent is a glass powder containing a diffusing element that evaporates in a drying step after printing. It becomes solidified on the substrate surface.

（第１拡散工程）
つぎに、工程４２では、図４のフローチャートで説明した工程４と同じ処理が行われる。この第１拡散工程により、ｐ型単結晶シリコン基板２の表面におけるｎ型ドーパント含有ペースト２１の印刷領域の下部領域へ該ｎ型ドーパント含有ペースト２１からｎ型不純物であるリンが相対的に高濃度である第１の拡散濃度に熱拡散されて、図１９に示すパターンで、第１ｎ型不純物拡散層４、第１ｎ型不純物拡散層測定領域６２が形成される。(First diffusion process)
Next, in step 42, the same processing as in step 4 described in the flowchart of FIG. 4 is performed. By this first diffusion step, phosphorus, which is an n-type impurity, has a relatively high concentration from the n-type dopant-containing paste 21 to the lower region of the printing region of the n-type dopant-containing paste 21 on the surface of the p-type single crystal silicon substrate 2. The first n-type impurity diffusion layer 4 and the first n-type impurity diffusion layer measurement region 62 are formed with the pattern shown in FIG.

すなわち、ｐ型単結晶シリコン基板２を、太陽電池セル１の製造時と同様に、板面を石英チューブの中心軸に平行にして、中心軸に直交する方向に等間隔に整列させて子ボート内に等間隔で縦置きする。ｐ型単結晶シリコン基板２の間隔は２ｍｍから５ｍｍ程度である。この間隔が小さくなるとｐ型単結晶シリコン基板２間のソースガスおよびキャリアガスの流れが不均一になり、不純物拡散濃度の均一性が低下する。また、この間隔が大きくなると、一度に処理できるｐ型単結晶シリコン基板２の枚数が低下して生産性が低下する。   That is, the p-type single crystal silicon substrate 2 is aligned at equal intervals in the direction orthogonal to the central axis with the plate surface parallel to the central axis of the quartz tube, as in the manufacturing of the solar battery cell 1. Place them vertically at regular intervals. The interval between the p-type single crystal silicon substrates 2 is about 2 mm to 5 mm. When this interval is reduced, the flow of the source gas and carrier gas between the p-type single crystal silicon substrates 2 becomes non-uniform, and the uniformity of impurity diffusion concentration decreases. Further, when this interval is increased, the number of p-type single crystal silicon substrates 2 that can be processed at one time is reduced, and productivity is lowered.

そして、熱拡散炉３１内で液体拡散源の飽和蒸気を有するソースガスを流さずに基板温度を上げることにより、ｎ型不純物拡散層３に対応した領域と第１ｎ型不純物拡散層測定領域６２に対応した領域とに塗布されたｎ型ドーパント含有ペースト２１からｎ型不純物がｐ型単結晶シリコン基板２内に拡散する第１拡散工程を行う。   Then, by raising the substrate temperature without flowing the source gas having the saturated vapor of the liquid diffusion source in the thermal diffusion furnace 31, the region corresponding to the n-type impurity diffusion layer 3 and the first n-type impurity diffusion layer measurement region 62 are formed. A first diffusion step is performed in which n-type impurities are diffused into the p-type single crystal silicon substrate 2 from the n-type dopant-containing paste 21 applied to the corresponding region.

（第２拡散工程）
つぎに、工程４３では、図４のフローチャートで説明した工程５と同じ処理が行われる。この第２拡散工程により、ｐ型単結晶シリコン基板２の表面における、ｎ型ドーパント含有ペースト２１の印刷領域を除く領域に、相対的に第１ｎ型不純物拡散層４よりも低濃度である第２の拡散濃度にｎ型不純物であるリンが熱拡散されて、図１９に示すパターンで、第２ｎ型不純物拡散層５および第２ｎ型不純物拡散層測定領域６３が形成される。(Second diffusion process)
Next, in step 43, the same processing as step 5 described in the flowchart of FIG. 4 is performed. By this second diffusion step, the second concentration which is relatively lower than that of the first n-type impurity diffusion layer 4 in the region other than the printing region of the n-type dopant-containing paste 21 on the surface of the p-type single crystal silicon substrate 2. The phosphorus, which is an n-type impurity, is thermally diffused to the diffusion concentration of n, and the second n-type impurity diffusion layer 5 and the second n-type impurity diffusion layer measurement region 63 are formed in the pattern shown in FIG.

すなわち、第１拡散工程の実施後、熱拡散炉３１から基板を取り出さずに熱拡散炉３１内で、第１拡散工程に連続して、ソースガスおよびキャリアガスを流して基板全面に不純物拡散層を形成する第２拡散工程を行う。第２拡散工程では、ソースガスによりｐ型単結晶シリコン基板２間に拡散源が供給される。このため、ｐ型単結晶シリコン基板２におけるｎ型ドーパント含有ペースト２１が塗布された面において、ｎ型ドーパント含有ペースト２１が塗布されていない、幅方向において隣り合うグリッド電極の下部領域の不純物拡散層間の領域に対応する、細長形状の領域であるグリッド間領域に不純物拡散層を形成することができる。これにより、モニタウエハ６１が形成される。   That is, after the first diffusion step, the impurity diffusion layer is formed on the entire surface of the substrate by flowing the source gas and the carrier gas in the thermal diffusion furnace 31 without taking out the substrate from the thermal diffusion furnace 31 and continuously with the first diffusion step. A second diffusion step is performed to form In the second diffusion step, a diffusion source is supplied between the p-type single crystal silicon substrates 2 by the source gas. For this reason, on the surface of the p-type single crystal silicon substrate 2 on which the n-type dopant-containing paste 21 is applied, the n-type dopant-containing paste 21 is not applied, and the impurity diffusion layer in the lower region of the grid electrode adjacent in the width direction An impurity diffusion layer can be formed in an inter-grid region that is an elongated region corresponding to the region. Thereby, the monitor wafer 61 is formed.

ただし、ソースガスに含まれる不純物拡散源は、グリッド間領域の基板表面にドーパントガラス、すなわちリンガラスとして付着するのみではなく、隣接するｎ型ドーパント含有ペースト２１との反応によっても消費される。すなわち、隣接するｎ型ドーパント含有ペースト２１の塗布領域の構成によって、グリッド間領域の不純物拡散濃度が変化する。したがって、グリッド間領域の不純物拡散濃度を適切に評価するためには、太陽電池セルの構造に類似した構造で第２拡散工程を実施した基板を用いる必要がある。このため、モニタウエハでは、セレクティブなエミッタ構造またはセレクティブなＢＳＦ層の不純物拡散領域を模擬した不純物拡散層を形成している。   However, the impurity diffusion source contained in the source gas is consumed not only by the dopant glass, that is, phosphorus glass, but also by the reaction with the adjacent n-type dopant-containing paste 21 on the substrate surface in the inter-grid region. That is, the impurity diffusion concentration in the inter-grid region varies depending on the configuration of the application region of the adjacent n-type dopant-containing paste 21. Therefore, in order to appropriately evaluate the impurity diffusion concentration in the inter-grid region, it is necessary to use a substrate on which the second diffusion process has been performed with a structure similar to the structure of the solar battery cell. Therefore, on the monitor wafer, an impurity diffusion layer simulating the selective emitter structure or the impurity diffusion region of the selective BSF layer is formed.

（シート抵抗測定工程）
つぎに、工程４４では、熱拡散炉３１から取り出したｐ型単結晶シリコン基板２における、第１不純物濃度測定領域である第１ｎ型不純物拡散層測定領域６２と、第２不純物濃度測定領域である第２ｎ型不純物拡散層測定領域６３とのシート抵抗を４探針測定機器により測定し、この測定結果に基づいて、太陽電池セル１における第１の不純物濃度と第２の不純物濃度とを評価する。(Sheet resistance measurement process)
Next, in step 44, the first n-type impurity diffusion layer measurement region 62, which is the first impurity concentration measurement region, and the second impurity concentration measurement region in the p-type single crystal silicon substrate 2 taken out from the thermal diffusion furnace 31. The sheet resistance with respect to the second n-type impurity diffusion layer measurement region 63 is measured by a four-probe measuring instrument, and the first impurity concentration and the second impurity concentration in the solar battery cell 1 are evaluated based on the measurement result. .

上述したように、第１ｎ型不純物拡散層測定領域６２は、第１ｎ型不純物拡散層４と同等の深さおよびｎ型不純物濃度を有し、第２ｎ型不純物拡散層測定領域６３は、第２ｎ型不純物拡散層５と同等の深さおよびｎ型不純物濃度を有する。したがって、第１ｎ型不純物拡散層測定領域６２および第２ｎ型不純物拡散層測定領域６３のシート抵抗の測定結果により、太陽電池セル１の第１ｎ型不純物拡散層４および第２ｎ型不純物拡散層５のシート抵抗を確認できる。そして、第１ｎ型不純物拡散層４および第２ｎ型不純物拡散層５のシート抵抗により、太陽電池セル１の第１ｎ型不純物拡散層４の第１の不純物濃度および第２ｎ型不純物拡散層５の第２の不純物濃度を精度良く評価することができる。   As described above, the first n-type impurity diffusion layer measurement region 62 has the same depth and n-type impurity concentration as the first n-type impurity diffusion layer 4, and the second n-type impurity diffusion layer measurement region 63 includes the second n-type impurity diffusion layer measurement region 63. It has the same depth and n-type impurity concentration as the type impurity diffusion layer 5. Therefore, according to the sheet resistance measurement results of the first n-type impurity diffusion layer measurement region 62 and the second n-type impurity diffusion layer measurement region 63, the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 of the solar cell 1 are measured. Sheet resistance can be confirmed. Then, due to the sheet resistance of the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5, the first impurity concentration of the first n-type impurity diffusion layer 4 and the second n-type impurity diffusion layer 5 of the solar cell 1 are determined. 2 can be accurately evaluated.

なお、太陽電池セルの評価方法は、セレクティブなエミッタ構造に限らず、またはセレクティブなＢＳＦ層構造およびセレクティブなＦＳＦ層構造といった選択不純物拡散層構造についても上記と同様にして不純物濃度を評価することが可能である。   Note that the solar cell evaluation method is not limited to the selective emitter structure, or the impurity concentration of the selective impurity diffusion layer structure such as the selective BSF layer structure and the selective FSF layer structure can be evaluated in the same manner as described above. Is possible.

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。   The configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.

１ 太陽電池セル、２ 半導体基板、３ ｎ型不純物拡散層、４ 第１ｎ型不純物拡散層、５ 第２ｎ型不純物拡散層、６ ｎ型不純物拡散層上パッシベーション膜、７ ｎ型不純物拡散層上電極、７ａ Ａｇ含有ペースト、８ ｎ型不純物拡散層上グリッド電極、９ ｎ型不純物拡散層上バス電極、１０ ｐ型不純物拡散層上電極、１０ａ Ａｌ含有ペースト、１１ 半導体基板、２１ ｎ型ドーパント含有ペースト、２２ ガラス質層、２３ グリッドパターン、２４ バスパターン、３１ 熱拡散炉、４１ ｐ型シリコン基板、４２ ｎ型不純物拡散層、４３ 電流探針、４４ 電圧探針、４５ 印加電流源、４６ 電圧計、５１ 塗布領域、５２ 非塗布領域、６１ モニタウエハ、６２ 第１ｎ型不純物拡散層測定領域、６３ 第２ｎ型不純物拡散層測定領域、６４ 探針が接触する領域、１０１ 太陽電池セル、１０２ 半導体基板、１０３ ｐ型不純物拡散層、１０４ ｐ型不純物拡散層上パッシベーション膜、１０７ ｐ型不純物拡散層上電極、１０８ ｐ型不純物拡散層上グリッド電極、１０９ ｐ型不純物拡散層上バス電極、１１０ ｎ型不純物拡散層、１１１ 第１ｎ型不純物拡散層、１１２ 第２ｎ型不純物拡散層、１１３ ｎ型不純物拡散層上パッシベーション膜、１１４ ｎ型不純物拡散層上電極、１１５ ｎ型不純物拡散層上グリッド電極、１１６ ｎ型不純物拡散層上バス電極、１１７ 半導体基板、１２１ ボロン含有酸化膜、１２２ 保護用酸化膜、１２３ ｎ型ドーパント含有ペースト。   DESCRIPTION OF SYMBOLS 1 Solar cell, 2 Semiconductor substrate, 3 n-type impurity diffusion layer, 4 1st n-type impurity diffusion layer, 5 2nd n-type impurity diffusion layer, 6 Passivation film on n-type impurity diffusion layer, 7 N-type impurity diffusion layer upper electrode 7a Ag-containing paste, 8 n-type impurity diffusion layer upper grid electrode, 9 n-type impurity diffusion layer upper bus electrode, 10 p-type impurity diffusion layer upper electrode, 10a Al-containing paste, 11 semiconductor substrate, 21 n-type dopant-containing paste , 22 Vitreous layer, 23 Grid pattern, 24 Bath pattern, 31 Thermal diffusion furnace, 41 p-type silicon substrate, 42 n-type impurity diffusion layer, 43 Current probe, 44 Voltage probe, 45 Applied current source, 46 Voltmeter 51 Application region 52 Non-application region 61 Monitor wafer 62 First n-type impurity diffusion layer measurement region 63 Second n-type impurity diffusion layer measurement Constant region, 64 contact region, 101 solar cell, 102 semiconductor substrate, 103 p-type impurity diffusion layer, 104 p-type impurity diffusion layer passivation film, 107 p-type impurity diffusion layer electrode, 108 p-type impurity Grid electrode on diffusion layer, bus electrode on 109 p-type impurity diffusion layer, 110 n-type impurity diffusion layer, 111 first n-type impurity diffusion layer, 112 second n-type impurity diffusion layer, 113 passivation film on n-type impurity diffusion layer, 114 n-type impurity diffusion layer upper electrode, 115 n-type impurity diffusion layer upper electrode, 116 n-type impurity diffusion layer upper bus electrode, 117 semiconductor substrate, 121 boron-containing oxide film, 122 protective oxide film, 123 n-type dopant-containing paste .

Claims (8)

第１導電型の半導体基板と、
前記半導体基板の第１の表面に設けられ、評価対象となる太陽電池セルのグリッド電極の形状に対応した領域に、第１の不純物濃度で第２導電型の不純物を有する複数の細長形状のグリッド不純物領域と、
前記半導体基板の前記第１の表面に設けられ、幅方向において隣り合う前記グリッド不純物領域の間の領域に、前記第１の不純物濃度よりも低い第２の不純物濃度で第２導電型の不純物を有するグリッド間不純物領域と、
前記半導体基板の前記第１の表面に設けられ、前記グリッド不純物領域の間隔以上の大きさを有し、前記第１の不純物濃度で第２導電型の不純物を有する第１不純物濃度評価領域と、
を備えることを特徴とする太陽電池セルの評価用基板。 A first conductivity type semiconductor substrate;
A plurality of elongated grids that are provided on the first surface of the semiconductor substrate and have impurities of the second conductivity type at a first impurity concentration in a region corresponding to the shape of the grid electrode of the solar battery cell to be evaluated An impurity region;
A second conductivity type impurity having a second impurity concentration lower than the first impurity concentration is provided in a region between the grid impurity regions adjacent to each other in the width direction and provided on the first surface of the semiconductor substrate. An inter-grid impurity region having,
A first impurity concentration evaluation region provided on the first surface of the semiconductor substrate, having a size greater than or equal to the interval between the grid impurity regions, and having a second conductivity type impurity at the first impurity concentration;
The board | substrate for evaluation of the photovoltaic cell characterized by providing. 第１導電型の半導体基板と、
前記半導体基板の第１の表面に設けられ、評価対象となる太陽電池セルのグリッド電極の形状に対応した領域に、第１の不純物濃度で第２導電型の不純物を有する複数の細長形状のグリッド不純物領域と、
前記半導体基板の前記第１の表面に設けられ、幅方向において隣り合う前記グリッド不純物領域の間の領域に、前記第１の不純物濃度よりも低い第２の不純物濃度で第２導電型の不純物を有するグリッド間不純物領域と、
前記半導体基板の前記第１の表面に設けられ、前記グリッド不純物領域の間隔以上の大きさを有し、前記第２の不純物濃度で第２導電型の不純物層を有する第２不純物濃度評価領域と、
を備え、
前記第２不純物濃度評価領域が、前記半導体基板の面内において８ｍｍ×８ｍｍ角以下の寸法を有すること、
を特徴とする太陽電池セルの評価用基板。 A first conductivity type semiconductor substrate;
A plurality of elongated grids that are provided on the first surface of the semiconductor substrate and have impurities of the second conductivity type at a first impurity concentration in a region corresponding to the shape of the grid electrode of the solar battery cell to be evaluated An impurity region;
A second conductivity type impurity having a second impurity concentration lower than the first impurity concentration is provided in a region between the grid impurity regions adjacent to each other in the width direction and provided on the first surface of the semiconductor substrate. An inter-grid impurity region having,
A second impurity concentration evaluation region provided on the first surface of the semiconductor substrate, having a size equal to or larger than the interval between the grid impurity regions and having a second conductivity type impurity layer at the second impurity concentration; ,
With
The second impurity concentration evaluation region has a size of 8 mm × 8 mm square or less in the plane of the semiconductor substrate;
Evaluation substrate of a solar cell according to claim. 前記第２不純物濃度評価領域が配置されない領域であって、前記第２不純物濃度評価領域と並べて配置され、前記第２不純物濃度評価領域と同じ幅を有する領域である標準帯域を備えること、  A region in which the second impurity concentration evaluation region is not disposed, and is arranged side by side with the second impurity concentration evaluation region, and includes a standard band that is a region having the same width as the second impurity concentration evaluation region;
を特徴とする請求項２に記載の太陽電池セルの評価用基板。  The evaluation substrate for a solar battery cell according to claim 2, wherein: 前記半導体基板の前記第１の表面に設けられ、前記第１の不純物濃度で第２導電型の不純物を有する第１不純物濃度評価領域を備え、  A first impurity concentration evaluation region provided on the first surface of the semiconductor substrate and having an impurity of a second conductivity type at the first impurity concentration;
前記第２不純物濃度評価領域と、前記標準帯域と、前記第１不純物濃度評価領域とが順に並べて配置されること、  The second impurity concentration evaluation region, the standard band, and the first impurity concentration evaluation region are sequentially arranged;
を特徴とする請求項３に記載の太陽電池セルの評価用基板。  The substrate for evaluation of a solar battery cell according to claim 3. 前記半導体基板の前記第１の表面に設けられ、前記グリッド不純物領域の間隔以上の大きさを有し、前記第２の不純物濃度で第２導電型の不純物層を有する第２不純物濃度評価領域を備えること、
を特徴とする請求項１に記載の太陽電池セルの評価用基板。 A second impurity concentration evaluation region provided on the first surface of the semiconductor substrate, the second impurity concentration evaluation region having a size equal to or larger than a distance between the grid impurity regions and having a second conductivity type impurity layer at the second impurity concentration; Preparing,
The evaluation substrate for a solar battery cell according to claim 1. 前記第１不純物濃度評価領域と前記第２不純物濃度評価領域とが、前記半導体基板の面内において１ｍｍ×４ｍｍ角以上、８ｍｍ×８ｍｍ角以下の寸法を有すること、
を特徴とする請求項５に記載の太陽電池セルの評価用基板。 The first impurity concentration evaluation region and the second impurity concentration evaluation region have dimensions of 1 mm × 4 mm square or more and 8 mm × 8 mm square or less in the plane of the semiconductor substrate;
The solar cell evaluation substrate according to claim 5 . 前記第１不純物濃度評価領域が、前記半導体基板の面内において、前記半導体基板の面内を左右均等に分割する中心線に対して対象となる４箇所以上の位置に配置され、
前記第２不純物濃度評価領域が、前記半導体基板の面内において、前記半導体基板の面内の中央の１点と、前記半導体基板の面内を左右均等に分割する中心線に対して対象となる４箇所以上の位置と、に配置されていること、
を特徴とする請求項５または６に記載の太陽電池セルの評価用基板。 The first impurity concentration evaluation region is disposed in four or more positions in a plane of the semiconductor substrate with respect to a center line that equally divides the plane of the semiconductor substrate on the left and right.
In the plane of the semiconductor substrate, the second impurity concentration evaluation region is targeted with respect to a central point in the plane of the semiconductor substrate and a center line that equally divides the plane of the semiconductor substrate in the left-right direction. Being arranged at four or more positions,
The evaluation substrate for a solar battery cell according to claim 5 or 6 . 請求項５から７のいずれか１つに記載の太陽電池セルの評価用基板を用いて太陽電池セルを評価する太陽電池セルの評価方法であって、
前記半導体基板の第１の表面上における、前記グリッド不純物領域と前記第１不純物濃度評価領域とを含み、前記第２不純物濃度評価領域を除く領域に第２導電型の不純物を含有する第２導電型ドーパント含有ペーストを塗布する第２導電型ドーパントペースト塗布工程と、
前記太陽電池セルとともに、前記半導体基板を熱拡散炉内に挿入した状態でソースガスを流さずに前記半導体基板の温度を上げる第１拡散工程と、
前記太陽電池セルとともに、前記熱拡散炉内で、前記熱拡散炉から前記半導体基板を取り出さずに前記第１拡散工程に連続して、前記ソースガスを流しながら前記半導体基板を加熱することにより太陽電池セルの評価用基板を形成する第２拡散工程と、
前記熱拡散炉から取り出した前記半導体基板の第１不純物濃度評価領域と第２不純物濃度評価領域とのシート抵抗を測定する測定工程と、
を含むことを特徴とする太陽電池セルの評価方法。 A solar cell evaluation method for evaluating a solar cell using the solar cell evaluation substrate according to any one of claims 5 to 7 ,
Second conductivity containing impurities of a second conductivity type in a region including the grid impurity region and the first impurity concentration evaluation region on the first surface of the semiconductor substrate and excluding the second impurity concentration evaluation region. A second conductivity type dopant paste application step of applying a type dopant containing paste;
A first diffusion step of raising the temperature of the semiconductor substrate without flowing a source gas in a state where the semiconductor substrate is inserted into a thermal diffusion furnace together with the solar battery cell;
Along with the solar cells, in the thermal diffusion furnace, the semiconductor substrate is heated while flowing the source gas in succession to the first diffusion step without taking out the semiconductor substrate from the thermal diffusion furnace. A second diffusion step of forming a battery cell evaluation substrate;
A measurement step of measuring the sheet resistance of the first impurity concentration evaluation region and the second impurity concentration evaluation region of the semiconductor substrate taken out from the thermal diffusion furnace;
The evaluation method of the photovoltaic cell characterized by including.
JP2018525847A 2016-07-04 2016-07-04 Solar cell evaluation substrate and solar cell evaluation method Expired - Fee Related JP6614348B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/069821 WO2018008071A1 (en) 2016-07-04 2016-07-04 Solar cell evaluation substrate and solar cell evaluation method

Publications (2)

Publication Number Publication Date
JPWO2018008071A1 JPWO2018008071A1 (en) 2018-10-25
JP6614348B2 true JP6614348B2 (en) 2019-12-04

Family

ID=60912627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018525847A Expired - Fee Related JP6614348B2 (en) 2016-07-04 2016-07-04 Solar cell evaluation substrate and solar cell evaluation method

Country Status (4)

Country Link
JP (1) JP6614348B2 (en)
CN (1) CN109463041A (en)
TW (1) TWI625931B (en)
WO (1) WO2018008071A1 (en)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1089486C (en) * 1995-06-26 2002-08-21 精工爱普生株式会社 Method of formation of crystalline semiconductor film, method of production of thin-film transistor, method of production of solar cell, and active matrix type liquid crystal device
JP4812147B2 (en) * 1999-09-07 2011-11-09 株式会社日立製作所 Manufacturing method of solar cell
JP5090682B2 (en) * 2006-07-21 2012-12-05 信越半導体株式会社 Semiconductor substrate processing method
US7485245B1 (en) * 2007-10-18 2009-02-03 E.I. Du Pont De Nemours And Company Electrode paste for solar cell and solar cell electrode using the paste
JP5486866B2 (en) * 2009-07-29 2014-05-07 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2011165806A (en) * 2010-02-08 2011-08-25 Mitsubishi Electric Corp Method of manufacturing solar cell
JP2012009578A (en) * 2010-06-24 2012-01-12 Sharp Corp Solar cell
US20130025670A1 (en) * 2011-07-25 2013-01-31 Hitachi Chemical Company, Ltd. Semiconductor substrate and method for producing the same, photovoltaic cell element, and photovoltaic cell
JP2015506108A (en) * 2011-12-13 2015-02-26 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ Photovoltaic battery and method for forming the same
JP2013247165A (en) * 2012-05-23 2013-12-09 Mitsubishi Electric Corp Thin-film solar battery module and manufacturing method therefor
CN102945843B (en) * 2012-11-30 2016-12-21 上海华虹宏力半导体制造有限公司 Detection structure and resistance measurement method
JP5945008B2 (en) * 2012-12-28 2016-07-05 京セラ株式会社 Solar cell element and method for manufacturing solar cell element

Also Published As

Publication number Publication date
TWI625931B (en) 2018-06-01
JPWO2018008071A1 (en) 2018-10-25
TW201810930A (en) 2018-03-16
CN109463041A (en) 2019-03-12
WO2018008071A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
JP5220197B2 (en) Solar cell and manufacturing method thereof
JP6120984B2 (en) SOLAR CELL, ITS MANUFACTURING METHOD, SOLAR CELL MODULE
KR20140041797A (en) Semiconductor substrate, manufacturing method therefor, solar-cell element, and solar cell
KR101538602B1 (en) Solar cell, method for producing solar cell, and solar cell module
JP5989259B2 (en) SOLAR CELL, ITS MANUFACTURING METHOD, SOLAR CELL MODULE
JP6559244B2 (en) Solar cell manufacturing method and solar cell
JP5905966B2 (en) Manufacturing method of solar cell
JP6614348B2 (en) Solar cell evaluation substrate and solar cell evaluation method
JP6366840B2 (en) Solar cell and method for manufacturing solar cell
US9330986B2 (en) Manufacturing method for solar cell and solar cell manufacturing system
JP5665975B2 (en) SOLAR CELL, ITS MANUFACTURING METHOD, SOLAR CELL MODULE
WO2016111132A1 (en) Method for manufacturing solar cell
JP2013161818A (en) Method of manufacturing solar battery
JP6270889B2 (en) Manufacturing method of solar cell
JP6125042B2 (en) Method for manufacturing solar battery cell
JP5622937B2 (en) Solar cell manufacturing method and solar cell manufacturing system
JP2013187241A (en) Photovoltaic device and its manufacturing method and photovoltaic module
JP2018195765A (en) Printing mask for solar cell production and method for manufacturing solar cell

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191021

R151 Written notification of patent or utility model registration

Ref document number: 6614348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees