JP6601102B2 - Clock adjustment circuit and communication terminal - Google Patents
Clock adjustment circuit and communication terminal Download PDFInfo
- Publication number
- JP6601102B2 JP6601102B2 JP2015193067A JP2015193067A JP6601102B2 JP 6601102 B2 JP6601102 B2 JP 6601102B2 JP 2015193067 A JP2015193067 A JP 2015193067A JP 2015193067 A JP2015193067 A JP 2015193067A JP 6601102 B2 JP6601102 B2 JP 6601102B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- circuit
- adjustment
- extracted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
本発明は、クロック調整回路および通信端末、より具体的には、ケーブルを介して接続されるマスタ装置との間で通信を行うスレーブ装置に搭載され、スレーブ装置内で用いられる装置内クロックの位相を調整するクロック回路およびそのクロック回路を含むスレーブ装置たる通信端末に関するものである。 The present invention is mounted on a slave device that communicates with a clock adjustment circuit and a communication terminal, more specifically, a master device connected via a cable, and the phase of the in-device clock used in the slave device And a communication terminal which is a slave device including the clock circuit.
各種の施設内で複数の電話機を使用すべく構内交換機(Private Branch eXchange: PBX)を設置するような場合、PBXと電話端末の間は一般的に、時分割制御伝送(Time Compression Multiplexing: TCM)方式で接続されている。時分割制御伝送方式は、PBXや統合サービスデジタル網(Integrated Services Digital Network: ISDN)の有線または無線デジタル通信に採用されている方式である。これらのデジタル通信システムはマスタ装置およびスレーブ装置を有し、マスタ装置の動作タイミングに合わせてスレーブ装置が同期するシステムとなっている。 When a private branch exchange (PBX) is installed to use multiple telephones in various facilities, the time division control transmission (Time Compression Multiplexing: TCM) is generally used between the PBX and the telephone terminal. Connected in a manner. The time division control transmission method is a method adopted for wired or wireless digital communication of PBX or Integrated Services Digital Network (ISDN). These digital communication systems have a master device and a slave device, and the slave device synchronizes with the operation timing of the master device.
ISDNやPBXによる通信では、交換局またはPBXがマスタ装置の役割を果たし、交換局またはPBXに接続される終端装置(Digital Service Unit: DSU)や電話端末がスレーブ装置の役割を果たすこととなる。マスタ装置は、スレーブ装置との間でデータを入出力するためのポートを、マスタ装置と接続可能なスレーブ装置の数だけ搭載している。通常は、各ポートに1台のスレーブ装置が接続される。マスタ装置は、フレームと呼ばれるスレーブ装置への送信データを各ポートに同じタイミングで送出する。 In communication by ISDN or PBX, an exchange or PBX serves as a master device, and a terminating device (Digital Service Unit: DSU) or a telephone terminal connected to the exchange or PBX serves as a slave device. The master device has ports for inputting / outputting data to / from the slave device as many as the number of slave devices connectable to the master device. Normally, one slave device is connected to each port. The master device sends transmission data to the slave device called a frame to each port at the same timing.
マスタ装置から送出されるフレームは、送信周期の1/2よりも短いデータで構成される。送信周期における残りの時間はスレーブ装置からの受信に割り当てられている。フレームには、通信システムで必要とされるタイミング情報(クロック)が埋め込まれている。 The frame transmitted from the master device is composed of data shorter than half of the transmission cycle. The remaining time in the transmission cycle is allocated to reception from the slave device. Timing information (clock) required in the communication system is embedded in the frame.
マスタ装置から一斉に送出されたフレームを受信したスレーブ装置は、必要なクロックを抽出し、そのクロックに同期する。そのため、1台のマスタ装置に接続されている複数台のスレーブ装置はいずれもマスタ装置に同期することができる。 The slave device that has received the frames sent from the master device at the same time extracts a necessary clock and synchronizes with the clock. Therefore, any of the plurality of slave devices connected to one master device can be synchronized with the master device.
PBXに接続されるそれぞれの電話端末は、コードレス電話機の親機として構成され、DECT(Digital Enhanced Cordless Telecommunications) 方式と呼ばれるデジタルコードレス電話の無線通信方式を用いて各親機に対応するコードレス電話の子機と接続され得る。ここで、DECT方式を用いて同一の領域内で複数の通信を実現させるためには、1フレームを10msec周期で送信するタイミングを一致させる必要がある。電話端末をコードレスで使用する場合、構内交換機ではDECT方式による無線通信の実行に必要となる10msecのタイミング、すなわち無線同期タイミングをフレームに埋め込み、構内交換機の各ポートと有線ケーブルを介して接続されているそれぞれの電話端末にフレームを分配する。 Each telephone terminal connected to the PBX is configured as a base unit of a cordless telephone, and a cordless telephone unit corresponding to each base unit using a digital cordless telephone wireless communication system called the DECT (Digital Enhanced Cordless Telecommunications) system. Can be connected to the machine. Here, in order to realize a plurality of communications in the same area using the DECT method, it is necessary to match the timing for transmitting one frame at a cycle of 10 msec. When a telephone terminal is used cordlessly, the private branch exchange embeds 10msec timing, that is, wireless synchronization timing, necessary for execution of wireless communication using the DECT method, and is connected to each port of the private branch exchange via a wired cable. Distribute frames to each phone terminal that has
かかる構内交換機システムの構成要素となっているマスタ装置は、基準クロックおよび基準クロックから生成された10msecクロックを埋め込んだフレームを、伝送路たる有線ケーブルを介してスレーブ装置に供給する。基準クロックは一般的に10msecクロックよりも高速なクロックである。その一方で、スレーブ装置は、一般的な構成として、当該スレーブ装置内で用いられる装置内クロックの位相を調整する調整回路を有している。 The master device that is a constituent element of such a private branch exchange system supplies a reference clock and a frame embedded with a 10 msec clock generated from the reference clock to a slave device via a wired cable serving as a transmission path. The reference clock is generally a clock faster than a 10 msec clock. On the other hand, the slave device has, as a general configuration, an adjustment circuit that adjusts the phase of the in-device clock used in the slave device.
このような調整回路では、マスタ回路から受け取ったフレームからスレーブ装置に必要なクロックを抽出し、この抽出したクロックの位相を当該スレーブ装置で用いられる装置内クロックの位相と比較する。調整回路はさらに、両位相の比較結果から装置内クロックの位相のずれを検出する。調整回路は位相のずれに関する検出結果に基づいて装置内クロックの周期を動作クロックの1クロック分ずつ調整することによって、装置内クロックの位相を調整する。調整された装置内クロックに基づいて、調整回路は無線モジュールで時分割方式によって使用する無線タイミングを生成する。このようにして生成された無線タイミングを用いて、スレーブ装置たるコードレス電話の親機からコードレス電話の子機への通信を行うこととなる。 In such an adjustment circuit, a clock necessary for the slave device is extracted from the frame received from the master circuit, and the phase of the extracted clock is compared with the phase of the in-device clock used in the slave device. The adjustment circuit further detects a phase shift of the in-device clock from the comparison result of both phases. The adjustment circuit adjusts the phase of the in-device clock by adjusting the cycle of the in-device clock by one operation clock based on the detection result regarding the phase shift. Based on the adjusted in-device clock, the adjustment circuit generates radio timing to be used by the radio module in a time division manner. Using the wireless timing generated in this way, communication is performed from the cordless telephone master unit, which is a slave device, to the cordless telephone slave unit.
しかしながら、従来のスレーブ装置を用いて通信を実行する際には、以下に挙げるように様々な問題点があった。 However, when performing communication using a conventional slave device, there are various problems as listed below.
マスタ装置とスレーブ装置の間を接続する有線ケーブルが長くなればなるほど、伝送されるフレーム信号は劣化することとなる。そのため、信号の伝送元たるマスタ装置に追従するスレーブ装置で抽出されるクロックには、信号波形の時間軸方向に対する揺らぎ、いわゆるジッタが発生してしまう。装置内クロックもまた、スレーブ装置で抽出されたクロックのジッタに追従してしまうため、抽出されるクロックのジッタ成分の大きさに応じて装置内クロックに乱れが生じてしまう。 The longer the wired cable connecting the master device and the slave device, the more the frame signal transmitted will be degraded. Therefore, the clock extracted by the slave device that follows the master device that is the transmission source of the signal generates fluctuations in the time axis direction of the signal waveform, so-called jitter. Since the internal clock also follows the jitter of the clock extracted by the slave device, the internal clock is disturbed according to the magnitude of the jitter component of the extracted clock.
また、伝送路で送信される信号の搬送波は、一般的には数百kHzないし数MHzである。そのため、信号が搬送波周波数に載せ換えられた際に発生する誤差によりジッタが発生し得る。 The carrier wave of the signal transmitted through the transmission line is generally several hundred kHz to several MHz. Therefore, jitter can occur due to an error that occurs when the signal is transferred to the carrier frequency.
さらに、マスタ装置とスレーブ装置の初期位相が大きくずれていた場合、位相を合わせるまでの期間はスレーブの装置内クロックの周波数が動作クロック1周期分ずれてしまうこととなる。位相の調整を連続的に実施した場合、スレーブ装置内クロックにより生成された無線タイミングの周期が大きくずれてしまい、無線モジュールの許容範囲を超えてしまうおそれがある。 Further, when the initial phase of the master device and the slave device are greatly shifted, the frequency of the slave device clock is shifted by one cycle of the operation clock during the period until the phases are matched. When the phase adjustment is continuously performed, the cycle of the radio timing generated by the slave device clock may be greatly shifted and may exceed the allowable range of the radio module.
また、PBXが複数存在する大規模の構内交換機システムでは、PBXは一般的に多段のカスケード接続となっている。カスケード接続によってクロックの位相を合わせる場合には、各PBX内に搭載されスレーブ装置に送信する送信フレームの送信タイミングを調整する同期回路で発生したジッタは、カスケード接続段数分加算されてゆくこととなる。そのため、後段に接続されているPBXほどジッタが大きくなってゆく可能性が生じる。 Also, in a large-scale private branch exchange system where a plurality of PBXs exist, the PBX is generally in a multistage cascade connection. When adjusting the clock phase by cascade connection, jitter generated in the synchronization circuit that adjusts the transmission timing of the transmission frame that is installed in each PBX and that is transmitted to the slave device will be added by the number of cascade connection stages. . For this reason, there is a possibility that the jitter will increase as the PBX connected in the subsequent stage.
本発明はこのような課題に鑑み、スレーブ装置で発生するジッタを、スレーブ装置から発信される無線タイミングに許容される範囲内に制御するクロック調整回路および通信端末を提供することを目的とする。 In view of such problems, an object of the present invention is to provide a clock adjustment circuit and a communication terminal that control jitter generated in a slave device within a range allowed for radio timing transmitted from the slave device.
本発明は上述の課題を解決するために、ケーブルを介して接続されるマスタ装置との間で通信を行うスレーブ装置に搭載可能に構成され、スレーブ装置内で用いられる装置内クロックの位相を、マスタ装置から送信されたフレームから抽出された抽出クロックの位相と比較する位相比較回路と、位相比較回路による比較結果に基づいて、装置内クロックの位相を抽出クロックの位相と同期させる動作を実行することによって装置内クロックの位相を調整する位相同期回路とを有するクロック調整回路において、クロック調整回路はさらに、位相同期回路に対して位相同期動作の実行を所定の頻度で許可する位相調整許可信号を生成するスケジューラ回路と、位相調整許可信号に基づいて、位相同期回路は位相同期動作を実行することが許可されているか否かを判定する判定部とを有する。 In order to solve the above-mentioned problem, the present invention is configured to be mountable in a slave device that communicates with a master device connected via a cable, and the phase of the in-device clock used in the slave device is A phase comparison circuit for comparing with the phase of the extracted clock extracted from the frame transmitted from the master device, and an operation of synchronizing the phase of the in-device clock with the phase of the extracted clock based on the comparison result by the phase comparison circuit In the clock adjustment circuit having the phase synchronization circuit for adjusting the phase of the in-device clock, the clock adjustment circuit further provides a phase adjustment permission signal for allowing the phase synchronization circuit to execute the phase synchronization operation at a predetermined frequency. Based on the scheduler circuit to be generated and the phase adjustment permission signal, the phase synchronization circuit is permitted to execute the phase synchronization operation. Whether it is and a determination unit.
また、本発明は、ケーブルを介して接続されるマスタ装置との間で通信を行うスレーブ装置として構成され、スレーブ装置を構成する回路内で用いられる装置内クロックの位相を、マスタ装置から送信されたフレームから抽出された抽出クロックの位相と比較する位相比較回路と、位相比較回路による比較結果に基づいて、装置内クロックの位相を抽出クロックの位相と同期させる動作を実行することによって装置内クロックの位相を調整する位相同期回路とを有する通信端末において、通信端末はさらに、位相同期回路に対して位相同期動作の実行を所定の頻度で許可する位相調整許可信号を生成するスケジューラ回路と、位相調整許可信号に基づいて、位相同期回路は位相同期動作を実行することが許可されているか否かを判定する判定部とを有する。 Further, the present invention is configured as a slave device that communicates with a master device connected via a cable, and the phase of the in-device clock used in the circuit constituting the slave device is transmitted from the master device. The internal clock by executing the operation of synchronizing the phase of the internal clock with the phase of the extracted clock based on the comparison result by the phase comparison circuit and the phase comparison circuit extracted from the extracted frame. In the communication terminal having the phase synchronization circuit for adjusting the phase of the communication terminal, the communication terminal further generates a phase adjustment permission signal for allowing the phase synchronization circuit to execute the phase synchronization operation at a predetermined frequency, and the phase Based on the adjustment permission signal, the phase synchronization circuit determines whether or not it is permitted to execute the phase synchronization operation. With the door.
また、本発明は、コンピュータをケーブルを介して接続されるマスタ装置との間で通信を行うスレーブ装置として機能させ、コンピュータに、コンピュータを構成する回路内で用いられる装置内クロックの位相を、マスタ装置から送信されたフレームから抽出された抽出クロックの位相と比較する位相比較工程と、位相比較工程による比較結果に基づいて装置内クロックの位相を抽出クロックの位相と同期させる動作を実行することによって装置内クロックの位相を調整する位相同期工程とを実行させるクロック調整プログラムにおいて、プログラムはさらにコンピュータに、位相同期工程に対して位相同期動作の実行を所定の頻度で許可する位相調整許可信号を生成するスケジューラ工程と、位相調整許可信号に基づいて位相同期工程では位相同期動作を実行することが許可されているか否かを判定する判定工程とを実行させる。 In addition, the present invention allows a computer to function as a slave device that communicates with a master device connected via a cable, and causes the computer to set the phase of an in-device clock used in a circuit constituting the computer as a master. A phase comparison step for comparing with the phase of the extracted clock extracted from the frame transmitted from the device, and an operation for synchronizing the phase of the clock in the device with the phase of the extracted clock based on the comparison result of the phase comparison step In the clock adjustment program for executing the phase synchronization step for adjusting the phase of the internal clock, the program further generates a phase adjustment permission signal for allowing the computer to execute the phase synchronization operation at a predetermined frequency for the phase synchronization step. And the phase synchronization process based on the phase adjustment permission signal It is executed and a determination step of determining whether it is authorized to perform the phase synchronization operation.
本発明によれば、スレーブ装置から発信される無線タイミングに許容される範囲内にジッタを制御し、ひいては無線通信の質的向上を実現することが可能となる。 According to the present invention, it is possible to control the jitter within a range allowed for the wireless timing transmitted from the slave device, and thus to improve the quality of wireless communication.
次に添付図面を参照して本発明によるクロック調整回路および同回路を含む通信端末の実施例を詳細に説明する。図1を参照すると、本発明によるクロック調整回路10の実施例は、マスタ装置の役割を果たす構内交換機12および構内交換機12に追従するスレーブ装置の役割を果たす複数の通信端末、すなわち電話端末14を本質的な構成要素とするDECT方式の構内交換機(PBX)デジタル通信網、すなわち構内交換機システム16内で用いられる。より具体的に述べると、本実施例に係るクロック調整回路10は構内交換機システム16内のそれぞれの電話端末14に搭載され、スレーブ装置を構成する回路で使用される装置内クロックの位相を、特に調整動作の実行頻度の面から制御することによって調整する。図1では、クロック調整回路10の搭載は複数の電話端末14a〜14cのうち1つの電話端末14aのみにおいて明示されているが、当然ながらその他の電話端末14b、14cにもクロック調整回路10が搭載されていてもよい。
Embodiments of a clock adjusting circuit according to the present invention and a communication terminal including the circuit will now be described in detail with reference to the accompanying drawings. Referring to FIG. 1, an embodiment of the
構内交換機システム16では、構内交換機12は有線ケーブル18を介してそれぞれの電話端末14と接続され、かかる構成によって各電話端末との間での通信データの授受を実現する。有線ケーブル18は構内交換機12に追従する電話端末14a〜14cごとにそれぞれ用いられる。図1では、図示されている電話端末は端末14a〜14cの3台なので、端末14aは有線ケーブル18aを介して構内交換機12と接続され、同様に端末14bは有線ケーブル18bを介して、端末14cは有線ケーブル18cを介して構内交換機12と接続される。図示の実施例に限らず、1台の構内交換機12に追従する電話端末14の台数は任意なので、使用する端末14の台数に応じた本数の有線ケーブル18が用いられてよい。
In the private
電話端末14は、利用者が通話に用いる受話器とカールコード等によって有線接続される必要のない、コードレス電話機の親機である。それぞれの電話端末14a〜14cは対応するコードレス電話の子機20a〜20cと無線22a〜22cによって接続されている。無線接続の方式はDECT方式であり、同一のエリアで複数の通信を実現させるべく、構内交換機12は10msecの無線同期タイミングをフレームに埋め込み、有線ケーブル18を介して接続されている電話端末14に無線同期タイミングが埋め込まれたフレームを分配する。
The
構内交換機12をマスタ装置として各電話端末14とそれらの子機20によるDECT方式を用いた複数の無線通信が可能となった領域を、図1ではDECT無線エリア24として表す。
An area in which a plurality of wireless communications using the DECT method by the
図1で示すシステムの全体的な説明に続き、同システム16内のスレーブ装置を構成する電話端末14の構成を、図2を参照しながらより詳細に説明する。電話端末14は、1つの構内交換機システム16内に任意の数だけ設置されていてよいが、いずれの電話端末14(図1では14a〜14c)の構成とも本質的に同様の構成であってよい。なお、電話端末14の構成要素のうち図2で明示するものは、電話端末14内に搭載される回路のうち、電話端末14で用いる装置内クロックの位相を調整する用に供するクロック調整回路10の主要な構成要素のみにとどめ、その他の構成要素については図示および説明を省略する。
Following the overall description of the system shown in FIG. 1, the configuration of the
電話端末14は、有線ケーブル18と実質的に直接接続され、構内交換機12から有線ケーブル18を介して受け取ったフレームから通信に必要なクロックを抽出するクロック抽出回路32を有する。
The
電話端末14はさらに、クロック抽出回路32の出力部と接続され、クロック抽出回路32で抽出された抽出クロック34の位相を電話端末14内で用いられる装置内クロックの位相と比較する位相比較回路36を有する。位相比較回路36は、抽出クロック34を受け取る入力部の他にもう1つの入力部を有し、その入力部には装置内クロック38が入力される。位相比較回路36に入力される装置内クロック38は、装置内クロックの位相調整開始後においてはクロック調整回路30によって位相調整されたクロックである。位相比較回路36は、同回路36に入力された抽出クロック34の位相と装置内クロック38の位相の比較結果に基づいて、装置内クロックの位相の調整に必要な情報を含む位相制御信号40を生成する。位相制御信号40には、抽出クロック34に対する装置内クロック38の位相の遅れまたは進みに関する情報などが含まれる。
The
電話端末14はさらに、装置内クロックの周期を調整することによって装置内クロックの位相を抽出クロック34の位相と同期させる位相同期回路として働く位相同期ループ(Phase Locked Loop:PLL)42を有する。PLL 42は、少なくとも一部の構成要素がデジタル回路で構成されているデジタル位相同期ループ(Digital Phase Locked Loop:DPLL)であることが好ましい。DPLL 42は、位相比較回路36の出力と接続される入力部を有し、位相比較回路36によって生成された位相制御信号40を受け取る。
The
電話端末14はさらに、動作クロックを生成するクロック生成回路44を有する。クロック生成回路44の構成自体は動作クロックを生成できるものであればいかなるものでもよく、例えば、クロック生成回路44は水晶振動子やセラミック発振子のような固体振動子を用いて動作クロックを生成する発振回路であってよい。クロック生成回路44の出力はDPLL 42の入力の1つと接続され、DPLL 42はクロック生成回路44から動作クロック46の供給を受けることができる。
The
DPLL 42は、位相制御信号40に挿入されている抽出クロック34に対する装置内クロック38の位相の遅れまたは進みに関する情報に基づいて、装置内クロックの周期を動作クロック46の1クロック分、短くまたは長くする。より具体的に述べると、装置内クロック38の位相が抽出クロック34の位相に対して遅れている場合には、DPLL 42は装置内クロックの周期を動作クロック46の1クロック分短くする。他方、装置内クロック38の位相が抽出クロック34の位相に対して進んでいる場合には、DPLL 42は装置内クロックの周期を動作クロック46の1クロック分長くする。すなわち、DPLL 42で調整可能な位相分解能は、クロック生成回路44によって生成される動作クロックに応じて予め決められることとなる。DPLL 42は装置内クロック38の位相が抽出クロック34の位相に同期するまで、受け取った位相制御信号40に基づく処理を続ける。
The
DPLL 42によって1動作クロック分だけその周期が調整された調整後の装置内クロック48は、DPLL 42の出力から電話端末14内の各回路に供給される。例えば、DPLL 42の出力は位相比較回路36の入力部の1つと接続され、位相調整後のクロック48は装置内クロック38として位相比較回路36に供給される。さらに、調整後の装置内クロック48は信号線50を介して電話端末14内に搭載されている各種の回路(不図示)と接続され、各回路の動作が装置内クロックに従って同一のタイミングで実行されるようにする。かかる構成により、電話端末14は全体として正常に稼働されるようになる。
The adjusted in-
電話端末14はさらに、受け取った装置内クロックに基づいて無線モジュールで時分割方式によって使用する無線タイミングを生成する無線タイミング生成回路52を有する。DPLL 42の出力は通信線54を介して無線タイミング生成回路52の入力と接続されているため、同回路52は位相調整された後の装置内クロック48に基づいてより適切な無線タイミングを生成することが可能となる。その結果、電話端末14からその子機20へ発せられる通信用の無線22は、より適切な無線タイミングに従って実現される。
The
電話端末14に搭載されている本発明の実施例に係るクロック調整回路10は、DPLL 42に接続され、DPLL 42によって行われる位相調整動作の実行タイミングを管理するスケジューラ回路56を有する。図3には、スケジューラ回路56および同回路56に接続されるDPLL 42の概略的な内部構成例を示す。以下においては、図2に加えて図3を参照しながら、スケジューラ回路の構成について説明を行う。
The
スケジューラ回路56には、電話端末14内で使用される装置内クロックに関する情報62、およびクロック生成回路44で生成される動作クロックに関する情報64が提供される。装置内クロックに関する情報62には、特に装置内クロックの周波数および周期などが含まれる。同様に、動作クロックに関する情報64には、例えば動作クロックの周波数、周期および偏差などが含まれる。もっとも、クロックの周波数および周期のうち少なくとも一方が情報として与えられれば、他方の情報を算出することが可能であることはいうまでもない。
The
スケジューラ回路56にはさらに、無線タイミング生成回路52によって生成される無線22の送信タイミングに許容されるジッタの最大値に関する情報66も送られる。本実施例のような構内交換機システムにおいては、コードレス電話の親機14と子機20の間の通信を司る無線システムで許容されるジッタの限度は、例えば無線システムの種類、および無線システム間で接続される装置や端末などに応じて予め決められる。DPLL 42のような位相同期ループ回路で許容されるジッタを小さくすることは無線システムにとっては必要なことであるが、PLL回路で許容されるジッタは位相調整可能な位相差に等しい。そのため、PLL回路で許容されるジッタを小さく設定した場合、位相調整にかかる時間は必然的に長くなってしまう。無線システムのクロックの偏差次第では、調整すべき位相差が永久に縮まらない可能性もある。
Further, the
本実施例のようなDECT無線システムでは、無線タイミングに許容される最大のジッタ値は±500nsecとなっている。この数値が、ジッタの最大値に関する情報66としてスケジューラ回路56に供給される。
In the DECT wireless system as in this embodiment, the maximum jitter value allowed for the wireless timing is ± 500 nsec. This numerical value is supplied to the
スケジューラ回路56は、上述の情報62、64および66を受け取り、これらの受け取った情報に基づいてDPLL 42で位相調整を行うべき頻度を計算によって求める演算部70を有する。演算部70は例えば、四則演算や論理演算を実行可能な演算回路またはこれと同種の機器であってよい。
The
スケジューラ回路56による情報62、64および66の受取りは、公知のいかなる方法によっても行われ得る。例えば、電話端末14内で動作クロックや装置内クロックの周波数や周期などを測定することによって必要な情報を得てもよい。または、利用者が任意で情報62、64および66の少なくとも一部を設定できるような構成にしてもよい。位相調整頻度の算出に必要な要素の少なくとも一部が固定値である場合には、その固定値はスケジューラ回路56内に予め入力されていてもよい。
The reception of
位相調整を行うべき頻度の算出例としては、まずは無線タイミングの1周期で実行される位相調整回数を求め、求められた位相調整回数に基づいて最終的に位相調整頻度を算出するという方法が挙げられる。 As an example of calculating the frequency at which the phase adjustment should be performed, first, a method of obtaining the number of phase adjustments executed in one cycle of the wireless timing and finally calculating the phase adjustment frequency based on the obtained number of phase adjustments is given. It is done.
無線タイミング1周期で実行される位相調整回数は、例えば、
位相調整回数={許容ジッタ/動作クロック周期×(1−偏差)}−1 ・・・式(1)
で算出することができる。
The number of phase adjustments executed in one cycle of the wireless timing is, for example,
Number of phase adjustments = {allowable jitter / operation clock period × (1−deviation)} − 1 Equation (1)
Can be calculated.
さらに位相調整頻度は、計算式(1)で算出された位相調整回数を用いて、例えば、
位相調整頻度=位相調整回数/(無線タイミング周期/装置内クロック周期) ・・・式(2)
で算出することができる。ここで、式(2)のかっこ内は、無線タイミングの1周期あたりで実行可能な最大限度の位相調整回数であるともいえる。すなわち、演算部70は、無線タイミングの1周期あたりで刻まれる装置内クロックの回数から無線タイミングの1周期あたりで実行可能な位相調整回数を除することによって位相調整頻度を算出することができる。
Further, the phase adjustment frequency is calculated using the number of phase adjustments calculated by the calculation formula (1), for example,
Phase adjustment frequency = number of phase adjustments / (wireless timing cycle / internal clock cycle) (2)
Can be calculated. Here, the parentheses in the expression (2) can be said to be the maximum number of phase adjustments that can be performed per one period of the radio timing. In other words, the
スケジューラ回路56はさらに、装置内クロックの位相を調整する動作の実行に許可を与える位相調整許可信号を生成する信号生成部72を有する。信号生成部72は演算部70と接続され、演算部70で算出された位相調整頻度の算出値74を受け取り、受け取った算出値74に基づいて信号生成部72は位相調整許可信号を生成する。信号生成部72は例えば、スケジューラ回路56の一部を上述の位相調整許可信号を生成する処理を行う信号生成回路として構成されるが、かかる構成に限らず、前述の信号生成回路と同様の働きをする他の機器をスケジューラ回路56内に搭載してもよい。
The
もっとも、装置内クロック、動作クロックおよび無線タイミングのジッタ許容量のいずれもが、無線システム内で一定値に固定されている場合もある。その場合など、動作環境の変化に応じて位相調整頻度を算出し直す必要がない場合には、演算部70を設けることなく予め決められた位相調整頻度の固定値を信号生成部72に設定しておき、DPLL 42に所定の頻度で装置内クロックの位相調整を実行させる位相調整許可信号を生成する構成にしてもよい。
Of course, the device clock, the operation clock, and the radio timing jitter tolerance may all be fixed to a constant value in the radio system. In such a case, if it is not necessary to recalculate the phase adjustment frequency according to changes in the operating environment, a fixed value of the predetermined phase adjustment frequency is set in the
信号生成部72により生成される位相調整許可信号は、位相調整頻度の算出値74または固定値に応じて、DPLL 42による位相調整動作実行の許可または不許可を制御する信号である。位相調整動作を制御する用に供する位相調整許可信号の構成はいかなるものでも構わない。例えば、DPLL 42による位相調整を許可するときには生成する許可信号に許可命令を載せ、位相調整を許可しないときには許可信号に不許可命令を載せる。または、単に信号に許可命令を載せるか否かによって位相調整の可否を制御してもよい。もちろん、位相調整を許可するときのみ位相調整信号を生成し、許可しないときには信号の生成自体行なわないという手法で制御を行っても構わない。
The phase adjustment permission signal generated by the
スケジューラ回路56、より具体的には同回路56内の信号生成部72はDPLL 42と接続され、信号生成部72内で生成した信号を位相調整許可信号76としてDPLL 42に供給する。位相調整許可信号76には、DPLL 42が装置内クロックの位相を調整する処理動作を行うべき頻度に関する情報が挿入されているので、DPLL 42は受け取った位相調整許可信号76に基づいて、装置内クロックの位相調整を行う頻度を決定する。
The
DPLL 42は、位相調整許可信号76を検出して、または同信号76に挿入されている情報の内容を読み取って、位相の調整の実行または不実行を判定する判定回路などの判定部78を有することが好ましい。判定部78は例えば、DPLL 42の一部を位相調整許可信号78に基づいて位相調整の可否を判定する判定回路とすることによって構成されるが、かかる構成に限らず、前述の判定回路と同様の働きをする他の機器をDPLL 42内に搭載してもよい。判定終了後、判定部78はDPLL 42に判定結果を供給する。判定結果を受けたDPLL 42は、位相調整許可信号76が位相同期回路42による位相調整について実行許可を与えている場合に限り装置内クロックの位相の調整を行う。
The
なお、本実施例において判定部78はDPLL 42の一部の構成要素として図示および説明されているが、判定部78をDPLL 42とは別の独立した回路または装置としてもよい。その場合には判定部78はDPLL 42と接続するように配置され、判定結果を判定部78からDPLL 42に供給する。
In the present embodiment, the
以上の構成により、本発明の実施例であるクロック調整回路10は、スケジューラ回路56内で装置内クロック、動作クロックおよびジッタ許容量に基づいて装置内クロックに対する位相調整の頻度を決定し、この決定に従って位相調整の頻度を制御する。
With the above configuration, the
続いて、本発明の実施例であるクロック調整回路10によって実行される装置内クロックの位相調整に関する動作の説明を行う。本実施例においては、電話端末14の動作クロックの周波数は76.8MHz(すなわち、動作クロック周期は13nsec)、装置内クロックの周波数は8kMhz(すなわち、装置内クロック周期は125μsec)とする。このときの動作クロック周期13nsecに対する偏差を3ppmとする。
Subsequently, an operation relating to phase adjustment of the in-device clock executed by the
また、構内交換機システム10内において、電話端末14とその子機20の間の無線接続はDECT方式によって行われるため、無線タイミングの周期は10msec(すなわち、無線タイミングの周波数は100Hz)である。なお、本実施例の無線タイミングに許容されるジッタは、DECT方式で許容されるジッタの最大限である±500nsecとする。
Further, in the private
構内交換機システム14において、PBX 12が交換機12内の基準クロック等が埋め込まれたフレームを電話端末14に向けて送信すると、電話端末14内のクロック抽出回路32は受信したフレームからPBX 12の基準クロックを抽出して、抽出クロック34として位相比較回路36へ送出する。位相比較回路36は、受け取った抽出クロック34の位相を電話端末14の装置内クロック(図2では参照符号38)の位相と比較する。比較によって装置内クロックの位相の遅れまたは進みを検出した場合には、位相比較回路36は検出結果に基づいて位相同期回路として働くDPLL 42に位相制御信号40を送る。
In the private
DPLL 42は、受け取った位相制御信号40に基づいて装置内クロックの周期を1動作クロック分短くまたは長くすることによって、装置内クロックの位相を徐々に調整する。このときに、装置内クロック周期の短縮または伸長を実行する頻度は、スケジューラ回路56によって決定された調整頻度に従う。
The
本実施例では、無線タイミングのジッタ許容量は500nsec、DPLL 42で調整可能な位相分解能、すなわち動作クロックは13nsec(ただし、3ppmの偏差あり)という設定なので、スケジューラ回路56内の演算部70は、上記の式(1)に基づいて無線タイミング1周期で実行される位相調整回数を、
位相調整回数={500nsec/13nsec×(1−3ppm)}−1
≒37(回)
と算出することができる。
In this embodiment, the jitter tolerance of the radio timing is set to 500 nsec, the phase resolution adjustable by the
Number of phase adjustments = {500 nsec / 13 nsec × (1-3 ppm)} − 1
≒ 37 (times)
Can be calculated.
演算部70はさらに、式(1)に基づいて算出した位相調整回数を用いて、上記の式(2)に基づいてDPLL 42で行なうべき位相調整頻度を、
位相調整頻度=37/(10msec/125μsec)
=0.4625
と算出することができる。
The
Phase adjustment frequency = 37 / (10msec / 125μsec)
= 0.4625
Can be calculated.
スケジューラ回路56内の信号生成部72は、演算部70によって算出された位相調整頻度に基づいて、DPLL 42が全体の位相調整機会のうち0.4625の割合の回数で位相調整を実行することを許可する位相調整許可信号76を生成する。スケジュール回路56は、生成した位相調整許可信号76をDPLL 42に送出することによって位相調整の実行頻度を制御する。
Based on the phase adjustment frequency calculated by the
ところで、従来のスレーブ装置のように電話端末内部にスケジューラ回路56が搭載されていないと仮定した場合、DPLLによって実行される位相調整によって無線タイミングに発生し得るジッタの最大値は、
ジッタ最大値=無線タイミング周期/装置内クロック周期×動作クロック周期 ・・・式(3)
で算出することができる。そのため、かかる電話端末においては、
ジッタ最大値=13nsec/125μsec×10msec
=±1040(nsec)
と求められる。
By the way, assuming that the
Jitter maximum value = wireless timing period / internal clock period x operation clock period (3)
Can be calculated. Therefore, in such telephone terminals,
Maximum jitter = 13nsec / 125μsec x 10msec
= ± 1040 (nsec)
Is required.
しかしながら、本発明に係る実施例ではスケジューラ回路56が設けられているため、同回路56によって計算された調整頻度に従って位相調整が実行されることとなる。そのため、本発明の実施例においては、
ジッタ最大値=無線タイミング周期/装置内クロック周期×動作クロック周期×位相調整頻度 ・・・式(4)
で算出される値にまで制限される。式(4)の右辺のうち、(無線タイミング周期/装置内クロック周期×動作クロック周期)の部分については式(3)の右辺と等しいので、本発明の実施例でDPLL 42によって実行される位相調整によって無線タイミングに発生し得るジッタの最大値は、
ジッタ最大値=±1040nsec×0.4625
=±481nsec
にまで減少する。この値は、本実施例における許容ジッタ(±500nsec)の範囲内である。
However, in the embodiment according to the present invention, since the
Jitter maximum value = wireless timing period / internal clock period x operation clock period x phase adjustment frequency (4)
It is limited to the value calculated by. Of the right side of Equation (4), the part of (wireless timing period / internal clock cycle × operation clock cycle) is equal to the right side of Equation (3), so the phase executed by
Jitter maximum value = ± 1040 nsec x 0.4625
= ± 481nsec
Decrease to This value is within the range of allowable jitter (± 500 nsec) in this embodiment.
以上のように、本発明の実施例によれば、スケジューラ回路56を用いて位相調整の頻度を決定し、この決定に基づいてDPLL 42による位相調整の頻度を制御するため、許容ジッタの範囲内にジッタを制限することが可能となる。すなわち、電話端末14とその子機20の間の無線通信システムが許容するジッタ以下に無線タイミングに発生するジッタを制御することが可能となる。このようにして、電話端末14とその子機20の間においては、無線通信の質的向上が実現される。
As described above, according to the embodiment of the present invention, the frequency of phase adjustment is determined using the
ところで、本発明の実施例に係るクロック調整回路10および同回路10を含む電話端末14は、上記で述べた調整方法を実行させるプログラムをコンピュータにインストールさせることによっても具現化され得る。この場合の実施例を、図4を参照しながら簡潔に説明する。上述した本発明の実施例に係るクロック調整回路10を有する電話端末14としてコンピュータ82を機能させるプログラムを記憶媒体84に記憶しておく。ここで、記憶媒体84とは、光学ディスクや磁気ディスク、フラッシュメモリなど、プログラムを記憶することが可能ないかなる装置や部品も含まれる。
By the way, the
コンピュータ82は、記憶媒体84の記憶内容を読取り可能なドライブ86を有する。ドライブ86はコンピュータ82に固定的に内蔵されていても、または、コンピュータ82とは独立した外付け型でコンピュータ82と接続可能な機器であってもよい。また、コンピュータ82は、演算などの情報処理やコンピュータ自身の制御を行う中央処理装置(CPU)88およびプログラムやデータなどを記憶する記憶装置90を有する。本図で示す記憶装置90は便宜上、データを一時的に記憶する装置および恒常的に記憶する装置の双方を含むものとする。CPU 88はドライブ86と接続線92を介して接続され、記憶装置90とも接続線94を介して接続されている。
The
なお、本実施例に係るコンピュータ82には、子機20との間で通信を行う際に用いられる無線22を送受信するアンテナ96が取り付けられる。コンピュータ82はアンテナ96を製造当初から設けている必要はなく、電話端末14として用いる際にケーブル端子などを介してコンピュータ82に着脱自在に接続可能な構造であってよい。図4においてはコンピュータ82とアンテナ96の詳細な接続構成は省略しているが、CPU88により処理された無線信号22がアンテナ96を介して子機20へ送信されることとなる。
The
記憶媒体84に記憶されたプログラムは、ドライブ86を介してコンピュータ82に読み取られ、読み取られたプログラムは、CPU 88による制御の下、コンピュータ82の記憶装置90に記憶される。このようにしてプログラムが組み込まれたコンピュータ82は、プログラムを実施させることにより、上述した本発明の実施例に係るクロック調整回路10を搭載した電話端末14として働くことが可能となる。このプログラムは、コンピュータ82内のCPU 88やその他図示しない様々な内部装置を、クロック調整回路10内に含まれるスケジューラ回路56、位相同期回路42などの各回路として働かせるものであるともいえる。
The program stored in the
以上、ここまで本発明の実施例を述べてきたが、本発明を実施する具体的手法は上述の実施例に制限されるものではない。本発明の実施が可能である限りにおいて適宜に設計や動作手順等の変更をなし得る。例えば、本発明に用いられる構成要素の機能発揮を補助する用に供する回路その他の機器については、適宜に付加および省略可能である。 As mentioned above, although the Example of this invention has been described so far, the concrete method for implementing this invention is not limited to the above-mentioned Example. As long as the present invention can be implemented, the design, operation procedure, and the like can be changed as appropriate. For example, circuits and other devices used for assisting the function of the components used in the present invention can be added and omitted as appropriate.
10 クロック調整回路
12 構内交換機(PBX)
14 電話端末
36 位相比較回路
42 位相同期回路(DPLL)
56 スケジューラ回路
70 演算部
72 信号生成部
78 判定部
82 コンピュータ
84 記憶媒体
10 Clock adjustment circuit
12 Private branch exchange (PBX)
14 Telephone terminal
36 Phase comparison circuit
42 Phase synchronization circuit (DPLL)
56 Scheduler circuit
70 Calculation unit
72 Signal generator
78 Judgment part
82 computers
84 Storage media
Claims (6)
該スレーブ装置内で用いられる装置内クロックの位相を、前記マスタ装置から送信されたフレームから抽出された抽出クロックの位相と比較する位相比較回路と、
該位相比較回路による比較結果に基づいて、前記装置内クロックの位相を前記抽出クロックの位相と同期させる動作を実行することによって前記装置内クロックの位相を調整する位相同期回路とを有するクロック調整回路において、該調整回路はさらに、
前記位相同期回路に対して前記動作の実行を所定の頻度で許可する位相調整許可信号を生成するスケジューラ回路と、
前記位相調整許可信号に基づいて、前記位相同期回路は前記動作を実行することが許可されているか否かを判定する判定部とを有し、
前記スケジューラ回路は、前記装置内クロックに関する情報、前記スレーブ装置で生成される動作クロックに関する情報および前記スレーブ装置から送信する無線信号の無線タイミングに許容されるジッタ許容量に関する情報に基づいて前記所定の頻度を算出する演算部を含み、
該演算部は、前記無線タイミングの1周期あたりで刻まれる前記装置内クロックの回数から前記無線タイミングの1周期あたりで実行可能な位相調整回数を除することによって前記所定の頻度を算出することを特徴とするクロック調整回路。 It is configured to be mounted on a slave device that communicates with a master device connected via a cable,
A phase comparison circuit that compares the phase of the internal clock used in the slave device with the phase of the extracted clock extracted from the frame transmitted from the master device;
A clock adjustment circuit having a phase synchronization circuit that adjusts the phase of the internal clock by executing an operation of synchronizing the phase of the internal clock with the phase of the extracted clock based on a comparison result by the phase comparison circuit The adjustment circuit further comprises:
A scheduler circuit that generates a phase adjustment permission signal that permits the phase synchronization circuit to execute the operation at a predetermined frequency;
Based on said phase adjustment permission signal, the phase locked loop circuit is closed and a determination unit for determining whether it is permitted to perform the operation,
The scheduler circuit is configured to perform the predetermined operation based on information on the internal clock, information on an operation clock generated by the slave device, and information on an allowable jitter amount for a radio timing of a radio signal transmitted from the slave device. Including a calculation unit for calculating the frequency,
The calculation unit calculates the predetermined frequency by dividing the number of phase adjustments executable per period of the radio timing from the number of clocks in the apparatus engraved per period of the radio timing. A characteristic clock adjustment circuit.
該スレーブ装置を構成する回路内で用いられる装置内クロックの位相を、前記マスタ装置から送信されたフレームから抽出された抽出クロックの位相と比較する位相比較回路と、
該位相比較回路による比較結果に基づいて、前記装置内クロックの位相を前記抽出クロックの位相と同期させる動作を実行することによって前記装置内クロックの位相を調整する位相同期回路とを有する通信端末において、該通信端末はさらに、
前記位相同期回路に対して前記動作の実行を所定の頻度で許可する位相調整許可信号を生成するスケジューラ回路と、
前記位相調整許可信号に基づいて、前記位相同期回路は前記動作を実行することが許可されているか否かを判定する判定部とを有し、
前記スケジューラ回路は、前記装置内クロックに関する情報、該通信端末で生成される動作クロックに関する情報および前記スレーブ装置から送信する無線信号の無線タイミングに許容されるジッタ許容量に関する情報に基づいて前記所定の頻度を算出する演算部を含み、
該演算部は、前記無線タイミングの1周期あたりで刻まれる前記装置内クロックの回数から前記無線タイミングの1周期あたりで実行可能な位相調整回数を除することによって前記所定の頻度を算出することを特徴とする通信端末。 Configured as a slave device that communicates with a master device connected via a cable,
A phase comparison circuit that compares the phase of the internal clock used in the circuit constituting the slave device with the phase of the extracted clock extracted from the frame transmitted from the master device;
In a communication terminal having a phase synchronization circuit that adjusts the phase of the in-device clock by performing an operation of synchronizing the phase of the in-device clock with the phase of the extracted clock based on a comparison result by the phase comparison circuit The communication terminal further includes:
A scheduler circuit that generates a phase adjustment permission signal that permits the phase synchronization circuit to execute the operation at a predetermined frequency;
Based on said phase adjustment permission signal, the phase locked loop circuit is closed and a determination unit for determining whether it is permitted to perform the operation,
The scheduler circuit is configured to perform the predetermined operation based on information on the in-device clock, information on an operation clock generated by the communication terminal, and information on an allowable jitter amount for a radio timing of a radio signal transmitted from the slave device. Including a calculation unit for calculating the frequency,
The calculation unit calculates the predetermined frequency by dividing the number of phase adjustments executable per period of the radio timing from the number of clocks in the apparatus engraved per period of the radio timing. A characteristic communication terminal.
前記コンピュータを構成する回路内で用いられる装置内クロックの位相を、前記マスタ装置から送信されたフレームから抽出された抽出クロックの位相と比較する位相比較工程と、
該位相比較工程による比較結果に基づいて、前記装置内クロックの位相を前記抽出クロックの位相と同期させる動作を実行することによって前記装置内クロックの位相を調整する位相同期工程とを実行させるクロック調整プログラムにおいて、該プログラムはさらに前記コンピュータに、
前記位相同期工程に対して前記動作の実行を所定の頻度で許可する位相調整許可信号を生成するスケジューラ工程と、
前記位相調整許可信号に基づいて、前記位相同期工程では前記動作を実行することが許可されているか否かを判定する判定工程とを実行させ、
前記スケジューラ工程には、前記装置内クロックに関する情報、前記コンピュータで生成される動作クロックに関する情報および前記コンピュータから送信する無線信号の無線タイミングに許容されるジッタ許容量に関する情報に基づいて前記所定の頻度を算出する演算工程が含まれ、
該演算工程では、前記無線タイミングの1周期あたりで刻まれる前記装置内クロックの回数から前記無線タイミングの1周期あたりで実行可能な位相調整回数を除することによって前記所定の頻度を算出することを特徴とするクロック調整プログラム。 Causing the computer to function as a slave device that communicates with a master device connected via a cable;
A phase comparison step of comparing the phase of the in-device clock used in the circuit constituting the computer with the phase of the extracted clock extracted from the frame transmitted from the master device;
A clock adjustment for executing a phase synchronization step for adjusting the phase of the internal clock by executing an operation of synchronizing the phase of the internal clock with the phase of the extracted clock based on the comparison result of the phase comparison step In the program, the program is further stored in the computer.
A scheduler step of generating a phase adjustment permission signal that permits the execution of the operation at a predetermined frequency with respect to the phase synchronization step;
Based on the phase adjustment permission signal, a determination step for determining whether or not to perform the operation is permitted in the phase synchronization step, and
The scheduler step includes the predetermined frequency based on information on the internal clock, information on an operation clock generated by the computer, and information on an allowable jitter amount of a radio timing of a radio signal transmitted from the computer. Includes an arithmetic step to calculate
In the calculating step, Rukoto to calculate the predetermined frequency by dividing the phase adjustment number executable in one period of the wireless timing from the number of the device clock engraved in one period of the radio timing A clock adjustment program characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015193067A JP6601102B2 (en) | 2015-09-30 | 2015-09-30 | Clock adjustment circuit and communication terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015193067A JP6601102B2 (en) | 2015-09-30 | 2015-09-30 | Clock adjustment circuit and communication terminal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017069761A JP2017069761A (en) | 2017-04-06 |
JP6601102B2 true JP6601102B2 (en) | 2019-11-06 |
Family
ID=58492848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015193067A Active JP6601102B2 (en) | 2015-09-30 | 2015-09-30 | Clock adjustment circuit and communication terminal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6601102B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7109504B2 (en) * | 2020-07-03 | 2022-07-29 | 株式会社タムラ製作所 | Control device |
EP3940972B1 (en) * | 2020-07-16 | 2024-07-10 | Socionext Inc. | Communication systems, apparatuses and methods |
-
2015
- 2015-09-30 JP JP2015193067A patent/JP6601102B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017069761A (en) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10727842B2 (en) | Bi-directional interface for device feedback | |
KR101135390B1 (en) | Method and system for sleep mode signaling for a multi-standard system with bluetooth | |
TWI571724B (en) | Time-synchronizing a group of nodes | |
EP2761787B1 (en) | Apparatus and method for performing spread-spectrum clock control | |
JP2007208367A (en) | Synchronizing signal generating apparatus, transmitter, and control method | |
JP6601102B2 (en) | Clock adjustment circuit and communication terminal | |
CN108170398B (en) | Apparatus and method for synchronizing speakers | |
ATE311040T1 (en) | LOW VIBRATION PHASE CONTROL LOOP | |
JP7087042B2 (en) | Multi-configuration personnel type Bluetooth device that can keep audio playback synchronized by different Bluetooth circuits | |
JPH08265141A (en) | Method and device for controlling digital phase-locked loop,and cordless telephone | |
JP4487522B2 (en) | Motor drive device | |
JP2009232112A (en) | Information processor and timing synchronization method | |
JP2021078120A (en) | Main bluetooth circuit and auxiliary bluetooth circuit of multi-member bluetooth device capable of synchronizing audio playback between different bluetooth circuits | |
JP2008252824A (en) | Network synchronizing apparatus for digital network and network synchronizing apparatus provided at station of digital network | |
JP4139279B2 (en) | Clock adjustment circuit and clock adjustment method | |
KR100857953B1 (en) | Ditial cordless telephone system having enhanced synchronization among base stations | |
JP6601064B2 (en) | Timing adjustment circuit and inter-terminal synchronization circuit | |
JP5338185B2 (en) | Acoustic signal processing device | |
JP6467993B2 (en) | Synchronous circuit and master device | |
JP4715080B2 (en) | Semiconductor device | |
KR100564242B1 (en) | Apparatus and Method for Clock Stabilization of Synchronous System | |
JP2008311856A (en) | Control device and base station apparatus using the same | |
JPH04225408A (en) | Information processor | |
JPH1028051A (en) | Reset cancellation circuit | |
JPH02143744A (en) | Subordinate clock changeover system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190719 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6601102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |