JP6598156B2 - Chip electronic component, manufacturing method thereof, and mounting substrate thereof - Google Patents

Chip electronic component, manufacturing method thereof, and mounting substrate thereof Download PDF

Info

Publication number
JP6598156B2
JP6598156B2 JP2016153480A JP2016153480A JP6598156B2 JP 6598156 B2 JP6598156 B2 JP 6598156B2 JP 2016153480 A JP2016153480 A JP 2016153480A JP 2016153480 A JP2016153480 A JP 2016153480A JP 6598156 B2 JP6598156 B2 JP 6598156B2
Authority
JP
Japan
Prior art keywords
seed layer
electronic component
coil conductor
chip electronic
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016153480A
Other languages
Japanese (ja)
Other versions
JP2016219828A (en
Inventor
ユン・チャン
イ・ドン・ファン
ハン・ジン・ウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016219828A publication Critical patent/JP2016219828A/en
Application granted granted Critical
Publication of JP6598156B2 publication Critical patent/JP6598156B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明は、チップ電子部品及びその製造方法、並びにその実装基板に関する。 The present invention relates to a chip electronic component, a manufacturing method thereof, and a mounting substrate thereof.

チップ電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗、キャパシタとともに、電子回路を形成してノイズ（Ｎｏｉｓｅ）を除去する代表的な手動素子である。なお、電磁気的特性を用いることでキャパシタと組み合わせて特定周波数帯域の信号を増幅させる共振回路やフィルタ（Ｆｉｌｔｅｒ）回路などの構成に用いられる。 An inductor, which is one of chip electronic components, is a typical manual element that forms an electronic circuit together with a resistor and a capacitor to remove noise. In addition, it uses for the structure of a resonance circuit, a filter (Filter) circuit, etc. which amplify the signal of a specific frequency band in combination with a capacitor by using an electromagnetic characteristic.

最近、各種の通信デバイスやディスプレイデバイスなどのＩＴデバイスの急速な小型化及び薄膜化に伴い、このようなＩＴデバイスに採用されるインダクタやキャパシタ、トランジスタなどの各種素子にも小型化及び薄型化に対する研究が継続的に行われている。その結果、インダクタも小型かつ高密度の自動表面実装が可能なチップへの転換が加速化しており、薄膜の絶縁基板の上下面にめっきで形成されるコイルパターン上に磁性粉末を樹脂と混合して形成させた薄膜型インダクタの開発が続いている。 Recently, with the rapid miniaturization and thinning of IT devices such as various communication devices and display devices, various elements such as inductors, capacitors, and transistors used in such IT devices have been reduced in size and thickness. Research is ongoing. As a result, the conversion of inductors to small and high-density automatic surface mountable chips is accelerating, and magnetic powder is mixed with resin on a coil pattern formed by plating on the upper and lower surfaces of a thin insulating substrate. Development of thin-film inductors formed in this way continues.

このような薄膜型インダクタは、絶縁基板上にコイルパターンを形成した後、外部に磁性体材料を充填して製作する。 Such a thin film inductor is manufactured by forming a coil pattern on an insulating substrate and then filling the outside with a magnetic material.

一方、上記インダクタの主要市場であるスマートフォンにおける駆動エンジンのような役割をするＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）には、最近、多様かつ複合的なマルチメディア機能の集積に伴い、単純な駆動電力を供給する基本的な機能のみならず、電圧の制御、速くて効率的な充電機能、電圧変換機能及びＵＳＢ送受信機能などがさらに求められている。 On the other hand, PMIC (Power Management IC), which plays the role of a drive engine in smartphones, which is the main market for the inductors, has recently been supplied with simple drive power due to the integration of various and complex multimedia functions. In addition to basic functions, voltage control, fast and efficient charging function, voltage conversion function, USB transmission / reception function and the like are further required.

これにより、ＤＣ／ＤＣコンバータのスイッチング周波数も増加する傾向にあり、現在は、３ＭＨｚのスイッチング周波数が今後１０ＭＨｚ帯域まで増加すると予想される。 Thereby, the switching frequency of the DC / DC converter also tends to increase, and it is expected that the switching frequency of 3 MHz will increase to the 10 MHz band in the future.

したがって、全体効率が減少することを防ぐために、ともに用いられる外部インダクタのＱ値もこれに応じて高周波帯域に移動しなければならない。 Therefore, in order to prevent the overall efficiency from decreasing, the Q value of the external inductor used together must move to the high frequency band accordingly.

即ち、Ｑ値が高周波帯域に移動可能で、高周波帯域において用いられることができるインダクタに対する研究が必要な実情にある。 That is, there is a need for research on an inductor that can move the Q value to the high frequency band and can be used in the high frequency band.

特開２００３−２８２３２４号公報JP 2003-282324 A

本発明は、チップ電子部品及びその製造方法、並びにその実装基板に関するものである。 The present invention relates to a chip electronic component, a manufacturing method thereof, and a mounting substrate thereof.

上述した課題を解決するための本発明の一実施形態は、絶縁基板、及び前記絶縁基板の少なくとも一面に形成されるコイル導体パターンを含む磁性体本体と、
前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
前記コイル導体パターンは、シード層、及び前記シード層上に配置されためっき層を含み、前記コイル導体パターンは少なくとも１つ以上の溝を含み、前記シード層の厚さは１０μｍ以上４０μｍ以下である、チップ電子部品を提供する。 One embodiment of the present invention for solving the above-described problems includes an insulating substrate, and a magnetic body including a coil conductor pattern formed on at least one surface of the insulating substrate;
An external electrode formed on both ends of the magnetic body so as to be connected to an end of the coil conductor pattern,
The coil conductor pattern includes a seed layer and a plating layer disposed on the seed layer. The coil conductor pattern includes at least one groove, and the seed layer has a thickness of 10 μm to 40 μm. Provide chip electronic components.

また、上述した課題を解決するための本発明の他の実施形態は、絶縁基板、及び前記絶縁基板の少なくとも一面に形成されるコイル導体パターンを含む磁性体本体と、
前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
前記磁性体本体の長さ方向の断面において、前記コイル導体パターンは、シード層、及び前記シード層上に配置されためっき層を含み、前記コイル導体パターンは少なくとも１つ以上の溝を含み、前記溝は前記めっき層を二つ以上に分割し、前記シード層の厚さは１０μｍ以上４０μｍ以下である、チップ電子部品を提供する。 Further, another embodiment of the present invention for solving the above-described problem is an insulating substrate, and a magnetic body including a coil conductor pattern formed on at least one surface of the insulating substrate,
An external electrode formed on both ends of the magnetic body so as to be connected to an end of the coil conductor pattern,
In the longitudinal section of the magnetic body, the coil conductor pattern includes a seed layer and a plating layer disposed on the seed layer, and the coil conductor pattern includes at least one groove, The groove provides a chip electronic component in which the plating layer is divided into two or more, and the thickness of the seed layer is 10 μm or more and 40 μm or less.

なお、上述した課題を解決するための本発明の他の実施形態は、上記絶縁基板の少なくとも一面にシード層を形成する段階と、前記シード層をパターニングする段階と、前記絶縁基板及びシード層上に絶縁材を塗布してパターニングする段階と、前記シード層上にめっき層を形成する段階と、前記絶縁材を除去する段階と、を含み、前記絶縁材を塗布してパターニングする段階は、前記シード層の一部に絶縁材が配置されるように行われ、前記絶縁材を除去した後に、前記金属シード層の上面の一部が露出して前記めっき層に少なくとも１つの溝が形成され、前記シード層の厚さは１０μｍ以上４０μｍ以下である、チップ電子部品の製造方法を提供する。 According to another embodiment of the present invention for solving the above-described problem, a step of forming a seed layer on at least one surface of the insulating substrate, a step of patterning the seed layer, and a step on the insulating substrate and the seed layer are provided. Applying and patterning the insulating material, forming a plating layer on the seed layer, and removing the insulating material, and applying and patterning the insulating material, An insulating material is disposed on a part of the seed layer, and after removing the insulating material, a part of the upper surface of the metal seed layer is exposed to form at least one groove in the plating layer, Provided is a method for manufacturing a chip electronic component, wherein the seed layer has a thickness of 10 μm or more and 40 μm or less.

さらに、上述した課題を解決するための本発明の他の実施形態は、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された上記チップ電子部品と、を含むチップ電子部品の実装基板を提供する。 Furthermore, another embodiment of the present invention for solving the above-described problem is a printed circuit board having first and second electrode pads on the top, the chip electronic component installed on the printed circuit board, A chip electronic component mounting board including the above is provided.

本発明の一実施形態のチップ電子部品によると、従来よりもチップインダクタの品質係数、即ち、Ｑ値を改善させることができる。 According to the chip electronic component of one embodiment of the present invention, the quality factor of the chip inductor, that is, the Q value can be improved as compared with the conventional one.

また、チップインダクタのコイルターン数に差異がないためインダクタンスを類似に維持しながら、従来よりもインダクタのＱ値を高周波帯域に移動させることができる。 Further, since there is no difference in the number of coil turns of the chip inductor, the Q value of the inductor can be moved to a higher frequency band than the conventional one while maintaining the inductance similar.

なお、本発明の一実施形態のチップ電子部品によると、直流抵抗（Ｒｄｃ）特性を改善させることができる。 According to the chip electronic component of one embodiment of the present invention, the direct current resistance (Rdc) characteristic can be improved.

本発明の一実施形態によるチップ電子部品のコイル導体パターンが現れるように示した概略斜視図である。It is the schematic perspective view shown so that the coil conductor pattern of the chip electronic component by one Embodiment of this invention might appear. 本発明の一実施形態によるチップ電子部品の上部平面図である。1 is a top plan view of a chip electronic component according to an embodiment of the present invention. 図１のＩ−Ｉ’線に沿った断面図である。It is sectional drawing along the I-I 'line of FIG. 図３のＡ部分を拡大して示した概略図である。It is the schematic which expanded and showed the A section of FIG. 本発明の実施例及び比較例によるチップ電子部品の周波数別のＱ特性を示したグラフである。It is the graph which showed the Q characteristic according to frequency of the chip electronic component by the example and comparative example of the present invention. 本発明の他の実施形態によるチップ電子部品の製造工程図である。It is a manufacturing process figure of the chip electronic component by other embodiments of the present invention. 図１のチップ電子部品が印刷回路基板に実装された形状を示した斜視図である。FIG. 2 is a perspective view illustrating a shape in which the chip electronic component of FIG. 1 is mounted on a printed circuit board.

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.

また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。 In addition, in the entire specification, “including” a certain component means that the component can be further included without excluding the other component unless otherwise stated. To do.

チップ電子部品
以下では、本発明の一実施形態によるチップ電子部品を説明するにあたり、特に、薄膜型インダクタを例に挙げて説明するが、本発明はこれに制限されない。 Chip electronic component In the following, a chip electronic component according to an embodiment of the present invention will be described by taking a thin film inductor as an example, but the present invention is not limited thereto.

図１は本発明の一実施形態によるチップ電子部品のコイル導体パターンが現れるように示した概略斜視図であり、図２は本発明の一実施形態によるチップ電子部品の上部平面図であり、図３は図１のＩ−Ｉ’線に沿った断面図であり、図４は図３のＡ部分を拡大して示した概略図である。 FIG. 1 is a schematic perspective view showing a coil conductor pattern of a chip electronic component according to an embodiment of the present invention, and FIG. 2 is a top plan view of the chip electronic component according to an embodiment of the present invention. 3 is a cross-sectional view taken along the line II ′ of FIG. 1, and FIG. 4 is an enlarged schematic view of a portion A of FIG.

図１から図４には、チップ電子部品の一例として電源供給回路の電源ラインに用いられる薄膜型インダクタ１００が示される。上記チップ電子部品は、チップビーズ（ｃｈｉｐ ｂｅａｄｓ）、チップフィルター（ｃｈｉｐ ｆｉｌｔｅｒ）などに適切に応用されることができる。 1 to 4 show a thin film inductor 100 used as a power supply line of a power supply circuit as an example of a chip electronic component. The chip electronic component may be appropriately applied to chip beads, chip filters, and the like.

上記薄膜型インダクタ１００は、磁性体本体５０、絶縁基板２３、及びコイル導体パターン４２、４４を含む。 The thin film inductor 100 includes a magnetic body 50, an insulating substrate 23, and coil conductor patterns 42 and 44.

上記薄膜型インダクタ１００は、絶縁基板２３上にコイル導体パターン４２、４４を形成した後、外部に磁性体材料を充填することで製作することができる。 The thin film inductor 100 can be manufactured by forming the coil conductor patterns 42 and 44 on the insulating substrate 23 and then filling the outside with a magnetic material.

また、上記薄膜型インダクタ１００の重要な性質である直流抵抗（Ｒｄｃ）を改善させるためにはめっきの面積が重要となる。このため、高い電流密度を加えてめっきがコイルの上方向のみに成長できる異方性めっき工法を適用している。 In order to improve the direct current resistance (Rdc), which is an important property of the thin film inductor 100, the plating area is important. For this reason, an anisotropic plating method in which plating is grown only in the upward direction of the coil by applying a high current density is applied.

具体的には、上記インダクタのコイルを形成する絶縁基板のめっき工程は、まず１次パターンめっき工程を行った後、コイルの特定部分にはんだレジスト（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ、ＳＲ）またはドライフィルムレジスト（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ、ＤＦＲ）などのような絶縁材を塗布して２次めっきを行う。 Specifically, in the plating process of the insulating substrate for forming the inductor coil, first, a primary pattern plating process is performed, and then a solder resist (Solder Resist, SR) or a dry film resist (Dry Film resist) is applied to a specific portion of the coil. Secondary plating is performed by applying an insulating material such as Resist or DFR.

上記１次パターンめっき工程によってシード層が形成される。上記２次めっき工程は、絶縁基板上に感光性樹脂（Ｐｈｏｔｏ−Ｒｅｓｉｓｔ）を塗布し、フォトマスク（Ｐｈｏｔｏ Ｍａｓｋ）によってコイル導体パターンを露光、転写して現像処理すると、光が届かない部分のレジスト（Ｒｅｓｉｓｔ）が残るようになるが、この状態においてめっきを行い、残りのレジスト（Ｒｅｓｉｓｔ）を除去すると上記めっき層が形成されるようになる。 A seed layer is formed by the primary pattern plating process. In the secondary plating process, a photosensitive resin (Photo-Resist) is applied on an insulating substrate, and a coil conductor pattern is exposed, transferred, and developed by a photomask (Photo Mask). (Resist) remains, but when the plating is performed in this state and the remaining resist (Resist) is removed, the plating layer is formed.

上記１次パターンめっき工程の後に、絶縁基板上に２次めっきを行ってめっき層を成長することにより、上記コイル導体パターン４２、４４を絶縁基板２３の上部及び下部に配置させることができる。 After the primary pattern plating step, the coil conductor patterns 42 and 44 can be disposed on the upper and lower portions of the insulating substrate 23 by performing secondary plating on the insulating substrate to grow a plating layer.

一般に、薄膜型インダクタの場合、高いインダクタンス（Ｉｎｄｕｃｔａｎｃｅ、Ｌ）及び低い直流抵抗（Ｒｄｃ）が求められ、特に周波数別のインダクタンス値の偏差が少なければならない場合に主に用いられる部品である。 In general, in the case of a thin film type inductor, a high inductance (Inductance, L) and a low DC resistance (Rdc) are required, and this is a component mainly used when a deviation in inductance value by frequency must be small.

磁性体本体５０は、薄膜型インダクタ１００の外観をなし、磁気特性を示す材料であれば制限されないが、例えば、フェライトまたは金属系軟磁性材料が充填されて形成されることができる。 The magnetic body 50 is not limited as long as it is a material that has the appearance of the thin-film inductor 100 and exhibits magnetic properties, but can be formed by filling with ferrite or a metallic soft magnetic material, for example.

上記フェライトとしては、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト、Ｌｉ系フェライトなどを用いることができる。 As the ferrite, Mn—Zn ferrite, Ni—Zn ferrite, Ni—Zn—Cu ferrite, Mn—Mg ferrite, Ba ferrite, Li ferrite and the like can be used.

また、上記金属系軟磁性材料としては、Ｆｅ、Ｓｉ、Ｃｒ、Ａｌ、及びＮｉからなる群より選択されたいずれか１つ以上を含む合金を用いることができる。例えば、Ｆｅ−Ｓｉ−Ｂ−Ｃｒ系非晶質金属粒子を用いることができるが、これに制限されない。 Moreover, as said metal type soft magnetic material, the alloy containing any one or more selected from the group which consists of Fe, Si, Cr, Al, and Ni can be used. For example, Fe—Si—B—Cr amorphous metal particles can be used, but the present invention is not limited thereto.

上記金属系軟磁性材料の粒径は０．１μｍ〜３０μｍであることができ、エポキシ（ｅｐｏｘｙ）樹脂またはポリイミド（ｐｏｌｙｉｍｉｄｅ）などの高分子上に分散した形態で含まれることができる。 The metal-based soft magnetic material may have a particle size of 0.1 to 30 μm and may be included in a dispersed form on a polymer such as an epoxy resin or a polyimide.

磁性体本体５０は六面体形状であることができ、本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１に示されるＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向、厚さ方向を示す。 The magnetic body 50 may have a hexahedron shape. When the directions of the hexahedron are defined to clearly describe the embodiment of the present invention, L, W, and T shown in FIG. 1 are the length direction and the width direction, respectively. The thickness direction is shown.

上記磁性体本体５０の内部に形成される絶縁基板２３は、薄膜で形成され、めっきでコイル導体パターン４２、４４を形成することができる材質であれば特に制限されず、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板などで形成されることができる。 The insulating substrate 23 formed inside the magnetic body 50 is not particularly limited as long as it is formed of a thin film and can form the coil conductor patterns 42 and 44 by plating. It can be formed of a substrate, a metallic soft magnetic substrate, or the like.

上記絶縁基板２３の中央部は貫通されて孔を形成し、上記孔はフェライトまたは金属系軟磁性材料などの磁性体で充填されてコア部を形成することができる。磁性体で充填されるコア部を形成することにより、インダクタンス（Ｉｎｄｕｃｔａｎｃｅ、Ｌ）を向上させることができる。 The central portion of the insulating substrate 23 may be penetrated to form a hole, and the hole may be filled with a magnetic material such as ferrite or a metallic soft magnetic material to form a core portion. By forming a core portion filled with a magnetic material, inductance (Inductance, L) can be improved.

上記絶縁基板２３の一面にコイル形状のパターンを有するコイル導体パターン４２が形成されることができ、上記絶縁基板２３の反対面にもコイル形状のパターンを有するコイル導体パターン４４が形成されることができる。 A coil conductor pattern 42 having a coil-shaped pattern can be formed on one surface of the insulating substrate 23, and a coil conductor pattern 44 having a coil-shaped pattern can be formed on the opposite surface of the insulating substrate 23. it can.

上記コイル導体パターン４２、４４は、スパイラル（ｓｐｉｒａｌ）形状のコイルパターンを含むことができる。また、上記絶縁基板２３の一面及び反対面に形成されるコイル導体パターン４２、４４は、上記絶縁基板２３に形成されるビア電極４６によって電気的に接続されることができる。 The coil conductor patterns 42 and 44 may include a spiral coil pattern. The coil conductor patterns 42 and 44 formed on one surface and the opposite surface of the insulating substrate 23 can be electrically connected by via electrodes 46 formed on the insulating substrate 23.

上記コイル導体パターン４２、４４及びビア電極４６は、電気伝導性に優れた金属を含んで形成されることができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などで形成されることができる。 The coil conductor patterns 42 and 44 and the via electrode 46 may be formed to include a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni ), Titanium (Ti), gold (Au), copper (Cu), platinum (Pt), or an alloy thereof.

一方、図面に示されていないが、上記コイル導体パターン４２、４４の表面に絶縁膜が形成されることができる。 Meanwhile, although not shown in the drawing, an insulating film may be formed on the surfaces of the coil conductor patterns 42 and 44.

上記絶縁膜は、スクリーン印刷法、フォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ、ＰＲ）の露光、現像を通じた工程、スプレー（ｓｐｒａｙ）塗布、ディッピング（ｄｉｐｐｉｎｇ）工程などの公知の方法で形成されることができる。 The insulating film may be formed by a known method such as a screen printing method, a photoresist (Photo Resist, PR) exposure, a step through development, a spray coating, a dipping step.

上記絶縁膜は、薄膜で形成されるものであれば特に制限されないが、例えば、フォトレジスト（ＰＲ）、エポキシ（ｅｐｏｘｙ）系樹脂などを含んで形成されることができる。 The insulating film is not particularly limited as long as it is formed of a thin film. For example, the insulating film may include a photoresist (PR), an epoxy resin, or the like.

上記絶縁基板２３の一面に形成されるコイル導体パターン４２の一端部は上記磁性体本体５０の長さ方向の一側面に露出することができ、上記絶縁基板２３の反対面に形成されるコイル導体パターン４４の一端部は上記磁性体本体５０の長さ方向の他側面に露出することができる。 One end of the coil conductor pattern 42 formed on one surface of the insulating substrate 23 can be exposed on one side surface in the length direction of the magnetic body 50, and the coil conductor formed on the opposite surface of the insulating substrate 23. One end of the pattern 44 can be exposed on the other side surface of the magnetic body 50 in the length direction.

上記磁性体本体５０の長さ方向の両側面に露出する上記コイル導体パターン４２、４４と接続されるように長さ方向の両側面には外部電極３１、３２が形成されることができる。 External electrodes 31 and 32 may be formed on both side surfaces in the length direction so as to be connected to the coil conductor patterns 42 and 44 exposed on both side surfaces in the length direction of the magnetic body 50.

上記外部電極３１、３２は、上記磁性体本体５０の厚さ方向の両側面及び／または幅方向の両側面に延長されて形成されることができる。 The external electrodes 31 and 32 may be formed to extend on both side surfaces in the thickness direction and / or both side surfaces in the width direction of the magnetic body 50.

また、上記外部電極３１、３２は、上記磁性体本体５０の下面に形成されることができ、上記磁性体本体５０の長さ方向の両側面に延長されて形成されることができる。 The external electrodes 31 and 32 may be formed on the lower surface of the magnetic body 50 and may be formed to extend on both side surfaces of the magnetic body 50 in the length direction.

即ち、上記外部電極３１、３２は、特に制限されず、多様な形状で配置されることができる。 That is, the external electrodes 31 and 32 are not particularly limited, and can be arranged in various shapes.

上記外部電極３１、３２は、電気伝導性に優れた金属を含んで形成されることができ、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、すず（Ｓｎ）、銀（Ａｇ）などを単独で、またはこれらの合金などで形成されることができる。 The external electrodes 31 and 32 can be formed to include a metal having excellent electrical conductivity. For example, nickel (Ni), copper (Cu), tin (Sn), silver (Ag), etc. can be used alone. Or an alloy thereof.

図１を参照すると、上記コイル導体パターン４２、４４が上記磁性体本体５０の下面に水平な形態で配置されるが、これに限定されず、下面に垂直な形態で配置されることもできる。 Referring to FIG. 1, the coil conductor patterns 42 and 44 are disposed in a horizontal form on the lower surface of the magnetic body 50, but the present invention is not limited thereto, and may be disposed in a form perpendicular to the lower surface.

本発明の一実施形態によると、上記コイル導体パターン４２、４４は、少なくとも１つ以上の溝６１を含む。 According to an embodiment of the present invention, the coil conductor patterns 42 and 44 include at least one groove 61.

一般の薄膜型インダクタの場合、基板を中心に上下コイルが対称的に形成され、この二つのコイルがビアによって連結される。また、上記コイルが位置した部分を除いた基板上の残り部分を除去し、磁性体で充填した後、外部電極を形成してインダクタを完成させる。 In the case of a general thin film inductor, upper and lower coils are symmetrically formed around a substrate, and the two coils are connected by vias. Further, after removing the remaining portion on the substrate excluding the portion where the coil is located and filling with a magnetic material, an external electrode is formed to complete the inductor.

一般に、上記コイルは、１つの太いワイヤ（Ｗｉｒｅ）がスパイラル形状に巻かれた形態で製作される。 In general, the coil is manufactured in a form in which one thick wire is wound in a spiral shape.

このように、１つのワイヤ（Ｗｉｒｅ）がスパイラル形状に巻かれた形態で製作される一般の薄膜型インダクタの場合、電流が流れると、作動周波数が大きくなるにつれて、ワイヤに流れる電流が上記ワイヤの表面付近に集中する傾向がある。 Thus, in the case of a general thin film inductor manufactured in a form in which one wire is wound in a spiral shape, when the current flows, the current flowing through the wire increases as the operating frequency increases. There is a tendency to concentrate near the surface.

上記のような特性を表面効果（Ｓｋｉｎ Ｅｆｆｅｃｔ）と呼ぶ。 Such a characteristic is referred to as a surface effect (Skin Effect).

即ち、上記表面効果（Ｓｋｉｎ Ｅｆｆｅｃｔ）により、一般の薄膜型インダクタの場合、高周波帯域におけるＱ値が低下して効率が低くなるという問題があった。 That is, due to the surface effect (Skin Effect), in the case of a general thin film inductor, there is a problem that the Q value in the high frequency band is lowered and efficiency is lowered.

しかし、本発明の一実施形態によると、上記コイル導体パターン４２、４４は少なくとも１つ以上の溝６１を含むため、上記磁性体本体５０の厚さ方向に一部領域が上記溝６１によって分割されることができる。 However, according to an embodiment of the present invention, the coil conductor patterns 42 and 44 include at least one or more grooves 61, so that a partial region is divided by the grooves 61 in the thickness direction of the magnetic body 50. Can.

図２を参照すると、上記溝６１が２つの場合、上記コイル導体パターン４２、４４は、１つの太いワイヤが上記磁性体本体５０の厚さ方向に３つに分割された形態で配置される。 Referring to FIG. 2, when there are two grooves 61, the coil conductor patterns 42 and 44 are arranged in a form in which one thick wire is divided into three in the thickness direction of the magnetic body 50.

図２には上記溝６１が２つであるように示されているが、これに制限されず、１つであってもよく、３つ以上であってもよい。 Although FIG. 2 shows that the number of the grooves 61 is two, the number of the grooves 61 is not limited thereto, and may be one or three or more.

この場合、上記コイル導体パターン４２、４４は、上記コイル導体パターンの分割された個数が上記溝６１の個数に１つが加えられた個数と同一になるように配置されることができる。 In this case, the coil conductor patterns 42 and 44 may be arranged so that the number of divided coil conductor patterns is the same as the number of the grooves 61 plus one.

図４を参照すると、上記コイル導体パターン４２、４４は、シード層４２ａ、４４ａ、及び上記シード層４２ａ、４４ａ上に配置されためっき層４２ｂ、４４ｂを含むことができる。 Referring to FIG. 4, the coil conductor patterns 42 and 44 may include seed layers 42a and 44a and plating layers 42b and 44b disposed on the seed layers 42a and 44a.

上記溝６１は、上記磁性体本体５０の厚さ方向に上記めっき層４２ｂ、４４ｂを貫通して上記シード層４２ａ、４４ａの上部まで形成されることができる。 The groove 61 may be formed through the plating layers 42b and 44b in the thickness direction of the magnetic body 50 to the top of the seed layers 42a and 44a.

即ち、上記溝６１が２つである場合、上記コイル導体パターン４２、４４は、１つの太いワイヤが上記磁性体本体５０の厚さ方向に３つに分割されためっき層４２ｂ、４４ｂを有する形態で配置されることができる。 That is, when the number of the grooves 61 is two, the coil conductor patterns 42 and 44 have the plating layers 42b and 44b in which one thick wire is divided into three in the thickness direction of the magnetic body 50. Can be arranged in.

本発明の一実施形態によると、上記コイル導体パターン４２、４４は、１つの太いワイヤが上記磁性体本体５０の厚さ方向に分割された形態を有することから、それぞれの分割された薄いめっき層４２ｂ、４４ｂの中央にまで電流が流れることができるため、相対的に表面効果（Ｓｋｉｎ Ｅｆｆｅｃｔ）による損失を減少させることができる。 According to one embodiment of the present invention, each of the coil conductor patterns 42 and 44 has a form in which one thick wire is divided in the thickness direction of the magnetic body 50, and thus each divided thin plating layer. Since current can flow to the center of 42b and 44b, loss due to surface effects can be relatively reduced.

これにより、１つの太いワイヤがスパイラル形状に配置される従来の薄膜型インダクタに比べて本発明の一実施形態による薄膜型インダクタのＱ値は高周波帯域に移動することができる。 Accordingly, the Q value of the thin film inductor according to the embodiment of the present invention can be shifted to a high frequency band as compared with the conventional thin film inductor in which one thick wire is arranged in a spiral shape.

また、上記コイル導体パターン４２、４４は上記溝６１によって分割され、上記溝６１は上記磁性体本体５０の厚さ方向に上記めっき層４２ｂ、４４ｂを貫通して上記シード層４２ａ、４４ａの上部まで形成されることから、めっきされた金属の体積が上記シード層４２ａ、４４ａの分だけ増加するため、直流抵抗（Ｒｄｃ）も減少する効果がある。 The coil conductor patterns 42 and 44 are divided by the groove 61, and the groove 61 penetrates the plating layers 42b and 44b in the thickness direction of the magnetic body 50 to the upper part of the seed layers 42a and 44a. Since the volume of the plated metal is increased by the amount of the seed layers 42a and 44a, the direct current resistance (Rdc) is also reduced.

図４を参照すると、上記溝６１の幅Ｗａは、上記溝６１によって分割された上記めっき層４２ｂ、４４ｂの１つの幅Ｗｃより小さいことができる。 Referring to FIG. 4, the width Wa of the groove 61 may be smaller than one width Wc of the plating layers 42 b and 44 b divided by the groove 61.

上記溝６１は、上記表面効果（Ｓｋｉｎ Ｅｆｆｅｃｔ）による損失を減らすために形成されるもので、上記薄膜型インダクタ１００のインダクタンス低下を防ぐためには、上記溝６１の幅Ｗａは上記溝６１によって分割された上記めっき層４２ｂ、４４ｂの１つの幅Ｗｃより小さいことが好ましい。 The groove 61 is formed to reduce the loss due to the surface effect (Skin Effect). In order to prevent the inductance of the thin film inductor 100 from being reduced, the width Wa of the groove 61 is divided by the groove 61. It is also preferable that the width is smaller than one width Wc of the plating layers 42b and 44b.

また、上記溝６１の幅は、上記コイル導体パターン４２または４４間の間隔Ｗｂより小さいことができる。 Further, the width of the groove 61 may be smaller than the interval Wb between the coil conductor patterns 42 or 44.

上記溝６１は上記表面効果（Ｓｋｉｎ Ｅｆｆｅｃｔ）による損失を減らすために形成されるため、上記溝６１の幅は、上記薄膜型インダクタ１００のショート不良を防ぐための上記コイル導体パターン４２または４４間の間隔Ｗｂよりは小さいことが好ましい。 Since the groove 61 is formed in order to reduce loss due to the surface effect (Skin Effect), the width of the groove 61 is between the coil conductor patterns 42 or 44 for preventing a short circuit failure of the thin film inductor 100. It is preferably smaller than the interval Wb.

図４を参照すると、上記シード層４２ａ、４４ａの厚さｔｓは、特に制限されないが、例えば、１０μｍ以上４０μｍ以下であることができる。 Referring to FIG. 4, the thickness ts of the seed layers 42a and 44a is not particularly limited, but may be, for example, 10 μm or more and 40 μm or less.

上記シード層４２ａ、４４ａの厚さｔｓを１０μｍ以上４０μｍ以下になるように調節することにより、高周波帯域におけるインダクタのＱ値を改善させることができる。 By adjusting the thickness ts of the seed layers 42a and 44a to be 10 μm or more and 40 μm or less, the Q value of the inductor in the high frequency band can be improved.

上記シード層４２ａ、４４ａの厚さｔｓが１０μｍ未満の場合は、上記シード層４２ａ、４４ａの厚さｔｓが薄すぎるため直流抵抗（Ｒｄｃ）の減少効果がわずかであることから、高周波帯域におけるインダクタのＱ値が改善される効果がない。 When the thickness ts of the seed layers 42a and 44a is less than 10 μm, the thickness ts of the seed layers 42a and 44a is too thin, so that the DC resistance (Rdc) reducing effect is slight. There is no effect of improving the Q value.

上記シード層４２ａ、４４ａの厚さｔｓが４０μｍを超過すると、上記シード層４２ａ、４４ａの厚さｔｓが厚すぎるため、高周波帯域におけるインダクタのＱ値が低下するという問題がある。 When the thickness ts of the seed layers 42a and 44a exceeds 40 μm, the thickness ts of the seed layers 42a and 44a is too thick, which causes a problem that the Q value of the inductor in the high frequency band decreases.

図５は本発明の実施例及び比較例によるチップ電子部品の周波数別のＱ特性を示したグラフである。 FIG. 5 is a graph showing the frequency-dependent Q characteristics of chip electronic components according to examples and comparative examples of the present invention.

図５を参照すると、１つの太いワイヤがスパイラル形状で配置される従来の薄膜型インダクタに該当する比較例より１つの太いワイヤに溝が形成されて分割されたコイル導体パターンを有する実施例の場合、表面効果（Ｓｋｉｎ Ｅｆｆｅｃｔ）による損失が減少して高周波帯域におけるＱ値が改善されることが分かる。 Referring to FIG. 5, in the case of an embodiment having a coil conductor pattern in which a groove is formed in one thick wire and is divided from a comparative example corresponding to a conventional thin film inductor in which one thick wire is arranged in a spiral shape. It can be seen that the loss due to the surface effect (Skin Effect) is reduced and the Q value in the high frequency band is improved.

一方、本発明の他の実施形態によると、絶縁基板２３、及び上記絶縁基板２３の少なくとも一面に形成されるコイル導体パターン４２、４４を含む磁性体本体５０と、上記コイル導体パターン４２、４４の端部と連結されるように上記磁性体本体５０の両端部に形成された外部電極３１、３２と、を含み、上記磁性体本体５０の長さ方向の断面において、上記コイル導体パターン４２、４４は、シード層４２ａ、４４ａ、及び上記シード層４２ａ、４４ａ上に配置されためっき層４２ｂ、４４ｂを含み、上記コイル導体パターン４２、４４は少なくとも１つ以上の溝６１を含み、上記溝６１は上記めっき層４２ｂ、４４ｂを二つ以上に分割するチップ電子部品を提供する。 Meanwhile, according to another embodiment of the present invention, the magnetic body 50 including the insulating substrate 23 and the coil conductor patterns 42 and 44 formed on at least one surface of the insulating substrate 23, and the coil conductor patterns 42 and 44. And external electrodes 31 and 32 formed at both ends of the magnetic body 50 so as to be connected to the ends, and in the cross section in the length direction of the magnetic body 50, the coil conductor patterns 42 and 44. Includes seed layers 42a, 44a and plating layers 42b, 44b disposed on the seed layers 42a, 44a. The coil conductor patterns 42, 44 include at least one groove 61. Provided is a chip electronic component that divides the plating layers 42b and 44b into two or more.

即ち、上記コイル導体パターン４２、４４は、上記シード層４２ａ、４４ａ、及び上記シード層４２ａ、４４ａ上に配置された分割された形態を有する複数のめっき層４２ｂ、４４ｂを含み、上記シード層４２ａ、４４ａの一部領域にはめっき層４２ｂ、４４ｂが形成されない形態である。 That is, the coil conductor patterns 42 and 44 include the seed layers 42a and 44a and a plurality of plating layers 42b and 44b having a divided configuration disposed on the seed layers 42a and 44a. , 44a is not formed with plating layers 42b, 44b.

これにより、上記コイル導体パターン４２、４４は、直流抵抗（Ｒｄｃ）が低減され、表面効果（Ｓｋｉｎ Ｅｆｆｅｃｔ）による損失が減少して高周波帯域におけるＱ値が改善されることができる。 Thus, the coil conductor patterns 42 and 44 have a reduced DC resistance (Rdc), a loss due to a surface effect (Skin Effect), and an improved Q value in a high frequency band.

その他、本発明の他の実施形態によるチップ電子部品の特徴のうち、上述した本発明の一実施形態によるチップ電子部品の特徴と同一部分は、重複を避けるために省略する。 In addition, among the characteristics of the chip electronic component according to another embodiment of the present invention, the same parts as those of the chip electronic component according to the embodiment of the present invention described above are omitted in order to avoid duplication.

図６は本発明の他の実施形態によるチップ電子部品の製造工程図である。 FIG. 6 is a manufacturing process diagram of a chip electronic component according to another embodiment of the present invention.

以下では、図６を参照して、本発明の他の実施形態によるチップ電子部品の製造工程について説明する。 Hereinafter, a manufacturing process of a chip electronic component according to another embodiment of the present invention will be described with reference to FIG.

まず、絶縁基板２３の少なくとも一面にシード層４２ａを形成することができる。 First, the seed layer 42 a can be formed on at least one surface of the insulating substrate 23.

上記シード層４２ａの形成方法は、特に制限されないが、例えば、めっき法によって行われることができる。 The formation method of the seed layer 42a is not particularly limited, but can be performed by, for example, a plating method.

また、上記シード層４２ａは、電気伝導性に優れた金属を含んで形成することができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などを用いることができる。 The seed layer 42a can be formed to include a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti) , Gold (Au), copper (Cu), platinum (Pt), or an alloy thereof can be used.

次に、上記シード層４２ａをパターニング（Ｐａｔｔｅｒｎｉｎｇ）する段階を行うことができる。 Next, the seed layer 42a may be patterned.

上記シード層４２ａをパターニング（Ｐａｔｔｅｒｎｉｎｇ）する段階は、特に制限されず、コイル導体パターン４２の幅に応じて適切に行われることができる。 The step of patterning the seed layer 42 a is not particularly limited, and can be appropriately performed according to the width of the coil conductor pattern 42.

その後、上記絶縁基板２３及びパターニング（Ｐａｔｔｅｒｎｉｎｇ）されたシード層４２ａ上に絶縁材６０を塗布してパターニング（Ｐａｔｔｅｒｎｉｎｇ）する段階を行うことができる。 Thereafter, an insulating material 60 may be applied and patterned on the insulating substrate 23 and the patterned seed layer 42a.

本発明の他の実施形態によると、上記絶縁材６０のパターニング（Ｐａｔｔｅｒｎｉｎｇ）段階において、後述の通り、コイル導体パターン４２に溝６１を形成させることができる。 According to another embodiment of the present invention, the groove 61 may be formed in the coil conductor pattern 42 as described later in the patterning step of the insulating material 60.

具体的には、上記絶縁材６０をパターニング（Ｐａｔｔｅｒｎｉｎｇ）する過程において、上記シード層４２ａ上の一部領域の絶縁材６０を残すことにより、めっき工程後に、絶縁材６０が残る上記シード層４２ａの該当領域は外部に露出するようになり、コイル導体パターンに溝を形成させることができる。 Specifically, in the process of patterning the insulating material 60, by leaving the insulating material 60 in a partial region on the seed layer 42a, the insulating material 60 remains in the seed layer 42a after the plating process. The corresponding region is exposed to the outside, and a groove can be formed in the coil conductor pattern.

上記絶縁材６０は、はんだレジスト（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ、ＳＲ）やドライフィルムレジスト（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ、ＤＦＲ）などであることができるが、これに制限されない。 The insulating material 60 may be a solder resist (Solder Resist, SR) or a dry film resist (Dry Film Resist, DFR), but is not limited thereto.

上記絶縁材６０をパターニング（Ｐａｔｔｅｒｎｉｎｇ）する工程は、絶縁基板上に感光性樹脂（Ｐｈｏｔｏ−Ｒｅｓｉｓｔ）を塗布し、フォトマスク（Ｐｈｏｔｏ Ｍａｓｋ）を用いて溝が形成されたコイル導体パターンを露光、転写して現像処理することで行われることができる。 In the patterning process of the insulating material 60, a photosensitive resin (Photo-Resist) is applied on an insulating substrate, and a coil conductor pattern in which grooves are formed using a photomask is exposed and transferred. Then, development can be performed.

この場合、光が届かない部分のレジスト（Ｒｅｓｉｓｔ）が残るようになり、この状態において、後述するめっきを行い、残りのレジスト（Ｒｅｓｉｓｔ）を除去すると、めっき層が形成されるようになる。 In this case, a resist (Resist) in a portion where light does not reach remains, and in this state, a plating layer is formed when plating described later is performed and the remaining resist (Resist) is removed.

即ち、上記シード層４２ａ上にめっき層４２ｂを形成する段階を行うことができる。次いで、上記絶縁材６０を除去する段階を行うことができる。これにより、上記絶縁材を除去した後、上記シード層の上面の一部が露出することができる。 That is, the step of forming the plating layer 42b on the seed layer 42a can be performed. Next, a step of removing the insulating material 60 can be performed. Accordingly, after removing the insulating material, a part of the upper surface of the seed layer can be exposed.

上記のような工程により、本発明の一実施形態によると、上記コイル導体パターン４２、４４は１つ以上の溝を含むことができる。 Through the above process, the coil conductor patterns 42 and 44 may include one or more grooves according to an embodiment of the present invention.

上記絶縁基板２３としては、特に制限されないが、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板などを用いることができ、４０〜１００μｍの厚さであることができる。 Although it does not restrict | limit especially as said insulating substrate 23, For example, a PCB board | substrate, a ferrite substrate, a metal type soft magnetic board | substrate etc. can be used, and it can be 40-100 micrometers thick.

上記絶縁基板２３の一部に孔を形成し、伝導性物質を充填してビア電極４６を形成することができる。上記ビア電極４６により、絶縁基板２３の一面及び反対面に形成されるコイル導体パターン４２、４４同士を電気的に接続させることができる。 The via electrode 46 can be formed by forming a hole in a part of the insulating substrate 23 and filling a conductive material. By the via electrode 46, the coil conductor patterns 42 and 44 formed on one surface and the opposite surface of the insulating substrate 23 can be electrically connected.

上記絶縁基板２３の中央部には、ドリル、レーザー、サンドブラスト、パンチング加工などを行って絶縁基板２３を貫通する孔を形成することができる。 A hole penetrating the insulating substrate 23 can be formed in the central portion of the insulating substrate 23 by performing drilling, laser, sandblasting, punching, or the like.

続いて、上記コイル導体パターン部４２、４４が形成された絶縁基板２３の上部及び下部に磁性体層を積層して磁性体本体５０を形成することができる。 Subsequently, the magnetic body 50 can be formed by laminating magnetic layers on the upper and lower portions of the insulating substrate 23 on which the coil conductor pattern portions 42 and 44 are formed.

磁性体層を絶縁基板２３の両面に積層し、ラミネート法または静水圧プレス法によって圧着することで磁性体本体５０を形成することができる。このとき、上記孔を磁性体で充填することにより、コア部を形成することができる。 The magnetic body 50 can be formed by laminating the magnetic layers on both surfaces of the insulating substrate 23 and press-bonding them by a laminating method or an isostatic pressing method. At this time, the core portion can be formed by filling the hole with a magnetic material.

その後、上記磁性体本体５０の端面に露出するコイル導体パターン部４２、４４と接続されるように外部電極３１、３２を形成することができる。 Thereafter, the external electrodes 31 and 32 can be formed so as to be connected to the coil conductor pattern portions 42 and 44 exposed on the end face of the magnetic body 50.

上記外部電極３１、３２は、電気伝導性に優れた金属を含むペーストを用いることで形成されることができ、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、すず（Ｓｎ）、銀（Ａｇ）などの単独またはこれらの合金などを含む伝導性ペーストであることができる。外部電極３１、３２を形成する方法は、外部電極３１、３２の形状により、プリンティング法やディッピング（ｄｉｐｐｉｎｇ）法などを行うことで形成することができる。 The external electrodes 31 and 32 can be formed by using a paste containing a metal having excellent electrical conductivity. For example, nickel (Ni), copper (Cu), tin (Sn), silver (Ag) Or a conductive paste containing these alloys alone. The external electrodes 31 and 32 can be formed by performing a printing method, a dipping method, or the like depending on the shape of the external electrodes 31 and 32.

その他、上述した本発明の一実施形態によるチップ電子部品の特徴と同一部分に対してはその説明を省略する。 In addition, the description is abbreviate | omitted about the part same as the characteristic of the chip electronic component by one Embodiment of this invention mentioned above.

下記表１はシード層の厚さによる高周波帯域におけるインダクタのＱ値を比較したものである。 Table 1 below compares the Q value of the inductor in the high frequency band depending on the thickness of the seed layer.

上記インダクタのＱ値は、１００ＭＨｚの周波数におけるシード層の厚さを変化させながら測定した。 The Q value of the inductor was measured while changing the thickness of the seed layer at a frequency of 100 MHz.

Figure 0006598156
Figure 0006598156

上記表１を参照すると、上記シード層の厚さが４０μｍまでは１００ＭＨｚの周波数において測定されたＱ値が５３．４９以上と高いことが分かる。 Referring to Table 1, it can be seen that the Q value measured at a frequency of 100 MHz is as high as 53.49 or more when the thickness of the seed layer is up to 40 μm.

これに対し、上記シード層の厚さが４０μｍを超過すると、上記Ｑ値が低くなることが分かる。 On the other hand, when the thickness of the seed layer exceeds 40 μm, the Q value is decreased.

したがって、本発明の一実施形態によると、上記シード層の厚さは４０μｍ以下であることが好ましい。 Therefore, according to an embodiment of the present invention, the seed layer preferably has a thickness of 40 μm or less.

チップ電子部品の実装基板
図７は図１のチップ電子部品が印刷回路基板に実装された形状を示した斜視図である。 Mounting board <br/> view of the chip electronic component 7 is a perspective view showing a shape-chip electronic component of FIG 1 is mounted on the printed circuit board.

図７を参照すると、本実施形態によるチップ電子部品の実装基板２００は、チップ電子部品が水平になるように実装される印刷回路基板２１０、及び印刷回路基板２１０の上面に離隔されるように形成された第１及び第２電極パッド２２１、２２２を含む。 Referring to FIG. 7, the chip electronic component mounting substrate 200 according to the present embodiment is formed so as to be spaced apart from the printed circuit board 210 on which the chip electronic component is mounted horizontally, and the printed circuit board 210. The first and second electrode pads 221 and 222 are formed.

このとき、上記チップ電子部品は、第１及び第２外部電極３１、３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触されるように位置した状態において、はんだ２３０によって印刷回路基板２１０と電気的に連結されることができる。 At this time, in the state where the first and second external electrodes 31 and 32 are in contact with the first and second electrode pads 221 and 222, respectively, the chip electronic component is printed on the printed circuit board 210 by the solder 230. And can be electrically connected.

その他、上述した本発明の一実施形態によるチップ電子部品の特徴と重複される説明は省略する。 In addition, the description which overlaps with the characteristics of the chip electronic component according to the embodiment of the present invention described above is omitted.

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。 Although the embodiment of the present invention has been described in detail above, the scope of the right of the present invention is not limited to this, and various modifications and modifications can be made without departing from the technical idea of the present invention described in the claims. It will be apparent to those of ordinary skill in the art that variations are possible.

１００ 薄膜型インダクタ
２３ 絶縁基板
３１、３２ 外部電極
４２、４４ コイル導体パターン
４２ａ、４４ａ シード層
４２ｂ、４４ｂ めっき層
４６ ビア電極
５０ 磁性体本体
６０ 絶縁材
６１ 溝
２００ 実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２電極パッド
２３０ はんだ DESCRIPTION OF SYMBOLS 100 Thin film type inductor 23 Insulating substrate 31, 32 External electrode 42, 44 Coil conductor pattern 42a, 44a Seed layer 42b, 44b Plating layer 46 Via electrode 50 Magnetic body 60 Insulating material 61 Groove 200 Mounting substrate 210 Printed circuit board 221, 222 First and second electrode pads 230 Solder

Claims (15)

絶縁基板、及び前記絶縁基板の少なくとも一面に形成されるコイル導体パターンを含む磁性体本体と、
前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
前記コイル導体パターンは、シード層、及び前記シード層上に配置されためっき層を含み、前記コイル導体パターンは少なくとも１つ以上の非貫通型の溝を含み、前記シード層の厚さは１０μｍ以上４０μｍ以下である、チップ電子部品。 A magnetic body including an insulating substrate and a coil conductor pattern formed on at least one surface of the insulating substrate;
An external electrode formed on both ends of the magnetic body so as to be connected to an end of the coil conductor pattern,
The coil conductor pattern includes a seed layer and a plating layer disposed on the seed layer, the coil conductor pattern includes at least one non-penetrating groove, and the seed layer has a thickness of 10 μm or more. Chip electronic component having a size of 40 μm or less. 前記シード層の厚さは２０μｍ以上４０μｍ以下である、請求項１に記載のチップ電子部品。   The chip electronic component according to claim 1, wherein the seed layer has a thickness of 20 μm or more and 40 μm or less. 前記溝は、前記めっき層を貫通して前記シード層の上部まで形成される、請求項１または２に記載のチップ電子部品。   The chip electronic component according to claim 1, wherein the groove is formed to penetrate through the plating layer to an upper portion of the seed layer. 前記溝の幅は、前記溝によって分割された前記めっき層の１つの幅より小さい、請求項１または２に記載のチップ電子部品。   The chip electronic component according to claim 1, wherein a width of the groove is smaller than a width of one of the plating layers divided by the groove. 前記溝の幅は、前記コイル導体パターン間の間隔より小さい、請求項１または２に記載のチップ電子部品。   The chip electronic component according to claim 1, wherein a width of the groove is smaller than an interval between the coil conductor patterns. 絶縁基板、及び前記絶縁基板の少なくとも一面に形成されるコイル導体パターンを含む磁性体本体と、
前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
前記磁性体本体の長さ方向の断面において、前記コイル導体パターンは、シード層、及び前記シード層上に配置されためっき層を含み、前記コイル導体パターンは少なくとも１つ以上の非貫通型の溝を含み、前記溝は前記めっき層を二つ以上に分割し、前記シード層の厚さは１０μｍ以上４０μｍ以下である、チップ電子部品。 A magnetic body including an insulating substrate and a coil conductor pattern formed on at least one surface of the insulating substrate;
An external electrode formed on both ends of the magnetic body so as to be connected to an end of the coil conductor pattern,
In the longitudinal cross section of the magnetic body, the coil conductor pattern includes a seed layer and a plating layer disposed on the seed layer, and the coil conductor pattern includes at least one non-penetrating groove. The groove divides the plating layer into two or more, and the thickness of the seed layer is 10 μm or more and 40 μm or less. 前記シード層の厚さは２０μｍ以上４０μｍ以下である、請求項６に記載のチップ電子部品。   The chip electronic component according to claim 6, wherein the seed layer has a thickness of 20 μm or more and 40 μm or less. 前記溝は、前記めっき層を貫通して前記シード層の上部まで形成される、請求項６または７に記載のチップ電子部品。   8. The chip electronic component according to claim 6, wherein the groove is formed through the plating layer to an upper portion of the seed layer. 前記溝の幅は、前記溝によって分割された前記めっき層の１つの幅より小さい、請求項６または７に記載のチップ電子部品。   The chip electronic component according to claim 6, wherein a width of the groove is smaller than a width of one of the plating layers divided by the groove. 前記溝の幅は、前記コイル導体パターン間の間隔より小さい、請求項６または７に記載のチップ電子部品。   The chip electronic component according to claim 6 or 7, wherein a width of the groove is smaller than an interval between the coil conductor patterns. 絶縁基板の少なくとも一面にシード層を形成する段階と、
前記シード層をパターニングする段階と、
前記絶縁基板及びシード層上に絶縁材を塗布してパターニングする段階と、
前記シード層上にめっき層を形成する段階と、
前記絶縁材を除去する段階と、を含み、
前記絶縁材を塗布してパターニングする段階は、前記シード層の一部に絶縁材が配置されるように行われ、前記絶縁材を除去した後に、前記シード層の上面の一部が露出して、前記シード層と前記シード層上に配置された前記めっき層とを含むコイル導体パターンに少なくとも１つの非貫通型の溝が形成され、前記シード層の厚さは１０μｍ以上４０μｍ以下である、チップ電子部品の製造方法。 Forming a seed layer on at least one surface of the insulating substrate;
Patterning the seed layer;
Applying and patterning an insulating material on the insulating substrate and the seed layer; and
Forming a plating layer on the seed layer;
Removing the insulating material; and
The step of applying and patterning the insulating material is performed such that the insulating material is disposed on a part of the seed layer, and after removing the insulating material, a part of the upper surface of the seed layer is exposed. A chip having at least one non-penetrating groove formed in a coil conductor pattern including the seed layer and the plating layer disposed on the seed layer, wherein the seed layer has a thickness of 10 μm to 40 μm. Manufacturing method of electronic components. 前記シード層の厚さは２０μｍ以上４０μｍ以下である、請求項１１に記載のチップ電子部品の製造方法。   The method of manufacturing a chip electronic component according to claim 11, wherein the seed layer has a thickness of 20 μm or more and 40 μm or less. 前記溝の幅は、前記溝によって分割された前記めっき層の１つの幅より小さい、請求項１１または１２に記載のチップ電子部品の製造方法。   The chip electronic component manufacturing method according to claim 11, wherein a width of the groove is smaller than a width of one of the plating layers divided by the groove. 前記溝の幅は、前記コイル導体パターン間の間隔より小さい、請求項１１または１２に記載のチップ電子部品の製造方法。   The chip electronic component manufacturing method according to claim 11, wherein a width of the groove is smaller than an interval between the coil conductor patterns. 上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された請求項１から１０の何れか一項に記載のチップ電子部品と、を含む、チップ電子部品の実装基板。 A printed circuit board having first and second electrode pads on top;
A chip electronic component mounting board comprising: the chip electronic component according to any one of claims 1 to 10 installed on the printed circuit board.
JP2016153480A 2014-06-24 2016-08-04 Chip electronic component, manufacturing method thereof, and mounting substrate thereof Active JP6598156B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0077161 2014-06-24
KR1020140077161A KR101565700B1 (en) 2014-06-24 2014-06-24 Chip electronic component, manufacturing method thereof and board having the same mounted thereon

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014182977A Division JP2016009862A (en) 2014-06-24 2014-09-09 Chip electronic component and manufacturing method of the same and mounting substrate of the same

Publications (2)

Publication Number Publication Date
JP2016219828A JP2016219828A (en) 2016-12-22
JP6598156B2 true JP6598156B2 (en) 2019-10-30

Family

ID=54599387

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014182977A Pending JP2016009862A (en) 2014-06-24 2014-09-09 Chip electronic component and manufacturing method of the same and mounting substrate of the same
JP2016153480A Active JP6598156B2 (en) 2014-06-24 2016-08-04 Chip electronic component, manufacturing method thereof, and mounting substrate thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014182977A Pending JP2016009862A (en) 2014-06-24 2014-09-09 Chip electronic component and manufacturing method of the same and mounting substrate of the same

Country Status (3)

Country Link
JP (2) JP2016009862A (en)
KR (1) KR101565700B1 (en)
CN (1) CN105280336A (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792365B1 (en) * 2015-12-18 2017-11-01 삼성전기주식회사 Coil component and manufacturing method for the same
CN106684071B (en) * 2016-07-27 2019-03-08 上海华虹宏力半导体制造有限公司 Multipath induction structure and its manufacturing method
KR102632353B1 (en) * 2016-12-08 2024-02-02 삼성전기주식회사 Inductor
JP6767274B2 (en) 2017-02-01 2020-10-14 新光電気工業株式会社 Inductor device and its manufacturing method
KR101973439B1 (en) * 2017-09-05 2019-04-29 삼성전기주식회사 Coil component
KR102052806B1 (en) * 2017-12-26 2019-12-09 삼성전기주식회사 Coil component and manufacturing method for the same
US11411452B2 (en) * 2018-04-18 2022-08-09 Panasonic Intellectual Property Management Co., Ltd. Coil and motor using same
KR102029582B1 (en) * 2018-04-19 2019-10-08 삼성전기주식회사 Coil component and manufacturing method for the same
KR102025709B1 (en) * 2018-11-26 2019-09-26 삼성전기주식회사 Coil component
KR102118496B1 (en) 2019-03-06 2020-06-03 삼성전기주식회사 Coil electronic component
KR102184559B1 (en) * 2019-07-05 2020-12-01 삼성전기주식회사 Coil component
KR102123602B1 (en) * 2019-09-11 2020-06-15 삼성전기주식회사 Coil component
KR102293033B1 (en) * 2020-01-22 2021-08-24 삼성전기주식회사 Magnetic composite sheet and coil component

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580054B2 (en) * 1996-10-29 2004-10-20 富士電機デバイステクノロジー株式会社 Thin film magnetic element and method of manufacturing the same
JP2000182850A (en) * 1998-12-11 2000-06-30 Alps Electric Co Ltd Thin-film transformer
JP2002043130A (en) * 2000-07-28 2002-02-08 Murata Mfg Co Ltd Laminated inductor
JP2003151829A (en) * 2001-11-14 2003-05-23 Fdk Corp Chip inductor
JP2005005298A (en) * 2003-06-09 2005-01-06 Tdk Corp Laminated chip inductor and its manufacturing method
JP2005210010A (en) 2004-01-26 2005-08-04 Tdk Corp Coil substrate, manufacturing method thereof, and surface-mounting coil element
JP2006319208A (en) * 2005-05-13 2006-11-24 Fujikura Ltd Semiconductor device and its manufacturing process
JP2007053174A (en) * 2005-08-16 2007-03-01 Kaneka Corp Coil and manufacturing method thereof
JP5375878B2 (en) * 2011-05-26 2013-12-25 Ｔｄｋ株式会社 Coil component manufacturing method and coil component
JP6215518B2 (en) 2011-08-26 2017-10-18 ローム株式会社 Magnetic metal substrate and inductance element
JP6060508B2 (en) * 2012-03-26 2017-01-18 Tdk株式会社 Planar coil element and manufacturing method thereof
KR20140002355A (en) * 2012-06-29 2014-01-08 삼성전기주식회사 Inductor and process for producing the same
KR101420525B1 (en) * 2012-11-23 2014-07-16 삼성전기주식회사 Multilayer inductor and method for preparing thereof

Also Published As

Publication number Publication date
KR101565700B1 (en) 2015-11-03
JP2016009862A (en) 2016-01-18
CN105280336A (en) 2016-01-27
JP2016219828A (en) 2016-12-22

Similar Documents

Publication Publication Date Title
JP6598156B2 (en) Chip electronic component, manufacturing method thereof, and mounting substrate thereof
JP6238456B2 (en) Chip electronic component and its mounting board
US10801121B2 (en) Chip electronic component and manufacturing method thereof
KR102025708B1 (en) Chip electronic component and board having the same mounted thereon
KR102122929B1 (en) Chip electronic component and board having the same mounted thereon
KR101525703B1 (en) Chip electronic component and manufacturing method thereof
JP6213996B2 (en) Chip electronic component and manufacturing method thereof
JP5932914B2 (en) Chip electronic component and its mounting board
KR102145317B1 (en) Chip electronic component and manufacturing method thereof
JP6230972B2 (en) Chip electronic component and manufacturing method thereof
JP6121371B2 (en) Chip electronic component and its mounting board
JP2018101797A (en) Manufacturing method for chip electronic component
KR102016490B1 (en) Coil Component
KR20150080717A (en) Chip electronic component and manufacturing method thereof
KR102105397B1 (en) Chip electronic component and board having the same mounted thereon
KR101823194B1 (en) Chip electronic component and manufacturing method thereof
KR102154199B1 (en) Chip electronic component and board having the same mounted thereon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180820

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190924

R150 Certificate of patent or registration of utility model

Ref document number: 6598156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250