JP6589271B2

JP6589271B2 - Switching element driving circuit, heater device, and image forming apparatus

Info

Publication number: JP6589271B2
Application number: JP2014228548A
Authority: JP
Inventors: 誠一切久保; 幹之青木; 明則木俣; 武司玉田
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2014-11-11
Filing date: 2014-11-11
Publication date: 2019-10-16
Anticipated expiration: 2034-11-11
Also published as: JP2016092747A

Description

本発明は、スイッチング素子を駆動するための回路およびそれを備えたヒータ装置並びに画像形成装置に関する。 The present invention relates to a circuit for driving a switching element, a heater device including the circuit, and an image forming apparatus.

スイッチング素子をパルス幅変調信号（ＰＷＭ信号）によってスイッチング動作させる場合に、パルストランスを介してＰＷＭ信号をスイッチング素子へ伝達する手法が用いられている。パルストランスによると、ＰＷＭ信号を生成する制御系とスイッチング素子を含む負荷回路とを絶縁することができる。また、信号と共に電力を伝達することができるので、負荷回路の側に信号伝達のための電源を設ける必要がない。 When the switching element is switched by a pulse width modulation signal (PWM signal), a method of transmitting the PWM signal to the switching element via a pulse transformer is used. According to the pulse transformer, it is possible to insulate the control system that generates the PWM signal from the load circuit including the switching element. In addition, since power can be transmitted together with the signal, it is not necessary to provide a power source for signal transmission on the load circuit side.

パルストランスを用いるスイッチング素子の駆動に関して、次の先行技術がある。 There are the following prior arts for driving a switching element using a pulse transformer.

特許文献１に記載されたスイッチングトランジスタ駆動回路は、パルス幅変調信号より周波数が高くオン時間比がほぼ５０％の矩形波信号およびその反転信号のそれぞれと、パルス幅変調信号とを論理積演算して第一信号および第二信号を生成する。第一信号および第二信号のそれぞれに応じてパルストランスの共通磁路に反対方向の磁束を誘起させる電流をパルストランスの一方のコイルに還流させる。そして、パルストランスの他方のコイルに誘起された電圧を整流してスイッチングトランジスタの制御電極に与える。 The switching transistor drive circuit described in Patent Document 1 performs an AND operation on each of a rectangular wave signal having a frequency higher than that of a pulse width modulation signal and an on-time ratio of approximately 50% and its inverted signal, and the pulse width modulation signal. To generate a first signal and a second signal. A current that induces a magnetic flux in the opposite direction in the common magnetic path of the pulse transformer is returned to one coil of the pulse transformer in accordance with each of the first signal and the second signal. Then, the voltage induced in the other coil of the pulse transformer is rectified and applied to the control electrode of the switching transistor.

特許文献２に記載されたスイッチング素子駆動回路は、制御回路から得られるデューティー比制御された制御信号を分周して高レベル期間と低レベル期間とが交互に配された第１、第２の制御信号を得る。これらの制御信号により第１、第２のパルストランスを同期制御して第１、第２の信号を得る。そして、これらの信号を二つのダイオードで合成して駆動信号を作り、スイッチング素子を駆動する。 The switching element driving circuit described in Patent Document 2 divides a control signal controlled by a duty ratio obtained from a control circuit, and first and second high level periods and low level periods are alternately arranged. Get control signal. The first and second pulse transformers are synchronously controlled by these control signals to obtain the first and second signals. Then, these signals are combined by two diodes to generate a drive signal, and the switching element is driven.

特開平４−１０５４１６号公報JP-A-4-105416 特開平７−３０７６５３号公報JP-A-7-307653

特許文献１の先行技術では、１つのパルストランスを用いてプッシュプル駆動によってＰＷＭ信号を伝達する。１次側コイルに対して互いに反対の二つの方向の一方または他方に電流を流すプッシュプル駆動において、いずれか片方の通電の無い状態が続くにつれて磁化の蓄積により伝達特性が劣化する。伝達特性の劣化を低減するため、この先行技術では、ＰＷＭ信号との論理積演算を行う矩形波信号の周波数をＰＷＭ信号の周波数よりも十分に高くする必要がある。仮に矩形波信号の周波数をＰＷＭ信号の周波数と同一にすると、ＰＷＭ信号のＤＵＴＹ比（デューティ比）が５０％以下の場合に、矩形波信号またはその反転信号とＰＷＭ信号との論理積が０になり、片方の通電の無いプッシュプル駆動になってしまう。 In the prior art of Patent Document 1, a PWM signal is transmitted by push-pull drive using a single pulse transformer. In push-pull drive in which current flows in one or the other two directions opposite to each other with respect to the primary side coil, the transfer characteristic deteriorates due to accumulation of magnetization as one of the non-energized states continues. In order to reduce the deterioration of the transfer characteristics, in this prior art, it is necessary to make the frequency of the rectangular wave signal for performing the AND operation with the PWM signal sufficiently higher than the frequency of the PWM signal. If the frequency of the rectangular wave signal is the same as the frequency of the PWM signal, the logical product of the rectangular wave signal or its inverted signal and the PWM signal becomes 0 when the DUTY ratio (duty ratio) of the PWM signal is 50% or less. Therefore, push-pull drive without energization of one side is performed.

このように特許文献１の先行技術では、ＤＵＴＹ比が５０％以下のＰＷＭ信号を伝達する上で、パルストランスを駆動する信号を生成するために、ＰＷＭ信号よりも十分に高い周波数の矩形波信号が必要であるという問題があった。このため、例えばスイッチング素子を小型にするためにＰＷＭ信号を高周波化するには、それ以上の周波数に適合する高性能のパルストランスを用いなければならない。 As described above, in the prior art of Patent Document 1, a rectangular wave signal having a frequency sufficiently higher than that of the PWM signal is generated in order to generate a signal for driving the pulse transformer when transmitting a PWM signal having a DUTY ratio of 50% or less. There was a problem that was necessary. For this reason, for example, in order to increase the frequency of the PWM signal in order to reduce the size of the switching element, a high-performance pulse transformer adapted to a higher frequency must be used.

加えて、プッシュプル駆動では、パルストランスの出力が正極性および負極性のパルスで構成されるので、これらパルスを整流回路によって合成した単一極性のパルスが、合成の継ぎ目で振幅の下がった歪んだパルスになり易いという問題もあった。 In addition, in push-pull drive, the output of the pulse transformer is composed of positive and negative pulses, so that a single polarity pulse composed of these pulses by a rectifier circuit is distorted with a reduced amplitude at the joint of the composite. There was also a problem that it was easy to become a pulse.

一方、特許文献２の先行技術では、二つのパルストランスをそれぞれ駆動する第１、第２の駆動信号を、パルス列信号であるＰＷＭ信号の各パルスを交互に分配する分周回路によって生成する。ＰＷＭ信号の各パルスを交互に分配するので、ＰＷＭ信号のＤＵＴＹ比が１００％（信号値が一定）である場合、所望の駆動信号が得られず、パルストランスを正しく駆動することができない。つまり、伝達可能なＰＷＭ信号のＤＵＴＹ比が１００％未満に限られるという問題があった。 On the other hand, in the prior art of Patent Document 2, first and second drive signals for driving two pulse transformers are generated by a frequency dividing circuit that alternately distributes each pulse of a PWM signal that is a pulse train signal. Since each pulse of the PWM signal is distributed alternately, when the DUTY ratio of the PWM signal is 100% (signal value is constant), a desired drive signal cannot be obtained and the pulse transformer cannot be driven correctly. That is, there is a problem that the DUTY ratio of the PWM signal that can be transmitted is limited to less than 100%.

本発明は、このような問題に鑑みてなされたもので、パルス幅変調信号よりも周波数の高い信号を用いることなく、ＤＵＴＹ比に制限のないパルス幅変調信号に基づいてスイッチング素子を駆動できるようにすることを目的としている。 The present invention has been made in view of such a problem, and is capable of driving a switching element based on a pulse width modulation signal with no limit on the DUTY ratio without using a signal having a higher frequency than the pulse width modulation signal. The purpose is to be.

本発明の実施形態に係るスイッチング素子駆動回路は、入力されたパルス幅変調信号に基づいて生成されるゲート信号によってスイッチング素子を駆動するためのスイッチング素子駆動回路であって、前記入力されたパルス幅変調信号を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの１次側をそれぞれ駆動するパルス駆動手段と、複数の前記パルストランスの２次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有する。前記ゲート信号生成手段は、複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの２次側に一端が接続された複数のダイオードと、複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備える。 A switching element driving circuit according to an embodiment of the present invention is a switching element driving circuit for driving a switching element by a gate signal generated based on an input pulse width modulation signal, the input pulse width being Division means for dividing a modulation signal within one period to generate a plurality of divided pulse width modulation signals, and primary sides of a plurality of pulse transformers provided independently using the plurality of divided pulse width modulation signals And a gate signal generating means for generating the gate signal by synthesizing pulse signals output from the secondary sides of the plurality of pulse transformers. The gate signal generating means includes a plurality of diodes having one end connected to the secondary side of each pulse transformer and a plurality of other ends of the plurality of diodes connected to each other in order to perform an OR operation of the plurality of pulse signals. And a capacitor for smoothing the gate signal synthesized by smoothing the pulse signal.

そして、前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてＭＯＳＦＥＴが接続され、それぞれの前記ＭＯＳＦＥＴに内蔵されたボディダイオードが前記ダイオードの機能を果たす。それぞれの前記ＭＯＳＦＥＴは、前記入力されたパルス幅変調信号を反転した信号に同期してオンオフするように制御される。
また、前記分割手段は、前記入力されたパルス幅変調信号と同じ周波数を有しＤＵＴＹ比が５０パーセントである矩形波信号を生成する矩形波発振器と、前記入力されたパルス幅変調信号と前記矩形波信号との論理積演算を行って前記分割パルス幅変調信号の１つである第１分割パルス幅変調信号を生成する第１変調手段と、前記入力されたパルス幅変調信号と前記矩形波信号を反転させた信号との論理積演算を行って前記分割パルス幅変調信号の他の１つである第２分割パルス幅変調信号を生成する第２変調手段と、を備える。 As the gate signal generating means, MOSFETs are connected in place of the plurality of diodes, and body diodes built in the MOSFETs function as the diodes. Each of the MOSFETs is controlled to turn on and off in synchronization with a signal obtained by inverting the input pulse width modulation signal.
Further, the dividing means includes a square wave oscillator DUTY ratio has the same frequency as the input pulse width modulated signal to generate a square wave signal is 50%, the input pulse width modulated signal and the rectangular First modulation means for generating a first divided pulse width modulation signal that is one of the divided pulse width modulation signals by performing an AND operation with the wave signal, the input pulse width modulation signal, and the rectangular wave signal And second modulation means for generating a second divided pulse width modulation signal, which is another one of the divided pulse width modulation signals, by performing a logical product operation with a signal obtained by inverting.

本発明によると、パルス幅変調信号よりも周波数の高い信号を用いることなく、ＤＵＴＹ比に制限のないパルス幅変調信号に基づいてスイッチング素子を駆動することができる。 According to the present invention, the switching element can be driven based on a pulse width modulation signal with no limitation on the DUTY ratio without using a signal having a higher frequency than the pulse width modulation signal.

本発明の一実施形態に係るスイッチング素子駆動回路の構成の概要を示す回路図である。It is a circuit diagram which shows the outline | summary of a structure of the switching element drive circuit which concerns on one Embodiment of this invention. 図１における複数の信号の相互の関係を示すタイミングチャートである。It is a timing chart which shows the mutual relationship of the some signal in FIG. スイッチング素子駆動回路内のゲート信号生成部のコンデンサの機能を示す波形図である。It is a wave form diagram which shows the function of the capacitor | condenser of the gate signal production | generation part in a switching element drive circuit. スイッチング素子駆動回路の構成の詳細を示す回路図である。It is a circuit diagram which shows the detail of a structure of a switching element drive circuit. 図４における複数の信号の相互の関係を示すタイミングチャートである。5 is a timing chart showing the mutual relationship among a plurality of signals in FIG. スイッチング素子駆動回路内の分割部の構成の変形例を示すブロック図である。It is a block diagram which shows the modification of a structure of the division part in a switching element drive circuit. 図６の分割部によって生成される信号を含む複数の信号の相互の関係を示すタイミングチャートである。It is a timing chart which shows the mutual relationship of the some signal containing the signal produced | generated by the division part of FIG. スイッチング素子駆動回路を備えたヒータ装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the heater apparatus provided with the switching element drive circuit. 図８のヒータ装置を備えた画像形成装置の概略の構成を示す図である。It is a figure which shows the schematic structure of the image forming apparatus provided with the heater apparatus of FIG. 画像形成装置におけるヒータ制御のフローチャートである。3 is a flowchart of heater control in the image forming apparatus. 画像形成装置におけるヒータ制御のフローチャートである。3 is a flowchart of heater control in the image forming apparatus.

図１には本発明の一実施形態に係るスイッチング素子駆動回路１の構成の概要が示されている。 FIG. 1 shows an outline of the configuration of a switching element drive circuit 1 according to an embodiment of the present invention.

スイッチング素子駆動回路１は、パルス幅変調信号（以下、ＰＷＭ信号という）Ｓ１に基づいて生成されるゲート信号Ｓ１０によってスイッチング素子５を駆動するための回路である。スイッチング素子駆動回路１は、分割部２０、パルス駆動部４０、およびゲート信号生成部５０を有する。 The switching element driving circuit 1 is a circuit for driving the switching element 5 by a gate signal S10 generated based on a pulse width modulation signal (hereinafter referred to as PWM signal) S1. The switching element driving circuit 1 includes a dividing unit 20, a pulse driving unit 40, and a gate signal generating unit 50.

分割部２０は、ＰＷＭ回路１０によって与えられるＰＷＭ信号Ｓ１を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段である。分割部２０は、矩形波発振器２１、ＮＯＴゲート２２、および二つのＡＮＤゲート２３，２４を有する。 The dividing unit 20 is a dividing unit that divides the PWM signal S1 provided by the PWM circuit 10 within one period to generate a plurality of divided pulse width modulation signals. The dividing unit 20 includes a rectangular wave oscillator 21, a NOT gate 22, and two AND gates 23 and 24.

矩形波発振器２１は、ＰＷＭ信号Ｓ１と同じ周波数を有しＤＵＴＹ比が５０パーセントである矩形波信号Ｓ２を生成する。ＮＯＴゲート２２は、矩形波信号Ｓ２を反転させた信号である反転矩形波信号Ｓ３を生成する。 The rectangular wave oscillator 21 generates a rectangular wave signal S2 having the same frequency as the PWM signal S1 and a DUTY ratio of 50%. The NOT gate 22 generates an inverted rectangular wave signal S3 that is a signal obtained by inverting the rectangular wave signal S2.

ＡＮＤゲート２３は、ＰＷＭ信号Ｓ１と矩形波信号Ｓ２との論理積演算を行って分割パルス幅変調信号の１つである第１分割ＰＷＭ信号Ｓ４を生成する第１変調手段である。ＡＮＤゲート２４は、ＰＷＭ信号Ｓ１と反転矩形波信号Ｓ３との論理積演算を行って分割パルス幅変調信号の他の１つである第２分割パルス幅変調信号Ｓ５を生成する第２変調手段である。 The AND gate 23 is a first modulation unit that performs a logical product operation of the PWM signal S1 and the rectangular wave signal S2 to generate a first divided PWM signal S4 that is one of the divided pulse width modulation signals. The AND gate 24 is a second modulation unit that performs a logical product operation of the PWM signal S1 and the inverted rectangular wave signal S3 to generate a second divided pulse width modulation signal S5 that is another one of the divided pulse width modulation signals. is there.

パルス駆動部４０は、第１分割ＰＷＭ信号Ｓ４および第２分割ＰＷＭ信号Ｓ５を用いて、独立して設けられた複数のパルストランス３１，３２の１次側をそれぞれ駆動するパルス駆動手段である。パルス駆動部４０は、トランジスタ４１，４２と抵抗４３，４４とから構成される。 Pulse driving unit 40 is first divided PWM signal with S 4 and the second divided PWM signal S 5, the primary side of the plurality of pulse transformers 31 and 32 which are provided independently by the pulse driving means for driving each of is there. The pulse driving unit 40 includes transistors 41 and 42 and resistors 43 and 44.

トランジスタ４１，４２は、それぞれのベースに抵抗４３，４４を介して入力される第１分割ＰＷＭ信号Ｓ４または第２分割ＰＷＭ信号Ｓ５に従って、パルストランス３１，３２の一次側に断続的に電流を流す。これにより、パルストランス３１の２次側から第１分割ＰＷＭ信号Ｓ４に同期したパルス信号Ｓ１１が出力され、パルストランス３２の２次側から第２分割ＰＷＭ信号Ｓ５に同期したパルス信号Ｓ１２が出力される。 The transistors 41 and 42 intermittently flow current to the primary side of the pulse transformers 31 and 32 in accordance with the first divided PWM signal S4 or the second divided PWM signal S5 input to the respective bases via the resistors 43 and 44. . As a result, a pulse signal S11 synchronized with the first divided PWM signal S4 is output from the secondary side of the pulse transformer 31, and a pulse signal S12 synchronized with the second divided PWM signal S5 is output from the secondary side of the pulse transformer 32. The

パルストランス３１，３２のそれぞれの１次側には転流用のダイオード３３，３４が接続されている。各パルストランス３１，３２の１次側と２次側とは電気的に絶縁されており、１次側に設けられた分割部２０およびパルス駆動部３０は、スイッチング素子５のための電源７とは絶縁された別の電源８によって動作する。 Commutating diodes 33 and 34 are connected to the primary sides of the pulse transformers 31 and 32, respectively. The primary side and the secondary side of each of the pulse transformers 31 and 32 are electrically insulated, and the dividing unit 20 and the pulse driving unit 30 provided on the primary side are connected to the power source 7 for the switching element 5. Are operated by another insulated power supply 8.

ゲート信号生成部５０は、複数のパルストランス３１，３２の２次側から出力されるパルス信号Ｓ１１，Ｓ１２を合成してゲート信号Ｓ１０を生成するゲート信号生成手段である。ゲート信号生成部５０は、複数のパルス信号Ｓ１１，Ｓ１２の論理和演算を行うための複数のダイオード５１，５２と、パルス信号Ｓ１１，Ｓ１２を平滑することによって合成されるゲート信号Ｓ１０を滑らかにするためのコンデンサ５３と、を備える。 The gate signal generator 50 is a gate signal generator that combines the pulse signals S11 and S12 output from the secondary sides of the plurality of pulse transformers 31 and 32 to generate the gate signal S10. The gate signal generation unit 50 smoothes the plurality of diodes 51 and 52 for performing a logical sum operation of the plurality of pulse signals S11 and S12 and the gate signal S10 synthesized by smoothing the pulse signals S11 and S12. And a capacitor 53.

複数のダイオード５１，５２は、それぞれのパルストランス３１，３２の２次側に一端（アノード）が接続され、他端（カソード）どうしが互いに接続されている。コンデンサ５３は、複数のダイオード５１，５２の互いに接続されたカソード側に接続されている。 The plurality of diodes 51 and 52 have one end (anode) connected to the secondary side of each of the pulse transformers 31 and 32 and the other ends (cathodes) connected to each other. The capacitor 53 is connected to the cathode side of the plurality of diodes 51 and 52 that are connected to each other.

ゲート信号生成部５０によって生成されたゲート信号Ｓ１０は、抵抗５４，５５によって分圧されてスイッチング素子５に入力される。ゲート信号Ｓ１０によってスイッチング素子５が駆動されることにより、電源７から負荷６への電力供給がオンオフされる。 The gate signal S10 generated by the gate signal generation unit 50 is divided by the resistors 54 and 55 and input to the switching element 5. When the switching element 5 is driven by the gate signal S10, the power supply from the power source 7 to the load 6 is turned on and off.

図２にはスイッチング素子駆動回路１の動作に関わる複数の信号の相互の関係が示されている。 FIG. 2 shows the mutual relationship among a plurality of signals related to the operation of the switching element drive circuit 1.

ＰＷＭ信号Ｓ１は、スイッチング素子５のオンオフのＤＵＴＹを制御する信号である。ＰＷＭ信号Ｓ１の周波数は例えば１０ｋ〜５０ｋＨｚの範囲内の任意の値とされる。スイッチング素子駆動回路１において、ＰＷＭ信号Ｓ１のＤＵＴＹ比（周期Ｔに対するオンレベル期間の比率）は、０〜１００％の範囲内の任意の値であってよい。図２では、一例として、ＰＷＭ信号Ｓ１のＤＵＴＹ比が１００％、７０％、および３０％である場合が示されている。後述の図５および図７についても同様である。 The PWM signal S1 is a signal for controlling ON / OFF DUTY of the switching element 5. The frequency of the PWM signal S1 is set to an arbitrary value within a range of 10 k to 50 kHz, for example. In the switching element drive circuit 1, the duty ratio (ratio of the on-level period to the period T) of the PWM signal S1 may be an arbitrary value within a range of 0 to 100%. FIG. 2 shows, as an example, a case where the DUTY ratio of the PWM signal S1 is 100%, 70%, and 30%. The same applies to FIGS. 5 and 7 described later.

矩形波信号Ｓ２および反転矩形波信号Ｓ３のＤＵＴＹ比は、共に５０％であり、ＰＷＭ信号Ｓ１のＤＵＴＹ比にかかわらず一定とされる。ただし、矩形波信号Ｓ２のＤＵＴＹ比と反転矩形波信号Ｓ３のＤＵＴＹ比とが必ずしも同一である必要はなく、これらの合計が１００％であればよい。 The DUTY ratios of the rectangular wave signal S2 and the inverted rectangular wave signal S3 are both 50%, and are constant regardless of the DUTY ratio of the PWM signal S1. However, the DUTY ratio of the rectangular wave signal S2 and the DUTY ratio of the inverted rectangular wave signal S3 do not necessarily have to be the same, and the sum of these may be 100%.

ＰＷＭ信号Ｓ１と矩形波信号Ｓ２とは互いに同極性であり、同位相である。上述のとおりＰＷＭ信号Ｓ１の周波数と矩形波信号Ｓ２の周波数は同一であるので、矩形波信号Ｓ２を反転した反転矩形波信号Ｓ３の周波数もＰＷＭ信号Ｓ１および矩形波信号Ｓ２の周波数と同一である。 The PWM signal S1 and the rectangular wave signal S2 have the same polarity and the same phase. Since the frequency of the PWM signal S1 and the frequency of the rectangular wave signal S2 are the same as described above, the frequency of the inverted rectangular wave signal S3 obtained by inverting the rectangular wave signal S2 is also the same as the frequency of the PWM signal S1 and the rectangular wave signal S2. .

第１分割ＰＷＭ信号Ｓ４は、ＰＷＭ信号Ｓ１と矩形波信号Ｓ２との論理積をとった信号であり、第２分割ＰＷＭ信号Ｓ５は、ＰＷＭ信号Ｓ１と反転矩形波信号Ｓ３との論理積をとった信号である。 The first divided PWM signal S4 is a logical product of the PWM signal S1 and the rectangular wave signal S2, and the second divided PWM signal S5 is a logical product of the PWM signal S1 and the inverted rectangular wave signal S3. Signal.

パルス信号Ｓ１１は、第１分割ＰＷＭ信号Ｓ４に対応し、パルス信号Ｓ１２は、第２分割ＰＷＭ信号Ｓ５に対応する。そして、これらパルス信号Ｓ１１とパルス信号Ｓ１２との論理和をとった信号がゲート信号Ｓ１０である。 The pulse signal S11 corresponds to the first divided PWM signal S4, and the pulse signal S12 corresponds to the second divided PWM signal S5. A signal obtained by ORing these pulse signals S11 and S12 is a gate signal S10.

図示のとおり、ＰＷＭ信号Ｓ１のＤＵＴＹ比が１００％であるとき、パルス信号Ｓ１１およびパルス信号Ｓ１２のＤＵＴＹ比が共に５０％であり、ゲート信号Ｓ１０のＤＵＴＹ比は、ＰＷＭ信号Ｓ１と同じ１００％である。 As shown in the figure, when the DUTY ratio of the PWM signal S1 is 100%, the DUTY ratios of the pulse signal S11 and the pulse signal S12 are both 50%, and the DUTY ratio of the gate signal S10 is 100%, which is the same as that of the PWM signal S1. is there.

ＰＷＭ信号Ｓ１のＤＵＴＹ比が７０％であるとき、パルス信号Ｓ１１のＤＵＴＹ比が５０％で、パルス信号Ｓ１２のＤＵＴＹ比が２０％であり、ゲート信号Ｓ１０のＤＵＴＹ比は、ＰＷＭ信号Ｓ１と同じ７０％である。 When the DUTY ratio of the PWM signal S1 is 70%, the DUTY ratio of the pulse signal S11 is 50%, the DUTY ratio of the pulse signal S12 is 20%, and the DUTY ratio of the gate signal S10 is the same as the PWM signal S1. %.

また、ＰＷＭ信号Ｓ１のＤＵＴＹ比が３０％であるとき、パルス信号Ｓ１１のＤＵＴＹ比が３０％で、パルス信号Ｓ１２のＤＵＴＹ比が０％であり、ゲート信号Ｓ１０のＤＵＴＹ比は、ＰＷＭ信号Ｓ１と同じ３０％である。 When the DUTY ratio of the PWM signal S1 is 30%, the DUTY ratio of the pulse signal S11 is 30%, the DUTY ratio of the pulse signal S12 is 0%, and the DUTY ratio of the gate signal S10 is the same as that of the PWM signal S1. Same 30%.

このようにスイッチング素子駆動回路１によると、ＰＷＭ信号Ｓ１のＤＵＴＹ比が１０
０％である場合も１００％未満以下である場合も、ＰＷＭ信号Ｓ１と同じＤＵＴＹ比をもつゲート信号Ｓ１０を出力することができる。 Thus, according to the switching element drive circuit 1, the DUTY ratio of the PWM signal S1 is 10
Whether the signal is 0% or less than 100%, the gate signal S10 having the same DUTY ratio as the PWM signal S1 can be output.

図３にはゲート信号生成部５０のコンデンサ５３の機能が示されている。コンデンサ５３は、パルス信号Ｓ１１，Ｓ１２の振幅の低下量（サグ）を低減し、これらパルス信号Ｓ１１，Ｓ１２を合成したゲート信号Ｓ１０のパルス波形を滑らかにする。 FIG. 3 shows the function of the capacitor 53 of the gate signal generation unit 50. The capacitor 53 reduces the amount of decrease (sag) in the amplitude of the pulse signals S11 and S12, and smoothes the pulse waveform of the gate signal S10 obtained by synthesizing these pulse signals S11 and S12.

図４にはスイッチング素子駆動回路１の構成の詳細が、図５には図４中の複数の信号の相互の関係が、それぞれ示されている。図４において図１と同一の構成要素には同一の符合を付し、それらの説明を省略または簡略化する。図５の上半部に描かれたＰＷＭ信号Ｓ１からパルス信号Ｓ１２までの各信号の関係は図２と同様である。 FIG. 4 shows the details of the configuration of the switching element driving circuit 1, and FIG. 5 shows the mutual relationship among a plurality of signals in FIG. 4, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted or simplified. The relationship between each signal from the PWM signal S1 to the pulse signal S12 depicted in the upper half of FIG. 5 is the same as that in FIG.

図１をも参照して、図４のスイッチング素子駆動回路１では、図１のゲート信号生成部５０における複数のダイオード５１，５２のそれぞれに代えてＭＯＳＦＥＴ（(Metal Oxide Semiconductor Field Effect Transistor）５６，５７が接続されている。 Referring also to FIG. 1, in the switching element drive circuit 1 of FIG. 4, MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) 56, instead of the plurality of diodes 51 and 52 in the gate signal generation unit 50 of FIG. 57 is connected.

本実施形態において、ＭＯＳＦＥＴ５６，５７は、ｎチャネルエンハンスメント型である。各ＭＯＳＦＥＴ５６，５７のソースがパルストランス３１，３２の２次側の一端に接続され、ドレインがコンデンサ５３に接続されている。エンハンスメント型であるので、ゲートに電圧が加わっていないときのＭＯＳＦＥＴ５６，５７はオフ状態である（ノーマリオフ）。 In the present embodiment, the MOSFETs 56 and 57 are n-channel enhancement type. The sources of the MOSFETs 56 and 57 are connected to one end on the secondary side of the pulse transformers 31 and 32, and the drains are connected to the capacitor 53. Since it is an enhancement type, the MOSFETs 56 and 57 when the voltage is not applied to the gate are in an off state (normally off).

ＭＯＳＦＥＴ５６，５７において、ソースの電極層は内部のｐ層（バルク）と接合されている。このため、ＭＯＳＦＥＴ５６，５７は、バルクとドレイン（ｎ層）とのｐｎ接合からなるいわゆるボディダイオード５６１，５７１を内蔵している。ボディダイオード５６１，５７１のアノードはパルストランス３１，３２の２次側に、カソードはコンデンサ５３に接続されている。つまり、それぞれのＭＯＳＦＥＴ５６，５７に内蔵されたボディダイオード５６１，５７１が図１の回路におけるダイオード５１，５２の機能を果たす。 In the MOSFETs 56 and 57, the source electrode layer is joined to the internal p layer (bulk). For this reason, the MOSFETs 56 and 57 incorporate so-called body diodes 561 and 571 each having a pn junction between the bulk and the drain (n layer). The anodes of the body diodes 561 and 571 are connected to the secondary side of the pulse transformers 31 and 32, and the cathode is connected to the capacitor 53. That is, the body diodes 561 and 571 incorporated in the respective MOSFETs 56 and 57 function as the diodes 51 and 52 in the circuit of FIG.

スイッチング素子駆動回路１には、ＭＯＳＦＥＴ５６，５７の制御のために第２のゲート信号生成手段として反転ゲート信号生成部６０が設けられている。反転ゲート信号生成部６０は、ＭＯＳＦＥＴ５６，５７をＰＷＭ信号Ｓ１を反転した反転ＰＷＭ信号Ｓ６に同期してオンするように制御する。 The switching element drive circuit 1 is provided with an inverted gate signal generation unit 60 as second gate signal generation means for controlling the MOSFETs 56 and 57. The inverted gate signal generation unit 60 controls the MOSFETs 56 and 57 to be turned on in synchronization with the inverted PWM signal S6 obtained by inverting the PWM signal S1.

反転ゲート信号生成部６０は、ＰＷＭ信号Ｓ１に基づいてオンオフするトランジスタ６１と、トランジスタ６１によって駆動される第２のパルストランス６２と、転流用のダイオード６３と、ＰＷＭ信号Ｓ１を反転するＮＯＴゲート６４とを有する。パルストランス６２は、ＭＯＳＦＥＴ５６，５７のためのゲート信号Ｓ６’をそれぞれ出力する複数の２次捲線６２２，６２３を備えている。転流用のダイオード６３はパルストランス６２の１次側に接続されている。 The inverted gate signal generator 60 includes a transistor 61 that is turned on / off based on the PWM signal S1, a second pulse transformer 62 driven by the transistor 61, a commutation diode 63, and a NOT gate 64 that inverts the PWM signal S1. And have. The pulse transformer 62 includes a plurality of secondary windings 622 and 623 for outputting gate signals S6 'for the MOSFETs 56 and 57, respectively. The commutation diode 63 is connected to the primary side of the pulse transformer 62.

トランジスタ６１は、ＮＯＴゲート６４からの反転ＰＷＭ信号Ｓ６に従って、パルストランス６２の一次側に断続的に電流を流す。これにより、パルストランス６２の２次捲線６２２，６２３から反転ＰＷＭ信号Ｓ６に対応するゲート信号Ｓ７，Ｓ８が出力される。ゲート信号Ｓ７は抵抗６５，６６により分圧されてＭＯＳＦＥＴ５６に入力され、ゲート信号Ｓ８は抵抗６７，６８により分圧されてＭＯＳＦＥＴ５７に入力される。 The transistor 61 intermittently supplies a current to the primary side of the pulse transformer 62 in accordance with the inverted PWM signal S6 from the NOT gate 64. As a result, the gate signals S7 and S8 corresponding to the inverted PWM signal S6 are output from the secondary windings 622 and 623 of the pulse transformer 62. The gate signal S7 is divided by resistors 65 and 66 and input to the MOSFET 56, and the gate signal S8 is divided by resistors 67 and 68 and input to the MOSFET 57.

図５をも参照して、ゲート信号Ｓ７，Ｓ８はＰＷＭ信号Ｓ１を反転した反転ＰＷＭ信号Ｓ６に対応するので、反転ＰＷＭ信号Ｓ６がオフレベルのとき、すなわちＰＷＭ信号Ｓ１がオンレベルのとき、ＭＯＳＦＥＴ５６，５７はオフとなる。このとき、パルストランス３１，３２のそれぞれから電流Ｉａがボディダイオード５６１，５７１を経てコンデンサ５３へ流れる。すなわち、パルス信号Ｓ１１，Ｓ１２が、ボディダイオード５６１，５７１によって合成され、ゲート信号Ｓ１０としてスイッチング素子５をオンにする。 Referring also to FIG. 5, since the gate signals S7 and S8 correspond to the inverted PWM signal S6 obtained by inverting the PWM signal S1, when the inverted PWM signal S6 is at the off level, that is, when the PWM signal S1 is at the on level, the MOSFET 56 , 57 are turned off. At this time, current Ia flows from each of the pulse transformers 31 and 32 to the capacitor 53 via the body diodes 561 and 571. That is, the pulse signals S11 and S12 are combined by the body diodes 561 and 571, and the switching element 5 is turned on as the gate signal S10.

これに対して、反転ＰＷＭ信号Ｓ６がオンレベルのとき、すなわちＰＷＭ信号Ｓ１がオフレベルのとき、ＭＯＳＦＥＴ５６，５７はオンとなる。これにより、パルストランス３１，３２に蓄積されている励磁エネルギーが電流Ｉａと逆向きの電流Ｉｂとなって放出される。１次側での転流に加え、２次側で強制的に励磁エネルギーを放電させるので、ＰＷＭ信号Ｓ１のＤＵＴＹ比が大きく励磁エネルギーが多く蓄積する場合にも、パルストランス３１，３２が迅速にリセットされる。 On the other hand, when the inverted PWM signal S6 is on level, that is, when the PWM signal S1 is off level, the MOSFETs 56 and 57 are turned on. As a result, the excitation energy accumulated in the pulse transformers 31 and 32 is released as a current Ib opposite to the current Ia. In addition to commutation on the primary side, the excitation energy is forcibly discharged on the secondary side, so that the pulse transformers 31 and 32 can be quickly operated even when the DUTY ratio of the PWM signal S1 is large and a large amount of excitation energy is accumulated. Reset.

つまり、ＰＷＭ信号Ｓ１のＤＵＴＹ比の可変範囲の上限を高く設定した場合にも、パルストランス３１，３２の信号伝達特性を良好に保ち、スイッチング素子５を安定に駆動することができる。 That is, even when the upper limit of the variable range of the DUTY ratio of the PWM signal S1 is set high, the signal transmission characteristics of the pulse transformers 31 and 32 can be kept good and the switching element 5 can be driven stably.

図６にはスイッチング素子駆動回路１内の分割部２０の構成の変形例が、図７には図６の分割部２０ｂによって生成される信号を含む複数の信号の相互の関係が、それぞれ示されている。 FIG. 6 shows a modification of the configuration of the dividing unit 20 in the switching element driving circuit 1, and FIG. 7 shows the mutual relationship among a plurality of signals including the signal generated by the dividing unit 20b of FIG. ing.

図６の分割部２０ｂには、第１分割ＰＷＭ信号Ｓ４の時間幅（パルス幅）を延長するための延長手段であるパルス延長回路２５、および第２分割ＰＷＭ信号Ｓ５の時間幅を延長するためのパルス延長回路２６が設けられている。 In the dividing unit 20b of FIG. 6, in order to extend the time width of the pulse dividing circuit 25, which is an extending means for extending the time width (pulse width) of the first divided PWM signal S4, and the second divided PWM signal S5. The pulse extension circuit 26 is provided.

パルス延長回路２５は、矩形波信号Ｓ２の立下りを遅らすことで矩形波信号Ｓ２の時間幅を延長させた矩形波信号Ｓ２’を生成する。延長量は、矩形波信号Ｓ２の時間幅の例えば５〜１０％程度でよい。同様に、パルス延長回路２６は、反転矩形波信号Ｓ３時間幅を延長させた反転矩形波信号Ｓ３’を生成する。 The pulse extension circuit 25 generates a rectangular wave signal S2 'in which the time width of the rectangular wave signal S2 is extended by delaying the falling edge of the rectangular wave signal S2. The extension amount may be, for example, about 5 to 10% of the time width of the rectangular wave signal S2. Similarly, the pulse extension circuit 26 generates an inverted rectangular wave signal S3 'in which the time width of the inverted rectangular wave signal S3 is extended.

ＡＮＤゲート２３によってＰＷＭ信号Ｓ１と矩形波信号Ｓ２’との論理積演算が行われ、第１分割ＰＷＭ信号Ｓ４を延長した第１分割ＰＷＭ信号Ｓ４’が生成される。また、ＡＮＤゲート２４によってＰＷＭ信号Ｓ１と反転矩形波信号Ｓ３’との論理積演算が行われ、第２分割ＰＷＭ信号Ｓ５を延長した第２分割ＰＷＭ信号Ｓ５’が生成される。 The AND gate 23 performs a logical product operation of the PWM signal S1 and the rectangular wave signal S2 'to generate a first divided PWM signal S4' obtained by extending the first divided PWM signal S4. Further, the AND gate 24 performs an AND operation on the PWM signal S1 and the inverted rectangular wave signal S3 'to generate a second divided PWM signal S5' obtained by extending the second divided PWM signal S5.

分割部２０ｂによって生成された第１分割ＰＷＭ信号Ｓ４’および第２分割ＰＷＭ信号Ｓ５’は、図１の例と同様にパルストランス３１，３２を駆動するため、パルス駆動部４０のトランジスタ４１，４２に印加される。 Since the first divided PWM signal S4 ′ and the second divided PWM signal S5 ′ generated by the dividing unit 20b drive the pulse transformers 31 and 32 as in the example of FIG. 1, the transistors 41 and 42 of the pulse driving unit 40 are used. To be applied.

図７のとおり、第１分割ＰＷＭ信号Ｓ４’のパルスの一部と第２分割ＰＷＭ信号Ｓ５’のパルスの一部とが互いに時間的に重複する。これにより、第１分割ＰＷＭ信号Ｓ４’と第２分割ＰＷＭ信号Ｓ５’とに基づくパルス信号Ｓ１１，Ｓ１２を合成するときに、継ぎ目にパルスの隙間が生じるのを防ぐことができ、良好な波形をもつゲート信号Ｓ１０ｂによってスイッチング素子５を駆動することができる。 As shown in FIG. 7, a part of the pulse of the first divided PWM signal S4 'and a part of the pulse of the second divided PWM signal S5' overlap with each other in time. As a result, when the pulse signals S11 and S12 based on the first divided PWM signal S4 ′ and the second divided PWM signal S5 ′ are combined, it is possible to prevent a gap between the pulses from being generated at the joint, and to obtain a favorable waveform. The switching element 5 can be driven by the gate signal S10b.

図８にはスイッチング素子駆動回路１を備えたヒータ装置７０の構成が、図９には図８のヒータ装置７０を備えた画像形成装置１００の概略の構成が、それぞれ示されている。 FIG. 8 shows a configuration of the heater device 70 provided with the switching element drive circuit 1, and FIG. 9 shows a schematic configuration of the image forming apparatus 100 provided with the heater device 70 of FIG.

図８において、ヒータ装置７０は、スイッチング素子駆動回路１と、スイッチング素子駆動回路１によって駆動されるスイッチング素子５ｂと、スイッチング素子５ｂによって電源９から供給される電力が制御されるハロゲンヒータ７７とを有する。スイッチング素子５ｂはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であり、スイッチング素子駆動回路１はＩＧＢＴ駆動回路として使用される。 In FIG. 8, a heater device 70 includes a switching element driving circuit 1, a switching element 5b driven by the switching element driving circuit 1, and a halogen heater 77 whose electric power supplied from the power source 9 is controlled by the switching element 5b. Have. The switching element 5b is an IGBT (insulated gate bipolar transistor), and the switching element drive circuit 1 is used as an IGBT drive circuit.

電源９から交流電力が整流器７１に供給され、整流された電力がコンデンサ７２，７３とコイル７４とからなるノイズフィルタを介して高周波チョッパ回路に入力される。高周波チョッパ回路は、スイッチング素子５ｂ、ダイオード７５、コイル７６、およびハロゲンヒータ７７から構成される。 AC power is supplied from the power source 9 to the rectifier 71, and the rectified power is input to the high-frequency chopper circuit via a noise filter including capacitors 72 and 73 and a coil 74. The high frequency chopper circuit includes a switching element 5 b, a diode 75, a coil 76, and a halogen heater 77.

コイル７６とハロゲンヒータ７７とスイッチング素子５ｂのコレクタ・エミッタ間とがこの順に直列に接続され、コイル７６とハロゲンヒータ７７とに対して並列にダイオード７５が接続されている。ダイオード７５はコイル７６に溜まった磁気エネルギーを回生電流として流すために設けられている。 The coil 76, the halogen heater 77, and the collector / emitter of the switching element 5b are connected in series in this order, and a diode 75 is connected in parallel to the coil 76 and the halogen heater 77. The diode 75 is provided to flow magnetic energy accumulated in the coil 76 as a regenerative current.

スイッチング素子５ｂは、スイッチング素子駆動回路１からのゲート信号Ｓ１０によって駆動される。ゲート信号Ｓ１０は、周波数が可聴周波数帯域よりも高い２０ｋＨｚ以上であるパルス幅変調されたパルス列信号である。ゲート信号Ｓ１０のＤＵＴＹ比は、スイッチング素子駆動回路１に含まれたＰＷＭ回路１０によって生成されるＰＷＭ信号Ｓ１のＤＵＴＹ比と同一である。 The switching element 5b is driven by a gate signal S10 from the switching element drive circuit 1. The gate signal S10 is a pulse-width modulated pulse train signal whose frequency is 20 kHz or higher, which is higher than the audible frequency band. The DUTY ratio of the gate signal S10 is the same as the DUTY ratio of the PWM signal S1 generated by the PWM circuit 10 included in the switching element drive circuit 1.

スイッチング素子駆動回路１は、コントローラ１０１によって指定されたＤＵＴＹ比のＰＷＭ信号Ｓ１を生成し、上述のようにＰＷＭ信号Ｓ１に対応したゲート信号Ｓ１０を出力する。 The switching element driving circuit 1 generates a PWM signal S1 having a DUTY ratio designated by the controller 101, and outputs a gate signal S10 corresponding to the PWM signal S1 as described above.

コントローラ１０１は、ハロゲンヒータ７７と共に定着器６８に内蔵された温度センサ７９による検出温度に応じて、定着器６８の温度を上昇または降下させるように、スイッチング素子駆動回路１に対してＤＵＴＹ比の変更を指示する。 The controller 101 changes the DUTY ratio with respect to the switching element drive circuit 1 so as to increase or decrease the temperature of the fixing device 68 in accordance with the temperature detected by the temperature sensor 79 incorporated in the fixing device 68 together with the halogen heater 77. Instruct.

なお、コントローラ１０１にＰＷＭ回路１０を設け、コントローラ１０１からスイッチング素子駆動回路１にＰＷＭ信号Ｓ１を入力するようにしてもよい。その場合、スイッチング素子駆動回路１はＰＷＭ回路１０を含まなくてよい。 The controller 101 may be provided with the PWM circuit 10 and the controller 101 may input the PWM signal S1 to the switching element drive circuit 1. In that case, the switching element drive circuit 1 may not include the PWM circuit 10.

図９に示される画像形成装置１００は、タンデム式の作像部２０を備えた電子写真式のカラープリンタである。ただし、これに限らず、モノクロプリンタ、複写機、複合機、またはファクシミリ機であってもよい。 An image forming apparatus 100 shown in FIG. 9 is an electrophotographic color printer including a tandem image forming unit 20. However, the present invention is not limited to this, and a monochrome printer, a copier, a multifunction machine, or a facsimile machine may be used.

画像形成装置１００は、給紙カセット６５から用紙Ｐを１枚ずつ取り出して搬送路６６に給紙し、用紙ＰをＭ１方向に搬送する。作像部２０によって作成されたトナー像をいったん転写ベルトに転写し、転写ベルトから用紙Ｐにトナー像を転写する。そして、定着器６８によってトナー像を用紙Ｐに定着させた後、用紙Ｐを排紙トレイ６９に排出する。 The image forming apparatus 100 takes out the paper P one by one from the paper feed cassette 65 and feeds it to the transport path 66, and transports the paper P in the M1 direction. The toner image created by the image forming unit 20 is once transferred to the transfer belt, and the toner image is transferred from the transfer belt to the paper P. Then, after fixing the toner image on the paper P by the fixing device 68, the paper P is discharged to the paper discharge tray 69.

定着器６８は、加熱ローラと加圧ローラとを有し、これらローラで用紙Ｐに熱と圧力を加えるように構成されている。加熱ローラに熱源として上述のハロゲンヒータ７７が組み込まれている。用紙Ｐが定着器６８を通過するときに、加熱ローラが定着に適した温度になるように、コントローラ１０１によってヒータ装置７０が制御される。 The fixing device 68 includes a heating roller and a pressure roller, and is configured to apply heat and pressure to the paper P with these rollers. The above-described halogen heater 77 is incorporated as a heat source in the heating roller. When the paper P passes through the fixing device 68, the heater device 70 is controlled by the controller 101 so that the heating roller has a temperature suitable for fixing.

図１０および図１１には画像形成装置１００におけるヒータ制御の流れが示されている。 10 and 11 show a flow of heater control in the image forming apparatus 100. FIG.

画像形成装置１００に備わるスイッチング素子駆動回路１は、上述したとおりＤＵＴＹ比（ＯＮ−ＤＵＴＹ）が０〜１００％のワイドレンジのＰＷＭ信号Ｓ１に対応可能である。そこで、画像形成装置１００のコントローラ１０１は、次のように画像形成装置１００のステータスに応じて０〜１００％の範囲内でＰＷＭ信号Ｓ１のＤＵＴＹ比を設定する。 As described above, the switching element drive circuit 1 provided in the image forming apparatus 100 can handle the wide-range PWM signal S1 having a DUTY ratio (ON-DUTY) of 0 to 100%. Therefore, the controller 101 of the image forming apparatus 100 sets the DUTY ratio of the PWM signal S1 within a range of 0 to 100% according to the status of the image forming apparatus 100 as follows.

画像形成装置１００の電源スイッチがオンされると（＃１１）、コントローラ１０１は、温度センサ７９によって検出した温度（以下、これを「現状温度Ｔｘ」があらかじめ定められたウォームアップ完了温度Ｔ１以上かどうかをチェックする（＃１２）。 When the power switch of the image forming apparatus 100 is turned on (# 11), the controller 101 detects the temperature detected by the temperature sensor 79 (hereinafter, whether the “current temperature Tx” is equal to or higher than a predetermined warm-up completion temperature T1). A check is made (# 12).

現状温度Ｔｘがウォームアップ完了温度Ｔ１以上ではない場合（＃１２でＮＯ）、できるだけ早くウォームアップを完了させるため、コントローラ１０１は、ＤＵＴＹ比を上限の１００％に設定してハロゲンヒータ７７を点灯させる（＃１３）。その後、現状温度Ｔｘの監視を続け、現状温度Ｔｘがウォームアップ完了温度Ｔ１以上になるまでのウォームアップ中においてＤＵＴＹ比が１００％の点灯状態を保つ。 When the current temperature Tx is not equal to or higher than the warm-up completion temperature T1 (NO in # 12), in order to complete the warm-up as soon as possible, the controller 101 sets the DUTY ratio to 100% of the upper limit and turns on the halogen heater 77 (# 13). Thereafter, the current temperature Tx is continuously monitored, and the lighting state in which the DUTY ratio is 100% is maintained during the warm-up until the current temperature Tx becomes equal to or higher than the warm-up completion temperature T1.

現状温度Ｔｘがウォームアップ完了温度Ｔ１以上である場合（＃１２でＹＥＳ）、コントローラ１０１は、画像形成装置１００のステータスを「ウォームアップ完了」とする（＃１４）。これを受けて、図示しない操作パネルにおいてウォームアップの完了を通知する表示などの処理が行われる。 When the current temperature Tx is equal to or higher than the warm-up completion temperature T1 (YES in # 12), the controller 101 sets the status of the image forming apparatus 100 to “warm-up completion” (# 14). In response to this, processing such as display for notifying the completion of warm-up is performed on an operation panel (not shown).

続いて、コントローラ１０１は、画像形成装置１００に印刷ジョブが与えられているかどうか、すなわちジョブの指示があるかどうかをチェックする（＃１５）。ジョブの指示がない場合（＃１５でＮＯ）、フローは図１１のステップ＃２２へ進み、コントローラ１０１は、ステータスを「待機状態」とする。 Subsequently, the controller 101 checks whether a print job is given to the image forming apparatus 100, that is, whether there is a job instruction (# 15). If there is no job instruction (NO in # 15), the flow proceeds to step # 22 in FIG. 11, and the controller 101 sets the status to “standby state”.

一方、ジョブの指示がある場合（＃１５でＹＥＳ）、コントローラ１０１は、ジョブの実行を開始し（＃１６）、ＤＵＴＹ比を５０％以上の範囲内の値（５０〜１００％）に設定してハロゲンヒータ７７を点灯させる（＃１７）。つまり、用紙Ｐが定着器６８を通過するときに用紙Ｐによって熱が奪われるので、奪われる熱量を迅速に補填できるようにするため、ジョブの実行中のＤＵＴＹ比の範囲を可変範囲の上限側の範囲に設定する。 On the other hand, if there is a job instruction (YES in # 15), the controller 101 starts executing the job (# 16), and sets the DUTY ratio to a value within the range of 50% or more (50 to 100%). Then, the halogen heater 77 is turned on (# 17). That is, since heat is taken away by the paper P when the paper P passes through the fixing device 68, the range of the duty ratio during execution of the job is set to the upper limit side of the variable range in order to be able to quickly compensate for the amount of heat taken away. Set to the range.

そして、ジョブが終了するまでの間、コントローラ１０１は、現状温度Ｔｘが定着に適したジョブ保持温度Ｔ２に保たれるように、５０〜１００％の範囲内でＤＵＴＹ比を低減させたり増大させたりする（＃１８、＃１９、＃２０、＃２１）。 Until the job is completed, the controller 101 reduces or increases the DUTY ratio within a range of 50 to 100% so that the current temperature Tx is maintained at the job holding temperature T2 suitable for fixing. (# 18, # 19, # 20, # 21).

ジョブが終了すると（＃２１でＹＥＳ）、コントローラ１０１は、ステータスを「待機状態」とする（＃２２）。 When the job is finished (YES in # 21), the controller 101 sets the status to “standby state” (# 22).

待機状態において、コントローラ１０１は、ＤＵＴＹ比を５０％以下の範囲内の値（０〜５０％）に設定してハロゲンヒータ７７を点灯させ（＃２３）、現状温度Ｔｘが待機保持温度Ｔ３に保たれるように、ＤＵＴＹ比を０〜５０％の範囲内で低減させたり増大させたりする（＃２４、＃２５、＃２６）。新たに印刷ジョブが与えられるまで、待機状態は続く（＃１５、＃２２〜＃２６）。待機状態では定着器６８から空気中へ熱が逃げるが、その熱量はジョブの実行中に用紙Ｐによって奪われる熱量よりも少ない。したがって、待機状態でのＤＵＴＹ比の範囲は可変範囲の下限側の範囲でよい。 In the standby state, the controller 101 sets the DUTY ratio to a value within the range of 50% or less (0 to 50%), turns on the halogen heater 77 (# 23), and maintains the current temperature Tx at the standby holding temperature T3. As a result, the DUTY ratio is reduced or increased within a range of 0 to 50% (# 24, # 25, # 26). The standby state continues until a new print job is given (# 15, # 22 to # 26). In the standby state, heat escapes from the fixing device 68 to the air, but the amount of heat is smaller than the amount of heat taken away by the paper P during execution of the job. Therefore, the range of the DUTY ratio in the standby state may be the lower limit side of the variable range.

なお、短時間でジョブ保持温度Ｔ２に昇温させることが可能なヒータ装置を搭載する場合においては、待機状態でのＤＵＴＹ比を０％に設定してハロゲンヒータ７７を点灯しないようにしてもよい。 When a heater device capable of raising the temperature to the job holding temperature T2 in a short time is mounted, the halogen heater 77 may not be turned on by setting the DUTY ratio in the standby state to 0%. .

以上の実施形態において、スイッチング素子駆動回路１のＭＯＳＦＥＴ５６，５７はｎ型に限らず、ボディダイオードを内蔵するｐ型のＭＯＳＦＥＴを用いて回路を構成することができる。その他、スイッチング素子駆動回路１、ヒータ装置７０および画像形成装置１００の全体的または部分的な構成、制御のフローなどは本発明の趣旨に沿って適宜変更することができる。 In the above embodiment, the MOSFETs 56 and 57 of the switching element drive circuit 1 are not limited to the n-type, and a circuit can be configured using a p-type MOSFET having a built-in body diode. In addition, the entire or partial configuration of the switching element driving circuit 1, the heater device 70, and the image forming apparatus 100, a control flow, and the like can be appropriately changed in accordance with the spirit of the present invention.

上述の実施形態では画像形成装置１００をプリンタとして説明したが、画像形成装置１００はパルス幅変調された信号で駆動されるスイッチング素子を備えるものであればよく、複写機、ファクシミリ機、または複合機であってもよい。 In the above-described embodiment, the image forming apparatus 100 is described as a printer. However, the image forming apparatus 100 may be provided with a switching element driven by a pulse width modulated signal, and may be a copying machine, a facsimile machine, or a multifunction machine. It may be.

１スイッチング素子駆動回路
５，５ｂスイッチング素子
７，９電源（スイッチング素子のための電源）
８電源（別の電源）
２０分割部（分割手段）
２１矩形波発振器
２３ＡＮＤゲート（第１変調手段）
２４ＡＮＤゲート（第２変調手段）
２５パルス延長回路（延長手段）
３１，３２パルストランス
４０パルス駆動部（パルス駆動手段）
４１，４２トランジスタ
５０ゲート信号生成部（ゲート信号生成手段）
５１，５２ダイオード
５３コンデンサ
５６，５７ＭＯＳＦＥＴ
５６１，５７１ボディダイオード
６０反転ゲート信号生成部（第２のゲート信号生成手段）
６２第２のパルストランス
６２２，６２３２次捲線
Ｓ１ＰＷＭ信号（パルス幅変調信号）
Ｓ２矩形波信号
Ｓ３反転矩形波信号（矩形波信号を反転させた信号）
Ｓ４，Ｓ４’ 第１分割ＰＷＭ信号（第１分割パルス幅変調信号）
Ｓ５，Ｓ５’ 第２分割ＰＷＭ信号（第２分割パルス幅変調信号）
Ｓ６反転ＰＷＭ信号（パルス幅変調信号を反転した信号）
Ｓ１０，Ｓ１０ｂゲート信号
Ｓ１１，Ｓ１２パルス信号
Ｔ周期
７０ヒータ装置
７７ハロゲンヒータ
１００画像形成装置
１０１コントローラ DESCRIPTION OF SYMBOLS 1 Switching element drive circuit 5, 5b Switching element 7, 9 Power supply (Power supply for switching elements)
8 Power supply (another power supply)
20 Dividing part (dividing means)
21 rectangular wave oscillator 23 AND gate (first modulation means)
24 AND gate (second modulation means)
25 Pulse extension circuit (extension means)
31, 32 Pulse transformer 40 Pulse drive unit (pulse drive means)
41, 42 Transistor 50 Gate signal generator (gate signal generator)
51, 52 Diode 53 Capacitor 56, 57 MOSFET
561,571 Body diode 60 Inverted gate signal generator (second gate signal generator)
62 Second pulse transformer 622, 623 Secondary winding S1 PWM signal (pulse width modulation signal)
S2 Rectangular wave signal S3 Inverted rectangular wave signal (inverted rectangular wave signal)
S4, S4 ′ First divided PWM signal (first divided pulse width modulation signal)
S5, S5 ′ Second divided PWM signal (second divided pulse width modulation signal)
S6 Inverted PWM signal (inverted pulse width modulation signal)
S10, S10b Gate signal S11, S12 Pulse signal T Period 70 Heater device 77 Halogen heater 100 Image forming device 101 Controller

Claims

入力されたパルス幅変調信号に基づいて生成されるゲート信号によってスイッチング素子を駆動するためのスイッチング素子駆動回路であって、
前記入力されたパルス幅変調信号を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、
複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの１次側をそれぞれ駆動するパルス駆動手段と、
複数の前記パルストランスの２次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有し、
前記ゲート信号生成手段は、
複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの２次側に一端が接続された複数のダイオードと、
複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備え、
前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてＭＯＳＦＥＴが接続されており、
それぞれの前記ＭＯＳＦＥＴに内蔵されたボディダイオードが前記ダイオードの機能を果たすとともに、
それぞれの前記ＭＯＳＦＥＴを前記入力されたパルス幅変調信号を反転した信号に同期してオンオフするように制御する、
ことを特徴とするスイッチング素子駆動回路。 A switching element driving circuit for driving a switching element by a gate signal generated based on an input pulse width modulation signal,
Dividing means for generating a plurality of divided pulse width modulation signal by dividing the input pulse width modulated signal in one cycle,
Pulse driving means for respectively driving primary sides of a plurality of independently provided pulse transformers using a plurality of the divided pulse width modulation signals;
Gate signal generating means for combining the pulse signals output from the secondary side of the plurality of pulse transformers to generate the gate signal;
The gate signal generating means includes
A plurality of diodes having one end connected to the secondary side of each pulse transformer in order to perform a logical sum operation of the plurality of pulse signals;
A capacitor for smoothing the gate signal synthesized by smoothing the pulse signal, the other ends of the plurality of the diodes being connected to each other,
As the gate signal generating means, a MOSFET is connected instead of each of the plurality of diodes,
A body diode built in each MOSFET performs the function of the diode,
Each MOSFET is controlled to be turned on and off in synchronization with a signal obtained by inverting the input pulse width modulation signal.
A switching element driving circuit.

入力されたパルス幅変調信号に基づいて生成されるゲート信号によってスイッチング素子を駆動するためのスイッチング素子駆動回路であって、
前記入力されたパルス幅変調信号を１周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、
複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの１次側をそれぞれ駆動するパルス駆動手段と、
複数の前記パルストランスの２次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有し、
前記ゲート信号生成手段は、
複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの２次側に一端が接続された複数のダイオードと、
複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備え、
前記分割手段は、
前記入力されたパルス幅変調信号と同じ周波数を有しＤＵＴＹ比が５０パーセントである矩形波信号を生成する矩形波発振器と、
前記入力されたパルス幅変調信号と前記矩形波信号との論理積演算を行って前記分割パルス幅変調信号の１つである第１分割パルス幅変調信号を生成する第１変調手段と、
前記入力されたパルス幅変調信号と前記矩形波信号を反転させた信号との論理積演算を行って前記分割パルス幅変調信号の他の１つである第２分割パルス幅変調信号を生成する第２変調手段と、を備える、
ことを特徴とするスイッチング素子駆動回路。 A switching element driving circuit for driving a switching element by a gate signal generated based on an input pulse width modulation signal,
Dividing means for generating a plurality of divided pulse width modulation signal by dividing the input pulse width modulated signal in one cycle,
Pulse driving means for respectively driving primary sides of a plurality of independently provided pulse transformers using a plurality of the divided pulse width modulation signals;
Gate signal generating means for combining the pulse signals output from the secondary side of the plurality of pulse transformers to generate the gate signal;
The gate signal generating means includes
A plurality of diodes having one end connected to the secondary side of each pulse transformer in order to perform a logical sum operation of the plurality of pulse signals;
A capacitor for smoothing the gate signal synthesized by smoothing the pulse signal, the other ends of the plurality of the diodes being connected to each other,
The dividing means includes
A rectangular wave oscillator that generates a rectangular wave signal having the same frequency as the input pulse width modulation signal and having a DUTY ratio of 50%;
First modulation means for generating a first divided pulse width modulation signal that is one of the divided pulse width modulation signals by performing an AND operation on the input pulse width modulation signal and the rectangular wave signal;
A second divided pulse width modulation signal that is another one of the divided pulse width modulation signals is generated by performing an AND operation on the input pulse width modulation signal and a signal obtained by inverting the rectangular wave signal. 2 modulation means,
A switching element driving circuit.

前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてＭＯＳＦＥＴが接続されており、
それぞれの前記ＭＯＳＦＥＴに内蔵されたボディダイオードが前記ダイオードの機能を果たすとともに、
それぞれの前記ＭＯＳＦＥＴを前記入力されたパルス幅変調信号を反転した信号に同期してオンするように制御する、
請求項２記載のスイッチング素子駆動回路。 As the gate signal generating means, a MOSFET is connected instead of each of the plurality of diodes,
A body diode built in each MOSFET performs the function of the diode,
Each MOSFET is controlled to be turned on in synchronization with a signal obtained by inverting the input pulse width modulation signal.
The switching element driving circuit according to claim 2.

複数の前記ＭＯＳＦＥＴの制御のために第２のゲート信号生成手段が設けられており、
前記第２のゲート信号生成手段は、
前記入力されたパルス幅変調信号に基づいてオンオフするトランジスタと、
前記トランジスタによって駆動され、複数の前記ＭＯＳＦＥＴのためのゲート信号をそれぞれ出力する複数の２次捲線を備えた第２のパルストランスと、を有する、
請求項１または３記載のスイッチング素子駆動回路。 Second gate signal generation means is provided for controlling the plurality of MOSFETs,
The second gate signal generation means includes:
A transistor that turns on and off based on the input pulse width modulation signal;
A second pulse transformer that is driven by the transistor and includes a plurality of secondary windings that respectively output gate signals for the plurality of MOSFETs.
The switching element drive circuit according to claim 1 or 3.

前記第１分割パルス幅変調信号の時間幅を延長するための延長手段が設けられてなる、
請求項２記載のスイッチング素子駆動回路。 An extension means for extending the time width of the first divided pulse width modulation signal is provided.
The switching element driving circuit according to claim 2.

前記矩形波信号は、前記入力されたパルス幅変調信号と同極性である、
請求項２または５記載のスイッチング素子駆動回路。 The rectangular wave signal has the same polarity as the input pulse width modulation signal.
The switching element drive circuit according to claim 2 or 5.

前記パルストランスの１次側と２次側とは電気的に絶縁されており、前記１次側に設けられた前記分割手段および前記パルス駆動手段は、前記スイッチング素子のための電源とは絶縁された別の電源によって動作する、
請求項１ないし６のいずれかに記載のスイッチング素子駆動回路。 The primary side and secondary side of the pulse transformer are electrically insulated, and the dividing means and the pulse driving means provided on the primary side are insulated from the power supply for the switching element. Operated by another power supply,
The switching element drive circuit according to claim 1.

請求項１ないし７のいずれかに記載のスイッチング素子駆動回路と、
前記スイッチング素子駆動回路によって駆動されるスイッチング素子と、
前記スイッチング素子によって電源から供給される電力が制御されるハロゲンヒータと、
を有することを特徴とするヒータ装置。 A switching element driving circuit according to any one of claims 1 to 7,
A switching element driven by the switching element drive circuit;
A halogen heater in which power supplied from a power source is controlled by the switching element;
A heater device comprising:

請求項８記載のヒータ装置を備える電子写真式の画像形成装置。 An electrophotographic image forming apparatus comprising the heater device according to claim 8.

前記パルス幅変調信号のＯＮ−ＤＵＴＹが、ウォームアップ中は１００パーセント、プリント中は５０パーセント以上、待機中は５０パーセント以下となるように制御される、
請求項９記載の画像形成装置。 ON-DUTY of the pulse width modulation signal is controlled to be 100% during warm-up, 50% or more during printing, and 50% or less during standby.
The image forming apparatus according to claim 9.