JP6589271B2 - Switching element driving circuit, heater device, and image forming apparatus - Google Patents
Switching element driving circuit, heater device, and image forming apparatus Download PDFInfo
- Publication number
- JP6589271B2 JP6589271B2 JP2014228548A JP2014228548A JP6589271B2 JP 6589271 B2 JP6589271 B2 JP 6589271B2 JP 2014228548 A JP2014228548 A JP 2014228548A JP 2014228548 A JP2014228548 A JP 2014228548A JP 6589271 B2 JP6589271 B2 JP 6589271B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching element
- pulse
- pulse width
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、スイッチング素子を駆動するための回路およびそれを備えたヒータ装置並びに画像形成装置に関する。 The present invention relates to a circuit for driving a switching element, a heater device including the circuit, and an image forming apparatus.
スイッチング素子をパルス幅変調信号(PWM信号)によってスイッチング動作させる場合に、パルストランスを介してPWM信号をスイッチング素子へ伝達する手法が用いられている。パルストランスによると、PWM信号を生成する制御系とスイッチング素子を含む負荷回路とを絶縁することができる。また、信号と共に電力を伝達することができるので、負荷回路の側に信号伝達のための電源を設ける必要がない。 When the switching element is switched by a pulse width modulation signal (PWM signal), a method of transmitting the PWM signal to the switching element via a pulse transformer is used. According to the pulse transformer, it is possible to insulate the control system that generates the PWM signal from the load circuit including the switching element. In addition, since power can be transmitted together with the signal, it is not necessary to provide a power source for signal transmission on the load circuit side.
パルストランスを用いるスイッチング素子の駆動に関して、次の先行技術がある。 There are the following prior arts for driving a switching element using a pulse transformer.
特許文献1に記載されたスイッチングトランジスタ駆動回路は、パルス幅変調信号より周波数が高くオン時間比がほぼ50%の矩形波信号およびその反転信号のそれぞれと、パルス幅変調信号とを論理積演算して第一信号および第二信号を生成する。第一信号および第二信号のそれぞれに応じてパルストランスの共通磁路に反対方向の磁束を誘起させる電流をパルストランスの一方のコイルに還流させる。そして、パルストランスの他方のコイルに誘起された電圧を整流してスイッチングトランジスタの制御電極に与える。
The switching transistor drive circuit described in
特許文献2に記載されたスイッチング素子駆動回路は、制御回路から得られるデューティー比制御された制御信号を分周して高レベル期間と低レベル期間とが交互に配された第1、第2の制御信号を得る。これらの制御信号により第1、第2のパルストランスを同期制御して第1、第2の信号を得る。そして、これらの信号を二つのダイオードで合成して駆動信号を作り、スイッチング素子を駆動する。
The switching element driving circuit described in
特許文献1の先行技術では、1つのパルストランスを用いてプッシュプル駆動によってPWM信号を伝達する。1次側コイルに対して互いに反対の二つの方向の一方または他方に電流を流すプッシュプル駆動において、いずれか片方の通電の無い状態が続くにつれて磁化の蓄積により伝達特性が劣化する。伝達特性の劣化を低減するため、この先行技術では、PWM信号との論理積演算を行う矩形波信号の周波数をPWM信号の周波数よりも十分に高くする必要がある。仮に矩形波信号の周波数をPWM信号の周波数と同一にすると、PWM信号のDUTY比(デューティ比)が50%以下の場合に、矩形波信号またはその反転信号とPWM信号との論理積が0になり、片方の通電の無いプッシュプル駆動になってしまう。
In the prior art of
このように特許文献1の先行技術では、DUTY比が50%以下のPWM信号を伝達する上で、パルストランスを駆動する信号を生成するために、PWM信号よりも十分に高い周波数の矩形波信号が必要であるという問題があった。このため、例えばスイッチング素子を小型にするためにPWM信号を高周波化するには、それ以上の周波数に適合する高性能のパルストランスを用いなければならない。
As described above, in the prior art of
加えて、プッシュプル駆動では、パルストランスの出力が正極性および負極性のパルスで構成されるので、これらパルスを整流回路によって合成した単一極性のパルスが、合成の継ぎ目で振幅の下がった歪んだパルスになり易いという問題もあった。 In addition, in push-pull drive, the output of the pulse transformer is composed of positive and negative pulses, so that a single polarity pulse composed of these pulses by a rectifier circuit is distorted with a reduced amplitude at the joint of the composite. There was also a problem that it was easy to become a pulse.
一方、特許文献2の先行技術では、二つのパルストランスをそれぞれ駆動する第1、第2の駆動信号を、パルス列信号であるPWM信号の各パルスを交互に分配する分周回路によって生成する。PWM信号の各パルスを交互に分配するので、PWM信号のDUTY比が100%(信号値が一定)である場合、所望の駆動信号が得られず、パルストランスを正しく駆動することができない。つまり、伝達可能なPWM信号のDUTY比が100%未満に限られるという問題があった。
On the other hand, in the prior art of
本発明は、このような問題に鑑みてなされたもので、パルス幅変調信号よりも周波数の高い信号を用いることなく、DUTY比に制限のないパルス幅変調信号に基づいてスイッチング素子を駆動できるようにすることを目的としている。 The present invention has been made in view of such a problem, and is capable of driving a switching element based on a pulse width modulation signal with no limit on the DUTY ratio without using a signal having a higher frequency than the pulse width modulation signal. The purpose is to be.
本発明の実施形態に係るスイッチング素子駆動回路は、入力されたパルス幅変調信号に基づいて生成されるゲート信号によってスイッチング素子を駆動するためのスイッチング素子駆動回路であって、前記入力されたパルス幅変調信号を1周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの1次側をそれぞれ駆動するパルス駆動手段と、複数の前記パルストランスの2次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有する。前記ゲート信号生成手段は、複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの2次側に一端が接続された複数のダイオードと、複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備える。 A switching element driving circuit according to an embodiment of the present invention is a switching element driving circuit for driving a switching element by a gate signal generated based on an input pulse width modulation signal, the input pulse width being Division means for dividing a modulation signal within one period to generate a plurality of divided pulse width modulation signals, and primary sides of a plurality of pulse transformers provided independently using the plurality of divided pulse width modulation signals And a gate signal generating means for generating the gate signal by synthesizing pulse signals output from the secondary sides of the plurality of pulse transformers. The gate signal generating means includes a plurality of diodes having one end connected to the secondary side of each pulse transformer and a plurality of other ends of the plurality of diodes connected to each other in order to perform an OR operation of the plurality of pulse signals. And a capacitor for smoothing the gate signal synthesized by smoothing the pulse signal.
そして、前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてMOSFETが接続され、それぞれの前記MOSFETに内蔵されたボディダイオードが前記ダイオードの機能を果たす。それぞれの前記MOSFETは、前記入力されたパルス幅変調信号を反転した信号に同期してオンオフするように制御される。
また、前記分割手段は、前記入力されたパルス幅変調信号と同じ周波数を有しDUTY比が50パーセントである矩形波信号を生成する矩形波発振器と、前記入力されたパルス幅変調信号と前記矩形波信号との論理積演算を行って前記分割パルス幅変調信号の1つである第1分割パルス幅変調信号を生成する第1変調手段と、前記入力されたパルス幅変調信号と前記矩形波信号を反転させた信号との論理積演算を行って前記分割パルス幅変調信号の他の1つである第2分割パルス幅変調信号を生成する第2変調手段と、を備える。
As the gate signal generating means, MOSFETs are connected in place of the plurality of diodes, and body diodes built in the MOSFETs function as the diodes. Each of the MOSFETs is controlled to turn on and off in synchronization with a signal obtained by inverting the input pulse width modulation signal.
Further, the dividing means includes a square wave oscillator DUTY ratio has the same frequency as the input pulse width modulated signal to generate a square wave signal is 50%, the input pulse width modulated signal and the rectangular First modulation means for generating a first divided pulse width modulation signal that is one of the divided pulse width modulation signals by performing an AND operation with the wave signal, the input pulse width modulation signal, and the rectangular wave signal And second modulation means for generating a second divided pulse width modulation signal, which is another one of the divided pulse width modulation signals, by performing a logical product operation with a signal obtained by inverting.
本発明によると、パルス幅変調信号よりも周波数の高い信号を用いることなく、DUTY比に制限のないパルス幅変調信号に基づいてスイッチング素子を駆動することができる。 According to the present invention, the switching element can be driven based on a pulse width modulation signal with no limitation on the DUTY ratio without using a signal having a higher frequency than the pulse width modulation signal.
図1には本発明の一実施形態に係るスイッチング素子駆動回路1の構成の概要が示されている。
FIG. 1 shows an outline of the configuration of a switching
スイッチング素子駆動回路1は、パルス幅変調信号(以下、PWM信号という)S1に基づいて生成されるゲート信号S10によってスイッチング素子5を駆動するための回路である。スイッチング素子駆動回路1は、分割部20、パルス駆動部40、およびゲート信号生成部50を有する。
The switching
分割部20は、PWM回路10によって与えられるPWM信号S1を1周期内において分割して複数の分割パルス幅変調信号を生成する分割手段である。分割部20は、矩形波発振器21、NOTゲート22、および二つのANDゲート23,24を有する。
The dividing
矩形波発振器21は、PWM信号S1と同じ周波数を有しDUTY比が50パーセントである矩形波信号S2を生成する。NOTゲート22は、矩形波信号S2を反転させた信号である反転矩形波信号S3を生成する。
The
ANDゲート23は、PWM信号S1と矩形波信号S2との論理積演算を行って分割パルス幅変調信号の1つである第1分割PWM信号S4を生成する第1変調手段である。ANDゲート24は、PWM信号S1と反転矩形波信号S3との論理積演算を行って分割パルス幅変調信号の他の1つである第2分割パルス幅変調信号S5を生成する第2変調手段である。
The
パルス駆動部40は、第1分割PWM信号S4および第2分割PWM信号S5を用いて、独立して設けられた複数のパルストランス31,32の1次側をそれぞれ駆動するパルス駆動手段である。パルス駆動部40は、トランジスタ41,42と抵抗43,44とから構成される。
トランジスタ41,42は、それぞれのベースに抵抗43,44を介して入力される第1分割PWM信号S4または第2分割PWM信号S5に従って、パルストランス31,32の一次側に断続的に電流を流す。これにより、パルストランス31の2次側から第1分割PWM信号S4に同期したパルス信号S11が出力され、パルストランス32の2次側から第2分割PWM信号S5に同期したパルス信号S12が出力される。
The
パルストランス31,32のそれぞれの1次側には転流用のダイオード33,34が接続されている。各パルストランス31,32の1次側と2次側とは電気的に絶縁されており、1次側に設けられた分割部20およびパルス駆動部30は、スイッチング素子5のための電源7とは絶縁された別の電源8によって動作する。
Commutating
ゲート信号生成部50は、複数のパルストランス31,32の2次側から出力されるパルス信号S11,S12を合成してゲート信号S10を生成するゲート信号生成手段である。ゲート信号生成部50は、複数のパルス信号S11,S12の論理和演算を行うための複数のダイオード51,52と、パルス信号S11,S12を平滑することによって合成されるゲート信号S10を滑らかにするためのコンデンサ53と、を備える。
The
複数のダイオード51,52は、それぞれのパルストランス31,32の2次側に一端(アノード)が接続され、他端(カソード)どうしが互いに接続されている。コンデンサ53は、複数のダイオード51,52の互いに接続されたカソード側に接続されている。
The plurality of
ゲート信号生成部50によって生成されたゲート信号S10は、抵抗54,55によって分圧されてスイッチング素子5に入力される。ゲート信号S10によってスイッチング素子5が駆動されることにより、電源7から負荷6への電力供給がオンオフされる。
The gate signal S10 generated by the gate
図2にはスイッチング素子駆動回路1の動作に関わる複数の信号の相互の関係が示されている。
FIG. 2 shows the mutual relationship among a plurality of signals related to the operation of the switching
PWM信号S1は、スイッチング素子5のオンオフのDUTYを制御する信号である。PWM信号S1の周波数は例えば10k〜50kHzの範囲内の任意の値とされる。スイッチング素子駆動回路1において、PWM信号S1のDUTY比(周期Tに対するオンレベル期間の比率)は、0〜100%の範囲内の任意の値であってよい。図2では、一例として、PWM信号S1のDUTY比が100%、70%、および30%である場合が示されている。後述の図5および図7についても同様である。
The PWM signal S1 is a signal for controlling ON / OFF DUTY of the
矩形波信号S2および反転矩形波信号S3のDUTY比は、共に50%であり、PWM信号S1のDUTY比にかかわらず一定とされる。ただし、矩形波信号S2のDUTY比と反転矩形波信号S3のDUTY比とが必ずしも同一である必要はなく、これらの合計が100%であればよい。 The DUTY ratios of the rectangular wave signal S2 and the inverted rectangular wave signal S3 are both 50%, and are constant regardless of the DUTY ratio of the PWM signal S1. However, the DUTY ratio of the rectangular wave signal S2 and the DUTY ratio of the inverted rectangular wave signal S3 do not necessarily have to be the same, and the sum of these may be 100%.
PWM信号S1と矩形波信号S2とは互いに同極性であり、同位相である。上述のとおりPWM信号S1の周波数と矩形波信号S2の周波数は同一であるので、矩形波信号S2を反転した反転矩形波信号S3の周波数もPWM信号S1および矩形波信号S2の周波数と同一である。 The PWM signal S1 and the rectangular wave signal S2 have the same polarity and the same phase. Since the frequency of the PWM signal S1 and the frequency of the rectangular wave signal S2 are the same as described above, the frequency of the inverted rectangular wave signal S3 obtained by inverting the rectangular wave signal S2 is also the same as the frequency of the PWM signal S1 and the rectangular wave signal S2. .
第1分割PWM信号S4は、PWM信号S1と矩形波信号S2との論理積をとった信号であり、第2分割PWM信号S5は、PWM信号S1と反転矩形波信号S3との論理積をとった信号である。 The first divided PWM signal S4 is a logical product of the PWM signal S1 and the rectangular wave signal S2, and the second divided PWM signal S5 is a logical product of the PWM signal S1 and the inverted rectangular wave signal S3. Signal.
パルス信号S11は、第1分割PWM信号S4に対応し、パルス信号S12は、第2分割PWM信号S5に対応する。そして、これらパルス信号S11とパルス信号S12との論理和をとった信号がゲート信号S10である。 The pulse signal S11 corresponds to the first divided PWM signal S4, and the pulse signal S12 corresponds to the second divided PWM signal S5. A signal obtained by ORing these pulse signals S11 and S12 is a gate signal S10.
図示のとおり、PWM信号S1のDUTY比が100%であるとき、パルス信号S11およびパルス信号S12のDUTY比が共に50%であり、ゲート信号S10のDUTY比は、PWM信号S1と同じ100%である。 As shown in the figure, when the DUTY ratio of the PWM signal S1 is 100%, the DUTY ratios of the pulse signal S11 and the pulse signal S12 are both 50%, and the DUTY ratio of the gate signal S10 is 100%, which is the same as that of the PWM signal S1. is there.
PWM信号S1のDUTY比が70%であるとき、パルス信号S11のDUTY比が50%で、パルス信号S12のDUTY比が20%であり、ゲート信号S10のDUTY比は、PWM信号S1と同じ70%である。 When the DUTY ratio of the PWM signal S1 is 70%, the DUTY ratio of the pulse signal S11 is 50%, the DUTY ratio of the pulse signal S12 is 20%, and the DUTY ratio of the gate signal S10 is the same as the PWM signal S1. %.
また、PWM信号S1のDUTY比が30%であるとき、パルス信号S11のDUTY比が30%で、パルス信号S12のDUTY比が0%であり、ゲート信号S10のDUTY比は、PWM信号S1と同じ30%である。 When the DUTY ratio of the PWM signal S1 is 30%, the DUTY ratio of the pulse signal S11 is 30%, the DUTY ratio of the pulse signal S12 is 0%, and the DUTY ratio of the gate signal S10 is the same as that of the PWM signal S1. Same 30%.
このようにスイッチング素子駆動回路1によると、PWM信号S1のDUTY比が10
0%である場合も100%未満以下である場合も、PWM信号S1と同じDUTY比をもつゲート信号S10を出力することができる。
Thus, according to the switching
Whether the signal is 0% or less than 100%, the gate signal S10 having the same DUTY ratio as the PWM signal S1 can be output.
図3にはゲート信号生成部50のコンデンサ53の機能が示されている。コンデンサ53は、パルス信号S11,S12の振幅の低下量(サグ)を低減し、これらパルス信号S11,S12を合成したゲート信号S10のパルス波形を滑らかにする。
FIG. 3 shows the function of the
図4にはスイッチング素子駆動回路1の構成の詳細が、図5には図4中の複数の信号の相互の関係が、それぞれ示されている。図4において図1と同一の構成要素には同一の符合を付し、それらの説明を省略または簡略化する。図5の上半部に描かれたPWM信号S1からパルス信号S12までの各信号の関係は図2と同様である。
FIG. 4 shows the details of the configuration of the switching
図1をも参照して、図4のスイッチング素子駆動回路1では、図1のゲート信号生成部50における複数のダイオード51,52のそれぞれに代えてMOSFET((Metal Oxide Semiconductor Field Effect Transistor)56,57が接続されている。
Referring also to FIG. 1, in the switching
本実施形態において、MOSFET56,57は、nチャネルエンハンスメント型である。各MOSFET56,57のソースがパルストランス31,32の2次側の一端に接続され、ドレインがコンデンサ53に接続されている。エンハンスメント型であるので、ゲートに電圧が加わっていないときのMOSFET56,57はオフ状態である(ノーマリオフ)。
In the present embodiment, the
MOSFET56,57において、ソースの電極層は内部のp層(バルク)と接合されている。このため、MOSFET56,57は、バルクとドレイン(n層)とのpn接合からなるいわゆるボディダイオード561,571を内蔵している。ボディダイオード561,571のアノードはパルストランス31,32の2次側に、カソードはコンデンサ53に接続されている。つまり、それぞれのMOSFET56,57に内蔵されたボディダイオード561,571が図1の回路におけるダイオード51,52の機能を果たす。
In the
スイッチング素子駆動回路1には、MOSFET56,57の制御のために第2のゲート信号生成手段として反転ゲート信号生成部60が設けられている。反転ゲート信号生成部60は、MOSFET56,57をPWM信号S1を反転した反転PWM信号S6に同期してオンするように制御する。
The switching
反転ゲート信号生成部60は、PWM信号S1に基づいてオンオフするトランジスタ61と、トランジスタ61によって駆動される第2のパルストランス62と、転流用のダイオード63と、PWM信号S1を反転するNOTゲート64とを有する。パルストランス62は、MOSFET56,57のためのゲート信号S6’をそれぞれ出力する複数の2次捲線622,623を備えている。転流用のダイオード63はパルストランス62の1次側に接続されている。
The inverted
トランジスタ61は、NOTゲート64からの反転PWM信号S6に従って、パルストランス62の一次側に断続的に電流を流す。これにより、パルストランス62の2次捲線622,623から反転PWM信号S6に対応するゲート信号S7,S8が出力される。ゲート信号S7は抵抗65,66により分圧されてMOSFET56に入力され、ゲート信号S8は抵抗67,68により分圧されてMOSFET57に入力される。
The transistor 61 intermittently supplies a current to the primary side of the
図5をも参照して、ゲート信号S7,S8はPWM信号S1を反転した反転PWM信号S6に対応するので、反転PWM信号S6がオフレベルのとき、すなわちPWM信号S1がオンレベルのとき、MOSFET56,57はオフとなる。このとき、パルストランス31,32のそれぞれから電流Iaがボディダイオード561,571を経てコンデンサ53へ流れる。すなわち、パルス信号S11,S12が、ボディダイオード561,571によって合成され、ゲート信号S10としてスイッチング素子5をオンにする。
Referring also to FIG. 5, since the gate signals S7 and S8 correspond to the inverted PWM signal S6 obtained by inverting the PWM signal S1, when the inverted PWM signal S6 is at the off level, that is, when the PWM signal S1 is at the on level, the
これに対して、反転PWM信号S6がオンレベルのとき、すなわちPWM信号S1がオフレベルのとき、MOSFET56,57はオンとなる。これにより、パルストランス31,32に蓄積されている励磁エネルギーが電流Iaと逆向きの電流Ibとなって放出される。1次側での転流に加え、2次側で強制的に励磁エネルギーを放電させるので、PWM信号S1のDUTY比が大きく励磁エネルギーが多く蓄積する場合にも、パルストランス31,32が迅速にリセットされる。
On the other hand, when the inverted PWM signal S6 is on level, that is, when the PWM signal S1 is off level, the
つまり、PWM信号S1のDUTY比の可変範囲の上限を高く設定した場合にも、パルストランス31,32の信号伝達特性を良好に保ち、スイッチング素子5を安定に駆動することができる。
That is, even when the upper limit of the variable range of the DUTY ratio of the PWM signal S1 is set high, the signal transmission characteristics of the
図6にはスイッチング素子駆動回路1内の分割部20の構成の変形例が、図7には図6の分割部20bによって生成される信号を含む複数の信号の相互の関係が、それぞれ示されている。
FIG. 6 shows a modification of the configuration of the dividing
図6の分割部20bには、第1分割PWM信号S4の時間幅(パルス幅)を延長するための延長手段であるパルス延長回路25、および第2分割PWM信号S5の時間幅を延長するためのパルス延長回路26が設けられている。
In the
パルス延長回路25は、矩形波信号S2の立下りを遅らすことで矩形波信号S2の時間幅を延長させた矩形波信号S2’を生成する。延長量は、矩形波信号S2の時間幅の例えば5〜10%程度でよい。同様に、パルス延長回路26は、反転矩形波信号S3時間幅を延長させた反転矩形波信号S3’を生成する。
The
ANDゲート23によってPWM信号S1と矩形波信号S2’との論理積演算が行われ、第1分割PWM信号S4を延長した第1分割PWM信号S4’が生成される。また、ANDゲート24によってPWM信号S1と反転矩形波信号S3’との論理積演算が行われ、第2分割PWM信号S5を延長した第2分割PWM信号S5’が生成される。
The AND
分割部20bによって生成された第1分割PWM信号S4’および第2分割PWM信号S5’は、図1の例と同様にパルストランス31,32を駆動するため、パルス駆動部40のトランジスタ41,42に印加される。
Since the first divided PWM signal S4 ′ and the second divided PWM signal S5 ′ generated by the dividing
図7のとおり、第1分割PWM信号S4’のパルスの一部と第2分割PWM信号S5’のパルスの一部とが互いに時間的に重複する。これにより、第1分割PWM信号S4’と第2分割PWM信号S5’とに基づくパルス信号S11,S12を合成するときに、継ぎ目にパルスの隙間が生じるのを防ぐことができ、良好な波形をもつゲート信号S10bによってスイッチング素子5を駆動することができる。
As shown in FIG. 7, a part of the pulse of the first divided PWM signal S4 'and a part of the pulse of the second divided PWM signal S5' overlap with each other in time. As a result, when the pulse signals S11 and S12 based on the first divided PWM signal S4 ′ and the second divided PWM signal S5 ′ are combined, it is possible to prevent a gap between the pulses from being generated at the joint, and to obtain a favorable waveform. The switching
図8にはスイッチング素子駆動回路1を備えたヒータ装置70の構成が、図9には図8のヒータ装置70を備えた画像形成装置100の概略の構成が、それぞれ示されている。
FIG. 8 shows a configuration of the
図8において、ヒータ装置70は、スイッチング素子駆動回路1と、スイッチング素子駆動回路1によって駆動されるスイッチング素子5bと、スイッチング素子5bによって電源9から供給される電力が制御されるハロゲンヒータ77とを有する。スイッチング素子5bはIGBT(絶縁ゲートバイポーラトランジスタ)であり、スイッチング素子駆動回路1はIGBT駆動回路として使用される。
In FIG. 8, a
電源9から交流電力が整流器71に供給され、整流された電力がコンデンサ72,73とコイル74とからなるノイズフィルタを介して高周波チョッパ回路に入力される。高周波チョッパ回路は、スイッチング素子5b、ダイオード75、コイル76、およびハロゲンヒータ77から構成される。
AC power is supplied from the
コイル76とハロゲンヒータ77とスイッチング素子5bのコレクタ・エミッタ間とがこの順に直列に接続され、コイル76とハロゲンヒータ77とに対して並列にダイオード75が接続されている。ダイオード75はコイル76に溜まった磁気エネルギーを回生電流として流すために設けられている。
The
スイッチング素子5bは、スイッチング素子駆動回路1からのゲート信号S10によって駆動される。ゲート信号S10は、周波数が可聴周波数帯域よりも高い20kHz以上であるパルス幅変調されたパルス列信号である。ゲート信号S10のDUTY比は、スイッチング素子駆動回路1に含まれたPWM回路10によって生成されるPWM信号S1のDUTY比と同一である。
The switching
スイッチング素子駆動回路1は、コントローラ101によって指定されたDUTY比のPWM信号S1を生成し、上述のようにPWM信号S1に対応したゲート信号S10を出力する。
The switching
コントローラ101は、ハロゲンヒータ77と共に定着器68に内蔵された温度センサ79による検出温度に応じて、定着器68の温度を上昇または降下させるように、スイッチング素子駆動回路1に対してDUTY比の変更を指示する。
The
なお、コントローラ101にPWM回路10を設け、コントローラ101からスイッチング素子駆動回路1にPWM信号S1を入力するようにしてもよい。その場合、スイッチング素子駆動回路1はPWM回路10を含まなくてよい。
The
図9に示される画像形成装置100は、タンデム式の作像部20を備えた電子写真式のカラープリンタである。ただし、これに限らず、モノクロプリンタ、複写機、複合機、またはファクシミリ機であってもよい。
An
画像形成装置100は、給紙カセット65から用紙Pを1枚ずつ取り出して搬送路66に給紙し、用紙PをM1方向に搬送する。作像部20によって作成されたトナー像をいったん転写ベルトに転写し、転写ベルトから用紙Pにトナー像を転写する。そして、定着器68によってトナー像を用紙Pに定着させた後、用紙Pを排紙トレイ69に排出する。
The
定着器68は、加熱ローラと加圧ローラとを有し、これらローラで用紙Pに熱と圧力を加えるように構成されている。加熱ローラに熱源として上述のハロゲンヒータ77が組み込まれている。用紙Pが定着器68を通過するときに、加熱ローラが定着に適した温度になるように、コントローラ101によってヒータ装置70が制御される。
The fixing
図10および図11には画像形成装置100におけるヒータ制御の流れが示されている。
10 and 11 show a flow of heater control in the
画像形成装置100に備わるスイッチング素子駆動回路1は、上述したとおりDUTY比(ON−DUTY)が0〜100%のワイドレンジのPWM信号S1に対応可能である。そこで、画像形成装置100のコントローラ101は、次のように画像形成装置100のステータスに応じて0〜100%の範囲内でPWM信号S1のDUTY比を設定する。
As described above, the switching
画像形成装置100の電源スイッチがオンされると(#11)、コントローラ101は、温度センサ79によって検出した温度(以下、これを「現状温度Tx」があらかじめ定められたウォームアップ完了温度T1以上かどうかをチェックする(#12)。
When the power switch of the
現状温度Txがウォームアップ完了温度T1以上ではない場合(#12でNO)、できるだけ早くウォームアップを完了させるため、コントローラ101は、DUTY比を上限の100%に設定してハロゲンヒータ77を点灯させる(#13)。その後、現状温度Txの監視を続け、現状温度Txがウォームアップ完了温度T1以上になるまでのウォームアップ中においてDUTY比が100%の点灯状態を保つ。
When the current temperature Tx is not equal to or higher than the warm-up completion temperature T1 (NO in # 12), in order to complete the warm-up as soon as possible, the
現状温度Txがウォームアップ完了温度T1以上である場合(#12でYES)、コントローラ101は、画像形成装置100のステータスを「ウォームアップ完了」とする(#14)。これを受けて、図示しない操作パネルにおいてウォームアップの完了を通知する表示などの処理が行われる。
When the current temperature Tx is equal to or higher than the warm-up completion temperature T1 (YES in # 12), the
続いて、コントローラ101は、画像形成装置100に印刷ジョブが与えられているかどうか、すなわちジョブの指示があるかどうかをチェックする(#15)。ジョブの指示がない場合(#15でNO)、フローは図11のステップ#22へ進み、コントローラ101は、ステータスを「待機状態」とする。
Subsequently, the
一方、ジョブの指示がある場合(#15でYES)、コントローラ101は、ジョブの実行を開始し(#16)、DUTY比を50%以上の範囲内の値(50〜100%)に設定してハロゲンヒータ77を点灯させる(#17)。つまり、用紙Pが定着器68を通過するときに用紙Pによって熱が奪われるので、奪われる熱量を迅速に補填できるようにするため、ジョブの実行中のDUTY比の範囲を可変範囲の上限側の範囲に設定する。
On the other hand, if there is a job instruction (YES in # 15), the
そして、ジョブが終了するまでの間、コントローラ101は、現状温度Txが定着に適したジョブ保持温度T2に保たれるように、50〜100%の範囲内でDUTY比を低減させたり増大させたりする(#18、#19、#20、#21)。
Until the job is completed, the
ジョブが終了すると(#21でYES)、コントローラ101は、ステータスを「待機状態」とする(#22)。
When the job is finished (YES in # 21), the
待機状態において、コントローラ101は、DUTY比を50%以下の範囲内の値(0〜50%)に設定してハロゲンヒータ77を点灯させ(#23)、現状温度Txが待機保持温度T3に保たれるように、DUTY比を0〜50%の範囲内で低減させたり増大させたりする(#24、#25、#26)。新たに印刷ジョブが与えられるまで、待機状態は続く(#15、#22〜#26)。待機状態では定着器68から空気中へ熱が逃げるが、その熱量はジョブの実行中に用紙Pによって奪われる熱量よりも少ない。したがって、待機状態でのDUTY比の範囲は可変範囲の下限側の範囲でよい。
In the standby state, the
なお、短時間でジョブ保持温度T2に昇温させることが可能なヒータ装置を搭載する場合においては、待機状態でのDUTY比を0%に設定してハロゲンヒータ77を点灯しないようにしてもよい。
When a heater device capable of raising the temperature to the job holding temperature T2 in a short time is mounted, the
以上の実施形態において、スイッチング素子駆動回路1のMOSFET56,57はn型に限らず、ボディダイオードを内蔵するp型のMOSFETを用いて回路を構成することができる。その他、スイッチング素子駆動回路1、ヒータ装置70および画像形成装置100の全体的または部分的な構成、制御のフローなどは本発明の趣旨に沿って適宜変更することができる。
In the above embodiment, the
上述の実施形態では画像形成装置100をプリンタとして説明したが、画像形成装置100はパルス幅変調された信号で駆動されるスイッチング素子を備えるものであればよく、複写機、ファクシミリ機、または複合機であってもよい。
In the above-described embodiment, the
1 スイッチング素子駆動回路
5,5b スイッチング素子
7,9 電源(スイッチング素子のための電源)
8 電源(別の電源)
20 分割部(分割手段)
21 矩形波発振器
23 ANDゲート(第1変調手段)
24 ANDゲート(第2変調手段)
25 パルス延長回路(延長手段)
31,32 パルストランス
40 パルス駆動部(パルス駆動手段)
41,42 トランジスタ
50 ゲート信号生成部(ゲート信号生成手段)
51,52 ダイオード
53 コンデンサ
56,57 MOSFET
561,571 ボディダイオード
60 反転ゲート信号生成部(第2のゲート信号生成手段)
62 第2のパルストランス
622,623 2次捲線
S1 PWM信号(パルス幅変調信号)
S2 矩形波信号
S3 反転矩形波信号(矩形波信号を反転させた信号)
S4,S4’ 第1分割PWM信号(第1分割パルス幅変調信号)
S5,S5’ 第2分割PWM信号(第2分割パルス幅変調信号)
S6 反転PWM信号(パルス幅変調信号を反転した信号)
S10,S10b ゲート信号
S11,S12 パルス信号
T 周期
70 ヒータ装置
77 ハロゲンヒータ
100 画像形成装置
101 コントローラ
DESCRIPTION OF
8 Power supply (another power supply)
20 Dividing part (dividing means)
21
24 AND gate (second modulation means)
25 Pulse extension circuit (extension means)
31, 32
41, 42
51, 52
561,571
62
S2 Rectangular wave signal S3 Inverted rectangular wave signal (inverted rectangular wave signal)
S4, S4 ′ First divided PWM signal (first divided pulse width modulation signal)
S5, S5 ′ Second divided PWM signal (second divided pulse width modulation signal)
S6 Inverted PWM signal (inverted pulse width modulation signal)
S10, S10b Gate signal S11, S12 Pulse
Claims (10)
前記入力されたパルス幅変調信号を1周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、
複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの1次側をそれぞれ駆動するパルス駆動手段と、
複数の前記パルストランスの2次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有し、
前記ゲート信号生成手段は、
複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの2次側に一端が接続された複数のダイオードと、
複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備え、
前記ゲート信号生成手段として、複数の前記ダイオードのそれぞれに代えてMOSFETが接続されており、
それぞれの前記MOSFETに内蔵されたボディダイオードが前記ダイオードの機能を果たすとともに、
それぞれの前記MOSFETを前記入力されたパルス幅変調信号を反転した信号に同期してオンオフするように制御する、
ことを特徴とするスイッチング素子駆動回路。 A switching element driving circuit for driving a switching element by a gate signal generated based on an input pulse width modulation signal,
Dividing means for generating a plurality of divided pulse width modulation signal by dividing the input pulse width modulated signal in one cycle,
Pulse driving means for respectively driving primary sides of a plurality of independently provided pulse transformers using a plurality of the divided pulse width modulation signals;
Gate signal generating means for combining the pulse signals output from the secondary side of the plurality of pulse transformers to generate the gate signal;
The gate signal generating means includes
A plurality of diodes having one end connected to the secondary side of each pulse transformer in order to perform a logical sum operation of the plurality of pulse signals;
A capacitor for smoothing the gate signal synthesized by smoothing the pulse signal, the other ends of the plurality of the diodes being connected to each other,
As the gate signal generating means, a MOSFET is connected instead of each of the plurality of diodes,
A body diode built in each MOSFET performs the function of the diode,
Each MOSFET is controlled to be turned on and off in synchronization with a signal obtained by inverting the input pulse width modulation signal.
A switching element driving circuit.
前記入力されたパルス幅変調信号を1周期内において分割して複数の分割パルス幅変調信号を生成する分割手段と、
複数の前記分割パルス幅変調信号を用いて、独立して設けられた複数のパルストランスの1次側をそれぞれ駆動するパルス駆動手段と、
複数の前記パルストランスの2次側から出力されるパルス信号を合成して前記ゲート信号を生成するゲート信号生成手段と、を有し、
前記ゲート信号生成手段は、
複数の前記パルス信号の論理和演算を行うためにそれぞれのパルストランスの2次側に一端が接続された複数のダイオードと、
複数の前記ダイオードの他端が互いに接続された側に接続され、前記パルス信号を平滑することによって合成される前記ゲート信号を滑らかにするためのコンデンサと、を備え、
前記分割手段は、
前記入力されたパルス幅変調信号と同じ周波数を有しDUTY比が50パーセントである矩形波信号を生成する矩形波発振器と、
前記入力されたパルス幅変調信号と前記矩形波信号との論理積演算を行って前記分割パルス幅変調信号の1つである第1分割パルス幅変調信号を生成する第1変調手段と、
前記入力されたパルス幅変調信号と前記矩形波信号を反転させた信号との論理積演算を行って前記分割パルス幅変調信号の他の1つである第2分割パルス幅変調信号を生成する第2変調手段と、を備える、
ことを特徴とするスイッチング素子駆動回路。 A switching element driving circuit for driving a switching element by a gate signal generated based on an input pulse width modulation signal,
Dividing means for generating a plurality of divided pulse width modulation signal by dividing the input pulse width modulated signal in one cycle,
Pulse driving means for respectively driving primary sides of a plurality of independently provided pulse transformers using a plurality of the divided pulse width modulation signals;
Gate signal generating means for combining the pulse signals output from the secondary side of the plurality of pulse transformers to generate the gate signal;
The gate signal generating means includes
A plurality of diodes having one end connected to the secondary side of each pulse transformer in order to perform a logical sum operation of the plurality of pulse signals;
A capacitor for smoothing the gate signal synthesized by smoothing the pulse signal, the other ends of the plurality of the diodes being connected to each other,
The dividing means includes
A rectangular wave oscillator that generates a rectangular wave signal having the same frequency as the input pulse width modulation signal and having a DUTY ratio of 50%;
First modulation means for generating a first divided pulse width modulation signal that is one of the divided pulse width modulation signals by performing an AND operation on the input pulse width modulation signal and the rectangular wave signal;
A second divided pulse width modulation signal that is another one of the divided pulse width modulation signals is generated by performing an AND operation on the input pulse width modulation signal and a signal obtained by inverting the rectangular wave signal. 2 modulation means,
A switching element driving circuit.
それぞれの前記MOSFETに内蔵されたボディダイオードが前記ダイオードの機能を果たすとともに、
それぞれの前記MOSFETを前記入力されたパルス幅変調信号を反転した信号に同期してオンするように制御する、
請求項2記載のスイッチング素子駆動回路。 As the gate signal generating means, a MOSFET is connected instead of each of the plurality of diodes,
A body diode built in each MOSFET performs the function of the diode,
Each MOSFET is controlled to be turned on in synchronization with a signal obtained by inverting the input pulse width modulation signal.
The switching element driving circuit according to claim 2.
前記第2のゲート信号生成手段は、
前記入力されたパルス幅変調信号に基づいてオンオフするトランジスタと、
前記トランジスタによって駆動され、複数の前記MOSFETのためのゲート信号をそれぞれ出力する複数の2次捲線を備えた第2のパルストランスと、を有する、
請求項1または3記載のスイッチング素子駆動回路。 Second gate signal generation means is provided for controlling the plurality of MOSFETs,
The second gate signal generation means includes:
A transistor that turns on and off based on the input pulse width modulation signal;
A second pulse transformer that is driven by the transistor and includes a plurality of secondary windings that respectively output gate signals for the plurality of MOSFETs.
The switching element drive circuit according to claim 1 or 3.
請求項2記載のスイッチング素子駆動回路。 An extension means for extending the time width of the first divided pulse width modulation signal is provided.
The switching element driving circuit according to claim 2.
請求項2または5記載のスイッチング素子駆動回路。 The rectangular wave signal has the same polarity as the input pulse width modulation signal.
The switching element drive circuit according to claim 2 or 5.
請求項1ないし6のいずれかに記載のスイッチング素子駆動回路。 The primary side and secondary side of the pulse transformer are electrically insulated, and the dividing means and the pulse driving means provided on the primary side are insulated from the power supply for the switching element. Operated by another power supply,
The switching element drive circuit according to claim 1.
前記スイッチング素子駆動回路によって駆動されるスイッチング素子と、
前記スイッチング素子によって電源から供給される電力が制御されるハロゲンヒータと、
を有することを特徴とするヒータ装置。 A switching element driving circuit according to any one of claims 1 to 7,
A switching element driven by the switching element drive circuit;
A halogen heater in which power supplied from a power source is controlled by the switching element;
A heater device comprising:
請求項9記載の画像形成装置。 ON-DUTY of the pulse width modulation signal is controlled to be 100% during warm-up, 50% or more during printing, and 50% or less during standby.
The image forming apparatus according to claim 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014228548A JP6589271B2 (en) | 2014-11-11 | 2014-11-11 | Switching element driving circuit, heater device, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014228548A JP6589271B2 (en) | 2014-11-11 | 2014-11-11 | Switching element driving circuit, heater device, and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092747A JP2016092747A (en) | 2016-05-23 |
JP6589271B2 true JP6589271B2 (en) | 2019-10-16 |
Family
ID=56016484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014228548A Active JP6589271B2 (en) | 2014-11-11 | 2014-11-11 | Switching element driving circuit, heater device, and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6589271B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6780451B2 (en) * | 2016-11-07 | 2020-11-04 | コニカミノルタ株式会社 | Heater control device and image forming device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04105416A (en) * | 1990-08-24 | 1992-04-07 | Nec Corp | Switching transistor drive circuit |
JPH07307653A (en) * | 1994-05-13 | 1995-11-21 | Nippon Steel Corp | Switching element driving circuit |
JPH11214974A (en) * | 1998-01-26 | 1999-08-06 | Takaoka Electric Mfg Co Ltd | Drive circuit for voltage drive type element |
JP2001119282A (en) * | 1999-10-19 | 2001-04-27 | Japan Atom Energy Res Inst | High voltage semiconductor switch |
JP2006345641A (en) * | 2005-06-09 | 2006-12-21 | Toyota Industries Corp | Dc/ac converter circuit and method for converting dc into ac |
JP5004210B2 (en) * | 2006-08-29 | 2012-08-22 | 株式会社リコー | Fixing apparatus, image forming apparatus, and toner image fixing method |
JP4640495B2 (en) * | 2008-11-27 | 2011-03-02 | トヨタ自動車株式会社 | Electrically isolated switching element drive device |
JP5884040B2 (en) * | 2011-01-14 | 2016-03-15 | パナソニックIpマネジメント株式会社 | Load control device |
JP5839968B2 (en) * | 2011-12-01 | 2016-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Pulse width extension circuit and method |
-
2014
- 2014-11-11 JP JP2014228548A patent/JP6589271B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016092747A (en) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9477185B2 (en) | Heater control unit and image forming apparatus | |
US9746812B2 (en) | Power supply unit and image forming apparatus | |
US9625862B2 (en) | Heater control device and image forming apparatus | |
US20160124356A1 (en) | Image forming apparatus | |
US8306448B2 (en) | Fuser system and heat source power circuit | |
JP6589271B2 (en) | Switching element driving circuit, heater device, and image forming apparatus | |
US9098029B2 (en) | Fixing device including a plurality of coils, coil drivers, and a drive circuit | |
US9915908B2 (en) | Image forming apparatus with varying heater voltage | |
JP6262835B1 (en) | Inductive load drive circuit | |
JP5386312B2 (en) | Resonant type converter | |
JP6322547B2 (en) | Image forming apparatus | |
JP2004235032A (en) | Induction heating cooker | |
JP2012099353A (en) | Lighting device of discharge lamp and lighting control method thereof | |
US20150010319A1 (en) | Fixing device and image forming apparatus | |
JP2020018037A (en) | Power element driving device | |
JP6780451B2 (en) | Heater control device and image forming device | |
JP2004259665A (en) | Induction heating method and device | |
JP2006134689A (en) | Induction heating device | |
JP6521745B2 (en) | Power supply and image forming apparatus | |
JP2013198313A (en) | Power supply device and image forming device having power supply device | |
JP2011167033A (en) | Resonant type converter | |
JP4085770B2 (en) | Image forming apparatus | |
JP6211373B2 (en) | AC welding power supply and AC welding machine | |
JP3399376B2 (en) | Inverter device | |
JP2019176642A (en) | Power supply device, control circuit of power supply device, and control method of power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190314 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6589271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |