JP6584569B1 - Printed board - Google Patents
Printed board Download PDFInfo
- Publication number
- JP6584569B1 JP6584569B1 JP2018073595A JP2018073595A JP6584569B1 JP 6584569 B1 JP6584569 B1 JP 6584569B1 JP 2018073595 A JP2018073595 A JP 2018073595A JP 2018073595 A JP2018073595 A JP 2018073595A JP 6584569 B1 JP6584569 B1 JP 6584569B1
- Authority
- JP
- Japan
- Prior art keywords
- ground
- point
- circuit board
- printed circuit
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 5
- 125000002057 carboxymethyl group Chemical group [H]OC(=O)C([H])([H])[*] 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 24
- 230000005284 excitation Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】プリント基板自身から発生する放射ノイズを低減する。【解決手段】パルス信号で動作する電子部品6が実装され、フレームグランド4と電気的に接続された少なくとも2点以上の接地点7を有したプリント基板1であって、接地点7は、パルス信号の立ち上がり時間あるいは立ち下がり時間に円周率を乗じた値の逆数以上となる周波数のうち、所定周波数に対応した1/2波長未満に少なくとも1点以上の他の接地点7が含まれるように配置され、電子部品6は接地点7のうち任意の接地点7から、所定周波数に対応する1/4波長未満、あるいは最も近傍の2点の接地点間における1/2の長さ未満のプリント基板上1に配置する。【選択図】図1Radiation noise generated from a printed circuit board itself is reduced. An electronic component that operates in response to a pulse signal is mounted, and the printed circuit board has at least two or more grounding points that are electrically connected to a frame ground. Of the frequencies that are equal to or higher than the reciprocal of the signal rise time or fall time multiplied by the circular ratio, at least one other ground point 7 is included in less than ½ wavelength corresponding to the predetermined frequency. The electronic component 6 is less than a quarter wavelength corresponding to a predetermined frequency from an arbitrary ground point 7 of the ground points 7, or less than a half length between two nearest ground points. It is arranged on the printed circuit board 1. [Selection] Figure 1
Description
本願は、プリント基板に関するものである。 The present application relates to a printed circuit board.
近年の電子回路においては、高周波で動作する電子部品の需要の増加、及び機器の小型化の要求が高まっている。その一方で機器の設計においては、より厳格化されたEMC(Electro-Magnetic Compatibility)規格に準拠した設計が必要となっている。 In recent electronic circuits, there is an increasing demand for electronic components that operate at a high frequency, and a demand for miniaturization of devices. On the other hand, in the design of equipment, a more strict design based on EMC (Electro-Magnetic Compatibility) standard is required.
しかしながら、マイコンの発振回路及びクロック信号、あるいは所定の電圧に変換するDC/DCコンバータのIC(integrated Circuit)から出力されるゲート駆動信号等、パルス信号を発生させる電子部品は、それ自身がノイズ源となり、周囲にノイズ伝搬することで機器のEMI(Electro-Mgnetic Interference)性能(特にEMI放射)を悪化させる要因となる。特にキロヘルツオーダ以上の周波数の信号、又は電圧レベルの高い信号においては、ノイズレベルが大きくなる傾向があり、基本波の整数倍の周波数を持つ高調波ノイズとして高周波領域にまで影響する。 However, electronic components that generate pulse signals, such as a gate drive signal output from an IC (integrated circuit) of a DC / DC converter that converts the oscillation circuit and clock signal of a microcomputer into a predetermined voltage, are themselves noise sources. Thus, noise propagation to the surroundings causes deterioration of EMI (Electro-Mgnetic Interference) performance (especially EMI radiation) of the device. In particular, a signal having a frequency of the order of kilohertz or higher or a signal having a high voltage level tends to increase the noise level, and affects the high frequency region as harmonic noise having a frequency that is an integral multiple of the fundamental wave.
ところで、プリント基板内のグランド層は、基板上で構成される電子回路のグランドであり、いわゆるシグナルグランドである。このシグナルグランドは、金属筐体で構成されるケース、ヒートシンクのフレームグランド、あるいは直接供給電源側のグランドに接続されて電流の帰還経路が形成される。この時、プリント基板内のグランド層は、平板状の導体とみなすことができる。しかし、フレームグランドと接続された接地点に対し、プリント基板の導体端までは長さを持つことになる。すなわち、フレームグランドと接続された基準電位となるプリント基板上の接地点に対し、接地点から長さを持った導体部分はインダクタンスを持ち、導体の長さ、及び幅等の基板形状に応じた共振回路(アンテナの特性)が出来てしまう。つまり基板自体が共振体となり、その共振周波数及びその周辺において、電子部品から発生する電磁ノイズの高調波成分が共振により増幅され、ノイズレベルが高くなる問題がある。 Incidentally, the ground layer in the printed circuit board is a ground of an electronic circuit formed on the circuit board, and is a so-called signal ground. This signal ground is connected to a case formed of a metal casing, a frame ground of a heat sink, or a ground on the power supply side directly to form a current feedback path. At this time, the ground layer in the printed circuit board can be regarded as a flat conductor. However, the grounding point connected to the frame ground has a length up to the conductor end of the printed circuit board. That is, with respect to the grounding point on the printed circuit board connected to the frame ground, which is a reference potential, the conductor portion having a length from the grounding point has an inductance, and it corresponds to the board shape such as the length and width of the conductor. A resonant circuit (antenna characteristics) is created. That is, there is a problem that the substrate itself becomes a resonator, and harmonic components of electromagnetic noise generated from the electronic components are amplified by resonance at the resonance frequency and its periphery, and the noise level becomes high.
これらプリント基板から発生するノイズを低減するために、プリント基板内に配置されるグランド層と接続するスルーホールを設け、抑制したい電磁波の最大周波数に対応する波長よりも十分に小さい間隔でスルーホールを配置することで、所望の周波数帯域以下での共振を抑制し、ノイズ伝搬を低減している(例えば、特許文献1参照)。 In order to reduce the noise generated from these printed circuit boards, through holes connected to the ground layer arranged in the printed circuit board are provided, and through holes are formed at intervals sufficiently smaller than the wavelength corresponding to the maximum frequency of the electromagnetic wave to be suppressed. By arranging, resonance in a desired frequency band or less is suppressed and noise propagation is reduced (see, for example, Patent Document 1).
また、基板の共振点となる位置のグランド層に設けられた誘電体部品と、プリント配線板を収納する筐体とを接触させるように配置し、基板の共振周波数を高周波側にシフトさせている(例えば、特許文献2参照)。 In addition, the dielectric component provided on the ground layer at the position that becomes the resonance point of the substrate is arranged so as to contact the housing that houses the printed wiring board, and the resonance frequency of the substrate is shifted to the high frequency side. (For example, refer to Patent Document 2).
しかしながら、特許文献1では、電子回路内における電源層とシグナルグランド間での共振回避には効果はあるが、グランド層自体の共振については考慮されていない。
また特許文献2では、共振周波数のシフトの程度について言及されておらず、プリント基板の筐体にネジ止めされている接地点に対する共振点(共振の腹)に誘電体を配置するだけでは、電子部品の特性に依存する高調波ノイズとの共振は回避出来ない恐れがある。
However,
Further,
本願は、以上のような課題を解決するためになされたもので、フレームグランドと接続される接地点を、励振源となる電子部品の特性に応じて配置し、共振を避けたい周波数帯域より高周波側に共振周波数をシフトさせるとともに、基板自身から発生する放射ノイズを抑制することができるプリント基板を提供することを目的とする。 This application has been made to solve the above-described problems. The grounding point connected to the frame ground is arranged according to the characteristics of the electronic component serving as the excitation source, and has a higher frequency than the frequency band in which resonance is to be avoided. An object of the present invention is to provide a printed board capable of shifting the resonance frequency to the side and suppressing radiation noise generated from the board itself.
本願に開示されるプリント基板は、パルス信号で動作する電子部品を実装し、フレームグランドと電気的に接続された少なくとも2点以上の接地点を有したプリント基板であって、フレームグランドに接続され、電子部品を含む電子回路にグランド電位を与えるプレーン状のシグナルグランド層を備え、2点以上の接地点の内、第1の接地点から、パルス信号の立ち上がり時間あるいは立ち下がり時間に円周率を乗じた値の逆数以上の所定周波数の1/2波長未満の距離に第2の接地点が配置され、
電子部品は、第1の接地点または第2の接地点とシグナルグランド層のプレーン状端部との間に挟まれ、第1の接地点または第2の接地点から、所定周波数の1/4波長未満に配置されている、もしくは、第1の接地点と第2の接地点との間に挟まれ、前記第1の接地点または前記第2の接地点から、第1の接地点と第2の接地点との距離の1/2未満に配置されていることを特徴とする。
The printed circuit board disclosed in the present application is a printed circuit board on which electronic components that operate with a pulse signal are mounted and at least two grounding points that are electrically connected to the frame ground . The printed circuit board is connected to the frame ground. A plane signal ground layer that provides a ground potential to an electronic circuit including an electronic component is provided, and the pi ratio is measured from the first grounding point to the rising or falling time of the pulse signal from two or more grounding points. A second grounding point is disposed at a distance less than ½ wavelength of a predetermined frequency equal to or greater than the inverse of the value multiplied by
The electronic component is sandwiched between the first grounding point or the second grounding point and the plain end of the signal ground layer, and ¼ of a predetermined frequency from the first grounding point or the second grounding point. Arranged between the first ground point and the second ground point, and from the first ground point or the second ground point, the first ground point and the second ground point. disposed less than half the distance between the grounding point wherein a is.
本願に開示されるプリント基板によれば、励振源となる電子部品に応じて接地点を配置することによって、基板自身の共振周波数を変化させ、電子部品から発生する高調波ノイズに対する所定周波数での共振を回避することで、所定周波数以下におけるノイズレベルを抑制することができる。 According to the printed circuit board disclosed in the present application, by arranging the ground point according to the electronic component serving as the excitation source, the resonant frequency of the substrate itself is changed, and at a predetermined frequency with respect to the harmonic noise generated from the electronic component. By avoiding resonance, a noise level at a predetermined frequency or lower can be suppressed.
実施の形態1.
以下、図面を参照して本願にとって好ましい実施の形態を例示的に説明する。但し、この実施の形態に記載されている構成部品の材質、形状、その配置などは特に特定的な記載が無い限り、本願で開示されている実施の形態のみに限定する趣旨ではない。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments preferable for the present application will be described with reference to the drawings. However, the material, shape, arrangement, and the like of the component parts described in this embodiment are not limited to the embodiment disclosed in the present application unless otherwise specified.
実施の形態1.
図1Aは実施の形態1におけるプリント基板の概略断面図を示している。図1Aにおいてはプリント基板1の内層を電子回路のシグナルグランド層となるグランドプレーン3とし、表層に電子回路の信号線層及び電源層2で構成された多層のプリント基板である。信号線層及び電源層2においては、細い配線パターン、又はプレーン状の導体も含まれ、グランドパターンも配置されうる。一方でグランドプレーン3は、基板面全体に広がるプレーン状導体である。
FIG. 1A is a schematic cross-sectional view of the printed circuit board in the first embodiment. In FIG. 1A, the printed
信号線層及び電源層2上で構成されるグランドパターンはグランドビア5を介してグランドプレーン3と電気的に接続されており、回路パターンに応じてプリント基板1上に複数存在する。接地点7は、そのグランドビア5のうち、外部のフレームグランド4と電気的に接続されたものを言い、プリント基板1上に少なくとも2点以上配置されるものである。フレームグランド4は外部から供給される電源に接続して接地されるものであり、プリント基板1上で構成される電子回路の電源は、シグナルグランド層となるグランドプレーン3からフレームグランド4を介して電源側に帰還する。フレームグランド4はヒートシンク、又は金属ケースなどの金属筐体が好ましい。なお、本実施の形態で示される接地とはゼロ電位に限ったことでなく、あくまでも電源を含めた電子回路上で最も低い電位を与えられたグランドを意味する。例えば自動車においては、車体自身が接地電位となっており、ヒートシンク、又は金属ケースを車体の金属部分に接触させて締結することで接地を確保する。
The ground pattern formed on the signal line layer and the
基本的にはプリント基板1の両側の表層においては、電子回路を構成する種々の電子部品が搭載されるが、特にその中でも図1Aの電子部品6はパルス状の信号を出力して励振源となる電子部品を示している。ここでパルス信号とはクロック信号、ディジタル通信信号、あるいは半導体素子を駆動するゲート駆動信号等である。主にこれらのパルス信号が出力される電子部品についてはクロック回路を有するマイクロコンピュータ、電圧変換を行うDC/DCコンバータが含まれた電源IC、半導体素子を駆動するためのドライバIC等が挙げられる。
Basically, various electronic components constituting an electronic circuit are mounted on the surface layers on both sides of the printed
この時、シグナルグランド層となるグランドプレーン3は、フレームグランド4を介して接地されるため、接地電位との間に少なからずインピーダンスをもつことになり、厳密には接地部と同電位にはならない。そのため、フレームグランド4に対するインピーダンス(インダクタンス、又は浮遊容量)の大きさによって、特定の周波数で共振現象を引き起こす。
At this time, since the
フレームグランド4に接続される接地点7は、グランドプレーン3における共振の節となることから、接地点7同士の間は1/2波長、またグランドプレーン3の端部は開放端とみなすことができるため、接地点7とグランドプレーン3の端部との間は1/4波長に応じた周波数が共振周波数となる。
Since the
図1Aにおける接地点7の配置は、所定周波数に応じた1/2波長未満の距離に、少なくとも1点以上の他の接地点7が含まれるように配置する。つまり図1Aにおける各々の接地点7において、最も近傍の接地点7同士の間の距離の長さを1/2波長未満とする。
The arrangement of the grounding points 7 in FIG. 1A is arranged such that at least one
さらに、いずれのグランドプレーン3の端から、所定周波数に応じた1/4波長未満の距離に少なくとも1点以上の接地点7が含まれるように配置されることが好ましい。つまり、図1Aにおける接地点7とグランドプレーン3の端部との間の距離を1/4波長未満とする。
Furthermore, it is preferable that at least one or
ここで、所定周波数に応じた1波長とは、電磁波の伝搬速度/周波数の関係から算出され、伝搬速度はプリント基板1の比誘電率によって決まるものである。
Here, one wavelength corresponding to a predetermined frequency is calculated from the relationship between the propagation speed / frequency of electromagnetic waves, and the propagation speed is determined by the relative dielectric constant of the printed
図2Aにパルス信号を、図2Bにパルス信号から発生する高調波ノイズの減衰特性を示す。図2Aに示すパルス信号から発生する高調波ノイズの減衰特性の傾向として、図2Bに示すように、高調波の包絡線は周波数軸を対数とした時、DCから一定のレベルを持つ領域と、20dB/decの傾きで周波数に応じて減衰する領域と、さらに高周波側では40dB/decで減衰する領域とを持つ。この時20dB/decで減衰し始める変曲点の周波数は、1/(π×tw)となり、パルス幅twによって目安的に算出できる。また40dB/decで減衰し始める変曲点の周波数は、1/(π×tr)となり、trを、図2Aに示すパルス信号の立ち上がり時間tr1あるいは立ち下がり時間tr2として目安的に算出できる。 FIG. 2A shows a pulse signal, and FIG. 2B shows the attenuation characteristics of harmonic noise generated from the pulse signal. As shown in FIG. 2B, as a tendency of the attenuation characteristic of the harmonic noise generated from the pulse signal shown in FIG. 2A, the harmonic envelope has an area having a certain level from DC when the frequency axis is logarithmically, It has a region that attenuates according to the frequency with an inclination of 20 dB / dec and a region that attenuates at 40 dB / dec on the high frequency side. At this time, the frequency of the inflection point that begins to attenuate at 20 dB / dec is 1 / (π × tw), and can be calculated as a guide by the pulse width tw. Further, the frequency of the inflection point at which attenuation begins at 40 dB / dec is 1 / (π × tr), and tr can be calculated as a guideline as the rise time tr1 or the fall time tr2 of the pulse signal shown in FIG. 2A.
ここで、所定周波数とは、図2Bに示す1/(π×tr)以上の周波数のうち、共振を回避したい周波数であり、この所定周波数に応じて、接地点7同士の間の距離を1/2波長未満、接地点とグランドプレーン3の端までの間の距離を1/4波長未満とすることでプリント基板1に存在する共振周波数を所定周波数より高周波側にシフトさせ、所定周波数におけるノイズレベルを抑制することができる。また、高周波側に共振周波数をシフトさせることで、図2Bに示す減衰特性により、高調波ノイズがより減衰する周波数帯域に共振周波数をシフトさせることができ、ピークレベルを抑制する効果もある。
Here, the predetermined frequency is a frequency at which resonance is desired to be avoided among frequencies of 1 / (π × tr) or more shown in FIG. 2B, and the distance between the ground points 7 is 1 according to the predetermined frequency. By setting the distance between the ground point and the end of the
この時、図2Aに示す、立ち上がり時間tr1あるいは立ち下がり時間tr2のパルス信号は、構成される電子回路上で発生するパルス信号のうち、最も立ち上がり時間あるいは立ち下がり時間が速い信号、もしくは、最もパルス信号の電圧振幅が大きい信号とすることが好ましい。基本的には周波数が高ければ高いほど、あるいは電圧振幅が大きければ大きいほど、ノイズのエネルギーが大きくなり、高調波ノイズが高周波領域にまで影響するとともに、クロストークによりノイズ伝搬しやすくなる。なお、図2Aで示したパルス信号では立ち上がり時間tr1及び立ち下がり時間tr2は同等と仮定しているが、それぞれの時間が異なる場合は、時間が早い方を参考にして所定周波数等を計算する。 At this time, the pulse signal having the rise time tr1 or the fall time tr2 shown in FIG. 2A is a signal having the fastest rise time or fall time among the pulse signals generated on the configured electronic circuit, or the most pulsed signal. It is preferable that the signal has a large voltage amplitude. Basically, the higher the frequency or the larger the voltage amplitude, the greater the energy of the noise, the higher the harmonic noise affects the high frequency region, and the easier it is to propagate noise due to crosstalk. In the pulse signal shown in FIG. 2A, it is assumed that the rise time tr1 and the fall time tr2 are the same. However, when each time is different, a predetermined frequency or the like is calculated with reference to the earlier time.
図3はシグナルグランド層であるグランドプレーン3の電位の周波数特性の解析結果の例であり、接地点7を増やした時の効果を示す。接地点7を増やして、接地点7同士の間の距離、及び接地点7とグランドプレーン3の端までの距離を狭めていくことで、グランドプレーン3自身の共振周波数が高周波側にシフトするとともに、ノイズレベルが減衰する傾向となる。共振を避けたい周波数に応じた波長を元に、接地点7を配置することで、所定周波数での放射ノイズレベルを抑制することができる。
FIG. 3 is an example of the analysis result of the frequency characteristics of the potential of the
また、励振源となる電子部品の配置例を以下に述べる。
図1Aで示した電子部品6は、接地点7の配置箇所に依存したグランドプレーン3の共振点部分への配置を避けることが好ましい。例えば図1Aでは、電子部品6を接地点7とグランドプレーン3の端との間に挟まれるように配置しており、接地点7から所定周波数に応じた1/4波長未満に配置している。あるいは図1Bに示すように、電子部品6を接地点7同士の間で挟まれるように配置する場合、最も近傍の接地点7aからの電子部品6の距離が、最も近傍の2点の接地点である接地点7aと接地点7bとの間の距離Lの1/2未満となるように配置する。この時、電子部品6の周囲1/2波長以内に接地点が1点しかない場合を接地点とグランドプレーン3の端部との間での配置とみなし、電子部品6の周囲1/2波長以内に接地点が2点以上ある場合を接地点間への配置とみなす。接地点7により近い基板上に電子部品6を配置することが好ましく、共振の節となる接地点7の近傍に励振源となる電子部品6を配置することで電圧励振を抑制することができ、ノイズレベルの抑制効果が大きくなる。なお、図1では電子部品6の中心位置を基準にした距離としているが、電子部品上で励振源となる部位が明確であれば、その励振部位を中心位置としても良い。
An example of the arrangement of electronic components serving as excitation sources will be described below.
In the electronic component 6 shown in FIG. 1A, it is preferable to avoid the arrangement of the
またグランドプレーン3の形状及びプリント基板1の形状は任意で良い。例えば図4ではグランドプレーン3がL字型である場合、図5では、グランドプレーン3が円環状である場合を示している。グランドプレーン3は内層・表層いずれでも良く、プレーン形状も基板形状に合わせる必要はない。各接地点7の配置は所定周波数の1/2波長未満にいずれか他の接地点7が配置されており、また電子部品6においても、最も近傍の接地点7から最も近傍の2点の接地点間の距離Lの1/2未満に配置されている。この時、所定周波数での共振を避けるためには、図4又は図5の破線で示されているように、いずれのグランドプレーン端からも所定周波数に応じた1/4波長未満の距離にいずれかの接地点7がある方が好ましく、必要に応じて面取りする等してプレーン形状を変えれば良い。
The shape of the
図6にプリント基板1とフレームグランド4の接続例を示す。プリント基板1は樹脂ケース13に囲われるとともに、ヒートシンク11と絶縁して配置される。ヒートシンク11がフレームグランドとなっており、接地端子9が締結部材8によりヒートシンク11に締結されている。接地端子9から延出している部分をプリント基板1の接地点7となるビアに貫通させる。この時、表層においては、グランドパッド12を設けており、接地端子9の突出部とグランドパッド12とを半田10で接合することで、ヒートシンク11と導通させるとともにプリント基板1を固定する。この構成によれば、フレームグランド4とグランドプレーン3とを電気的に接続することが出来るとともに、プリント基板1の固定もできる。図6は、例えば半導体素子で構成され、DC/DCのコンバータ回路、又はDC/AC等の電力変換を行うインバータ回路とそれを駆動制御するための制御基板への適用が挙げられ、ヒートシンク11は、半導体素子の放熱に使用する。この時、ヒートシンク11上に搭載した半導体素子から信号端子をプリント基板1側に延出させ、接地端子9同様、各々の関係する信号線と電気的に接続したビアに貫通させた後、表層に設けたパッド部と信号端子の延出部とを半田で接合する。接合箇所を増やすことで、より基板を固定することができる。
FIG. 6 shows an example of connection between the printed
以上、本実施の形態1のプリント基板の特徴を纏めると、次のようになる。
特徴1.
パルス信号で動作する電子部品6を実装し、フレームグランド4と電気的に接続された少なくとも2点以上の接地点7を有しており、2点以上の接地点7の内、第1の接地点7aから、パルス信号の立ち上がり時間あるいは立ち下がり時間に円周率を乗じた値の逆数以上の所定周波数の1/2波長未満の距離に第2の接地点7bが配置され、
電子部品6は、第1の接地点7aまたは第2の接地点7bから、所定周波数の1/4波長未満のプリント基板1上、もしくは、第1の接地点7aまたは第2の接地点7bから、第1の接地点7aと第2の接地点7bとの距離Lの1/2未満のプリント基板上に配置されていることを特徴とする。
The characteristics of the printed circuit board according to the first embodiment are summarized as follows.
An electronic component 6 that operates with a pulse signal is mounted, and has at least two or
The electronic component 6 is supplied from the
特徴2.
接地点7はグランドビア5であり、電子部品6を含む電子回路にグランド電位を与えるプレーン状のシグナルグランド層(グランドプレーン3)と電気的に接続されていることを特徴とする。
The
特徴3.
接地点7は、シグナルグランド層(グランドプレーン3)のプレーン状端部から、前記所定周波数の1/4波長未満に配置されていることを特徴とする。
The
特徴4.
パルス信号の立ち上がり時間あるいは立ち下がり時間は、パルス信号の最も速い立ち上がり時間あるいは立ち下がり時間とすることを特徴とする。
The rise time or fall time of the pulse signal is characterized by being the fastest rise time or fall time of the pulse signal.
特徴5.
パルス信号の立ち上がり時間あるいは立ち下がり時間は、最も信号振幅が大きいパルス信号の立ち上がり時間あるいは立ち下がり時間とする。
Feature 5.
The rise time or fall time of the pulse signal is the rise time or fall time of the pulse signal having the largest signal amplitude.
特徴6.
パルス信号の立ち上がり時間あるいは立ち下がり時間は、DC/DCコンバータ回路における、半導体素子を駆動するための駆動信号の立ち上がり時間あるいは立ち下がり時間であることを特徴とする。
Feature 6
The rise time or fall time of the pulse signal is a rise time or fall time of a drive signal for driving a semiconductor element in the DC / DC converter circuit.
このように、実施の形態1に係るプリント基板においては、励振源となる電子部品の特性に応じて接地点を配置することによって、基板自身の共振周波数を変化させ、電子部品から発生する高調波ノイズに対する所定周波数での共振を回避することで、所定周波数以下におけるノイズレベルを抑制するとともに、高周波側にシフトさせることによってピークレベルを低減することができる。また電子部品を、接地点から所定周波数に応じた1/4波長未満あるいは、最も近傍の接地点から、最も近傍の2点の接地点間距離Lの1/2未満に配置することで、共振点部での動作を避けて電圧励振を抑制することができ、ノイズレベルを低減することができる。グランドプレーンあるいは基板形状に依らないため、種々の制御装置に適用可能であり、インバータ回路又はコンバータ回路を有する制御装置には好適である。 As described above, in the printed circuit board according to the first embodiment, by arranging the ground point according to the characteristics of the electronic component serving as the excitation source, the resonance frequency of the substrate itself is changed, and the harmonics generated from the electronic component. By avoiding resonance at a predetermined frequency with respect to noise, it is possible to suppress the noise level below the predetermined frequency and reduce the peak level by shifting to the high frequency side. In addition, the electronic component is arranged to be less than ¼ wavelength corresponding to a predetermined frequency from the ground point, or from the nearest ground point to less than half of the distance L between the two nearest ground points. Voltage excitation can be suppressed by avoiding the operation at the point, and the noise level can be reduced. Since it does not depend on the ground plane or substrate shape, it can be applied to various control devices and is suitable for a control device having an inverter circuit or a converter circuit.
なお、本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
In the present application, exemplary embodiments are described. However, various features, aspects, and functions described in the embodiments are not limited to application of specific embodiments, and are independent. The present invention can be applied to the embodiments in various combinations.
Accordingly, countless variations that are not illustrated are envisaged within the scope of the technology disclosed herein. For example, the case where at least one component is modified, the case where it is added, or the case where it is omitted are included.
1:プリント基板、2:信号線層及び電源層、3:グランドプレーン、4:フレームグランド、5:グランドビア、6:電子部品、7:接地点、8:締結部材、9:接地端子、10:半田、11:ヒートシンク、12:グランドパッド、13:樹脂ケース 1: printed circuit board, 2: signal line layer and power supply layer, 3: ground plane, 4: frame ground, 5: ground via, 6: electronic component, 7: grounding point, 8: fastening member, 9: grounding terminal, 10 : Solder, 11: Heat sink, 12: Ground pad, 13: Resin case
Claims (6)
前記フレームグランドに接続され、前記電子部品を含む電子回路にグランド電位を与えるプレーン状のシグナルグランド層を備え、
前記2点以上の接地点の内、第1の接地点から、前記パルス信号の立ち上がり時間あるいは立ち下がり時間に円周率を乗じた値の逆数以上の所定周波数の1/2波長未満の距離に第2の接地点が配置され、
前記電子部品は、前記第1の接地点または前記第2の接地点と前記シグナルグランド層のプレーン状端部との間に挟まれ、前記第1の接地点または前記第2の接地点から、前記所定周波数の1/4波長未満に配置されている、もしくは、前記第1の接地点と前記第2の接地点との間に挟まれ、前記第1の接地点または前記第2の接地点から、前記第1の接地点と前記第2の接地点との距離の1/2未満に配置されていることを特徴とするプリント基板。 A printed circuit board on which electronic components that operate with a pulse signal are mounted and having at least two grounding points that are electrically connected to the frame ground,
A plane signal ground layer that is connected to the frame ground and gives a ground potential to an electronic circuit including the electronic component,
Of the two or more grounding points, a distance from the first grounding point that is less than ½ wavelength of a predetermined frequency that is equal to or greater than the reciprocal of a value obtained by multiplying the rise time or fall time of the pulse signal by the circumference. A second grounding point is arranged,
The electronic component is sandwiched between the first grounding point or the second grounding point and the plain end of the signal ground layer, and from the first grounding point or the second grounding point, wherein is disposed less than a quarter wavelength of a predetermined frequency, or sandwiched between said second ground point and said first ground point, the first grounding point or the second contact printed circuit board, characterized in that from the point, is arranged to 1/2 less than the distance between said second ground point and said first ground point.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073595A JP6584569B1 (en) | 2018-04-06 | 2018-04-06 | Printed board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073595A JP6584569B1 (en) | 2018-04-06 | 2018-04-06 | Printed board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6584569B1 true JP6584569B1 (en) | 2019-10-02 |
JP2019186332A JP2019186332A (en) | 2019-10-24 |
Family
ID=68095311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018073595A Active JP6584569B1 (en) | 2018-04-06 | 2018-04-06 | Printed board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6584569B1 (en) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0627995Y2 (en) * | 1986-03-20 | 1994-07-27 | 株式会社東芝 | Shield structure |
JPH07273413A (en) * | 1994-03-30 | 1995-10-20 | Canon Inc | Printed wiring board |
JP3610114B2 (en) * | 1994-03-31 | 2005-01-12 | キヤノン株式会社 | Printed wiring board and design method |
JP2898603B2 (en) * | 1996-07-02 | 1999-06-02 | 三菱電機株式会社 | Circuit board shield mechanism |
JP4037985B2 (en) * | 1999-03-10 | 2008-01-23 | 富士ゼロックス株式会社 | Electronics |
JP2001210922A (en) * | 2000-01-24 | 2001-08-03 | Oki Electric Ind Co Ltd | Printed wiring board and mounting structure thereof |
JP2004158605A (en) * | 2002-11-06 | 2004-06-03 | Konica Minolta Holdings Inc | Printed wiring board and method of mounting the same to conductive housing |
JP2004311531A (en) * | 2003-04-02 | 2004-11-04 | Kitagawa Ind Co Ltd | Printed wiring board and electronic apparatus |
CN102056506B (en) * | 2008-06-12 | 2014-06-18 | 皇家飞利浦电子股份有限公司 | Epilator having a massage roller |
JP5430451B2 (en) * | 2010-03-09 | 2014-02-26 | 三菱電機株式会社 | High frequency package |
JP5617771B2 (en) * | 2011-06-14 | 2014-11-05 | 株式会社デンソー | Electronic circuit housing |
JP2013038243A (en) * | 2011-08-09 | 2013-02-21 | Kyocera Corp | Shield structure and portable terminal |
WO2017006552A1 (en) * | 2015-07-08 | 2017-01-12 | 日本電気株式会社 | Printed board |
-
2018
- 2018-04-06 JP JP2018073595A patent/JP6584569B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019186332A (en) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5931851B2 (en) | Circuit board having noise suppression structure | |
JP2970660B1 (en) | Printed board | |
JP4801538B2 (en) | Unnecessary electromagnetic radiation suppression circuit, mounting structure, and electronic device mounting the same | |
JP2008010621A (en) | Circuit board unit | |
JP2010123640A (en) | Printed circuit board and optical transmitting apparatus | |
JP2020053491A (en) | Electronic controller | |
JP6584569B1 (en) | Printed board | |
JPWO2014006796A1 (en) | Structure and wiring board | |
JP5333017B2 (en) | Electronic devices and printed wiring boards | |
JP2008198761A (en) | Semiconductor device | |
JP4671333B2 (en) | Multilayer printed circuit board and electronic equipment | |
JP2014528167A (en) | Circuit layout to reduce vibration tendency | |
WO2014136595A1 (en) | Structure, circuit board, and electronic device | |
JP6451689B2 (en) | High frequency noise countermeasure circuit | |
JPH09232014A (en) | Interface cable connecting connector | |
JP7221091B2 (en) | optical module | |
CN207305036U (en) | The electromagnetic wave screening structure of multilayer circuit board | |
JP3781922B2 (en) | Multilayer printed circuit board | |
JP7087899B2 (en) | Drive circuit and circuit board including the circuit | |
JP7301120B1 (en) | power converter | |
JP2005302799A (en) | Multilayered printed wiring board | |
JP5068441B2 (en) | Electronic circuit board | |
JP2009130226A (en) | Multilayer wiring board and electronic circuit module using the same | |
JP2004022735A (en) | Part-mounting board | |
JP6723754B2 (en) | Electronics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190903 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6584569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |