JP6583220B2 - コンデンサ及びコンデンサの製造方法 - Google Patents

コンデンサ及びコンデンサの製造方法 Download PDF

Info

Publication number
JP6583220B2
JP6583220B2 JP2016222640A JP2016222640A JP6583220B2 JP 6583220 B2 JP6583220 B2 JP 6583220B2 JP 2016222640 A JP2016222640 A JP 2016222640A JP 2016222640 A JP2016222640 A JP 2016222640A JP 6583220 B2 JP6583220 B2 JP 6583220B2
Authority
JP
Japan
Prior art keywords
conductive metal
electrode
capacitor
insulating layer
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016222640A
Other languages
English (en)
Other versions
JP2018082013A (ja
Inventor
齋藤　善史
善史 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016222640A priority Critical patent/JP6583220B2/ja
Priority to US15/802,507 priority patent/US10734164B2/en
Priority to CN201711101176.6A priority patent/CN108074738B/zh
Priority to TW106139100A priority patent/TWI655655B/zh
Publication of JP2018082013A publication Critical patent/JP2018082013A/ja
Application granted granted Critical
Publication of JP6583220B2 publication Critical patent/JP6583220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Description

本発明は、コンデンサ及びコンデンサの製造方法に関するものである。
従来、コンデンサとして大きな静電容量を得るべく、多孔構造の導電性金属基材を用いたものが知られている（例えば特許文献１参照）。
特許文献１のコンデンサは、前記導電性金属基材と、導電性金属基材上に形成される誘電体層と、誘電体層上に形成される上部電極と、導電性金属基材に電気的に接続された第１端子電極と、前記上部電極と電気的に接続された第２端子電極とを有する。
そして、導電性金属基材は、相対的に空隙率の高い高空隙率部と、高空隙率部の周囲であって高空隙率部よりも空隙率の低い低空隙率部を有する構成となっている。導電性金属基材は、例えば予め多孔金属箔をエッチング処理により多孔層を形成し、形成した多孔層をプレスやレーザ等により一部を区画することで高空隙率部と低空隙率部とを形成する方法が挙げられる。このような方法にあっては高空隙率部が低空隙率部よりも相対的に突出する構成となる。このため、コンデンサの周囲部分（端部）に対して中央部分が突出する構成となる。
国際公開ＷＯ２０１５／１１８９０１号
ところで、上記のようなコンデンサにおいては、コンデンサの周囲部分（端部）に対して中央部分が突出する構成となる。換言すると中央部分に対して周囲部分が窪んだ構成となっている。このように上記のようなコンデンサにおいては、コンデンサの主面における平面度の向上が望まれている。
本発明は上記問題点を解決するためになされたものであって、その目的は、主面における平面度を向上させることができるコンデンサ及びコンデンサの製造方法を提供することにある。
上記課題を解決するコンデンサは、一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材と、前記導電性金属基材上に設けられる誘電体層と、前記誘電体層上に設けられる上部電極と、前記導電性金属基材の一方の主面側に設けられ、前記上部電極と電気的に接続された第１端子電極と、前記導電性金属基材の他方の主面側に設けられ、前記導電性金属基材と電気的に接続された第２端子電極と、を備え、前記第１空隙率部は前記第２空隙率部よりも突出する態様で構成され、前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層が設けられる。
この構成によれば、相対的に低くなるコンデンサ周縁（第２空隙率部側）に少なくとも第１絶縁層が設けられるため、コンデンサ周縁の窪みを解消することが可能となる。これにより、主面における平面度を向上させることができる。
上記コンデンサにおいて、前記第１端子電極は、前記上部電極上であって前記第１空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に設けられ、前記第１絶縁層は、前記第１端子電極の周囲を囲う態様で前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に設けられることが好ましい。
この構成によれば、第１絶縁層は、コンデンサの中央側に位置する第１端子電極の周囲を囲う態様で前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に設けられる。これにより、第１端子電極がコンデンサの側面（主面と直交する方向に面する側面）に露出しない構成となるため、第１端子電極と第２端子電極との間の短絡を抑えることができる。
上記コンデンサにおいて、前記第１端子電極と絶縁された状態で前記導電性金属基材の主面の内で前記第１端子電極が設けられる主面側に設けられ、前記導電性金属基材と電気的に接続された第３端子電極を有することが好ましい。
この構成によれば、一方の主面側に第１端子電極と第３端子電極とを有し、他方の主面側に第２端子電極を有することとなる。つまり、基板に対する配置態様によって第１端子電極と第２端子電極を使う場合と、第１端子電極と第３端子電極とを使う場合とで使い分けることができるため、利便性の向上に寄与できる。
上記コンデンサにおいて、前記コンデンサの端部において、前記導電性金属基材と前記上部電極との間のいずれかの箇所に第２絶縁層を備えることが好ましい。
この構成によれば、導電性金属基材と前記上部電極との間のいずれかの箇所に第２絶縁層を備えることで導電性金属基材と前記上部電極との間での短絡を抑えることができる。
上記コンデンサにおいて、前記導電性金属基材の他方の主面側において前記第２端子電極の周囲を囲う第３絶縁層を備えることが好ましい。
この構成によれば、導電性金属基材の他方の主面側において第２端子電極の周囲を囲う第３絶縁層を備える。これにより、第２端子電極がコンデンサの側面（主面と直交する方向に面する側面）に露出しない構成となるため、第１端子電極と第２端子電極との間の短絡を抑えることができる。
上記コンデンサにおいて、前記導電性金属基材の他方の主面側において前記第２端子電極の表面を覆う第４絶縁層を備えることが好ましい。
この構成によれば、導電性金属基材の他方の主面側において前記第２端子電極の表面を覆う第４絶縁層を備えるため、第１端子電極と第３端子電極との間で静電容量を得ることができる。
上記課題を解決するコンデンサは、一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材と、前記導電性金属基材上に設けられる誘電体層と、前記誘電体層上に設けられる上部電極と、前記導電性金属基材の一方の主面側に設けられ、前記上部電極と電気的に接続された第１上部端子電極と、前記第１上部端子電極と絶縁された状態で前記導電性金属基材の主面の内で前記第１上部端子電極が設けられる主面側に設けられ、前記導電性金属基材と電気的に接続された第２上部端子電極と、を備え、前記第１空隙率部は前記第２空隙率部よりも突出する態様で構成され、前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層が設けられる。
この構成によれば、導電性金属基材の一方の主面側に２つの電極（第１上部端子電極及び第２上部端子電極）を有するコンデンサにおいて、相対的に低くなるコンデンサ周縁（第２空隙率部側）に少なくとも第１絶縁層が設けられる。このため、コンデンサ周縁の窪みを解消することが可能となる。これにより、主面における平面度を向上させることができる。
上記課題を解決するコンデンサの製造方法は、一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材上に誘電体層を形成する工程と、前記誘電体層上に上部電極を形成する工程と、前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層を形成する工程と、前記上部電極と電気的に接続するように第１端子電極を形成する工程と、前記導電性金属基材と電気的に接続するように第２端子電極を形成する工程と、を含む。
この構成によれば、相対的に低くなるコンデンサ周縁（第２空隙率部側）に少なくとも第１絶縁層が設けられるため、コンデンサ周縁の窪みを解消することが可能となる。これにより、主面における平面度を向上させることができる。
上記課題を解決するコンデンサの製造方法は、一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材上に誘電体層を形成する工程と、前記誘電体層上に上部電極を形成する工程と、前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層を形成する工程と、前記上部電極と電気的に接続するように第１上部端子電極を形成する工程と、前記第１上部端子電極と絶縁された状態で前記導電性金属基材の主面の内で前記第１上部端子電極が設けられる主面側に設けられて前記導電性金属基材と電気的に接続するように第２上部端子電極を形成する工程と、含む。
この構成によれば、導電性金属基材の一方の主面側に２つの電極（第１上部端子電極及び第２上部端子電極）を有するコンデンサにおいて、相対的に低くなるコンデンサ周縁（第２空隙率部側）に少なくとも第１絶縁層が設けられる。このため、コンデンサ周縁の窪みを解消することが可能となる。これにより、主面における平面度を向上させることができる。
上記コンデンサの製造方法において、前記誘電体層は、原子層堆積法により形成されることが好ましい。
この構成によれば、誘電体層を原子層堆積法により形成することで、誘電体層の厚みを均一とすることができる。
上記コンデンサの製造方法において、前記上部電極は、原子層堆積法により形成されることが好ましい。
この構成によれば、上部電極を原子層堆積法により形成することで、上部電極の層（膜）の厚みを均一とすることができる。
本発明のコンデンサ及びコンデンサの製造方法によれば、主面における平面度を向上させることができるという効果を奏する。
第１実施形態におけるコンデンサの断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 コンデンサの製造方法を説明するための図であり、（ａ）は集合基板の斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿った概略断面図である。 第２実施形態におけるコンデンサの断面図である。 変形例におけるコンデンサの断面図である。 変形例におけるコンデンサの断面図である。 変形例におけるコンデンサの断面図である。
以下、各実施形態のコンデンサ及びコンデンサの製造方法について添付図面を参照して説明する。なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。また、構成要素の寸法比率は、実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを梨地模様に代えて示している場合がある。
図１に示すように、コンデンサ１０は、導電性金属基材２０と、絶縁層３０と、誘電体層４０と、上部電極５０と、絶縁層６０と、引き出し電極７０とを有している。なお本実施形態のコンデンサ１０は、略直方体形状となる態様で構成される。なお、「略直方体状」には、角部や稜線部が面取りされた直方体や、角部や稜線部が丸められた直方体が含まれるものとする。
図１に示すように、導電性金属基材２０は、一方の主面側に相対的に空隙率が高い第１空隙率部としての高空隙率部２１と、相対的に空隙率が低い第２空隙率部としての低空隙率部２２とを有し、他方の主面側に支持部２３を有する。つまり、高空隙率部２１および低空隙率部２２は導電性金属基材２０の第１面を構成し、支持部２３は導電性金属基材２０の第２面を構成する。第１面は上記一方の主面であり、第２面は上記他方の主面である。第２面は、第１面と反対側の面である。なお、図１において、第１面は、導電性金属基材２０の上面であり、第２面は、導電性金属基材２０の下面である。
導電性金属基材２０を構成する材料としては、金属であれば特に限定されないが、例えばアルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、導電性金属基材２０を構成する材料は、アルミニウムである。
また、本実施形態でいう「空隙率」とは、導電性金属基材２０において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。なお、上記各空隙率部２１，２２の空隙は、コンデンサ１０を作製するプロセスにおいて、最終的に誘電体層４０や上部電極５０などで充填され得るが、上記「空隙率」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
まず、導電性金属基材２０を、集束イオンビーム（ＦＩＢ：Focused Ion Beam）加工で６０ｎｍ以下の厚みの薄片に加工する。この薄片試料の所定の領域（３μｍ×３μｍ）を、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて撮影する。得られた画像を画像解析することにより、導電性金属基材２０の金属が存在する面積を求める。そして、下記式から空隙率を求めることができる。
空隙率＝（（測定面積−基材の金属が存在する面積）／測定面積）×１００
導電性金属基材２０を構成する高空隙率部２１は、その周囲が低空隙率部２２によって囲われている。高空隙率部２１は、多孔構造を有する。高空隙率部２１は、導電性金属基材２０を構成する支持部２３及び低空隙率部２２よりも空隙率が高くなっている。この高空隙率部２１は、導電性金属基材の比表面積を大きくし、コンデンサ１０の静電容量をより大きくする。
高空隙率部２１の空隙率は、比表面積を大きくして、コンデンサの静電容量をより大きくする観点から、好ましくは２０％以上、より好ましくは３０％以上、さらにより好ましくは３５％以上であり得る。また、機械的強度を確保する観点から、９０％以下が好ましく、８０％以下がより好ましい。
また、高空隙率部２１は、特に限定されないが、好ましくは３０倍以上１０，０００倍以下、より好ましくは５０倍以上５，０００倍以下、例えば３００倍以上６００倍以下の拡面率を有する。ここに、拡面率とは、単位投影面積あたりの表面積を意味する。単位投影面積あたりの表面積は、ＢＥＴ比表面積測定装置を用いて、液体窒素温度における窒素の吸着量から求めることができる。
低空隙率部２２は、高空隙率部２１と比較して空隙率が低くなっている。好ましくは、低空隙率部２２の空隙率は、高空隙率部２１の空隙率よりも低く、支持部２３の空隙率以上である。
低空隙率部２２の空隙率は、好ましくは２０％以下、より好ましくは１０％以下である。また、低空隙率部２２は、空隙率が０％であってもよい。即ち、低空隙率部２２は、多孔構造を有していてもよいが、有していなくてもよい。低空隙率部２２の空隙率が低いほど、コンデンサ１０の機械的強度が向上する。なお、低空隙率部２２は、省略した構成としてもよい。例えば、図１において低空隙率部２２が存在せず、支持部２３が上方に露出していてもよい。この場合、支持部２３の上方に露出する部位が第２空隙率部に相当することとなる。
導電性金属基材２０の支持部２３の空隙率は、支持体としての機能を発揮するためにより小さいことが好ましく、具体的には１０％以下であることが好ましく、実質的に空隙が存在しないことがより好ましい。
絶縁層３０は、低空隙率部２２を覆うように設けられている。絶縁層３０を設けることで、上部電極５０と導電性金属基材２０との間での短絡（ショート）が抑えられている。絶縁層３０を形成する材料は、絶縁性であれば特に限定されないが、後に原子層堆積法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁層３０を形成する絶縁性材料としては、各種ガラス材料、セラミック材料、ポリイミド樹脂、フッ素樹脂が好ましい。本例では絶縁層３０としてポリイミド樹脂を用いている。なお、絶縁層３０は、第２絶縁層に相当する。
誘電体層４０は、高空隙率部２１を覆う第１誘電体層４１と、絶縁層３０を覆う第２誘電体層４２とを有する。なお、第１誘電体層４１及び第２誘電体層４２は一体構成のものであり、製造工程において同一の工程（同一のタイミング）で形成されることが好ましい。
誘電体層４０を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは０（ゼロ）より大きい任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
誘電体層４０は、好ましくは、気相法、例えば真空蒸着法、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、スパッタ法、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法、パルスレーザー堆積法（ＰＬＤ：Pulsed Laser Deposition）等により形成される。多孔部材の細孔の細部にまで厚みがより均一な層（膜）を形成できることから、ＡＬＤ法がより好ましい。
上部電極５０は、誘電体層４０上に形成されている。より詳しくは第１誘電体層４１上に設けられる第１上部電極５１と、第２誘電体層４２上に設けられる第２上部電極５２とを有する。なお、第１上部電極５１及び第２上部電極５２は一体構成のものであり、製造工程において同一の工程（同一のタイミング）で形成されることが好ましい。
上部電極５０を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の金属酸化物、金属酸窒化物、導電性高分子（例えば、ＰＥＤＯＴ（ポリ（３，４−エチレンジオキシチオフェン））、ポリピロール、ポリアニリン）などが挙げられ、ＴｉＮ、ＴｉＯＮが好ましい。
上部電極５０は、ＡＬＤ法により形成してもよい。ＡＬＤ法を用いることにより、コンデンサの静電容量をより大きくすることができる。別法として、誘電体層を被覆し、導電性金属基材の細孔を実質的に埋めることのできる、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ−Ｇｅｌ法、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の手法により、導電性物質、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い静電容量密度および低い等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を得ることができる。
絶縁層６０は、上部電極５０の内で第２上部電極５２上に形成される。絶縁層６０を形成する材料は、絶縁性を有する材料であれば特に限定されないが、例えば熱硬化性樹脂であるエポキシ樹脂を採用することができる。なお、絶縁層６０は、第１絶縁層に相当する。
引き出し電極７０は、上側引き出し電極７１と、下側引き出し電極７２とを有する。
上側引き出し電極７１は、上部電極５０の第１上部電極５１上に形成されている。すなわち、上側引き出し電極７１は、上部電極５０と電気的に接続される。
下側引き出し電極７２は、導電性金属基材２０の支持部２３側の主面上に形成されている。すなわち、下側引き出し電極７２は、導電性金属基材２０と電気的に接続される。
上側引き出し電極７１及び下側引き出し電極７２を構成する材料は、特に限定されないが、例えば、Ａｕ、Ｐｂ、Ａｇ、Ｓｎ、Ｎｉ、Ｃｕ等の金属および合金、ならびに導電性高分子などが挙げられる。
密着性、はんだ付け性、はんだ食われ性、導電性、ワイヤボンディング性、レーザー耐性等を考慮して、導電性金属基材２０を構成する材料がアルミニウムの場合は、上側引き出し電極７１及び下側引き出し電極７２を構成する材料は、Ｃｕ、Ｔｉ／Ａｌ、Ｎｉ／Ａｕ、Ｔｉ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｎｉ／Ｓｎ、Ｃｕ／Ｎｉ／Ｓｎが好ましい。ここで、例えば、Ｔｉ／ＡｌはＴｉ皮膜を形成した上にＡｌ皮膜が形成されていることを表す。導電性金属基材２０を構成する材料が銅の場合は、上側引き出し電極７１及び下側引き出し電極７２を構成する材料は、Ａｌ、Ｔｉ／Ａｌ、Ｎｉ／Ｃｕが好ましい。また、導電性金属基材２０を構成する材料がニッケルの場合は、上側引き出し電極７１及び下側引き出し電極７２を構成する材料は、Ａｌ、Ｔｉ／Ａｌ、Ｃｕ、Ａｕ、Ｓｎが好ましい。
次に、上記のようの構成されたコンデンサ１０の製造工程（製造方法）について説明する。なお、図２〜図９において、（ａ）はコンデンサ素体の集合基板の斜視図を模式的に示し、（ｂ）は対応する図（ａ）のＸ−Ｘ線に沿った断面図を模式的に示す。
図２（ａ）（ｂ）に示すように、先ず、導電性金属基板１００を準備する。導電性金属基板１００を構成する材料としては、例えばアルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、導電性金属基板１００を構成する材料は、アルミニウムである。導電性金属基板１００は、一方の主面側に多孔質金属層１０１を有し、他の主面側に支持層１０２を有する。つまり、導電性金属基板１００の一面は多孔質金属層１０１で構成され、導電性金属基板１００の前記一面とは反対側の面は、支持層１０２で構成されている。
多孔質金属層１０１の空隙率は、支持層１０２の空隙率よりも大きい。また、多孔質金属層１０１の拡面率は、支持層１０２の拡面率よりも大きい。つまり、多孔質金属層１０１は、支持層１０２よりも比表面積が大きい。
図３（ａ）（ｂ）に示すように、多孔質金属層１０１の一部の領域の孔を潰すようにして溝部１０３を形成する。これによって多孔質金属層が分断されることとなる。分断された多孔質金属層は高空隙率部２１に相当する。そして、溝部１０３は、高空隙率部２１同士の間に形成され、溝部１０３の底面は多孔質金属層を潰すことで形成された第２空隙率部としての低空隙率部２２で構成される。溝部１０３の形成方法は、上述したように孔を潰す方法を用いることができ、その一例として、プレス加工により圧縮して潰す方法やレーザ等で該当部分を溶融させて孔を潰す方法を用いることができる。なお、別の態様として多孔質金属層１０１の一部を除去することで溝部１０３を形成する方法が考えられるが、この場合その手段は特に問わないが例えばダイサーやレーザ等で除去する方法を用いることができる。また、溝部１０３を形成する際に、レーザを用いて多孔質金属層１０１を完全に除去する場合が考えられる。このとき、溝部１０３の底面における空隙率は０（ゼロ）又は限りなく０に近い状態となる。この場合、溝部１０３の底面に前述した低空隙率部２２は存在しない状態であるが、溝部１０３の底面が第２空隙率部に相当し、第２空隙率部が存在することに変わりない。
図４（ａ）（ｂ）に示すように、溝部１０３に絶縁層３０を形成する。絶縁層３０の形成方法は、エアー式ディスペンサー、ジェットディスペンサー、インクジェット、スクリーン印刷、静電塗布方法等を用いて絶縁性材料（例えばポリイミド樹脂）を溝部１０３に充填あるいは溝部１０３の底面に塗布することにより行うことができる。絶縁性材料の充填は、溝部１０３の深さ途中までの充填が好ましい。このように充填量を調整することにより、塗布量のばらつきが発生した場合であっても、溝部１０３から絶縁材料があふれるのを抑えることができる。
図５（ａ）（ｂ）に示すように、上記工程で得られた導電性金属基板上にＡＬＤ法により、誘電体層４０を形成する。
図６（ａ）（ｂ）に示すように、誘電体層４０上にＡＬＤ法により、上部電極５０を形成する。
図７（ａ）（ｂ）に示すように、上部電極５０上に絶縁部１０４を形成する。絶縁部１０４の形成方法は、例えば、上部電極５０上にエポキシ樹脂シートを配置した後、その上部に離形フィルムを配置し、鏡面化されたＳＵＳ板に挟み込んだ状態で、２００℃で１２０分間、１ＭＰａの圧力でプレス加工する方法が挙げられる。
図８（ａ）（ｂ）に示すように、絶縁部１０４の一部（上側引き出し電極７１を形成したい部分）をレーザ処理により除去する。なお、レーザを用いて絶縁部１０４の一部を除去した場合、該当箇所に残るスミアを除去するデスミア処理を実施することが好ましい。レーザ処理後に残った絶縁部１０４は、絶縁層６０に相当する。
次いで、図９（ａ）（ｂ）に示すように、絶縁部１０４を除去した箇所に絶縁層６０（絶縁部１０４）とフラットになるように上側引き出し電極７１を、下面に下側引き出し電極７２を形成する。各引き出し電極７１，７２は、スパッタ、蒸着、電解めっき、無電解めっきなどの方法で形成することができる。また、これらの方法は、組み合わせて用いることができる。例えば本例においては無電解めっきによりＣｕめっき電極を形成した。なお、下面の下側引き出し電極７２については、導電性金属基板１００の支持層１０２（アルミニウム）が露出するため、前処理としてジンケート処理、無電解Ｎｉめっき形成を実施することが好ましい。また、例えば上部電極５０を形成する際にＡＬＤ法によりＴｉＮ膜を形成する場合、上面と下面を同時に形成することが可能である。これにより、支持層１０２の下面にＴｉＮ膜が形成されるため、下側引き出し電極７２めっき形成時の前処理が不要となる。図９（ｂ）では、高空隙率部２１（多孔質金属層１０１）の空隙は上側引き出し電極７１により充填されているが、空隙の一部又は全部が上側引き出し電極７１によって充填されない構成であってもよい。
次いで、図９（ａ）（ｂ）に示す線ＣＬに沿って切断することによりコンデンサ１０（図１参照）を得ることができる。なお、切断方法は特に限定されないが、例えば、各種レーザ装置や、ダイサー、プレスによる切断等が考えられる。より好ましくはナノ秒レーザのファイバーレーザが好ましい。
本発明者は、上述の製造方法により、コンデンサのサイズが１．０ｍｍ×０．５ｍｍ、厚みが５５μｍ、静電容量（１ｋＨｚ、０．１Ｖｒｍｓ．で測定）は約１００ｎＦのコンデンサを製造した。
製造したコンデンサを平面上に載置した状態で、絶縁層６０と上側引き出し電極７１との高低差を、レーザ顕微鏡を用いて測定した。５個のコンデンサについて、絶縁層６０と上側引き出し電極７１高低差を測定した結果、最大で１μｍであり、平滑性（平面度）の高いコンデンサが得られることが確認できた。ここで、絶縁層６０と上側引き出し電極７１の高低差は、５μｍ以下であることが好ましい。絶縁層６０と上側引き出し電極７１との高低差が５μｍ以下であれば、コンデンサを回路基板に内蔵したときに、ビアとの接合の信頼性が高くなり好ましい。
以上説明した本実施形態によれば、以下の作用効果を奏することができる。
（１）相対的に低くなるコンデンサ周縁（低空隙率部２２側）に少なくとも絶縁層６０が設けられるため、コンデンサ周縁の窪みを解消することが可能となる。これにより、主面における平面度を向上させることができる。
（２）絶縁層６０は、コンデンサ１０の中央側に位置する上側引き出し電極７１の周囲を囲う態様で低空隙率部２２と誘電体層４０及び上部電極５０を介して重なる位置に設けられる。これにより、上側引き出し電極７１がコンデンサ１０の側面（主面と直交する方向に面する側面）に露出しない構成となるため、上側引き出し電極７１と下側引き出し電極７２との間の短絡を抑えることができる。
（３）導電性金属基材２０と前記上部電極５０との間のいずれかの箇所に絶縁層３０を備えることで導電性金属基材２０と上部電極５０との間での短絡を抑えることができる。
（４）誘電体層４０を原子層堆積法（ＡＬＤ法）により形成することで、誘電体層の厚みを均一とすることができる。
（５）上部電極５０を原子層堆積法（ＡＬＤ法）により形成することで、上部電極の層（膜）の厚みを均一とすることができる。
（６）原子層堆積法ＡＬＤ法を用いて誘電体層４０と、上部電極５０とを連続的に形成する構成であるため、生産性向上に寄与できる。
（第２実施形態）
以下、図１０に従って第２実施形態について説明する。以下、第１実施形態との相違点を中心に説明し、同じ部材には同じ符号を付して説明の一部又は全部を割愛する。
図１０に示すように、本実施形態のコンデンサ１１０は、導電性金属基材２０と、絶縁層１３０と、誘電体層１４０と、上部電極１５０と、絶縁層１６０と、引き出し電極１７０とを有している。
絶縁層１３０は、第１実施形態の絶縁層３０に相当するものである。絶縁層１３０は、絶縁層３０に対して貫通孔１３０ａが形成される点が異なる。
誘電体層１４０は、第１実施形態の誘電体層４０に相当するものである。誘電体層１４０は、誘電体層４０に対して貫通孔１４０ａが形成される点が異なる。貫通孔１４０ａは、貫通孔１３０ａと同一位置に形成される。
上部電極１５０は、第１実施形態の上部電極５０に相当するものである。上部電極１５０は、上部電極５０に対して貫通孔１５０ａが形成される点が異なる。貫通孔１５０ａは、貫通孔１４０ａ及び貫通孔１３０ａと同一位置に形成される。
絶縁層１６０は、第１実施形態の絶縁層６０に相当するものである。絶縁層１６０は、上部電極１５０全体を覆うように上部電極１５０上に形成されている。すなわち、上部電極１５０を構成する第１上部電極５１上及び第２上部電極５２上に絶縁層１６０が形成される。また、絶縁層１６０は、略板状をなし、その一方側の面から突出して各貫通孔１３０ａ，１４０ａ，１５０ａを通って低空隙率部２２（導電性金属基材２０）と当接する態様で構成される突出部１６１を有する。突出部１６１には貫通孔１６２が形成されている。この貫通孔１６２は、絶縁層１６０の厚さ方向において、即ちコンデンサ１１０の一方の主面から他方の主面にかけて絶縁層１６０を貫通するように形成される。また、絶縁層１６０は、貫通孔１６３を有する。貫通孔１６３は、絶縁層１６０の厚さ方向において、即ちコンデンサ１１０の一方の主面から他方の主面にかけて絶縁層１６０を貫通するように形成される。
引き出し電極１７０は、上部に設けられる第１上側引き出し電極１７１と、第１上側引き出し電極１７１と電気的に絶縁された状態で上部に設けられる第２上側引き出し電極１７２と、下側引き出し電極７２とを有する。つまり、本実施形態では、コンデンサ１１０の一方の主面側に第１端子電極としての第１上側引き出し電極１７１と第３端子電極としての第２上側引き出し電極１７２とを有する。そして、コンデンサ１１０の他方の主面側に第２端子電極としての下側引き出し電極７２を有する。
第１上側引き出し電極１７１は、第１実施形態の上側引き出し電極７１に相当するものである。
第１上側引き出し電極１７１は、突出片１７１ａが前記貫通孔１６３内を通って上部電極１５０と当接するようになっている。このため、第１上側引き出し電極１７１は、上部電極１５０と電気的に接続されるようになっている。
第２上側引き出し電極１７２は、突出片１７２ａが前記貫通孔１６２を通って導電性金属基材２０と当接するようになっている。このため、第２上側引き出し電極１７２は、導電性金属基材２０と電気的に接続される。
次に、上記のようの構成されたコンデンサ１１０の製造工程（製造方法）について説明する。なお、製造方法についても同様の部分については説明の一部又は全部を割愛する。
誘電体層１４０上に上部電極１５０を形成した後、貫通孔１３０ａ，１４０ａ，１５０ａを例えばレーザ処理により形成する。
次いで、上部電極５０上に絶縁層１６０を形成する。絶縁層１６０の形成方法は、例えば、上部電極１５０上にエポキシ樹脂シートを配置した後、その上部に離形フィルムを配置し、鏡面化されたＳＵＳ板に挟み込んだ状態で、２００℃で１２０分間、１ＭＰａの圧力でプレス加工する方法が挙げられる。このとき、貫通孔１３０ａ，１４０ａ，１５０ａ内にエポキシ樹脂が入り込むことで突出部１６１が形成される。
次いで、絶縁層１６０に対して例えばレーザ処理により貫通孔１６２及び貫通孔１６３を形成する。貫通孔１６２は、低空隙率部２２（導電性金属基材２０）に達するまで絶縁層１６０が除去されるように形成する。貫通孔１６３は、上部電極１５０に達するまで絶縁層１６０が除去されるように形成する。なお、レーザを用いて絶縁層１６０の一部を除去した場合、該当箇所に残るスミアを除去するデスミア処理を実施することが好ましい。
次いで、絶縁層１６０の一部を除去した貫通孔１６２，１６３に上側引き出し電極１７１，１７２の突出片１７１ａ，１７２ａ内に介在される状態で引き出し電極１７０を形成する。このとき、突出片１７１ａは上部電極１５０と当接し、突出片１７２ａは低空隙率部２２（導電性金属基材２０）と当接するように形成する。
以上説明した本実施形態によれば、第１実施形態の（１）、（３）、（４）、（５）、及び（６）の効果に加えて以下の効果を奏することができる。
（７）コンデンサ１１０の一方の主面側に第１上側引き出し電極１７１と第２上側引き出し電極１７２とを有し、他方の主面側に下側引き出し電極７２を有することとなる。つまり、基板に対する配置態様によって第１上側引き出し電極１７１と下側引き出し電極７２を使う場合と、第１上側引き出し電極１７１と第２上側引き出し電極１７２とを使う場合とで使い分けることができるため、利便性の向上に寄与できる。
（変形例）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１実施形態では、絶縁層３０を溝部１０３を形成した後に塗布、すなわち溝部１０３上に絶縁層３０が積層される構成としたが、これに限らない。例えば、誘電体層４０を形成した後に絶縁層３０を形成するようにしてもよい。つまり、導電性金属基材２０と上部電極５０との間に絶縁層３０が形成されていればよい。
また、第２実施形態のコンデンサ１１０においても誘電体層１４０を形成した後に絶縁層１３０を形成するようにしてもよい。
・上記第１実施形態では、第２絶縁層としての絶縁層３０を備える構成としたが、これに限らず、絶縁層３０を省略した構成を採用してもよい。
また、第２実施形態についても同様に、絶縁層１３０を省略した構成を採用してもよい。
・上記第１実施形態では特に言及していないが、例えば、第１絶縁層としての絶縁層６０の一部が第１空隙率部としての高空隙率部２１と誘電体層４０及び上部電極５０を介して重なる位置に配置されてもよい。また、図１において示すように絶縁層６０が第１空隙率部としての高空隙率部２１とは重ならない位置に配置であってもよい。
・上記第２実施形態では、第２端子電極としての下側引き出し電極７２を露出する構成としたが、これに限らない。
図１１に示すように、下側引き出し電極７２の周囲を第３絶縁層としての絶縁層２００にて囲むような構成を採用してもよい。このような構成とすることで、第２端子電極としての下側引き出し電極７２がコンデンサ１０の側面（主面と直交する方向に面する側面）に露出しない構成となるため、上側引き出し電極７１と下側引き出し電極７２との間の短絡を抑えることができる。
また、下側引き出し電極７２側に設ける絶縁層は、図１１に示すような構成に限らない。例えば、下側引き出し電極７２をコンデンサ１０の幅方向（図１１において左右方向）において区画するように複数の絶縁層を介在させる構成を採用してもよい。つまり、下側引き出し電極７２の引き出したい位置以外において絶縁層を介在させるような構成であってもよい。
図１２に示すように、導電性金属基材２０の他方の主面側において第２端子電極としての下側引き出し電極７２の表面を覆う第４絶縁層としての絶縁層２０１を備える構成を採用してもよい。このような構成とすることで、第１端子電極としての第１上側引き出し電極１７１と第３端子電極としての第２上側引き出し電極１７２との間で静電容量を得ることができる。また、予め絶縁層２０１を形成することでコンデンサ１１０を実装する基板上に回路パターンが形成されてあったとしても絶縁層２０１により絶縁することが可能となる。
・上記第２実施形態では、第２端子電極としての下側引き出し電極７２を設ける構成としたが、これに限らない。例えば、下側引き出し電極７２を省略した構成を採用してもよい。つまり、図１３に示すように、一方の主面において、第１端子電極としての第１上側引き出し電極１７１と、第２端子電極としての第２上側引き出し電極１７２を備える構成となる。この場合、第１上側引き出し電極１７１が第１上部端子電極に相当し、第２上側引き出し電極１７２が第２上部端子電極に相当する。また、図１３に示すように、下側引き出し電極７２を省略した代わりに支持部２３を覆うように絶縁層２０２を備えることが好ましい。
・上記各実施形態では、コンデンサ１０，１１０を略直方体形状としたが、その形状はこれに限定されない。コンデンサの形状として平面視において円状、楕円状などの形状を採用してもよい。
・上記各実施形態並びに上記各変形例は適宜組み合わせてもよい。
１０…コンデンサ、２０…導電性金属基材、２１…高空隙率部（第１空隙率部）、２２…低空隙率部（第２空隙率部）、３０…絶縁層（第２絶縁層）、４０…誘電体層、５０…上部電極、６０…絶縁層（第１絶縁層）、７１…上側引き出し電極（第１端子電極）、７２…下側引き出し電極（第２端子電極）、１１０…コンデンサ、１３０…絶縁層（第２絶縁層）、１４０…誘電体層、１５０…上部電極、１６０…絶縁層（第１絶縁層）、１７１…第１上側引き出し電極（第１端子電極及び第１上部端子電極）、１７２…第２上側引き出し電極（第３端子電極及び第２上部端子電極）。

Claims (11)

  1. 一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材と、
    前記導電性金属基材上に設けられる誘電体層と、
    前記誘電体層上に設けられる上部電極と、
    前記導電性金属基材の一方の主面側に設けられ、前記上部電極と電気的に接続された第１端子電極と、
    前記導電性金属基材の他方の主面側に設けられ、前記導電性金属基材と電気的に接続された第２端子電極と、を備え、
    前記第１空隙率部は前記第２空隙率部よりも突出する態様で構成され、
    前記第１端子電極は、前記上部電極上であって前記第１空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に設けられ、
    前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層が設けられ、
    前記第１絶縁層は、前記第１端子電極の周囲を囲う態様で設けられるコンデンサ。
  2. 一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材と、
    前記導電性金属基材上に設けられる誘電体層と、
    前記誘電体層上に設けられる上部電極と、
    前記導電性金属基材の一方の主面側に設けられ、前記上部電極と電気的に接続された第１端子電極と、
    前記導電性金属基材の他方の主面側に設けられ、前記導電性金属基材と電気的に接続された第２端子電極と、を備え、
    前記第１空隙率部は前記第２空隙率部よりも突出する態様で構成され、
    前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層が設けられるコンデンサであって、
    前記コンデンサの端部において、前記導電性金属基材と前記上部電極との間のいずれかの箇所に第２絶縁層を備えるコンデンサ。
  3. 前記第１端子電極と絶縁された状態で前記導電性金属基材の主面の内で前記第１端子電極が設けられる主面側に設けられ、前記導電性金属基材と電気的に接続された第３端子電極を有する、請求項１又は請求項２に記載のコンデンサ。
  4. 前記コンデンサの端部において、前記導電性金属基材と前記上部電極との間のいずれかの箇所に第２絶縁層を備える、請求項１又は請求項１を引用する請求項３に記載のコンデンサ。
  5. 前記導電性金属基材の他方の主面側において前記第２端子電極の周囲を囲う第３絶縁層を備えた、請求項１〜４のいずれか一項に記載のコンデンサ。
  6. 前記導電性金属基材の他方の主面側において前記第２端子電極の表面を覆う第４絶縁層を備えた、請求項３又は請求項３を引用する請求項４に記載のコンデンサ。
  7. 一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材と、
    前記導電性金属基材上に設けられる誘電体層と、
    前記誘電体層上に設けられる上部電極と、
    前記導電性金属基材の一方の主面側に設けられ、前記上部電極と電気的に接続された第１上部端子電極と、
    前記第１上部端子電極と絶縁された状態で前記導電性金属基材の主面の内で前記第１上部端子電極が設けられる主面側に設けられ、前記導電性金属基材と電気的に接続された第２上部端子電極と、を備え、
    前記第１空隙率部は前記第２空隙率部よりも突出する態様で構成され、
    前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層が設けられるコンデンサであって、
    前記コンデンサの端部において、前記導電性金属基材と前記上部電極との間のいずれかの箇所に第２絶縁層を備えるコンデンサ。
  8. 一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材上に誘電体層を形成する工程と、
    前記誘電体層上に上部電極を形成する工程と、
    前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層を形成する工程と、
    前記上部電極上であって前記第１空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に、前記第１絶縁層に周囲を囲われる態様で、前記上部電極と電気的に接続するように第１端子電極を形成する工程と、
    前記導電性金属基材と電気的に接続するように第２端子電極を形成する工程と、
    を含む、コンデンサの製造方法。
  9. 一方の主面に多孔構造とされる第１空隙率部と該第１空隙率部よりも空隙率が低い第２空隙率部とを有する導電性金属基材のうち前記第２空隙率部上に第２絶縁層を形成する工程と、
    前記導電性金属基材上及び前記第２絶縁層上に誘電体層を形成する工程と、
    前記誘電体層上に上部電極を形成する工程と、
    前記上部電極上であって前記第２空隙率部と前記誘電体層及び前記上部電極を介して重なる位置に少なくとも第１絶縁層を形成する工程と、
    前記上部電極と電気的に接続するように第１上部端子電極を形成する工程と、
    前記第１上部端子電極と絶縁された状態で前記導電性金属基材の主面の内で前記第１上部端子電極が設けられる主面側に設けられて前記導電性金属基材と電気的に接続するように第２上部端子電極を形成する工程と、を含む、コンデンサの製造方法。
  10. 前記誘電体層は、原子層堆積法により形成される、請求項８又は９に記載のコンデンサの製造方法。
  11. 前記上部電極は、原子層堆積法により形成される、請求項８〜１０のいずれか一項に記載のコンデンサの製造方法。
JP2016222640A 2016-11-15 2016-11-15 コンデンサ及びコンデンサの製造方法 Active JP6583220B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016222640A JP6583220B2 (ja) 2016-11-15 2016-11-15 コンデンサ及びコンデンサの製造方法
US15/802,507 US10734164B2 (en) 2016-11-15 2017-11-03 Capacitor and method for manufacturing capacitor
CN201711101176.6A CN108074738B (zh) 2016-11-15 2017-11-09 电容器以及电容器的制造方法
TW106139100A TWI655655B (zh) 2016-11-15 2017-11-13 電容器及電容器之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016222640A JP6583220B2 (ja) 2016-11-15 2016-11-15 コンデンサ及びコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2018082013A JP2018082013A (ja) 2018-05-24
JP6583220B2 true JP6583220B2 (ja) 2019-10-02

Family

ID=62108665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016222640A Active JP6583220B2 (ja) 2016-11-15 2016-11-15 コンデンサ及びコンデンサの製造方法

Country Status (4)

Country Link
US (1) US10734164B2 (ja)
JP (1) JP6583220B2 (ja)
CN (1) CN108074738B (ja)
TW (1) TWI655655B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174751A1 (ja) * 2019-02-28 2020-09-03 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサおよびそれらの製造方法
CN112448043A (zh) * 2019-08-30 2021-03-05 中科邦汇新材料科技(东莞)有限公司 一种新型锂电池阴阳极片绝缘胶水工艺
US11515098B2 (en) * 2019-09-09 2022-11-29 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor and method of producing solid electrolytic capacitor
TWI744103B (zh) * 2020-03-12 2021-10-21 日商村田製作所股份有限公司 電容器用老化裝置及電容器之老化方法
CN115039190B (zh) * 2020-03-24 2023-08-25 株式会社村田制作所 电容器
KR20220116561A (ko) * 2020-06-29 2022-08-23 티디케이가부시기가이샤 박막 캐패시터 및 그 제조 방법 및 박막 캐패시터를 구비하는 전자 회로 기판
CN116234641B (zh) * 2020-09-30 2024-04-19 富士胶片株式会社 导电层叠体及导电层叠体的制造方法
JP2022178308A (ja) * 2021-05-20 2022-12-02 イビデン株式会社 プリント配線板
WO2023157426A1 (ja) * 2022-02-16 2023-08-24 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006973A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd コンデンサおよびその製造方法
KR100568306B1 (ko) * 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
JP3875705B2 (ja) 2004-09-22 2007-01-31 富士通メディアデバイス株式会社 固体電解コンデンサ及びその製造方法
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
EP2261933A4 (en) * 2008-04-08 2018-03-28 Murata Manufacturing Co. Ltd. Capacitor and method for manufacturing the same
JP5455352B2 (ja) * 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
US8236645B1 (en) * 2011-02-07 2012-08-07 GlobalFoundries, Inc. Integrated circuits having place-efficient capacitors and methods for fabricating the same
TWI483352B (zh) * 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
TWI483274B (zh) 2013-12-30 2015-05-01 Ind Tech Res Inst 複合電極及電解電容器
CN105960692B (zh) * 2014-02-07 2019-01-15 株式会社村田制作所 电容器及其制造方法

Also Published As

Publication number Publication date
TWI655655B (zh) 2019-04-01
CN108074738A (zh) 2018-05-25
CN108074738B (zh) 2020-09-18
US20180137990A1 (en) 2018-05-17
JP2018082013A (ja) 2018-05-24
US10734164B2 (en) 2020-08-04
TW201830434A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
JP6583220B2 (ja) コンデンサ及びコンデンサの製造方法
KR101906693B1 (ko) 콘덴서
KR101887793B1 (ko) 콘덴서
US10658111B2 (en) Capacitor
WO2018092722A1 (ja) コンデンサ及びコンデンサの実装構造
WO2016181865A1 (ja) コンデンサおよびその製造方法
WO2018021001A1 (ja) 薄膜キャパシタ、及び電子装置
JP2010510644A (ja) コンポーネント構造
JP6558439B2 (ja) コンデンサおよびその製造方法
TWI621386B (zh) Method for manufacturing substrate with built-in capacitor
WO2017026295A1 (ja) コンデンサ
US11348726B2 (en) Capacitor
WO2017026294A1 (ja) コンデンサ、及び該コンデンサの製造方法
WO2018174132A1 (ja) コンデンサ
TWI612544B (zh) 電容器及電子零件
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
US20230307179A1 (en) Multilayer capacitor and board having the same embedded therein
JPWO2017026207A1 (ja) コンデンサ搭載フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6583220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150