JP6582435B2 - 集積回路装置及び電子機器 - Google Patents

Description

本発明は、ＥＰＤ（electrophoretic display：電気泳動表示）パネル等の電気光学パネルを駆動する集積回路装置に関する。さらに、本発明は、そのような集積回路装置を電気光学パネルと共に搭載した電子機器に関する。

液晶表示装置やプラズマディスプレイ装置よりも一層の薄型化と低消費電力化を実現する表示装置として、ＥＰＤパネル等を用いた電子ペーパーとも称される表示装置が開発され、腕時計、電子ブック、電子新聞、電子広告看板、又は、案内表示板等の電子機器において利用されている。

例えば、ＥＰＤパネルにおいては、表面層に設けられた透明なトッププレーン電極と下層に設けられた複数のセグメント電極との間に、電気泳動層が配置されている。電気泳動層は、異なる極性に帯電した白色の電気泳動粒子及び黒色の電気泳動粒子と、それらを分散させる分散媒（透明なオイル等）とを収容したマイクロカプセルを含んでいる。

トッププレーン電極とセグメント電極との間に電圧を印加して電気泳動粒子に電界をかけることによって、電界の向きに応じて電気泳動粒子が移動し、そのセグメント電極に対応する画素の色が表示される。ＥＰＤパネルは、電気泳動粒子に一度電界をかけて表示状態にすると、その後は電気泳動粒子に電界をかけなくてもその表示状態を維持する不揮発性（メモリー性）を有する。

従って、最初に表示を行う時と、表示内容を変更したり消去したりする時にだけ、ＥＰＤパネルに駆動電圧を印加すれば良いので、大幅な省電力化が可能である。ただし、駆動電圧を変更する際には、トッププレーン電極とセグメント電極との間の容量成分を駆動するために電力が必要になる。また、トッププレーン電極とセグメント電極との間には抵抗成分が存在するので、ＥＰＤパネルに直流電圧が印加されている期間においてもリーク電流が流れて電力が消費される。

関連する技術として、特許文献１には、表示素子の駆動を行わなくても画像を表示し続ける表示装置において、画像を表示するまでに要する時間を短縮しつつ、駆動装置における消費電力を低減することが開示されている。この駆動装置は、電源の電圧を昇圧する昇圧手段と、表示素子群を駆動する駆動手段と、一端が昇圧手段に接続されると共に他端が駆動手段に接続されてオン状態又はオフ状態となるスイッチと、昇圧手段による昇圧を継続させたままスイッチをオフ状態からオン状態にして駆動手段に昇圧された電圧で表示素子群の駆動を行わせ、駆動が終了した後にスイッチをオン状態からオフ状態にするようにスイッチの状態を切り替える制御手段とを備えている。

特開２００９−２３７０２９号公報（段落０００７−０００８、図１、図３）

特許文献１によれば、駆動手段が表示素子群を駆動する駆動期間においてスイッチをオン状態にし、駆動期間の終了後にスイッチをオフ状態に切り替えることにより、駆動期間の終了後における消費電力を低減することができる。しかしながら、特許文献１には、駆動期間における消費電力を低減することは開示されていない。

そこで、上記の点に鑑み、本発明の第１の目的は、電気光学パネルの光学特性の低下を抑制しつつ、電気光学パネルを駆動する際の消費電力を低減することができる集積回路装置を提供することである。また、本発明の第２の目的は、そのような集積回路装置を電気光学パネルと共に搭載した電子機器等を提供することである。

以上の課題の少なくとも一部を解決するために、本発明の１つの観点に係る集積回路装置は、複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、フェーズが開始するタイミングに同期して電源回路の電流供給能力を第１の水準に設定し、電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部とを備える。

本実施形態によれば、電気光学パネルのいずれかの電極に印加される駆動電圧を変更する際には、電源回路の電流供給能力が第１の水準に高められ、その後、電源回路の電流供給能力が第２の水準に低下するので、電気光学パネルの光学特性の低下を抑制しつつ、電気光学パネルを駆動する際の消費電力を低減することができる。

ここで、電源制御部が、電源回路を標準電力モードで動作させることにより、電源回路の電流供給能力を第１の水準に設定し、電源回路を低消費電力モードで動作させ、又は、電源回路の動作を停止させることにより、電源回路の電流供給能力を第２の水準に設定するようにしても良い。その場合には、電気光学パネルの複数の電極に印加される駆動電圧を変更しない期間において、消費電力を大きく低減することができる。

あるいは、電源制御部が、電源回路を標準電力モードで動作させることにより、電源回路の電流供給能力を第１の水準に設定し、電源回路を標準電力モードと低消費電力モードとで交互に動作させ、又は、電源回路を間欠動作させることにより、電源回路の電流供給能力を第２の水準に設定するようにしても良い。その場合には、電源回路の電流供給能力を第２の水準に維持している期間において電気光学パネルの複数の電極間にリーク電流が流れても、電源電圧の低下を回復することができる。

以上において、電源制御部が、フェーズが開始するタイミングに先立って、電源回路の電流供給能力を第１の水準に設定するようにしても良い。それにより、駆動電圧生成部が駆動電圧を生成する前に、電源回路の電流供給能力を十分に高めることができる。

また、電源制御部が、電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、温度センサーによって測定された温度に従って決定するようにしても良い。それにより、駆動対象となる電気光学パネルが温度特性を有し、温度が高くなるとトッププレーン電極とセグメント電極との間の抵抗値が下がる（リーク電流が大きくなる）場合においても、第２の水準の期間における駆動電圧の変化を抑制することができる。

あるいは、電源制御部が、電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、フェーズが開始するタイミングで変化する駆動電圧が印加される出力端子の数、又は、電気光学パネルにおいて該出力端子に接続される画素電極の総面積に従って決定するようにしても良い。それにより、電源回路の負荷の重さに基づいて、電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを適切に決定することができる。

あるいは、電源制御部が、電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、フェーズが開始した後に電気光学パネルにおいて異なる駆動電圧が印加される隣り合う画素電極間の境界線の総延長に従って決定するようにしても良い。それにより、異なる駆動電圧が印加される隣り合う画素電極間のリーク電流を考慮して、電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを適切に決定することができる。

あるいは、集積回路装置が、電源回路によって生成される電源電圧を測定する電圧モニター部をさらに備え、電源制御部が、電源回路の電流供給能力を第２の水準に維持している間に電源電圧が所定の電圧よりも小さくなっている場合に、電源回路の電流供給能力を第２の水準から第１の水準に変更するようにしても良い。それにより、必要な駆動電圧を維持しつつ、消費電力を低減することができる。

あるいは、電源制御部が、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つプリチャージ期間において、電源回路の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準に設定するようにしても良い。それにより、第１フレームの開始時から所定の電源電圧を駆動電圧生成部に印加することができる。

あるいは、電源制御部が、電源回路の電流供給能力を第２の水準に設定してから第２の所定の期間が経過している場合に、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つ第１のプリチャージ期間において、電源回路の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準とし、電源回路の電流供給能力を第２の水準に設定してから第２の所定の期間が経過していない場合に、第１のプリチャージ期間よりも短い第２のプリチャージ期間において、電源回路の電流供給能力を第３の水準とするか、又は、駆動期間が開始するタイミング以降で電源回路の電流供給能力を第１の水準に設定するようにしても良い。それにより、前回の駆動期間においてキャパシターに蓄積された電荷を利用してプリチャージ時間を最小限に抑え、消費電力を低減することができる。

あるいは、集積回路装置が、電源回路によって生成される電源電圧を測定する電圧モニター部をさらに備え、電源制御部が、電源回路の電流供給能力を第２の水準に維持している間に電源電圧が所定の電圧よりも小さくなっている場合に、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つ第１のプリチャージ期間において、電源回路の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準とし、電源電圧が所定の電圧よりも小さくなっていない場合に、第１のプリチャージ期間よりも短い第２のプリチャージ期間において、電源回路の電流供給能力を第３の水準とするか、又は、駆動期間が開始するタイミング以降で電源回路の電流供給能力を第１の水準に設定するようにしても良い。それにより、前回の駆動期間においてキャパシターに蓄積された電荷を利用してプリチャージ時間を最小限に抑え、消費電力を低減することができる。

以上において、集積回路装置が、クロック信号に従ってチャージポンプ動作を行うことにより、外部から供給される電源電圧を昇圧して昇圧された電源電圧を生成する電源回路をさらに備え、電源制御部が、電源回路に供給されるクロック信号の周波数を変更し、又は、電源回路にクロック信号を供給するか否かにより、電源回路の電流供給能力を変更するようにしても良い。それにより、電源回路の電流供給能力を容易に変更することができる。

本発明の１つの観点に係る電子機器は、電気光学パネルと、上記いずれかの集積回路装置とを備える。それにより、電気光学パネルの光学特性の低下を抑制しつつ、電気光学パネルを駆動する際の電子機器の消費電力を低減することができる。

ここで、電気光学パネルが、共通電極に対向する画素電極と、データ線に接続されたスイッチ回路と、データ線からスイッチ回路を介して供給される画像データを保持する保持回路と、保持回路に保持された画像データに従って、第１の制御線と第２の制御線との内の選択された一方を画素電極に電気的に接続するセレクター回路とを含む画素回路を備え、電源制御部が、第１の制御線、第２の制御線、又は、共通電極に印加される電位が変化するタイミングに同期して電源回路の電流供給能力を第１の水準に設定し、電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定するようにしても良い。

それにより、電気光学パネルの第１の制御線、第２の制御線、又は、共通電極に印加される電位を変更する際には、電源回路の電流供給能力が第１の水準に高められ、その後、電源回路の電流供給能力が第２の水準に低下するので、電気光学パネルの光学特性の低下を抑制しつつ、電気光学パネルを駆動する際の消費電力を低減することができる。

本発明の第１の実施形態に係る電子機器の構成例を示すブロック図。 電気光学パネルの一例としてＥＰＤパネルを示す平面図。 電気光学パネルの一例としてＥＰＤパネルの一部を模式的に示す断面図。 本発明の第１の実施形態に係る表示ドライバーの構成の一部を示す図。 図４に示す電源回路の構成例を示す図。 図５に示す１次昇圧回路又は２次昇圧回路の構成例を示す回路図。 図６に示す昇圧回路における各部の電圧波形を示す波形図。 本発明の第１の実施形態における駆動波形の設定例を示す図。 本発明の第１の実施形態における駆動波形の設定例を示す図。 本発明の第１の実施形態における駆動波形の設定例を示す図。 図４に示す表示ドライバーによって生成される駆動波形の例を示す波形図。 本発明の第１の実施形態における電源制御の第２の例を示す図。 本発明の第１の実施形態における電源制御の第３の例を示す図。 本発明の第２の実施形態に係る表示ドライバーの構成の一部を示す図。 図１４に示す電気光学パネルに設けられている画素回路の構成例を示す図。 図１４に示す表示ドライバーの動作を説明するためのタイミング図。 第２の実施形態において一部の画素の表示が変更される状態を示す図。 第２の実施形態において全ての画素の表示が統一される状態を示す図。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜電子機器＞
図１は、本発明の第１の実施形態に係る電子機器の構成例を示すブロック図である。本発明によれば、腕時計、電子ブック、電子新聞、電子広告看板、案内表示板、電子カード（クレジットカード、ポイントカード等）、リモコン、携帯電話機、携帯情報端末、又は、電卓等の様々な電子機器を実現することができる。図１には、そのような電子機器が画像表示を行うための構成が主に示されている。

図１に示すように、この電子機器は、ＥＰＤ（electrophoretic display）パネル等の電気光学パネル１０と、表示ドライバー２０と、操作部３０と、ホストＣＰＵ（中央演算装置）４０と、格納部５０と、通信部６０と、電源部７０とを含んでいる。表示ドライバー２０〜電源部７０は、バスラインによって互いに接続されている。

表示ドライバー２０は、電気光学パネル１０を駆動して、電気光学パネル１０に画像を表示させる。操作部３０は、例えば、操作ボタン等を含み、ユーザーが各種の命令や情報を入力するために用いられる。ホストＣＰＵ４０は、電子機器の各部を制御する。格納部５０は、例えば、記憶媒体としてＥＥＰＲＯＭ等のメモリー又はハードディスク等を含み、各種の情報を格納する。通信部６０は、例えば、アナログ回路及びデジタル回路で構成され、外部機器との通信を行う。電源部７０は、例えば、アナログ回路で構成され、電子機器の各部に電源電圧を供給する。

ここで、格納部５０は、ホストＣＰＵ４０に各種の処理を行わせるためのソフトウェアを格納している。また、格納部５０は、電気光学パネル１０にそれぞれの駆動電圧を印加する期間（駆動電圧印加期間）を設定するためのタイミング情報を格納している。さらに、格納部５０は、電気光学パネル１０の表示状態が第１の表示データに対応する第１の表示状態から第２の表示データに対応する第２の表示状態になるまでの間における少なくとも１組の駆動電圧波形（本願においては、単に「駆動波形」ともいう）に関する波形情報を格納している。

また、格納部５０は、表示ドライバー２０の電源回路２４の動作水準を制御するための電源制御情報等を格納している。ホストＣＰＵ４０は、格納部５０に格納されているタイミング情報、波形情報、及び、電源制御情報と、通信部６０等によって得られる表示データとを、表示ドライバー２０に供給する。

＜電気光学パネル＞
電気光学パネル１０としては、典型的には、ＥＰＤパネルが使用されるが、ＥＰＤパネル以外にも、駆動電圧の印加時間によって表示状態が制御される電気光学パネルを使用することができる。

例えば、電気光学パネル１０として、ＥＣＤ（electrochromic display）パネルを使用することができる。ＥＣＤパネルは、電界によって変色する素子を有しており、トッププレーン電極とセグメント電極との間に電圧を印加すると、酸化還元反応によって素子に色がついたり、素子の光透過率が変化したりする現象を利用して表示を行う。

あるいは、電気光学パネル１０として、ＮＣＤ（nanochromics display）パネルを使用しても良い。その他に、電気光学パネル１０として、電子粉流体（登録商標）方式のパネル、コレステリック液晶を用いたパネル、カイラルネマチック液晶を用いたパネル、又は、エレクトロウェッティング方式のパネル等を使用しても良い。

図２は、電気光学パネルの一例としてＥＰＤパネルを示す平面図である。ＥＰＤパネルには、セグメント型と、ドットマトリクス型とが存在するが、本実施形態においては、一例として、セグメント型のＥＰＤパネルについて説明する。

図２に示す例においては、電気光学パネル１０が、数字等のキャラクターを表示する。電気光学パネル１０は、７個のセグメント０〜６から成るセグメントキャラクターＳＣを１桁表す表示体を有している。また、それらのセグメント０〜６の周囲の領域ＢＧは、セグメントキャラクターＳＣの背景領域を表している。

その場合に、電気光学パネル１０は、１個の共通のトッププレーン電極ＣＯＭと、７個のセグメント電極ＳＥＧ０〜ＳＥＧ６と、１個のバックプレーン電極ＢＧとを有している。電気光学パネル１０の下部から出ている９本の線は、それらの電極に接続されたリード線であり、図１に示す表示ドライバー２０に接続される。以下においては、バックプレーン電極ＢＧもセグメント電極の一種であり、画素電極に相当するとして説明する。

図３は、電気光学パネルの一例としてＥＰＤパネルの一部を模式的に示す断面図である。図３に示すように、表示面となる透明な樹脂基板１１の裏面全体にＩＴＯ（酸化インジューム錫）膜等の透明なトッププレーン電極１２が形成され、その下層に電気泳動層１３がフィルム状に形成されている。フィルム状の電気泳動層１３を、画素毎にセグメント電極１６が表面に形成されたフレキシブルプリント基板１５上に接着剤層１４によって接着することにより、電気光学パネル１０が構成されている。

電気泳動層１３においては、バインダー、界面活性剤、増粘剤、純水等、又は、それらの混合体中に、直径が数十μｍ程度の微小なマイクロカプセル１３ａが多数分散して配置されている。マイクロカプセル１３ａは、透明なメタクリル樹脂等から成るカプセル殻の内部に、カーボンブラック等から成る黒色粒子と、酸化チタン等から成る白色粒子とが、シリコーンオイル等の粘性の高い透明な分散媒に分散された状態で封入されたものである。例えば、黒色粒子は正に帯電され、白色粒子は負に帯電されている。

トッププレーン電極１２とセグメント電極１６との間に電圧を印加すると、マイクロカプセル１３ａに封入されている正帯電の黒色粒子及び負帯電の白色粒子に、その帯電の正負に応じた方向に静電気力が作用する。例えば、セグメント電極１６がトッププレーン電極１２よりも高電位である場合には、トッププレーン電極１２側に正帯電の黒色粒子が移動するので、その画素は黒表示となる。一方、セグメント電極１６がトッププレーン電極１２よりも低電位である場合には、トッププレーン電極１２側に負帯電の白色粒子が移動するので、その画素は白表示となる。

このとき、黒色粒子及び白色粒子は、分散媒中を電気泳動によって移動する。ここで、トッププレーン電極１２とセグメント電極１６との間に電圧を印加して表示状態を変化させた後にトッププレーン電極１２とセグメント電極１６とを同電位にしても、電気光学パネル１０は、その表示状態を保持する不揮発性（メモリー性）を有する。従って、電気光学パネル１０における表示を変化させる時にだけ電気光学パネル１０に駆動電圧を印加すれば良いので、電力消費量が極めて僅かで済む。

電気光学パネル１０を駆動するためには、トッププレーン電極１２の電位を固定してセグメント電極１６の電位を変化させても良い。その場合には、例えば、トッププレーン電極１２の電位を０Ｖに固定しておき、表示状態を白表示から黒表示に変化させる画素のセグメント電極１６には正の駆動電圧を印加し、表示状態を黒表示から白表示に変化させる画素のセグメント電極１６には負の駆動電圧を印加し、表示状態を変化させない画素のセグメント電極１６には０Ｖの駆動電圧を印加する。

あるいは、トッププレーン電極１２の電位とセグメント電極１６の電位との両方を変化させても良い。その場合には、例えば、トッププレーン電極１２に０Ｖの駆動電圧を印加している際に、表示状態を白表示から黒表示に変化させる画素のセグメント電極１６には正の駆動電圧を印加し、表示状態を変化させない画素のセグメント電極１６には０Ｖの駆動電圧を印加する。また、トッププレーン電極１２に正の駆動電圧を印加している際に、表示状態を黒表示から白表示に変化させる画素のセグメント電極１６には０Ｖの駆動電圧を印加し、表示状態を変化させない画素のセグメント電極１６にはトッププレーン電極１２と同じ駆動電圧を印加する。以下においては、後者の場合について説明する。

電気光学パネル１０においては、１つのセグメント電極における表示状態（階調）が、第１の表示データに対応する第１の表示状態から第２の表示データに対応する第２の表示状態になるまでの間に、全てのセグメント電極１６とトッププレーン電極１２との間に印加される電圧を所定の駆動波形に従って変化させることにより、表示状態を安定化させることが望ましい。そのために、表示ドライバー２０は、複数のフェーズにおいて設定される駆動波形で電気光学パネル１０を駆動する。

ここで、「フェーズ」とは、電気光学パネル１０の駆動波形において、駆動電圧が一定である期間を意味する。言い換えると、「フェーズ」とは、波形値が一定である期間を意味する。なお、電源回路を停止してから電源供給を再開するまでのリークによる電圧変化は「駆動電圧が一定」の範囲内とする。また、フェーズの長さである「フェーズ長」は、表示タイミングクロック信号の周期数を表している。例えば、フェーズ長が「４」である場合に、それは、表示タイミングクロック信号の４周期を表している。なお、表示タイミングクロック信号の１周期は、１フレームの時間に対応している。

＜表示ドライバー＞
再び図１を参照すると、表示ドライバー２０は、表示データ格納部２１と、表示コントローラー２２と、駆動電圧生成部２３と、電源回路２４と、電圧モニター部２５と、制御部２６と、温度センサー２７と、ホストインターフェース（Ｉ／Ｆ）２８とを含んでいる。表示データ格納部２１と、表示コントローラー２２と、制御部２６と、ホストインターフェース２８とは、バスラインによって互いに接続されている。本発明の第１の実施形態に係る集積回路装置（例えば、表示ドライバーＩＣ）は、表示データ格納部２１と、表示コントローラー２２と、駆動電圧生成部２３とを含んでおり、さらに、電源回路２４と、電圧モニター部２５と、制御部２６と、温度センサー２７と、ホストインターフェース２８との内の少なくとも一部を含んでも良い。

表示データ格納部２１は、ホストＣＰＵ４０からホストインターフェース２８を介して供給される表示データを格納する。表示コントローラー２２は、例えば、デジタル回路及びアナログ回路で構成され、ホストＣＰＵ４０からホストインターフェース２８を介して供給されるタイミング情報、波形情報、及び、電源制御情報に基づいて、複数のフェーズにおける駆動波形を設定すると共に、電源回路２４を制御する。

そのために、表示コントローラー２２は、表示タイミングクロック信号を生成すると共に、ホストＣＰＵ４０から送信される表示開始コマンドに基づいて表示開始トリガー信号を生成し、表示タイミングクロック信号に同期して表示開始フラグを活性化する。さらに、表示コントローラー２２は、表示開始フラグが活性化されているときに、１組の波形値を順次選択して駆動波形を設定する。それにより、表示コントローラー２２は、電気光学パネル１０の表示状態が第１の表示状態から第２の表示状態になるまでの間における各々のフェーズにおいて、１組の駆動電圧を表す１組の波形値を駆動電圧生成部２３に供給する。

駆動電圧生成部２３は、電源回路２４によって生成される電源電圧が供給されて動作し、表示データ格納部２１に格納されている表示データに応じて、複数のフェーズの各々において電気光学パネル１０の複数の電極に印加される複数の駆動電圧を生成する。駆動電圧生成部２３は、電気光学パネル１０の複数のセグメント電極に対応する複数チャンネルの回路を有しており、表示データに応じて、表示コントローラー２２から供給される１組の波形値の内から、各チャンネルについて１つの波形値を選択する。それにより、駆動電圧生成部２３は、電気光学パネル１０のＮ個（Ｎ≧２）のセグメント電極にそれぞれ供給される駆動電圧ＶＤ１〜ＶＤＮを生成し、電気光学パネル１０に対して２値駆動を行う場合には、電気光学パネル１０のトッププレーン電極に供給される駆動電圧ＶＤＴを生成する。

電源回路２４は、電源部７０から供給される電源電圧に基づいて、駆動電圧生成部２３において使用される電源電圧を生成する。例えば、電気光学パネル１０に対して０Ｖ／１５Ｖの２値駆動を行う場合には、電源回路２４が、電源部７０から供給される電源電位ＶＤＤ（例えば、１．８Ｖ〜５．５Ｖ）及び電源電位ＶＳＳ（例えば、０Ｖ）によって表される電源電圧（ＶＤＤ−ＶＳＳ）を昇圧することにより、昇圧された１５Ｖの電源電圧（ＶＰＰ−ＶＳＳ）を生成する。

電圧モニター部２５は、例えば、コンパレーター又はＡＤＣ（アナログ／デジタル変換器）等を含み、電源回路２４によって生成される電源電圧（ＶＰＰ−ＶＳＳ）を測定して、測定結果を電源制御部２２６に出力する。

制御部２６は、例えば、デジタル回路で構成され、表示ドライバー２０の各部を制御する。制御部２６がＣＰＵ（中央演算装置）を含む場合には、制御部２６を内蔵する集積回路装置が、ＭＣＵ（マイクロコントローラーユニット）として構成されても良い。

温度センサー２７は、例えば、ＰＮ接合ダイオード又は熱電対と、ＡＤＣとを含み、制御部２６の制御の下で、電気光学パネル１０又はその周辺の温度を測定する。温度によって、電気光学パネル１０の表示特性が変化するからである。温度センサー２７は、フレキシブルプリント基板１５（図３）の裏面に取り付けることができる。また、温度センサー２７の少なくとも一部を、電気泳動層１３（図３）の内部に埋め込んだり、電気泳動層１３に隣接して配置しても良い。

ホストインターフェース２８は、例えば、デジタル回路で構成され、表示ドライバー２０とホストＣＰＵ４０との間のインターフェース処理を行う。また、ホストインターフェース２８は、表示設定レジスター２８ａ、トリガーレジスター２８ｂ、割り込みレジスター２８ｃ、電源設定レジスター２８ｄ、及び、温度レジスター２８ｅ等の制御レジスターを有している。ホストＣＰＵ４０は、それらの制御レジスターにアクセスし、それらの制御レジスターに制御情報を格納したり、それらの制御レジスターから制御情報や測定情報を読み出したりすることができる。

表示設定レジスター２８ａは、表示コントローラー２２において生成されるクロック信号や表示タイミングクロック信号の設定指示、又は、電気光学パネル１０における反転表示、全黒表示、又は、全白表示の指示等を格納する。トリガーレジスター２８ｂは、駆動波形生成動作を開始させる表示開始トリガー信号を格納する。

割り込みレジスター２８ｃは、駆動波形生成動作の終了後に発生する割り込みフラグや割り込みマスクを格納する。電源設定レジスター２８ｄは、電源回路２４の動作水準の設定、定電圧回路（レギュレーター）の設定、昇圧倍数の設定、又は、昇圧電圧の微調整（コントラスト、トリミング）等に用いられる各種の制御情報を格納する。温度レジスター２８ｅは、温度センサー２７の測定結果を表すデータを格納する。

＜第１の実施形態＞
図４は、本発明の第１の実施形態に係る表示ドライバーの構成の一部を詳細に示す図である。図４には、表示データ格納部２１、表示コントローラー２２、駆動電圧生成部２３、電源回路２４、及び、電圧モニター部２５が示されている。

表示データ格納部２１は、例えば、複数のフリップフロップ等を含むレジスター、又は、ＳＲＡＭ等のメモリーで構成される。表示データ格納部２１は、ホストＣＰＵ４０（図１）から供給される第１の表示データ（現表示データ）ＤＬを格納する現表示データ格納部２１１と、第１の表示データＤＬの次に供給される第２の表示データ（次表示データ）ＤＰを格納する次表示データ格納部２１２とを含んでも良い。

例えば、表示ドライバー２０が電気光学パネルの２５６個のセグメント電極に２５６個の駆動電圧を出力する場合には、２５６個のセグメント表示データを含む表示データが、次表示データ格納部２１２に供給される。表示データ格納部２１は、新たな表示データが供給されたときに、第１の表示データＤＬ及び第２の表示データＤＰを更新する。

表示コントローラー２２は、タイミング情報格納部２２１と、波形情報格納部２２２と、タイミング制御部２２３と、駆動波形選択部２２４と、電源制御情報格納部２２５と、電源制御部２２６とを含んでいる。

タイミング情報格納部２２１、波形情報格納部２２２、及び、電源制御情報格納部２２５は、不揮発性メモリー又はレジスター等で構成され、それらが一体的に構成されても良い。タイミング情報格納部２２１、波形情報格納部２２２、及び、電源制御情報格納部２２５は、例えば、ホストＣＰＵ４０（図１）から供給されるタイミング情報、波形情報、及び、電源制御情報をそれぞれ格納する。

タイミング情報格納部２２１は、電気光学パネルに一定の駆動電圧を印加するフェーズ長を表すフェーズ長情報をインデックス番号に対応して格納する。ここで、タイミング情報格納部２２１は、インデックス番号及びフェーズ長情報を含む１種類のタイミング情報を格納しても良い。

あるいは、図４に示すように、タイミング情報格納部２２１が、複数の異なる環境条件下で用いられる複数種類のタイミング情報（例えば、常温用、低温用、高温用）を格納するようにしても良い。その場合には、環境条件が変化しても、ホストＣＰＵ４０がタイミング情報を表示コントローラー２２に再度送信する必要がなくなる。

さらに、タイミング情報格納部２２１は、１フレームの時間を表すフレーム時間情報を格納しても良い。フレーム時間情報は、例えば、ホストＣＰＵ４０（図１）から供給される。フレーム時間情報とフェーズ長情報との組み合わせによって、温度に応じて駆動波形の柔軟な設定が可能となる。あるいは、フレーム時間情報のみを変更することにより、環境条件に応じて駆動波形を変更することも可能である。

環境条件が変化しても波形情報の変更が必要でない場合に、ホストＣＰＵ４０は、フレーム時間情報、又は、インデックス番号及びフェーズ長情報を表示コントローラー２２に送信して設定を変更した後に、送信動作を中断することができる。それにより、波形情報を送信することなく、最小限のデータ書き換えによって、環境条件の変化に対応する駆動波形の変更を行うことが可能となる。

波形情報格納部２２２は、表示データによって定まる少なくとも１つの表示状態に応じて用いられる少なくとも１組の駆動波形に関する波形情報を格納する。ここで、少なくとも１つの表示状態とは、第１の表示データＤＬに対応する表示状態及び第２の表示データＤＰに対応する表示状態であっても良いし、表示データＤＰに対応する表示状態であっても良い。駆動電圧生成部２３において、実際に供給される表示データに応じて、１組の駆動波形の内から１つの駆動波形が選択される。

また、少なくとも１組の駆動波形とは、１つの駆動モードにおける１組の駆動波形であっても良いし、図４に示すように、駆動モード１における１組の駆動波形及び駆動モード２における１組の駆動波形を含んでも良い。例えば、駆動モード１は、駆動モード２よりも第１の表示データＤＬに対応する表示状態から第２の表示データＤＰに対応する表示状態への変化に要する時間が短い高速モードであり、駆動モード２は、駆動モード１よりも書き換え速度が遅いものの、残像が少ない、即ち、高品質の書き換えを行う低残像モードである。ホストＣＰＵ４０（図１）等によって駆動モードが指定されることにより、複数の駆動モードの内から１つの駆動モードが選択される。

波形情報格納部２２２は、各々の駆動モードについて、複数のフェーズに対応する期間Ｔ１〜ＴＭの波形情報をそれぞれ格納する格納領域ＲＴ１〜ＲＴＭを有している。１つの駆動モードについての各フェーズの波形情報は、１組の駆動電圧を表す１組の波形値と、フェーズ長を特定するインデックス番号とを含んでいる。

駆動波形の生成を停止するための情報は、各フェーズの波形情報に含めても良い。あるいは、図４に示すように、波形情報格納部２２２が、１組の駆動波形に関する波形情報を格納する格納領域の先頭に、駆動電圧の印加を終了するフェーズの位置を特定する終了フェーズ位置情報を格納しても良い。

後者のようにすれば、各フェーズの波形情報を格納する格納領域に駆動波形の終了位置を表すビット（例えば、そのフェーズが最終フェーズであるか否かを表すビット）を格納する必要がなくなるので、波形情報格納部２２２に格納されるデータ量を削減することができる。

また、ホストＣＰＵ４０（図１）は、終了フェーズ位置情報及び必要なフェーズの波形情報のみを表示コントローラー２２に送信して設定した後に、終了フェーズより後のフェーズの波形情報を送信する必要がなくなるので、送信動作を中断して通信量及び負荷を低減することができる。

一方、表示コントローラー２２も、終了フェーズ位置情報に基づいて必要なフェーズの波形情報の受信を完了した時点で受信動作を中断することができる。例えば、終了フェーズ位置情報が第５番目のフェーズを表している場合に、第５番目のフェーズの波形情報の受信を完了した時点で受信回路を立ち下げることができるので、表示コントローラー２２を低消費電力化することができる。

タイミング制御部２２３は、波形情報格納部２２２に格納されている波形情報においてフェーズ毎に含まれているインデックス番号を読み出し、そのインデックス番号に対応するフェーズ長情報をタイミング情報格納部２２１から読み出して、そのフェーズ長情報に従って表示タイミングクロック信号をカウントすることにより、複数のフェーズに対応する駆動電圧印加期間において選択信号ＲＳＥＬを順次生成する。

タイミング情報格納部２２１に複数種類のタイミング情報が格納されている場合には、図１に示す制御部２６が、温度センサー２７によって測定された温度に応じて、タイミング情報格納部２２１に格納されている複数種類のタイミング情報の内から１種類のタイミング情報を選択する。それにより、ホストＣＰＵ４０等からの指示によらずに、環境条件の変化に自動的に対応して、電気光学パネルの駆動波形を変化させることができる。

例えば、タイミング制御部２２３は、クロック信号生成回路３０１と、クロック周波数調整回路３０２と、カウンター設定部３０３と、フェーズ長カウンター３０４と、フェーズ数カウンター３０５とを含んでいる。クロック信号生成回路３０１は、水晶発振器等で構成され、クロック信号を生成する。

クロック周波数調整回路３０２は、ＰＬＬ回路又は分周回路等で構成され、クロック信号生成回路３０１によって生成されるクロック信号に基づいて、表示タイミングクロック信号を生成する。タイミング情報格納部２２１にフレーム時間情報が格納されている場合には、クロック周波数調整回路３０２は、フレーム時間情報に従って表示タイミングクロック信号の周波数を調整することができる。

カウンター設定部３０３は、波形情報格納部２２２に格納されている波形情報に含まれている終了フェーズ位置情報を読み出し、終了フェーズ位置情報によって特定される位置のフェーズ番号をフェーズ数カウンター３０５に設定する。また、カウンター設定部３０３は、波形情報格納部２２２に格納されている波形情報においてフェーズ毎に含まれているインデックス番号を読み出し、そのインデックス番号に対応するフェーズ長情報をタイミング情報格納部２２１から読み出して、そのフェーズ長情報によって表されるフェーズ長をフェーズ長カウンター３０４に設定する。表示更新開始時に、カウンター設定部３０３は、フェーズ長カウンター３０４及びフェーズ数カウンター３０５のカウント動作を開始させる。

フェーズ長カウンター３０４は、表示タイミングクロック信号をカウントすることによってカウント値をインクリメントし、カウント値がカウンター設定部３０３によって設定されたフェーズ長と等しくなったときに出力信号を活性化する。ここで、フェーズ長カウンター３０４がカウント動作を開始してから出力信号を活性化するまでの期間は、そのフェーズに対応するフェーズ時間を表している。

フェーズ長カウンター３０４が出力信号を活性化すると、カウンター設定部３０３は、フェーズ長カウンター３０４のカウント値を一旦リセットして、カウント値をゼロにすると共に出力信号を非活性化する。その後、カウンター設定部３０３は、次のフェーズのフェーズ長をフェーズ長カウンター３０４に設定し、フェーズ長カウンター３０４は、次のフェーズにおいて表示タイミングクロック信号のカウントを開始する。

フェーズ数カウンター３０５は、フェーズ長カウンター３０４の出力信号をカウントすることによってカウント値をインクリメントし、複数のフェーズに対応する駆動電圧印加期間において、フェーズ番号を表すカウント値を選択信号ＲＳＥＬとして出力する。

フェーズ数カウンター３０５のカウント値がカウンター設定部３０３によって設定されたフェーズ番号を超えたときに、カウンター設定部３０３は、フェーズ数カウンター３０５のカウント値を一旦リセットして、カウント値をゼロにする。それにより、タイミング制御部２２３は、波形情報格納部２２２に格納されている終了フェーズ位置情報によって特定される位置のフェーズに対応する駆動電圧印加期間において選択信号ＲＳＥＬを生成した後に、選択信号ＲＳＥＬの生成を停止することができる。タイミング制御部２２３は、選択信号ＲＳＥＬを駆動波形選択部２２４に出力すると共に、クロック信号及び選択信号ＲＳＥＬ等を電源制御部２２６に出力する。

駆動波形選択部２２４は、タイミング制御部２２３によって順次生成される選択信号ＲＳＥＬに従って、波形情報格納部２２２の格納領域ＲＴ１〜ＲＴＭに格納されている波形情報の内から１組の駆動電圧を表す１組の波形値を選択する。

図４に示すように、波形情報格納部２２２が複数の駆動モードに対応して複数組の駆動波形に関する波形情報を格納している場合には、駆動波形選択部２２４は、選択信号ＲＳＥＬに従って、ホストＣＰＵ４０（図１）等によって指定された駆動モードに対応する１組の駆動波形に関する波形情報の内から１組の駆動電圧を表す１組の波形値を選択する。その場合に、インデックス番号に基づいて設定されるフェーズ長は、複数の駆動モードにおいて共通に使用することができるので、駆動モード毎にフェーズ長情報の格納領域を設ける必要がなくなり、集積回路装置におけるデータ領域を削減することができる。

駆動波形選択部２２４は、選択信号ＲＳＥＬに従って、期間Ｔ１における駆動に用いるために格納領域ＲＴ１に格納されている１組の波形値を選択し、次に、期間Ｔ２における駆動に用いるために格納領域ＲＴ２に格納されている１組の波形値を選択する。期間Ｔ３〜ＴＭにおいても同様である。

このようにして、駆動波形選択部２２４は、電気光学パネルの画素の表示状態が第１の表示状態から第２の表示状態になるまでの間における１組の駆動波形を表す１組の駆動波形信号を出力する。例えば、駆動波形選択部２２４は、セグメント信号ＳＷＶ（１、１）〜ＳＷＶ（Ｌ、Ｌ）、及び、トッププレーン信号ＴＰを生成する。ここで、Ｌは、表示データの階調数を表しており、２以上の整数である。以下においては、一例として、Ｌ＝２の場合について説明する。

表示データの階調数が２である場合には、第１の表示データＤＬに対応する第１の表示状態として黒表示と白表示という２つの状態があり、第２の表示データＤＰに対応する第２の表示状態として黒表示と白表示という２つの状態がある。セグメント信号ＳＷＶ（１、１）は、第１及び第２の表示状態が共に黒表示である場合に、セグメント電極に供給される駆動波形を表している。セグメント信号ＳＷＶ（１、２）は、第１の表示状態が黒表示であり、第２の表示状態が白表示である場合に、セグメント電極に供給される駆動波形を表している。

同様に、セグメント信号ＳＷＶ（２、１）は、第１の表示状態が白表示であり、第２の表示状態が黒表示である場合に、セグメント電極に供給される駆動波形を表している。セグメント信号ＳＷＶ（２、２）は、第１及び第２の表示状態が共に白表示である場合に、セグメント電極に供給される駆動波形を表している。また、トッププレーン信号ＴＰは、トッププレーン電極に供給される駆動波形を表している。

さらに、駆動波形選択部２２４から出力される１組の波形値は、駆動電圧生成部２３の出力端子をフローティング状態（ハイ・インピーダンス状態）に設定するための波形値を含んでも良い。第ｋ番目の期間Ｔｋ（１≦ｋ≦Ｍ）において駆動電圧生成部２３の出力端子をフローティング状態に設定する場合には、第ｋ番目の波形値におけるフローティング状態設定ビットが「１」に設定される。それにより、期間Ｔｋにおいて、フローティング状態設定信号ＳＨＺが活性化される。

このようにして、電気光学パネルの複数のセグメント電極及びトッププレーン電極の駆動のオン／オフ制御が可能となる。このようなオン／オフ制御機能を持たせているのは、電気光学パネルの種類によっては、駆動シーケンスの過程において、特定の駆動電圧のみならず、フローティング状態が必要になる場合もあるからである。

駆動電圧生成部２３は、表示データ格納部２１から供給される第１の表示データＤＬ及び第２の表示データＤＰに基づいて、駆動波形選択部２２４から供給されるセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の波形値の内から１つの波形値を選択し、選択された波形値に基づいて、電気光学パネルの第ｉ番目のセグメント電極に供給される駆動電圧ＶＤｉを生成する。また、駆動電圧生成部２３は、駆動波形選択部２２４から供給されるトッププレーン信号ＴＰの波形値に基づいて、電気光学パネルのトッププレーン電極に供給される駆動電圧ＶＤＴを生成する。

駆動電圧生成部２３は、各々のセグメント電極を駆動するための１チャンネル分の回路において、セレクター２３１と、駆動回路２３２とを含んでいる。また、駆動電圧生成部２３は、トッププレーン電極を駆動するための回路において、駆動回路２３３を含んでいる。駆動回路２３２及び２３３は、例えば、アナログ回路で構成される。

セレクター２３１は、表示データ格納部２１から供給される第１の表示データＤＬ及び第２の表示データＤＰに基づいて、駆動波形選択部２２４から供給される１組の波形値の内から１つの波形値を選択し、選択された波形値を駆動回路２３２に出力する。駆動回路２３２は、電源回路２４から供給される電源電圧（ＶＰＰ−ＶＳＳ）を用いて、波形値のレベルをシフトして駆動電圧ＶＤｉを生成する。

また、駆動回路２３２は、フローティング状態設定信号ＳＨＺに従って、出力端子をフローティング状態にすることもできる。駆動回路２３２は、フローティング状態設定信号ＳＨＺが非活性であるときに、駆動電圧ＶＤｉを出力端子から出力し、フローティング状態設定信号ＳＨＺが活性化されているときに、出力端子をフローティング状態にする。

駆動回路２３３は、電源回路２４から供給される電源電圧（ＶＰＰ−ＶＳＳ）を用いて、駆動波形選択部２２４から供給される波形値のレベルをシフトして駆動電圧ＶＤＴを生成する。また、駆動回路２３３は、フローティング状態設定信号ＳＨＺに従って、出力端子をフローティング状態にすることもできる。駆動回路２３３は、フローティング状態設定信号ＳＨＺが非活性であるときに、駆動電圧ＶＤＴを出力端子から出力し、フローティング状態設定信号ＳＨＺが活性化されたときに、出力端子をフローティング状態にする。

電源回路２４は、例えば、チャージポンプ回路等の昇圧回路を含んでも良いし、それに加えて又はそれに替えて、オペアンプ又はレギュレーター等を含んでも良い。電源制御部２２６は、電源回路２４の昇圧回路に供給する昇圧クロック信号の周波数を変更するか、又は、昇圧回路に昇圧クロック信号を供給するか否かにより、電源回路２４の電流供給能力を変更しても良い。それにより、電源回路２４の電流供給能力を容易に変更することができる。

あるいは、電源制御部２２６は、電源回路２４のオペアンプ又はレギュレーターへの電源供給をオン／オフ制御し、又は、シャットダウン制御を行うことにより、電源回路２４の電流供給能力を変更しても良い。また、電源制御部２２６は、オペアンプ又はレギュレーターにおいて差動増幅段に流れる定電流の大きさを変更することにより、電源回路２４の電流供給能力を変更しても良い。あるいは、電源制御部２２６は、電源回路２４に供給されるイネーブル信号を活性化又は非活性化することより、電源回路２４の電源供給能力を変更しても良い。

図５は、図４に示す電源回路の構成例を示す図である。図５に示すように、電源回路２４は、第１のレギュレーター２４１と、１次昇圧回路２４２と、第２のレギュレーター２４３と、２次昇圧回路２４４とを含んでいる。

例えば、電気光学パネルに対して０Ｖ／１５Ｖの２値駆動を行う場合には、電源電位ＶＤＤ（例えば、１．８Ｖ〜５．５Ｖ）及び電源電位ＶＳＳ（０Ｖ）が供給される第１のレギュレーター２４１が、参照電位ＶＲＦ１に基づいて安定化電源電位Ｖ１を生成する。また、１次昇圧回路２４２が、安定化電源電位Ｖ１を電源電位ＶＳＳに対して昇圧して昇圧電源電位Ｖ２（例えば、５Ｖ〜６Ｖ）を生成する。

さらに、昇圧電源電位Ｖ２及び電源電位ＶＳＳが供給される第２のレギュレーター２４３が、参照電位ＶＲＦ２に基づいて安定化電源電位Ｖ３を生成する。また、２次昇圧回路２４４が、安定化電源電位Ｖ３を電源電位ＶＳＳに対して昇圧して昇圧電源電位ＶＰＰ（１５Ｖ）を生成する。なお、電源電位ＶＤＤが十分に高い場合には、１次昇圧回路２４２をバイパスして、第１のレギュレーター２４１の出力を第２のレギュレーター２４３に直接供給しても良い。

図６は、図５に示す１次昇圧回路又は２次昇圧回路の構成例を示す回路図である。この昇圧回路は、図５に示す１次昇圧回路２４２としても、２次昇圧回路２４４としても用いることが可能である。図６に示す昇圧回路は、電源制御部２２６（図４）から供給される昇圧クロック信号ＣＬ１及びＣＬ２に従ってチャージポンプ動作を行うことにより、入力電源電位ＶＩＮを昇圧して、昇圧された出力電源電位ＶＯＵＴを生成する。この例においては、昇圧回路が３倍の昇圧率で昇圧動作を行う場合について説明する。

図６に示すように、昇圧回路は、第１のインバーターを構成するＰチャネルＭＯＳトランジスターＱＰ１１及びＮチャネルＭＯＳトランジスターＱＮ１１と、第２のインバーターを構成するＰチャネルＭＯＳトランジスターＱＰ１２及びＮチャネルＭＯＳトランジスターＱＮ１２と、チャージポンプ動作を行うＰチャネルＭＯＳトランジスターＱＰ２１〜ＱＰ２３とを含んでいる。

また、昇圧回路は、それらのトランジスターに接続されたキャパシターＣ１〜Ｃ３と、トランジスターＱＰ２１〜ＱＰ２３にゲート電位Ｇ１〜Ｇ３をそれぞれ供給するレベルシフター（Ｌ／Ｓ）１〜３とを含んでいる。なお、昇圧回路の一部が表示ドライバーＩＣに内蔵され、キャパシターＣ１〜Ｃ３を表示ドライバーＩＣに外付けするようにしても良い。キャパシターＣ１〜Ｃ３を表示ドライバーＩＣの外付けにすることで、容量を確保し、昇圧クロック信号の周波数を低くして低消費電力化することができる。

第１及び第２のインバーターの反転動作と、トランジスターＱＰ２１〜ＱＰ２３のスイッチング動作とによって、キャパシターＣ１及びＣ２の充放電が繰り返され、それに伴って電荷が移動してチャージポンプ動作が行われる。その結果、出力電源電位ＶＯＵＴが次第に立ち上がり、定常状態において入力電源電位ＶＩＮ（Ｖボルト）の約３倍（３×Ｖボルト）に達する。

図７は、図６に示す昇圧回路における各部の電圧波形を示す波形図である。図７においては、定常状態に達した後の電圧波形が示されている。昇圧クロック信号ＣＬ１及びＣＬ２は、互いに逆相の信号であり、０ボルトとＶボルトとの間で変移する。レベルシフター１〜３によって、昇圧クロック信号ＣＬ１及びＣＬ２のハイレベルをシフトすることにより、０ボルトと３×Ｖボルトとの間で偏移するゲート電位Ｇ１〜Ｇ３が得られる。

これらのゲート電位Ｇ１〜Ｇ３が、トランジスターＱＰ２１〜ＱＰ２３のゲートにそれぞれ印加されて、トランジスターＱＰ２１〜ＱＰ２３がスイッチング動作を行う。それにより、キャパシターＣ１の両端電位Ｐ１及びＭ１と、キャパシターＣ２の両端電位Ｐ２及びＭ２とが、図７に示すように変化する。その結果、出力電源電位ＶＯＵＴが３×Ｖボルト）に達して、キャパシターＣ３に保持される。以下においては、電源回路の終段において電源電位を保持するキャパシターのことを、バイパスキャパシターともいう。

ここで、昇圧回路に供給される昇圧クロック信号ＣＬ１及びＣＬ２の周波数が高いほど、負荷電流が大きくなってもすぐに入力電源電位ＶＩＮから電荷が供給されるので、出力電源電位ＶＯＵＴの低下が抑えられる。従って、昇圧クロック信号ＣＬ１及びＣＬ２の周波数が高いほど、電源回路の電流供給能力が高くなる。一方、昇圧回路の消費電力は、昇圧クロック信号ＣＬ１及びＣＬ２の周波数に概ね比例する。従って、昇圧クロック信号ＣＬ１及びＣＬ２の周波数が低いほど、電源回路の消費電力を低減することができる。

図４に示す電源制御部２２６は、タイミング制御部２２３から供給されるクロック信号に基づいて、昇圧クロック信号を生成しても良い。電源制御部２２６は、図５に示す１次昇圧回路２４２又は２次昇圧回路２４４に供給される昇圧クロック信号の周波数を変更し、又は、１次昇圧回路２４２又は２次昇圧回路２４４に昇圧クロック信号を供給するか否かにより、電源回路２４の電流供給能力を変更するようにしても良い。

例えば、電源制御部２２６は、標準電力モードにおいて、昇圧クロック信号の周波数を第１の周波数ｆ１に設定し、低消費電力モードにおいて、昇圧クロック信号の周波数を第１の周波数ｆ１よりも低い第２の周波数ｆ２に設定する。なお、１次昇圧回路２４２には昇圧クロック信号を供給し続け、１次昇圧回路２４２よりも昇圧倍率の大きい２次昇圧回路２４４への昇圧クロック信号の供給のみを停止しても良い。

また、電源制御部２２６は、図５に示す第１のレギュレーター２４１又は第２のレギュレーター２４３において差動増幅段に流れる定電流の大きさを変更し、又は、定電流を動作又は停止させる制御信号を生成することにより、電源回路２４の電流供給能力を変更するようにしても良い。例えば、電源制御部２２６は、標準電力モードにおいて、差動増幅段の定電流の大きさを第１の値Ａ１に設定し、低消費電力モードにおいて、差動増幅段の定電流の大きさを第１の値Ａ１よりも小さい第２の値Ａ２に設定する。

電気光学パネル１０（図１）に印加される駆動電圧を変更する際には、トッププレーン電極とセグメント電極との間の容量成分を駆動するために、駆動電圧生成部２３において電力が必要になる。また、トッププレーン電極とセグメント電極との間には抵抗成分が存在するので、電気光学パネル１０に直流電圧が印加されている期間においてもリーク電流が流れて電力が消費される。

そこで、図４に示す電源制御情報格納部２２５は、様々な形式で、電源回路２４の電流供給能力の切り替えタイミングに関する電源制御情報を格納している。電源制御部２２６は、電源制御情報格納部２２５に格納されている電源制御情報に従って、電源回路２４の電流供給能力を制御する。

基本的に、電源制御部２２６は、タイミング制御部２２３によって制御される電気光学パネル１０の駆動タイミングに従って、フェーズが開始するタイミングに同期して、電源回路２４の電流供給能力を第１の水準に設定する。電源回路２４の電流供給能力を第１の水準に設定するタイミングは、フェーズが開始するタイミングと同一でも良いし、フェーズが開始するタイミングよりも一定期間前又は後でも良いし、後で詳しく説明するように、様々な条件に従って決定しても良い。

また、電源制御部２２６は、電源回路２４の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、電源回路２４の電流供給能力を第１の水準よりも低い第２の水準に設定する。ここで、所定の期間とは、例えば、１フレーム期間である。電源回路２４の電流供給能力を第２の水準に設定するタイミングは、後で説明するように、様々な条件に従って決定しても良い。

それにより、電気光学パネル１０のいずれかの電極に印加される駆動電圧を変更する際には、電源回路２４の電流供給能力が第１の水準に高められ、その後、電源回路２４の電流供給能力が第２の水準に低下するので、電気光学パネル１０の光学特性の低下を抑制しつつ、電気光学パネル１０を駆動する際の消費電力を低減することができる。

例えば、電源制御部２２６は、電源回路２４を標準電力モードで動作させることにより、電源回路２４の電流供給能力を第１の水準に設定し、電源回路２４を低消費電力モードで動作させ、又は、電源回路２４の動作を停止させることにより、電源回路２４の電流供給能力を第２の水準に設定しても良い。その場合には、電気光学パネル１０の複数の電極に印加される駆動電圧を変更しない期間において、消費電力を大きく低減することができる。

あるいは、電源制御部２２６は、電源回路２４を標準電力モードで動作させることにより、電源回路２４の電流供給能力を第１の水準に設定し、電源回路２４を標準電力モードと低消費電力モードとで交互に動作させ、又は、電源回路２４を間欠動作させることにより、電源回路２４の電流供給能力を第２の水準に設定しても良い。その場合には、電源回路２４の電流供給能力を第２の水準に維持している期間において電気光学パネル１０の複数の電極間にリーク電流が流れても、電源電圧の低下を回復することができる。

＜電源制御の第１の例＞
図４に示す電源制御部２２６は、幾つかの方式及びタイミングで電源回路２４を制御することにより、電源回路２４の電流供給能力を変更することができる。電源制御の第１の例においては、電源制御部２２６が、電源回路２４に昇圧クロック信号を供給するか否かにより、電源回路２４の電流供給能力を変更する。

図８〜図１０は、本発明の第１の実施形態における駆動波形の設定例を示す図である。例えば、図１に示すホストＣＰＵ４０は、温度センサー２７によって測定された温度に応じて、表示コントローラー２２にタイミング情報を設定する。一方、ホストＣＰＵ４０は、温度によらずに、表示コントローラー２２に一定の波形情報を設定することができる。以下においては、駆動波形を設定するために、２種類のフェーズ長が用いられる場合について説明する。

図８に示すタイミング情報は、温度Ｔが２０℃であるときに用いられるものであり、例えば、１０℃＜Ｔ≦３０℃の温度範囲（常温）に適用されても良い。図８（ａ）は、図４に示す表示コントローラー２２のタイミング情報格納部２２１に格納されるタイミング情報と、それに対応するフェーズ時間とを示している。

ここで、「フェーズ時間」は、フレーム時間とフェーズ長との積によって定まる駆動電圧印加時間に相当する。タイミング情報格納部２２１は、フレーム時間情報として、４０ｍｓを意味する「４０」を格納している。また、タイミング情報格納部２２１は、電気光学パネルに一定の駆動電圧を印加するフェーズ長を表すフェーズ長情報をインデックス番号に対応して格納している。

図８（ａ）に示すように、インデックス番号「０」に対応してフェーズ長「１」が設定されているので、波形情報においてインデックス番号「０」が指定された場合には、フェーズ長が「１」となり、フェーズ時間が４０ｍｓとなる。また、インデックス番号「１」に対応してフェーズ長「４」が設定されているので、波形情報においてインデックス番号「１」が指定された場合には、フェーズ長が「４」となり、フェーズ時間が１６０ｍｓとなる。

また、電源制御情報格納部２２５には、電源制御情報「１」が保存されているものとする。ここで、電源制御情報「１」は、電源回路２４の電流供給能力を第１の水準に維持する期間をフレーム数で表している。なお、電源回路２４の電流供給能力を第１の水準に維持する期間をフェーズ毎に設定する場合には、電源制御情報を波形情報格納部２２２に格納しても良い。

図８（ｂ）は、駆動モード１（高速モード）において、図４に示す表示コントローラー２２の波形情報格納部２２２に格納される波形情報と、それに対応するフェーズ長及びフェーズ時間等とを示している。また、図８（ｃ）は、駆動モード２（低残像モード）において、図４に示す波形情報格納部２２２に格納される波形情報と、それに対応するフェーズ長及びフェーズ時間等とを示している。図８（ｂ）及び図８（ｃ）においては、フレームとフェーズとの関係を明確にするために、フレーム番号とフェーズ番号とが示されているが、これらは、波形情報を構成するものではなく、波形情報格納部２２２に格納されていない。

ここで、「ＴＰ」は、トッププレーン信号の波形値を表している。また、「ＢＢ」、「ＢＷ」、「ＷＢ」、「ＷＷ」は、セグメント信号の波形値を表しており、それぞれ、セグメント信号ＳＷＶ（１、１）、ＳＷＶ（１、２）、ＳＷＶ（２、１）、ＳＷＶ（２、２）に対応している。例えば、波形値「０」は、駆動電圧０Ｖを表し、波形値「１」は、駆動電圧１５Ｖを表している。

波形情報格納部２２２は、各フェーズについて、波形値ＴＰ、ＢＢ、ＢＷ、ＷＢ、ＷＷ、及び、インデックス番号を格納している。タイミング制御部２２３のカウンター設定部３０３は、波形情報格納部２２２に格納されている波形情報において指定されたインデックス番号に基づいてタイミング情報格納部２２１を参照することにより、フェーズ長を読み出すことができる。さらに、フレーム時間とフェーズ長との積によって、フェーズ時間が定められる。従って、フレーム時間とフェーズ長との組み合わせによって、柔軟な波形生成が可能となる。

図８（ｂ）を参照して、駆動モード１における表示状態の変化を説明する。第１番目のフェーズ（フェーズ番号０）において、トッププレーン電極に１５Ｖが印加される。第１の表示状態が黒で第２の表示状態が白となるセグメントのセグメント電極には０Ｖが印加され、表示状態が白に遷移する。その他のセグメントでは、セグメント電極にはトッププレーン電極と同じ１５Ｖが印加され、表示状態は変化しない。

次に、第２番目のフェーズ（フェーズ番号１）において、トッププレーン電極に０Ｖが印加される。第１の表示状態が白で第２の表示状態が黒となるセグメントのセグメント電極には１５Ｖが印加され、表示状態が黒に遷移する。その他のセグメントでは、セグメント電極にはトッププレーン電極と同じ０Ｖが印加され、表示状態は変化しない。

最後に、第３番目のフェーズ（フェーズ番号２）において、トッププレーン電極及び全てのセグメント電極に０Ｖが印加される。それにより、電極の電荷抜きが行われる。このように駆動モード１では、第１の表示状態と第２の表示状態とが異なるセグメントのみに電界をかけることによって表示状態を変化させる。

また、電源制御情報が「１」であるので、図４に示す電源制御部２２６は、各フェーズの先頭の１フレーム分の駆動電圧が出力される間に、電源回路２４に昇圧クロック信号を供給することにより、電源回路２４の電流供給能力を第１の水準に設定する。即ち、電源制御部２２６は、駆動電圧生成部２３に大きな電流が流れる第１、第５、第９フレームにおいて、電源回路２４に昇圧クロック信号を供給する（図中における電源回路「ＯＮ」）。電源回路２４は、昇圧クロック信号に従って昇圧動作を行うことにより電源電圧（ＶＰＰ−ＶＳＳ）を生成し、バイパスキャパシターに電荷を蓄積する。

それ以外のフレーム期間中においては、電源制御部２２６は、昇圧クロック信号を停止してローレベル又はハイレベルに固定することにより、電源回路２４の電流供給能力を第２の水準に設定する（図中における電源回路「ＯＦＦ」）。この期間中においては、バイパスキャパシターから駆動電圧生成部２３を介して電気光学パネルのセグメント電極に向けて電荷が流出する。電源電圧（ＶＰＰ−ＶＳＳ）は、バイパスキャパシターによって保持されているのみであり、徐々に低下して行く。

以上の動作により、セグメント電極に出力される駆動電圧の切換えがなされる。多くの電荷を供給しなければならない第１、第５、第９フレームにおいてのみ電源回路２４が動作し、電荷が多く消費されないそれ以外の第２〜４、第６〜８フレームにおいては電源回路２４が動作を停止するので、第２〜４、第６〜８フレームにおいて消費電力を低減することができる。

次に、図８（ｃ）を参照して、駆動モード２における表示状態の変化を説明する。第１番目のフェーズにおいて、トッププレーン電極に０Ｖが印加される。第１の表示状態が黒のセグメントのセグメント電極には０Ｖが印加され、表示状態は変化しない。第１の表示状態が白のセグメントのセグメント電極には１５Ｖが印加され、表示状態は黒に変化する。即ち、ここで全セグメントが黒表示となる。

第２番目のフェーズにおいて、トッププレーン電極に１５Ｖが印加される。すべてのセグメントのセグメント電極に０Ｖが印加され、表示状態は白に変化する。即ち、ここで全セグメントが白表示となる。第３番目のフェーズにおいて、トッププレーン電極に０Ｖが印加される。第２の表示状態が黒であるセグメントのセグメント電極に１５Ｖが印加され、表示状態は黒に変化する。第２の表示状態が白であるセグメントのセグメント電極に０Ｖが印加されるので、表示状態は変化しない。

駆動モード２においても、多くの電荷を供給しなければならない第１、第５、第９、第１３フレームにおいてのみ電源回路２４が動作し、電荷が多く消費されないそれ以外の第２〜４、第６〜８、第１０〜１２フレームにおいては電源回路２４が動作を停止するので、消費電力を低減することができる。

図８（ｂ）及び（ｃ）における最後のフェーズは、トッププレーン電極とセグメント電極との間をノンバイアス状態として電荷抜きを行うための終了フェーズである。例えば、終了フェーズの期間を、トッププレーン電極とセグメント電極との間にバイアス電圧を印加するフェーズの１フレーム期間よりも短く設定すれば、電源回路２４における昇圧動作を早く停止させて消費電力を低減することができる。

波形情報格納部２２２は、駆動モード１の波形情報として、図８（ｂ）に示す波形情報に加えて、終了フェーズのフェーズ番号「２」を表す終了フェーズ位置情報を格納し、駆動モード２の波形情報として、図８（ｃ）に示す波形情報に加えて、終了フェーズのフェーズ番号「３」を表す終了フェーズ位置情報を格納しても良い。

図８に示すように、インデックス番号が３ビットであり、フェーズ長が８ビットである場合には、最大２５５までのフェーズ長を、３ビットのインデックス番号に基づいて設定することが可能となる。ただし、図８（ｂ）及び図８（ｃ）に示す設定例においては、インデックス番号として「０」及び「１」のみが用いられるので、インデックス番号が１ビットでも良い。このように、波形情報においてフェーズ長情報の替りにインデックス番号を用いることにより、表示コントローラー２２において必要とされるデータ領域を削減することができる。

ここで、タイミング情報において設定されるフェーズ長は、複数の駆動モードに対して共通に適用されるので、図１に示すホストＣＰＵ４０と表示コントローラー２２との間の通信量や、ホストＣＰＵ４０の負荷を低減することができる。また、駆動モード毎にフェーズ長情報の格納領域を設ける必要がないので、表示コントローラー２２において必要とされるデータ領域を削減することができる。

図９に示すタイミング情報は、温度Ｔが０℃であるときに用いられるものであり、例えば、Ｔ≦１０℃の温度範囲（図８よりも低温）に適用されても良い。図９（ａ）は、図４に示す表示コントローラー２２のタイミング情報格納部２２１に格納されるタイミング情報と、それに対応するフェーズ時間とを示している。

図９（ａ）に示すように、フレーム時間情報として、８０ｍｓを意味する「８０」が設定されている。例えば、インデックス番号「０」に対応してフェーズ長「１」が設定されているので、波形情報においてインデックス番号「０」が指定された場合には、フェーズ長が「１」となり、フェーズ時間が８０ｍｓとなる。また、インデックス番号「１」に対応してフェーズ長「２５」が設定されているので、波形情報においてインデックス番号「１」が指定された場合には、フェーズ長が「２５」となり、フェーズ時間が２０００ｍｓとなる。

このように、タイミング情報におけるフレーム時間及びフェーズ長を図８におけるよりも長く設定することにより、フェーズ時間を長くすることができる。あるいは、タイミング情報におけるフレーム時間とフェーズ長との内のいずれか一方を図８におけるよりも長く設定して、フレーム時間とフェーズ長との積を図８におけるよりも大きくすることにより、フェーズ時間を長くしても良い。

図９（ｂ）は、駆動モード１（高速モード）において、図４に示す表示コントローラー２２の波形情報格納部２２２に格納される波形情報と、それに対応するフェーズ長及びフェーズ時間等とを示している。また、図９（ｃ）は、駆動モード２（低残像モード）において、図４に示す波形情報格納部２２２に格納される波形情報と、それに対応するフェーズ長及びフェーズ時間等とを示している。

図９においても、多くの電荷を供給しなければならないフレーム期間中のみ電源回路２４が動作し、電荷が多く消費されないそれ以外のフレーム期間においては電源回路２４が動作を停止するので、消費電力を低減することができる。具体的には、電源制御部２２６は、各フェーズの先頭である第１、第２６、第５１、第７６フレームにおいて、電源回路２４に昇圧クロック信号を供給し（図中における電源回路「ＯＮ」）、第２〜第２５、第２７〜第５０、第５２〜第７５フレームにおいては、電源回路２４に昇圧クロック信号を供給しない（図中における電源回路「ＯＦＦ」）。また、波形情報は、図８に示すのと同じものを用いることができるので、ホストＣＰＵ４０（図１）によって変更する必要がない。タイミング情報を変更することにより、フェーズ長及びフェーズ時間を変更することができる。

図１０に示すタイミング情報は、温度Ｔが５０℃であるときに用いられるものであり、例えば、Ｔ＞３０℃の温度範囲（図８よりも高温）に適用されても良い。図１０（ａ）は、図４に示す表示コントローラー２２のタイミング情報格納部２２１に格納されるタイミング情報と、それに対応するフェーズ時間とを示している。

図１０（ａ）に示すように、フレーム時間情報として、２０ｍｓを意味する「２０」が設定されている。例えば、インデックス番号「０」に対応してフェーズ長「１」が設定されているので、波形情報においてインデックス番号「０」が指定された場合には、フェーズ長が「１」となり、フェーズ時間が２０ｍｓとなる。また、インデックス番号「１」に対応してフェーズ長「５」が設定されているので、波形情報においてインデックス番号「１」が指定された場合には、フェーズ長が「５」となり、フェーズ時間が１００ｍｓとなる。

このように、タイミング情報におけるフレーム時間を図８におけるよりも短く設定することにより、フェーズ時間を短くすることができる。あるいは、タイミング情報におけるフレーム時間とフェーズ長との内のいずれか一方を図８におけるよりも短く設定して、フレーム時間とフェーズ長との積を図８におけるよりも小さくすることにより、フェーズ時間を短くしても良い。

図１０（ｂ）は、駆動モード１（高速モード）において、図４に示す表示コントローラー２２の波形情報格納部２２２に格納される波形情報と、それに対応するフェーズ長及びフェーズ時間等とを示している。また、図１０（ｃ）は、駆動モード２（低残像モード）において、図４に示す波形情報格納部２２２に格納される波形情報と、それに対応するフェーズ長及びフェーズ時間等とを示している。

図１０においても、多くの電荷を供給しなければならないフレーム期間中のみ電源回路２４が動作し、電荷が多く消費されないそれ以外のフレーム期間においては電源回路２４が動作を停止するので、消費電力を低減することができる。具体的には、電源制御部２２６は、各フェーズの先頭である第１、第６、第１１、第１６フレームにおいて、電源回路２４に昇圧クロック信号を供給し（図中における電源回路「ＯＮ」）、第２〜第５、第７〜第１０、第１２〜第１５フレームにおいては、電源回路２４に昇圧クロック信号を供給しない（図中における電源回路「ＯＦＦ」）。また、波形情報は、図８に示すのと同じものを用いることができるので、ホストＣＰＵ４０（図１）によって変更する必要がない。タイミング情報を変更することにより、フェーズ長及びフェーズ時間を変更することができる。

このように、フェーズ長情報をインデックス番号に対応してタイミング情報格納部２２１に格納することにより、駆動電圧印加期間を設定するためにフェーズ長情報の替りにビット数の少ないインデックス番号をフェーズ毎に波形情報格納部２２２に格納すれば良いので、集積回路装置におけるデータ領域を削減することができる。

さらに、温度の変化に応じて駆動波形を補償する場合においても、タイミング情報格納部２２１に格納されているフェーズ長情報を変更又は選択するだけで良く、波形情報格納部２２２においては同一のインデックス番号を異なる環境条件に対して共通に使用することができるので、通信量やホストＣＰＵ等の負担を低減すると共に、集積回路装置におけるデータ領域を削減することが可能となる。

次に、図４に示す表示ドライバーによって生成される駆動波形の具体例について説明する。電気光学パネルにおいては、セグメント電極とトッププレーン電極との間に印加される駆動バイアスの極性により、黒表示又は白表示が行われる。なお、カラーフィルターを挿入して、白表示に特定の色を持たせることも可能であり、その場合には、白表示の白は、カラーフィルターの色に置き換えることができる。また、黒表示又は白表示以外にも、電気泳動粒子の一方を赤粒子、他方を青粒子とすることによって、赤表示又は青表示としても良い。

図１１は、図４に示す表示ドライバーによって生成される駆動波形の例を示す波形図である。図１１には、一例として、温度が２０℃の場合における駆動モード１（高速モード）の駆動波形が示されている。図１１において、「ＴＰ」は、トッププレーン信号の波形値を表している。また、「ＢＢ」、「ＢＷ」、「ＷＢ」、「ＷＷ」は、セグメント信号の波形値を表しており、それぞれ、セグメント信号ＳＷＶ（１、１）、ＳＷＶ（１、２）、ＳＷＶ（２、１）、ＳＷＶ（２、２）に対応している。

第１の表示データＤＬに対応する第１の表示が行われた後、第１の表示状態が維持される期間Ｔ０において、トッププレーン電極及び全てのセグメント電極が、アイドル状態（ハイ・インピーダンス状態：ＨｉＺ）に設定される。

次に、期間Ｔ１において、トッププレーン電極にハイレベルの駆動電圧が供給される。また、ＢＢ、ＷＢ、ＷＷの駆動波形が適用される画素では、セグメント電極にハイレベルの駆動電圧が供給されて、トッププレーン電極とセグメント電極との間がノンバイアス状態に設定される（Ｈｏｌｄ）。一方、ＢＷの駆動波形が適用される画素では、セグメント電極にローレベルの駆動電圧が供給されて、トッププレーン電極がセグメント電極に対して正極性バイアス状態となり、表示状態が黒表示から白表示に変化する（Ｗｒｉｔｅ Ｗｈｉｔｅ）。

次に、期間Ｔ２において、トッププレーン電極にローレベルの駆動電圧が供給される。また、ＢＢ、ＢＷ、ＷＷの駆動波形が適用される画素では、セグメント電極にローレベルの駆動電圧が供給されて、トッププレーン電極とセグメント電極との間がノンバイアス状態に設定される（Ｈｏｌｄ）。一方、ＷＢの駆動波形が適用される画素では、セグメント電極にハイレベルの駆動電圧が供給されて、トッププレーン電極がセグメント電極に対して負極性バイアス状態となり、表示状態が白表示から黒表示に変化する（Ｗｒｉｔｅ Ｂｌａｃｋ）。それにより、第２の表示データＤＰに対応する第２の表示が行われる。

次に、期間Ｔ３において、トッププレーン電極及び全てのセグメント電極にローレベルの駆動電圧が供給されて、トッププレーン電極とセグメント電極との間がノンバイアス状態に設定される（Ｈｏｌｄ）。それにより、電荷抜きが行われる。その後、期間Ｔ４において、トッププレーン電極及びセグメント電極がアイドル状態に設定されて、第２の表示状態が維持される。

ここで、図４に示すタイミング制御部２２３は、波形情報格納部２２２の格納領域ＲＴ１〜ＲＴＭから読み出されたインデックス番号に基づいて、各期間の長さ（フェーズ時間）を設定する（タイミングセット）。それにより、インデックス番号に基づいて、期間Ｔ１〜Ｔ３の長さが設定される。また、電源制御部２２６は、イネーブル信号をハイレベルに活性化することによって電源回路２４の電流供給能力を第１の水準に設定し、イネーブル信号をローレベルに非活性化することによって電源回路２４の電源供給能力を第２の水準に設定する。

＜電源制御の第２の例＞
電源制御の第２の例においては、図４に示す電源制御部２２６が、電源回路２４に供給される昇圧クロック信号の周波数を変更することにより、電源回路２４の電流供給能力を変更する。その他の点に関しては、第２の例は第１の例と同様である。

図１２は、本発明の第１の実施形態における電源制御の第２の例を示す図である。図１２には、一例として、温度が２０℃の場合における駆動モード１（高速モード）の電源制御が示されている。電源制御部２２６は、複数のフェーズにおいて駆動電圧が生成される駆動期間において、電源回路２４に対する昇圧クロック信号の供給を停止せず、昇圧クロック信号の周波数を変更する。

例えば、電源制御部２２６は、図１２に示す各フェーズの先頭の１フレーム分である第１、第５、第９フレームにおいて昇圧クロック信号の周波数を８ｋＨｚとすることにより、電源回路２４の電流供給能力を第１の水準に設定する。また、電源制御部２２６は、その他のフレームにおいて昇圧クロック信号の周波数を、各フェーズの先頭の１フレーム分における昇圧クロック信号の周波数よりも低い４ｋＨｚとすることにより、電源回路２４の電流供給能力を第２の水準に設定する。

電源制御の第２の例においては、電源回路２４に８ｋＨｚの昇圧クロック信号が供給される状態が標準電力モードに相当し、電源回路２４に４ｋＨｚの昇圧クロック信号が供給される状態が低消費電力モードに相当する。低消費電力モードにおいては、標準電力モードと比較して、電源回路２４の駆動能力は低いが、消費電力も低い。昇圧クロック信号の周波数が低くても、電源回路２４に昇圧クロック信号を供給し続けることによって、第２〜４、第６〜８フレームにおける駆動電圧の低下を抑制することができる。

＜電源制御の第３の例＞
電源制御の第３の例においては、図４に示す電源制御部２２６が、電源回路２４を間欠動作させるか、又は、周期的に低消費電力モードにすることにより、電源回路２４の電流供給能力を第２の水準に設定する。その他の点に関しては、第３の例は第１及び第２の例と同様である。

図１３は、本発明の第１の実施形態における電源制御の第３の例を示す図である。図１３には、一例として、温度が２０℃の場合における駆動モード２（低残像モード）の電源制御が示されている。図４に示す電源制御情報格納部２２５又は波形情報格納部２２２は、電源回路２４の電流供給能力を第１の水準に維持する期間をフレーム数で表す第１の電源制御情報（例えば、「１」）に加えて、電源回路２４の電流供給能力を第２の水準に維持する期間をフレーム数で表す第２の電源制御情報（例えば、「１」）を格納している。

その場合に、電源制御部２２６は、１つのフェーズが開始すると、第１の電源制御情報に従って、最初の１フレームにおいて、昇圧クロック信号を電源回路２４に供給することにより、電源回路２４の電流供給能力を第１の水準に設定する。また、電源制御部２２６は、次の１フレームにおいて、昇圧クロック信号の供給を停止するか、又は、昇圧クロック信号の周波数を低下させることにより、電源回路２４の電流供給能力を第２の水準に設定する。電源制御部２２６は、これをフェーズが変わるまで繰り返す。

結果として、図１３に示す第１、第３、第５、第７、第９、第１１、第１３フレームにおいては、電源回路２４に昇圧クロック信号が供給されて、電源回路２４が標準電力モードで動作する。また、残りの第２、第４、第６、第８、第１０、第１２フレームにおいては、昇圧クロック信号が停止されるか又は昇圧クロック信号の周波数が低下して、電源回路２４が停止するか又は低消費電力モードで動作する。

電源制御の第３の例によれば、第１の例と比較して、電源回路２４が動作状態になる期間が長くなるので消費電力は増えるが、電源回路２４のバイパスキャパシターに周期的に電荷が供給されるので、昇圧電源電位ＶＰＰをより高い状態（１５Ｖ付近）に保つことができる。第３の例は、特に、フェーズ時間が長いときに、昇圧電源電位ＶＰＰを維持するのに有効である。

＜電源制御の第４の例＞
電源制御の第４の例においては、図４に示す電源制御部２２６が、フェーズが開始するタイミングに先立って、電源回路２４の電流供給能力を第１の水準に設定する。その他の点に関しては、第４の例は第１〜第３の例と同様である。

例えば、図１１に示すように、電源制御部２２６は、第１番目のフェーズ（フェーズ番号０）が開始するタイミングに先立って、電源回路２４に供給されるイネーブル信号をハイレベルに活性化する。それにより、電源回路２４の電源供給能力が、第１の水準に設定される。電源制御部２２６は、電源回路２４の電源供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、イネーブル信号をローレベルに非活性化する。それにより、電源回路２４の電源供給能力が、第１の水準よりも低い第２の水準に設定される。

あるいは、電源制御部２２６は、イネーブル信号を活性化又は非活性化する替りに、電源回路２４に対するクロック信号の供給を開始又は停止したり、クロック信号の周波数を第１の周波数と第２の周波数との間で変化させても良い。電源制御の第４の例によれば、駆動電圧生成部２３が駆動電圧を生成する前に、電源回路２４の電流供給能力を十分に高めることができる。

＜電源制御の第５の例＞
電源制御の第５の例においては、電源回路２４の電流供給能力を第１の水準又は第２の水準に維持する期間の長さが固定されておらず、図４に示す電源制御部２２６が、電源回路２４の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、温度センサー２７（図１）によって測定された温度に従って決定する。その他の点に関しては、第５の例は第１〜第４の例と同様である。

例えば、図４に示す電源制御情報格納部２２５は、電源回路２４の電流供給能力を第１の水準に維持する期間をフレーム数で表す電源制御情報として、温度が４０℃未満である場合に対応して「１」を予め格納し、温度が４０℃以上である場合に対応して「２」を予め格納しているものとする。以下においては、駆動モード１（高速モード）が適用される場合について説明する。

図１に示す制御部２６は、ホストＣＰＵ４０から表示開始コマンドを受信すると、温度を測定するように温度センサー２７を制御する。温度センサー２７によって測定された温度が２０℃であった場合に、駆動波形は、図８（ｂ）で示される。従って、図４に示すタイミング制御部２２３は、フレーム時間を４０ｍｓに設定する。また、電源制御部２２６は、第１、第５、第９フレームにおいて、電源回路２４の電流供給能力を第１の水準に設定し、残りの第２〜４、第６〜８フレームにおいて、電源回路２４の電流供給能力を第２の水準に設定する。

一方、温度センサー２７によって測定された温度が５０℃であった場合には、駆動波形は、図１０（ｂ）で示される。従って、タイミング制御部２２３は、フレーム時間を２０ｍｓに設定する。また、電源制御部２２６は、第１、第２、第６、第７、第１１フレームにおいて、電源回路２４の電流供給能力を第１の水準に設定し、残りの第３〜５、第８〜１０フレームにおいて、電源回路２４の電流供給能力を第２の水準に設定する。

ここで、電源回路２４の電流供給能力が第２の水準に設定されている期間の長さは、２０℃の場合に、４０ｍｓ×３＝１２０ｍｓとなり、５０℃の場合に、２０ｍｓ×３＝６０ｍｓとなる。従って、温度によって第１の水準の期間のフレーム数を変更しない場合と比較して、高温時における第２の水準の期間の割合を、より小さく設定することができる。即ち、第１の水準の期間をＴ１とし、第２の水準の期間をＴ２とした場合に、Ｔ２／（Ｔ１＋Ｔ２）を、より小さく設定することができる。

電源制御の第５の例によれば、駆動対象となる電気光学パネルが温度特性を有し、温度が高くなるとトッププレーン電極とセグメント電極との間の抵抗値が下がる（リーク電流が大きくなる）場合においても、第２の水準の期間における駆動電圧の変化を抑制することができる。

＜電源制御の第６の例＞
電源制御の第６の例においては、図４に示す電源制御部２２６が、電源回路２４の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、フェーズが開始するタイミングで変化する駆動電圧が印加される出力端子の数、又は、電気光学パネルにおいて該出力端子に接続される画素電極の総面積に従って決定する。その他の点に関しては、第６の例は第１〜第４の例と同様である。以下においては、温度が２０℃であり、駆動モード１（高速モード）が適用される場合について説明する。

図４に示すように、電源制御部２２６は、駆動画素電極計数部２２６ａを含んでいる。駆動画素電極計数部２２６ａは、ホストＣＰＵ４０（図１）から表示開始コマンドを受信すると、複数の画素電極に対応する現表示データと次表示データとを比較することにより、表示データが異なる画素電極（ＢＷの駆動波形が適用される画素電極及びＷＢの駆動波形が適用される画素電極であり、以下においては、「駆動画素電極」ともいう）の数を計数して計数値を求める。ここで、駆動画素電極の数は、フェーズが開始するタイミングで変化する駆動電圧が印加される出力端子の数と等しい。

例えば、電源制御部２２６は、計数値が３以下であれば、電源回路２４の電流供給能力を第１の水準に維持する期間をフレーム数で表す電源制御情報を「１」に設定し、計数値が４以上であれば、電源制御情報を「２」に設定する。この状態で電気光学パネルの駆動が開始されると、駆動画素電極の数が３以下の場合には、電源回路２４の電流供給能力を第２の水準に維持する期間が、４０ｍｓ×３＝１２０ｍｓとなり、駆動画素電極の数が４以上の場合には、電源回路２４の電流供給能力を第２の水準に維持する期間が、４０ｍｓ×２＝８０ｍｓとなる。

高速モードにおいては、ＢＢ又はＷＷの駆動波形が適用される画素電極は、トッププレーン電極と全く同電位に駆動されるので、画素電極とトッププレーン電極との間の電気泳動層１３（図３）には殆ど電流が流れない。即ち、それらの画素電極は、電源回路２４の負荷とならない。逆に、ＢＷ又はＷＢの駆動波形が適用される画素電極とトッププレーン電極との間の電気泳動層１３（図３）には電流が流れるので、それらの画素電極が多いほど、電源回路２４の負荷は重くなる。従って、駆動画素電極の数の計数値によって負荷の重さを見積もることができるので、負荷が重ければ、第１の水準の期間を長くして電源回路２４の電流供給能力を高く維持し、負荷が軽ければ、第２の水準の期間を長くして消費電流を低減することが可能となる。

あるいは、電源制御情報格納部２２５に各画素電極の面積に関する情報（第１の電極情報）を予め格納しておき、駆動画素電極計数部２２６ａが、第１の電極情報に基づいて、駆動画素電極の総面積を算出しても良い。画素電極の面積によって画素電極とトッププレーン電極との間の静電容量が定まり、静電容量が大きいほど、その画素電極を駆動するために大きな電流が必要になる。

例えば、電源制御部２２６は、駆動画素電極の総面積を閾値と比較することにより、駆動画素電極の総面積が閾値以下であれば、電源制御情報として「１」を設定し、駆動画素電極の総面積が閾値よりも大きければ、電源制御情報として「２」を設定する。特に、バックプレーン電極は面積が大きいので、電源制御部２２６は、バックプレーン電極にＢＷ又はＷＢの駆動波形が適用される場合に、第２の水準の期間を必ず短くするようにしても良い。

また、図４に示す表示コントローラー２２が、いわゆる部分駆動機能を搭載しており、ホストＣＰＵ４０（図１）が、駆動対象となる画素電極を表示コントローラー２２に直接指定するようにしても良い。例えば、第１の画素電極及び第２の画素電極を駆動対象とした場合に、第１及び第２の画素電極に対してのみ駆動電圧を印加し、それ以外の画素電極に対してはトッププレーン電極と同じ電位を常に印加しても良い。駆動電圧が印加される画素電極に関する情報（第２の電極情報）は、電源制御情報格納部２２５に格納される。

その場合に、駆動画素電極計数部２２６ａは、第２の電極情報を利用して、フェーズが開始するタイミングで変化する駆動電圧が印加される出力端子の数、又は、電気光学パネルにおいて該出力端子に接続される画素電極の総面積を算出しても良い。それにより、ＢＢ又はＷＷの駆動波形が適用される画素に対しても駆動電圧を印加する駆動モード２（低残像モード）においても、上記と同様に、電源回路２４の負荷を効果的に見積もって電源制御を行うことができる。

このように、電源制御の第６の例によれば、電源回路２４の負荷の重さに基づいて、電源回路２４の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを適切に決定することができる。

＜電源制御の第７の例＞
電源制御の第７の例においては、図４に示す電源制御部２２６が、電源回路２４の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、フェーズが開始した後に電気光学パネルにおいて異なる駆動電圧が印加される隣り合う画素電極間の境界線の総延長に従って決定する。本願において、隣り合う画素電極間の境界線とは、隣り合う画素電極の互いに対向する辺から等距離の線をいう。その他の点に関しては、第７の例は第１〜第４の例と同様である。以下においては、温度が２０℃であり、駆動モード１（高速モード）が適用される場合について説明する。

図８（ｂ）に示すように、第１番目のフェーズ（フェーズ番号０）の第１〜第４フレームにおいては、ＢＷの駆動波形が適用される画素電極とそれ以外の画素電極との間に電位差が発生する。また、第２番目のフェーズ（フェーズ番号１）の第５〜第８フレームにおいては、ＷＢの駆動波形が適用される画素電極とそれ以外の画素電極との間に電位差が発生する。隣り合う画素電極に異なる駆動電圧が印加される場合には、それらの画素電極間にリーク電流が流れて電力を消費する。その際に、リーク電流の大きさは、それらの画素電極間の境界線の総延長に概ね比例すると近似できる。

図４に示すように、電源制御部２２６は、駆動画素電極線長算出部２２６ｂを含んでいる。駆動画素電極線長算出部２２６ｂは、フェーズが開始した後に電気光学パネルにおいて異なる駆動電圧が印加される隣り合う画素電極間の境界線の総延長（以下においては、「境界線長」ともいう）を算出する。

例えば、図２に示す電気光学パネルの画素電極構造において、黒表示で数字の「３」から「１」へと表示内容を変化させる場合を考える。このとき、セグメント電極ＳＥＧ０、ＳＥＧ６、ＳＥＧ３は、黒から白に変化するので、ＢＷの駆動波形が適用される。その他のセグメント電極は、黒のままで良いのでＢＢの駆動波形が適用される。また、バックプレーン電極ＢＧは、白のままで良いので、ＷＷの駆動波形が適用される。

図８（ｂ）に示す第１番目のフェーズ（フェーズ番号０）においては、ＢＷの駆動波形が適用されるセグメント電極ＳＥＧ０、ＳＥＧ６、ＳＥＧ３とそれに隣り合う他の画素電極との間の境界線の総延長が問題となるが、これは、セグメント電極ＳＥＧ０の主面内における外周線の長さＬ０の３倍（３×Ｌ０）と略一致する。

第２番目のフェーズ（フェーズ番号１）においては、ＷＢの駆動波形が適用される画素電極とそれに隣り合う他の画素電極との間の境界線の総延長が問題となるが、ＷＢの駆動波形が適用される画素電極は存在しないので、境界線長はゼロとなる。第３番目のフェーズ（フェーズ番号２）においては、全ての画素電極に０Ｖが印加されるので、境界線長はゼロとなる。

一例として、境界線長と比較される閾値を２×Ｌ０とした場合について説明する。電源制御部２２６は、電源回路２４の電流供給能力を第１の水準に維持する期間をフレーム数で表す電源制御情報として、境界線長が閾値を越えた場合には「２」を設定し、境界線長が閾値を超えない場合は「１」を設定する。

第１番目のフェーズにおいては、境界線長が閾値を超えるので、電源制御情報として「２」が設定され、第２番目及び第３番目のフェーズにおいては、境界線長が閾値を超えないので、電源制御情報として「１」が設定される。結果として、第１、第２、第５、第９フレームにおいて、電源回路２４の電流供給能力が第１の水準に設定され、第３、第４、第６、第７、第８フレームにおいて、電源回路２４の電流供給能力が第２の水準に設定される。

以上の動作により、異なる駆動電圧が印加される隣接画素電極間の境界線の総延長が長く、それらの画素電極間のリーク電流によって負荷が重い第１番目のフェーズにおいては、第２の水準の期間が短く設定される。一方、異なる駆動電圧が印加される隣接画素電極間の境界線の総延長が第１番目のフェーズより短い第２番目及び第３番目のフェーズにおいては、第２の水準の期間が第１番目のフェーズより長く（１フェーズ期間における第２の水準の期間の割合が大きく）設定されて、消費電流を低減することができる。

電源制御の第７の例によれば、異なる駆動電圧が印加される隣り合う画素電極間のリーク電流を考慮して、電源回路２４の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを適切に決定することができる。

＜電源制御の第８の例＞
電源制御の第８の例においては、図４に示す電源制御部２２６が、電源回路２４の電流供給能力を第２の水準に維持している間に電源電圧（ＶＰＰ−ＶＳＳ）が所定の電圧よりも小さくなっている場合に、電源回路２４の電流供給能力を第２の水準から第１の水準に変更する。その他の点に関しては、第８の例は第１〜第４の例と同様である。

電圧モニター部２５は、電気光学パネルが駆動される際に、各フレームの終了時において、電源回路２４によって生成される電源電圧（ＶＰＰ−ＶＳＳ）の値を測定する。例えば、電圧モニター部２５は、電源回路２４によって生成される電源電圧を所定の電圧（例えば、１３Ｖ）と比較して、比較結果を電源制御部２２６に出力する。

電源制御部２２６は、電源電圧が所定の電圧を下回っていれば、次のフレームの開始タイミングで電源回路２４の電流供給能力を第１の水準に設定し、そうでなければ、電源回路２４の電流供給能力を第２の水準に維持する。ここで、電源回路２４の電流供給能力を第１の水準に設定するタイミングは、フレームの開始タイミングと非同期でも良いが、駆動波形の再現性やＤＣバランスの取り易さを考慮すると、フレームの開始タイミングと同期していることが望ましい。第８の例によれば、電源電圧をモニターすることによって、必要な駆動電圧を維持しつつ、消費電力を低減することができる。

＜電源制御の第９の例＞
電源制御の第９の例においては、図４に示す電源制御部２２６が、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つプリチャージ期間において、電源回路２４の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準に設定する。その他の点に関しては、第９の例は第１〜第３の例と同様である。

図１に示す制御部２６は、ホストＣＰＵ４０から表示開始コマンドを受信すると、まず、電源回路２４を起動してプリチャージ動作を実行するように電源制御部２２６を制御する。電源回路２４によって生成される電源電圧（ＶＰＰ−ＶＳＳ）が１５Ｖに達した後に、制御部２６は、画像表示のための信号を生成するようにタイミング制御部２２３を制御する。それにより、駆動電圧生成部２３が、電気光学パネルの駆動を開始する。

ここで、第３の水準は、第１の水準と同じでも良いし、あるいは、第１の水準よりも低く、かつ、第２の水準よりも高くても良い。３種類の水準を設ける場合には、例えば、電源制御部２２６が、電源回路２４に供給する昇圧クロック信号の周波数を３通りに変化させることによって達成される。電源制御の第９の例によれば、第１フレームの開始時から、所定の電源電圧（１５Ｖ）により近い電圧を駆動電圧生成部２３に印加することができる。

＜電源制御の第１０の例＞
電源制御の第１０の例においては、図４に示す電源制御部２２６が、電源回路２４の電流供給能力を第２の水準に設定してから第２の所定の期間が経過している場合に、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つ第１のプリチャージ期間において、電源回路２４の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準に設定する。

また、電源制御部２２６は、電源回路２４の電流供給能力を第２の水準に設定してから第２の所定の期間が経過していない場合に、第１のプリチャージ期間よりも短い第２のプリチャージ期間において、電源回路２４の電流供給能力を第３の水準とするか、又は、駆動期間が開始するタイミング以降で電源回路２４の電流供給能力を第１の水準に設定する。その他の点に関しては、第１０の例は第１〜第３の例と同様である。

＜電源制御の第１１の例＞
電源制御の第１１の例においては、図４に示す電源制御部２２６が、電源回路２４の電流供給能力を第２の水準に維持している間に電源電圧（ＶＰＰ−ＶＳＳ）が所定の電圧よりも小さくなっている場合に、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つ第１のプリチャージ期間において、電源回路２４の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準に設定する。

また、電源制御部２２６は、電源回路２４の電流供給能力を第２の水準に維持している間に電源電圧（ＶＰＰ−ＶＳＳ）が所定の電圧よりも小さくなっていない場合に、第１のプリチャージ期間よりも短い第２のプリチャージ期間において、電源回路２４の電流供給能力を第３の水準とするか、又は、駆動期間が開始するタイミング以降で電源回路２４の電流供給能力を第１の水準に設定する。その他の点に関しては、第１１の例は第１〜第３の例と同様である。

プリチャージ動作は、前回の駆動時から長い時間が空いていて、電源回路２４の電流供給能力を第２の水準に設定してから長時間が経過して、電源回路２４によって生成される電源電圧（ＶＰＰ−ＶＳＳ）が下がっているときに実行することが望ましい。従って、電源制御部２２６は、ホストＣＰＵ４０から表示開始コマンドが送信された時点において前回の駆動時からの経過時間が第２の所定の期間よりも長い場合、あるいは、電源回路２４によって生成される電源電圧（ＶＰＰ−ＶＳＳ）の測定値が所定の値を下回っている場合にのみ、プリチャージ動作を実行しても良い。

また、電源制御部２２６は、前回の駆動時からの経過時間、あるいは、電源回路２４によって生成される電源電圧（ＶＰＰ−ＶＳＳ）の測定値によって、プリチャージ時間を変更しても良い。即ち、電源制御部２２６は、前回駆動時からの経過時間が第２の所定の期間よりも長くない場合、あるいは、電源回路２４によって生成される電源電圧（ＶＰＰ−ＶＳＳ）の測定値が所定の値を下回っていない場合に、プリチャージ時間をより短くしても良い。電源制御の第１０の例及び第１１の例によれば、前回の駆動期間においてキャパシターに蓄積された電荷を利用してプリチャージ時間を最小限に抑え、消費電力を低減することができる。

以上の例においては、電気光学パネルのトッププレーン電極及び複数のセグメント電極が同時に駆動される場合について説明したが、トッププレーン電極が一定電位（例えば、０Ｖ）に固定され、複数のセグメント電極のみが駆動されるようにしても良い。その場合には、セグメント電極に印加される駆動電圧が２値ではなく３値となる。例えば、図１に示す電源回路２４は、電源部７０から供給される電源電圧（ＶＤＤ−ＶＳＳ）に基づいて、第１の電源電圧＋１５Ｖ及び第２の電源電圧−１５Ｖを生成する。波形値としては、駆動電圧０Ｖを表す波形値「０」と、駆動電圧＋１５Ｖを表す波形値「＋１」と、駆動電圧−１５Ｖを表す波形値「−１」とが用いられる。

また、本発明は、ドットマトリクス型（単純マトリクス型又はアクティブマトリクス型）の電気光学パネルに適用することも可能である。その場合には、複数の走査線及び複数のデータ線が順次駆動されることになるが、画素電極に印加される駆動波形はセグメント電極に印加される駆動波形と同等である。そのため、タイミング情報、波形情報、及び、電源制御情報としては、以上の設定例におけるのと同様のものを使用することができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。第２の実施形態においては、表示ドライバーが電気光学パネルの画素電極を直接駆動するのではなく、電気光学パネルにおいて複数の画素に対応して設けられた複数の画素回路を介して画素電極を駆動する。その他の点に関しては、第２の実施形態は第１の実施形態と同様である。

図１４は、本発明の第２の実施形態に係る表示ドライバーの構成の一部を電気光学パネルと共に示す図である。図１４には、表示ドライバーの構成要素として、走査線駆動回路６、データ線駆動回路７、駆動電圧生成部８、表示コントローラー９、及び、電源回路２４が示されている。走査線駆動回路６〜表示コントローラー９は、デジタル回路又はアナログ回路で構成される。

表示コントローラー９は、第１の実施形態における表示コントローラー２２（図４）の機能に加えて、走査線駆動回路６及びデータ線駆動回路７を制御する機能を備えている。本発明の第２の実施形態に係る集積回路装置（例えば、表示ドライバーＩＣ）は、走査線駆動回路６〜表示コントローラー９を含んでおり、さらに、図１に示す表示データ格納部２１、及び、電源回路２４〜ホストインターフェース２８の内の少なくとも一部を含んでも良い。

電気光学パネル１０には、複数の画素回路１０ａが、Ｙ軸方向に沿ってｍ行、Ｘ軸方向に沿ってｎ列のマトリクス状に設けられている。走査線駆動回路６は、電気光学パネル１０においてＸ軸方向に沿って延在する複数の走査線４（Ｙ１、Ｙ２、…、Ｙｍ）を介して、画素回路１０ａに接続されている。データ線駆動回路７は、電気光学パネル１０においてＹ軸方向に沿って延在する複数のデータ線５（Ｘ１、Ｘ２、…、Ｘｎ）を介して、画素回路１０ａに接続されている。

駆動電圧生成部８は、第１の制御線８１、第２の制御線８２、第１の電源線８３、第２の電源線８４、及び、共通電極配線８５を介して、画素回路１０ａに接続されている。走査線駆動回路６、データ線駆動回路７、及び、駆動電圧生成部８は、表示コントローラー９によって制御される。また、電源回路２４は、表示コントローラー９の電源制御部２２６の制御の下で、高電位側の電源電位ＶＨ及び低電位側の電源電位ＶＬを駆動電圧生成部８に供給する。

図１５は、図１４に示す電気光学パネルに設けられている画素回路の構成例を示す図である。図１５に示すように、画素回路１０ａは、スイッチ回路としてのＮチャネルＭＯＳトランジスターＱＮ３０と、保持回路としてのＳＲＡＭ（Static Random Access Memory）１７と、セレクター回路を構成するトランスミッションゲートＴＧ１及びＴＧ２と、電気泳動層を介して共通電極１９に対向する画素電極１８とを含んでいる。共通電極１９は、共通電極配線８５（図１４）に接続されている。この例においては、電気泳動層の白色粒子は正に帯電され、黒色粒子は負に帯電されているものとする。

トランジスターＱＮ３０のゲートには走査線４が接続され、ソースにはデータ線５が接続され、ドレインにはＳＲＡＭ１７が接続されている。トランジスターＱＮ３０は、走査線駆動回路６から走査線４を介して選択信号が印加される期間において、データ線５とＳＲＡＭ１７とを電気的に接続することにより、データ線駆動回路７からデータ線５を介して供給される画像データをＳＲＡＭ１７に入力させる。

ＳＲＡＭ１７は、データ線５からトランジスターＱＮ３０を介して供給される画像データを保持する。ＳＲＡＭ１７は、例えば、ＰチャネルＭＯＳトランジスターＱＰ３１及びＱＰ３２と、ＮチャネルＭＯＳトランジスターＱＮ３１及びＱＮ３２とを含んでいる。トランジスターＱＰ３１及びＰ３２のソースは、高電位側の電源電位ＶＨが供給される第１の電源線８３に接続され、トランジスターＱＮ３１及びＱＮ３２のソースは、低電位側の電源電位ＶＬが供給される第２の電源線８４に接続されている。

ＳＲＡＭ１７は、トランジスターＱＮ３０のドレインに接続された入力ノードＮ１と、セレクター回路に接続された出力ノードＮ２とを有している。入力ノードＮ１は、トランジスターＱＰ３２及びＱＮ３２のゲート、及び、トランジスターＱＰ３１及びＱＮ３１のドレインに接続されている。出力ノードＮ２は、トランジスターＱＰ３２及びＱＮ３２のドレイン、及び、トランジスターＱＰ３１及びＱＮ３１のゲートに接続されている。

セレクター回路において、トランスミッションゲートＴＧ１は、ＰチャネルＭＯＳトランジスターＱＰ３３と、ＮチャネルＭＯＳトランジスターＱＮ３３とを含んでいる。また、トランスミッションゲートＴＧ２は、ＰチャネルＭＯＳトランジスターＱＰ３４と、ＮチャネルＭＯＳトランジスターＱＮ３４とを含んでいる。

トランジスターＱＰ３３及びＱＮ３３のソースは、第１の制御線８１に接続され、トランジスターＱＰ３４及びＱＮ３４のソースは、第２の制御線８２に接続されている。トランジスターＱＰ３３及びＱＮ３３、及び、トランジスターＱＰ３４及びＱＮ３４のドレインは、画素電極１８に接続されている。

セレクター回路は、ＳＲＡＭ１７に保持された画像データに従って、第１の制御線８１と第２の制御線８２との内の一方を選択し、選択された制御線を画素電極１８に電気的に接続する。このとき、画像データのレベルに応じて、トランスミッションゲートＴＧ１及びＴＧ２の内の一方のみがオン状態となる。

具体的には、ＳＲＡＭ１７の入力ノードＮ１にローレベルの画像データが入力されると、出力ノードＮ２からはハイレベルの制御信号が出力される。従って、入力ノードＮ１に接続されたゲートを有するトランジスターＱＰ３３がオンすると共に、出力ノードＮ２に接続されたゲートを有するトランジスターＱＮ３３がオンして、第１の制御線８１を画素電極１８に電気的に接続する。

一方、ＳＲＡＭ１７の入力ノードＮ１にハイレベルの画像データが入力されると、出力ノードＮ２からはローレベルの制御信号が出力される。従って、入力ノードＮ１に接続されたゲートを有するトランジスターＱＮ３４がオンすると共に、出力ノードＮ２に接続されたゲートを有するトランジスターＱＰ３４がオンして、第２の制御線８２を画素電極１８に電気的に接続する。

次に、図１４に示す表示ドライバーの動作について、図１４〜図１６を参照しながら説明する。
図１６は、図１４に示す表示ドライバーの動作を説明するためのタイミングチャートである。この例においては、表示ドライバーが、電源オフ期間ＳＴ１１、画像データ入力期間ＳＴ１２、白色表示期間ＳＴ１３、黒色表示期間ＳＴ１４、及び、電源オフ期間ＳＴ１５において動作することにより、電気光学パネル１０に画像が表示される。

図１６には、第１の電源線８３の電位ＶＨと、第１の制御線８１の電位Ｓ１と、第２の制御線８２の電位Ｓ２と、共通電極配線８５の電位ＶＣＯＭとが示されている。なお、図１６に示す具体的な値は、説明を分かり易くするために例示したに過ぎず、本発明の技術的範囲を限定するものではない。

図１６に示す電源オフ期間ＳＴ１１において、第１の制御線８１及び第２の制御線８２は、いずれも他の回路から電気的に切断されたフローティング状態（ハイ・インピーダンス状態：ＨｉＺ）になっている。このとき、電気光学パネル１０には、以前に表示された画像が保持されている。

次に、画像データ入力期間ＳＴ１２において、駆動電圧生成部８が、画素回路１０ａのＳＲＡＭ１７に対し、第１の電源線８３を介して高電位側の電源電位ＶＨ（５Ｖ）を印加すると共に、第２の電源線８４を介して低電位側の電源電位ＶＬ（０Ｖ）を印加する。それにより、ＳＲＡＭ１７が起動する。このとき、駆動電圧生成部８は、第１の制御線８１及び第２の制御線８２を、電気的に切断されたフローティング状態（ＨｉＺ）にする。

走査線駆動回路６は、走査線Ｙ１に選択信号を供給する。この選択信号により、走査線Ｙ１に接続された１行の画素回路１０ａのトランジスターＱＮ３０がオンして、それらの画素回路１０ａのＳＲＡＭ１７が、データ線Ｘ１、Ｘ２、…、Ｘｎにそれぞれ接続される。データ線駆動回路７は、データ線Ｘ１、Ｘ２、…、Ｘｎに画像データを供給することにより、走査線Ｙ１に接続された１行の画素回路１０ａのＳＲＡＭ１７に画像データを入力する。

走査線Ｙ１に接続された１行の画素回路１０ａのＳＲＡＭ１７に画像データが入力されると、走査線駆動回路６は、走査線Ｙ１への選択信号の供給を停止して、走査線Ｙ１の選択状態を解除する。走査線駆動回路６は、この動作を走査線Ｙ２からＹｍまで順次実行することにより、電気光学パネル１０の全ての画素回路１０ａのＳＲＡＭ１７に画像データを入力する。それにより、全ての画素回路１０ａのＳＲＡＭ１７に、画像データが記憶される。

次に、白色表示期間ＳＴ１３において、駆動電圧生成部８が、第１の電源線８３に高電位側の電源電位ＶＨ（１５Ｖ）を印加する。それにより、ＳＲＡＭ１７に５Ｖで記憶されていた画像データは、より高い電位（１５Ｖ）で記憶される。また、第１の制御線８１が駆動電圧生成部８に電気的に接続されて、駆動電圧生成部８が、第１の制御線８１に高電位側の電源電位ＶＨ（１５Ｖ）を印加する。それにより、トランスミッションゲートＴＧ１のソースには、高電位側の電源電位ＶＨ（１５Ｖ）が印加される。

さらに、駆動電圧生成部８は、第２の制御線８２を、電気的に切断されたフローティング状態（ＨｉＺ）にする。また、駆動電圧生成部８は、共通電極配線８５を介して共通電極１９に、ハイレベル（ＶＨ（１５Ｖ））の期間（フェーズ）とローレベル（ＶＬ（０Ｖ））の期間（フェーズ）とを一定周期で繰り返すパルス状の信号を印加する。

このとき、ＳＲＡＭ１７の入力ノードＮ１における画像データがローレベルである画素回路１０ａにおいては、ＳＲＡＭ１７の出力ノードＮ２の電位はハイレベルである。従って、トランスミッションゲートＴＧ１がオン状態になって、第１の制御線８１が画素電極１８に接続される。それにより、画素電極１８には、ハイレベルの電位ＶＨ（１５Ｖ）が印加される。

そして、パルス状の信号が印加されている共通電極１９の電位ＶＣＯＭがローレベル（ＶＬ（０Ｖ））のときに、画素電極１８と共通電極１９との間に大きな電位差が発生し、負帯電の黒色粒子は画素電極１８に引き寄せられ、正帯電の白色粒子は共通電極１９に引き寄せられる。その結果、この画素には白色が表示される。

一方、ＳＲＡＭ１７の入力ノードＮ１における画像データがハイレベルである画素回路１０ａにおいては、ＳＲＡＭ１７の出力ノードＮ２の電位はローレベルである。従って、トランスミッションゲートＴＧ２がオン状態になって、第２の制御線８２が画素電極１８に接続される。しかしながら、第２の制御線８２は電気的に切断されているので、画素電極１８には、前の画像を表示する電位がそのまま保持される。その結果、この画素において電気泳動粒子は移動せず、前の画像がそのまま維持される。

次に、黒色表示期間ＳＴ１４において、駆動電圧生成部８は、第１の制御線８１を電気的に切断されたフローティング状態（ＨｉＺ）にする。また、駆動電圧生成部８は、第２の制御線８２にローレベルの電位ＶＬ（０Ｖ）を印加する。それにより、トランスミッションゲートＴＧ２のソースに、第２の制御線８２からローレベルの電位ＶＬ（０Ｖ）が印加される。

このとき、ＳＲＡＭ１７の入力ノードＮ１における画像データがローレベルである画素回路１０ａにおいては、ＳＲＡＭ１７の出力ノードＮ２の電位はハイレベルである。従って、トランスミッションゲートＴＧ１がオン状態となり、第１の制御線８１が画素電極１８に接続される。しかしながら、第１の制御線８１は電気的に切断されているので、画素電極１８には、前の画像を表示する電位がそのまま保持される。その結果、この画素において電気泳動粒子は移動せず、前の画像がそのまま維持される。

一方、ＳＲＡＭ１７の入力ノードＮ１における画像データがハイレベルである画素回路１０ａにおいては、ＳＲＡＭ１７の出力ノードＮ２の電位はローレベルである。従って、トランスミッションゲートＴＧ２がオン状態となって、第２の制御線８２が画素電極１８に接続される。それにより、画素電極１８には、ローレベルの電位ＶＬ（０Ｖ）が印加される。

そして、パルス状の信号が印加されている共通電極１９の電位ＶＣＯＭがハイレベル（ＶＨ（１５Ｖ））のときに、画素電極１８と共通電極１９との間に大きな電位差が発生し、正帯電の白色粒子は画素電極１８に引き寄せられ、負帯電の黒色粒子は共通電極１９に引き寄せられる。その結果、この画素には黒色が表示される。

以上によって電気光学パネル１０に新たな画像が表示された後に、電源オフ期間ＳＴ１５が設けられる。電源オフ期間ＳＴ１５において、駆動電圧生成部８は、第１の制御線８１及び第２の制御線８２を電気的に切断する。それにより、画素回路１０ａの画素電極１８がフローティング状態となる。従って、電源オフ期間ＳＴ１５においては、電力を消費することなく画像を維持することができる。

さらに、画像データ入力期間ＳＴ１２、白色表示期間ＳＴ１３、黒色表示期間ＳＴ１４、及び、電源オフ期間ＳＴ１５（ＳＴ１１）を繰り返すことによって、電気光学パネル１０に順次更新された画像を表示することができる。

図１７は、第２の実施形態において一部の画素の表示が変更される状態を示す図である。図１７（ａ）は、ステップ１（白色表示期間）における電気光学パネルの状態を示している。前の画像においては、全ての画素に黒色が表示されていたものとする。図１７（ａ）に示すように、画素群Ａにおいては、トランスミッションゲートＴＧ１がオン状態になると共にトランスミッションゲートＴＧ２がオフ状態になって、第１の制御線８１の信号Ｓ１が画素電極１８に印加される。第１の制御線８１の信号Ｓ１はハイレベル（ＶＨ）となっているので、共通電極１９がローレベル（ＶＬ）のときに、正帯電の白色粒子が共通電極１９に引き寄せられ、画素群Ａには白色が表示される。

一方、画素群Ｂにおいては、トランスミッションゲートＴＧ１がオフ状態になると共にトランスミッションゲートＴＧ２がオン状態になって、第２の制御線８２の信号Ｓ２が画素電極１８に印加される。第２の制御線８２は電気的に切断されているので、画素群Ｂにおいて電気泳動粒子は移動せず、前の画像の黒色がそのまま維持される。

図１７（ｂ）は、ステップ２（黒色表示期間）における電気光学パネルの状態を示している。前の画像においては、全ての画素に白色が表示されていたものとする。図１７（ｂ）に示すように、画素群Ａにおいては、トランスミッションゲートＴＧ１がオン状態になると共にトランスミッションゲートＴＧ２がオフ状態になって、第１の制御線８１の信号Ｓ１が画素電極１８に印加される。第１の制御線８１は電気的に切断されているので、画素群Ａにおいて電気泳動粒子は移動せず、前の画像の白色がそのまま維持される。

一方、画素群Ｂにおいては、トランスミッションゲートＴＧ１がオフ状態になると共にトランスミッションゲートＴＧ２がオン状態になって、第２の制御線８２の信号Ｓ２が画素電極１８に印加される。第２の制御線８２の信号Ｓ２はローレベル（ＶＬ）となっているので、共通電極１９がハイレベル（ＶＨ）のときに、負帯電の黒色粒子が共通電極１９に引き寄せられ、画素群Ｂには黒色が表示される。

図１７において前の画像を維持する場合には、第１の制御線８１及び第２の制御線８２の内のいずれか一方が切断されているので、画素電極１８と共通電極１９との間にリーク電流が流れることはない。従って、電源回路２４における消費電力を低減することができる。

図１８は、第２の実施形態において全ての画素の表示が統一される状態を示す図である。図１８（ａ）は、図１７（ｂ）と同様に、ステップ２（黒色表示期間）における電気光学パネルの状態を示している。図１８（ｂ）は、ステップ２から全白表示にする場合における電気光学パネルの状態を示しており、図１８（ｃ）は、ステップ２から全黒表示にする場合における電気光学パネルの状態を示している。

図１８（ｂ）に示すように、画素群Ａにおいては、トランスミッションゲートＴＧ１がオン状態になると共にトランスミッションゲートＴＧ２がオフ状態になって、第１の制御線８１の信号Ｓ１が画素電極１８に印加される。第１の制御線８１は電気的に切断されているので、画素群Ａにおいて電気泳動粒子は移動せず、前の画像の白色がそのまま維持される。

一方、画素群Ｂにおいては、トランスミッションゲートＴＧ１がオフ状態になると共にトランスミッションゲートＴＧ２がオン状態になって、第２の制御線８２の信号Ｓ２が画素電極１８に印加される。第２の制御線８２の信号Ｓ２はハイレベル（ＶＨ）となっているので、共通電極１９の電位ＶＣＯＭがローレベル（ＶＬ）のときに、正帯電の白色粒子が共通電極１９に引き寄せられ、画素群Ｂには白色が表示される。

図１８（ｃ）に示すように、画素群Ａにおいては、トランスミッションゲートＴＧ１がオン状態になると共にトランスミッションゲートＴＧ２がオフ状態になって、第１の制御線８１の信号Ｓ１が画素電極１８に印加される。第１の制御線８１の信号Ｓ１はローレベル（ＶＬ）となっているので、共通電極１９がハイレベル（ＶＨ）のときに、負帯電の黒色粒子が共通電極１９に引き寄せられ、画素群Ａには黒色が表示される。

一方、画素群Ｂにおいては、トランスミッションゲートＴＧ１がオフ状態になると共にトランスミッションゲートＴＧ２がオン状態になって、第２の制御線８２の信号Ｓ２が画素電極１８に印加される。第２の制御線８２は電気的に切断されているので、画素群Ｂにおいて電気泳動粒子は移動せず、前の画像の黒色がそのまま維持される。

図１８に示すように、ステップ２から全白表示にする場合においても全黒表示にする場合においても、画素回路１０ａのＳＲＡＭ１７に対するデータ書き換えが不要である。従って、電源回路２４における消費電力を低減することができる。

以上において、図１４に示す表示コントローラー９の電源制御部２２６は、第１の制御線８１、第２の制御線８２、又は、共通電極１９に印加される電位が変化するタイミングに同期して、電源回路２４の電流供給能力を第１の水準に設定する。電源回路２４の電流供給能力を第１の水準に設定するタイミングは、電位が変化するタイミングと同一でも良いし、電位が変化するタイミングよりも一定期間前又は後でも良いし、前に詳しく説明したように、様々な条件に従って決定しても良い。

また、電源制御部２２６は、電源回路２４の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、電源回路２４の電流供給能力を第１の水準よりも低い第２の水準に設定する。ここで、所定の期間とは、例えば、１フレーム期間である。電源回路２４の電流供給能力を第２の水準に設定するタイミングは、前に詳しく説明したように、様々な条件に従って決定しても良い。

それにより、電気光学パネル１０の第１の制御線８１、第２の制御線８２、又は、共通電極１９に印加される電位を変更する際には、電源回路２４の電流供給能力が第１の水準に高められ、その後、電源回路２４の電流供給能力が第２の水準に低下するので、電気光学パネル１０の光学特性の低下を抑制しつつ、電気光学パネル１０を駆動する際の消費電力を低減することができる。

本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１０…電気光学パネル、１１…樹脂基板、１２…トッププレーン電極、１３…電気泳動層、１３ａ…マイクロカプセル、１４…接着剤層、１５…フレキシブルプリント基板、１６…セグメント電極、２０…表示ドライバー、２１…表示データ格納部、２１１…現表示データ格納部、２１２…次表示データ格納部、２２…表示コントローラー、２２１…タイミング情報格納部、２２２…波形情報格納部、２２３…タイミング制御部、３０１…クロック信号生成回路、３０２…クロック周波数調整回路、３０３…カウンター設定部、３０４…フェーズ長カウンター、３０５…フェーズ数カウンター、２２４…駆動波形選択部、２２５…電源制御情報格納部、２２６…電源制御部、２２６ａ…駆動画素電極計数部、２２６ｂ…駆動画素電極線長算出部、２３…駆動電圧生成部、２３１…セレクター、２３２、２３３…駆動回路、２４…電源回路、２４１、２４３…レギュレーター、２４２、２４４…昇圧回路、１〜３…レベルシフター、２５…電圧モニター部、２６…制御部、２７…温度センサー、２８…ホストインターフェース、２８ａ…表示設定レジスター、２８ｂ…トリガーレジスター、２８ｃ…割り込みレジスター、２８ｄ…電源設定レジスター、２８ｅ…温度レジスター、３０…操作部、４０…ホストＣＰＵ、５０…格納部、６０…通信部、７０…電源部、４…走査線、５…データ線、６…走査線駆動回路、７…データ線駆動回路、８…駆動電圧生成部、９…表示コントローラー、１０ａ…画素回路、１７…ＳＲＡＭ、１８…画素電極、１９…共通電極、８１、８２…制御線、８３、８４…電源線、８５…共通電極配線、ＴＧ１、ＴＧ２…トランスミッションゲート

Claims (13)

1. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、を備え、
   前記電源制御部が、前記電源回路を標準電力モードで動作させることにより、前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路を標準電力モードと低消費電力モードとで交互に動作させ、又は、前記電源回路を間欠動作させることにより、前記電源回路の電流供給能力を第２の水準に設定する集積回路装置。
2. 前記電源制御部が、フェーズが開始するタイミングに先立って、前記電源回路の電流供給能力を第１の水準に設定する、請求項１記載の集積回路装置。
3. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、を備え、
   前記電源制御部が、前記電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、温度センサーによって測定された温度に従って決定する集積回路装置。
4. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、を備え、
   前記電源制御部が、前記電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、フェーズが開始するタイミングで変化する駆動電圧が印加される出力端子の数、又は、前記電気光学パネルにおいて該出力端子に接続される画素電極の総面積に従って決定する集積回路装置。
5. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、を備え、
   前記電源制御部が、前記電源回路の電流供給能力を第１の水準又は第２の水準に維持する期間の長さを、フェーズが開始した後に前記電気光学パネルにおいて異なる駆動電圧が印加される隣り合う画素電極間の境界線の総延長に従って決定する集積回路装置。
6. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、
   前記電源回路によって生成される電源電圧を測定する電圧モニター部と、を備え、
   前記電源制御部が、前記電源回路の電流供給能力を第２の水準に維持している間に電源電圧が所定の電圧よりも小さくなっている場合に、前記電源回路の電流供給能力を第２の水準から第１の水準に変更する集積回路装置。
7. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、を備え、
   前記電源制御部が、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つプリチャージ期間において、前記電源回路の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準に設定する集積回路装置。
8. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、を備え、
   前記電源制御部が、前記電源回路の電流供給能力を第２の水準に設定してから第２の所定の期間が経過している場合に、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つ第１のプリチャージ期間において、前記電源回路の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準とし、前記電源回路の電流供給能力を第２の水準に設定してから第２の所定の期間が経過していない場合に、第１のプリチャージ期間よりも短い第２のプリチャージ期間において、前記電源回路の電流供給能力を第３の水準とするか、又は、駆動期間が開始するタイミング以降で前記電源回路の電流供給能力を第１の水準に設定する集積回路装置。
9. 複数のフェーズにおいて設定される駆動波形で電気光学パネルを駆動する集積回路装置であって、
   電源回路によって生成される電源電圧が供給されて動作し、表示データに応じて、複数のフェーズの各々において前記電気光学パネルの複数の電極に印加される複数の駆動電圧を生成する駆動電圧生成部と、
   フェーズが開始するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する電源制御部と、
   前記電源回路によって生成される電源電圧を測定する電圧モニター部と、を備え、
   前記電源制御部が、前記電源回路の電流供給能力を第２の水準に維持している間に電源電圧が所定の電圧よりも小さくなっている場合に、複数のフェーズにおいて駆動電圧が生成される駆動期間に先立つ第１のプリチャージ期間において、前記電源回路の電流供給能力を第１の水準以下で第２の水準よりも高い第３の水準とし、電源電圧が所定の電圧よりも小さくなっていない場合に、第１のプリチャージ期間よりも短い第２のプリチャージ期間において、前記電源回路の電流供給能力を第３の水準とするか、又は、駆動期間が開始するタイミング以降で前記電源回路の電流供給能力を第１の水準に設定する集積回路装置。
10. 前記電源制御部が、前記電源回路を標準電力モードで動作させることにより、前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路を低消費電力モードで動作させ、又は、前記電源回路の動作を停止させることにより、前記電源回路の電流供給能力を第２の水準に設定する、請求項３〜９のいずれか１項記載の集積回路装置。
11. クロック信号に従ってチャージポンプ動作を行うことにより、外部から供給される電源電圧を昇圧して昇圧された電源電圧を生成する電源回路をさらに備え、
    前記電源制御部が、前記電源回路に供給されるクロック信号の周波数を変更し、又は、前記電源回路にクロック信号を供給するか否かにより、前記電源回路の電流供給能力を変更する、請求項１〜１０のいずれか１項記載の集積回路装置。
12. 電気光学パネルと、
    請求項１〜１１のいずれか１項記載の集積回路装置と、を備える電子機器。
13. 前記電気光学パネルが、共通電極に対向する画素電極と、データ線に接続されたスイッチ回路と、前記データ線から前記スイッチ回路を介して供給される画像データを保持する保持回路と、前記保持回路に保持された画像データに従って、第１の制御線と第２の制御線との内の選択された一方を前記画素電極に電気的に接続するセレクター回路とを含む画素回路を備え、
    前記電源制御部が、前記第１の制御線、前記第２の制御線、又は、前記共通電極に印加される電位が変化するタイミングに同期して前記電源回路の電流供給能力を第１の水準に設定し、前記電源回路の電流供給能力を第１の水準に設定してから少なくとも所定の期間が経過した後に、前記電源回路の電流供給能力を第１の水準よりも低い第２の水準に設定する、請求項１２記載の電子機器。

Images