JP6570924B2 - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP6570924B2
JP6570924B2 JP2015170266A JP2015170266A JP6570924B2 JP 6570924 B2 JP6570924 B2 JP 6570924B2 JP 2015170266 A JP2015170266 A JP 2015170266A JP 2015170266 A JP2015170266 A JP 2015170266A JP 6570924 B2 JP6570924 B2 JP 6570924B2
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring board
electronic component
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015170266A
Other languages
English (en)
Other versions
JP2017050310A5 (ja
JP2017050310A (ja
Inventor
聡史 白木
聡史 白木
功一 田中
功一 田中
経塚　正宏
正宏 経塚
鈴木　智博
智博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015170266A priority Critical patent/JP6570924B2/ja
Priority to US15/247,433 priority patent/US9941232B2/en
Publication of JP2017050310A publication Critical patent/JP2017050310A/ja
Publication of JP2017050310A5 publication Critical patent/JP2017050310A5/ja
Application granted granted Critical
Publication of JP6570924B2 publication Critical patent/JP6570924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電子部品装置及びその製造方法に関する。
近年の電子機器の発達に伴い、電子機器に使用される電子部品装置の配線基板は、小型化及び高性能化などが要求されている。これに対応するため、配線基板内に電子部品が内蔵された電子部品内蔵基板が実用化されている。
そのような電子部品内蔵基板の一例では、半導体チップが搭載された下側配線基板の上にはんだボールを介して上側配線基板が積層され、下側配線基板と上側配線基板との間に半導体チップを封止する封止樹脂が充填される。
特開２００３−３４７７２２号公報
後述する予備的事項で説明するように、半導体チップが搭載された下側配線基板の上に、導電性ボールを介して上側配線基板が積層された電子部品装置がある。そのような電子部品装置では、下側配線基板と上側配線基板との接続部位の狭ピッチ化に対応するため、導電性ボールの直径を小さくする要求がある。
導電性ボールの直径が小さくなると、半導体チップと上側配線基板との間の隙間が狭くなる。このため、下側配線基板と上側配線基板との間に封止樹脂を流し込む際に、封止樹脂を上手く充填できない課題がある。
電子部品が搭載された下側配線基板の上にバンプ導体を介して上側配線基板が積層された電子部品装置において、バンプ導体の配置が狭ピッチ化されても、電子部品と上側配線基板の間隔を十分に確保できる新規な構造を提供することを目的とする。
以下の開示の一観点によれば、下側配線基板と、前記下側配線基板上に接続された電子部品と、前記下側配線基板及び電子部品の上方に配置された上側配線基板と、前記下側配線基板と前記上側配線基板とを接続するバンプ導体と、前記下側配線基板と前記上側配線基板との間に充填され、前記電子部品を封止する封止樹脂と、を有し、前記上側配線基板は、部品対応領域と、前記部品対応領域の周縁部と、が設けられた下面を有する第１絶縁層と、前記第１絶縁層の下面に設けられた第１パッドを有する第１配線層と、前記第１配線層を被覆して前記第１絶縁層の下面に設けられ、且つ、前記第１パッドを露出する開口部が設けられた第１ソルダレジスト層と、を有し、前記第１パッドに前記バンプ導体が接続され、前記部品対応領域の周縁部に前記第１配線層と前記第１ソルダレジスト層とが設けられ、前記部品対応領域の全体が前記第１配線層及び前記第１ソルダレジスト層から露出し、前記部品対応領域が前記電子部品の上面と対向している電子部品装置が提供される。
また、その開示の他の観点によれば、下側配線基板上に電子部品を接続する工程と、上側配線基板を用意する工程と、上側配線基板を前記電子部品の上方に配置し、バンプ導体を介して前記下側配線基板と前記上側配線基板とを接続する工程と、前記下側配線基板と前記上側配線基板との間に、前記電子部品を封止する封止樹脂を充填する工程と、を有し、前記上側配線基板は、部品対応領域と、前記部品対応領域の周縁部と、が設けられた下面を有する第１絶縁層と、前記第１絶縁層の下面に設けられた第１パッドを有する第１配線層と、前記第１配線層を被覆して前記第１絶縁層の下面に設けられ、且つ、前記第１パッドを露出する開口部が設けられた第１ソルダレジスト層と、を有し、前記バンプ導体は前記第１パッドに接続し、前記部品対応領域の周縁部に前記第１配線層と前記第１ソルダレジスト層とを設け、前記部品対応領域の全体を前記第１配線層及び前記第１ソルダレジスト層から露出させ、前記部品対応領域を前記電子部品の上面と対向させる電子部品装置の製造方法が提供される。
以下の開示によれば、電子部品装置では、電子部品が搭載された下側配線基板の上方に上側配線基板が配置されている。上側配線基板は、下面に、第１配線層と、第１配線層上に開口部が配置された第１絶縁層とを備えている。
上側配線基板の第１配線層の下に配置されるバンプ導体を介して、下側配線基板と上側配線基板とが接続されている。そして、電子部品に対応する上側配線基板の下面の領域には、第１配線層及び第１絶縁層が形成されていない。
これにより、下側配線基板と上側配線基板とを接続するバンプ導体の直径を小さくして狭ピッチ化しても、電子部品と上側配線基板との間隔を第１配線層と第１絶縁層とのトータルの厚み分だけ広くすることができる。
このため、バンプ導体の配置の狭ピッチ化を図りつつ、電子部品と上側配線基板との間隔を十分に確保することができる。よって、下側配線基板と上側配線基板との間に封止樹脂を信頼性よく充填することができる。
図１は予備的事項に係る電子部品装置の課題を説明するための断面図である。 図２（ａ）及び（ｂ）は実施形態の電子部品装置で使用される下側配線基板の製造方法を示す断面図（その１）である。 図３（ａ）及び（ｂ）は実施形態の電子部品装置で使用される下側配線基板の製造方法を示す断面図（その２）である。 図４は実施形態の電子部品装置で使用される下側配線基板の製造方法を示す断面図（その３）である。 図５（ａ）及び（ｂ）は実施形態の電子部品装置で使用される下側配線基板を示す断面図である。 図６は図５の下側配線基板に半導体チップを搭載する様子を示す断面図である。 図７は図５の下側配線基板に半導体チップが搭載された半導体モジュールを示す断面図である。 図８は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その１）である。 図９は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その２）である。 図１０（ａ）及び（ｂ）は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その３）である。 図１１は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その４）である。 図１２は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その５）である。 図１３は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その６）である。 図１４（ａ）及び（ｂ）は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その７）である。 図１５は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その８）である。 図１６は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その９）である。 図１７（ａ）及び（ｂ）は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図及び平面図（その１０）である。 図１８（ａ）及び（ｂ）は実施形態の電子部品装置で使用される上側配線基板の製造方法を示す断面図（その１１）である。 図１９は実施形態の電子部品装置で使用される上側配線基板を示す断面図である。 図２０は実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図２１は実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図２２は実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図２３は実施形態の電子部品装置の一部を示す断面図である。 図２４は実施形態の電子部品装置の全体の様子を示す断面図である。 図２５は実施形態の変形例の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない。
図１に示すように、予備的事項に係る電子部品装置は、最下に下側配線基板１００を備えている。下側配線基板１００では、絶縁基板１２０の両面側に配線層１４０がそれぞれ形成されている。両面側の配線層１４０は絶縁基板１２０に形成された貫通導体（不図示）を介して相互接続されている。
また、絶縁基板１２０の両面側に、配線層１４０の接続部上に開口部１６０ａが設けられたソルダレジスト層１６０がそれぞれ形成されている。
そして、下側配線基板１００の上面側の配線層１４０に、半導体チップ２００の端子２２０がフリップチップ接続されている。半導体チップ２００の下側にアンダーフィル樹脂２４０が充填されている。
さらに、下側配線基板１００及び半導体チップ２００の上に、導電性ボール４００を介して上側配線基板３００が配置されている。導電性ボール４００は、銅ボール４００ａの外面にはんだ層４００ｂが被覆されて形成される。
上側配線基板３００では、絶縁基板３２０の両面側に配線層３４０がそれぞれ形成されている。両面側の配線層３４０は絶縁基板３２０に形成された貫通導体（不図示）を介して相互接続されている。
また、絶縁基板３２０の両面側に、配線層３４０の接続部上に開口部３６０ａが設けられたソルダレジスト層３６０がそれぞれ形成されている。
下側配線基板１００の上面側の配線層１４０と、上側配線基板３００の下面側の配線層３４０とが導電性ボール４００を介して電気的に接続されている。
このようにして、下側配線基板１００と上側配線基板３００との間の領域に半導体チップ２００が収容されている。
近年では、半導体チップ２００の高性能化及び高集積化に伴って信号量が増大してきている。このため、下側配線基板１００及び上側配線基板３００の各接続部位の配置ピッチを狭くして接続経路の数を増加させる必要がある。
これに対応するためには、図１の電子部品装置の構造では、導電性ボール４００の直径を小さくしてその数を増やして配置することにより、接続部位の狭ピッチ化を行う必要がある。
ここで、導電性ボール４００の配置ピッチＡが２００μｍの設計ルールの場合を検討してみる。この場合、導電性ボール４００をショートしないようにマージンをもって配列するには、導電性ボール４００のはんだ層４００ｂを含む直径が１６０μｍに設定され、導電性ボール４００の間隔Ｃ１は４０μｍに設定される。
実際には、導電性ボール４００のはんだ層４００ｂが下側配線基板１００と上側配線基板３００との間で押圧されて溶融するため、導電性ボール４００の上下方向の実質的な直径は１３０μｍ程度となる。
このため、上側配線基板３００の配線層３４０上のソルダレジスト層３６０の厚みを１５μｍとすると、下側配線基板１００の配線層１４０の上面から上側配線基板３００のソルダレジスト層３６０の下面までの高さＨ１は１１５μｍ（１３０μｍ−１５μｍ）となる。
また、半導体チップ２００の厚みＴが７５μｍであり、半導体チップ２００の端子２２０の高さが２５μｍである。この場合、下側配線基板１００の配線層１４０の上面からの半導体チップ２００の高さＨ２は１００μｍ（７５μｍ＋２５μｍ）となる。
以上の設計の場合は、半導体チップ２００の上面と上側配線基板３００のソルダレジスト層３６０の下面との隙間Ｃ２が１５μｍ（１１５μｍ−１００μｍ）とかなり狭くなる。
このため、下側配線基板１００と上側配線基板３００との間に封止樹脂を流し込んで半導体チップ２００を封止する際に、半導体チップ２００の上の隙間Ｃ２が狭いため、封止樹脂を上手く充填できない課題がある。
この対策として、半導体チップ２００の厚みを薄くすることが考えられるが、半導体チップ２００の厚みを薄くすることは限界があり、これ以上の薄型化は困難を極める。また、導電性ボール４００の直径を大きして間隔Ｃ２を広げる手法では、設計ルールが決まっているため、導電性ボール４００同士がショートしやすくなり、製造歩留りが低下する。
以下に説明する実施形態の電子部品装置及びその製造方法では、前述した課題を解決することができる。
（実施形態）
図２〜図２２は実施形態の電子部品装置の製造方法を説明するための図、図２３〜２５は実施形態の電子部品装置を示す図である。以下、電子部品装置の製造方法を説明しながら、電子部品装置の構造について説明する。
実施形態の電子部品装置の製造方法では、下側配線基板と上側配線基板とが使用される。最初に、下側配線基板の製造方法について説明する。まず、図２（ａ）に示すようなコア配線基板２ａを用意する。コア配線基板２ａはガラスエポキシ樹脂などの絶縁材料から形成されるコア基板１０を備えている。
コア基板１０の両面側に銅などからなる第１配線層２１がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。スルーホールＴＨの内壁にはスルーホールめっき層１２が形成されており、スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。コア基板１０の両面側の第１配線層２１はスルーホールめっき層１２を介して相互接続されている。
あるいは、コア基板１０のスルーホールＴＨの全体にめっきによる貫通導体が充填された構造を採用してもよい。
次いで、図２（ｂ）に示すように、コア基板１０の両面側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１絶縁層３１をそれぞれ形成する。第１絶縁層３１は、エポキシ樹脂又はポリイミド樹脂などから形成される。液状樹脂を塗布することにより、第1絶縁層３１を形成してもよい。
その後に、両面側の第１絶縁層３１をレーザで加工することにより、両面側の第１配線層２１の接続部に到達する第１ビアホールＶＨ１をそれぞれ形成する。
続いて、図３（ａ）に示すように、両面側の第1絶縁層３１の上に、第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される第２配線層２２をそれぞれ形成する。
第２配線層２２はセミアディティブ法によって形成される。詳しく説明すると、第１絶縁層３１上及び第１ビアホールＶＨ１の内面に無電解めっき又はスパッタ法により、銅などからなるシード層（不図示）を形成する。次いで、第２配線層２２が配置される部分に開口部が設けられためっきレジスト層（不図示）を形成する。
続いて、シード層をめっき給電経路に利用する電解めっきにより、めっきレジスト層の開口部に銅などからなる金属めっき層を形成する。その後に、めっきレジスト層が除去される。
さらに、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。これにより、シード層及び金属めっき層から第２配線層２２が形成される。
次いで、図３（ｂ）に示すように、前述した図２（ｂ）の工程と同様な方法により、コア基板１０上面側の第１絶縁層３１の上に、第２配線層２２の接続部上に第２ビアホールＶＨ２が配置された第２絶縁層３２を形成する。
さらに、同じく図３（ｂ）に示すように、前述した図３（ａ）の工程と同様な方法により、第２絶縁層３２の上に、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される第３配線層２３を形成する。
続いて、図４に示すように、前述した図３（ｂ）の工程を繰り返すことにより、コア基板１０の上面側の第２絶縁層３２の上に、第３配線層２３の接続部上に第３ビアホールＶＨ３が配置された第３絶縁層３３を形成する。さらに、同じく図４に示すように、第３絶縁層３３の上に、第３ビアホールＶＨ３内のビア導体を介して第３配線層２３に接続される第４配線層２４を形成する。
次いで、図５（ａ）に示すように、コア基板１０の上面側の第３絶縁層３３の上に、第４配線層２４のパッドＰ上に開口部３４ａが配置されたソルダレジスト層３４を形成する。さらに、コア基板１０の下面側の第１絶縁層３１の上に、第２配線層２２の接続部上に開口部３５ａが配置されたソルダレジスト層３５を形成する。
コア基板１０の上面側には電子部品が搭載される部品搭載領域Ｍが画定されている。図５（ａ）の例では、部品搭載領域Ｍにソルダレジスト層３４が形成されていないが、部品搭載領域Ｍにも同様にソルダレジスト層を配置してもよい。
部品搭載領域Ｍにソルダレジスト層３４がないと、半導体チップの搭載高さを低くすることができるため、半導体チップの上面と後述する上側配線基板４の下面との間隔をより広く確保することができる。
以上により、図５（ａ）に示すように、実施形態の電子部品装置で使用される下側配線基板２が製造される。
下側配線基板２は、多面取り用の基板であり、部品搭載領域Ｍをそれぞれ含む複数の製品領域が画定されている。図５（ａ）では、下側配線基板２の１つの製品領域の一部が部分的に示されている。
図５（ｂ）の縮小平面図に、下側配線基板２の上面側の一つの製品領域の全体の様子が模式的に示されている。図５（ａ）の断面図は図５（ｂ）の縮小平面図のＩ−Ｉに沿った断面に相当する。
図５（ａ）に示すように、実施形態の電子部品装置で使用される下側配線基板２は、前述した図２（ａ）で説明したコア配線基板２ａを内部に備えている。そして、コア配線基板２ａの両面側に第１配線層２１の接続部上に第１ビアホールＶＨ１が配置された第１絶縁層３１がそれぞれ形成されている。
両面側の第１絶縁層３１の上には、第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される第２配線層２２がそれぞれ形成されている。
コア配線基板２ａの上面側の第１絶縁層３１の上には、第２配線層２２の接続部上に第２ビアホールＶＨ２が配置された第２絶縁層３２が形成されている。さらに、第２絶縁層３２の上には、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される第３配線層２３が形成されている。
また同様に、第２絶縁層３２の上には、第３配線層２３の接続部上に第３ビアホールＶＨ３が配置された第３絶縁層３３が形成されている。また同様に、第３絶縁層３３の上には、第３ビアホールＶＨ３内のビア導体を介して第３配線層２３に接続される第４配線層２４が形成されている。
また、第３絶縁層３３の上には、第４配線層２４のパッドＰ上に開口部３４ａが配置されたソルダレジスト層３４が形成されている。さらに、コア配線基板２ａの下面側の第１絶縁層３１の上に第２配線層２２の接続部上に開口部３５ａが配置されたソルダレジスト層３５が形成されている。
図５（ｂ）の縮小平面図を加えて参照すると、第４配線層２４のパッドＰは製品領域の周縁部に配置されている。また、パッドＰ上に開口部３４ａが配置されたソルダレジスト層３４が製品領域の周縁部に形成されている。そして、製品領域の中央部に部品搭載領域Ｍが配置されている。図５（ｂ）の縮小平面図では、第４配線層２４が透視的に描かれている。
次に、図５（ａ）の下側配線基板２に電子部品を搭載する方法について説明する。図６に示すように、第１半導体チップ４０及び第２半導体チップ４２を用意する。第１半導体チップ４０は素子形成面側にバンプ状の端子４０ａを備えている。また同様に、第２半導体チップ４２は素子形成面側にバンプ状の端子４２ａを備えている。
第１、第２半導体チップ４０、４２の各端子４０ａ，４２ａは、例えば、銅などの金属ポストからなり、その先端にはんだが形成されている。第１、第２半導体チップ４０，４２は、電子部品の一例であり、例えば、シリコン基板を使用するＣＰＵチップ、又はメモリチップである。
この例では、複数の半導体チップを搭載するが、一つの半導体チップを搭載してもよい。
そして、図７に示すように、第１半導体チップ４０の端子４０ａを下側配線基板２の部品搭載領域Ｍの第４配線層２４にはんだによってフリップチップ接続する。また同様に、第２半導体チップ４２の端子４２ａを下側配線基板２の部品搭載領域Ｍの第４配線層２４にはんだによってフリップチップ接続する。
さらに、同じく図７に示すように、第１半導体チップ４０及び第２半導体チップ４２と、下側配線基板２との隙間にエポキシ樹脂などのアンダーフィル樹脂４４を充填する。アンダーフィル樹脂４４は第１半導体チップ４０及び第２半導体チップ４２の各側面を被覆して形成される。
あるいは、下側配線基板２の部品搭載領域Ｍの上に先封止用の樹脂材を配置し、その樹脂材を介して第１半導体チップ４０及び第２半導体チップ４２の各端子４０ａ，４２ａをフリップチップ接続してもよい。この場合、先封止用の樹脂材がアンダーフィル樹脂となる。
また、半導体チップの他に、キャパシタ素子、抵抗素子及びインダクタ素子などから選択される各種の電子部品を搭載することができる。
以上により、図７に示すように、下側配線基板２の上に第１、第２半導体チップ４０，４２が搭載された半導体モジュール３が得られる。
次に、実施形態の電子部品装置で使用される上側配線基板の製造方法について説明する。まず、図８に示すような支持体５を用意する。支持体５は、プリプレグ５０ａとその両面にそれぞれ接着されたキャリア付銅箔６とから形成される。
キャリア付銅箔６は、キャリアとして機能する第１銅箔５２と薄膜の第２銅箔５４とから形成される。プリプレグ５０ａは、ガラス繊維、炭素繊維、又はアラミド繊維などの補強繊維に、エポキシ樹脂やポリイミド樹脂などの樹脂材を含浸させた半硬化の複合材料である。
例えば、支持体５のプリプレグ５０ａの厚みは３０μｍ〜５００μｍである。また、キャリア付銅箔６の第1銅箔５２の厚みは１２μｍ〜７０μｍであり、第２銅箔５４の厚みは２μｍ〜５μｍである。
キャリア付銅箔６の第1銅箔５２と第２銅箔５４との間に離型剤（不図示）が形成されており、第1銅箔５２と第２銅箔５４との界面で容易に剥離できるようになっている。離型剤としては、シリコーン系離型剤、フッ素系離型剤、又はそれらの離型剤の成分中に金属成分を含む粒子が配合された離型剤などが使用される。
さらに、プリプレグ６０ａと銅箔６１ａとを用意する。プリプレグ６０ａの一方の面に銅箔６１ａが接着された銅箔付プリプレグを用意してもよい。支持体５のプリプレグ５０ａ及びプリプレグ６０ａの各面積は、キャリア付銅箔６の面積より一回り大きく設定されている。プリプレグ６０ａは、支持体５のプリプレグ５０ａと同様の材料から形成される。
そして、プリプレグ６０ａを支持体５の上下の第２銅箔５４にそれぞれ積層する。その後に、上下のプリプレグ６０ａの外面に銅箔６１ａをそれぞれ積層する。さらに、加熱した状態で加圧してプリプレグ６０ａ及び銅箔６１ａを貼付する。
これにより、図９に示すように、支持体５のプリプレグ５０ａ及び両面側のプリプレグ６０ａが溶融した状態で硬化して、プリプレグ絶縁層５０，６０となる。
このとき、キャリア付銅箔６の外側のプリプレグ５０ａ，６０ａの部分が溶融することにより、キャリア付銅箔６の外周側面がプリプレグ絶縁層５０，６０で被覆された状態となる。
キャリア付銅箔６の剥離界面が露出していると、後の製造工程でキャリア付銅箔６の剥離界面に薬液が侵入するなどして剥離が発生する場合がある。
しかし、本実施形態では、キャリア付銅箔６の剥離界面がプリプレグ絶縁層５０，６０で保護されるため、剥離を実行する前の製造工程で第１銅箔５２と第２銅箔５４との界面で剥離が発生することが防止される。
続いて、図１０（ａ）に示すように、図９の構造体の周縁部の出っ張りを切断して側面をストレート形状に整える。さらに、同じく図１０（ａ）に示すように、両面側の銅箔６１ａの上にレジスト層１４をフォトリソグラフィに基づいてそれぞれパターニングする。さらに、レジスト層１４をマスクにして両面側の銅箔６１ａをそれぞれウェットエッチングする。その後に、レジスト層１４が除去される。
これにより、図１０（ｂ）に示すように、両面側の銅箔６１ａがパターニングされて、両面側に第１配線層６１がそれぞれ形成される。
次いで、図１１に示すように、キャリアとして機能する第１銅箔８２と薄膜の第２銅箔８４とから形成されるキャリア付銅箔６ａと、プリプレグ７０ａとを用意する。プリプレグ７０ａは、支持体５のプリプレグ５０ａと同様な材料から形成される。キャリア付銅箔６ａとプリプレグ７０ａとが接着された積層基材を使用してもよい。
前述した図８で説明した支持体５のキャリア付銅箔６と同様に、キャリア付銅箔６ａにおいても、第１銅箔８２と第２銅箔８４との界面で容易に剥離できるようになっている。
そして、前述した図１０（ｂ）の構造体の上下面にプリプレグ７０ａをそれぞれ積層する。その後に、上下のプリプレグ７０ａの外面にキャリア付銅箔６ａの第２銅箔７４の面をそれぞれ積層する。さらに、加熱した状態で加圧してプリプレグ７０ａ及びキャリア付銅箔６ａを貼付する。
これにより、図１２に示すように、プリプレグ７０ａが硬化してプリプレグ絶縁層７０となる。支持体５の両面側の第１配線層６１がプリプレグ絶縁層７０の中に埋設された状態となる。
さらに、同じく図１２に示すように、支持体５（図８）の第１銅箔５２及び第２銅箔５４の周縁部に対応する部分で、図１２の構造体を上面から下面まで切断する。これにより、上下側のキャリア付銅箔６ａの各剥離界面、及び支持体５（図８）の両面側のキャリア付銅箔６の各剥離界面が露出した状態となる。
そして、図１３に示すように、上下側の第１銅箔８２と第２銅箔８４との界面で剥離して、第１銅箔８２を第２銅箔８４からそれぞれ分離する。さらに、支持体５（図８）の両面側の第２銅箔５４と第１銅箔５２との界面で剥離して、第１銅箔５２を第２銅箔５４からそれぞれ分離する。
これにより、支持体５（図８）の両面側から配線部材９がそれぞれ得られる。支持体５の上側から得られる配線部材９は、下から順に、第２銅箔５４、プリプレグ絶縁層６０、第１配線層６１、プリプレグ絶縁層７０、及び第２銅箔７４が積層されて形成される。支持体５の下側から得られる配線部材９においても、上下反転させると同一の構造である。
以下、支持体５の上側から得られる配線部材９を使用して説明する。図１４（ａ）に示すように、上面側の第２銅箔７４及びプリプレグ絶縁層７０をレーザによって加工することにより、第１配線層６１の上面に到達する第１ビアホールＶＨ１を形成する。
また同様に、下面側の第２銅箔５４及びプリプレグ絶縁層６０をレーザによって加工することにより、第１配線層６１の下面に到達する第２ビアホールＶＨ２を形成する。
このとき、第２銅箔７４，５４をレーザで直接加工するため、第１、第２ビアホールＶＨ１，ＶＨ２の開口端に銅箔バリＢが発生する。
このため、図１４（ｂ）に示すように、銅のウェットエッチング液により、銅箔バリＢをエッチングして除去する。さらに、過マンガン酸法などによって第１、第２ビアホールＶＨ１，ＶＨ２内をデスミア処理することにより、樹脂スミアを除去してクリーニングする。
次いで、図１５に示すように、上面側の第１ビアホールＶＨ１の内面及び第２銅箔７４の上に、無電解めっきにより銅などからなるシード層６２ａを形成する。また同様に、下面側の第２ビアホールＶＨ２の内面及び第２銅箔５４の上に銅などからなるシード層６３ａを形成する。
続いて、両面側において、シード層６２ａ，６３ａをめっき給電経路に利用するする電解めっきにより、第１、第２ビアホールＶＨ１，ＶＨ２内からシード層６２ａ，６３ａの上に銅などからなる金属めっき層６２ｂ，６３ｂをそれぞれ形成する。
このとき、両面側の金属めっき層６２ｂ、６３ｂが第１、第２ビアホールＶＨ１，ＶＨ２内に充填される。
続いて、図１６に示すように、図１５の両面側の金属めっき層６２ｂ、６３ｂの上にレジスト層（不図示）をフォトリソグラフィに基づいてそれぞれパターニングする。さらに、レジスト層をマスクにして両面側の金属めっき層６２ｂ，６３ｂ及びシード層６２ａ，６３ａをそれぞれウェットエッチングする。
これにより、プリプレグ絶縁層７０の上に、第１ビアホールＶＨ１内のビア導体を介して第１配線層６１の上面に接続される第２配線層６２が形成される。第２配線層６２は、下から順に、第２銅箔７４、シード層６２ａ及び金属めっき層６２ｂ（図１５）から形成される。
また、プリプレグ絶縁層６０の下に、第２ビアホールＶＨ２内のビア導体を介して第１配線層６１の下面に接続される第３配線層６３が形成される。第３配線層６３は、下から順に、第２銅箔５４、シード層６３ａ及び金属めっき層６３ｂ（図１５）から形成される。
図１５及び図１６の例では、サブトラクティブ法により第２、第３配線層６２，６３を形成しているが、セミアディティブ法を使用してもよい。
本実施形態に係る上側配線基板では、前述した予備的事項の課題を解決するために、図７の第１、第２半導体チップ４０，４２に対応する部品対応領域Ｄに最終的に配線層及びソルダレジスト層を配置しないようにする。
しかし、図１６の工程の時点では、図７の第１、第２半導体チップ４０，４２に対応する部品対応領域Ｄにも、第３配線層６３と同一層から形成されるダミー配線層６３ｃが一時的に配置される。
次いで、図１７（ａ）に示すように、プリプレグ絶縁層７０の上に、第２配線層６２のパッドＰ上に開口部７２ａが配置されたソルダレジスト層７２を形成する。また同様に、プリプレグ絶縁層６０の下に、第３配線層６３のパッドＰ上に開口部７４ａが配置されたソルダレジスト層７４を形成する。ソルダレジスト層７２，７４の厚みは、例えば、第２、第３配線層６２，６３上で１５μｍ程度である。
ソルダレジスト層７２，７４は、感光性のエポキシ樹脂やアクリル樹脂などの樹脂材を形成した後に、フォトリソグラフィに基づいて露光、現像を行うことにより形成される。樹脂材は、樹脂フィルムであってもよいし、液状樹脂であってよい。
図１７（ａ）の断面図では一つの製品領域の一部が部分的に示されている。図１７（ｂ）の縮小平面図に、図１７（ａ）の配線部材の下側の一つの製品領域の全体の様子が模式的に示されている。図１７（ａ）の断面図は図１７（ｂ）の縮小平面図のＩＩ−ＩＩに沿った断面に相当する。
図１７（ｂ）の縮小平面図では、第３配線層６３及びダミー配線層６３ｃが透視的に描かれている。
図１７（ｂ）の縮小平面図に示すように、プリプレグ絶縁層６０の製品領域の周縁部に、パッドＰを含む第３配線層６３が配置されている。また、プリプレグ絶縁層６０の製品領域の周縁部に、第３配線層６３のパッドＰ上に開口部７４ａが配置されたソルダレジスト層７４が形成されている。
図７の第１、第２半導体チップ４０，４２に対応する部品対領域Ｄに、第３配線層６３と同一層から形成されるダミー配線層６３ｃが配置されている。ダミー配線層６３ｃは部品対領域Ｄの全体にパターン化して配置される。
ここで、図１７（ｂ）の部品対応領域Ｄにダミー配線層６３ｃが配置されていないと、製品領域の中央部に大きな開口部が形成された段差構造となる。
このため、製品領域の周縁部に、第３配線層６３のパッドＰ上に開口部７４ａが配置されたソルダレジスト層７４を形成する際に、中央部の大きな開口部側にソルダレジスト層７４が流動しやすい。その結果、製品領域の周縁部に配置されるソルダレジスト層７４の厚みが部分的に薄くなる。
よって、後述する工程で、ソルダレジスト層７４の開口部７４ａに導電性ボールを搭載する際に、導電性ボールがソルダレジスト層７４の開口部７４ａから外れて接続不良が発生するおそれがある。
製品領域の部品対応領域Ｄにダミー配線層６３ｃを配置することにより、プリプレグ絶縁層６０上の全面にわたってソルダレジスト層７４を十分な厚みで均一に形成することができる。
また、銅層パターンを形成する電解めっきでは、めっきを施す面積が少ない場合は、基板内での厚みの均一性が悪くなる傾向があるため、ダミー配線層６３ｃを形成することにより厚みの均一性を向上させることができる。
その後に、図１７（ａ）の構造体の下面側を保護シートなどで保護した状態で、上面側の第２配線層６２のパッドＰに電解めっきによって、下から順に、ニッケル（Ｎｉ）／金（Ａｕ）めっき層（不図示）をそれぞれ形成する。
次いで、図１８（ａ）に示すように、図１７（ａ）及び（ｂ）の構造体の部品対応領域Ｄに配置されたダミー配線層６３ｃをウェットエッチングにより除去する。
図１８（ａ）の断面図では、図１７（ａ）と同様に、一つの製品領域の一部が部分的に示されている。図１８（ｂ）の縮小平面図に、図１８（ａ）の配線部材の下側の一つの製品領域の全体の様子が模式的に示されている。図１８（ａ）の断面図は図１８（ｂ）縮小平面図のＩＩＩ−ＩＩＩに沿った断面に相当する。
図１８（ｂ）の縮小平面図に示すように、下面側の部品対応領域Ｄに配置されたダミー配線層６３ｃのパターン全体がウェットエッチングにより除去される。
この工程は、前述した図１７（ａ）の電解めっきによってニッケル（Ｎｉ）／金（Ａｕ）めっき層（不図示）を形成する際に使用されためっき線をエッチバックによって除去する工程で同時に行われる。
また、この工程は、上面側の第２配線層６２及び下面側の周縁部の第３配線層６３がエッチングされないように、図１７（ａ）の構造体の上面側及び下面側の周縁部を保護シートなどで保護した状態で行われる。
以上により、図７の第１、第２半導体チップ４０，４２に対応する部品対応領域Ｄに第３配線層６３及びソルダレジスト層７４が形成されない構造が得られる。
以上、ソルダレジスト層７４が第１絶縁層の一例であり、プリプレグ絶縁層６０が第２絶縁層の一例である。プリプレグ絶縁層６０の上面には第１配線層６１が形成され、プリプレグ絶縁層６０には第１配線層６１に到達する第２ビアホールＶＨ２が形成されている。
そして、プリプレグ絶縁層６０の下面の全体に第２ビアホールＶＨ２を介して第１配線層６１に接続される第３配線層６３を形成する。さらに、プリプレグ絶縁層６０の下面の周縁部にソルダレジスト層７４を形成する。その後に、部品対応領域Ｄにダミー配線層６３ｃとして形成された第３配線層６３をウェットエッチングにより除去する。
次いで、図１９に示すように、下面側の第３配線層６３のパッドＰに導電性ボール６４を搭載する。導電性ボール６４がバンプ導体の一例である。導電性ボール６４は、銅ボール６４ａの外面にはんだ層６４ｂが被覆されて形成される。銅以外の金属ボールを使用してもよい。導電性ボール６４のはんだ層６４ｂが加熱によって溶融して第３配線層６３のパッドＰに接続される。
このとき、前述したように、ソルダレジスト層７４の厚みは十分に確保されているため、ソルダレジスト層７４の開口部７４ａから導電性ボール６４が外れることなく、信頼性よく導電性ボール６４を搭載することができる。
あるいは、導電性ボール６４として、樹脂ボールの外面にはんだ層が形成されたものを使用してもよい。また、下側配線基板２と上側配線基板４との間隔の設計スペックが緩く、多少変動してもよい場合は、全体にわたってはんだからなるはんだボールを使用してもよい。
以上により、図１９に示すように、実施形態の電子部品装置で使用される上側配線基板４が製造される。
図１９に示すように、実施形態の電子部品装置で使用される上側配線基板４では、プリプレグ絶縁層６０の上に第１配線層６１が形成されている。また、プリプレグ絶縁層６０の上には、第１配線層６１の上面に到達する第１ビアホールＶＨ１が配置されたプリプレグ絶縁層７０が形成されている。
さらに、プリプレグ絶縁層７０の上には、第１ビアホールＶＨ１内のビア導体を介して第１配線層６１の上面に接続される第２配線層６２が形成されている。第１ビアホールＶＨ１は、プリプレグ絶縁層７０の上面から第１配線層６１側になるにつれて直径が小さくなる順テーパー形状で形成される。
プリプレグ絶縁層７０の上には、第２配線層６２のパッドＰ上に開口部７２ａが配置されたソルダレジスト層７２が形成されている。
また、プリプレグ絶縁層６０には第１配線層６１の下面に到達する第２ビアホールＶＨ２が形成されている。そして、プリプレグ絶縁層６０の下には、第２ビアホールＶＨ２内のビア導体を介して第１配線層６１の下面に接続される第３配線層６３が形成されている。
第２ビアホールＶＨ２はプリプレグ絶縁層６０の下面から第１配線層６１側になるにつれて直径が小さくなる逆テーパー形状で形成される。第２ビアホールＶＨ２は、第１ビアホールＶＨ１に対して逆のテーパー形状で形成される。
プリプレグ絶縁層６０の下面の周縁部には、第３配線層６３のパッドＰ上に開口部７４ａが配置されたソルダレジスト層７４が形成されている。第３配線層６３のパッドＰに導電性ボール６４が搭載されている。
ソルダレジスト層７４が第１絶縁層の一例であり、プリプレグ絶縁層６０が第２絶縁層の一例である。
前述した図１８（ｂ）の縮小平面図で説明したように、パッドＰを含む第３配線層６３及びソルダレジスト層７４は製品領域の周縁部に配置されている。そして、製品領域の中央部の部品対応領域Ｄには第３配線層６３及びソルダレジスト層７４が形成されていない。
これは、後述するように、電子部品装置を構築する際に、下側配線基板上に搭載された電子部品の上に、上側配線基板４の部品対応領域Ｄが配置される。上側配線基板４の部品対応領域Ｄに第３配線層６３及びソルダレジスト層７４が形成されていないため、電子部品の上面と上側配線基板の下面との間隔を広くすることができる。
本実施形態と違って、上側配線基板４の部品対応領域Ｄにダミー配線層を一体的なパターンで形成した後に、ルーターでダミー配線層に開口部を形成してダミー配線層を除去するする手法がある。この手法の場合は、上側配線基板４に凹状の大きな反りが発生しやすい。
しかし、本実施形態では、上側配線基板４の部品対応領域Ｄにダミー配線層６３ｃをパターン化して形成した後に、ダミー配線層６３ｃをウェットエッチングにより全て除去している。このため、上側配線基板４に軽微な凹状の反りが発生するだけであり、反りの発生を抑制することができる。
しかも、本実施形態では、上側配線基板４に発生する反りは軽微であり、上側配線基板４の厚みも薄いため、真空吸着、又は１００℃程度の加熱処理によって反りを容易に矯正することができる。
また、本実施形態では、前述したように、支持体５の上に形成された配線部材９を支持体５から分離し、その配線部材９を加工することに基づいて上側配線基板４が製造される。これにより、上側配線基板４は、コア基板を有さないコアレスタイプの配線基板として製造される。
このため、多層配線構造を構築するとしても、全体の厚みを薄型化することができる。図１９の例では、第１配線層６１及び第２配線層６２で配線の引き回しを行い、第３配線層６３にパッドＰを配置している。上側配線基板４の多層配線層の積層数は任意に設定することができる。
さらには、本実施形態に係る上側配線基板４は、コアレスタイプの配線基板の製造方法によって製造され、歩留りが低下するような特別な工程を遂行する必要がない。このため、予備的事項で説明した一般的な上側配線基板と同程度の製造歩留りで信頼性よく製造することができる。よって、上側配線基板４を下側配線基板２に接続する際に、歩留りが低下することなく、信頼性よく接続することができる。
また、図１９に示すように、本実施形態に係る上側配線基板４では、ダミー配線層６３ｃが除去されて露出するプリプレグ絶縁層６０には第１配線層６１が埋め込まれておらず、第１配線層６１は上側のプリプレグ絶縁層７０に埋め込まれている。
このため、上側配線基板４では、部品対応領域Ｄの面となるプリプレグ絶縁層６０の下面は平坦性が確保されている。よって、後述するように、半導体チップが搭載された下側配線基板２と上側配線基板４との間に封止樹脂を充填する際に、スムーズに充填することができる。
次に、図１９の上側配線基板４を前述した図７の半導体モジュール３の上に搭載する方法について説明する。
図２０に示すように、まず、前述した図７の半導体モジュール３と、図１９の上側配線基板４とを用意する。そして、上側配線基板４の上面をボンディングツール（不図示）に吸着させ、上側配線基板４の導電性ボール６４を半導体モジュール３の第４配線層２４のパッドＰ上に位置合わせして配置する。
さらに、図２１を加えて参照すると、ボンディングツールによって上側配線基板４を熱圧着することにより、上側配線基板４の導電性ボール６４のはんだ層６４ｂを半導体モジュール３の第４配線層２４のパッドＰに接続する。
上側配線基板４の第３配線層６３のパッドＰ（図１８（ｂ）の縮小平面図）は、半導体モジュール３の第４配線層２４のパッドＰ（図５（ｂ）の縮小平面図）に対応するように製品領域の周縁部に並んで配置されている。このため、上側配線基板４は傾くことなく、導電性ボール６４を介して半導体モジュール３の上に配置される。
このとき、前述したように、上側配線基板４のプリプレグ絶縁層６０の下面の部品対応領域Ｄには、第３配線層６３及びソルダレジスト層７４が形成されていない。このため、第３配線層６３及びソルダレジスト層７４の厚み分だけ、第１、第２半導体チップ４０，４２の上面と、上側配線基板４の下面との間隔Ｃを広く確保することができる。
例えば、上側配線基板４のソルダレジスト層７４の厚みは１５μｍで、第３配線層６３の厚みは１０μｍである場合は、２５μｍ分だけ間隔Ｃを広くすることができる。
また、前述した予備的事項の図１と同じ設計ルールを採用する場合は、第１、第２半導体チップ４０，４２の上面と、上側配線基板４の下面との間隔Ｃは、１５μｍから４０μｍ（１５μｍ＋２５μｍ）に広く設定することができる。
次いで、図２２に示すように、半導体モジュール３と上側配線基板４との間にエポキシ樹脂などの封止樹脂７６を充填する。これにより、第１半導体チップ４０、第２半導体チップ４２及び導電性ボール６４が封止樹脂７６によって封止される。
このとき、第１、第２半導体チップ４０，４２の上面と、上側配線基板４の下面との間隔Ｃを４０μｍ以上に十分に広く確保できている。このため、半導体モジュール３と上側配線基板４との間に封止樹脂７６を信頼性よく充填することができる。
また、前述したように、上側配線基板４の部品対応領域Ｄ（図２１）の面は平坦であるため、封止樹脂７６をスムーズに充填することができる。
さらに、図２３に示すように、下側配線基板２の下面側の第２配線層２２の接続部にはんだボールを搭載するなどして外部接続端子Ｔを形成する。その後に、個々の製品領域が得られるように、上側配線基板４及び下側配線基板２の所要部分を切断する。
以上により、図２３に示すように、実施形態の電子部品装置１が得られる。
図２３に示すように、実施形態の電子部品装置１では、前述した図５で説明した下側配線基板２の部品搭載領域Ｍの第４配線層２４の接続部に、第１、第２半導体チップ４０，４２の各端子４０ａ，４２ａがそれぞれフリップチップ接続されている。第１、第２半導体チップ４０，４２の下側にアンダーフィル樹脂４４が充填されている。
下側配線基板２の上に第１、第２半導体チップ４０，４２が搭載されて半導体モジュール３が構築される。
また、下側配線基板２の上には、導電性ボール６４を介して前述した図１９で説明した上側配線基板４が配置されている。下側配線基板２の周縁部の第４配線層２４のパッドＰと、上側配線基板４の周縁部の第３配線層６３のパッドＰとの間に導電性ボール６４が配置されている。
下側配線基板２の第４配線層２４のパッドＰと、上側配線基板４の第３配線層６３のパッドＰとが導電性ボール６４を介して電気的に接続されている。導電性ボール６４は銅ボール６４ａの外面にはんだ層６４ｂが被覆されて形成される。
このようにして、第１、第２半導体チップ４０，４２が下側配線基板２と上側配線基板４との間の領域に収容されている。
また、下側配線基板２及び第１、第２半導体チップ４０，４２と、上側配線基板４との間に封止樹脂７６が充填されている。第１、第２半導体チップ４０，４２及び導電性ボール６４が封止樹脂７６で封止されている。下側配線基板２の下面側の第２配線層２２に外部接続端子Ｔが設けられている。
前述したように、実施形態の電子部品装置１では、下側配線基板２の上に搭載された第１、第２半導体チップ４０，４２に対応する上側配線基板４の下面側の部品対応領域Ｄに第３配線層６３及びソルダレジスト層７４が形成されていない。
これにより、上側配線基板４の第３配線層６３及びソルダレジスト層７４のトータルの厚み分だけ、第１、第２半導体チップ４０，４２と上側配線基板４との間隔Ｃを広くすることができる。
このため、下側配線基板２と上側配線基板４との間に第１、第２半導体チップ４０，４２を封止する封止樹脂を信頼よく充填することができる。
このように、第１、第２半導体チップ４０，４２の厚みを薄くすることなく、第１、第２半導体チップ４０，４２と上側配線基板４との間隔Ｃを十分に確保することができる。また、導電性ボール６４の直径を大きくすることなく、第１、第２半導体チップ４０，４２と上側配線基板４との間隔Ｃを十分に確保することができる。
以上のように、導電性ボール６４の配置の狭ピッチ化を図りつつ、第１、第２半導体チップ４０，４２と上側配線基板４との間隔Ｃ２を十分に確保することができる。
前述したように、予備的事項の図１の構造では、導電性ボールの配置ピッチが２００μｍで、半導体チップの厚みが端子を含めて１００μｍの場合は、半導体チップ上の隙間を十分に確保できない。
しかし、本実施形態の構造を採用することにより、予備的事項で説明した設計ルールの電子部品装置を信頼性よく構築することができる。
図２４には、実施形態の電子部品装置１の全体の様子が示されている。図２４に示すように、電子部品装置１の下側配線基板２の中央部に第１、第２半導体チップ４０，４２が搭載されている。図２４では、下側配線基板２の内部の配線構造が省略されて描かれている。
電子部品装置１の上側配線基板４の下面の中央部が第１、第２半導体チップ４０，４２に対応する部品対応領域Ｄとなっている。上側配線基板４は、プリプレグ絶縁層６０を有している。プリプレグ絶縁層６０の下面の周縁部に第３配線層６３が形成されている。
また、プリプレグ絶縁層６０の下面の周縁部には、第３配線層６３の接続部上に開口部７４ａが配置された状態で第３配線層６３を被覆するソルダレジスト層７４が形成されている。
そして、プリプレグ絶縁層６０の下面の中央部の部品対応領域Ｄには第３配線層６３及びソルダレジスト層７４が形成されておらず、第３配線層６３及びソルダレジスト層７４から部品対応領域Ｄが露出している。
図２５には実施形態の変形例の電子部品装置１ａが示されている。上記した図２３及び図２４の電子部品装置１では、導電性ボール６４を介して上側配線基板４を下側配線基板２に接続している。
図２５の変形例の電子部品装置１ａのように、上側配線基板４の第３配線層６３のパッドＰに銅などからなる金属ポスト６６を形成し、はんだ６７を介して下側配線基板２の第４配線層２４のパッドＰに接続してもよい。このように、バンプ導体として金属ポスト６６を使用してもよい。
金属ポスト６６を使用することにより、導電性ボール６４を使用する場合よりも配置ピッチを狭くすることができる。
金属ポスト６６の形成方法の一例としては、まず、前述した図１８（ａ）の構造体の下面の全体にシード層を形成する。次いで、第３配線層６３のパッドＰ上に開口部が配置されためっきレジスト層を形成する。
続いて、電解めっきにより、めっきレジスト層の開口部に柱状の銅などの金属めっき層を形成した後に、めっきレジスト層を除去する。さらに、金属めっき層をマスクにしてシード層をエッチングして除去する。これにより、シード層及び柱状の金属めっき層により、金属ポスト６６が得られる。あるいは、細長状の金属部品をはんだなどで接合して金属ポストを形成してもよい。
図２５の他の要素は図２３と同一であるので、同一符号を付してその説明を省略する。
１，１ａ…電子部品装置、２…下側配線基板、２ａ…コア配線基板、３…半導体モジュール、４…上側配線基板、５…支持体、６，６ａ…キャリア付銅箔、９…配線部材、１０…コア基板、１２…スルーホールめっき層、１４…レジスト層、２１，６１…第１配線層、２２，６２…第２配線層、２３，６３…第３配線層、２４…第４配線層、３１…第１絶縁層、３２…第２絶縁層、３３…第３絶縁層、３４，３５，７２，７４…ソルダレジスト層、３４ａ３５ａ，７２ａ，７４ａ…開口部、４０…第１半導体チップ、４０ａ，４２ａ…端子、４２…第２半導体チップ、４４…アンダーフィル樹脂、５０，６０，７０…プリプレグ絶縁層、５０ａ，６０ａ，７０ａ…プリプレグ、５２，８２…第１銅箔、５４，８４…第２銅箔、６１ａ…銅箔、６２ａ，６３ａ…シード層、６２ｂ，６３ｂ…金属めっき層、６４…導電性ボール、６４ａ…銅ボール、６４ｂ…はんだ層、６６…金属ポスト、６７…はんだ、７６…封止樹脂、Ｂ…銅箔バリ、Ｃ…間隔、Ｄ…部品対応領域、Ｍ…部品搭載領域、Ｒ…樹脂体、Ｔ…外部接続端子、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール。

Claims (10)

  1. 下側配線基板と、
    前記下側配線基板上に接続された電子部品と、
    前記下側配線基板及び電子部品の上方に配置された上側配線基板と、
    前記下側配線基板と前記上側配線基板とを接続するバンプ導体と、
    前記下側配線基板と前記上側配線基板との間に充填され、前記電子部品を封止する封止樹脂と、
    を有し、
    前記上側配線基板は、
    部品対応領域と、前記部品対応領域の周縁部と、が設けられた下面を有する第１絶縁層と、
    前記第１絶縁層の下面に設けられた第１パッドを有する第１配線層と、
    前記第１配線層を被覆して前記第１絶縁層の下面に設けられ、且つ、前記第１パッドを露出する開口部が設けられた第１ソルダレジスト層と、
    を有し、
    前記第１パッドに前記バンプ導体が接続され、
    前記部品対応領域の周縁部に前記第１配線層と前記第１ソルダレジスト層とが設けられ、
    前記部品対応領域の全体が前記第１配線層及び前記第１ソルダレジスト層から露出し、
    前記部品対応領域が前記電子部品の上面と対向していることを特徴とする電子部品装置。
  2. 前記上側配線基板は、
    前記第１絶縁層の上面に形成された第２配線層と、前記第１絶縁層に形成され、前記第２配線層に到達するビアホールとを含み、
    前記上側配線基板の第１配線層は、前記ビアホールを介して前記第２配線層に接続されていることを特徴とする請求項１に記載の電子部品装置。
  3. 前記バンプ導体は、導電性ボール又は金属ポストであることを特徴とする請求項１又は２に記載の電子部品装置。
  4. 前記下側配線基板は、
    部品搭載領域と、前記部品搭載領域の周縁部と、が設けられた上面を有する第２絶縁層と、
    前記第２絶縁層の上面に設けられた第２パッドを有する第３配線層と、
    前記第３配線層を被覆して前記第２絶縁層の上面に設けられ、且つ、前記第２パッドを露出する開口部が設けられた第２ソルダレジスト層と、
    を有し、
    前記第２パッドに前記バンプ導体が接続され、
    前記部品搭載領域の周縁部に前記第３配線層と前記第２ソルダレジスト層とが設けられ、
    前記部品搭載領域に前記第３配線層が設けられ、
    前記部品対応領域の全体と前記部品搭載領域に設けられた前記第３配線層の全体とが前記第２ソルダレジスト層から露出し、
    前記部品搭載領域に設けられた前記第３配線層に前記電子部品が接続され、
    前記部品搭載領域が前記部品対応領域と対向していることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  5. 前記第１ソルダレジスト層が感光性樹脂からなることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品装置。
  6. 下側配線基板上に電子部品を接続する工程と、
    上側配線基板を用意する工程と、
    上側配線基板を前記電子部品の上方に配置し、バンプ導体を介して前記下側配線基板と前記上側配線基板とを接続する工程と、
    前記下側配線基板と前記上側配線基板との間に、前記電子部品を封止する封止樹脂を充填する工程と、
    を有し、
    前記上側配線基板は、
    部品対応領域と、前記部品対応領域の周縁部と、が設けられた下面を有する第１絶縁層と、
    前記第１絶縁層の下面に設けられた第１パッドを有する第１配線層と、
    前記第１配線層を被覆して前記第１絶縁層の下面に設けられ、且つ、前記第１パッドを露出する開口部が設けられた第１ソルダレジスト層と、
    を有し、
    前記バンプ導体は前記第１パッドに接続し、
    前記部品対応領域の周縁部に前記第１配線層と前記第１ソルダレジスト層とを設け、
    前記部品対応領域の全体を前記第１配線層及び前記第１ソルダレジスト層から露出させ、
    前記部品対応領域を前記電子部品の上面と対向させることを特徴とする電子部品装置の製造方法。
  7. 前記上側配線基板を用意する工程は、
    前記第１絶縁層の下面の全体に前記第１配線層を形成する工程と、
    前記第１絶縁層の下面の全体に前記第１配線層を被覆する前記第１ソルダレジスト層を形成する工程と、
    フォトリソグラフィにより、前記第１ソルダレジスト層に前記開口部を形成すると共に、前記第１ソルダレジスト層から前記部品対応領域の全体と前記部品対応領域に配置された前記第１配線層とを露出させる工程と、
    ウェットエッチングにより、前記部品対応領域に配置された前記第１配線層を除去する工程と、
    を含むことを特徴とする請求項６に記載の電子部品装置の製造方法。
  8. 前記上側配線基板を用意する工程は、
    前記第１絶縁層の下面の前記周縁部に前記第１配線層を形成する工程と、
    前記第１絶縁層の下面の全体に前記第１配線層を被覆する前記第１ソルダレジスト層を形成する工程と、
    フォトリソグラフィにより、前記第１ソルダレジスト層に前記開口部を形成すると共に、前記第１ソルダレジスト層から前記部品対応領域の全体を露出させる工程と、
    を含むことを特徴とする請求項６に記載の電子部品装置の製造方法。
  9. 前記上側配線基板を用意する工程において、
    前記第１絶縁層の上面に第２配線層が形成され、前記第１絶縁層に前記第２配線層に到達するビアホールが形成されており、
    前記第１配線層は前記ビアホールを介して前記第２配線層に接続されることを特徴とする請求項７又は８に記載の電子部品装置の製造方法。
  10. 前記下側配線基板上に前記電子部品を接続する工程の前に、前記下側配線基板を用意する工程を有し、
    前記下側配線基板を用意する工程は、
    部品搭載領域と、前記部品搭載領域の周縁部と、が設けられた上面を有する第２絶縁層を形成する工程と、
    第２パッドを有する第３配線層を前記第２絶縁層の上面に設ける工程と、
    前記第３配線層を被覆し、且つ、前記第２パッドを露出する開口部が設けられた第２ソルダレジスト層を前記第２絶縁層の上面に設ける工程と、
    を有し、
    前記第２パッドに前記バンプ導体を接続し、
    前記部品搭載領域と前記部品搭載領域の周縁部とに前記第３配線層を設け、
    前記部品搭載領域に前記第２ソルダレジスト層を設け、
    前記部品対応領域の全体と前記部品搭載領域に設けられた前記第３配線層とを前記第２ソルダレジスト層から露出させ、
    前記部品搭載領域に設けられた前記第３配線層に前記電子部品を接続し、
    前記部品搭載領域を前記部品対応領域と対向させることを特徴とする請求項６乃至９のいずれか一項に記載の電子部品装置の製造方法。
JP2015170266A 2015-08-31 2015-08-31 電子部品装置及びその製造方法 Active JP6570924B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015170266A JP6570924B2 (ja) 2015-08-31 2015-08-31 電子部品装置及びその製造方法
US15/247,433 US9941232B2 (en) 2015-08-31 2016-08-25 Electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170266A JP6570924B2 (ja) 2015-08-31 2015-08-31 電子部品装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2017050310A JP2017050310A (ja) 2017-03-09
JP2017050310A5 JP2017050310A5 (ja) 2018-05-17
JP6570924B2 true JP6570924B2 (ja) 2019-09-04

Family

ID=58104292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170266A Active JP6570924B2 (ja) 2015-08-31 2015-08-31 電子部品装置及びその製造方法

Country Status (2)

Country Link
US (1) US9941232B2 (ja)
JP (1) JP6570924B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373888B2 (en) * 2016-12-30 2019-08-06 Intel Corporation Electronic package assembly with compact die placement
KR102393219B1 (ko) * 2017-07-03 2022-05-02 삼성전기주식회사 다층 인쇄회로기판
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP4901458B2 (ja) * 2006-12-26 2012-03-21 新光電気工業株式会社 電子部品内蔵基板
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5993248B2 (ja) * 2012-08-27 2016-09-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP6358887B2 (ja) * 2014-07-31 2018-07-18 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法

Also Published As

Publication number Publication date
US20170062370A1 (en) 2017-03-02
US9941232B2 (en) 2018-04-10
JP2017050310A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP6570924B2 (ja) 電子部品装置及びその製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US8209856B2 (en) Printed wiring board and method for manufacturing the same
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
TWI469699B (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017152536A (ja) プリント配線板及びその製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP5404513B2 (ja) 半導体装置の製造方法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
JP2017028228A (ja) マルチチップモジュールおよびその製造方法
JP2017017215A (ja) 配線基板及びその製造方法
KR20140086531A (ko) 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
JP2008198805A (ja) 半導体装置の製造方法
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190807

R150 Certificate of patent or registration of utility model

Ref document number: 6570924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150