JP6568019B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6568019B2 JP6568019B2 JP2016129607A JP2016129607A JP6568019B2 JP 6568019 B2 JP6568019 B2 JP 6568019B2 JP 2016129607 A JP2016129607 A JP 2016129607A JP 2016129607 A JP2016129607 A JP 2016129607A JP 6568019 B2 JP6568019 B2 JP 6568019B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage terminal
- current
- value
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明は、過電流検出回路を備えた電力変換装置に関する。 The present invention relates to a power conversion device including an overcurrent detection circuit.
特許第4760613号公報(特許文献1)には、変電所の直流出力側に変電所遮断器を介して上りき電線および下りき電線を接続した直流き電系統が開示される。特許文献1に記載の直流き電系統では、上りき電線と下りき電線との間に第1および第2の昇降圧チョッパが直列に接続されるとともに、第1および第2の昇降圧チョッパの接続点と接地電位との間に蓄電設備が接続される。
Japanese Patent No. 4760613 (Patent Document 1) discloses a DC feeder system in which an upstream wire and a downstream wire are connected to a DC output side of a substation via a substation circuit breaker. In the DC feeder system described in
特許文献1において、各昇降圧チョッパには過電流検出器が設けられている。立上りの速い短絡電流等が発生した場合には、過電流検出器によりこれを検出し、各昇降圧チョッパをゲートブロックする。すなわち、昇降圧チョッパの全てのスイッチング素子をオフすることにより、昇降圧チョッパの運転を停止させる。
In
しかしながら、昇降圧チョッパにおいては、昇圧動作時と降圧動作時とでは、昇降圧チョッパに流れる電流の大きさおよび変化率(立上り速度)が異なることがある。したがって、過電流検出器において過電流の検出に用いる閾値を昇圧動作と降圧動作とで共通とすると、昇圧動作および降圧動作の一方において、過電流の検出に遅れが生じてしまうという問題が生じる。過電流の検出が遅れると、故障が生じてから昇降圧チョッパのゲート遮断までに時間を要するため、昇降圧チョッパを構成する半導体スイッチ素子が過熱し、損傷する可能性がある。 However, in the step-up / step-down chopper, the magnitude and rate of change (rise speed) of the current flowing through the step-up / step-down chopper may be different between the step-up operation and the step-down operation. Therefore, if the threshold used for overcurrent detection in the overcurrent detector is common to the step-up operation and the step-down operation, there arises a problem that the detection of the overcurrent is delayed in either the step-up operation or the step-down operation. If the detection of the overcurrent is delayed, it takes time until the gate of the step-up / step-down chopper is interrupted after the failure occurs, so that the semiconductor switch element constituting the step-up / step-down chopper may be overheated and damaged.
それゆえに、この発明の主たる目的は、過電流を速やかに検出することができる電力変換装置を提供することである。 Therefore, a main object of the present invention is to provide a power converter that can quickly detect an overcurrent.
この発明に係る電力変換装置は、第1の直流電圧と第2の直流電圧との間で双方向に直流電圧変換を実行する。電力変換装置は、第1の直流電圧を受ける第1の正電圧端子および第1の負電圧端子と、第2の直流電圧を受ける第2の正電圧端子および第2の負電圧端子と、第1の正電圧端子および第1の負電圧端子の間に電気的に接続される第1のスイッチ回路と、第2の正電圧端子および第2の負電圧端子の間に、第1のスイッチ回路と電気的に直列に接続される第2のスイッチ回路と、第1および第2のスイッチ回路の接続点と第1の正電圧端子および第1の負電圧端子の少なくとも一方との間に電気的に接続されるリアクトルとを備える。電力変換装置は、さらに、直流電圧変換を制御する制御装置と、リアクトルに流れる電流を検出する電流検出器と、電流検出器の検出値に基づいて電力変換装置の過電流を検出するように構成された過電流検出回路とを備える。制御装置は、第1のスイッチ回路のオンオフを制御することにより第1の直流電圧を昇圧して第2の正電圧端子および第2の負電圧端子の間に出力する昇圧動作を実行する。制御装置は、第2のスイッチ回路のオンオフを制御することにより第2の直流電圧を降圧して第1の正電圧端子および第1の負電圧端子の間に出力する降圧動作を実行する。過電流検出回路は、降圧動作時には、電流検出器の検出値が第1の閾値を超えたときに過電流を検出する。過電流検出回路は、昇圧動作時には、電流検出器の検出値が第1の閾値とは異なる第2の閾値を超えたときに過電流を検出する。 The power conversion device according to the present invention performs DC voltage conversion bidirectionally between the first DC voltage and the second DC voltage. The power converter includes a first positive voltage terminal and a first negative voltage terminal that receive a first DC voltage, a second positive voltage terminal and a second negative voltage terminal that receive a second DC voltage, A first switch circuit electrically connected between the first positive voltage terminal and the first negative voltage terminal; and a first switch circuit between the second positive voltage terminal and the second negative voltage terminal. A second switch circuit electrically connected in series with the first switch circuit and an electrical connection between a connection point of the first and second switch circuits and at least one of the first positive voltage terminal and the first negative voltage terminal And a reactor connected to the. The power converter is further configured to detect an overcurrent of the power converter based on a control device that controls DC voltage conversion, a current detector that detects a current flowing through the reactor, and a detection value of the current detector. An overcurrent detection circuit. The control device performs a boosting operation of boosting the first DC voltage by controlling on / off of the first switch circuit and outputting the boosted voltage between the second positive voltage terminal and the second negative voltage terminal. The control device performs a step-down operation in which the second DC voltage is stepped down and output between the first positive voltage terminal and the first negative voltage terminal by controlling on / off of the second switch circuit. The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds the first threshold during the step-down operation. The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds a second threshold value different from the first threshold value during the boosting operation.
この発明によれば、過電流を速やかに検出することができる電力変換装置を提供することができる。 According to this invention, the power converter device which can detect an overcurrent rapidly can be provided.
以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的には繰り返さないものとする。 Embodiments of the present invention will be described below in detail with reference to the drawings. In the following, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated in principle.
[実施の形態1]
(回路構成)
図1は、この発明の実施の形態1による電力変換装置の構成を示す回路図である。
[Embodiment 1]
(Circuit configuration)
1 is a circuit diagram showing a configuration of a power conversion device according to
図1を参照して、本実施の形態1による電力変換装置1は、直流電源B1および直流電源B2の間で双方向に直流電圧変換を行なう昇降圧チョッパ回路である。直流電源B1,B2は、たとえばリチウムイオン二次電池や電気二重層キャパシタ等で構成される。直流電源B1の直流電圧V1、および直流電源B2の直流電圧V2は、「第1の直流電圧」および「第2の直流電圧」にそれぞれ対応する。
Referring to FIG. 1,
電力変換装置1は、直流電源B1と直流電源B2との間に接続される。電力変換装置1は、正電圧端子T1,T3、負電圧端子T2,T4、電力用半導体スイッチング素子Q1,Q2、ダイオードD1,D2,リアクトルL1、および制御装置20を備える。
The
正電圧端子T1および負電圧端子T2は、直流電源B1の正極端子および負極端子にそれぞれ接続される。正電圧端子T1および負電圧端子T2は、直流電圧V1を受ける。正電圧端子T1および負電圧端子T2は、「第1の正電圧端子」および「第1の負電圧端子」にそれぞれ対応する。 The positive voltage terminal T1 and the negative voltage terminal T2 are connected to the positive terminal and the negative terminal of the DC power supply B1, respectively. Positive voltage terminal T1 and negative voltage terminal T2 receive DC voltage V1. The positive voltage terminal T1 and the negative voltage terminal T2 correspond to a “first positive voltage terminal” and a “first negative voltage terminal”, respectively.
正電圧端子T3および負電圧端子T4は、直流電源B2の正極端子および負極端子にそれぞれ接続される。正電圧端子T3および負電圧端子T4は、直流電圧V2を受ける。正電圧端子T3および負電圧端子T4は、「第2の正電圧端子」および「第2の負電圧端子」にそれぞれ対応する。 The positive voltage terminal T3 and the negative voltage terminal T4 are connected to the positive terminal and the negative terminal of the DC power source B2, respectively. Positive voltage terminal T3 and negative voltage terminal T4 receive DC voltage V2. The positive voltage terminal T3 and the negative voltage terminal T4 correspond to a “second positive voltage terminal” and a “second negative voltage terminal”, respectively.
電力用半導体スイッチング素子(以下、単に「スイッチング素子」とも称する)は、たとえばIGBT(Insulated Gate Bipolar Transistor)である。なお、スイッチング素子には、電力用MOS(Metal Oxide Semiconductor)トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子Q1,Q2に対しては、ダイオードD1,D2がそれぞれ逆並列に接続されている。スイッチング素子Q1,Q2は、制御装置20からの制御信号S1,S2にそれぞれ応答して、オンオフを制御することが可能である。スイッチング素子Q1およびダイオードD1は「第1のスイッチ回路」の一実施例に対応し、スイッチング素子Q2およびダイオードD2は「第2のスイッチ回路」の一実施例に対応する。
The power semiconductor switching element (hereinafter also simply referred to as “switching element”) is, for example, an IGBT (Insulated Gate Bipolar Transistor). As the switching element, a power MOS (Metal Oxide Semiconductor) transistor or a power bipolar transistor can be used. Diodes D1 and D2 are connected in antiparallel to switching elements Q1 and Q2, respectively. Switching elements Q1, Q2 can be turned on and off in response to control signals S1, S2 from
スイッチング素子Q1のコレクタは正電圧端子T1に電気的に接続され、スイッチング素子Q2のエミッタは負電圧端子T2に電気的に接続される。スイッチング素子Q2のコレクタは正電圧端子T3に電気的に接続され、スイッチング素子Q2のエミッタはスイッチング素子Q1のコレクタに電気的に接続される。リアクトルL1は、スイッチング素子Q2のエミッタとスイッチング素子Q1のコレクタとの接続点(ノードN1)と正電圧端子T1との間に電気的に接続される。なお、リアクトルL1はスイッチング素子Q1のエミッタと負電圧端子T2との間に電気的に接続されてもよい。 The collector of the switching element Q1 is electrically connected to the positive voltage terminal T1, and the emitter of the switching element Q2 is electrically connected to the negative voltage terminal T2. The collector of switching element Q2 is electrically connected to positive voltage terminal T3, and the emitter of switching element Q2 is electrically connected to the collector of switching element Q1. Reactor L1 is electrically connected between a connection point (node N1) between the emitter of switching element Q2 and the collector of switching element Q1 and positive voltage terminal T1. Reactor L1 may be electrically connected between the emitter of switching element Q1 and negative voltage terminal T2.
すなわち、電力変換装置1において、第1のスイッチ回路(Q1,D1)は正電圧端子T1および負電圧端子T2の間に電気的に接続される。第2のスイッチ回路(Q2,D2)は正電圧端子T3および負電圧端子T4の間に、第1のスイッチ回路と電気的に直列に接続される。リアクトルL1は、第1のスイッチ回路および第2のスイッチ回路の接続点(ノードN1)と正電圧端子T1との間に電気的に接続される。
That is, in the
制御装置20は、第1のスイッチ回路(スイッチング素子Q1)のオンオフを制御することにより、直流電圧V1を昇圧して正電圧端子T3および負電圧端子T4の間に出力する昇圧動作を実行する。制御装置20は、また、第2のスイッチ回路(スイッチング素子Q2)のオンオフを制御することにより、直流電圧V2を降圧して正電圧端子T1および負電圧端子T2の間に出力する降圧動作を実行する。
The
電力変換装置1は、昇圧動作および降圧動作の実行中に電力変換装置1の過電流を検出するための構成として、電流検出器CTおよび過電流検出回路10を備える。電流検出器CTは、リアクトルL1とノードN1との間に設けられる。電流検出器CTはリアクトルL1と正電圧端子T1との間に設けられてもよい。電流検出器CTは、リアクトルL1に流れる電流を検出し、その検出値ILを示す信号を過電流検出回路10に出力する。
The
過電流検出回路10は、電流検出器CTの検出値ILに基づいて電力変換装置1の過電流を検出する。具体的には、過電流検出回路10は、電流検出器CTの検出値ILが所定の閾値を超えた場合に、電力変換装置1の過電流を検出する。過電流検出回路10は、過電流を検出すると、ゲートブロック信号GBをL(論理ロー)レベルからH(論理ハイ)レベルに活性化する。過電流検出回路10は、ゲートブロック信号GBを制御装置20に与える。
The
制御装置20は、ゲートブロック信号GBがLレベルである間は、スイッチング素子Q1,Q2のオンオフを制御するための制御信号S1,S2を生成することにより、昇圧動作または降圧動作を制御する。
While the gate block signal GB is at the L level, the
一方、制御装置20は、ゲートブロック信号GBがHレベルに活性化されると、スイッチング素子Q1,Q2をオフ状態に固定する。制御装置20は、電力変換装置1をゲートブロックすることにより、昇圧動作および降圧動作を停止させる。
On the other hand, when gate block signal GB is activated to H level,
(電力変換装置の動作)
次に、電力変換装置1の動作について説明する。まず、図2および図3を参照して、電力変換装置1の降圧動作について説明する。
(Operation of power converter)
Next, operation | movement of the
降圧動作時、電力変換装置1では、スイッチング素子Q1がオフ固定されるとともに、スイッチング素子Q2のオン期間T2onとオフ期間T2offとが交互に設けられる。
During the step-down operation, in the
図2(a)に示されるように、スイッチング素子Q2のオン期間T2onでは、直流電源B2−スイッチング素子Q2−リアクトルL1−直流電源B1を介した電流経路100が形成される。これにより、リアクトルL1にエネルギが蓄積される。
As shown in FIG. 2A, in the on-period T2on of the switching element Q2, a
一方、図2(b)に示されるように、スイッチング素子Q2のオフ期間T2offでは、リアクトルL1−直流電源B1−ダイオードD1を介した電流経路101が形成される。これにより、スイッチング素子Q2のオン期間T2onでリアクトルL1に蓄えられたエネルギが直流電源B1に供給される。このようにして、直流電源B2の直流電圧V2が降圧されて正電圧端子T1および負電圧端子T2の間に出力される。
On the other hand, as shown in FIG. 2B, in the off period T2off of the switching element Q2, a
図3には、電力変換装置1の降圧動作を説明するための波形図が示される。
図3を参照して、スイッチング素子Q2のオン期間T2on(図2(a)参照)では、リアクトルL1の両端に印加される電圧VLは、直流電圧V2と直流電圧V1との差(V2−V1)で与えられる。リアクトルL1に流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルL1のインダクタンスLを用いて、次式(1)で示される。
FIG. 3 shows a waveform diagram for explaining the step-down operation of the
Referring to FIG. 3, in the on-period T2on of switching element Q2 (see FIG. 2A), voltage VL applied across reactor L1 is the difference between DC voltage V2 and DC voltage V1 (V2-V1). ). The change rate (increase rate) dIL / dt of the current IL flowing through the reactor L1 is expressed by the following equation (1) using the voltage VL and the inductance L of the reactor L1.
dIL/dt=(V2−V1)/L …(1)
スイッチング素子Q2のオフ期間T2off(図2(b)参照)では、リアクトルL1の両端の電圧VLは、−V1に減少する。電流ILの変化率(下降率)dIL/dtは、電圧VLおよびインダクタンスLを用いて、次式(2)で示される。
dIL / dt = (V2−V1) / L (1)
In the off period T2off of the switching element Q2 (see FIG. 2B), the voltage VL across the reactor L1 decreases to −V1. The rate of change (decreasing rate) dIL / dt of the current IL is expressed by the following equation (2) using the voltage VL and the inductance L.
dIL/dt=−V1/L …(2)
なお、降圧動作では、スイッチング周期Tに対するオン期間T2onの比率(通流率)を変えることにより、直流電圧V1を原理的には無損失で零から直流電圧V2まで連続的に制御することができる。
dIL / dt = −V1 / L (2)
In the step-down operation, the DC voltage V1 can be controlled continuously from zero to the DC voltage V2 without any loss in principle by changing the ratio (conduction ratio) of the ON period T2on to the switching period T. .
次に、図4および図5を参照して、電力変換装置1の昇圧動作について説明する。
昇圧動作時、電力変換装置1では、スイッチング素子Q2がオフ固定されるとともに、スイッチング素子Q1のオン期間T1onとオフ期間T1offとが交互に設けられる。
Next, with reference to FIG. 4 and FIG. 5, the step-up operation of the
During the boosting operation, in the
図4(a)に示されるように、スイッチング素子Q1のオン期間T1onでは、直流電源B1−リアクトルL1−スイッチング素子Q1を介した電流経路102が形成される。これにより、リアクトルL1にエネルギが蓄積される。
As shown in FIG. 4A, in the ON period T1on of the switching element Q1, a
一方、図4(b)に示されるように、スイッチング素子Q1のオフ期間T1offでは、直流電源B1−リアクトルL1−ダイオードD2−直流電源B2を介した電流経路103が形成される。これにより、スイッチング素子Q1のオン期間でリアクトルL1に蓄えられたエネルギが直流電圧B2に供給される。このようにして、直流電源B1の直流電圧V1が昇圧されて正電圧端子T3および負電圧端子T4の間に出力される。
On the other hand, as shown in FIG. 4B, in the off period T1off of the switching element Q1, a
図5には、電力変換装置1の降圧動作を説明するための波形図が示される。
図5を参照して、スイッチング素子Q1のオン期間T1on(図4(a)参照)では、リアクトルL1の両端に印加される電圧VLは直流電圧V1となる。リアクトルL1に流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルL1のインダクタンスLを用いて、次式(3)で示される。
FIG. 5 shows a waveform diagram for explaining the step-down operation of the
Referring to FIG. 5, in the ON period T1on of switching element Q1 (see FIG. 4A), voltage VL applied to both ends of reactor L1 is DC voltage V1. The rate of change (increase rate) dIL / dt of the current IL flowing through the reactor L1 is expressed by the following equation (3) using the voltage VL and the inductance L of the reactor L1.
dIL/dt=V1/L …(3)
スイッチング素子Q1のオフ期間T1off(図4(b)参照)では、リアクトルL1の両端の電圧VLは、直流電圧V1と直流電圧V2との差(V1−V2)に減少する。電流ILの変化率(下降率)dIL/dtは、電圧VLおよびインダクタンスLを用いて、次式(4)で示される。
dIL / dt = V1 / L (3)
In the off period T1off of the switching element Q1 (see FIG. 4B), the voltage VL across the reactor L1 decreases to the difference (V1−V2) between the DC voltage V1 and the DC voltage V2. The change rate (decrease rate) dIL / dt of the current IL is expressed by the following equation (4) using the voltage VL and the inductance L.
dIL/dt=(V1−V2)/L …(4)
なお、昇圧動作では、スイッチング周期Tに対するオン期間T1onの比率(通流率)を変えることにより、直流電圧V2を直流電圧V1よりも大きな値に連続的に制御することができる。
dIL / dt = (V1-V2) / L (4)
In the step-up operation, the DC voltage V2 can be continuously controlled to a value larger than the DC voltage V1 by changing the ratio (conduction rate) of the ON period T1on to the switching cycle T.
(過電流検出)
上述した降圧動作および昇圧動作の実行中において、過電流検出回路10は、電流検出器CTにより検出される電流ILに基づいて、電力変換装置1の過電流を検出する。以下、過電流検出回路10の動作について説明する。
(Overcurrent detection)
During the above-described step-down operation and step-up operation, the
図6は、過電流検出回路10の構成を示すブロック図である。図6を参照して、過電流検出回路10は、絶対値検出回路(ABS)2と、比較器14と、判定部16と、切替回路18とを含む。
FIG. 6 is a block diagram showing a configuration of the
絶対値検出回路12は、リアクトルL1に流れる電流の検出値ILの絶対値を示す信号を出力する。なお、以下では、正電圧端子T1から正電圧端子T3に流れる電流ILの向きを正とし、正電圧端子T3から正電圧端子T1に流れる電流ILの向きを負とする。
The absolute
比較器14は、非反転入力端子(+端子)に検出値ILの絶対値を示す信号を受け、反転入力端子(−端子)に閾値を示す信号を受ける。比較器14は、検出値ILの絶対値と閾値とを比較し、比較結果に基づいてゲートブロック信号GBを出力する。具体的には、検出値ILの絶対値が閾値以下である場合、比較器14はLレベルのゲートブロック信号GBを出力する。一方、検出値ILの絶対値が閾値を超える場合には、比較器14はHレベルのゲートブロック信号GBを出力する。
The
切替回路18および判定部16は、比較器14の反転入力端子に与える閾値を設定する閾値設定回路を構成する。この閾値設定回路は、電力変換装置1の降圧動作時と昇圧動作時とで閾値を切り替えることが可能に構成されている。
The switching
具体的には、判定部16は、リアクトルL1に流れる電流の検出値ILの極性(正/負)に基づいて、電力変換装置1が降圧動作を実行しているか、昇圧動作を実行しているかを判定する。検出値ILが負の場合(IL<0)、判定部16は、電力変換装置1が降圧動作を実行していると判定する。検出値ILが正の場合(IL>0)、判定部16は、電力変換装置1が昇圧動作を実行していると判定する。
Specifically,
切替回路18は、大きさが異なる2つの閾値OC1,OC2を有する。切替回路18は、判定部16の判定結果に基づいて、閾値OC1(第1の閾値)および閾値OC2(第2の閾値)のいずれか一方を選択して閾値に設定する。具体的には、電力変換装置1が降圧動作を実行しているとき、切替回路18は閾値OC1を選択する。これにより、降圧動作時には、比較器14は、検出値ILの絶対値と閾値OC1とを比較してゲートブロック信号GBを出力する。
The switching
一方、電力変換装置1が昇圧動作を実行しているとき、切替回路18は閾値OC2を選択する。これにより、昇圧動作時には、比較器14は、検出値ILの絶対値と閾値OC2とを比較してゲートブロック信号GBを出力する。
On the other hand, when the
(降圧動作時の過電流検出用閾値)
次に、図7から図10を参照して、降圧動作時の過電流検出に用いる閾値OC1について説明する。
(Threshold for overcurrent detection during step-down operation)
Next, the threshold value OC1 used for overcurrent detection during the step-down operation will be described with reference to FIGS.
図7には、電力変換装置1において、正電圧端子T1および負電圧端子T2の間が電気的に短絡する短絡故障が発生した場合が示されている。この短絡故障によって、電力変換装置1には過電流が生じる可能性がある。過電流検出回路10は、電流検出器CTの検出値ILに基づいて過電流を検出する。
FIG. 7 shows a case where a short-circuit failure has occurred in the
図8に示されるように、スイッチング素子Q2のオン期間T2on中の時刻tにて短絡故障が発生した場合、リアクトルL1の電圧VLが増加する。具体的には、時刻t以前のオン期間である期間Taでは、リアクトルL1の電圧VLは(V2−V1)である。これに対して、時刻t以後のオン期間である期間Tbでは、電圧VLは直流電圧V2に増加する。その結果、期間Tbでは、電流ILの変化率dL/dtが大きくなり、過電流が発生する可能性がある。 As shown in FIG. 8, when a short circuit failure occurs at time t during the on period T2on of the switching element Q2, the voltage VL of the reactor L1 increases. Specifically, in the period Ta that is the ON period before time t, the voltage VL of the reactor L1 is (V2−V1). On the other hand, in the period Tb that is the ON period after the time t, the voltage VL increases to the DC voltage V2. As a result, in the period Tb, the rate of change dL / dt of the current IL increases, and an overcurrent may occur.
図9は、図8における期間Tbでの電流ILを示す波形図である。図9を参照して、期間Tbにおける電流ILの変化率dIL/dtは次式(5)で与えられる。 FIG. 9 is a waveform diagram showing the current IL in the period Tb in FIG. Referring to FIG. 9, change rate dIL / dt of current IL in period Tb is given by the following equation (5).
dIL/dt=V2/L …(5)
過電流検出回路10は、所定のサンプリング周期Tsで、電流検出器CTの検出値ILを取得するように構成されている。図9中の「ti」はi番目のサンプリングタイミングを示し、「ti−1」は(i−1)番目のサンプリングタイミングを示し、「ti+1」は(i+1)番目のサンプリングタイミングを示す。図8中の白丸は、各サンプリングタイミングでの検出値ILを示している。
dIL / dt = V2 / L (5)
The
過電流検出回路10は、サンプリングタイミングごとに取得した検出値ILと、閾値OC1とを比較する。閾値OC1は、降圧動作時における過電流の検出に用いられる閾値である。閾値OC1は、スイッチング素子Q1,Q2に流すことができる最大の電流値Ilim(以下、許容電流値とも称する)よりも低い値に設定されている。
The
電流検出器CTの検出値ILが閾値OC1以下である場合、過電流検出回路10は、電力変換装置1が正常であると判断して、Lレベルに非活性化されたゲートブロック信号GBを制御装置20に出力する。これに対して、検出値ILが閾値OC1より大きい場合には、過電流検出回路10は、電力変換装置1の過電流が発生したと判断して、Hレベルに活性化されたゲートブロック信号GBを制御装置20に出力する。制御装置20は、Hレベルのゲートブロック信号GBを受けると、スイッチング素子Q1,Q2をオフ状態に固定することにより降圧動作を停止させる。
When the detection value IL of the current detector CT is equal to or less than the threshold value OC1, the
ここで、図9に示されるように、短絡故障が発生した時刻tよりも後のサンプリングタイミングtiにおいて、電流検出器CTの検出値ILが閾値OC1よりも小さい場合を考える。 Here, as shown in FIG. 9, a case is considered in which the detection value IL of the current detector CT is smaller than the threshold value OC1 at the sampling timing ti after the time t when the short circuit failure occurs.
この場合、サンプリングタイミングtiでは、過電流検出回路10はLレベルのゲートブロック信号GBを制御装置20に出力する。したがって、サンプリングタイミングti以降においても降圧動作が実行されるため、電流ILは式(5)に示す変化率で上昇する。その結果、サンプリングタイミングtiよりも後の時刻において、電流ILが許容電流値Ilimに達してしまう可能性がある。
In this case, the
図9の例では、サンプリングタイミングtiの次のサンプリングタイミングti+1では、検出値ILが閾値OC1を超えている。したがって、過電流検出回路10はHレベルのゲートブロック信号GBを制御装置20に出力する。しかしながら、電流ILは許容電流値Ilimにまで上昇しているため、スイッチング素子Q1,Q2が損傷するおそれがある。
In the example of FIG. 9, at the sampling timing ti + 1 next to the sampling timing ti, the detection value IL exceeds the threshold value OC1. Therefore, the
このように、過電流検出回路10のサンプリング周期Tsに起因して過電流の検出に遅れが生じることに起因してスイッチング素子Q1,Q2が損傷する可能性がある。このような不具合を回避するためには、過電流の検出に用いる閾値OC1を、1サンプリング周期Tsの間の電流ILの上昇量を見込んで設定する必要がある。
As described above, there is a possibility that the switching elements Q1 and Q2 are damaged due to the delay in the detection of the overcurrent due to the sampling period Ts of the
そこで、本実施の形態1では、閾値OC1に対して第1の電流値ΔI1を加算した値が許容電流値Ilimを超えないように、閾値OC1を設定する。すなわち、次式(6)に示す関係を満足するように閾値OC1を設定する。 Therefore, in the first embodiment, the threshold value OC1 is set so that the value obtained by adding the first current value ΔI1 to the threshold value OC1 does not exceed the allowable current value Ilim. That is, the threshold value OC1 is set so as to satisfy the relationship represented by the following expression (6).
OC1+ΔI1<Ilim …(6)
この第1の電流値ΔI1は、スイッチング素子Q2のオン期間T2onにおける、1サンプリング周期Tsの間の電流ILの上昇量に相当する。第1の電流値ΔI1は、サンプリング周期Tsと、期間Tbにおける電流ILの変化率(式(5)参照)とを用いて、式(7)で表わされる。
OC1 + ΔI1 <Ilim (6)
This first current value ΔI1 corresponds to the amount of increase in the current IL during one sampling period Ts in the on period T2on of the switching element Q2. The first current value ΔI1 is expressed by Expression (7) using the sampling period Ts and the rate of change of the current IL in the period Tb (see Expression (5)).
ΔI1=Ts×V2/L …(7)
この式(7)を用いると、式(6)に示す関係は次式(8)のように変形することができる。
ΔI1 = Ts × V2 / L (7)
When this equation (7) is used, the relationship shown in equation (6) can be transformed into the following equation (8).
OC1<Ilim−Ts×V2/L …(8)
式(8)に示す関係を図9に当てはめると、サンプリングタイミングtiにおいて検出値ILが閾値OC1を超えるため、過電流検出回路10はHレベルのゲートブロック信号GBを制御装置20に出力することになる。これにより、制御装置20は電力変換装置1の降圧動作を停止させるため、電流ILが許容電流値Ilimに達してしまうことを防止することができる。
OC1 <Ilim−Ts × V2 / L (8)
9 is applied to FIG. 9, since the detection value IL exceeds the threshold value OC1 at the sampling timing ti, the
ただし、過電流検出回路10がHレベルのゲートブロック信号GBを出力してから、実際にスイッチング素子Q2がオフされるまでの間には、多少なりとも時間的な遅れが発生する。この遅れ時間にはスイッチング素子Q2のターンオフ時間が含まれる。
However, there is a slight time delay between the time when the
図10は、図9と同様に、短絡故障が発生した時刻tよりも後のサンプリングタイミングtiにおいて、電流検出器CTの検出値ILが閾値OC1よりも小さい場合を示している。なお、図10では、上述したスイッチング素子Q2のゲートブロックにおける遅れ時間をTgで表わしている。 FIG. 10 shows a case where the detection value IL of the current detector CT is smaller than the threshold value OC1 at the sampling timing ti after the time t when the short-circuit failure occurs, as in FIG. In FIG. 10, the delay time in the gate block of the switching element Q2 described above is represented by Tg.
図10に示されるように、サンプリングタイミングti以降においても降圧動作が実行されることにより、電流ILは式(5)に示す変化率で上昇する。サンプリングタイミングtiの次のサンプリングタイミングti+1では、検出値ILが閾値OC1を超えているため、過電流検出回路10はHレベルのゲートブロック信号GBを制御装置20に出力する。
As shown in FIG. 10, the current IL rises at the rate of change shown in Equation (5) by performing the step-down operation after the sampling timing ti. At the sampling timing ti + 1 next to the sampling timing ti, since the detection value IL exceeds the threshold value OC1, the
しかしながら、実際には、サンプリングタイミングti+1よりも遅れ時間Tgだけ遅れたタイミングでスイッチング素子Q2がオフされる。この遅れ時間Tgの間にも電流ILが上昇し続けるため、図10中に黒丸で示されるように、スイッチング素子Q2がオフされるタイミング以前に電流ILが許容電流値Ilimに達してしまう可能性がある。 However, actually, the switching element Q2 is turned off at a timing delayed by a delay time Tg from the sampling timing ti + 1. Since the current IL continues to increase during the delay time Tg, the current IL may reach the allowable current value Ilim before the timing when the switching element Q2 is turned off, as indicated by a black circle in FIG. There is.
このような不具合を回避するためには、上述した1サンプリング周期Tsの間の電流ILの上昇量に加えて、スイッチング素子Q2のゲートブロックにおける遅れ時間Tgの間の電流ILの上昇量を見込んで閾値OC1を設定することが必要である。 In order to avoid such a problem, in addition to the increase amount of the current IL during the above-described one sampling period Ts, the increase amount of the current IL during the delay time Tg in the gate block of the switching element Q2 is expected. It is necessary to set the threshold value OC1.
そこで、式(6)における第1の電流値ΔI1を、スイッチング素子Q2のオン期間T2onにおける、1サンプリング周期Tsの間の電流ILの上昇量と、遅れ時間Tgの間の電流のILの上昇量とを合計した値とする。すなわち、第1の電流値ΔI1は、遅れ時間Tgと、期間Tbにおける電流ILの変化率(式(5)参照)とを用いて、式(9)で表わされる。 Therefore, the first current value ΔI1 in the equation (6) is expressed as the amount of increase in current IL during one sampling period Ts and the amount of increase in current IL during the delay time Tg in the ON period T2on of the switching element Q2. And the total value. That is, the first current value ΔI1 is expressed by Expression (9) using the delay time Tg and the rate of change of the current IL in the period Tb (see Expression (5)).
ΔI1=(Ts+Tg)×V2/L …(9)
この式(9)を用いると、式(6)に示す関係は次式(10)のように変形することができる。
ΔI1 = (Ts + Tg) × V2 / L (9)
When this equation (9) is used, the relationship shown in equation (6) can be transformed into the following equation (10).
OC1<Ilim−(Ts+Tg)×V2/L …(10)
式(10)に示す関係を図10に当てはめると、サンプリングタイミングtiにおいて検出値ILが閾値OC1を超えるため、過電流検出回路10はHレベルのゲートブロック信号GBを制御装置20に出力することになる。これにより、サンプリングタイミングtiより遅れ時間Tgだけ遅れたタイミングでスイッチング素子Q2がオフされる。この結果、電流ILが許容電流値Ilimに達してしまうことを確実に防止することができる。
OC1 <Ilim− (Ts + Tg) × V2 / L (10)
When the relationship represented by Expression (10) is applied to FIG. 10, the detection value IL exceeds the threshold value OC1 at the sampling timing ti. Become. Thereby, the switching element Q2 is turned off at a timing delayed by the delay time Tg from the sampling timing ti. As a result, it is possible to reliably prevent the current IL from reaching the allowable current value Ilim.
(昇圧動作時の過電流検出用閾値)
次に、図11を参照して、昇圧動作時の過電流検出に用いる閾値OC2について説明する。
(Threshold for overcurrent detection during boost operation)
Next, referring to FIG. 11, the threshold value OC2 used for overcurrent detection during the boosting operation will be described.
昇圧動作時においても、降圧動作時と同様に、過電流検出回路10は、電流検出器CTの検出値ILに基づいて過電流を検出する。ただし、昇圧動作時には、正電圧端子T1および負電圧端子T2の間が電気的に短絡する短絡故障が発生した場合(図7参照)に過電流が生じる可能性がないため、短絡故障を考慮する必要がない。
Even during the step-up operation, as in the step-down operation, the
図11は、スイッチング素子Q1のオン期間T1onでの電流ILを示す波形図である。オン期間T1onにおける電流ILの変化率dIL/dtは式(3)で与えられる。 FIG. 11 is a waveform diagram showing the current IL during the ON period T1on of the switching element Q1. The rate of change dIL / dt of the current IL in the on period T1on is given by equation (3).
過電流検出回路10は、所定のサンプリング周期Tsで、電流検出器CTの検出値ILを取得する。図11中の「ti」はi番目のサンプリングタイミングを示し、「ti−1」は(i−1)番目のサンプリングタイミングを示し、「ti+1」は(i+1)番目のサンプリングタイミングを示す。図11中の白丸は、各サンプリングタイミングでの検出値ILを示している。
The
過電流検出回路10は、サンプリングタイミングごとに取得した検出値ILと、閾値OC2とを比較する。閾値OC2は、昇圧動作時における過電流の検出に用いられる閾値である。閾値OC2は、許容電流値Ilimよりも低い値に設定されている。
The
電流検出器CTの検出値ILが閾値OC2以下である場合、過電流検出回路10は、電力変換装置1が正常であると判断して、Lレベルに非活性化されたゲートブロック信号GBを制御装置20に出力する。これに対して、検出値ILが閾値OC2より大きい場合には、過電流検出回路10は、電力変換装置1の過電流が発生したと判断して、Hレベルに活性化されたゲートブロック信号GBを制御装置20に出力する。制御装置20は、Hレベルのゲートブロック信号GBを受けると、スイッチング素子Q1,Q2をオフ状態に固定することにより昇圧動作を停止させる。
When the detection value IL of the current detector CT is equal to or less than the threshold value OC2, the
図11は、サンプリングタイミングtiにおいて、電流検出器CTの検出値ILが閾値OC2よりも小さい場合を示している。この場合、サンプリングタイミングtiでは、過電流検出回路10はLレベルのゲートブロック信号GBを制御装置20に出力するため、サンプリングタイミングti以降においても昇圧動作が実行され、電流ILは式(3)に示す変化率で上昇することになる。その結果、サンプリングタイミングtiよりも後の時刻において、電流ILが許容電流値Ilimに達してしまう可能性がある。
FIG. 11 shows a case where the detection value IL of the current detector CT is smaller than the threshold value OC2 at the sampling timing ti. In this case, since the
図11の例では、サンプリングタイミングtiの次のサンプリングタイミングti+1において電流ILが許容電流値Ilimにまで上昇しているため、スイッチング素子Q1,Q2が損傷するおそれがある。したがって、過電流の検出に用いる閾値OC2を、1サンプリング周期Tsの間の電流ILの上昇量を見込んで設定する必要がある。 In the example of FIG. 11, since the current IL has increased to the allowable current value Ilim at the sampling timing ti + 1 following the sampling timing ti, the switching elements Q1, Q2 may be damaged. Therefore, it is necessary to set the threshold value OC2 used for detecting the overcurrent in consideration of the increase amount of the current IL during one sampling period Ts.
本実施の形態1では、閾値OC2に対して第2の電流値ΔI2を加算した値が許容電流値Ilimを超えないように、閾値OC2を設定する。すなわち、次式(11)に示す関係を満足するように閾値OC2を設定する。 In the first embodiment, the threshold value OC2 is set so that the value obtained by adding the second current value ΔI2 to the threshold value OC2 does not exceed the allowable current value Ilim. That is, the threshold value OC2 is set so as to satisfy the relationship represented by the following formula (11).
OC2+ΔI2<Ilim …(11)
この第2の電流値ΔI2は、スイッチング素子Q1のオン期間T1onにおける、1サンプリング周期Tsの間の電流ILの上昇量に相当する。第2の電流値ΔI2は、サンプリング周期Tsと、オン期間T1onにおける電流ILの変化率(式(3)参照)とを用いて、式(12)で表わされる。
OC2 + ΔI2 <Ilim (11)
This second current value ΔI2 corresponds to the amount of increase in current IL during one sampling period Ts in the on period T1on of the switching element Q1. The second current value ΔI2 is expressed by Expression (12) using the sampling period Ts and the rate of change of the current IL in the ON period T1on (see Expression (3)).
ΔI2=Ts×V1/L …(12)
この式(12)を用いると、式(11)に示す関係は次式(13)のように変形することができる。
ΔI2 = Ts × V1 / L (12)
Using this equation (12), the relationship shown in equation (11) can be modified as in the following equation (13).
OC2<Ilim−Ts×V1/L …(13)
式(13)に示す関係を図11に当てはめると、サンプリングタイミングtiにおいて検出値ILが閾値OC2を超えるため、過電流検出回路10はHレベルのゲートブロック信号GBを制御装置20に出力することになる。これにより、制御装置20は電力変換装置1の昇圧動作を停止させるため、電流ILが許容電流値Ilimに達してしまうことを防止することができる。
OC2 <Ilim−Ts × V1 / L (13)
When the relationship shown in Expression (13) is applied to FIG. 11, the detection value IL exceeds the threshold value OC2 at the sampling timing ti. Become. Thereby, since
ただし、上述したように、過電流検出回路10がHレベルのゲートブロック信号GBを出力してから、実際にスイッチング素子Q1がオフされるまでの間には、多少なりとも時間的な遅れが発生する。そのため、スイッチング素子Q1のゲートブロックにおける遅れ時間Tgの間にも電流ILが上昇し続けるため、実際にスイッチング素子Q1がオフされるタイミング以前に電流ILが許容電流値Ilimに達してしまう可能性がある。
However, as described above, there is a slight time delay between the time when the
そこで、式(11)における第2の電流値ΔI2を、スイッチング素子Q1のオン期間T1onにおける、1サンプリング周期Tsの間の電流ILの上昇量と、遅れ時間Tgの間の電流のILの上昇量とを合計した値とする。すなわち、第2の電流値ΔI2は、遅れ時間Tgと、オン期間T1onにおける電流ILの変化率(式(3)参照)とを用いて、式(14)で表わされる。 Therefore, the second current value ΔI2 in the equation (11) is expressed as the amount of increase in current IL during one sampling period Ts and the amount of increase in current IL during the delay time Tg in the ON period T1on of the switching element Q1. And the total value. That is, the second current value ΔI2 is expressed by Expression (14) using the delay time Tg and the rate of change of the current IL in the ON period T1on (see Expression (3)).
ΔI2=(Ts+Tg)×V1/L …(14)
この式(14)を用いると、式(13)に示す関係は次式(15)のように変形することができる。
ΔI2 = (Ts + Tg) × V1 / L (14)
Using this equation (14), the relationship shown in equation (13) can be transformed into the following equation (15).
OC2<Ilim−(Ts+Tg)×V1/L …(15)
式(15)に示す関係を図11に当てはめると、サンプリングタイミングtiにおいて検出値ILが閾値OC2を超えるため、過電流検出回路10はHレベルのゲートブロック信号GBを制御装置20に出力することになる。これにより、サンプリングタイミングtiより遅れ時間Tgだけ遅れたタイミングでスイッチング素子Q2がオフされる。この結果、電流ILが許容電流値Ilimに達してしまうことを確実に防止することができる。
OC2 <Ilim− (Ts + Tg) × V1 / L (15)
When the relationship shown in Expression (15) is applied to FIG. 11, the detection value IL exceeds the threshold value OC2 at the sampling timing ti. Become. Thereby, the switching element Q2 is turned off at a timing delayed by the delay time Tg from the sampling timing ti. As a result, it is possible to reliably prevent the current IL from reaching the allowable current value Ilim.
以上のように、この発明の実施の形態1による電力変換装置1によれば、降圧動作での電流の大きさおよび変化率に見合った閾値OC1(第1の閾値)と、昇圧動作での電流の大きさおよび変化率に見合った閾値OC2(第2の閾値)とを使い分けて、過電流が検出される。これによれば、降圧動作および昇圧動作で共通の閾値を用いて過電流を検出する従来の制御方式に比べて、過電流を速やかかつ確実に検出することができる。
As described above, according to
また、降圧動作での閾値OC1および昇圧動作での閾値OC2をそれぞれ、過電流検出回路10におけるサンプリング周期、およびスイッチング素子のゲートブロックにおける時間的な遅れを考慮して設定することにより、降圧動作および昇圧動作の各々において、過電流発生時のスイッチング素子の損傷を確実に防ぐことができる。
Further, by setting the threshold value OC1 in the step-down operation and the threshold value OC2 in the step-up operation in consideration of the sampling period in the
[実施の形態2]
(回路構成)
図12は、この発明の実施の形態2による電力変換装置の構成を示す回路図である。
[Embodiment 2]
(Circuit configuration)
FIG. 12 is a circuit diagram showing a configuration of a power conversion device according to
図12を参照して、実施の形態2による電力変換装置2は、直流電源B1および直流電源B2a,B2bの間で双方向に直流電圧変換を行なう昇降圧チョッパ回路である。直流電源B2a,B2bは、たとえばリチウムイオン二次電池や電気二重層キャパシタ等で構成される。直流電源B2aおよびB2bは電気的に直列に接続されており、直流電圧V2/2ずつを出力する。直流電源B1の直流電圧V1は「第1の直流電圧」に対応する。直流電源B2aの直流電圧V2/2および直流電源B2bの直流電圧V2/2の合計値(=V2)は「第2の直流電圧」に対応する。
Referring to FIG. 12,
電力変換装置2は、直流電源B1と直流電源B2a,B2bとの間に接続される。電力変換装置2は、正電圧端子T1,T3、負電圧端子T2,T4、中性点電圧端子T5、電力用半導体スイッチング素子Q1a,Q1b,Q2a,Q2b、ダイオードD1a,D1b,D2a,D2b、リアクトルLa,Lb、電流検出器CT、過電流検出回路10、および制御装置20を備える。
The
正電圧端子T1および負電圧端子T2は、直流電源B1の正極端子および負極端子にそれぞれ接続される。正電圧端子T1および負電圧端子T2は、直流電圧V1を受ける。正電圧端子T1および負電圧端子T2は、「第1の正電圧端子」および「第1の負電圧端子」にそれぞれ対応する。 The positive voltage terminal T1 and the negative voltage terminal T2 are connected to the positive terminal and the negative terminal of the DC power supply B1, respectively. Positive voltage terminal T1 and negative voltage terminal T2 receive DC voltage V1. The positive voltage terminal T1 and the negative voltage terminal T2 correspond to a “first positive voltage terminal” and a “first negative voltage terminal”, respectively.
正電圧端子T3は、直流電源B2aの正極端子に接続される。負電圧端子T4は、直流電源B2bの負極端子に接続される。中性点電圧端子T5は、直流電源B2aおよびB2bの接続点(ノードN5)に接続される。正電圧端子T3および負電圧端子T4は、直流電圧V2を受ける。正電圧端子T3および負電圧端子T4は、「第2の正電圧端子」および「第2の負電圧端子」にそれぞれ対応する。中性点電圧端子T5は、「中性点電圧端子」に対応する。 The positive voltage terminal T3 is connected to the positive terminal of the DC power supply B2a. The negative voltage terminal T4 is connected to the negative terminal of the DC power supply B2b. Neutral point voltage terminal T5 is connected to a connection point (node N5) of DC power supplies B2a and B2b. Positive voltage terminal T3 and negative voltage terminal T4 receive DC voltage V2. The positive voltage terminal T3 and the negative voltage terminal T4 correspond to a “second positive voltage terminal” and a “second negative voltage terminal”, respectively. The neutral point voltage terminal T5 corresponds to a “neutral point voltage terminal”.
スイッチング素子Q2aのコレクタは正電圧端子T3に電気的に接続され、スイッチング素子Q2aのエミッタはスイッチング素子Q1aのコレクタに電気的に接続される。スイッチング素子Q1aのコレクタはスイッチング素子Q1bのエミッタに電気的に接続される。スイッチング素子Q1bのエミッタはスイッチング素子Q2bのコレクタに電気的に接続される。スイッチング素子Q2bのエミッタは負電圧端子T4に電気的に接続される。スイッチング素子Q1aのエミッタとスイッチング素子Q1bのコレクタとの接続点(ノードN3)は中性点電圧端子T5に電気的に接続される。 The collector of switching element Q2a is electrically connected to positive voltage terminal T3, and the emitter of switching element Q2a is electrically connected to the collector of switching element Q1a. The collector of switching element Q1a is electrically connected to the emitter of switching element Q1b. The emitter of switching element Q1b is electrically connected to the collector of switching element Q2b. The emitter of the switching element Q2b is electrically connected to the negative voltage terminal T4. A connection point (node N3) between the emitter of switching element Q1a and the collector of switching element Q1b is electrically connected to neutral point voltage terminal T5.
ダイオードD1a,D1b,D2a,D2bはそれぞれ、スイッチング素子Q1a,Q1b,Q2a,Q2bに逆並列に接続される。 Diodes D1a, D1b, D2a, D2b are connected in antiparallel to switching elements Q1a, Q1b, Q2a, Q2b, respectively.
リアクトルLaは、スイッチング素子Q2aのエミッタとスイッチング素子Q1aのコレクタとの接続点(ノードN2)と正電圧端子T1との間に電気的に接続される。リアクトルLbは、スイッチング素子Q1bのエミッタとスイッチング素子Q2bのコレクタとの接続点(ノードN4)と負電圧端子T2との間に電気的に接続される。 Reactor La is electrically connected between a connection point (node N2) between the emitter of switching element Q2a and the collector of switching element Q1a and positive voltage terminal T1. Reactor Lb is electrically connected between a connection point (node N4) between the emitter of switching element Q1b and the collector of switching element Q2b and negative voltage terminal T2.
スイッチング素子Q1a,Q1bおよびダイオードD1a,D1bは「第1のスイッチ回路」の一実施例に対応する。スイッチング素子Q2a,Q2bおよびダイオードD2a,D2bは「第2のスイッチ回路」の一実施例に対応する。 Switching elements Q1a and Q1b and diodes D1a and D1b correspond to an example of a “first switch circuit”. Switching elements Q2a, Q2b and diodes D2a, D2b correspond to an example of a “second switch circuit”.
すなわち、電力変換装置2において、第1のスイッチ回路(Q1a,Q1b,D1a,D1b)および第2のスイッチ回路(Q2a,Q2b,D2a,D2b)は正電圧端子T3および負電圧端子T4の間に電気的に接続される。リアクトルLa,Lbは、第1のスイッチ回路および第2のスイッチ回路の接続点(ノードN2)と正電圧端子T1との間、および第1のスイッチ回路および第2のスイッチ回路の接続点(ノードN4)と負電圧端子T2との間にそれぞれ、電気的に接続される。
That is, in the
制御装置20は、第1のスイッチ回路(スイッチング素子Q1a,Q1b)のオンオフを制御することにより、直流電圧V1を昇圧して正電圧端子T3および負電圧端子T4の間に出力する昇圧動作を実行する。制御装置20は、また、第2のスイッチ回路(スイッチング素子Q2a,Q2b)のオンオフを制御することにより、直流電圧V2を降圧して正電圧端子T1および負電圧端子T2の間に出力する降圧動作を実行する。
The
電流検出器CTは、リアクトルLbと負電圧端子T2との間に設けられる。電流検出器CTは、リアクトルLa,Lbに流れる電流を検出し、その検出値ILを示す信号を過電流検出回路10に出力する。電流検出器CTは、リアクトルLaと正電圧端子T1との間に設けられてもよい。
The current detector CT is provided between the reactor Lb and the negative voltage terminal T2. The current detector CT detects the current flowing through the reactors La and Lb, and outputs a signal indicating the detected value IL to the
過電流検出回路10は、電流検出器CTの検出値ILに基づいて電力変換装置2の過電流を検出する。具体的には、過電流検出回路10は、電流検出器CTの検出値ILが所定の閾値を超えた場合に、電力変換装置2の過電流を検出する。過電流検出回路10は、過電流を検出すると、ゲートブロック信号GBをLレベルからHレベルに活性化する。過電流検出回路10は、ゲートブロック信号GBを制御装置20に与える。
The
制御装置20は、ゲートブロック信号GBがLレベルである間は、スイッチング素子Q1a,Q1b,Q2a,Q2bのオンオフを制御するための制御信号S1a,S1b,S2a,S2bを生成することにより、昇圧動作および降圧動作を制御する。一方、制御装置20は、ゲートブロック信号GBがHレベルに活性化されると、電力変換装置2をゲートブロックすることにより、昇圧動作および降圧動作を停止させる。
While the gate block signal GB is at the L level, the
(電力変換装置の降圧動作)
次に、電力変換装置2の動作について説明する。まず、図13および図14を参照して、電力変換装置2の降圧動作の一例について説明する。
(Step-down operation of power converter)
Next, operation | movement of the
降圧動作時、電力変換装置2では、スイッチング素子Q1a,Q1b(第1のスイッチ回路)がオフ固定されるとともに、スイッチング素子Q2aのオン期間(スイッチング素子Q2bはオフ)と、スイッチング素子Q2a,Q2bのオフ期間と、スイッチング素子Q2bのオン期間(スイッチング素子Q2aはオフ)とが交互に設けられる。
During the step-down operation, in
図13(a)に示されるように、スイッチング素子Q2aのオン期間(スイッチング素子Q1aはオフ)では、直流電源B2a−スイッチング素子Q2a−リアクトルLa−直流電源B1−リアクトルLb−ダイオードD1bを介した電流経路104が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B1が充電される。
As shown in FIG. 13 (a), during the ON period of switching element Q2a (switching element Q1a is off), current through DC power supply B2a-switching element Q2a-reactor La-DC power supply B1-reactor Lb-diode D1b. A
一方、図13(b)に示されるように、スイッチング素子Q2a,Q2bのオフ期間では、リアクトルLa−直流電源B1−リアクトルLb−ダイオードD1b−ダイオードD1aを介した電流経路105が形成される。これにより、スイッチング素子Q2aのオン期間でリアクトルLa,Lbに蓄えられたエネルギが直流電圧B1に供給され、直流電源B1が充電される。
On the other hand, as shown in FIG. 13B, during the OFF period of the switching elements Q2a and Q2b, a
また、図13(c)に示されるように、スイッチング素子Q2bのオン期間(スイッチング素子Q2aはオフ)では、直流電源B2b−ダイオード1a−リアクトルLa−直流電源B1−リアクトルLb−スイッチング素子Q2aを介した電流経路106が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B1が充電される。
Further, as shown in FIG. 13C, during the ON period of switching element Q2b (switching element Q2a is off), DC power supply B2b-diode 1a-reactor La-DC power supply B1-reactor Lb-switching element Q2a is passed.
図14には、図13に示した電力変換装置2の降圧動作を説明するための波形図が示される。図14では、リアクトルLaの両端に印加される電圧とリアクトルLbの両端に印加される電圧との合計値を、電圧VLとする。また、リアクトルLa,Lbのインダクタンスの合計値をインダクタンスLとする。
FIG. 14 shows a waveform diagram for explaining the step-down operation of
図14を参照して、スイッチング素子Q2aのオン期間(図13(a)参照)では、リアクトルに印加される電圧VLは、直流電源B2aの直流電圧V2/2と直流電圧V1との差(V2/2−V1)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、次式(16)で示される。 Referring to FIG. 14, in the ON period of switching element Q2a (see FIG. 13A), voltage VL applied to the reactor is the difference (V2) between DC voltage V2 / 2 and DC voltage V1 of DC power supply B2a. / 2-V1). The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (16) using the voltage VL and the inductance L of the reactor.
dIL/dt=(V2/2−V1)/L …(16)
スイッチング素子Q2a,Q2bのオフ期間(図13(b)参照)では、リアクトルの電圧VLは、−V1に減少する。電流ILの変化率(下降率)dIL/dtは、電圧VLおよびインダクタンスLを用いて、次式(17)で示される。
dIL / dt = (V2 / 2-V1) / L (16)
In the off period of switching elements Q2a and Q2b (see FIG. 13B), reactor voltage VL decreases to -V1. The change rate (decrease rate) dIL / dt of the current IL is expressed by the following equation (17) using the voltage VL and the inductance L.
dIL/dt=−V1/L …(17)
スイッチング素子Q2bのオン期間(図13(b)参照)では、リアクトルに印加される電圧VLは、直流電源B2bの直流電圧V2/2と直流電圧V1との差(V2/2−V1)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、式(16)で示される。
dIL / dt = −V1 / L (17)
During the ON period of switching element Q2b (see FIG. 13B), voltage VL applied to the reactor is given by the difference (V2 / 2-V1) between DC voltage V2 / 2 and DC voltage V1 of DC power supply B2b. It is done. The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by Expression (16) using the voltage VL and the inductance L of the reactor.
実施の形態2においても、上述した実施の形態1と同様に、降圧動作の実行中において、過電流検出回路10は、電流検出器CTにより検出される電流ILに基づいて、電力変換装置2の過電流を検出する。具体的には、過電流検出回路10は、電流検出器CTの検出値ILが閾値OC1以下である場合、電力変換装置2が正常であると判断して、Lレベルに非活性化されたゲートブロック信号GBを制御装置20に出力する。これに対して、検出値ILが閾値OC1より大きい場合には、過電流検出回路10は、電力変換装置2の過電流が発生したと判断して、Hレベルに活性化されたゲートブロック信号GBを制御装置20に出力する。
Also in the second embodiment, as in the first embodiment described above, during the step-down operation, the
(降圧動作時の過電流検出用閾値)
次に、図15を参照して、降圧動作時の過電流検出に用いる閾値OC1について説明する。
(Threshold for overcurrent detection during step-down operation)
Next, the threshold value OC1 used for overcurrent detection during the step-down operation will be described with reference to FIG.
図15には、電力変換装置2において、正電圧端子T1および負電圧端子T2の間が電気的に短絡する短絡故障が発生した場合が示されている。この短絡故障によって、電力変換装置2には過電流が生じる可能性がある。過電流検出回路10は、電流検出器CTの検出値ILに基づいて過電流を検出する。
FIG. 15 shows a case where a short circuit failure has occurred in the
たとえば、スイッチング素子Q2aのオン期間中の時刻tにて短絡故障が発生した場合、時刻t以前のオン期間である期間Taでの電圧VLは(V2/2−V1)であるのに対して、時刻t以後のオン期間である期間Tbでは、電圧VLは直流電圧V2に増加する。期間Tbにおける電流ILの変化率dIL/dtは次式(18)で与えられる。 For example, when a short circuit failure occurs at time t during the on period of switching element Q2a, voltage VL in period Ta, which is the on period before time t, is (V2 / 2-V1). In a period Tb that is an ON period after time t, the voltage VL increases to the DC voltage V2. The change rate dIL / dt of the current IL in the period Tb is given by the following equation (18).
dIL/dt=V2/L …(18)
図15では、サンプリングタイミングtiにおいて、電流検出器CTの検出値ILが閾値OC1よりも小さい。そのため、サンプリングタイミングtiでは、過電流検出回路10はLレベルのゲートブロック信号GBを制御装置20に出力する。したがって、サンプリングタイミングti以降においても降圧動作が実行されるため、電流ILは式(18)に示す変化率で上昇することになる。その結果、サンプリングタイミングtiよりも後の時刻において、電流ILが許容電流値Ilimに達してしまう可能性がある。
dIL / dt = V2 / L (18)
In FIG. 15, at the sampling timing ti, the detection value IL of the current detector CT is smaller than the threshold value OC1. Therefore, at the sampling timing ti, the
そこで、本実施の形態2では、上述した実施の形態1と同様に、閾値OC1に対して第1の電流値ΔI1を加算した値が許容電流値Ilimを超えないように、閾値OC1を設定する。すなわち、式(6)に示す関係を満足するように閾値OC1を設定する。 Therefore, in the second embodiment, similarly to the first embodiment described above, the threshold value OC1 is set so that the value obtained by adding the first current value ΔI1 to the threshold value OC1 does not exceed the allowable current value Ilim. . That is, the threshold value OC1 is set so as to satisfy the relationship shown in Expression (6).
この第1の電流値ΔI1は、スイッチング素子Q2a(またはQ2b)のオン期間における、1サンプリング周期Tsの間の電流ILの上昇量に相当する。第1の電流値ΔI1は、サンプリング周期Tsと、期間Tbにおける電流ILの変化率(式(18)参照)とを用いて、次式(19)で表わされる。 This first current value ΔI1 corresponds to the amount of increase in current IL during one sampling period Ts in the on period of switching element Q2a (or Q2b). The first current value ΔI1 is expressed by the following equation (19) using the sampling period Ts and the rate of change of the current IL in the period Tb (see equation (18)).
ΔI1=Ts×V2/L …(19)
この式(19)を用いると、式(6)に示す関係は次式(20)のように変形することができる。なお、次式(20)に示す関係は、実施の形態1において式(8)に示した関係と同じである。
ΔI1 = Ts × V2 / L (19)
Using this equation (19), the relationship shown in equation (6) can be modified as in the following equation (20). The relationship shown in the following equation (20) is the same as the relationship shown in equation (8) in the first embodiment.
OC1<Ilim−Ts×V2/L …(20)
さらに、1サンプリング周期Tsの間の電流ILの上昇量に加えて、スイッチング素子Q2a,Q2nのゲートブロックにおける遅れ時間Tgの間の電流ILの上昇量を見込んで閾値OC1を設定することで、電流ILが許容電流値Ilimに達してしまうことを確実に防止することができる。
OC1 <Ilim−Ts × V2 / L (20)
Furthermore, in addition to the increase amount of the current IL during one sampling period Ts, the threshold value OC1 is set by considering the increase amount of the current IL during the delay time Tg in the gate blocks of the switching elements Q2a and Q2n. It is possible to reliably prevent IL from reaching the allowable current value Ilim.
具体的には、式(6)における第1の電流値ΔI1を、スイッチング素子Q2a(またはQ2b)のオン期間における、1サンプリング周期Tsの間の電流ILの上昇量と、遅れ時間Tgの間の電流のILの上昇量とを合計した値とする。第1の電流値ΔI1は、遅れ時間Tgと、期間Tbにおける電流ILの変化率(式(18)参照)とを用いて、式(21)で表わされる。 Specifically, the first current value ΔI1 in the equation (6) is calculated between the increase amount of the current IL during one sampling period Ts and the delay time Tg in the ON period of the switching element Q2a (or Q2b). The sum of the amount of increase in IL of the current is used. The first current value ΔI1 is expressed by Equation (21) using the delay time Tg and the rate of change of the current IL in the period Tb (see Equation (18)).
ΔI1=(Ts+Tg)×V2/L …(21)
この式(21)を用いると、式(6)に示す関係は次式(22)のように変形することができる。なお、次式(22)に示す関係は、実施の形態1において式(10)に示した関係と同じである。
ΔI1 = (Ts + Tg) × V2 / L (21)
When this equation (21) is used, the relationship shown in equation (6) can be transformed into the following equation (22). The relationship shown in the following equation (22) is the same as the relationship shown in equation (10) in the first embodiment.
OC1<Ilim−(Ts+Tg)×V2/L …(22)
このように、降圧動作時の電流ILの変化率dIL/dt、過電流検出回路10のサンプリング周期Ts、およびスイッチング素子のゲートブロックにおける遅れ時間Tgを考慮して閾値OC1を設定することにより、降圧動作の実行中に発生した過電流を速やかに検出することができる。これによれば、過電流を検出して直ちに電力変換装置2をゲートブロックすることで、スイッチング素子の損傷を防ぐことができる。
OC1 <Ilim− (Ts + Tg) × V2 / L (22)
Thus, by setting the threshold value OC1 in consideration of the rate of change dIL / dt of the current IL during the step-down operation, the sampling period Ts of the
なお、電力変換装置2においては、図13に示した降圧動作に代えて、図16に示す降圧動作が行なわれることがある。これら2つの降圧動作は、直流電圧V1と直流電圧V2/2との大小関係に応じていずれか一方が実行される。具体的には、直流電圧V1が直流電圧V2/2よりも低いときには、図13に示した降圧動作が実行される。一方、直流電圧V1が直流電圧V2/2よりも高いときには、図16に示す降圧動作が実行される。
In
図16を参照して、電力変換装置2では、スイッチング素子Q1a,Q1b(第1のスイッチ回路)がオフ固定されるとともに、スイッチング素子Q2a,Q2bのオン期間と、スイッチング素子Q2aのオン期間(スイッチング素子Q2bはオフ)と、スイッチング素子Q2bのオン期間(スイッチング素子Q2aはオフ)とが交互に設けられる。
Referring to FIG. 16, in
図16(a)に示されるように、スイッチング素子Q2a,Q2bのオン期間では、直流電源B2a−スイッチング素子Q2a−リアクトルLa−直流電源B1−リアクトルLb−スイッチング素子Q2b−直流電源B2bを介した電流経路107が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B1が充電される。
As shown in FIG. 16A, during the ON period of the switching elements Q2a and Q2b, the current through the DC power supply B2a-switching element Q2a-reactor La-DC power supply B1-reactor Lb-switching element Q2b-DC power supply B2b. A
一方、図16(b)に示されるように、スイッチング素子Q2aのオン期間(スイッチング素子Q2bはオフ)では、直流電源B2a−スイッチング素子Q2a−リアクトルLa−直流電源B1−リアクトルLb−ダイオードD1bを介した電流経路108が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B1が充電される。
On the other hand, as shown in FIG. 16B, during the ON period of switching element Q2a (switching element Q2b is OFF), DC power supply B2a-switching element Q2a-reactor La-DC power supply B1-reactor Lb-diode D1b
また、図16(c)に示されるように、スイッチング素子Q2bのオン期間(スイッチング素子Q2aはオフ)では、直流電源B2b−ダイオードD1a−リアクトルLa−直流電源B1−リアクトルLb−スイッチング素子Q2bを介した電流経路109が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B1が充電される。
Further, as shown in FIG. 16C, during the ON period of the switching element Q2b (switching element Q2a is off), the direct current power supply B2b-diode D1a-reactor La-DC power supply B1-reactor Lb-switching element Q2b is passed.
図17には、図16に示した電力変換装置2の降圧動作を説明するための波形図が示される。図17では、リアクトルLaの両端に印加される電圧とリアクトルLbの両端に印加される電圧との合計値を、電圧VLとする。また、リアクトルLa,Lbのインダクタンスの合計値をインダクタンスLとする。
FIG. 17 shows a waveform diagram for explaining the step-down operation of
図17を参照して、スイッチング素子Q2a,Q2bのオン期間(図16(a)参照)では、リアクトルに印加される電圧VLは、直流電源B2a,B2bの直流電圧の合計値V2と直流電圧V1との差(V2−V1)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、次式(23)で示される。 Referring to FIG. 17, in the ON period of switching elements Q2a and Q2b (see FIG. 16A), voltage VL applied to the reactor is a total value V2 of DC voltages of DC power supplies B2a and B2b and DC voltage V1. (V2−V1). The rate of change (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (23) using the voltage VL and the inductance L of the reactor.
dIL/dt=(V2−V1)/L …(23)
スイッチング素子Q2aのオン期間(図16(b)参照)では、リアクトルの電圧VLに印加される電圧VLは、直流電源B2aの直流電圧V2/2と直流電圧V1との差(V2/2−V1)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(下降率)dIL/dtは、電圧VLおよびインダクタンスLを用いて、次式(24)で示される。
dIL / dt = (V2−V1) / L (23)
In the ON period of switching element Q2a (see FIG. 16B), voltage VL applied to reactor voltage VL is the difference between DC voltage V2 / 2 of DC power supply B2a and DC voltage V1 (V2 / 2-V1). ). The change rate (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (24) using the voltage VL and the inductance L.
dIL/dt=(V2/2−V1)/L …(24)
スイッチング素子Q2bのオン期間(図16(c)参照)では、リアクトルに印加される電圧VLは、直流電源B2bの直流電圧V2/2と直流電圧V1との差(V2/2−V1)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(下降率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、式(24)で示される。
dIL / dt = (V2 / 2-V1) / L (24)
In the ON period of switching element Q2b (see FIG. 16C), voltage VL applied to the reactor is given by the difference (V2 / 2−V1) between DC voltage V2 / 2 and DC voltage V1 of DC power supply B2b. It is done. The rate of change (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by equation (24) using the voltage VL and the inductance L of the reactor.
図16に示した降圧動作時において、正電圧端子T1および負電圧端子T2の間が電気的に短絡する短絡故障が発生した場合、図13に示した降圧動作時と同様に、電圧VLは直流電圧V2に増加する。 In the step-down operation shown in FIG. 16, when a short-circuit failure occurs in which the positive voltage terminal T1 and the negative voltage terminal T2 are electrically short-circuited, the voltage VL is DC as in the step-down operation shown in FIG. The voltage increases to V2.
過電流検出回路10は、電流検出器CTの検出値ILが閾値OC1以下である場合、電力変換装置2が正常であると判断して、Lレベルに非活性化されたゲートブロック信号GBを制御装置20に出力する。これに対して、検出値ILが閾値OC1より大きい場合には、過電流検出回路10は、電力変換装置2の過電流が発生したと判断して、Hレベルに活性化されたゲートブロック信号GBを制御装置20に出力する。
The
なお、閾値OC1は、式(20)または式(22)に示す関係を満足するように設定される。このようにすると、降圧動作の実行中に発生した過電流を速やかに検出することができるため、スイッチング素子の損傷を防ぐことができる。 The threshold value OC1 is set so as to satisfy the relationship shown in the equation (20) or the equation (22). In this way, since the overcurrent generated during the step-down operation can be detected quickly, damage to the switching element can be prevented.
(電力変換装置の昇圧動作)
次に、図18および図19を参照して、電力変換装置2の昇圧動作について説明する。
(Step-up operation of power converter)
Next, with reference to FIG. 18 and FIG. 19, the boosting operation of the
昇圧動作時、電力変換装置2では、スイッチング素子Q2a,Q2b(第2のスイッチ回路)がオフ固定されるとともに、スイッチング素子Q1aのオン期間(スイッチング素子Q1bはオフ)と、スイッチング素子Q1a,Q1bのオフ期間と、スイッチング素子Q1bのオン期間(スイッチング素子Q1aはオフ)とが交互に設けられる。
During the boosting operation, in
図18(a)に示されるように、スイッチング素子Q1aのオン期間(スイッチング素子Q1bはオフ)では、直流電源B1−リアクトルLa−スイッチング素子Q1a−直流電源B2b−ダイオードD2b−リアクトルLbを介した電流経路110が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B2bが充電される。
As shown in FIG. 18A, during the ON period of the switching element Q1a (switching element Q1b is OFF), the current through the DC power supply B1-reactor La-switching element Q1a-DC power supply B2b-diode D2b-reactor Lb. A
一方、図18(b)に示されるように、スイッチング素子Q1a,Q1bのオフ期間では、直流電源B1−リアクトルLa−ダイオードD2a−直流電源B2a−直流電源B2b−ダイオードD2b−リアクトルLb−ダイオードD1aを介した電流経路111が形成される。これにより、スイッチング素子Q1aのオン期間でリアクトルLa,Lbに蓄えられたエネルギが直流電圧B2a,B2bに供給され、直流電源B2a,B2bが充電される。
On the other hand, as shown in FIG. 18B, during the OFF period of the switching elements Q1a and Q1b, the DC power supply B1-reactor La-diode D2a-DC power supply B2a-DC power supply B2b-diode D2b-reactor Lb-diode D1a A
また、図18(c)に示されるように、スイッチング素子Q1bのオン期間(スイッチング素子Q1aはオフ)では、直流電源B1−リアクトルLa−ダイオードD1a−直流電源B2a−スイッチング素子Q1b−リアクトルLbを介した電流経路112が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B2aが充電される。
Also, as shown in FIG. 18 (c), during the ON period of switching element Q1b (switching element Q1a is off), DC power supply B1-reactor La-diode D1a-DC power supply B2a-switching element Q1b-reactor Lb is passed.
図19には、図18に示した電力変換装置2の昇圧動作を説明するための波形図が示される。図19では、リアクトルLaの両端に印加される電圧とリアクトルLbの両端に印加される電圧との合計値を、電圧VLとする。また、リアクトルLa,Lbのインダクタンスの合計値をインダクタンスLとする。
FIG. 19 is a waveform diagram for explaining the boosting operation of the
図19を参照して、スイッチング素子Q1aのオン期間(図18(a)参照)では、リアクトルに印加される電圧VLは、直流電圧V1と直流電源B2bの直流電圧V2/2との差(V1−V2/2)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、次式(25)で示される。 Referring to FIG. 19, in the ON period of switching element Q1a (see FIG. 18 (a)), voltage VL applied to the reactor is the difference (V1) between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2b. -V2 / 2). The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (25) using the voltage VL and the inductance L of the reactor.
dIL/dt=(V1−V2/2)/L …(25)
スイッチング素子Q1a,Q1bのオフ期間(図18(b)参照)では、リアクトルの電圧VLは、V1−V2に減少する。電流ILの変化率(下降率)dIL/dtは、電圧VLおよびインダクタンスLを用いて、次式(26)で示される。
dIL / dt = (V1-V2 / 2) / L (25)
In the off period of switching elements Q1a and Q1b (see FIG. 18B), reactor voltage VL decreases to V1-V2. The rate of change (decreasing rate) dIL / dt of the current IL is expressed by the following equation (26) using the voltage VL and the inductance L.
dIL/dt=V1−V2/L …(26)
スイッチング素子Q1bのオン期間(図18(c)参照)では、リアクトルに印加される電圧VLは、直流電圧V1と直流電源B2aの直流電圧V2/2との差(V1−V2/2)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、式(25)で示される。
dIL / dt = V1-V2 / L (26)
In the ON period of switching element Q1b (see FIG. 18C), voltage VL applied to the reactor is given by the difference (V1−V2 / 2) between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2a. It is done. The rate of change (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by equation (25) using the voltage VL and the inductance L of the reactor.
昇圧動作の実行中において、過電流検出回路10は、電流検出器CTにより検出される電流ILに基づいて、電力変換装置2の過電流を検出する。具体的には、過電流検出回路10は、電流検出器CTの検出値ILが閾値OC2以下である場合、電力変換装置2が正常であると判断して、Lレベルに非活性化されたゲートブロック信号GBを制御装置20に出力する。これに対して、検出値ILが閾値OC2より大きい場合には、過電流検出回路10は、電力変換装置2の過電流が発生したと判断して、Hレベルに活性化されたゲートブロック信号GBを制御装置20に出力する。
During the execution of the boosting operation, the
(昇圧動作時の過電流検出用閾値)
次に、図20を参照して、昇圧動作時の過電流検出に用いる閾値OC2について説明する。
(Threshold for overcurrent detection during boost operation)
Next, with reference to FIG. 20, the threshold value OC2 used for overcurrent detection during the boosting operation will be described.
図20には、電力変換装置2において、スイッチング素子Q1a,Q1bが同時にオンされる場合(すなわち、ノードN2とノードN4との間が電気的に短絡している場合)が示されている。この場合、電力変換装置2に過電流が生じる可能性がある。過電流検出回路10は、電流検出器CTの検出値ILに基づいて過電流を検出する。
FIG. 20 shows a case where switching elements Q1a and Q1b are simultaneously turned on in power conversion device 2 (that is, a case where node N2 and node N4 are electrically short-circuited). In this case, an overcurrent may occur in the
スイッチング素子Q1a,Q1bが同時にオンされる期間において、電圧VLは直流電圧V1に増加する。この期間における電流ILの変化率dIL/dtは次式(27)で与えられる。 In the period when switching elements Q1a and Q1b are simultaneously turned on, voltage VL increases to DC voltage V1. The change rate dIL / dt of the current IL during this period is given by the following equation (27).
dIL/dt=V1/L …(27)
図20では、サンプリングタイミングtiにおいて、電流検出器CTの検出値ILが閾値OC2よりも小さい。そのため、サンプリングタイミングtiでは、過電流検出回路10はLレベルのゲートブロック信号GBを制御装置20に出力する。したがって、サンプリングタイミングti以降においても昇圧動作が実行されるため、電流ILは式(27)に示す変化率で上昇する。その結果、サンプリングタイミングtiよりも後の時刻において、電流ILが許容電流値Ilimに達してしまう可能性がある。
dIL / dt = V1 / L (27)
In FIG. 20, at the sampling timing ti, the detection value IL of the current detector CT is smaller than the threshold value OC2. Therefore, at the sampling timing ti, the
そこで、本実施の形態2では、閾値OC2に対して第2の電流値ΔI2を加算した値が許容電流値Ilimを超えないように、閾値OC2を設定する。すなわち、式(11)に示す関係を満足するように閾値OC2を設定する。 Therefore, in the second embodiment, the threshold value OC2 is set so that the value obtained by adding the second current value ΔI2 to the threshold value OC2 does not exceed the allowable current value Ilim. That is, the threshold value OC2 is set so as to satisfy the relationship shown in Expression (11).
この第2の電流値ΔI2は、スイッチング素子Q1aおよびQ1bのオン期間における、1サンプリング周期Tsの間の電流ILの上昇量に相当する。第2の電流値ΔI2は、サンプリング周期Tsと、スイッチング素子Q1aおよびQ1bのオン期間における電流ILの変化率(式(27)参照)とを用いて、次式(28)で表わされる。 This second current value ΔI2 corresponds to the amount of increase in current IL during one sampling period Ts in the on period of switching elements Q1a and Q1b. The second current value ΔI2 is expressed by the following equation (28) using the sampling period Ts and the rate of change of the current IL during the ON period of the switching elements Q1a and Q1b (see equation (27)).
ΔI2=Ts×V1/L …(28)
この式(28)を用いると、式(11)に示す関係は次式(29)のように変形することができる。なお、次式(29)に示す関係は、実施の形態1において式(13)に示した関係と同じである。
ΔI2 = Ts × V1 / L (28)
Using this equation (28), the relationship shown in equation (11) can be transformed into the following equation (29). The relationship shown in the following equation (29) is the same as the relationship shown in equation (13) in the first embodiment.
OC2<Ilim−Ts×V1/L …(29)
さらに、1サンプリング周期Tsの間の電流ILの上昇量に加えて、スイッチング素子Q1a,Q1bのゲートブロックにおける遅れ時間Tgの間の電流ILの上昇量を見込んで閾値OC2を設定することで、電流ILが許容電流値Ilimに達してしまうことを確実に防止することができる。
OC2 <Ilim−Ts × V1 / L (29)
Furthermore, in addition to the increase amount of the current IL during one sampling period Ts, the threshold value OC2 is set by considering the increase amount of the current IL during the delay time Tg in the gate blocks of the switching elements Q1a and Q1b. It is possible to reliably prevent IL from reaching the allowable current value Ilim.
具体的には、式(11)における第2の電流値ΔI2を、スイッチング素子Q1aおよびQ1bのオン期間における、1サンプリング周期Tsの間の電流ILの上昇量と、遅れ時間Tgの間の電流のILの上昇量とを合計した値とする。第2の電流値ΔI2は、遅れ時間Tgと、スイッチング素子Q1およびQ1bのオン期間における電流ILの変化率(式(28)参照)とを用いて、式(30)で表わされる。 Specifically, the second current value ΔI2 in the equation (11) is obtained by calculating the amount of increase in the current IL during one sampling period Ts and the current during the delay time Tg in the ON period of the switching elements Q1a and Q1b. The total amount of increase in IL is used. Second current value ΔI2 is expressed by equation (30) using delay time Tg and the rate of change of current IL during the ON period of switching elements Q1 and Q1b (see equation (28)).
ΔI2=(Ts+Tg)×V1/L …(30)
この式(30)を用いると、式(13)に示す関係は次式(31)のように変形することができる。なお、次式(31)に示す関係は、実施の形態1において式(15)に示した関係と同じである。
ΔI2 = (Ts + Tg) × V1 / L (30)
When this equation (30) is used, the relationship shown in equation (13) can be transformed into the following equation (31). The relationship shown in the following equation (31) is the same as the relationship shown in equation (15) in the first embodiment.
OC2<Ilim−(Ts+Tg)×V1/L …(31)
このように、昇圧動作時の電流ILの変化率dIL/dt、過電流検出回路10のサンプリング周期、およびスイッチング素子のゲートブロックにおける遅れ時間を考慮して閾値OC2を設定することにより、昇圧動作の実行中に生じた過電流を速やかに検出することができる。これによれば、過電流を検出して直ちに電力変換装置2をゲートブロックすることで、スイッチング素子の損傷を防ぐことができる。
OC2 <Ilim− (Ts + Tg) × V1 / L (31)
Thus, by setting the threshold value OC2 in consideration of the rate of change dIL / dt of the current IL during the boosting operation, the sampling period of the
なお、電力変換装置2においては、図18に示した昇圧動作に代えて、図21に示す昇圧動作が行なわれることがある。これら2つの昇圧動作は、直流電圧V1と直流電圧V2/2との大小関係に応じていずれか一方が実行される。具体的には、直流電圧V1が直流電圧V2/2よりも高いときには、図18に示した昇圧動作が実行される。一方、直流電圧V1が直流電圧V2/2よりも低いときには、図21に示す昇圧動作が実行される。
In
図21を参照して、電力変換装置2では、スイッチング素子Q2a,Q2b(第2のスイッチ回路)がオフ固定されるとともに、スイッチング素子Q1a,Q1bのオン期間と、スイッチング素子Q1aのオン期間(スイッチング素子Q1bはオフ)と、スイッチング素子Q1bのオン期間(スイッチング素子Q1aはオフ)とが交互に設けられる。
Referring to FIG. 21, in
図21(a)に示されるように、スイッチング素子Q1a,Q1bのオン期間では、直流電源B1−リアクトルLa−スイッチング素子Q1a−スイッチング素子Q1b−リアクトルLbを介した電流経路113が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積される。
As shown in FIG. 21A, during the ON period of the switching elements Q1a and Q1b, a
一方、図21(b)に示されるように、スイッチング素子Q1aのオン期間(スイッチング素子Q1bはオフ)では、直流電源B1−リアクトルLa−スイッチング素子Q1a−直流電源B2b−ダイオードD2b−リアクトルLbを介した電流経路114が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B2bが充電される。
On the other hand, as shown in FIG. 21B, during the ON period of switching element Q1a (switching element Q1b is OFF), DC power supply B1-reactor La-switching element Q1a-DC power supply B2b-diode D2b-reactor Lb is passed.
また、図21(c)に示されるように、スイッチング素子Q1bのオン期間(スイッチング素子Q1aはオフ)では、直流電源B1−リアクトルLa−ダイオードD2a−直流電源B2a−スイッチング素子Q1b−リアクトルLbを介した電流経路115が形成される。これにより、リアクトルLa,Lbにエネルギが蓄積されるとともに、直流電源B2aが充電される。
Further, as shown in FIG. 21 (c), during the ON period of switching element Q1b (switching element Q1a is off), DC power supply B1-reactor La-diode D2a-DC power supply B2a-switching element Q1b-reactor Lb is passed.
図22には、図21に示した電力変換装置2の昇圧動作を説明するための波形図が示される。図22では、リアクトルLaの両端に印加される電圧とリアクトルLbの両端に印加される電圧との合計値を、電圧VLとする。また、リアクトルLa,Lbのインダクタンスの合計値をインダクタンスLとする。
FIG. 22 shows a waveform diagram for explaining the boosting operation of
図22を参照して、スイッチング素子Q1a,Q1bのオン期間(図21(a)参照)では、リアクトルに印加される電圧VLは直流電圧V1で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(上昇率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、次式(32)で示される。 Referring to FIG. 22, in the ON period of switching elements Q1a and Q1b (see FIG. 21A), voltage VL applied to the reactor is given by DC voltage V1. The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (32) using the voltage VL and the inductance L of the reactor.
dIL/dt=V1/L …(32)
スイッチング素子Q1aのオン期間(図21(b)参照)では、リアクトルの電圧VLに印加される電圧VLは、直流電圧V1と直流電源B2aの直流電圧V2/2との差(V1−V2/2)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(下降率)dIL/dtは、電圧VLおよびインダクタンスLを用いて、次式(33)で示される。
dIL / dt = V1 / L (32)
In the ON period of switching element Q1a (see FIG. 21B), voltage VL applied to reactor voltage VL is the difference between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2a (V1-V2 / 2). ). The change rate (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (33) using the voltage VL and the inductance L.
dIL/dt=(V1−V2/2)/L …(33)
スイッチング素子Q1bのオン期間(図21(c)参照)では、リアクトルに印加される電圧VLは、直流電圧V1と直流電源B2bの直流電圧V2/2との差(V1−V2/2)で与えられる。リアクトルLa,Lbに流れる電流ILの変化率(下降率)dIL/dtは、電圧VLおよびリアクトルのインダクタンスLを用いて、式(33)で示される。
dIL / dt = (V1−V2 / 2) / L (33)
In the ON period of switching element Q1b (see FIG. 21C), voltage VL applied to the reactor is given by the difference (V1−V2 / 2) between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2b. It is done. The rate of change (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by Expression (33) using the voltage VL and the inductance L of the reactor.
図21に示した昇圧動作時において、正電圧端子T1および負電圧端子T2の間が電気的に短絡する短絡故障が発生した場合、図18に示した昇圧動作時と同様に、電圧VLは直流電圧V1に増加する。 In the step-up operation shown in FIG. 21, when a short-circuit failure occurs in which the positive voltage terminal T1 and the negative voltage terminal T2 are electrically short-circuited, the voltage VL is DC as in the step-up operation shown in FIG. Increase to voltage V1.
過電流検出回路10は、電流検出器CTの検出値ILが閾値OC2以下である場合、電力変換装置2が正常であると判断して、Lレベルに非活性化されたゲートブロック信号GBを制御装置20に出力する。これに対して、検出値ILが閾値OC2より大きい場合には、過電流検出回路10は、電力変換装置2の過電流が発生したと判断して、Hレベルに活性化されたゲートブロック信号GBを制御装置20に出力する。
The
なお、閾値OC2は、式(29)または式(31)に示す関係を満足するように設定される。このようにすると、昇圧動作の実行中に発生した過電流を速やかに検出することができるため、スイッチング素子の損傷を防ぐことができる。 The threshold value OC2 is set so as to satisfy the relationship shown in the formula (29) or the formula (31). In this way, since the overcurrent generated during the boosting operation can be detected quickly, damage to the switching element can be prevented.
なお、本実施の形態1,2では、2つの直流電源B1,B2(B2aおよびB2b)の間で双方向に直流電圧変換を行なう例を説明したが、直流電源と負荷との間で双方向に直流電圧変換を行なう電力変換装置においても、本発明を適用することができる。この場合、負荷は、直流電圧V2によって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。 In the first and second embodiments, the example in which DC voltage conversion is performed bidirectionally between the two DC power supplies B1 and B2 (B2a and B2b) has been described. The present invention can also be applied to a power converter that performs DC voltage conversion. In this case, the point that the load can be constituted by any device as long as it is a device that operates by the DC voltage V2 will be described in a confirming manner.
今回開示された実施の形態がすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,2 電力変換装置、10 過電流検出回路、12 絶対値検出回路、14 比較器、16 判定部、18 切替回路、20 制御装置、B1,B2,B2a,B2b 直流電源、L1,La,Lb リアクトル、Q1,Q2,Q1a,Q1b,Q2a,Q2b スイッチング素子、D1,D2,D1a,D1b,D2a,D2b ダイオード、CT 電流検出器、T1,T3 正電圧端子、T2,T4 負電圧端子、T5 中性点電圧端子。 1, 2 Power conversion device, 10 Overcurrent detection circuit, 12 Absolute value detection circuit, 14 Comparator, 16 Judgment unit, 18 Switching circuit, 20 Control device, B1, B2, B2a, B2b DC power supply, L1, La, Lb Reactor, Q1, Q2, Q1a, Q1b, Q2a, Q2b Switching element, D1, D2, D1a, D1b, D2a, D2b Diode, CT current detector, T1, T3 positive voltage terminal, T2, T4 Negative voltage terminal, T5 Sex point voltage terminal.
Claims (15)
前記第1の直流電圧を受ける第1の正電圧端子および第1の負電圧端子と、
前記第2の直流電圧を受ける第2の正電圧端子および第2の負電圧端子と、
前記第1の正電圧端子および前記第1の負電圧端子の間に電気的に接続される第1のスイッチ回路と、
前記第2の正電圧端子および前記第2の負電圧端子の間に、前記第1のスイッチ回路と電気的に直列に接続される第2のスイッチ回路と、
前記第1および第2のスイッチ回路の接続点と前記第1の正電圧端子および前記第1の負電圧端子の少なくとも一方との間に電気的に接続されるリアクトルと、
前記直流電圧変換を制御する制御装置と、
前記リアクトルに流れる電流を検出する電流検出器と、
前記電流検出器の検出値に基づいて前記電力変換装置の過電流を検出するように構成された過電流検出回路とを備え、
前記制御装置は、前記第1のスイッチ回路のオンオフを制御することにより前記第1の直流電圧を昇圧して前記第2の正電圧端子および前記第2の負電圧端子の間に出力する昇圧動作と、前記第2のスイッチ回路のオンオフを制御することにより前記第2の直流電圧を降圧して前記第1の正電圧端子および前記第1の負電圧端子の間に出力する降圧動作とを実行するように構成され、
前記過電流検出回路は、前記降圧動作時には、前記電流検出器の検出値が第1の閾値を超えたときに過電流を検出し、かつ、前記昇圧動作時には、前記電流検出器の検出値が前記第1の閾値とは異なる第2の閾値を超えたときに過電流を検出するように構成され、
前記第1のスイッチ回路は、第1のスイッチング素子と、前記第1のスイッチング素子に逆並列に接続される第1のダイオードとを含み、
前記第2のスイッチ回路は、第2のスイッチング素子と、前記第2のスイッチング素子に逆並列に接続される第2のダイオードとを含み、
前記制御装置は、前記降圧動作時には、前記第1のスイッチング素子をオフ固定するとともに、前記第2のスイッチング素子をオンオフするように構成され、
前記過電流検出回路は、所定のサンプリング周期で、前記電流検出器の検出値をサンプリングするように構成され、
前記過電流検出回路は、前記第2のスイッチング素子のオン期間において、前記第1の閾値に対して第1の電流値を加算した値が、前記第1および第2のスイッチング素子の許容電流値を超えないように、前記第1の閾値を設定する、電力変換装置。 A power conversion device that performs DC voltage conversion bidirectionally between a first DC voltage and a second DC voltage,
A first positive voltage terminal and a first negative voltage terminal receiving the first DC voltage;
A second positive voltage terminal and a second negative voltage terminal receiving the second DC voltage;
A first switch circuit electrically connected between the first positive voltage terminal and the first negative voltage terminal;
A second switch circuit electrically connected in series with the first switch circuit between the second positive voltage terminal and the second negative voltage terminal;
A reactor electrically connected between a connection point of the first and second switch circuits and at least one of the first positive voltage terminal and the first negative voltage terminal;
A control device for controlling the DC voltage conversion;
A current detector for detecting a current flowing through the reactor;
An overcurrent detection circuit configured to detect an overcurrent of the power converter based on a detection value of the current detector;
The controller boosts the first DC voltage by controlling on / off of the first switch circuit, and outputs the boosted voltage between the second positive voltage terminal and the second negative voltage terminal. And a step-down operation in which the second DC voltage is stepped down and output between the first positive voltage terminal and the first negative voltage terminal by controlling on / off of the second switch circuit. Configured to
The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds a first threshold during the step-down operation, and the detection value of the current detector during the step-up operation. Configured to detect an overcurrent when a second threshold different from the first threshold is exceeded ,
The first switch circuit includes a first switching element and a first diode connected in antiparallel to the first switching element,
The second switch circuit includes a second switching element and a second diode connected in antiparallel to the second switching element,
The control device is configured to fix the first switching element off and to turn the second switching element on and off during the step-down operation.
The overcurrent detection circuit is configured to sample the detection value of the current detector at a predetermined sampling period;
The overcurrent detection circuit is configured such that a value obtained by adding a first current value to the first threshold value during an ON period of the second switching element is an allowable current value of the first and second switching elements. The power conversion device that sets the first threshold value so as not to exceed .
前記第1の電流値は、前記第2のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第2のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項2に記載の電力変換装置。 The overcurrent detection circuit is configured to output gate block signals of the first and second switching elements when an overcurrent is detected,
The first current value is the amount of increase in current flowing through the reactor between the time when the gate block signal is output and the time when the second switching element is turned off during the ON period of the second switching element. The power converter according to claim 2 , further comprising:
前記過電流検出回路は、前記第1のスイッチング素子のオン期間において、前記第2の閾値に対して第2の電流値を加算した値が前記許容電流値を超えないように、前記第2の閾値を設定する、請求項1に記載の電力変換装置。 The control device is configured to fix the second switching element off and to turn on and off the first switching element during the boost operation.
The overcurrent detection circuit is configured so that a value obtained by adding a second current value to the second threshold does not exceed the allowable current value during an ON period of the first switching element. The power converter according to claim 1 , wherein a threshold is set.
前記第2の電流値は、前記第1のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第1のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項6に記載の電力変換装置。 The overcurrent detection circuit is configured to output gate block signals of the first and second switching elements when an overcurrent is detected,
The second current value is the amount of increase in current flowing through the reactor between the time when the gate block signal is output and the time when the first switching element is turned off during the ON period of the first switching element. The power conversion device according to claim 6 , further comprising:
前記第1の直流電圧を受ける第1の正電圧端子および第1の負電圧端子と、
前記第2の直流電圧を受ける第2の正電圧端子および第2の負電圧端子と、
前記第1の正電圧端子および前記第1の負電圧端子の間に電気的に接続される第1のスイッチ回路と、
前記第2の正電圧端子および前記第2の負電圧端子の間に、前記第1のスイッチ回路と電気的に直列に接続される第2のスイッチ回路と、
前記第1および第2のスイッチ回路の接続点と前記第1の正電圧端子および前記第1の負電圧端子の少なくとも一方との間に電気的に接続されるリアクトルと、
前記直流電圧変換を制御する制御装置と、
前記リアクトルに流れる電流を検出する電流検出器と、
前記電流検出器の検出値に基づいて前記電力変換装置の過電流を検出するように構成された過電流検出回路とを備え、
前記制御装置は、前記第1のスイッチ回路のオンオフを制御することにより前記第1の直流電圧を昇圧して前記第2の正電圧端子および前記第2の負電圧端子の間に出力する昇圧動作と、前記第2のスイッチ回路のオンオフを制御することにより前記第2の直流電圧を降圧して前記第1の正電圧端子および前記第1の負電圧端子の間に出力する降圧動作とを実行するように構成され、
前記過電流検出回路は、前記降圧動作時には、前記電流検出器の検出値が第1の閾値を超えたときに過電流を検出し、かつ、前記昇圧動作時には、前記電流検出器の検出値が前記第1の閾値とは異なる第2の閾値を超えたときに過電流を検出するように構成され、
前記第2の直流電圧の中性点電圧を受ける中性点電圧端子をさらに備え、
前記第1のスイッチ回路は、
電気的に直列に接続される第1および第2のスイッチング素子と、
前記第1および第2のスイッチング素子にそれぞれ逆並列に接続される第1および第2のダイオードとを含み、
前記第2のスイッチ回路は、
前記第2の正電圧端子と前記第1のスイッチング素子との間に接続される第3のスイッチング素子と、
前記第2の負電圧端子と前記第2のスイッチング素子との間に接続される第4のスイッチング素子と、
前記第3および第4のスイッチング素子にそれぞれ逆並列に接続される第3および第4のダイオードとを含み、
前記リアクトルは、前記第1および第3のスイッチング素子の接続点と前記第1の正電圧端子との間、および、前記第2および第4のスイッチング素子の接続点と前記第1の負電圧端子との間にそれぞれ接続され、
前記第1および第2のスイッチング素子の接続点は前記中性点電圧端子に電気的に接続され、
前記制御装置は、前記降圧動作時には、前記第1および第2のスイッチング素子をオフ固定するとともに、前記第3および第4のスイッチング素子を相補的にオンオフするように構成され、
前記過電流検出回路は、所定のサンプリング周期で、前記電流検出器の検出値をサンプリングするように構成され、
前記過電流検出回路は、前記第3または第4のスイッチング素子のオン期間において、前記検出値に対して第3の電流値を加算した値が許容値を超えないように、前記第1の閾値を設定する、電力変換装置。 A power conversion device that performs DC voltage conversion bidirectionally between a first DC voltage and a second DC voltage,
A first positive voltage terminal and a first negative voltage terminal receiving the first DC voltage;
A second positive voltage terminal and a second negative voltage terminal receiving the second DC voltage;
A first switch circuit electrically connected between the first positive voltage terminal and the first negative voltage terminal;
A second switch circuit electrically connected in series with the first switch circuit between the second positive voltage terminal and the second negative voltage terminal;
A reactor electrically connected between a connection point of the first and second switch circuits and at least one of the first positive voltage terminal and the first negative voltage terminal;
A control device for controlling the DC voltage conversion;
A current detector for detecting a current flowing through the reactor;
An overcurrent detection circuit configured to detect an overcurrent of the power converter based on a detection value of the current detector;
The controller boosts the first DC voltage by controlling on / off of the first switch circuit, and outputs the boosted voltage between the second positive voltage terminal and the second negative voltage terminal. And a step-down operation in which the second DC voltage is stepped down and output between the first positive voltage terminal and the first negative voltage terminal by controlling on / off of the second switch circuit. Configured to
The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds a first threshold during the step-down operation, and the detection value of the current detector during the step-up operation. Configured to detect an overcurrent when a second threshold different from the first threshold is exceeded,
A neutral point voltage terminal for receiving a neutral point voltage of the second DC voltage;
The first switch circuit includes:
First and second switching elements electrically connected in series;
First and second diodes connected in antiparallel to the first and second switching elements, respectively,
The second switch circuit includes:
A third switching element connected between the second positive voltage terminal and the first switching element;
A fourth switching element connected between the second negative voltage terminal and the second switching element;
And third and fourth diodes connected in antiparallel to the third and fourth switching elements, respectively.
The reactor includes a connection point between the first and third switching elements and the first positive voltage terminal, and a connection point between the second and fourth switching elements and the first negative voltage terminal. Each connected between and
The connection point of the first and second switching elements is electrically connected to the neutral point voltage terminal,
The control device is configured to fix the first and second switching elements off and to turn on and off the third and fourth switching elements complementarily during the step-down operation,
The overcurrent detection circuit is configured to sample the detection value of the current detector at a predetermined sampling period;
The overcurrent detection circuit includes the first threshold value so that a value obtained by adding a third current value to the detection value does not exceed an allowable value during an ON period of the third or fourth switching element. setting a power conversion device.
前記第3の電流値は、前記第3または第4のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第3および第4のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項9に記載の電力変換装置。 The overcurrent detection circuit is configured to output a gate block signal of the first to fourth switching elements when an overcurrent is detected,
In the ON period of the third or fourth switching element, the third current value is applied to the reactor between the time when the gate block signal is output and the time when the third and fourth switching elements are turned off. The power conversion device according to claim 9 , further comprising an increase amount of a flowing current.
前記過電流検出回路は、前記第1または第2のスイッチング素子のオン期間において、前記検出値に対して第4の電流値を加算した値が許容値を超えないように、前記第2の閾値を設定する、請求項8に記載の電力変換装置。 The control device is configured to fix the third and fourth switching elements off and to turn on and off the first and second switching elements complementarily during the boost operation.
The overcurrent detection circuit includes the second threshold value so that a value obtained by adding a fourth current value to the detection value does not exceed an allowable value during an ON period of the first or second switching element. The power conversion device according to claim 8 , wherein
前記第4の電流値は、前記第1または第2のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第1および第2のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項13に記載の電力変換装置。 The overcurrent detection circuit is configured to output a gate block signal of the first to fourth switching elements when an overcurrent is detected,
In the ON period of the first or second switching element, the fourth current value is applied to the reactor between the time when the gate block signal is output and the time when the first and second switching elements are turned off. further comprising a rising amount of the current flowing, the power conversion device according to claim 1 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129607A JP6568019B2 (en) | 2016-06-30 | 2016-06-30 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129607A JP6568019B2 (en) | 2016-06-30 | 2016-06-30 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018007376A JP2018007376A (en) | 2018-01-11 |
JP6568019B2 true JP6568019B2 (en) | 2019-08-28 |
Family
ID=60949913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016129607A Active JP6568019B2 (en) | 2016-06-30 | 2016-06-30 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6568019B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5550954B2 (en) * | 2010-03-15 | 2014-07-16 | 住友重機械工業株式会社 | Hybrid work machine |
JP2014023263A (en) * | 2012-07-18 | 2014-02-03 | Toyota Motor Corp | Electric vehicle |
-
2016
- 2016-06-30 JP JP2016129607A patent/JP6568019B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018007376A (en) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9479060B2 (en) | Control circuit, battery power supply device and control method | |
JP5146555B2 (en) | Switching element drive circuit | |
JP5500192B2 (en) | Switching element drive circuit | |
JP5776721B2 (en) | Drive circuit for switching element to be driven | |
JP5344056B2 (en) | Switching element drive circuit | |
JP6281553B2 (en) | DCDC converter | |
JP5314100B2 (en) | Power supply | |
CN110521097B (en) | Zero dead time control circuit | |
JPWO2017145303A1 (en) | Converter device | |
JP6436055B2 (en) | Multiphase converter | |
EP3038223B1 (en) | Load driving circuit | |
US9692406B2 (en) | Power device drive circuit | |
JP5621605B2 (en) | Switching element drive circuit | |
CN106469980B (en) | DC-DC converter | |
US10312795B2 (en) | Inverter device capable of suppressing overcurrent without increasing a load and operation control method | |
JP6053235B2 (en) | Power supply | |
JP5403694B2 (en) | DCDC converter | |
JP6233330B2 (en) | Power converter | |
JP6354505B2 (en) | Switching power supply | |
JP2018152974A (en) | Forward method bidirectional dc-dc converter | |
JP6568019B2 (en) | Power converter | |
JP2014171295A (en) | Voltage conversion circuit and overvoltage protection method | |
US20130193762A1 (en) | Three-level power converting apparatus | |
JP2017212770A (en) | Abnormality detection device and power supply device | |
US20220140747A1 (en) | Power conversion apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6568019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |