JP6568019B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6568019B2 JP6568019B2 JP2016129607A JP2016129607A JP6568019B2 JP 6568019 B2 JP6568019 B2 JP 6568019B2 JP 2016129607 A JP2016129607 A JP 2016129607A JP 2016129607 A JP2016129607 A JP 2016129607A JP 6568019 B2 JP6568019 B2 JP 6568019B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage terminal
- current
- value
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明は、過電流検出回路を備えた電力変換装置に関する。 The present invention relates to a power conversion device including an overcurrent detection circuit.
特許第４７６０６１３号公報（特許文献１）には、変電所の直流出力側に変電所遮断器を介して上りき電線および下りき電線を接続した直流き電系統が開示される。特許文献１に記載の直流き電系統では、上りき電線と下りき電線との間に第１および第２の昇降圧チョッパが直列に接続されるとともに、第１および第２の昇降圧チョッパの接続点と接地電位との間に蓄電設備が接続される。
Japanese Patent No. 4760613 (Patent Document 1) discloses a DC feeder system in which an upstream wire and a downstream wire are connected to a DC output side of a substation via a substation circuit breaker. In the DC feeder system described in
特許文献１において、各昇降圧チョッパには過電流検出器が設けられている。立上りの速い短絡電流等が発生した場合には、過電流検出器によりこれを検出し、各昇降圧チョッパをゲートブロックする。すなわち、昇降圧チョッパの全てのスイッチング素子をオフすることにより、昇降圧チョッパの運転を停止させる。
In
しかしながら、昇降圧チョッパにおいては、昇圧動作時と降圧動作時とでは、昇降圧チョッパに流れる電流の大きさおよび変化率（立上り速度）が異なることがある。したがって、過電流検出器において過電流の検出に用いる閾値を昇圧動作と降圧動作とで共通とすると、昇圧動作および降圧動作の一方において、過電流の検出に遅れが生じてしまうという問題が生じる。過電流の検出が遅れると、故障が生じてから昇降圧チョッパのゲート遮断までに時間を要するため、昇降圧チョッパを構成する半導体スイッチ素子が過熱し、損傷する可能性がある。 However, in the step-up / step-down chopper, the magnitude and rate of change (rise speed) of the current flowing through the step-up / step-down chopper may be different between the step-up operation and the step-down operation. Therefore, if the threshold used for overcurrent detection in the overcurrent detector is common to the step-up operation and the step-down operation, there arises a problem that the detection of the overcurrent is delayed in either the step-up operation or the step-down operation. If the detection of the overcurrent is delayed, it takes time until the gate of the step-up / step-down chopper is interrupted after the failure occurs, so that the semiconductor switch element constituting the step-up / step-down chopper may be overheated and damaged.
それゆえに、この発明の主たる目的は、過電流を速やかに検出することができる電力変換装置を提供することである。 Therefore, a main object of the present invention is to provide a power converter that can quickly detect an overcurrent.
この発明に係る電力変換装置は、第１の直流電圧と第２の直流電圧との間で双方向に直流電圧変換を実行する。電力変換装置は、第１の直流電圧を受ける第１の正電圧端子および第１の負電圧端子と、第２の直流電圧を受ける第２の正電圧端子および第２の負電圧端子と、第１の正電圧端子および第１の負電圧端子の間に電気的に接続される第１のスイッチ回路と、第２の正電圧端子および第２の負電圧端子の間に、第１のスイッチ回路と電気的に直列に接続される第２のスイッチ回路と、第１および第２のスイッチ回路の接続点と第１の正電圧端子および第１の負電圧端子の少なくとも一方との間に電気的に接続されるリアクトルとを備える。電力変換装置は、さらに、直流電圧変換を制御する制御装置と、リアクトルに流れる電流を検出する電流検出器と、電流検出器の検出値に基づいて電力変換装置の過電流を検出するように構成された過電流検出回路とを備える。制御装置は、第１のスイッチ回路のオンオフを制御することにより第１の直流電圧を昇圧して第２の正電圧端子および第２の負電圧端子の間に出力する昇圧動作を実行する。制御装置は、第２のスイッチ回路のオンオフを制御することにより第２の直流電圧を降圧して第１の正電圧端子および第１の負電圧端子の間に出力する降圧動作を実行する。過電流検出回路は、降圧動作時には、電流検出器の検出値が第１の閾値を超えたときに過電流を検出する。過電流検出回路は、昇圧動作時には、電流検出器の検出値が第１の閾値とは異なる第２の閾値を超えたときに過電流を検出する。 The power conversion device according to the present invention performs DC voltage conversion bidirectionally between the first DC voltage and the second DC voltage. The power converter includes a first positive voltage terminal and a first negative voltage terminal that receive a first DC voltage, a second positive voltage terminal and a second negative voltage terminal that receive a second DC voltage, A first switch circuit electrically connected between the first positive voltage terminal and the first negative voltage terminal; and a first switch circuit between the second positive voltage terminal and the second negative voltage terminal. A second switch circuit electrically connected in series with the first switch circuit and an electrical connection between a connection point of the first and second switch circuits and at least one of the first positive voltage terminal and the first negative voltage terminal And a reactor connected to the. The power converter is further configured to detect an overcurrent of the power converter based on a control device that controls DC voltage conversion, a current detector that detects a current flowing through the reactor, and a detection value of the current detector. An overcurrent detection circuit. The control device performs a boosting operation of boosting the first DC voltage by controlling on / off of the first switch circuit and outputting the boosted voltage between the second positive voltage terminal and the second negative voltage terminal. The control device performs a step-down operation in which the second DC voltage is stepped down and output between the first positive voltage terminal and the first negative voltage terminal by controlling on / off of the second switch circuit. The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds the first threshold during the step-down operation. The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds a second threshold value different from the first threshold value during the boosting operation.
この発明によれば、過電流を速やかに検出することができる電力変換装置を提供することができる。 According to this invention, the power converter device which can detect an overcurrent rapidly can be provided.
以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的には繰り返さないものとする。 Embodiments of the present invention will be described below in detail with reference to the drawings. In the following, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated in principle.
［実施の形態１］
（回路構成）
図１は、この発明の実施の形態１による電力変換装置の構成を示す回路図である。
[Embodiment 1]
(Circuit configuration)
1 is a circuit diagram showing a configuration of a power conversion device according to
図１を参照して、本実施の形態１による電力変換装置１は、直流電源Ｂ１および直流電源Ｂ２の間で双方向に直流電圧変換を行なう昇降圧チョッパ回路である。直流電源Ｂ１，Ｂ２は、たとえばリチウムイオン二次電池や電気二重層キャパシタ等で構成される。直流電源Ｂ１の直流電圧Ｖ１、および直流電源Ｂ２の直流電圧Ｖ２は、「第１の直流電圧」および「第２の直流電圧」にそれぞれ対応する。
Referring to FIG. 1,
電力変換装置１は、直流電源Ｂ１と直流電源Ｂ２との間に接続される。電力変換装置１は、正電圧端子Ｔ１，Ｔ３、負電圧端子Ｔ２，Ｔ４、電力用半導体スイッチング素子Ｑ１，Ｑ２、ダイオードＤ１，Ｄ２，リアクトルＬ１、および制御装置２０を備える。
The
正電圧端子Ｔ１および負電圧端子Ｔ２は、直流電源Ｂ１の正極端子および負極端子にそれぞれ接続される。正電圧端子Ｔ１および負電圧端子Ｔ２は、直流電圧Ｖ１を受ける。正電圧端子Ｔ１および負電圧端子Ｔ２は、「第１の正電圧端子」および「第１の負電圧端子」にそれぞれ対応する。 The positive voltage terminal T1 and the negative voltage terminal T2 are connected to the positive terminal and the negative terminal of the DC power supply B1, respectively. Positive voltage terminal T1 and negative voltage terminal T2 receive DC voltage V1. The positive voltage terminal T1 and the negative voltage terminal T2 correspond to a “first positive voltage terminal” and a “first negative voltage terminal”, respectively.
正電圧端子Ｔ３および負電圧端子Ｔ４は、直流電源Ｂ２の正極端子および負極端子にそれぞれ接続される。正電圧端子Ｔ３および負電圧端子Ｔ４は、直流電圧Ｖ２を受ける。正電圧端子Ｔ３および負電圧端子Ｔ４は、「第２の正電圧端子」および「第２の負電圧端子」にそれぞれ対応する。 The positive voltage terminal T3 and the negative voltage terminal T4 are connected to the positive terminal and the negative terminal of the DC power source B2, respectively. Positive voltage terminal T3 and negative voltage terminal T4 receive DC voltage V2. The positive voltage terminal T3 and the negative voltage terminal T4 correspond to a “second positive voltage terminal” and a “second negative voltage terminal”, respectively.
電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。なお、スイッチング素子には、電力用ＭＯＳ（Metal Oxide Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子Ｑ１，Ｑ２に対しては、ダイオードＤ１，Ｄ２がそれぞれ逆並列に接続されている。スイッチング素子Ｑ１，Ｑ２は、制御装置２０からの制御信号Ｓ１，Ｓ２にそれぞれ応答して、オンオフを制御することが可能である。スイッチング素子Ｑ１およびダイオードＤ１は「第１のスイッチ回路」の一実施例に対応し、スイッチング素子Ｑ２およびダイオードＤ２は「第２のスイッチ回路」の一実施例に対応する。
The power semiconductor switching element (hereinafter also simply referred to as “switching element”) is, for example, an IGBT (Insulated Gate Bipolar Transistor). As the switching element, a power MOS (Metal Oxide Semiconductor) transistor or a power bipolar transistor can be used. Diodes D1 and D2 are connected in antiparallel to switching elements Q1 and Q2, respectively. Switching elements Q1, Q2 can be turned on and off in response to control signals S1, S2 from
スイッチング素子Ｑ１のコレクタは正電圧端子Ｔ１に電気的に接続され、スイッチング素子Ｑ２のエミッタは負電圧端子Ｔ２に電気的に接続される。スイッチング素子Ｑ２のコレクタは正電圧端子Ｔ３に電気的に接続され、スイッチング素子Ｑ２のエミッタはスイッチング素子Ｑ１のコレクタに電気的に接続される。リアクトルＬ１は、スイッチング素子Ｑ２のエミッタとスイッチング素子Ｑ１のコレクタとの接続点（ノードＮ１）と正電圧端子Ｔ１との間に電気的に接続される。なお、リアクトルＬ１はスイッチング素子Ｑ１のエミッタと負電圧端子Ｔ２との間に電気的に接続されてもよい。 The collector of the switching element Q1 is electrically connected to the positive voltage terminal T1, and the emitter of the switching element Q2 is electrically connected to the negative voltage terminal T2. The collector of switching element Q2 is electrically connected to positive voltage terminal T3, and the emitter of switching element Q2 is electrically connected to the collector of switching element Q1. Reactor L1 is electrically connected between a connection point (node N1) between the emitter of switching element Q2 and the collector of switching element Q1 and positive voltage terminal T1. Reactor L1 may be electrically connected between the emitter of switching element Q1 and negative voltage terminal T2.
すなわち、電力変換装置１において、第１のスイッチ回路（Ｑ１，Ｄ１）は正電圧端子Ｔ１および負電圧端子Ｔ２の間に電気的に接続される。第２のスイッチ回路（Ｑ２，Ｄ２）は正電圧端子Ｔ３および負電圧端子Ｔ４の間に、第１のスイッチ回路と電気的に直列に接続される。リアクトルＬ１は、第１のスイッチ回路および第２のスイッチ回路の接続点（ノードＮ１）と正電圧端子Ｔ１との間に電気的に接続される。
That is, in the
制御装置２０は、第１のスイッチ回路（スイッチング素子Ｑ１）のオンオフを制御することにより、直流電圧Ｖ１を昇圧して正電圧端子Ｔ３および負電圧端子Ｔ４の間に出力する昇圧動作を実行する。制御装置２０は、また、第２のスイッチ回路（スイッチング素子Ｑ２）のオンオフを制御することにより、直流電圧Ｖ２を降圧して正電圧端子Ｔ１および負電圧端子Ｔ２の間に出力する降圧動作を実行する。
The
電力変換装置１は、昇圧動作および降圧動作の実行中に電力変換装置１の過電流を検出するための構成として、電流検出器ＣＴおよび過電流検出回路１０を備える。電流検出器ＣＴは、リアクトルＬ１とノードＮ１との間に設けられる。電流検出器ＣＴはリアクトルＬ１と正電圧端子Ｔ１との間に設けられてもよい。電流検出器ＣＴは、リアクトルＬ１に流れる電流を検出し、その検出値ＩＬを示す信号を過電流検出回路１０に出力する。
The
過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬに基づいて電力変換装置１の過電流を検出する。具体的には、過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬが所定の閾値を超えた場合に、電力変換装置１の過電流を検出する。過電流検出回路１０は、過電流を検出すると、ゲートブロック信号ＧＢをＬ（論理ロー）レベルからＨ（論理ハイ）レベルに活性化する。過電流検出回路１０は、ゲートブロック信号ＧＢを制御装置２０に与える。
The
制御装置２０は、ゲートブロック信号ＧＢがＬレベルである間は、スイッチング素子Ｑ１，Ｑ２のオンオフを制御するための制御信号Ｓ１，Ｓ２を生成することにより、昇圧動作または降圧動作を制御する。
While the gate block signal GB is at the L level, the
一方、制御装置２０は、ゲートブロック信号ＧＢがＨレベルに活性化されると、スイッチング素子Ｑ１，Ｑ２をオフ状態に固定する。制御装置２０は、電力変換装置１をゲートブロックすることにより、昇圧動作および降圧動作を停止させる。
On the other hand, when gate block signal GB is activated to H level,
（電力変換装置の動作）
次に、電力変換装置１の動作について説明する。まず、図２および図３を参照して、電力変換装置１の降圧動作について説明する。
(Operation of power converter)
Next, operation | movement of the
降圧動作時、電力変換装置１では、スイッチング素子Ｑ１がオフ固定されるとともに、スイッチング素子Ｑ２のオン期間Ｔ２ｏｎとオフ期間Ｔ２ｏｆｆとが交互に設けられる。
During the step-down operation, in the
図２（ａ）に示されるように、スイッチング素子Ｑ２のオン期間Ｔ２ｏｎでは、直流電源Ｂ２−スイッチング素子Ｑ２−リアクトルＬ１−直流電源Ｂ１を介した電流経路１００が形成される。これにより、リアクトルＬ１にエネルギが蓄積される。
As shown in FIG. 2A, in the on-period T2on of the switching element Q2, a
一方、図２（ｂ）に示されるように、スイッチング素子Ｑ２のオフ期間Ｔ２ｏｆｆでは、リアクトルＬ１−直流電源Ｂ１−ダイオードＤ１を介した電流経路１０１が形成される。これにより、スイッチング素子Ｑ２のオン期間Ｔ２ｏｎでリアクトルＬ１に蓄えられたエネルギが直流電源Ｂ１に供給される。このようにして、直流電源Ｂ２の直流電圧Ｖ２が降圧されて正電圧端子Ｔ１および負電圧端子Ｔ２の間に出力される。
On the other hand, as shown in FIG. 2B, in the off period T2off of the switching element Q2, a
図３には、電力変換装置１の降圧動作を説明するための波形図が示される。
図３を参照して、スイッチング素子Ｑ２のオン期間Ｔ２ｏｎ（図２（ａ）参照）では、リアクトルＬ１の両端に印加される電圧ＶＬは、直流電圧Ｖ２と直流電圧Ｖ１との差（Ｖ２−Ｖ１）で与えられる。リアクトルＬ１に流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルＬ１のインダクタンスＬを用いて、次式（１）で示される。
FIG. 3 shows a waveform diagram for explaining the step-down operation of the
Referring to FIG. 3, in the on-period T2on of switching element Q2 (see FIG. 2A), voltage VL applied across reactor L1 is the difference between DC voltage V2 and DC voltage V1 (V2-V1). ). The change rate (increase rate) dIL / dt of the current IL flowing through the reactor L1 is expressed by the following equation (1) using the voltage VL and the inductance L of the reactor L1.
ｄＩＬ／ｄｔ＝（Ｖ２−Ｖ１）／Ｌ …（１）
スイッチング素子Ｑ２のオフ期間Ｔ２ｏｆｆ（図２（ｂ）参照）では、リアクトルＬ１の両端の電圧ＶＬは、−Ｖ１に減少する。電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびインダクタンスＬを用いて、次式（２）で示される。
dIL / dt = (V2−V1) / L (1)
In the off period T2off of the switching element Q2 (see FIG. 2B), the voltage VL across the reactor L1 decreases to −V1. The rate of change (decreasing rate) dIL / dt of the current IL is expressed by the following equation (2) using the voltage VL and the inductance L.
ｄＩＬ／ｄｔ＝−Ｖ１／Ｌ …（２）
なお、降圧動作では、スイッチング周期Ｔに対するオン期間Ｔ２ｏｎの比率（通流率）を変えることにより、直流電圧Ｖ１を原理的には無損失で零から直流電圧Ｖ２まで連続的に制御することができる。
dIL / dt = −V1 / L (2)
In the step-down operation, the DC voltage V1 can be controlled continuously from zero to the DC voltage V2 without any loss in principle by changing the ratio (conduction ratio) of the ON period T2on to the switching period T. .
次に、図４および図５を参照して、電力変換装置１の昇圧動作について説明する。
昇圧動作時、電力変換装置１では、スイッチング素子Ｑ２がオフ固定されるとともに、スイッチング素子Ｑ１のオン期間Ｔ１ｏｎとオフ期間Ｔ１ｏｆｆとが交互に設けられる。
Next, with reference to FIG. 4 and FIG. 5, the step-up operation of the
During the boosting operation, in the
図４（ａ）に示されるように、スイッチング素子Ｑ１のオン期間Ｔ１ｏｎでは、直流電源Ｂ１−リアクトルＬ１−スイッチング素子Ｑ１を介した電流経路１０２が形成される。これにより、リアクトルＬ１にエネルギが蓄積される。
As shown in FIG. 4A, in the ON period T1on of the switching element Q1, a
一方、図４（ｂ）に示されるように、スイッチング素子Ｑ１のオフ期間Ｔ１ｏｆｆでは、直流電源Ｂ１−リアクトルＬ１−ダイオードＤ２−直流電源Ｂ２を介した電流経路１０３が形成される。これにより、スイッチング素子Ｑ１のオン期間でリアクトルＬ１に蓄えられたエネルギが直流電圧Ｂ２に供給される。このようにして、直流電源Ｂ１の直流電圧Ｖ１が昇圧されて正電圧端子Ｔ３および負電圧端子Ｔ４の間に出力される。
On the other hand, as shown in FIG. 4B, in the off period T1off of the switching element Q1, a
図５には、電力変換装置１の降圧動作を説明するための波形図が示される。
図５を参照して、スイッチング素子Ｑ１のオン期間Ｔ１ｏｎ（図４（ａ）参照）では、リアクトルＬ１の両端に印加される電圧ＶＬは直流電圧Ｖ１となる。リアクトルＬ１に流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルＬ１のインダクタンスＬを用いて、次式（３）で示される。
FIG. 5 shows a waveform diagram for explaining the step-down operation of the
Referring to FIG. 5, in the ON period T1on of switching element Q1 (see FIG. 4A), voltage VL applied to both ends of reactor L1 is DC voltage V1. The rate of change (increase rate) dIL / dt of the current IL flowing through the reactor L1 is expressed by the following equation (3) using the voltage VL and the inductance L of the reactor L1.
ｄＩＬ／ｄｔ＝Ｖ１／Ｌ …（３）
スイッチング素子Ｑ１のオフ期間Ｔ１ｏｆｆ（図４（ｂ）参照）では、リアクトルＬ１の両端の電圧ＶＬは、直流電圧Ｖ１と直流電圧Ｖ２との差（Ｖ１−Ｖ２）に減少する。電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびインダクタンスＬを用いて、次式（４）で示される。
dIL / dt = V1 / L (3)
In the off period T1off of the switching element Q1 (see FIG. 4B), the voltage VL across the reactor L1 decreases to the difference (V1−V2) between the DC voltage V1 and the DC voltage V2. The change rate (decrease rate) dIL / dt of the current IL is expressed by the following equation (4) using the voltage VL and the inductance L.
ｄＩＬ／ｄｔ＝（Ｖ１−Ｖ２）／Ｌ …（４）
なお、昇圧動作では、スイッチング周期Ｔに対するオン期間Ｔ１ｏｎの比率（通流率）を変えることにより、直流電圧Ｖ２を直流電圧Ｖ１よりも大きな値に連続的に制御することができる。
dIL / dt = (V1-V2) / L (4)
In the step-up operation, the DC voltage V2 can be continuously controlled to a value larger than the DC voltage V1 by changing the ratio (conduction rate) of the ON period T1on to the switching cycle T.
（過電流検出）
上述した降圧動作および昇圧動作の実行中において、過電流検出回路１０は、電流検出器ＣＴにより検出される電流ＩＬに基づいて、電力変換装置１の過電流を検出する。以下、過電流検出回路１０の動作について説明する。
(Overcurrent detection)
During the above-described step-down operation and step-up operation, the
図６は、過電流検出回路１０の構成を示すブロック図である。図６を参照して、過電流検出回路１０は、絶対値検出回路（ＡＢＳ）２と、比較器１４と、判定部１６と、切替回路１８とを含む。
FIG. 6 is a block diagram showing a configuration of the
絶対値検出回路１２は、リアクトルＬ１に流れる電流の検出値ＩＬの絶対値を示す信号を出力する。なお、以下では、正電圧端子Ｔ１から正電圧端子Ｔ３に流れる電流ＩＬの向きを正とし、正電圧端子Ｔ３から正電圧端子Ｔ１に流れる電流ＩＬの向きを負とする。
The absolute
比較器１４は、非反転入力端子（＋端子）に検出値ＩＬの絶対値を示す信号を受け、反転入力端子（−端子）に閾値を示す信号を受ける。比較器１４は、検出値ＩＬの絶対値と閾値とを比較し、比較結果に基づいてゲートブロック信号ＧＢを出力する。具体的には、検出値ＩＬの絶対値が閾値以下である場合、比較器１４はＬレベルのゲートブロック信号ＧＢを出力する。一方、検出値ＩＬの絶対値が閾値を超える場合には、比較器１４はＨレベルのゲートブロック信号ＧＢを出力する。
The
切替回路１８および判定部１６は、比較器１４の反転入力端子に与える閾値を設定する閾値設定回路を構成する。この閾値設定回路は、電力変換装置１の降圧動作時と昇圧動作時とで閾値を切り替えることが可能に構成されている。
The switching
具体的には、判定部１６は、リアクトルＬ１に流れる電流の検出値ＩＬの極性（正／負）に基づいて、電力変換装置１が降圧動作を実行しているか、昇圧動作を実行しているかを判定する。検出値ＩＬが負の場合（ＩＬ＜０）、判定部１６は、電力変換装置１が降圧動作を実行していると判定する。検出値ＩＬが正の場合（ＩＬ＞０）、判定部１６は、電力変換装置１が昇圧動作を実行していると判定する。
Specifically,
切替回路１８は、大きさが異なる２つの閾値ＯＣ１，ＯＣ２を有する。切替回路１８は、判定部１６の判定結果に基づいて、閾値ＯＣ１（第１の閾値）および閾値ＯＣ２（第２の閾値）のいずれか一方を選択して閾値に設定する。具体的には、電力変換装置１が降圧動作を実行しているとき、切替回路１８は閾値ＯＣ１を選択する。これにより、降圧動作時には、比較器１４は、検出値ＩＬの絶対値と閾値ＯＣ１とを比較してゲートブロック信号ＧＢを出力する。
The switching
一方、電力変換装置１が昇圧動作を実行しているとき、切替回路１８は閾値ＯＣ２を選択する。これにより、昇圧動作時には、比較器１４は、検出値ＩＬの絶対値と閾値ＯＣ２とを比較してゲートブロック信号ＧＢを出力する。
On the other hand, when the
（降圧動作時の過電流検出用閾値）
次に、図７から図１０を参照して、降圧動作時の過電流検出に用いる閾値ＯＣ１について説明する。
(Threshold for overcurrent detection during step-down operation)
Next, the threshold value OC1 used for overcurrent detection during the step-down operation will be described with reference to FIGS.
図７には、電力変換装置１において、正電圧端子Ｔ１および負電圧端子Ｔ２の間が電気的に短絡する短絡故障が発生した場合が示されている。この短絡故障によって、電力変換装置１には過電流が生じる可能性がある。過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬに基づいて過電流を検出する。
FIG. 7 shows a case where a short-circuit failure has occurred in the
図８に示されるように、スイッチング素子Ｑ２のオン期間Ｔ２ｏｎ中の時刻ｔにて短絡故障が発生した場合、リアクトルＬ１の電圧ＶＬが増加する。具体的には、時刻ｔ以前のオン期間である期間Ｔａでは、リアクトルＬ１の電圧ＶＬは（Ｖ２−Ｖ１）である。これに対して、時刻ｔ以後のオン期間である期間Ｔｂでは、電圧ＶＬは直流電圧Ｖ２に増加する。その結果、期間Ｔｂでは、電流ＩＬの変化率ｄＬ／ｄｔが大きくなり、過電流が発生する可能性がある。 As shown in FIG. 8, when a short circuit failure occurs at time t during the on period T2on of the switching element Q2, the voltage VL of the reactor L1 increases. Specifically, in the period Ta that is the ON period before time t, the voltage VL of the reactor L1 is (V2−V1). On the other hand, in the period Tb that is the ON period after the time t, the voltage VL increases to the DC voltage V2. As a result, in the period Tb, the rate of change dL / dt of the current IL increases, and an overcurrent may occur.
図９は、図８における期間Ｔｂでの電流ＩＬを示す波形図である。図９を参照して、期間Ｔｂにおける電流ＩＬの変化率ｄＩＬ／ｄｔは次式（５）で与えられる。 FIG. 9 is a waveform diagram showing the current IL in the period Tb in FIG. Referring to FIG. 9, change rate dIL / dt of current IL in period Tb is given by the following equation (5).
ｄＩＬ／ｄｔ＝Ｖ２／Ｌ …（５）
過電流検出回路１０は、所定のサンプリング周期Ｔｓで、電流検出器ＣＴの検出値ＩＬを取得するように構成されている。図９中の「ｔｉ」はｉ番目のサンプリングタイミングを示し、「ｔｉ−１」は（ｉ−１）番目のサンプリングタイミングを示し、「ｔｉ＋１」は（ｉ＋１）番目のサンプリングタイミングを示す。図８中の白丸は、各サンプリングタイミングでの検出値ＩＬを示している。
dIL / dt = V2 / L (5)
The
過電流検出回路１０は、サンプリングタイミングごとに取得した検出値ＩＬと、閾値ＯＣ１とを比較する。閾値ＯＣ１は、降圧動作時における過電流の検出に用いられる閾値である。閾値ＯＣ１は、スイッチング素子Ｑ１，Ｑ２に流すことができる最大の電流値Ｉｌｉｍ（以下、許容電流値とも称する）よりも低い値に設定されている。
The
電流検出器ＣＴの検出値ＩＬが閾値ＯＣ１以下である場合、過電流検出回路１０は、電力変換装置１が正常であると判断して、Ｌレベルに非活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。これに対して、検出値ＩＬが閾値ＯＣ１より大きい場合には、過電流検出回路１０は、電力変換装置１の過電流が発生したと判断して、Ｈレベルに活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。制御装置２０は、Ｈレベルのゲートブロック信号ＧＢを受けると、スイッチング素子Ｑ１，Ｑ２をオフ状態に固定することにより降圧動作を停止させる。
When the detection value IL of the current detector CT is equal to or less than the threshold value OC1, the
ここで、図９に示されるように、短絡故障が発生した時刻ｔよりも後のサンプリングタイミングｔｉにおいて、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ１よりも小さい場合を考える。 Here, as shown in FIG. 9, a case is considered in which the detection value IL of the current detector CT is smaller than the threshold value OC1 at the sampling timing ti after the time t when the short circuit failure occurs.
この場合、サンプリングタイミングｔｉでは、過電流検出回路１０はＬレベルのゲートブロック信号ＧＢを制御装置２０に出力する。したがって、サンプリングタイミングｔｉ以降においても降圧動作が実行されるため、電流ＩＬは式（５）に示す変化率で上昇する。その結果、サンプリングタイミングｔｉよりも後の時刻において、電流ＩＬが許容電流値Ｉｌｉｍに達してしまう可能性がある。
In this case, the
図９の例では、サンプリングタイミングｔｉの次のサンプリングタイミングｔｉ＋１では、検出値ＩＬが閾値ＯＣ１を超えている。したがって、過電流検出回路１０はＨレベルのゲートブロック信号ＧＢを制御装置２０に出力する。しかしながら、電流ＩＬは許容電流値Ｉｌｉｍにまで上昇しているため、スイッチング素子Ｑ１，Ｑ２が損傷するおそれがある。
In the example of FIG. 9, at the sampling timing ti + 1 next to the sampling timing ti, the detection value IL exceeds the threshold value OC1. Therefore, the
このように、過電流検出回路１０のサンプリング周期Ｔｓに起因して過電流の検出に遅れが生じることに起因してスイッチング素子Ｑ１，Ｑ２が損傷する可能性がある。このような不具合を回避するためには、過電流の検出に用いる閾値ＯＣ１を、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量を見込んで設定する必要がある。
As described above, there is a possibility that the switching elements Q1 and Q2 are damaged due to the delay in the detection of the overcurrent due to the sampling period Ts of the
そこで、本実施の形態１では、閾値ＯＣ１に対して第１の電流値ΔＩ１を加算した値が許容電流値Ｉｌｉｍを超えないように、閾値ＯＣ１を設定する。すなわち、次式（６）に示す関係を満足するように閾値ＯＣ１を設定する。 Therefore, in the first embodiment, the threshold value OC1 is set so that the value obtained by adding the first current value ΔI1 to the threshold value OC1 does not exceed the allowable current value Ilim. That is, the threshold value OC1 is set so as to satisfy the relationship represented by the following expression (6).
ＯＣ１＋ΔＩ１＜Ｉｌｉｍ …（６）
この第１の電流値ΔＩ１は、スイッチング素子Ｑ２のオン期間Ｔ２ｏｎにおける、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量に相当する。第１の電流値ΔＩ１は、サンプリング周期Ｔｓと、期間Ｔｂにおける電流ＩＬの変化率（式（５）参照）とを用いて、式（７）で表わされる。
OC1 + ΔI1 <Ilim (6)
This first current value ΔI1 corresponds to the amount of increase in the current IL during one sampling period Ts in the on period T2on of the switching element Q2. The first current value ΔI1 is expressed by Expression (7) using the sampling period Ts and the rate of change of the current IL in the period Tb (see Expression (5)).
ΔＩ１＝Ｔｓ×Ｖ２／Ｌ …（７）
この式（７）を用いると、式（６）に示す関係は次式（８）のように変形することができる。
ΔI1 = Ts × V2 / L (7)
When this equation (7) is used, the relationship shown in equation (6) can be transformed into the following equation (8).
ＯＣ１＜Ｉｌｉｍ−Ｔｓ×Ｖ２／Ｌ …（８）
式（８）に示す関係を図９に当てはめると、サンプリングタイミングｔｉにおいて検出値ＩＬが閾値ＯＣ１を超えるため、過電流検出回路１０はＨレベルのゲートブロック信号ＧＢを制御装置２０に出力することになる。これにより、制御装置２０は電力変換装置１の降圧動作を停止させるため、電流ＩＬが許容電流値Ｉｌｉｍに達してしまうことを防止することができる。
OC1 <Ilim−Ts × V2 / L (8)
9 is applied to FIG. 9, since the detection value IL exceeds the threshold value OC1 at the sampling timing ti, the
ただし、過電流検出回路１０がＨレベルのゲートブロック信号ＧＢを出力してから、実際にスイッチング素子Ｑ２がオフされるまでの間には、多少なりとも時間的な遅れが発生する。この遅れ時間にはスイッチング素子Ｑ２のターンオフ時間が含まれる。
However, there is a slight time delay between the time when the
図１０は、図９と同様に、短絡故障が発生した時刻ｔよりも後のサンプリングタイミングｔｉにおいて、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ１よりも小さい場合を示している。なお、図１０では、上述したスイッチング素子Ｑ２のゲートブロックにおける遅れ時間をＴｇで表わしている。 FIG. 10 shows a case where the detection value IL of the current detector CT is smaller than the threshold value OC1 at the sampling timing ti after the time t when the short-circuit failure occurs, as in FIG. In FIG. 10, the delay time in the gate block of the switching element Q2 described above is represented by Tg.
図１０に示されるように、サンプリングタイミングｔｉ以降においても降圧動作が実行されることにより、電流ＩＬは式（５）に示す変化率で上昇する。サンプリングタイミングｔｉの次のサンプリングタイミングｔｉ＋１では、検出値ＩＬが閾値ＯＣ１を超えているため、過電流検出回路１０はＨレベルのゲートブロック信号ＧＢを制御装置２０に出力する。
As shown in FIG. 10, the current IL rises at the rate of change shown in Equation (5) by performing the step-down operation after the sampling timing ti. At the sampling timing ti + 1 next to the sampling timing ti, since the detection value IL exceeds the threshold value OC1, the
しかしながら、実際には、サンプリングタイミングｔｉ＋１よりも遅れ時間Ｔｇだけ遅れたタイミングでスイッチング素子Ｑ２がオフされる。この遅れ時間Ｔｇの間にも電流ＩＬが上昇し続けるため、図１０中に黒丸で示されるように、スイッチング素子Ｑ２がオフされるタイミング以前に電流ＩＬが許容電流値Ｉｌｉｍに達してしまう可能性がある。 However, actually, the switching element Q2 is turned off at a timing delayed by a delay time Tg from the sampling timing ti + 1. Since the current IL continues to increase during the delay time Tg, the current IL may reach the allowable current value Ilim before the timing when the switching element Q2 is turned off, as indicated by a black circle in FIG. There is.
このような不具合を回避するためには、上述した１サンプリング周期Ｔｓの間の電流ＩＬの上昇量に加えて、スイッチング素子Ｑ２のゲートブロックにおける遅れ時間Ｔｇの間の電流ＩＬの上昇量を見込んで閾値ＯＣ１を設定することが必要である。 In order to avoid such a problem, in addition to the increase amount of the current IL during the above-described one sampling period Ts, the increase amount of the current IL during the delay time Tg in the gate block of the switching element Q2 is expected. It is necessary to set the threshold value OC1.
そこで、式（６）における第１の電流値ΔＩ１を、スイッチング素子Ｑ２のオン期間Ｔ２ｏｎにおける、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量と、遅れ時間Ｔｇの間の電流のＩＬの上昇量とを合計した値とする。すなわち、第１の電流値ΔＩ１は、遅れ時間Ｔｇと、期間Ｔｂにおける電流ＩＬの変化率（式（５）参照）とを用いて、式（９）で表わされる。 Therefore, the first current value ΔI1 in the equation (6) is expressed as the amount of increase in current IL during one sampling period Ts and the amount of increase in current IL during the delay time Tg in the ON period T2on of the switching element Q2. And the total value. That is, the first current value ΔI1 is expressed by Expression (9) using the delay time Tg and the rate of change of the current IL in the period Tb (see Expression (5)).
ΔＩ１＝（Ｔｓ＋Ｔｇ）×Ｖ２／Ｌ …（９）
この式（９）を用いると、式（６）に示す関係は次式（１０）のように変形することができる。
ΔI1 = (Ts + Tg) × V2 / L (9)
When this equation (9) is used, the relationship shown in equation (6) can be transformed into the following equation (10).
ＯＣ１＜Ｉｌｉｍ−（Ｔｓ＋Ｔｇ）×Ｖ２／Ｌ …（１０）
式（１０）に示す関係を図１０に当てはめると、サンプリングタイミングｔｉにおいて検出値ＩＬが閾値ＯＣ１を超えるため、過電流検出回路１０はＨレベルのゲートブロック信号ＧＢを制御装置２０に出力することになる。これにより、サンプリングタイミングｔｉより遅れ時間Ｔｇだけ遅れたタイミングでスイッチング素子Ｑ２がオフされる。この結果、電流ＩＬが許容電流値Ｉｌｉｍに達してしまうことを確実に防止することができる。
OC1 <Ilim− (Ts + Tg) × V2 / L (10)
When the relationship represented by Expression (10) is applied to FIG. 10, the detection value IL exceeds the threshold value OC1 at the sampling timing ti. Become. Thereby, the switching element Q2 is turned off at a timing delayed by the delay time Tg from the sampling timing ti. As a result, it is possible to reliably prevent the current IL from reaching the allowable current value Ilim.
（昇圧動作時の過電流検出用閾値）
次に、図１１を参照して、昇圧動作時の過電流検出に用いる閾値ＯＣ２について説明する。
(Threshold for overcurrent detection during boost operation)
Next, referring to FIG. 11, the threshold value OC2 used for overcurrent detection during the boosting operation will be described.
昇圧動作時においても、降圧動作時と同様に、過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬに基づいて過電流を検出する。ただし、昇圧動作時には、正電圧端子Ｔ１および負電圧端子Ｔ２の間が電気的に短絡する短絡故障が発生した場合（図７参照）に過電流が生じる可能性がないため、短絡故障を考慮する必要がない。
Even during the step-up operation, as in the step-down operation, the
図１１は、スイッチング素子Ｑ１のオン期間Ｔ１ｏｎでの電流ＩＬを示す波形図である。オン期間Ｔ１ｏｎにおける電流ＩＬの変化率ｄＩＬ／ｄｔは式（３）で与えられる。 FIG. 11 is a waveform diagram showing the current IL during the ON period T1on of the switching element Q1. The rate of change dIL / dt of the current IL in the on period T1on is given by equation (3).
過電流検出回路１０は、所定のサンプリング周期Ｔｓで、電流検出器ＣＴの検出値ＩＬを取得する。図１１中の「ｔｉ」はｉ番目のサンプリングタイミングを示し、「ｔｉ−１」は（ｉ−１）番目のサンプリングタイミングを示し、「ｔｉ＋１」は（ｉ＋１）番目のサンプリングタイミングを示す。図１１中の白丸は、各サンプリングタイミングでの検出値ＩＬを示している。
The
過電流検出回路１０は、サンプリングタイミングごとに取得した検出値ＩＬと、閾値ＯＣ２とを比較する。閾値ＯＣ２は、昇圧動作時における過電流の検出に用いられる閾値である。閾値ＯＣ２は、許容電流値Ｉｌｉｍよりも低い値に設定されている。
The
電流検出器ＣＴの検出値ＩＬが閾値ＯＣ２以下である場合、過電流検出回路１０は、電力変換装置１が正常であると判断して、Ｌレベルに非活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。これに対して、検出値ＩＬが閾値ＯＣ２より大きい場合には、過電流検出回路１０は、電力変換装置１の過電流が発生したと判断して、Ｈレベルに活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。制御装置２０は、Ｈレベルのゲートブロック信号ＧＢを受けると、スイッチング素子Ｑ１，Ｑ２をオフ状態に固定することにより昇圧動作を停止させる。
When the detection value IL of the current detector CT is equal to or less than the threshold value OC2, the
図１１は、サンプリングタイミングｔｉにおいて、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ２よりも小さい場合を示している。この場合、サンプリングタイミングｔｉでは、過電流検出回路１０はＬレベルのゲートブロック信号ＧＢを制御装置２０に出力するため、サンプリングタイミングｔｉ以降においても昇圧動作が実行され、電流ＩＬは式（３）に示す変化率で上昇することになる。その結果、サンプリングタイミングｔｉよりも後の時刻において、電流ＩＬが許容電流値Ｉｌｉｍに達してしまう可能性がある。
FIG. 11 shows a case where the detection value IL of the current detector CT is smaller than the threshold value OC2 at the sampling timing ti. In this case, since the
図１１の例では、サンプリングタイミングｔｉの次のサンプリングタイミングｔｉ＋１において電流ＩＬが許容電流値Ｉｌｉｍにまで上昇しているため、スイッチング素子Ｑ１，Ｑ２が損傷するおそれがある。したがって、過電流の検出に用いる閾値ＯＣ２を、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量を見込んで設定する必要がある。 In the example of FIG. 11, since the current IL has increased to the allowable current value Ilim at the sampling timing ti + 1 following the sampling timing ti, the switching elements Q1, Q2 may be damaged. Therefore, it is necessary to set the threshold value OC2 used for detecting the overcurrent in consideration of the increase amount of the current IL during one sampling period Ts.
本実施の形態１では、閾値ＯＣ２に対して第２の電流値ΔＩ２を加算した値が許容電流値Ｉｌｉｍを超えないように、閾値ＯＣ２を設定する。すなわち、次式（１１）に示す関係を満足するように閾値ＯＣ２を設定する。 In the first embodiment, the threshold value OC2 is set so that the value obtained by adding the second current value ΔI2 to the threshold value OC2 does not exceed the allowable current value Ilim. That is, the threshold value OC2 is set so as to satisfy the relationship represented by the following formula (11).
ＯＣ２＋ΔＩ２＜Ｉｌｉｍ …（１１）
この第２の電流値ΔＩ２は、スイッチング素子Ｑ１のオン期間Ｔ１ｏｎにおける、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量に相当する。第２の電流値ΔＩ２は、サンプリング周期Ｔｓと、オン期間Ｔ１ｏｎにおける電流ＩＬの変化率（式（３）参照）とを用いて、式（１２）で表わされる。
OC2 + ΔI2 <Ilim (11)
This second current value ΔI2 corresponds to the amount of increase in current IL during one sampling period Ts in the on period T1on of the switching element Q1. The second current value ΔI2 is expressed by Expression (12) using the sampling period Ts and the rate of change of the current IL in the ON period T1on (see Expression (3)).
ΔＩ２＝Ｔｓ×Ｖ１／Ｌ …（１２）
この式（１２）を用いると、式（１１）に示す関係は次式（１３）のように変形することができる。
ΔI2 = Ts × V1 / L (12)
Using this equation (12), the relationship shown in equation (11) can be modified as in the following equation (13).
ＯＣ２＜Ｉｌｉｍ−Ｔｓ×Ｖ１／Ｌ …（１３）
式（１３）に示す関係を図１１に当てはめると、サンプリングタイミングｔｉにおいて検出値ＩＬが閾値ＯＣ２を超えるため、過電流検出回路１０はＨレベルのゲートブロック信号ＧＢを制御装置２０に出力することになる。これにより、制御装置２０は電力変換装置１の昇圧動作を停止させるため、電流ＩＬが許容電流値Ｉｌｉｍに達してしまうことを防止することができる。
OC2 <Ilim−Ts × V1 / L (13)
When the relationship shown in Expression (13) is applied to FIG. 11, the detection value IL exceeds the threshold value OC2 at the sampling timing ti. Become. Thereby, since
ただし、上述したように、過電流検出回路１０がＨレベルのゲートブロック信号ＧＢを出力してから、実際にスイッチング素子Ｑ１がオフされるまでの間には、多少なりとも時間的な遅れが発生する。そのため、スイッチング素子Ｑ１のゲートブロックにおける遅れ時間Ｔｇの間にも電流ＩＬが上昇し続けるため、実際にスイッチング素子Ｑ１がオフされるタイミング以前に電流ＩＬが許容電流値Ｉｌｉｍに達してしまう可能性がある。
However, as described above, there is a slight time delay between the time when the
そこで、式（１１）における第２の電流値ΔＩ２を、スイッチング素子Ｑ１のオン期間Ｔ１ｏｎにおける、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量と、遅れ時間Ｔｇの間の電流のＩＬの上昇量とを合計した値とする。すなわち、第２の電流値ΔＩ２は、遅れ時間Ｔｇと、オン期間Ｔ１ｏｎにおける電流ＩＬの変化率（式（３）参照）とを用いて、式（１４）で表わされる。 Therefore, the second current value ΔI2 in the equation (11) is expressed as the amount of increase in current IL during one sampling period Ts and the amount of increase in current IL during the delay time Tg in the ON period T1on of the switching element Q1. And the total value. That is, the second current value ΔI2 is expressed by Expression (14) using the delay time Tg and the rate of change of the current IL in the ON period T1on (see Expression (3)).
ΔＩ２＝（Ｔｓ＋Ｔｇ）×Ｖ１／Ｌ …（１４）
この式（１４）を用いると、式（１３）に示す関係は次式（１５）のように変形することができる。
ΔI2 = (Ts + Tg) × V1 / L (14)
Using this equation (14), the relationship shown in equation (13) can be transformed into the following equation (15).
ＯＣ２＜Ｉｌｉｍ−（Ｔｓ＋Ｔｇ）×Ｖ１／Ｌ …（１５）
式（１５）に示す関係を図１１に当てはめると、サンプリングタイミングｔｉにおいて検出値ＩＬが閾値ＯＣ２を超えるため、過電流検出回路１０はＨレベルのゲートブロック信号ＧＢを制御装置２０に出力することになる。これにより、サンプリングタイミングｔｉより遅れ時間Ｔｇだけ遅れたタイミングでスイッチング素子Ｑ２がオフされる。この結果、電流ＩＬが許容電流値Ｉｌｉｍに達してしまうことを確実に防止することができる。
OC2 <Ilim− (Ts + Tg) × V1 / L (15)
When the relationship shown in Expression (15) is applied to FIG. 11, the detection value IL exceeds the threshold value OC2 at the sampling timing ti. Become. Thereby, the switching element Q2 is turned off at a timing delayed by the delay time Tg from the sampling timing ti. As a result, it is possible to reliably prevent the current IL from reaching the allowable current value Ilim.
以上のように、この発明の実施の形態１による電力変換装置１によれば、降圧動作での電流の大きさおよび変化率に見合った閾値ＯＣ１（第１の閾値）と、昇圧動作での電流の大きさおよび変化率に見合った閾値ＯＣ２（第２の閾値）とを使い分けて、過電流が検出される。これによれば、降圧動作および昇圧動作で共通の閾値を用いて過電流を検出する従来の制御方式に比べて、過電流を速やかかつ確実に検出することができる。
As described above, according to
また、降圧動作での閾値ＯＣ１および昇圧動作での閾値ＯＣ２をそれぞれ、過電流検出回路１０におけるサンプリング周期、およびスイッチング素子のゲートブロックにおける時間的な遅れを考慮して設定することにより、降圧動作および昇圧動作の各々において、過電流発生時のスイッチング素子の損傷を確実に防ぐことができる。
Further, by setting the threshold value OC1 in the step-down operation and the threshold value OC2 in the step-up operation in consideration of the sampling period in the
［実施の形態２］
（回路構成）
図１２は、この発明の実施の形態２による電力変換装置の構成を示す回路図である。
[Embodiment 2]
(Circuit configuration)
FIG. 12 is a circuit diagram showing a configuration of a power conversion device according to
図１２を参照して、実施の形態２による電力変換装置２は、直流電源Ｂ１および直流電源Ｂ２ａ，Ｂ２ｂの間で双方向に直流電圧変換を行なう昇降圧チョッパ回路である。直流電源Ｂ２ａ，Ｂ２ｂは、たとえばリチウムイオン二次電池や電気二重層キャパシタ等で構成される。直流電源Ｂ２ａおよびＢ２ｂは電気的に直列に接続されており、直流電圧Ｖ２／２ずつを出力する。直流電源Ｂ１の直流電圧Ｖ１は「第１の直流電圧」に対応する。直流電源Ｂ２ａの直流電圧Ｖ２／２および直流電源Ｂ２ｂの直流電圧Ｖ２／２の合計値（＝Ｖ２）は「第２の直流電圧」に対応する。
Referring to FIG. 12,
電力変換装置２は、直流電源Ｂ１と直流電源Ｂ２ａ，Ｂ２ｂとの間に接続される。電力変換装置２は、正電圧端子Ｔ１，Ｔ３、負電圧端子Ｔ２，Ｔ４、中性点電圧端子Ｔ５、電力用半導体スイッチング素子Ｑ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂ、ダイオードＤ１ａ，Ｄ１ｂ，Ｄ２ａ，Ｄ２ｂ、リアクトルＬａ，Ｌｂ、電流検出器ＣＴ、過電流検出回路１０、および制御装置２０を備える。
The
正電圧端子Ｔ１および負電圧端子Ｔ２は、直流電源Ｂ１の正極端子および負極端子にそれぞれ接続される。正電圧端子Ｔ１および負電圧端子Ｔ２は、直流電圧Ｖ１を受ける。正電圧端子Ｔ１および負電圧端子Ｔ２は、「第１の正電圧端子」および「第１の負電圧端子」にそれぞれ対応する。 The positive voltage terminal T1 and the negative voltage terminal T2 are connected to the positive terminal and the negative terminal of the DC power supply B1, respectively. Positive voltage terminal T1 and negative voltage terminal T2 receive DC voltage V1. The positive voltage terminal T1 and the negative voltage terminal T2 correspond to a “first positive voltage terminal” and a “first negative voltage terminal”, respectively.
正電圧端子Ｔ３は、直流電源Ｂ２ａの正極端子に接続される。負電圧端子Ｔ４は、直流電源Ｂ２ｂの負極端子に接続される。中性点電圧端子Ｔ５は、直流電源Ｂ２ａおよびＢ２ｂの接続点(ノードＮ５）に接続される。正電圧端子Ｔ３および負電圧端子Ｔ４は、直流電圧Ｖ２を受ける。正電圧端子Ｔ３および負電圧端子Ｔ４は、「第２の正電圧端子」および「第２の負電圧端子」にそれぞれ対応する。中性点電圧端子Ｔ５は、「中性点電圧端子」に対応する。 The positive voltage terminal T3 is connected to the positive terminal of the DC power supply B2a. The negative voltage terminal T4 is connected to the negative terminal of the DC power supply B2b. Neutral point voltage terminal T5 is connected to a connection point (node N5) of DC power supplies B2a and B2b. Positive voltage terminal T3 and negative voltage terminal T4 receive DC voltage V2. The positive voltage terminal T3 and the negative voltage terminal T4 correspond to a “second positive voltage terminal” and a “second negative voltage terminal”, respectively. The neutral point voltage terminal T5 corresponds to a “neutral point voltage terminal”.
スイッチング素子Ｑ２ａのコレクタは正電圧端子Ｔ３に電気的に接続され、スイッチング素子Ｑ２ａのエミッタはスイッチング素子Ｑ１ａのコレクタに電気的に接続される。スイッチング素子Ｑ１ａのコレクタはスイッチング素子Ｑ１ｂのエミッタに電気的に接続される。スイッチング素子Ｑ１ｂのエミッタはスイッチング素子Ｑ２ｂのコレクタに電気的に接続される。スイッチング素子Ｑ２ｂのエミッタは負電圧端子Ｔ４に電気的に接続される。スイッチング素子Ｑ１ａのエミッタとスイッチング素子Ｑ１ｂのコレクタとの接続点(ノードＮ３）は中性点電圧端子Ｔ５に電気的に接続される。 The collector of switching element Q2a is electrically connected to positive voltage terminal T3, and the emitter of switching element Q2a is electrically connected to the collector of switching element Q1a. The collector of switching element Q1a is electrically connected to the emitter of switching element Q1b. The emitter of switching element Q1b is electrically connected to the collector of switching element Q2b. The emitter of the switching element Q2b is electrically connected to the negative voltage terminal T4. A connection point (node N3) between the emitter of switching element Q1a and the collector of switching element Q1b is electrically connected to neutral point voltage terminal T5.
ダイオードＤ１ａ，Ｄ１ｂ，Ｄ２ａ，Ｄ２ｂはそれぞれ、スイッチング素子Ｑ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂに逆並列に接続される。 Diodes D1a, D1b, D2a, D2b are connected in antiparallel to switching elements Q1a, Q1b, Q2a, Q2b, respectively.
リアクトルＬａは、スイッチング素子Ｑ２ａのエミッタとスイッチング素子Ｑ１ａのコレクタとの接続点(ノードＮ２）と正電圧端子Ｔ１との間に電気的に接続される。リアクトルＬｂは、スイッチング素子Ｑ１ｂのエミッタとスイッチング素子Ｑ２ｂのコレクタとの接続点（ノードＮ４）と負電圧端子Ｔ２との間に電気的に接続される。 Reactor La is electrically connected between a connection point (node N2) between the emitter of switching element Q2a and the collector of switching element Q1a and positive voltage terminal T1. Reactor Lb is electrically connected between a connection point (node N4) between the emitter of switching element Q1b and the collector of switching element Q2b and negative voltage terminal T2.
スイッチング素子Ｑ１ａ，Ｑ１ｂおよびダイオードＤ１ａ，Ｄ１ｂは「第１のスイッチ回路」の一実施例に対応する。スイッチング素子Ｑ２ａ，Ｑ２ｂおよびダイオードＤ２ａ，Ｄ２ｂは「第２のスイッチ回路」の一実施例に対応する。 Switching elements Q1a and Q1b and diodes D1a and D1b correspond to an example of a “first switch circuit”. Switching elements Q2a, Q2b and diodes D2a, D2b correspond to an example of a “second switch circuit”.
すなわち、電力変換装置２において、第１のスイッチ回路（Ｑ１ａ，Ｑ１ｂ，Ｄ１ａ，Ｄ１ｂ）および第２のスイッチ回路（Ｑ２ａ，Ｑ２ｂ，Ｄ２ａ，Ｄ２ｂ）は正電圧端子Ｔ３および負電圧端子Ｔ４の間に電気的に接続される。リアクトルＬａ，Ｌｂは、第１のスイッチ回路および第２のスイッチ回路の接続点（ノードＮ２）と正電圧端子Ｔ１との間、および第１のスイッチ回路および第２のスイッチ回路の接続点（ノードＮ４）と負電圧端子Ｔ２との間にそれぞれ、電気的に接続される。
That is, in the
制御装置２０は、第１のスイッチ回路（スイッチング素子Ｑ１ａ，Ｑ１ｂ）のオンオフを制御することにより、直流電圧Ｖ１を昇圧して正電圧端子Ｔ３および負電圧端子Ｔ４の間に出力する昇圧動作を実行する。制御装置２０は、また、第２のスイッチ回路（スイッチング素子Ｑ２ａ，Ｑ２ｂ）のオンオフを制御することにより、直流電圧Ｖ２を降圧して正電圧端子Ｔ１および負電圧端子Ｔ２の間に出力する降圧動作を実行する。
The
電流検出器ＣＴは、リアクトルＬｂと負電圧端子Ｔ２との間に設けられる。電流検出器ＣＴは、リアクトルＬａ，Ｌｂに流れる電流を検出し、その検出値ＩＬを示す信号を過電流検出回路１０に出力する。電流検出器ＣＴは、リアクトルＬａと正電圧端子Ｔ１との間に設けられてもよい。
The current detector CT is provided between the reactor Lb and the negative voltage terminal T2. The current detector CT detects the current flowing through the reactors La and Lb, and outputs a signal indicating the detected value IL to the
過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬに基づいて電力変換装置２の過電流を検出する。具体的には、過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬが所定の閾値を超えた場合に、電力変換装置２の過電流を検出する。過電流検出回路１０は、過電流を検出すると、ゲートブロック信号ＧＢをＬレベルからＨレベルに活性化する。過電流検出回路１０は、ゲートブロック信号ＧＢを制御装置２０に与える。
The
制御装置２０は、ゲートブロック信号ＧＢがＬレベルである間は、スイッチング素子Ｑ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂのオンオフを制御するための制御信号Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを生成することにより、昇圧動作および降圧動作を制御する。一方、制御装置２０は、ゲートブロック信号ＧＢがＨレベルに活性化されると、電力変換装置２をゲートブロックすることにより、昇圧動作および降圧動作を停止させる。
While the gate block signal GB is at the L level, the
（電力変換装置の降圧動作）
次に、電力変換装置２の動作について説明する。まず、図１３および図１４を参照して、電力変換装置２の降圧動作の一例について説明する。
(Step-down operation of power converter)
Next, operation | movement of the
降圧動作時、電力変換装置２では、スイッチング素子Ｑ１ａ，Ｑ１ｂ（第１のスイッチ回路）がオフ固定されるとともに、スイッチング素子Ｑ２ａのオン期間（スイッチング素子Ｑ２ｂはオフ）と、スイッチング素子Ｑ２ａ，Ｑ２ｂのオフ期間と、スイッチング素子Ｑ２ｂのオン期間（スイッチング素子Ｑ２ａはオフ）とが交互に設けられる。
During the step-down operation, in
図１３（ａ）に示されるように、スイッチング素子Ｑ２ａのオン期間（スイッチング素子Ｑ１ａはオフ）では、直流電源Ｂ２ａ−スイッチング素子Ｑ２ａ−リアクトルＬａ−直流電源Ｂ１−リアクトルＬｂ−ダイオードＤ１ｂを介した電流経路１０４が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ１が充電される。
As shown in FIG. 13 (a), during the ON period of switching element Q2a (switching element Q1a is off), current through DC power supply B2a-switching element Q2a-reactor La-DC power supply B1-reactor Lb-diode D1b. A
一方、図１３（ｂ）に示されるように、スイッチング素子Ｑ２ａ，Ｑ２ｂのオフ期間では、リアクトルＬａ−直流電源Ｂ１−リアクトルＬｂ−ダイオードＤ１ｂ−ダイオードＤ１ａを介した電流経路１０５が形成される。これにより、スイッチング素子Ｑ２ａのオン期間でリアクトルＬａ，Ｌｂに蓄えられたエネルギが直流電圧Ｂ１に供給され、直流電源Ｂ１が充電される。
On the other hand, as shown in FIG. 13B, during the OFF period of the switching elements Q2a and Q2b, a
また、図１３（ｃ）に示されるように、スイッチング素子Ｑ２ｂのオン期間（スイッチング素子Ｑ２ａはオフ）では、直流電源Ｂ２ｂ−ダイオード１ａ−リアクトルＬａ−直流電源Ｂ１−リアクトルＬｂ−スイッチング素子Ｑ２ａを介した電流経路１０６が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ１が充電される。
Further, as shown in FIG. 13C, during the ON period of switching element Q2b (switching element Q2a is off), DC power supply B2b-diode 1a-reactor La-DC power supply B1-reactor Lb-switching element Q2a is passed.
図１４には、図１３に示した電力変換装置２の降圧動作を説明するための波形図が示される。図１４では、リアクトルＬａの両端に印加される電圧とリアクトルＬｂの両端に印加される電圧との合計値を、電圧ＶＬとする。また、リアクトルＬａ，Ｌｂのインダクタンスの合計値をインダクタンスＬとする。
FIG. 14 shows a waveform diagram for explaining the step-down operation of
図１４を参照して、スイッチング素子Ｑ２ａのオン期間（図１３（ａ）参照）では、リアクトルに印加される電圧ＶＬは、直流電源Ｂ２ａの直流電圧Ｖ２／２と直流電圧Ｖ１との差（Ｖ２／２−Ｖ１）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、次式（１６）で示される。 Referring to FIG. 14, in the ON period of switching element Q2a (see FIG. 13A), voltage VL applied to the reactor is the difference (V2) between DC voltage V2 / 2 and DC voltage V1 of DC power supply B2a. / 2-V1). The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (16) using the voltage VL and the inductance L of the reactor.
ｄＩＬ／ｄｔ＝（Ｖ２／２−Ｖ１）／Ｌ …（１６）
スイッチング素子Ｑ２ａ，Ｑ２ｂのオフ期間（図１３（ｂ）参照）では、リアクトルの電圧ＶＬは、−Ｖ１に減少する。電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびインダクタンスＬを用いて、次式（１７）で示される。
dIL / dt = (V2 / 2-V1) / L (16)
In the off period of switching elements Q2a and Q2b (see FIG. 13B), reactor voltage VL decreases to -V1. The change rate (decrease rate) dIL / dt of the current IL is expressed by the following equation (17) using the voltage VL and the inductance L.
ｄＩＬ／ｄｔ＝−Ｖ１／Ｌ …（１７）
スイッチング素子Ｑ２ｂのオン期間（図１３（ｂ）参照）では、リアクトルに印加される電圧ＶＬは、直流電源Ｂ２ｂの直流電圧Ｖ２／２と直流電圧Ｖ１との差（Ｖ２／２−Ｖ１）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、式（１６）で示される。
dIL / dt = −V1 / L (17)
During the ON period of switching element Q2b (see FIG. 13B), voltage VL applied to the reactor is given by the difference (V2 / 2-V1) between DC voltage V2 / 2 and DC voltage V1 of DC power supply B2b. It is done. The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by Expression (16) using the voltage VL and the inductance L of the reactor.
実施の形態２においても、上述した実施の形態１と同様に、降圧動作の実行中において、過電流検出回路１０は、電流検出器ＣＴにより検出される電流ＩＬに基づいて、電力変換装置２の過電流を検出する。具体的には、過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ１以下である場合、電力変換装置２が正常であると判断して、Ｌレベルに非活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。これに対して、検出値ＩＬが閾値ＯＣ１より大きい場合には、過電流検出回路１０は、電力変換装置２の過電流が発生したと判断して、Ｈレベルに活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。
Also in the second embodiment, as in the first embodiment described above, during the step-down operation, the
（降圧動作時の過電流検出用閾値）
次に、図１５を参照して、降圧動作時の過電流検出に用いる閾値ＯＣ１について説明する。
(Threshold for overcurrent detection during step-down operation)
Next, the threshold value OC1 used for overcurrent detection during the step-down operation will be described with reference to FIG.
図１５には、電力変換装置２において、正電圧端子Ｔ１および負電圧端子Ｔ２の間が電気的に短絡する短絡故障が発生した場合が示されている。この短絡故障によって、電力変換装置２には過電流が生じる可能性がある。過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬに基づいて過電流を検出する。
FIG. 15 shows a case where a short circuit failure has occurred in the
たとえば、スイッチング素子Ｑ２ａのオン期間中の時刻ｔにて短絡故障が発生した場合、時刻ｔ以前のオン期間である期間Ｔａでの電圧ＶＬは（Ｖ２／２−Ｖ１）であるのに対して、時刻ｔ以後のオン期間である期間Ｔｂでは、電圧ＶＬは直流電圧Ｖ２に増加する。期間Ｔｂにおける電流ＩＬの変化率ｄＩＬ／ｄｔは次式（１８）で与えられる。 For example, when a short circuit failure occurs at time t during the on period of switching element Q2a, voltage VL in period Ta, which is the on period before time t, is (V2 / 2-V1). In a period Tb that is an ON period after time t, the voltage VL increases to the DC voltage V2. The change rate dIL / dt of the current IL in the period Tb is given by the following equation (18).
ｄＩＬ／ｄｔ＝Ｖ２／Ｌ …（１８）
図１５では、サンプリングタイミングｔｉにおいて、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ１よりも小さい。そのため、サンプリングタイミングｔｉでは、過電流検出回路１０はＬレベルのゲートブロック信号ＧＢを制御装置２０に出力する。したがって、サンプリングタイミングｔｉ以降においても降圧動作が実行されるため、電流ＩＬは式（１８）に示す変化率で上昇することになる。その結果、サンプリングタイミングｔｉよりも後の時刻において、電流ＩＬが許容電流値Ｉｌｉｍに達してしまう可能性がある。
dIL / dt = V2 / L (18)
In FIG. 15, at the sampling timing ti, the detection value IL of the current detector CT is smaller than the threshold value OC1. Therefore, at the sampling timing ti, the
そこで、本実施の形態２では、上述した実施の形態１と同様に、閾値ＯＣ１に対して第１の電流値ΔＩ１を加算した値が許容電流値Ｉｌｉｍを超えないように、閾値ＯＣ１を設定する。すなわち、式（６）に示す関係を満足するように閾値ＯＣ１を設定する。 Therefore, in the second embodiment, similarly to the first embodiment described above, the threshold value OC1 is set so that the value obtained by adding the first current value ΔI1 to the threshold value OC1 does not exceed the allowable current value Ilim. . That is, the threshold value OC1 is set so as to satisfy the relationship shown in Expression (6).
この第１の電流値ΔＩ１は、スイッチング素子Ｑ２ａ（またはＱ２ｂ）のオン期間における、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量に相当する。第１の電流値ΔＩ１は、サンプリング周期Ｔｓと、期間Ｔｂにおける電流ＩＬの変化率（式（１８）参照）とを用いて、次式（１９）で表わされる。 This first current value ΔI1 corresponds to the amount of increase in current IL during one sampling period Ts in the on period of switching element Q2a (or Q2b). The first current value ΔI1 is expressed by the following equation (19) using the sampling period Ts and the rate of change of the current IL in the period Tb (see equation (18)).
ΔＩ１＝Ｔｓ×Ｖ２／Ｌ …（１９）
この式（１９）を用いると、式（６）に示す関係は次式（２０）のように変形することができる。なお、次式（２０）に示す関係は、実施の形態１において式（８）に示した関係と同じである。
ΔI1 = Ts × V2 / L (19)
Using this equation (19), the relationship shown in equation (6) can be modified as in the following equation (20). The relationship shown in the following equation (20) is the same as the relationship shown in equation (8) in the first embodiment.
ＯＣ１＜Ｉｌｉｍ−Ｔｓ×Ｖ２／Ｌ …（２０）
さらに、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量に加えて、スイッチング素子Ｑ２ａ，Ｑ２ｎのゲートブロックにおける遅れ時間Ｔｇの間の電流ＩＬの上昇量を見込んで閾値ＯＣ１を設定することで、電流ＩＬが許容電流値Ｉｌｉｍに達してしまうことを確実に防止することができる。
OC1 <Ilim−Ts × V2 / L (20)
Furthermore, in addition to the increase amount of the current IL during one sampling period Ts, the threshold value OC1 is set by considering the increase amount of the current IL during the delay time Tg in the gate blocks of the switching elements Q2a and Q2n. It is possible to reliably prevent IL from reaching the allowable current value Ilim.
具体的には、式（６）における第１の電流値ΔＩ１を、スイッチング素子Ｑ２ａ（またはＱ２ｂ）のオン期間における、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量と、遅れ時間Ｔｇの間の電流のＩＬの上昇量とを合計した値とする。第１の電流値ΔＩ１は、遅れ時間Ｔｇと、期間Ｔｂにおける電流ＩＬの変化率（式（１８）参照）とを用いて、式（２１）で表わされる。 Specifically, the first current value ΔI1 in the equation (6) is calculated between the increase amount of the current IL during one sampling period Ts and the delay time Tg in the ON period of the switching element Q2a (or Q2b). The sum of the amount of increase in IL of the current is used. The first current value ΔI1 is expressed by Equation (21) using the delay time Tg and the rate of change of the current IL in the period Tb (see Equation (18)).
ΔＩ１＝（Ｔｓ＋Ｔｇ）×Ｖ２／Ｌ …（２１）
この式（２１）を用いると、式（６）に示す関係は次式（２２）のように変形することができる。なお、次式（２２）に示す関係は、実施の形態１において式（１０）に示した関係と同じである。
ΔI1 = (Ts + Tg) × V2 / L (21)
When this equation (21) is used, the relationship shown in equation (6) can be transformed into the following equation (22). The relationship shown in the following equation (22) is the same as the relationship shown in equation (10) in the first embodiment.
ＯＣ１＜Ｉｌｉｍ−（Ｔｓ＋Ｔｇ）×Ｖ２／Ｌ …（２２）
このように、降圧動作時の電流ＩＬの変化率ｄＩＬ／ｄｔ、過電流検出回路１０のサンプリング周期Ｔｓ、およびスイッチング素子のゲートブロックにおける遅れ時間Ｔｇを考慮して閾値ＯＣ１を設定することにより、降圧動作の実行中に発生した過電流を速やかに検出することができる。これによれば、過電流を検出して直ちに電力変換装置２をゲートブロックすることで、スイッチング素子の損傷を防ぐことができる。
OC1 <Ilim− (Ts + Tg) × V2 / L (22)
Thus, by setting the threshold value OC1 in consideration of the rate of change dIL / dt of the current IL during the step-down operation, the sampling period Ts of the
なお、電力変換装置２においては、図１３に示した降圧動作に代えて、図１６に示す降圧動作が行なわれることがある。これら２つの降圧動作は、直流電圧Ｖ１と直流電圧Ｖ２／２との大小関係に応じていずれか一方が実行される。具体的には、直流電圧Ｖ１が直流電圧Ｖ２／２よりも低いときには、図１３に示した降圧動作が実行される。一方、直流電圧Ｖ１が直流電圧Ｖ２／２よりも高いときには、図１６に示す降圧動作が実行される。
In
図１６を参照して、電力変換装置２では、スイッチング素子Ｑ１ａ，Ｑ１ｂ（第１のスイッチ回路）がオフ固定されるとともに、スイッチング素子Ｑ２ａ，Ｑ２ｂのオン期間と、スイッチング素子Ｑ２ａのオン期間（スイッチング素子Ｑ２ｂはオフ）と、スイッチング素子Ｑ２ｂのオン期間（スイッチング素子Ｑ２ａはオフ）とが交互に設けられる。
Referring to FIG. 16, in
図１６（ａ）に示されるように、スイッチング素子Ｑ２ａ，Ｑ２ｂのオン期間では、直流電源Ｂ２ａ−スイッチング素子Ｑ２ａ−リアクトルＬａ−直流電源Ｂ１−リアクトルＬｂ−スイッチング素子Ｑ２ｂ−直流電源Ｂ２ｂを介した電流経路１０７が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ１が充電される。
As shown in FIG. 16A, during the ON period of the switching elements Q2a and Q2b, the current through the DC power supply B2a-switching element Q2a-reactor La-DC power supply B1-reactor Lb-switching element Q2b-DC power supply B2b. A
一方、図１６（ｂ）に示されるように、スイッチング素子Ｑ２ａのオン期間（スイッチング素子Ｑ２ｂはオフ）では、直流電源Ｂ２ａ−スイッチング素子Ｑ２ａ−リアクトルＬａ−直流電源Ｂ１−リアクトルＬｂ−ダイオードＤ１ｂを介した電流経路１０８が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ１が充電される。
On the other hand, as shown in FIG. 16B, during the ON period of switching element Q2a (switching element Q2b is OFF), DC power supply B2a-switching element Q2a-reactor La-DC power supply B1-reactor Lb-diode D1b
また、図１６（ｃ）に示されるように、スイッチング素子Ｑ２ｂのオン期間（スイッチング素子Ｑ２ａはオフ）では、直流電源Ｂ２ｂ−ダイオードＤ１ａ−リアクトルＬａ−直流電源Ｂ１−リアクトルＬｂ−スイッチング素子Ｑ２ｂを介した電流経路１０９が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ１が充電される。
Further, as shown in FIG. 16C, during the ON period of the switching element Q2b (switching element Q2a is off), the direct current power supply B2b-diode D1a-reactor La-DC power supply B1-reactor Lb-switching element Q2b is passed.
図１７には、図１６に示した電力変換装置２の降圧動作を説明するための波形図が示される。図１７では、リアクトルＬａの両端に印加される電圧とリアクトルＬｂの両端に印加される電圧との合計値を、電圧ＶＬとする。また、リアクトルＬａ，Ｌｂのインダクタンスの合計値をインダクタンスＬとする。
FIG. 17 shows a waveform diagram for explaining the step-down operation of
図１７を参照して、スイッチング素子Ｑ２ａ，Ｑ２ｂのオン期間（図１６（ａ）参照）では、リアクトルに印加される電圧ＶＬは、直流電源Ｂ２ａ，Ｂ２ｂの直流電圧の合計値Ｖ２と直流電圧Ｖ１との差（Ｖ２−Ｖ１）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、次式（２３）で示される。 Referring to FIG. 17, in the ON period of switching elements Q2a and Q2b (see FIG. 16A), voltage VL applied to the reactor is a total value V2 of DC voltages of DC power supplies B2a and B2b and DC voltage V1. (V2−V1). The rate of change (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (23) using the voltage VL and the inductance L of the reactor.
ｄＩＬ／ｄｔ＝（Ｖ２−Ｖ１）／Ｌ …（２３）
スイッチング素子Ｑ２ａのオン期間（図１６（ｂ）参照）では、リアクトルの電圧ＶＬに印加される電圧ＶＬは、直流電源Ｂ２ａの直流電圧Ｖ２／２と直流電圧Ｖ１との差（Ｖ２／２−Ｖ１）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびインダクタンスＬを用いて、次式（２４）で示される。
dIL / dt = (V2−V1) / L (23)
In the ON period of switching element Q2a (see FIG. 16B), voltage VL applied to reactor voltage VL is the difference between DC voltage V2 / 2 of DC power supply B2a and DC voltage V1 (V2 / 2-V1). ). The change rate (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (24) using the voltage VL and the inductance L.
ｄＩＬ／ｄｔ＝（Ｖ２／２−Ｖ１）／Ｌ …（２４）
スイッチング素子Ｑ２ｂのオン期間（図１６（ｃ）参照）では、リアクトルに印加される電圧ＶＬは、直流電源Ｂ２ｂの直流電圧Ｖ２／２と直流電圧Ｖ１との差（Ｖ２／２−Ｖ１）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、式（２４）で示される。
dIL / dt = (V2 / 2-V1) / L (24)
In the ON period of switching element Q2b (see FIG. 16C), voltage VL applied to the reactor is given by the difference (V2 / 2−V1) between DC voltage V2 / 2 and DC voltage V1 of DC power supply B2b. It is done. The rate of change (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by equation (24) using the voltage VL and the inductance L of the reactor.
図１６に示した降圧動作時において、正電圧端子Ｔ１および負電圧端子Ｔ２の間が電気的に短絡する短絡故障が発生した場合、図１３に示した降圧動作時と同様に、電圧ＶＬは直流電圧Ｖ２に増加する。 In the step-down operation shown in FIG. 16, when a short-circuit failure occurs in which the positive voltage terminal T1 and the negative voltage terminal T2 are electrically short-circuited, the voltage VL is DC as in the step-down operation shown in FIG. The voltage increases to V2.
過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ１以下である場合、電力変換装置２が正常であると判断して、Ｌレベルに非活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。これに対して、検出値ＩＬが閾値ＯＣ１より大きい場合には、過電流検出回路１０は、電力変換装置２の過電流が発生したと判断して、Ｈレベルに活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。
The
なお、閾値ＯＣ１は、式（２０）または式（２２）に示す関係を満足するように設定される。このようにすると、降圧動作の実行中に発生した過電流を速やかに検出することができるため、スイッチング素子の損傷を防ぐことができる。 The threshold value OC1 is set so as to satisfy the relationship shown in the equation (20) or the equation (22). In this way, since the overcurrent generated during the step-down operation can be detected quickly, damage to the switching element can be prevented.
（電力変換装置の昇圧動作）
次に、図１８および図１９を参照して、電力変換装置２の昇圧動作について説明する。
(Step-up operation of power converter)
Next, with reference to FIG. 18 and FIG. 19, the boosting operation of the
昇圧動作時、電力変換装置２では、スイッチング素子Ｑ２ａ，Ｑ２ｂ（第２のスイッチ回路）がオフ固定されるとともに、スイッチング素子Ｑ１ａのオン期間（スイッチング素子Ｑ１ｂはオフ）と、スイッチング素子Ｑ１ａ，Ｑ１ｂのオフ期間と、スイッチング素子Ｑ１ｂのオン期間（スイッチング素子Ｑ１ａはオフ）とが交互に設けられる。
During the boosting operation, in
図１８（ａ）に示されるように、スイッチング素子Ｑ１ａのオン期間（スイッチング素子Ｑ１ｂはオフ）では、直流電源Ｂ１−リアクトルＬａ−スイッチング素子Ｑ１ａ−直流電源Ｂ２ｂ−ダイオードＤ２ｂ−リアクトルＬｂを介した電流経路１１０が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ２ｂが充電される。
As shown in FIG. 18A, during the ON period of the switching element Q1a (switching element Q1b is OFF), the current through the DC power supply B1-reactor La-switching element Q1a-DC power supply B2b-diode D2b-reactor Lb. A
一方、図１８（ｂ）に示されるように、スイッチング素子Ｑ１ａ，Ｑ１ｂのオフ期間では、直流電源Ｂ１−リアクトルＬａ−ダイオードＤ２ａ−直流電源Ｂ２ａ−直流電源Ｂ２ｂ−ダイオードＤ２ｂ−リアクトルＬｂ−ダイオードＤ１ａを介した電流経路１１１が形成される。これにより、スイッチング素子Ｑ１ａのオン期間でリアクトルＬａ，Ｌｂに蓄えられたエネルギが直流電圧Ｂ２ａ，Ｂ２ｂに供給され、直流電源Ｂ２ａ，Ｂ２ｂが充電される。
On the other hand, as shown in FIG. 18B, during the OFF period of the switching elements Q1a and Q1b, the DC power supply B1-reactor La-diode D2a-DC power supply B2a-DC power supply B2b-diode D2b-reactor Lb-diode D1a A
また、図１８（ｃ）に示されるように、スイッチング素子Ｑ１ｂのオン期間（スイッチング素子Ｑ１ａはオフ）では、直流電源Ｂ１−リアクトルＬａ−ダイオードＤ１ａ−直流電源Ｂ２ａ−スイッチング素子Ｑ１ｂ−リアクトルＬｂを介した電流経路１１２が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ２ａが充電される。
Also, as shown in FIG. 18 (c), during the ON period of switching element Q1b (switching element Q1a is off), DC power supply B1-reactor La-diode D1a-DC power supply B2a-switching element Q1b-reactor Lb is passed.
図１９には、図１８に示した電力変換装置２の昇圧動作を説明するための波形図が示される。図１９では、リアクトルＬａの両端に印加される電圧とリアクトルＬｂの両端に印加される電圧との合計値を、電圧ＶＬとする。また、リアクトルＬａ，Ｌｂのインダクタンスの合計値をインダクタンスＬとする。
FIG. 19 is a waveform diagram for explaining the boosting operation of the
図１９を参照して、スイッチング素子Ｑ１ａのオン期間（図１８（ａ）参照）では、リアクトルに印加される電圧ＶＬは、直流電圧Ｖ１と直流電源Ｂ２ｂの直流電圧Ｖ２／２との差（Ｖ１−Ｖ２／２）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、次式（２５）で示される。 Referring to FIG. 19, in the ON period of switching element Q1a (see FIG. 18 (a)), voltage VL applied to the reactor is the difference (V1) between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2b. -V2 / 2). The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (25) using the voltage VL and the inductance L of the reactor.
ｄＩＬ／ｄｔ＝（Ｖ１−Ｖ２／２）／Ｌ …（２５）
スイッチング素子Ｑ１ａ，Ｑ１ｂのオフ期間（図１８（ｂ）参照）では、リアクトルの電圧ＶＬは、Ｖ１−Ｖ２に減少する。電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびインダクタンスＬを用いて、次式（２６）で示される。
dIL / dt = (V1-V2 / 2) / L (25)
In the off period of switching elements Q1a and Q1b (see FIG. 18B), reactor voltage VL decreases to V1-V2. The rate of change (decreasing rate) dIL / dt of the current IL is expressed by the following equation (26) using the voltage VL and the inductance L.
ｄＩＬ／ｄｔ＝Ｖ１−Ｖ２／Ｌ …（２６）
スイッチング素子Ｑ１ｂのオン期間（図１８（ｃ）参照）では、リアクトルに印加される電圧ＶＬは、直流電圧Ｖ１と直流電源Ｂ２ａの直流電圧Ｖ２／２との差（Ｖ１−Ｖ２／２）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、式（２５）で示される。
dIL / dt = V1-V2 / L (26)
In the ON period of switching element Q1b (see FIG. 18C), voltage VL applied to the reactor is given by the difference (V1−V2 / 2) between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2a. It is done. The rate of change (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by equation (25) using the voltage VL and the inductance L of the reactor.
昇圧動作の実行中において、過電流検出回路１０は、電流検出器ＣＴにより検出される電流ＩＬに基づいて、電力変換装置２の過電流を検出する。具体的には、過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ２以下である場合、電力変換装置２が正常であると判断して、Ｌレベルに非活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。これに対して、検出値ＩＬが閾値ＯＣ２より大きい場合には、過電流検出回路１０は、電力変換装置２の過電流が発生したと判断して、Ｈレベルに活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。
During the execution of the boosting operation, the
（昇圧動作時の過電流検出用閾値）
次に、図２０を参照して、昇圧動作時の過電流検出に用いる閾値ＯＣ２について説明する。
(Threshold for overcurrent detection during boost operation)
Next, with reference to FIG. 20, the threshold value OC2 used for overcurrent detection during the boosting operation will be described.
図２０には、電力変換装置２において、スイッチング素子Ｑ１ａ，Ｑ１ｂが同時にオンされる場合（すなわち、ノードＮ２とノードＮ４との間が電気的に短絡している場合）が示されている。この場合、電力変換装置２に過電流が生じる可能性がある。過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬに基づいて過電流を検出する。
FIG. 20 shows a case where switching elements Q1a and Q1b are simultaneously turned on in power conversion device 2 (that is, a case where node N2 and node N4 are electrically short-circuited). In this case, an overcurrent may occur in the
スイッチング素子Ｑ１ａ，Ｑ１ｂが同時にオンされる期間において、電圧ＶＬは直流電圧Ｖ１に増加する。この期間における電流ＩＬの変化率ｄＩＬ／ｄｔは次式（２７）で与えられる。 In the period when switching elements Q1a and Q1b are simultaneously turned on, voltage VL increases to DC voltage V1. The change rate dIL / dt of the current IL during this period is given by the following equation (27).
ｄＩＬ／ｄｔ＝Ｖ１／Ｌ …（２７）
図２０では、サンプリングタイミングｔｉにおいて、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ２よりも小さい。そのため、サンプリングタイミングｔｉでは、過電流検出回路１０はＬレベルのゲートブロック信号ＧＢを制御装置２０に出力する。したがって、サンプリングタイミングｔｉ以降においても昇圧動作が実行されるため、電流ＩＬは式（２７）に示す変化率で上昇する。その結果、サンプリングタイミングｔｉよりも後の時刻において、電流ＩＬが許容電流値Ｉｌｉｍに達してしまう可能性がある。
dIL / dt = V1 / L (27)
In FIG. 20, at the sampling timing ti, the detection value IL of the current detector CT is smaller than the threshold value OC2. Therefore, at the sampling timing ti, the
そこで、本実施の形態２では、閾値ＯＣ２に対して第２の電流値ΔＩ２を加算した値が許容電流値Ｉｌｉｍを超えないように、閾値ＯＣ２を設定する。すなわち、式（１１）に示す関係を満足するように閾値ＯＣ２を設定する。 Therefore, in the second embodiment, the threshold value OC2 is set so that the value obtained by adding the second current value ΔI2 to the threshold value OC2 does not exceed the allowable current value Ilim. That is, the threshold value OC2 is set so as to satisfy the relationship shown in Expression (11).
この第２の電流値ΔＩ２は、スイッチング素子Ｑ１ａおよびＱ１ｂのオン期間における、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量に相当する。第２の電流値ΔＩ２は、サンプリング周期Ｔｓと、スイッチング素子Ｑ１ａおよびＱ１ｂのオン期間における電流ＩＬの変化率（式（２７）参照）とを用いて、次式（２８）で表わされる。 This second current value ΔI2 corresponds to the amount of increase in current IL during one sampling period Ts in the on period of switching elements Q1a and Q1b. The second current value ΔI2 is expressed by the following equation (28) using the sampling period Ts and the rate of change of the current IL during the ON period of the switching elements Q1a and Q1b (see equation (27)).
ΔＩ２＝Ｔｓ×Ｖ１／Ｌ …（２８）
この式（２８）を用いると、式（１１）に示す関係は次式（２９）のように変形することができる。なお、次式（２９）に示す関係は、実施の形態１において式（１３）に示した関係と同じである。
ΔI2 = Ts × V1 / L (28)
Using this equation (28), the relationship shown in equation (11) can be transformed into the following equation (29). The relationship shown in the following equation (29) is the same as the relationship shown in equation (13) in the first embodiment.
ＯＣ２＜Ｉｌｉｍ−Ｔｓ×Ｖ１／Ｌ …（２９）
さらに、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量に加えて、スイッチング素子Ｑ１ａ，Ｑ１ｂのゲートブロックにおける遅れ時間Ｔｇの間の電流ＩＬの上昇量を見込んで閾値ＯＣ２を設定することで、電流ＩＬが許容電流値Ｉｌｉｍに達してしまうことを確実に防止することができる。
OC2 <Ilim−Ts × V1 / L (29)
Furthermore, in addition to the increase amount of the current IL during one sampling period Ts, the threshold value OC2 is set by considering the increase amount of the current IL during the delay time Tg in the gate blocks of the switching elements Q1a and Q1b. It is possible to reliably prevent IL from reaching the allowable current value Ilim.
具体的には、式（１１）における第２の電流値ΔＩ２を、スイッチング素子Ｑ１ａおよびＱ１ｂのオン期間における、１サンプリング周期Ｔｓの間の電流ＩＬの上昇量と、遅れ時間Ｔｇの間の電流のＩＬの上昇量とを合計した値とする。第２の電流値ΔＩ２は、遅れ時間Ｔｇと、スイッチング素子Ｑ１およびＱ１ｂのオン期間における電流ＩＬの変化率（式（２８）参照）とを用いて、式（３０）で表わされる。 Specifically, the second current value ΔI2 in the equation (11) is obtained by calculating the amount of increase in the current IL during one sampling period Ts and the current during the delay time Tg in the ON period of the switching elements Q1a and Q1b. The total amount of increase in IL is used. Second current value ΔI2 is expressed by equation (30) using delay time Tg and the rate of change of current IL during the ON period of switching elements Q1 and Q1b (see equation (28)).
ΔＩ２＝（Ｔｓ＋Ｔｇ）×Ｖ１／Ｌ …（３０）
この式（３０）を用いると、式（１３）に示す関係は次式（３１）のように変形することができる。なお、次式（３１）に示す関係は、実施の形態１において式（１５）に示した関係と同じである。
ΔI2 = (Ts + Tg) × V1 / L (30)
When this equation (30) is used, the relationship shown in equation (13) can be transformed into the following equation (31). The relationship shown in the following equation (31) is the same as the relationship shown in equation (15) in the first embodiment.
ＯＣ２＜Ｉｌｉｍ−（Ｔｓ＋Ｔｇ）×Ｖ１／Ｌ …（３１）
このように、昇圧動作時の電流ＩＬの変化率ｄＩＬ／ｄｔ、過電流検出回路１０のサンプリング周期、およびスイッチング素子のゲートブロックにおける遅れ時間を考慮して閾値ＯＣ２を設定することにより、昇圧動作の実行中に生じた過電流を速やかに検出することができる。これによれば、過電流を検出して直ちに電力変換装置２をゲートブロックすることで、スイッチング素子の損傷を防ぐことができる。
OC2 <Ilim− (Ts + Tg) × V1 / L (31)
Thus, by setting the threshold value OC2 in consideration of the rate of change dIL / dt of the current IL during the boosting operation, the sampling period of the
なお、電力変換装置２においては、図１８に示した昇圧動作に代えて、図２１に示す昇圧動作が行なわれることがある。これら２つの昇圧動作は、直流電圧Ｖ１と直流電圧Ｖ２／２との大小関係に応じていずれか一方が実行される。具体的には、直流電圧Ｖ１が直流電圧Ｖ２／２よりも高いときには、図１８に示した昇圧動作が実行される。一方、直流電圧Ｖ１が直流電圧Ｖ２／２よりも低いときには、図２１に示す昇圧動作が実行される。
In
図２１を参照して、電力変換装置２では、スイッチング素子Ｑ２ａ，Ｑ２ｂ（第２のスイッチ回路）がオフ固定されるとともに、スイッチング素子Ｑ１ａ，Ｑ１ｂのオン期間と、スイッチング素子Ｑ１ａのオン期間（スイッチング素子Ｑ１ｂはオフ）と、スイッチング素子Ｑ１ｂのオン期間（スイッチング素子Ｑ１ａはオフ）とが交互に設けられる。
Referring to FIG. 21, in
図２１（ａ）に示されるように、スイッチング素子Ｑ１ａ，Ｑ１ｂのオン期間では、直流電源Ｂ１−リアクトルＬａ−スイッチング素子Ｑ１ａ−スイッチング素子Ｑ１ｂ−リアクトルＬｂを介した電流経路１１３が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積される。
As shown in FIG. 21A, during the ON period of the switching elements Q1a and Q1b, a
一方、図２１（ｂ）に示されるように、スイッチング素子Ｑ１ａのオン期間（スイッチング素子Ｑ１ｂはオフ）では、直流電源Ｂ１−リアクトルＬａ−スイッチング素子Ｑ１ａ−直流電源Ｂ２ｂ−ダイオードＤ２ｂ−リアクトルＬｂを介した電流経路１１４が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ２ｂが充電される。
On the other hand, as shown in FIG. 21B, during the ON period of switching element Q1a (switching element Q1b is OFF), DC power supply B1-reactor La-switching element Q1a-DC power supply B2b-diode D2b-reactor Lb is passed.
また、図２１（ｃ）に示されるように、スイッチング素子Ｑ１ｂのオン期間（スイッチング素子Ｑ１ａはオフ）では、直流電源Ｂ１−リアクトルＬａ−ダイオードＤ２ａ−直流電源Ｂ２ａ−スイッチング素子Ｑ１ｂ−リアクトルＬｂを介した電流経路１１５が形成される。これにより、リアクトルＬａ，Ｌｂにエネルギが蓄積されるとともに、直流電源Ｂ２ａが充電される。
Further, as shown in FIG. 21 (c), during the ON period of switching element Q1b (switching element Q1a is off), DC power supply B1-reactor La-diode D2a-DC power supply B2a-switching element Q1b-reactor Lb is passed.
図２２には、図２１に示した電力変換装置２の昇圧動作を説明するための波形図が示される。図２２では、リアクトルＬａの両端に印加される電圧とリアクトルＬｂの両端に印加される電圧との合計値を、電圧ＶＬとする。また、リアクトルＬａ，Ｌｂのインダクタンスの合計値をインダクタンスＬとする。
FIG. 22 shows a waveform diagram for explaining the boosting operation of
図２２を参照して、スイッチング素子Ｑ１ａ，Ｑ１ｂのオン期間（図２１（ａ）参照）では、リアクトルに印加される電圧ＶＬは直流電圧Ｖ１で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（上昇率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、次式（３２）で示される。 Referring to FIG. 22, in the ON period of switching elements Q1a and Q1b (see FIG. 21A), voltage VL applied to the reactor is given by DC voltage V1. The change rate (increase rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (32) using the voltage VL and the inductance L of the reactor.
ｄＩＬ／ｄｔ＝Ｖ１／Ｌ …（３２）
スイッチング素子Ｑ１ａのオン期間（図２１（ｂ）参照）では、リアクトルの電圧ＶＬに印加される電圧ＶＬは、直流電圧Ｖ１と直流電源Ｂ２ａの直流電圧Ｖ２／２との差（Ｖ１−Ｖ２／２）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびインダクタンスＬを用いて、次式（３３）で示される。
dIL / dt = V1 / L (32)
In the ON period of switching element Q1a (see FIG. 21B), voltage VL applied to reactor voltage VL is the difference between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2a (V1-V2 / 2). ). The change rate (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by the following equation (33) using the voltage VL and the inductance L.
ｄＩＬ／ｄｔ＝（Ｖ１−Ｖ２／２）／Ｌ …（３３）
スイッチング素子Ｑ１ｂのオン期間（図２１（ｃ）参照）では、リアクトルに印加される電圧ＶＬは、直流電圧Ｖ１と直流電源Ｂ２ｂの直流電圧Ｖ２／２との差（Ｖ１−Ｖ２／２）で与えられる。リアクトルＬａ，Ｌｂに流れる電流ＩＬの変化率（下降率）ｄＩＬ／ｄｔは、電圧ＶＬおよびリアクトルのインダクタンスＬを用いて、式（３３）で示される。
dIL / dt = (V1−V2 / 2) / L (33)
In the ON period of switching element Q1b (see FIG. 21C), voltage VL applied to the reactor is given by the difference (V1−V2 / 2) between DC voltage V1 and DC voltage V2 / 2 of DC power supply B2b. It is done. The rate of change (decrease rate) dIL / dt of the current IL flowing through the reactors La and Lb is expressed by Expression (33) using the voltage VL and the inductance L of the reactor.
図２１に示した昇圧動作時において、正電圧端子Ｔ１および負電圧端子Ｔ２の間が電気的に短絡する短絡故障が発生した場合、図１８に示した昇圧動作時と同様に、電圧ＶＬは直流電圧Ｖ１に増加する。 In the step-up operation shown in FIG. 21, when a short-circuit failure occurs in which the positive voltage terminal T1 and the negative voltage terminal T2 are electrically short-circuited, the voltage VL is DC as in the step-up operation shown in FIG. Increase to voltage V1.
過電流検出回路１０は、電流検出器ＣＴの検出値ＩＬが閾値ＯＣ２以下である場合、電力変換装置２が正常であると判断して、Ｌレベルに非活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。これに対して、検出値ＩＬが閾値ＯＣ２より大きい場合には、過電流検出回路１０は、電力変換装置２の過電流が発生したと判断して、Ｈレベルに活性化されたゲートブロック信号ＧＢを制御装置２０に出力する。
The
なお、閾値ＯＣ２は、式（２９）または式（３１）に示す関係を満足するように設定される。このようにすると、昇圧動作の実行中に発生した過電流を速やかに検出することができるため、スイッチング素子の損傷を防ぐことができる。 The threshold value OC2 is set so as to satisfy the relationship shown in the formula (29) or the formula (31). In this way, since the overcurrent generated during the boosting operation can be detected quickly, damage to the switching element can be prevented.
なお、本実施の形態１，２では、２つの直流電源Ｂ１，Ｂ２（Ｂ２ａおよびＢ２ｂ）の間で双方向に直流電圧変換を行なう例を説明したが、直流電源と負荷との間で双方向に直流電圧変換を行なう電力変換装置においても、本発明を適用することができる。この場合、負荷は、直流電圧Ｖ２によって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。 In the first and second embodiments, the example in which DC voltage conversion is performed bidirectionally between the two DC power supplies B1 and B2 (B2a and B2b) has been described. The present invention can also be applied to a power converter that performs DC voltage conversion. In this case, the point that the load can be constituted by any device as long as it is a device that operates by the DC voltage V2 will be described in a confirming manner.
今回開示された実施の形態がすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１，２ 電力変換装置、１０ 過電流検出回路、１２ 絶対値検出回路、１４ 比較器、１６ 判定部、１８ 切替回路、２０ 制御装置、Ｂ１，Ｂ２，Ｂ２ａ，Ｂ２ｂ 直流電源、Ｌ１，Ｌａ，Ｌｂ リアクトル、Ｑ１，Ｑ２，Ｑ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂ スイッチング素子、Ｄ１，Ｄ２，Ｄ１ａ，Ｄ１ｂ，Ｄ２ａ，Ｄ２ｂ ダイオード、ＣＴ 電流検出器、Ｔ１，Ｔ３ 正電圧端子、Ｔ２，Ｔ４ 負電圧端子、Ｔ５ 中性点電圧端子。 1, 2 Power conversion device, 10 Overcurrent detection circuit, 12 Absolute value detection circuit, 14 Comparator, 16 Judgment unit, 18 Switching circuit, 20 Control device, B1, B2, B2a, B2b DC power supply, L1, La, Lb Reactor, Q1, Q2, Q1a, Q1b, Q2a, Q2b Switching element, D1, D2, D1a, D1b, D2a, D2b Diode, CT current detector, T1, T3 positive voltage terminal, T2, T4 Negative voltage terminal, T5 Sex point voltage terminal.
Claims (15)
前記第１の直流電圧を受ける第１の正電圧端子および第１の負電圧端子と、
前記第２の直流電圧を受ける第２の正電圧端子および第２の負電圧端子と、
前記第１の正電圧端子および前記第１の負電圧端子の間に電気的に接続される第１のスイッチ回路と、
前記第２の正電圧端子および前記第２の負電圧端子の間に、前記第１のスイッチ回路と電気的に直列に接続される第２のスイッチ回路と、
前記第１および第２のスイッチ回路の接続点と前記第１の正電圧端子および前記第１の負電圧端子の少なくとも一方との間に電気的に接続されるリアクトルと、
前記直流電圧変換を制御する制御装置と、
前記リアクトルに流れる電流を検出する電流検出器と、
前記電流検出器の検出値に基づいて前記電力変換装置の過電流を検出するように構成された過電流検出回路とを備え、
前記制御装置は、前記第１のスイッチ回路のオンオフを制御することにより前記第１の直流電圧を昇圧して前記第２の正電圧端子および前記第２の負電圧端子の間に出力する昇圧動作と、前記第２のスイッチ回路のオンオフを制御することにより前記第２の直流電圧を降圧して前記第１の正電圧端子および前記第１の負電圧端子の間に出力する降圧動作とを実行するように構成され、
前記過電流検出回路は、前記降圧動作時には、前記電流検出器の検出値が第１の閾値を超えたときに過電流を検出し、かつ、前記昇圧動作時には、前記電流検出器の検出値が前記第１の閾値とは異なる第２の閾値を超えたときに過電流を検出するように構成され、
前記第１のスイッチ回路は、第１のスイッチング素子と、前記第１のスイッチング素子に逆並列に接続される第１のダイオードとを含み、
前記第２のスイッチ回路は、第２のスイッチング素子と、前記第２のスイッチング素子に逆並列に接続される第２のダイオードとを含み、
前記制御装置は、前記降圧動作時には、前記第１のスイッチング素子をオフ固定するとともに、前記第２のスイッチング素子をオンオフするように構成され、
前記過電流検出回路は、所定のサンプリング周期で、前記電流検出器の検出値をサンプリングするように構成され、
前記過電流検出回路は、前記第２のスイッチング素子のオン期間において、前記第１の閾値に対して第１の電流値を加算した値が、前記第１および第２のスイッチング素子の許容電流値を超えないように、前記第１の閾値を設定する、電力変換装置。 A power conversion device that performs DC voltage conversion bidirectionally between a first DC voltage and a second DC voltage,
A first positive voltage terminal and a first negative voltage terminal receiving the first DC voltage;
A second positive voltage terminal and a second negative voltage terminal receiving the second DC voltage;
A first switch circuit electrically connected between the first positive voltage terminal and the first negative voltage terminal;
A second switch circuit electrically connected in series with the first switch circuit between the second positive voltage terminal and the second negative voltage terminal;
A reactor electrically connected between a connection point of the first and second switch circuits and at least one of the first positive voltage terminal and the first negative voltage terminal;
A control device for controlling the DC voltage conversion;
A current detector for detecting a current flowing through the reactor;
An overcurrent detection circuit configured to detect an overcurrent of the power converter based on a detection value of the current detector;
The controller boosts the first DC voltage by controlling on / off of the first switch circuit, and outputs the boosted voltage between the second positive voltage terminal and the second negative voltage terminal. And a step-down operation in which the second DC voltage is stepped down and output between the first positive voltage terminal and the first negative voltage terminal by controlling on / off of the second switch circuit. Configured to
The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds a first threshold during the step-down operation, and the detection value of the current detector during the step-up operation. Configured to detect an overcurrent when a second threshold different from the first threshold is exceeded ,
The first switch circuit includes a first switching element and a first diode connected in antiparallel to the first switching element,
The second switch circuit includes a second switching element and a second diode connected in antiparallel to the second switching element,
The control device is configured to fix the first switching element off and to turn the second switching element on and off during the step-down operation.
The overcurrent detection circuit is configured to sample the detection value of the current detector at a predetermined sampling period;
The overcurrent detection circuit is configured such that a value obtained by adding a first current value to the first threshold value during an ON period of the second switching element is an allowable current value of the first and second switching elements. The power conversion device that sets the first threshold value so as not to exceed .
前記第１の電流値は、前記第２のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第２のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項２に記載の電力変換装置。 The overcurrent detection circuit is configured to output gate block signals of the first and second switching elements when an overcurrent is detected,
The first current value is the amount of increase in current flowing through the reactor between the time when the gate block signal is output and the time when the second switching element is turned off during the ON period of the second switching element. The power converter according to claim 2 , further comprising:
前記過電流検出回路は、前記第１のスイッチング素子のオン期間において、前記第２の閾値に対して第２の電流値を加算した値が前記許容電流値を超えないように、前記第２の閾値を設定する、請求項１に記載の電力変換装置。 The control device is configured to fix the second switching element off and to turn on and off the first switching element during the boost operation.
The overcurrent detection circuit is configured so that a value obtained by adding a second current value to the second threshold does not exceed the allowable current value during an ON period of the first switching element. The power converter according to claim 1 , wherein a threshold is set.
前記第２の電流値は、前記第１のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第１のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項６に記載の電力変換装置。 The overcurrent detection circuit is configured to output gate block signals of the first and second switching elements when an overcurrent is detected,
The second current value is the amount of increase in current flowing through the reactor between the time when the gate block signal is output and the time when the first switching element is turned off during the ON period of the first switching element. The power conversion device according to claim 6 , further comprising:
前記第１の直流電圧を受ける第１の正電圧端子および第１の負電圧端子と、
前記第２の直流電圧を受ける第２の正電圧端子および第２の負電圧端子と、
前記第１の正電圧端子および前記第１の負電圧端子の間に電気的に接続される第１のスイッチ回路と、
前記第２の正電圧端子および前記第２の負電圧端子の間に、前記第１のスイッチ回路と電気的に直列に接続される第２のスイッチ回路と、
前記第１および第２のスイッチ回路の接続点と前記第１の正電圧端子および前記第１の負電圧端子の少なくとも一方との間に電気的に接続されるリアクトルと、
前記直流電圧変換を制御する制御装置と、
前記リアクトルに流れる電流を検出する電流検出器と、
前記電流検出器の検出値に基づいて前記電力変換装置の過電流を検出するように構成された過電流検出回路とを備え、
前記制御装置は、前記第１のスイッチ回路のオンオフを制御することにより前記第１の直流電圧を昇圧して前記第２の正電圧端子および前記第２の負電圧端子の間に出力する昇圧動作と、前記第２のスイッチ回路のオンオフを制御することにより前記第２の直流電圧を降圧して前記第１の正電圧端子および前記第１の負電圧端子の間に出力する降圧動作とを実行するように構成され、
前記過電流検出回路は、前記降圧動作時には、前記電流検出器の検出値が第１の閾値を超えたときに過電流を検出し、かつ、前記昇圧動作時には、前記電流検出器の検出値が前記第１の閾値とは異なる第２の閾値を超えたときに過電流を検出するように構成され、
前記第２の直流電圧の中性点電圧を受ける中性点電圧端子をさらに備え、
前記第１のスイッチ回路は、
電気的に直列に接続される第１および第２のスイッチング素子と、
前記第１および第２のスイッチング素子にそれぞれ逆並列に接続される第１および第２のダイオードとを含み、
前記第２のスイッチ回路は、
前記第２の正電圧端子と前記第１のスイッチング素子との間に接続される第３のスイッチング素子と、
前記第２の負電圧端子と前記第２のスイッチング素子との間に接続される第４のスイッチング素子と、
前記第３および第４のスイッチング素子にそれぞれ逆並列に接続される第３および第４のダイオードとを含み、
前記リアクトルは、前記第１および第３のスイッチング素子の接続点と前記第１の正電圧端子との間、および、前記第２および第４のスイッチング素子の接続点と前記第１の負電圧端子との間にそれぞれ接続され、
前記第１および第２のスイッチング素子の接続点は前記中性点電圧端子に電気的に接続され、
前記制御装置は、前記降圧動作時には、前記第１および第２のスイッチング素子をオフ固定するとともに、前記第３および第４のスイッチング素子を相補的にオンオフするように構成され、
前記過電流検出回路は、所定のサンプリング周期で、前記電流検出器の検出値をサンプリングするように構成され、
前記過電流検出回路は、前記第３または第４のスイッチング素子のオン期間において、前記検出値に対して第３の電流値を加算した値が許容値を超えないように、前記第１の閾値を設定する、電力変換装置。 A power conversion device that performs DC voltage conversion bidirectionally between a first DC voltage and a second DC voltage,
A first positive voltage terminal and a first negative voltage terminal receiving the first DC voltage;
A second positive voltage terminal and a second negative voltage terminal receiving the second DC voltage;
A first switch circuit electrically connected between the first positive voltage terminal and the first negative voltage terminal;
A second switch circuit electrically connected in series with the first switch circuit between the second positive voltage terminal and the second negative voltage terminal;
A reactor electrically connected between a connection point of the first and second switch circuits and at least one of the first positive voltage terminal and the first negative voltage terminal;
A control device for controlling the DC voltage conversion;
A current detector for detecting a current flowing through the reactor;
An overcurrent detection circuit configured to detect an overcurrent of the power converter based on a detection value of the current detector;
The controller boosts the first DC voltage by controlling on / off of the first switch circuit, and outputs the boosted voltage between the second positive voltage terminal and the second negative voltage terminal. And a step-down operation in which the second DC voltage is stepped down and output between the first positive voltage terminal and the first negative voltage terminal by controlling on / off of the second switch circuit. Configured to
The overcurrent detection circuit detects an overcurrent when the detection value of the current detector exceeds a first threshold during the step-down operation, and the detection value of the current detector during the step-up operation. Configured to detect an overcurrent when a second threshold different from the first threshold is exceeded,
A neutral point voltage terminal for receiving a neutral point voltage of the second DC voltage;
The first switch circuit includes:
First and second switching elements electrically connected in series;
First and second diodes connected in antiparallel to the first and second switching elements, respectively,
The second switch circuit includes:
A third switching element connected between the second positive voltage terminal and the first switching element;
A fourth switching element connected between the second negative voltage terminal and the second switching element;
And third and fourth diodes connected in antiparallel to the third and fourth switching elements, respectively.
The reactor includes a connection point between the first and third switching elements and the first positive voltage terminal, and a connection point between the second and fourth switching elements and the first negative voltage terminal. Each connected between and
The connection point of the first and second switching elements is electrically connected to the neutral point voltage terminal,
The control device is configured to fix the first and second switching elements off and to turn on and off the third and fourth switching elements complementarily during the step-down operation,
The overcurrent detection circuit is configured to sample the detection value of the current detector at a predetermined sampling period;
The overcurrent detection circuit includes the first threshold value so that a value obtained by adding a third current value to the detection value does not exceed an allowable value during an ON period of the third or fourth switching element. setting a power conversion device.
前記第３の電流値は、前記第３または第４のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第３および第４のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項９に記載の電力変換装置。 The overcurrent detection circuit is configured to output a gate block signal of the first to fourth switching elements when an overcurrent is detected,
In the ON period of the third or fourth switching element, the third current value is applied to the reactor between the time when the gate block signal is output and the time when the third and fourth switching elements are turned off. The power conversion device according to claim 9 , further comprising an increase amount of a flowing current.
前記過電流検出回路は、前記第１または第２のスイッチング素子のオン期間において、前記検出値に対して第４の電流値を加算した値が許容値を超えないように、前記第２の閾値を設定する、請求項８に記載の電力変換装置。 The control device is configured to fix the third and fourth switching elements off and to turn on and off the first and second switching elements complementarily during the boost operation.
The overcurrent detection circuit includes the second threshold value so that a value obtained by adding a fourth current value to the detection value does not exceed an allowable value during an ON period of the first or second switching element. The power conversion device according to claim 8 , wherein
前記第４の電流値は、前記第１または第２のスイッチング素子のオン期間において、前記ゲートブロック信号が出力されてから前記第１および第２のスイッチング素子がオフするまでの間に前記リアクトルに流れる電流の上昇量をさらに含む、請求項１３に記載の電力変換装置。 The overcurrent detection circuit is configured to output a gate block signal of the first to fourth switching elements when an overcurrent is detected,
In the ON period of the first or second switching element, the fourth current value is applied to the reactor between the time when the gate block signal is output and the time when the first and second switching elements are turned off. further comprising a rising amount of the current flowing, the power conversion device according to claim 1 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016129607A JP6568019B2 (en) | 2016-06-30 | 2016-06-30 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016129607A JP6568019B2 (en) | 2016-06-30 | 2016-06-30 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018007376A JP2018007376A (en) | 2018-01-11 |
| JP6568019B2 true JP6568019B2 (en) | 2019-08-28 |
Family
ID=60949913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016129607A Active JP6568019B2 (en) | 2016-06-30 | 2016-06-30 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6568019B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5550954B2 (en) * | 2010-03-15 | 2014-07-16 | 住友重機械工業株式会社 | Hybrid work machine |
| JP2014023263A (en) * | 2012-07-18 | 2014-02-03 | Toyota Motor Corp | Electric vehicle |
-
2016
- 2016-06-30 JP JP2016129607A patent/JP6568019B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018007376A (en) | 2018-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9479060B2 (en) | Control circuit, battery power supply device and control method | |
| JP5146555B2 (en) | Switching element drive circuit | |
| JP5500192B2 (en) | Switching element drive circuit | |
| JP5776721B2 (en) | Drive circuit for switching element to be driven | |
| JP5344056B2 (en) | Switching element drive circuit | |
| JP6281553B2 (en) | DCDC converter | |
| JP5314100B2 (en) | Power supply | |
| CN110521097B (en) | Zero dead time control circuit | |
| JPWO2017145303A1 (en) | Converter device | |
| JP6436055B2 (en) | Multiphase converter | |
| EP3038223B1 (en) | Load driving circuit | |
| US9692406B2 (en) | Power device drive circuit | |
| JP5621605B2 (en) | Switching element drive circuit | |
| CN106469980B (en) | DC-DC converter | |
| US10312795B2 (en) | Inverter device capable of suppressing overcurrent without increasing a load and operation control method | |
| JP6053235B2 (en) | Power supply | |
| JP5403694B2 (en) | DCDC converter | |
| JP6233330B2 (en) | Power converter | |
| JP6354505B2 (en) | Switching power supply | |
| JP2018152974A (en) | Forward method bidirectional dc-dc converter | |
| JP6568019B2 (en) | Power converter | |
| JP2014171295A (en) | Voltage conversion circuit and overvoltage protection method | |
| US20130193762A1 (en) | Three-level power converting apparatus | |
| JP2017212770A (en) | Abnormality detection device and power supply device | |
| US20220140747A1 (en) | Power conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6568019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |