JP6567238B1 - 誤り訂正復号装置および誤り訂正復号方法 - Google Patents
誤り訂正復号装置および誤り訂正復号方法 Download PDFInfo
- Publication number
- JP6567238B1 JP6567238B1 JP2019529297A JP2019529297A JP6567238B1 JP 6567238 B1 JP6567238 B1 JP 6567238B1 JP 2019529297 A JP2019529297 A JP 2019529297A JP 2019529297 A JP2019529297 A JP 2019529297A JP 6567238 B1 JP6567238 B1 JP 6567238B1
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- circuit
- iterative
- code
- iterative decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 151
- 230000003252 repetitive effect Effects 0.000 claims abstract description 7
- 230000005856 abnormality Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 19
- 208000011580 syndromic disease Diseases 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000012804 iterative process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
- H03M13/2915—Product codes with an error detection code in one dimension
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
- H03M13/3715—Adaptation to the number of estimated errors or to the channel state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
LDPC符号では、非特許文献1に示されているように、BCH符号等のブロック符号の連接符号が用いられることが多い。しかしながら、非特許文献1には、LDPC符号の復号処理を途中で止める技術までは示されていない。
図1は、本発明の実施の形態1に係る誤り訂正復号装置の構成例を示すブロック図である。図1では、内符号をLDPC符号とし、外符号をBCH符号とする連接符号の誤り訂正復号装置の構成を例示している。図1に示した誤り訂正復号装置は、内符号繰り返し復号回路1、内符号繰り返し制御回路2、パラメータ生成回路3、および外符号復号回路4を備えて構成されている。
先の実施の形態1では、LDPC符号系列の繰り返し復号処理を行う際の繰り返し数を制御することにより、消費電力の抑制を図る場合を中心に説明した。これに対して、本実施の形態2では、その後段のブロック符号の復号処理においても、訂正できないような誤りが発生した場合に、復号処理を途中で中止し、消費電力を抑える場合について説明する。
Claims (8)
- LDPC符号に対して繰り返し復号処理を実行し、繰り返し数ごとに仮の硬判定復号結果を順次出力するとともに、前記仮の硬判定復号結果に対してパリティチェックを実行して得られる非0数を順次出力する繰り返し復号回路と、
前記非0数と比較するために前記繰り返し数ごとに設定されたスレショルドと、前記繰り返し復号処理を実行するためのパラメータとして生成するパラメータ生成回路と、
前記繰り返し復号回路の繰り返し動作を制御する第1の制御回路と
を備え、
前記第1の制御回路は、
前記パラメータ生成回路で生成された前記スレショルドを前記パラメータとして受信し、
繰り返し数が最大繰り返し数に達していない場合には、前記繰り返し復号回路から順次出力される前記非0数と、前記繰り返し数ごとに設定された前記スレショルドとを比較し、比較結果があらかじめ設定された停止条件を満たす場合には、前記繰り返し復号回路による前記繰り返し動作を停止させる
誤り訂正復号装置。 - 前記パラメータ生成回路は、前記LDPC符号の符号長およびパリティビット長に応じて前記スレショルドを生成する
請求項1に記載の誤り訂正復号装置。 - 前記パラメータ生成回路は、訂正不可を判定するために用いられる第1スレショルドを前記スレショルドとして前記繰り返し数ごとに生成し、
前記第1の制御回路は、前記繰り返し復号回路から順次出力される前記非0数と前記繰り返し数ごとに設定された前記第1スレショルドとを比較し、前記非0数が前記第1スレショルドよりも大きい場合には、前記繰り返し復号回路による前記繰り返し動作を停止させる
請求項1または2に記載の誤り訂正復号装置。 - 前記第1の制御回路は、繰り返し数が最大繰り返し数に達していない状態で前記繰り返し復号回路による前記繰り返し動作を停止させた場合には、前記繰り返し動作を停止させた際の繰り返し数を含む情報を繰り返し復号停止情報として前記パラメータ生成回路にフィードバックし、
前記パラメータ生成回路は、前記繰り返し復号停止情報に基づいて、前記繰り返し復号回路が次に受信するLDPC符号系列に対して前記繰り返し復号処理を実行する際に用いる前記パラメータを更新する
請求項1から3のいずれか1項に記載の誤り訂正復号装置。 - 前記繰り返し復号回路での復号結果に対して残留する誤りを訂正する外符号復号処理を実行するために、前記繰り返し復号回路の後段に設けられた外符号復号回路をさらに備え、
前記外符号復号回路は、前記外符号復号処理の実行結果として、訂正ビット数および訂正不可状態を示す訂正情報を生成し、前記訂正情報を前記パラメータ生成回路にフィードバックし、
前記パラメータ生成回路は、前記訂正情報に基づいて、前記繰り返し復号回路が次に受信するLDPC符号系列に対して前記繰り返し復号処理を実行する際に用いる前記パラメータを更新する
請求項1から4のいずれか1項に記載の誤り訂正復号装置。 - 外符号復号回路による復号動作を制御する第2の制御回路をさらに備え、
前記第1の制御回路は、前記繰り返し復号回路による前記繰り返し動作を停止させたときの繰り返し数が、あらかじめ設定された判定数よりも小さい場合には、異常検出フラグをセットし、前記第2の制御回路に対して前記異常検出フラグを送信し、
前記第2の制御回路は、前記繰り返し復号回路での前記復号結果に訂正不可能な誤りが残留しているか否かを前記異常検出フラグに基づいて判定し、前記訂正不可能な誤りが残留していると判断した場合には、前記外符号復号回路による前記復号動作を途中で停止させる制御を行う
請求項1から5のいずれか1項に記載の誤り訂正復号装置。 - 前記パラメータ生成回路は、前記繰り返し復号回路による繰り返し動作が完了したと判定するために用いられる第2スレショルドを前記スレショルドとして前記繰り返し数ごとに生成し、
前記第1の制御回路は、前記繰り返し復号回路から順次出力される前記非0数と前記繰り返し数ごとに設定された前記第2スレショルドとを比較し、前記非0数が前記第2スレショルドよりも小さい場合には、前記繰り返し復号回路による前記繰り返し動作を停止させる
請求項1から5のいずれか1項に記載の誤り訂正復号装置。 - 請求項1から7のいずれか1項に記載の誤り訂正復号装置において実行される誤り訂正復号方法であって、
LDPC符号に対して繰り返し復号処理を実行し、繰り返し数ごとに仮の硬判定復号結果を順次出力するとともに、前記仮の硬判定復号結果に対してパリティチェックを実行して得られる非0数を順次出力する繰り返し復号ステップと、
前記非0数と比較するために前記繰り返し数ごとに設定されたスレショルドと、前記繰り返し復号処理を実行する最大繰り返し数とを、前記繰り返し復号処理を実行するためのパラメータとして生成するパラメータ生成ステップと、
前記パラメータ生成ステップで生成された前記スレショルドを前記パラメータとして受信するパラメータ受信ステップと、
前記繰り返し復号ステップで実行された前記繰り返し復号処理の繰り返し数が、前記最大繰り返し数に達した場合には、前記繰り返し復号ステップによる前記繰り返し動作を停止させる正常停止ステップと、
前記繰り返し数が最大繰り返し数に達していない場合には、前記繰り返し復号ステップにより順次出力される前記非0数と、前記繰り返し数ごとに設定された前記スレショルドとを比較し、比較結果があらかじめ設定された停止条件を満たす場合には、前記繰り返し復号ステップによる前記繰り返し動作を停止させる途中停止ステップと
を有する誤り訂正復号方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/006837 WO2020170435A1 (ja) | 2019-02-22 | 2019-02-22 | 誤り訂正復号装置および誤り訂正復号方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6567238B1 true JP6567238B1 (ja) | 2019-08-28 |
JPWO2020170435A1 JPWO2020170435A1 (ja) | 2021-03-11 |
Family
ID=67766611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019529297A Active JP6567238B1 (ja) | 2019-02-22 | 2019-02-22 | 誤り訂正復号装置および誤り訂正復号方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11522562B2 (ja) |
EP (1) | EP3913810A4 (ja) |
JP (1) | JP6567238B1 (ja) |
CN (1) | CN113424454A (ja) |
WO (1) | WO2020170435A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116192166A (zh) * | 2023-04-28 | 2023-05-30 | 南京创芯慧联技术有限公司 | 迭代译码方法、装置、存储介质和电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11621728B2 (en) * | 2021-06-01 | 2023-04-04 | Innogrit Technologies Co., Ltd. | Concatenated error correcting codes |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891782B1 (ko) | 2002-06-11 | 2009-04-07 | 삼성전자주식회사 | 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법 |
JP4296949B2 (ja) * | 2004-02-03 | 2009-07-15 | ソニー株式会社 | 復号装置及び方法、並びに情報処理装置及び方法 |
US7516389B2 (en) * | 2004-11-04 | 2009-04-07 | Agere Systems Inc. | Concatenated iterative and algebraic coding |
EP1717959A1 (en) * | 2005-04-29 | 2006-11-02 | STMicroelectronics N.V. | Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords |
CN101194428A (zh) * | 2005-06-27 | 2008-06-04 | 汤姆森许可贸易公司 | 迭代解码器中的停止准则 |
US7783958B1 (en) * | 2005-11-03 | 2010-08-24 | Entropic Communications, Inc. | Broadband satellite system for the simultaneous reception of multiple channels using shared iterative decoder |
JP4803057B2 (ja) * | 2007-02-06 | 2011-10-26 | 富士通株式会社 | 誤り訂正符号復号装置 |
JP4572937B2 (ja) * | 2008-01-23 | 2010-11-04 | ソニー株式会社 | 復号装置および方法、プログラム、並びに記録媒体 |
US8307267B2 (en) * | 2008-03-14 | 2012-11-06 | Seagate Technology Llc | Programmable soft-output Viterbi algorithm system and method |
WO2010001502A1 (ja) * | 2008-06-30 | 2010-01-07 | 国立大学法人愛媛大学 | 復号化装置、垂直磁気記録再生装置、受信装置、および、復号化方法 |
JP4660605B2 (ja) * | 2009-05-28 | 2011-03-30 | 株式会社東芝 | 復号装置、復号方法及び磁気ディスク装置 |
US8341486B2 (en) * | 2010-03-31 | 2012-12-25 | Silicon Laboratories Inc. | Reducing power consumption in an iterative decoder |
JP5132758B2 (ja) * | 2010-12-13 | 2013-01-30 | 株式会社東芝 | 誤り訂正復号器及び記憶装置 |
TWI477104B (zh) * | 2012-09-13 | 2015-03-11 | Mstar Semiconductor Inc | 錯誤校正裝置與錯誤校正方法 |
CN103873068A (zh) | 2012-12-14 | 2014-06-18 | 咏传电子科技(上海)有限公司 | 低密度奇偶检查的解码方法与电子装置 |
US9564927B2 (en) * | 2015-05-27 | 2017-02-07 | John P Fonseka | Constrained interleaving for 5G wireless and optical transport networks |
US10075192B2 (en) * | 2016-05-09 | 2018-09-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing with folded parity sector |
-
2019
- 2019-02-22 EP EP19916516.8A patent/EP3913810A4/en active Pending
- 2019-02-22 WO PCT/JP2019/006837 patent/WO2020170435A1/ja unknown
- 2019-02-22 CN CN201980091697.9A patent/CN113424454A/zh active Pending
- 2019-02-22 JP JP2019529297A patent/JP6567238B1/ja active Active
-
2021
- 2021-07-01 US US17/365,126 patent/US11522562B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116192166A (zh) * | 2023-04-28 | 2023-05-30 | 南京创芯慧联技术有限公司 | 迭代译码方法、装置、存储介质和电子设备 |
CN116192166B (zh) * | 2023-04-28 | 2023-08-01 | 南京创芯慧联技术有限公司 | 迭代译码方法、装置、存储介质和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US20210328602A1 (en) | 2021-10-21 |
US11522562B2 (en) | 2022-12-06 |
CN113424454A (zh) | 2021-09-21 |
JPWO2020170435A1 (ja) | 2021-03-11 |
WO2020170435A1 (ja) | 2020-08-27 |
EP3913810A1 (en) | 2021-11-24 |
EP3913810A4 (en) | 2022-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108702290B (zh) | 级联极化编码和滑动窗口极化编码 | |
US10050642B2 (en) | Low power scheme for bit flipping low density parity check decoder | |
US8448050B2 (en) | Memory system and control method for the same | |
KR101535225B1 (ko) | 디코딩 방법 및 그 방법을 이용하는 메모리 시스템 장치 | |
US9544090B2 (en) | Hard input low density parity check decoder | |
US8347178B2 (en) | Method, device and apparatus for correcting bursts | |
CN101405944B (zh) | 一种ldpc码的纠删译码方法及*** | |
US9473173B2 (en) | Method for early terminating decoding processes of serial concatenated coding and decoder using the same | |
US20170288698A1 (en) | Power saving for bit flipping decoding algorithm in ldpc decoder | |
JP5374156B2 (ja) | データを復号化及び符号化するための装置及び方法 | |
JP6567238B1 (ja) | 誤り訂正復号装置および誤り訂正復号方法 | |
JP6446459B2 (ja) | 値集合の中から第1の極値および第2の極値を識別するための方法および装置 | |
US20150372695A1 (en) | Method and apparatus of ldpc decoder with lower error floor | |
EP3713096B1 (en) | Method and device for decoding staircase code, and storage medium | |
JP2005522139A (ja) | 繰り返し硬判定順方向誤り訂正復号化用の装置 | |
KR20130012549A (ko) | Ldpc 부호화, 복호화 방법 및 그 방법을 이용하는 장치 | |
KR20160002946A (ko) | 10gbase-t 시스템에서 ldpc 인코더의 방법 및 장치 | |
US9231620B2 (en) | Iterative decoding device and related decoding method for irregular low-density parity-check code capable of improving error correction performance | |
US8898539B2 (en) | Correcting errors in miscorrected codewords using list decoding | |
US20180309463A1 (en) | Hybrid type iterative decoding method and apparatus | |
KR101484066B1 (ko) | 엘디피시 부호의 디코딩 방법 | |
CN110289863B (zh) | 译码设备、方法及信号传输*** | |
JP7038910B2 (ja) | 復号装置、制御回路および記憶媒体 | |
CN112136276A (zh) | 发送机、接收机、通信***以及编码率的变更方法 | |
CN108270517B (zh) | 用以解码接收信息的解码方法与相关解码装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190530 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190530 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190530 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6567238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |