JP6567234B1 - 電力変換装置 - Google Patents

Abstract

電力変換装置（１００）は、複数の半導体スイッチング素子（１０１〜１０４）を有するインバータ回路（１００Ａ）によって、直流側の直流電力を交流電力に変換して交流側から出力する。電流検出部（１１３）は、インバータ回路（１００Ａ）から出力されるリアクトル電流（ＩＬ）を検出する。制御回路（１１５）は、リアクトル電流（ＩＬ）をリアクトル電流指令値に追従させる制御モードにおいて、過電流検出部（１２２）が過電流を検出すると、リアクトル電流（ＩＬ）が単調に減少する期間が設けられる過電流モードを開始する。過電流モードでは、リアクトル電流に基づいて、又は、交流側での電圧或いは電流のゼロクロス点に対応したタイミングに従って、過電流モードから通常の制御モードへの切替可否が判断される。

Description

本発明は電力変換装置に関し、より特定的には、直流電力を交流電力に変換するインバータ回路を有する電力変換装置に関する。

一般的に、直流電力を交流電力に変換するインバータは、インバータの出力側にフィルタリアクトルやフィルタコンデンサが接続されており、変換器を保護するために過電流が発生した場合にはその過電流を検出してインバータを停止するように設計される。

しかしながら、太陽光発電用電力変換装置等のような商用系統に接続する系統連系インバータの場合、系統電圧に擾乱が発生してもインバータが停止をせずに運転を継続することが求められる。このため、系統擾乱が発生した場合に、系統電圧の急変によってインバータの出力電流が過電流となる場合があるが、その場合にもインバータの運転を継続するような制御が必要になる。

特開２０１３−１６２６９９号公報（特許文献１）には、分散型電源システムのインバータ回路において、交流電力系統の瞬時電圧低下に応動してインバータ回路へのゲート信号を所定時間オフするゲートブロックを行うとともに、インバータ回路への電流指令値を下げ、交流電力系統の電圧復帰に応動してゲートブロックを解除すると、一旦低下させた当該電流指令値を徐々に上昇させる制御が記載されている。

特開２０１３−１６２６９９号公報

しかしながら、特許文献１のインバータ回路の制御では、過電流発生時におけるインバータ回路のゲートブロックは所定時間の経過を条件に解除される。このため、インバータ回路の電流指令値を低下させたとしても、インバータ回路の運転再開時には、実際の電流が依然大きいことによって再び過電流が発生する可能性がある。このため、過電流の発生時に、インバータ回路の運転を安定的に継続できないことが懸念される。

本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、インバータ回路を含む電力変換装置の過電流が発生した場合にも、インバータ回路の運転を安定的に継続することである。

本発明のある局面では、電力変換装置は、インバータ回路と、電流検出部と、制御回路と、駆動回路とを備える。インバータ回路は、複数の半導体スイッチング素子を含んで構成されて、直流側の直流電力を交流電力に変換して交流側から出力する。電流検出部は、交流側から出力される交流電流を検出する。制御回路は、電流検出部によって検出された交流電流に基づきインバータ回路の動作を制御する。駆動回路は、制御回路からの制御信号に従って複数の半導体スイッチング素子のオンオフを制御する。制御回路は、交流電流が交流電流指令値に追従するようにインバータ回路を制御する第１の制御モードにおいて、交流電流が予め定められた過電流閾値よりも大きくなると、第１の制御モードから第２の制御モードに切替えてインバータ回路を制御する。さらに、制御回路は、第２の制御モードにおいて、交流電流を交流電流指令値に追従させるように複数の半導体スイッチング素子のオンオフを制御する第１のスイッチング動作を停止して、交流電流が単調に減少するように複数の半導体スイッチング素子のオンオフを制御する電流減少期間を設けるようにインバータ回路を制御する。制御回路は、第２の制御モードへの切替後には、交流電流に基づいて、又は、交流側での電圧或いは電流のゼロクロス点に対応したタイミングに従って、第２の制御モードを終了して第１の制御モードに切替えてインバータ回路を制御する。

本発明によれば、インバータ回路に過電流が発生すると、電流減少期間が設けられる第２の制御モードへの切替によって交流電流（出力電流）を減少させるとともに、出力電流の監視、又は、電流或いは電圧のゼロクロス点との同期により、出力電流が小さいタイミングを選択して、第２の制御モードから通常の第１の制御モードへ復帰することができる。この結果、インバータ回路を含む電力変換装置の過電流が発生した場合にも、インバータ回路の運転を安定的に継続することができる。

実施の形態１に係る電力変換装置の構成を示す回路図である。 図１に示された電力変換装置の制御構成の一例を示す機能ブロック図である。 図２に示されたＰＷＭ信号変換部の動作を説明するための概念的な波形図である。 ＰＷＭ信号変換部がデジタル回路で構成されたときの動作を説明するための概念的な波形図である。 図１に示された過電流検出部の構成例を示す回路図である。 実施の形態１に係る電力変換装置における過電流検出時の制御モードの切替を説明するための概念的な波形図である。 図６に示した制御モードの切替に対応したＰＷＭ信号を生成するためのＰＷＭ信号変換部の詳細な構成を示す回路図である。 実施の形態１の変形例に係る電力変換装置における過電流検出時の制御モードの切替を説明するための概念的な波形図である。 実施の形態１の変形例での制御モードの切替に対応したＰＷＭ信号変換部の詳細な構成を示す回路図である。 実施の形態２に係る電力変換装置における過電流検出時の制御モードの切替を説明するための概念的な波形図である。 実施の形態２での制御モードの切替に対応したＰＷＭ信号変換部の詳細な構成を示す回路図である。 実施の形態３に係る電力変換装置の構成を示す回路図である。

以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
（回路構成）
図１は、実施の形態１に係る電力変換装置の構成を示す回路図である。

図１を参照して、実施の形態１に係る電力変換装置１００は、主回路として、直流側の直流電力を交流電力に変換するフルブリッジ型のインバータ回路１００Ａと、直流電圧の平滑用コンデンサ１１０と、出力フィルタ回路１００Ｂとを備える。インバータ回路１００Ａは、半導体スイッチング素子１０１〜１０４を含む。出力フィルタ回路１００Ｂは、リアクトル１０８，１２６及びコンデンサ１０９を含む。さらに、電力変換装置１００は、インバータ回路１００Ａを制御するための制御回路１１５、駆動回路１１７、及び、過電流検出部１２２を備える。

電力変換装置１００の直流側である平滑用コンデンサ１１０に対して、直流電源１２０が並列に接続される。一方で、電力変換装置１００の交流側では、出力フィルタ回路１００Ｂのコンデンサ１０９に対して、商用系統１３０が並列に接続される。

半導体スイッチング素子１０１〜１０４の各々は、正極及び負極と、制御電極とを有する。半導体スイッチング素子１０１〜１０４には、制御電極の電圧又は電流に応じて、正極及び負極の間の電流経路の形成（オン）及び遮断（オフ）を制御可能である、自己消弧型の任意の半導体素子を適用することができる。例えば、半導体スイッチング素子がＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である場合、正極はドレイン電極、負極はソース電極、制御電極はゲート電極を意味する。一方で、半導体スイッチング素子がＩＧＢＴ（Insulated Gate Bipolar Transistor)である場合には、正極はエミッタ電極、負極はコレクタ電力、制御電極はゲート電極を意味する。

直流電源１２０の正側は、平滑用コンデンサ１１０の正電圧側、半導体スイッチング素子１０１の正極、及び、半導体スイッチング素子１０３の正極と接続される。直流電源１２０の負側は、平滑用コンデンサ１１０の負側、半導体スイッチング素子１０２の負極、半導体スイッチング素子１０４の負極と接続される。

半導体スイッチング素子１０１の負極と半導体スイッチング素子１０２の正極とは、接続点１２４で接続される。半導体スイッチング素子１０３の負極と、半導体スイッチング素子１０４の正極とは、接続点１２５で接続される。以下では、半導体スイッチング素子１０１及び半導体スイッチング素子１０３について「上アーム素子」とも称し、半導体スイッチング素子１０２及び１０４について「下アーム素子」とも称する。又、以下では、接続点１２４及び１２５の間に生じる電圧差を、インバータ出力電圧Ｖｏとも称する。

接続点１２４は、電力線１１４ａを介して、出力フィルタ回路１００Ｂのリアクトル１０８の一端と接続される。接続点１２５は、電力線１１４ｂを介して、出力フィルタ回路１００Ｂのリアクトル１２６の一端と接続される。リアクトル１０８の他端及びリアクトル１２６の他端は、出力フィルタ回路１００Ｂのコンデンサ１０９を介して電気的に接続される。商用系統１３０は、リレー１３１，１３２を介して、コンデンサ１０９に対して並列に接続される。

リレー１３１，１３２を配置することによって、商用系統１３０と電力変換装置１００とを解列することが可能となる。又、出力フィルタ回路１００Ｂのコンデンサ１０９及び商用系統１３０の間、及び、直流電源１２０及び平滑用コンデンサ１１０の間には、ノイズ対策として、図示しないコモンモードノイズフィルタ及びディファレンシャルモードノイズフィルタ等をさらに配置することも可能である。

図１において、直流電源１２０の出力電力は、電力変換装置１００の平滑用コンデンサ１１０に対して直接供給されているが、直流電源１２０及び平滑用コンデンサ１１０の間でＤＣ／ＤＣ電力変換が行われてもよい。例えば、直流電源１２０が太陽電池である場合には、直流電源１２０及び平滑用コンデンサ１１０の間に配置されたＤＣ／ＤＣコンバータ（図示せず）によって電圧が安定化させた直流電力を、電力変換装置１００へ供給する構成とすることが可能である。又、直流電源１２０が燃料電池である場合には、絶縁型ＤＣ−ＤＣコンバータを同様に配置することが可能である。

なお、直流電源１２０が蓄電池である場合には、同様に配置されたＤＣ／ＤＣコンバータ（図示せず）によって蓄電池の出力電圧を変換してから電力変換装置１００へ供給することが可能であり、或いは、電力変換装置１００からの電力によって蓄電池を充電することも可能である。この場合には、電力変換装置１００は、直流電力から交流電力への変換に加えて、交流電力から直流電力への変換を行うように動作する。さらには、直流電源１２０は、風力発電機等の交流電源と、当該交流電源からの交流電力を直流電力に変換する変換器との組み合わせによって構成することが可能である。なお、本実施の形態は、電気自動車（ＥＶ）用の電力変換装置に適用することも可能である。その場合には、直流電源１２０として電気自動車のバッテリが用いられる。

平滑用コンデンサ１１０は、例えば、電解コンデンサ、フィルムコンデンサ、及び、セラミックコンデンサ等を用いることができる。或いは、電力蓄積要素である、電気二重層キャパシタやリチウムイオン電池等を、平滑用コンデンサ１１０に加えて接続することも可能である。

半導体スイッチング素子１０１〜１０４は、図１では、ＭＯＳＦＥＴで構成されるが、ＩＧＢＴ及び当該ＩＧＢＴと逆並列に接続した還流ダイオードで構成することも可能である。なお、ＭＯＳＦＥＴを用いた場合には、内蔵されたボディダイオードを還流ダイオードとして用いることが可能であるが、さらに、ＭＯＳＦＥＴに対してダイオードを逆並列接続することによって還流ダイオードを構成することも可能である。又、半導体スイッチング素子を構成する材料としては、シリコン（Ｓｉ）の他に、ワイドバンドギャップ半導体であるシリコンカーバイド（ＳｉＣ）やガリウムナイトライド（ＧａＮ）を適用することが可能である。ワイドバンドギャップ半導体を適用することにより、シリコン材料の半導体を適用した場合と比較して、導通損失やスイッチング損失を低減することが可能である。

出力フィルタ回路１００Ｂを構成するリアクトル１０８及び１２６は、図１では別個の要素として表記しているが、同一コアによって複数の巻線間が磁気的に結合している結合リアクトル素子を用いて、リアクトル１０８及び１２６を構成することも可能である。

上述のように、半導体スイッチング素子１０１〜１０４の材料にワイドバンドギャップ半導体を使用することでスイッチング損失を低減できるため、電力変換装置１００の同一の熱負荷の下で、スイッチング周波数を高めることが可能となる。このような高周波化により、出力フィルタ回路１００Ｂでの電流リプル振幅が低減されるため、リアクトル１０８及び１２６のインダクタンス低減による出力フィルタ回路１００Ｂの小型化及びコストの低減を図ることが可能となる。一方で、出力フィルタ回路１００Ｂでのインダクタンス値を低減すると、商用系統１３０の擾乱発生時に影響を受けやすくなることが懸念される。但し、このような影響は、半導体スイッチング素子のスイッチング周波数の増加に合わせて制御回路の演算も高速化させることにより、制御によって低減することが期待できる。

しかしながら、低周波数下での各スイッチング周期における制御演算を、高周波化された各スイッチング周期で実行すると、制御回路の演算速度の高速化が必要となる。一方で、演算速度を高速化せずに従来の制御回路をそのまま利用すると、複数のスイッチング周期を掛けてこれまでの１周期分の制御演算を実行する、いわゆる間引き制御が必要になる可能性がある。この場合には、上述した、高周波化した場合における商用系統１３０の擾乱に対する制御安定性が低下することが懸念される。

図１に示されるように、電力変換装置１００の動作を制御するための検出部として、電圧検出部１１１，１１２，１１４と、電流検出部１１３とが配置される。電圧検出部１１４は、平滑用コンデンサ１１０の電圧Ｖｄｃを検出する。電圧検出部１１１は、商用系統の電圧Ｖｓｙｓ（以下、系統電圧Ｖｓｙｓとも称する）を検出する。電圧検出部１１２は、出力フィルタ回路１００Ｂのコンデンサ１０９の電圧Ｖａｃを検出する。電流検出部１１３は、出力フィルタ回路１００Ｂのリアクトル１０８のリアクトル電流ＩＬを検出する。電圧Ｖｄｃ、電圧Ｖｓｙｓ、電圧Ｖａｃ、及び、リアクトル電流ＩＬの検出値は、制御回路１１５へ入力される。

リアクトル電流ＩＬは、インバータ回路１００Ａの交流側から出力される「交流電流」に対応する。なお、リアクトル１２６に電流検出部１１３を配置しても、リアクトル電流ＩＬを検出することは可能である。又、コンデンサ１０９の電圧Ｖａｃは、インバータ回路１００Ａの交流側の「交流電圧」に対応する。

制御回路１１５は、電圧Ｖｄｃ、電圧Ｖｓｙｓ、電圧Ｖａｃ、及び、リアクトル電流ＩＬの検出値を用いて、半導体スイッチング素子１０１〜１０４のオンオフを制御するための制御信号を生成する。駆動回路１１７は、制御回路１１５からの制御信号に従って、半導体スイッチング素子１０１〜１０４のそれぞれの駆動制御信号Ｓ１〜Ｓ４を生成する。駆動制御信号Ｓ１〜Ｓ４が半導体スイッチング素子１０１〜１０４の制御電極に入力されることにより、半導体スイッチング素子１０１〜１０４の各々は、ターンオン及びターンオフ動作が可能となる。

又、リアクトル電流ＩＬの検出値は、過電流検出部１２２にも入力される。過電流検出部１２２は、リアクトル電流ＩＬに基づき、過電流検出信号Ｓｏｃを生成する。過電流検出信号Ｓｏｃは、制御回路１１５及び駆動回路１１７へ入力される。

（定常時の動作）
次に、電力変換装置１００の定常時の動作として、直流電源１２０のエネルギーを商用系統１３０に逆潮流する動作を説明する。

図２は、電力変換装置１００の制御構成の一例を説明する機能ブロック図である。
図２を参照して、電力変換装置１００の定常動作のための制御部２００は、演算部２０３と、比例積分制御部２０４と、ＰＷＭ（Pulse Width Modulation）信号変換部２０５とを含む。制御部２００を構成する各機能ブロックは、例えば、制御回路１１５を構成するマイクロコンピュータによる、ソフトウェア処理及び／又はハードウェア処理によって実現される。

演算部２０３は、リアクトル電流指令値ＩＬ＊に対する、電流検出部１１３で検出された実際のリアクトル電流ＩＬの電流偏差ΔＩＬを演算する。リアクトル電流指令値ＩＬ＊は、商用系統１３０と同一周波数の正弦波電流に設定される。さらに、リアクトル電流指令値ＩＬ＊の位相は、系統電圧Ｖｓｙｓの位相との位相差が一定となるように設定される。特に、当該位相差をゼロとすると力率を１．０に制御することができる。リアクトル電流指令値ＩＬ＊は「交流電流指令値」に対応する。

なお、リアクトル電流指令値ＩＬ＊（正弦波）の振幅は、例えば、直流電源１２０からの出力電力が最大となる動作点に対応させて、或いは、直流電源１２０の出力電圧を一定に制御するように設定することができる。又、商用系統１３０に逆潮流可能な電力が上位システムによって制限される場合には、当該制限に合致するように、リアクトル電流指令値ＩＬ＊の振幅位相が設定される。このように、交流波形となるリアクトル電流指令値ＩＬ＊の設定については、特に制限されるものではない。

比例積分制御部２０４は、演算部２０３によって算出された電流偏差ΔＩＬを小さくするための制御演算によって、インバータ制御指令値Ｖｏ＊を生成する。インバータ制御指令値Ｖｏ＊は、図１の接続点１２４，１２５間のインバータ出力電圧Ｖｏの指令値に相当する。

例えば、比例積分制御部２０４は、上記電流偏差と比例ゲインＫｐとを乗算した比例項（Ｋｐ・ΔＩＬ）と、上記電流偏差の積分値と積分ゲインとを乗算した積分項（Ｋｉ・Σ（ΔＩＬ））とを加算するフィードバック演算によって、インバータ制御指令値Ｖｏ＊を求めることができる。或いは、さらに、フィードフォワード制御を組み合わせることも可能であり、例えば、平滑用コンデンサ１１０の電圧Ｖｄｃに従ったフィードフォワード項を、上記フィードバック演算結果にさらに加算することによって、インバータ制御指令値Ｖｏ＊を求めることも可能である。

これにより、比例積分制御部２０４は、リアクトル電流ＩＬがリアクトル電流指令値ＩＬ＊に追従するように、インバータ制御指令値Ｖｏ＊を演算する。リアクトル電流指令値ＩＬ＊の周期的な変化に伴って、インバータ制御指令値Ｖｏ＊も、基本的には、リアクトル電流指令値ＩＬ＊と同じ周波数の交流波形となる。

ＰＷＭ信号変換部２０５は、インバータ出力電圧Ｖｏをインバータ制御指令値Ｖｏ＊に制御するためのＰＷＭ信号を生成する。

図３は、ＰＷＭ信号変換部２０５の動作を説明するための概念的な波形図である。
図３を参照して、ＰＷＭ信号変換部２０５は、インバータ制御指令値Ｖｏ＊を、平滑用コンデンサ１１０の電圧Ｖｄｃによって除算することで規格化する。これにより、インバータ制御指令値Ｖｏ＊が−１〜＋１の範囲内の数値に規格化された、ＰＷＭ電圧指令Ｖ＊が得られる。

ＰＷＭ信号変換部２０５は、規格化されたＰＷＭ電圧指令Ｖ＊と、一定周波数で−１〜＋１の範囲内を変化するキャリア波ＣＷとの電圧比較に従って、ＰＷＭ信号Ｓｐｗｍ１及びＳｐｗｍ２を生成する。基本的に、ＰＷＭ電圧指令Ｖ＊がキャリア波ＣＷの電圧よりも低い期間では、ＰＷＭ信号Ｓｐｗｍ１が論理ハイレベル（以下単に「Ｈレベル」と称する）に設定される一方で、ＰＷＭ信号Ｓｐｗｍ２が論理ローレベル（以下単に「Ｌレベル」と称する）に設定される。これに対して、ＰＷＭ電圧指令Ｖ＊がキャリア波ＣＷの電圧よりも高い期間では、ＰＷＭ信号Ｓｐｗｍ１がＬレベルに設定される一方で、ＰＷＭ信号Ｓｐｗｍ２がＨレベルに設定される。

ＰＷＭ信号Ｓｐｗｍ１のＨレベル期間では、半導体スイッチング素子１０１及び１０４をオンするために、駆動制御信号Ｓ１及びＳ４がＨレベルに設定される。これにより、例えば、駆動回路１１７は、半導体スイッチング素子１０１及び１０４の制御電極に＋５Ｖを印加する。反対に、ＰＷＭ信号Ｓｐｗｍ１のＬレベル期間では、半導体スイッチング素子１０１及び１０４をオフするために、駆動制御信号Ｓ１及びＳ４がＬレベルに設定される。これにより、例えば、駆動回路１１７は、半導体スイッチング素子１０１及び１０４の制御電極に＋０Ｖ（ＧＮＤ）を印加する。

これに対して、ＰＷＭ信号Ｓｐｗｍ２のＨレベル期間では、半導体スイッチング素子１０２及び１０３をオンするために、駆動制御信号Ｓ２及びＳ３がＨレベルに設定される。これにより、例えば、駆動回路１１７は、半導体スイッチング素子１０２及び１０３の制御電極に＋５Ｖを印加する。反対に、ＰＷＭ信号Ｓｐｗｍ２のＬレベル期間では、半導体スイッチング素子１０２及び１０３をオフするために、駆動制御信号Ｓ２及びＳ３がＬレベルに設定される。これにより、例えば、駆動回路１１７は、半導体スイッチング素子１０２及び１０３の制御電極に＋０Ｖ（ＧＮＤ）を印加する。

なお、図３に示されるように、ＰＷＭ信号Ｓｐｗｍ１、Ｓｐｗｍ２の間には、デッドタイムＴｄが設けられることが一般的である。公知のとおり、デッドタイムを設けることにより、素子ばらつき等に起因して、上アーム素子及び下アーム素子が同時にオンすることによる短絡経路の形成を防止することが可能である。デッドタイムＴｄの長さは、一般的な半導体スイッチング素子では数μｓ程度とされるが、ワイドバンドギャップ半導体等の高速スイッチングが可能な半導体スイッチング素子では、数ｎｓ〜数百ｎｓ程度に短縮されるケースもある。

又、キャリア波ＣＷの周波数は、半導体スイッチング素子１０１〜１０４のスイッチング周波数と一致する。一般的にスイッチング周波数は、人間の可聴領域を超えるように、１５ｋＨｚ以上とされるケースが多い。例えば、数ｋｗ程度の電力変換装置においては、スイッチング周波数は数十ｋＨｚ程度とされることが一般的である。又、本実施の形態では、キャリア波ＣＷとして三角波を例示するが、のこぎり波等の他の周期的な波形をキャリア波ＣＷとして用いることも可能である。

なお、図３では、キャリア波ＣＷ及びＰＷＭ電圧指令Ｖ＊の範囲を−１〜＋１としたが、それ以外の範囲、例えば、０〜＋１の範囲内でキャリア波ＣＷ及びＰＷＭ電圧指令Ｖ＊を生成することも可能である。

上述のように、半導体スイッチング素子１０１及び１０４を同時にオンオフするとともに、半導体スイッチング素子１０２及び１０３を同時にオンオフさせる動作は、バイポーラ変調動作と称される。即ち、上述のように、半導体スイッチング素子１０１及び１０４をＰＷＭ信号Ｓｐｗｍ１に従ってオンオフするとともに、半導体スイッチング素子１０２及び１０３をＰＷＭ信号Ｓｐｗｍ２に従ってオンオフすることにより、バイポーラ変調動作が実行される。

バイポーラ変調動作では、直流母線電圧（電圧Ｖｄｃ）、商用系統電圧（電圧Ｖｓｙｓ）、及び、キャリア波ＣＷの周期Ｔｃｗ（キャリア周波数の逆数）と、半導体スイッチング素子のオン時間Ｔｏｎとの間には、デッドタイムを無視すると、下記の式（１）に示す関係がある。

Ｔｏｎ＝（１＋Ｖｓｙｓ／Ｖｄｃ）／２×Ｔｃｗ …（１）
式（１）より、商用系統１３０の瞬時電圧が０である場合（Ｖｓｙｓ＝０）、Ｔｏｎ＝０．５×Ｔｃｗとなり、オンデューティは５０％となる。なお、式（１）中のＴｏｎは、半導体スイッチング素子１０１及び１０３のオン時間であり、半導体スイッチング素子１０２及び１０３のオン時間は、デッドタイムを無視すると、Ｔｗ−Ｔｏｎから求めることができる。

商用系統電圧（電圧Ｖｓｙｓ）が正側に大きくなると、式（１）より、半導体スイッチング素子１０１及び１０４のオンデューティは５０％から増加し、半導体スイッチング素子１０２及び１０３のオンデューティは５０％から減少する。反対に、商用系統電圧（電圧Ｖｓｙｓ）が負側に大きくなると、半導体スイッチング素子１０１及び１０４のオンデューティは５０％から減少し、半導体スイッチング素子１０２及び１０３のオンデューティは５０％から増加する。

なお、半導体スイッチング素子１０１〜１０４は、バイポーラ変調とは異なる、いわゆるユニポーラ変調動作によって制御することも可能である。ユニポーラ変調動作では、半導体スイッチング素子１０１及び１０２が、図３のＰＭＷ信号Ｓｐｗｍ１及びＳｐｗｍ２に従ってオンオフされる一方で、半導体スイッチング素子１０３及び１０４は、ＰＷＭ電圧指令Ｖ＊の極性に従ってオンオフされる。具体的には、Ｖ＊＞０の半周期では、半導体スイッチング素子１０３をオン（１０４はオフ）する一方で、Ｖ＊＜０の半周期では、半導体スイッチング素子１０４をオン（１０３はオフ）することで、半導体スイッチング素子１０３及び１０４は、商用系統１３０の周波数に従ってオンオフされる。

ユニポーラ変調動作では、半導体スイッチング素子１０３及び１０４のスイッチング回数が低下するため、スイッチング損失を抑制するメリットがある。一方で、漏れ電流の増加等のデメリットも存在するため、漏れ電流許容量等の動作条件によって、ユニポーラ変調動作の適用可否を判断することが好ましい。

なお、図３では、ＰＷＭ電圧指令Ｖ＊及びキャリア波ＣＷが連続的に変化している波形図を示したが、実際には、制御回路１１５がマイクロコンピュータ等のデジタル機器で構成されると、ＰＷＭ信号変換部２０５もデジタル回路として動作する。

図４には、ＰＷＭ信号変換部２０５がデジタル回路で構成されたときの動作を説明するための概念的な波形図が示される。

図４を参照して、キャリア波ＣＷは、カウンタ等によって、制御周期毎に数値をカウントアップ又はカウントダウンすることで生成される。同様に、ＰＷＭ電圧指令Ｖ＊は、制御周期毎に、制御演算の実行に応じてステップ状に変化する。従って、実際には、キャリア波ＣＷ及びＰＷＭ電圧指令Ｖ＊の電圧値は、階段状に変化することになる。

なお、図４の例では、ＰＷＭ電圧指令Ｖ＊の更新タイミングを、キャリア波ＣＷの山（極大点）のタイミングとしているが、他のタイミング（例えば、キャリア波ＣＷの谷（極小点）、又は、山及び谷の両方）で、ＰＷＭ電圧指令Ｖ＊を更新することも可能である。或いは、キャリア波ＣＷと同期させることなく、ＰＷＭ電圧指令Ｖ＊の更新タイミングを設けることも可能である。

キャリア波ＣＷと同期させてＰＷＭ電圧指令Ｖ＊を更新することにより、比例積分制御部２０４による制御演算についても、キャリア波ＣＷと同期させて、キャリア周期内での電流平均値や電圧平均値を用いて実行することが可能となる。一方で、このように周期的に制御演算を行うと、キャリア周期毎にしかＰＷＭ電圧指令Ｖ＊が変更できないため、キャリア周期の途中での電圧又は電流の急変に対して、制御動作が遅れる可能性がある。

再び図１及び図２を参照して、ＰＷＭ信号変換部２０５が上記のように生成したＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２は、駆動回路１１７に対して出力される。駆動回路１１７は、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２に従って駆動制御信号Ｓ１〜Ｓ４を生成することにより、リアクトル電流ＩＬがリアクトル電流指令値ＩＬ＊に追従するように、半導体スイッチング素子１０１〜１０４をＰＷＭ制御に従ってスイッチング動作させる。

なお、図３では、比例積分（ＰＩ）制御部２０４によるフィードバック制御、及び、フィードバック制御及びフィードフォワード制御の組み合わせを説明したが、比例（Ｐ）制御のみ、又は、比例・積分・微分（ＰＩＤ）制御によってフィードバック制御を行なうことも可能である。

（過電流検出時の動作）
次に、電力変換装置１００に過電流が発生した場合の動作について説明する。

再び図１を参照して、過電流発生の要因としては、商用系統１３０での擾乱の発生が挙げられる。例えば、系統の地絡や線間短絡等が発生すると、商用系統１３０の電圧が急激に低下する。特に、系統電圧位相が９０度又は２７０度等の電圧振幅が大きなタイミングで系統電圧（Ｖｓｙｓ）が急激に低下した場合、電圧の変化量が大きくなるため、電力変換装置１００への影響が大きい。系統電圧の変化によって出力フィルタ回路１００Ｂのリアクトル１０８及び１２６のリアクトル電流ＩＬの傾きが変化するが、リアクトル電流ＩＬの傾きｋ（ＩＬ）について、直流母線電圧（電圧Ｖｄｃ）、商用系統電圧（電圧Ｖｓｙｓ）、及び、リアクトル１０８及び１２６のインダクタンスの和であるＬを用いて、下記の式（２）が成立する。

ｋ（ＩＬ）＝（Ｖｄｃ−Ｖｓｙｓ）／Ｌ …（２）
上述のように、制御部２００では、リアクトル電流ＩＬを制御するために、直流母線電圧（電圧Ｖｄｃ）及び商用系統１３０の系統電圧Ｖｓｙｓの変化に対しては、式（１）に沿って半導体スイッチング素子１０１〜１０４のオン時間が制御される。しかしながら、系統電圧Ｖｓｙｓが急激に変化すると、式（２）中の分子の値が急激に大きくなって、リアクトル電流の傾きが大きくなる。

例えば、系統電圧が正電圧であり（Ｖｓｙｓ＞０）、かつ、半導体スイッチング素子１０１及び１０３がオンすることによって直流側から交流側へと電力を送っている状態であるときに、商用系統１３０に擾乱が発生し系統電圧Ｖｓｙｓが低下すると、平滑用コンデンサ１１０の正側―半導体スイッチング素子１０１―リアクトル１０８−商用系統１３０−リアクトル１２６−半導体スイッチング素子１０３−平滑用コンデンサ１１０の負側の経路の電流の増加速度が上昇する。このため、定常動作時のＰＷＭ制御に従ったオンオフ制御では、半導体スイッチング素子１０１，１０３のオン時間が過大となってしまい、リアクトル電流の増大によって過電流が発生する。過電流が著しい場合には、半導体スイッチング素子が破壊にいたることが懸念される。

本実施の形態では、リアクトル電流ＩＬが、予め定められた過電流閾値よりも高い場合に、過電流が検出されるものとする。

図５には、過電流検出部１２２の構成例が示される。
図５を参照して、過電流検出部１２２は、電流検出部１１３によって検出されたリアクトル電流ＩＬと、過電流閾値Ｉｔｈとが入力されるコンパレータ１２３を有する。

コンパレータ１２３は、例えば、｜ＩＬ｜＞Ｉｔｈのときには、過電流を検出して、過電流検出信号ＳｏｃをＨレベルに設定する。一方で、コンパレータ１２３は、｜ＩＬ｜≦Ｉｔｈのときには、過電流を検出せず、過電流検出信号ＳｏｃをＬレベルに維持する。

過電流閾値Ｉｔｈは、電力変換装置１００の定格等を考慮して、任意に設定することができる。例えば、電力変換装置１００の運転条件から、定格運転条件でのリアクトル電流ＩＬの最大電流値の１００％〜１５０％の範囲内に過電流閾値Ｉｔｈを設定することができる。或いは、電力変換装置１００の素子性能から、例えば、半導体スイッチング素子１０１〜１０４の定格電流から一定の（例えば、２０％程度）のマージンをみた電流値に、過電流閾値Ｉｔｈを設定することができる。又、電力変換装置１００を保護停止すべき過電流値に対して、１０％程度低い電流値を過電流閾値Ｉｔｈに設定することも可能である。

なお、上述の過電流の検出構成は一例であり、他の構成によって、過電流を検出することも可能である。例えば、半導体スイッチング素子１０１〜１０４に直列に電流検出部を追加して、過電流を検出することも可能である。この場合には、電流検出部は、半導体スイッチング素子のどれか１素子にのみに配置することも可能であるし、複数の半導体スイッチング素子に対して配置することも可能である。これらの場合にも、電流検出部による検出部は過電流検出部１２２に入力されて、過電流検出部１２２は、過電流を検出すると過電流検出信号ＳｏｃをＨレベルに設定する。

上述のように、過電流の検出時に定常動作時のＰＷＭ制御を継続すると、過電流が継続される虞がある。このため、本実施の形態に係る電力変換装置１００では、過電流検出時には、定常動作時のＰＷＭ制御モードから他の制御モードへの切替が実行される。

図６は、実施の形態１に係る電力変換装置１００における過電流検出時の制御モードの切替を説明するための概念的な波形図である。図６では、表記の都合上、スイッチング周波数（すなわち、キャリア波ＣＷの周波数）を実際よりも低く表記しているが、実際には、リアクトル電流指令値ＩＬ＊の周波数が５０又は６０Ｈｚであるのに対して、スイッチング周波数は、数十ｋＨｚ程度とされる。又、図６では、図３で説明したデッドタイムＴｄの表記を省略するが、実際には、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２には、図３と同様のデッドタイムが設けられる。図６には、系統電圧Ｖｓｙｓ、リアクトル電流指令値ＩＬ＊、及び、リアクトル電流ＩＬがいずれも正である場合の制御動作が示される。

図６を参照して、リアクトル電流ＩＬをリアクトル電流指令値ＩＬ＊に一致するためのＰＷＭ変換により、ベースとなるＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊が生成される。すなわち、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊は、図３で説明した、キャリア波ＣＷ及びＰＷＭ電圧指令Ｖ＊との電圧比較に従って生成される。従って、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊は、ＰＷＭ制御によって各周期のＨレベル期間の比（デューティ比）が変化する、キャリア波ＣＷの周期に従った周期的なパルス信号であり、「制御パルス信号」の一実施例に対応する。

一方で、制御回路１１５から駆動回路１１７へは、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２が出力され、駆動回路１１７は、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２に従って半導体スイッチング素子１０１〜１０４のオンオフを制御する。すなわち、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２は「制御信号」の一実施例に対応する。

リアクトル電流ＩＬは、ＰＷＭ信号Ｓｐｗｍ１のＨレベル期間（半導体スイッチング素子１０１及び１０３がオン）では上昇する一方で、ＰＷＭ信号Ｓｐｗｍ１のＬレベル期間（半導体スイッチング素子１０１及び１０３がオフ）では低下することにより、リプル成分を有しながら、リアクトル電流指令値ＩＬ＊に追従するように制御される。過電流が検出されていない定常動作時には、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊は、そのままＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２として、制御回路１１５から出力される。

ここで、時刻ｔ１において、系統擾乱が発生することにより、リアクトル電流ＩＬが上昇し、時刻ｔ２において、ＩＬ＞Ｉｔｈとなって過電流検出部１２２により過電流が検出される。これにより、過電流検出部１２２からの過電流検出信号Ｓｏｃに応じて、制御モードが、定常動作時のＰＷＭ制御モードから過電流モードへ切替えられる。すなわち、定常動作時のＰＷＭ制御モードは「第１の制御モード」の一実施例に対応し、過電流モードは「第２の制御モード」に対応する。

なお、実際には、実際に過電流が発生してから、コンパレータ１２３によって過電流検出信号ＳｏｃがＨレベルに変化するまでには、一定の遅れ時間（一般的には、数百ｎｓ〜数ｎｓ程度）が発生する。従って、設計時にはこの遅れ時間を考慮して、過電流閾値Ｉｔｈを設定する必要がある。

過電流モードでは、リアクトル電流指令値ＩＬ＊よりも大きく、かつ、過電流閾値Ｉｔｈよりも小さい範囲内の電流上限値Ｉｌｉｍがさらに設定される。本実施の形態では、電流上限値Ｉｌｉｍは、リアクトル電流指令値ＩＬ＊よりもα（Ａ）大きい電流とする。例えば、α（Ａ）は数Ａ程度とできる。これにより、ＩＬ＊＞０のときには、Ｉｌｉｍ＝ＩＬ＊＋αである一方で、ＩＬ＊＜０のときには、Ｉｌｉｍ＝ＩＬ＊−αとすることができる。

又、電流上限値Ｉｌｉｍは、リアクトル電流指令値ＩＬ＊に対して、定常時のＰＷＭ制御を行っているときと同等のリアクトル電流ＩＬの電流リプル、或いは、定常時に許容される最大電流リプルを加えることによって設定できる。又は、リアクトル電流指令値ＩＬ＊をｋ倍（ｋ＞１）することによって、電流上限値Ｉｌｉｍを設定することも可能である。さらには、リアクトル電流指令値ＩＬ＊とは無関係に、過電流閾値Ｉｔｈから一定レートで減少する電流値、又は、過電流閾値Ｉｔｈよりも低い一定値を、電流上限値Ｉｌｉｍとすることも可能である。このように、電流上限値Ｉｌｉｍは、リアクトル電流指令値ＩＬ＊よりも大きく、かつ、過電流閾値Ｉｔｈよりも小さい範囲内に収まるように、リアクトル電流指令値ＩＬ＊に連動させて設定される。

過電流モードでは、リアクトル電流ＩＬが電流上限値Ｉｌｉｍよりも大きいと、半導体スイッチング素子１０１〜１０４の全てがオフされて、ＰＷＭ制御に従ったスイッチング動作（以下、「ＰＷＭスイッチング動作」とも称する）が停止される。例えば、時刻ｔ２の時点で（ＩＬ＝Ｉｔｈ）、ＩＬ＞Ｉｌｉｍであるので、ベースとなるＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に関わらず、ＰＷＭ信号Ｓｐｗｍ１及びＳｐｗｍ２は、Ｌレベルとされる。ＰＷＭスイッチング動作は「第１のスイッチング動作」に対応する。

時刻ｔ２以降では、ＰＷＭスイッチング動作が停止される。実施の形態１では、過電流モード中のＰＷＭスイッチング動作の停止期間では、半導体スイッチング素子１０１〜１０４がオフされるため、リアクトル電流ＩＬは減少する。そして、リアクトル電流ＩＬが電流上限値Ｉｌｉｍよりも低下しても、当該タイミングで即座にＰＷＭスイッチング動作を再開することなく、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に同期させて、すなわち、ＰＷＭ信号Ｓｐｗｍ１＊又はＳｐｗｍ２＊がＬレベルからＨレベルに遷移するタイミングで、ＰＷＭスイッチング動作の再開可否が判断される。

例えば、図６では、ＩＬ＞Ｉｌｉｍの検知によるＰＷＭスイッチング動作の停止後では、ＰＷＭ信号Ｓｐｗｍ１＊がＬレベルからＨレベルに変化するタイミングにおいて、ＰＷＭスイッチング動作が再開される。これにより、時刻ｔ３において、ＰＷＭスイッチング動作が再開されて、半導体スイッチング素子１０１，１０３は、ＰＷＭ信号Ｓｐｗｍ１＊のＨレベル期間に対応するＰＷＭ信号Ｓｐｗｍ１のＨレベル期間にオンされる。これにより、時刻ｔ３以降では、再びリアクトル電流ＩＬが増加する。

この結果、時刻ｔ４において、リアクトル電流ＩＬが再び電流上限値Ｉｌｉｍに達すると、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２が強制的にＬレベルに設定されて、ＰＷＭスイッチング動作が停止される。これにより、時刻ｔ４以降では、半導体スイッチング素子１０１〜１０４のオフによりリアクトル電流ＩＬが低下するので、ＩＬ＜Ｉｌｉｍとなる。

次にＰＷＭ信号Ｓｐｗｍ１＊がＬレベルからＨレベルに変化する時刻ｔ５において、ＰＷＭ信号Ｓｐｗｍ１＊に従ってＰＷＭ信号Ｓｐｗｍ１がＨレベルに設定されて、ＰＷＭスイッチング動作が再開される。半導体スイッチング素子１０１及び１０３のオンによって、リアクトル電流ＩＬが再び増加する。

時刻ｔ６において、時刻ｔ４と同様に、リアクトル電流ＩＬが電流上限値Ｉｌｉｍに達すると、ＰＷＭスイッチング動作が再び停止される。これにより、再びリアクトル電流ＩＬは減少に転じる。このように、図６では、時刻ｔ２〜ｔ３、時刻ｔ４〜ｔ５、及び、時刻ｔ６〜ｔ７の各期間において、ＰＷＭスイッチング動作が停止されて、半導体スイッチング素子１０１〜１０４がオフされることにより、リアクトル電流ＩＬが単調に減少する「電流減少期間」が設けられる。

時刻ｔ７では、時刻ｔ５と同様に、ＩＬ＜Ｉｌｉｍであることから、ＰＷＭ信号Ｓｐｗｍ１＊に従ってＰＷＭ信号Ｓｐｗｍ１がＨレベルに設定されて、ＰＷＭスイッチング動作が再開される。

そして、時刻ｔ８では、ＰＷＭ信号Ｓｐｗｍ１＊がＨレベルからＬレベルに変化するが、このタイミングにおいても、リアクトル電流ＩＬは電流上限値Ｉｌｉｍに達していない。すなわち、定常時のＰＷＭ制御に従った半導体スイッチング素子１０１及び１０３のオン時間が確保されても、リアクトル電流ＩＬが電流上限値Ｉｌｉｍまで上昇しなかったことになるので、定常動作時のＰＷＭ制御を再開可能であると判断することができる。従って、時刻ｔ８において、過電流モードは終了されて、電流上限値Ｉｌｉｍの設定も解除される。

すなわち、時刻ｔ８では、制御モードが、再び定常動作時のＰＷＭ制御モードへ切替えられる。定常動作時のＰＷＭ制御モードへの切替後は、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２に従ったＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２によって、ＰＷＭスイッチング動作が実行されて、リアクトル電流ＩＬがリアクトル電流指令値ＩＬ＊に追従するように制御される。

なお、過電流モードの終了、すなわち、電流上限値Ｉｌｉｍの設定解除は、１周期のみではなく、複数のスイッチング周期に亘って、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２に従ったスイッチング制御によってもリアクトル電流ＩＬが電流上限値Ｉｌｉｍに達しないことを条件とすることも可能である。このようにすると、系統擾乱からの復帰時における制御の不安定性から発生する過電流を抑制することが可能となる。

或いは、電流上限値Ｉｌｉｍが導入された実施の形態１の過電流モードについては、開始（時刻ｔ２）から予め定められた一定時間の経過後に終了することも可能である。このようにすると、過電流モードの終了判定のために、電圧又は電流の監視が不要であるので、制御を簡易化することができる。

或いは、過電流モードの終了による電流上限値Ｉｌｉｍの設定解除は、電力変換装置１００の交流側の電圧又は電流（例えば、系統電圧Ｖｓｙｓ、リアクトル電流ＩＬ、又は、リアクトル電流指令値ＩＬ＊）のゼロクロスに対応したタイミングとすることも可能である。このようにすると、電圧及び電流がゼロ付近の状態から定常動作時のＰＷＭ制御モードを再開できるので、再度過電流が発生することを抑制できる。

なお、電流上限値Ｉｌｉｍへの到達によって停止されたＰＷＭスイッチング動作の再開タイミング（時刻ｔ３，ｔ５，ｔ７）は、ＰＷＭ信号Ｓｐｗｍ２＊がＬレベルからＨレベルに遷移するタイミングとすることも可能である。この場合には、ＩＬ＜ＩｌｉｍによるＰＷＭスイッチング動作の再開後、ＰＷＭ信号Ｓｐｗｍ２＊のＨレベル期間における半導体スイッチング素子１０２及び１０３のオンによってリアクトル電流ＩＬが低下する。そして、ＰＷＭ信号Ｓｐｗｍ２＊がＬレベルに変化し、ＰＷＭ信号Ｓｐｗｍ１＊がＨレベルに変化した後に、リアクトル電流ＩＬが増加に転じる。

この場合には、ＰＷＭ信号Ｓｐｗｍ１＊が次にＬレベルに変化するまでに、リアクトル電流ＩＬが電流上限値Ｉｌｉｍに達すると、ＰＷＭスイッチング動作が再停止されて過電流モードが継続される。一方で、ＰＷＭ信号Ｓｐｗｍ１＊が次にＬレベルに変化するタイミングまで、すなわち、ＰＷＭ信号Ｓｐｗｍ１の１周期を通じて、ＩＬ＜Ｉｌｉｍが継続すると、当該タイミングにおいて、過電流モードが終了されて、制御モードは、定常動作時のＰＷＭ制御モードへ切替えられる。

もし、過電流モードにおいてＰＷＭスイッチング動作が停止された後、リアクトル電流ＩＬが電流上限値Ｉｌｉｍよりも小さくなったタイミングで、即座にＰＷＭスイッチング動作を再開すると、ＰＷＭ信号Ｓｐｗｍ１＊のＨレベル期間と重なった場合に、リアクトル電流ＩＬが即座に電流上限値Ｉｌｉｍに達して、再びＰＷＭスイッチング動作が停止されることが懸念される。従って、ＰＷＭスイッチング動作の再開タイミングを、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に同期させることにより、ＰＷＭスイッチング動作の再開後、即座にＰＷＭスイッチング動作が再停止されることを防止できる。図６では、時刻ｔ3、ｔ５、及び、ｔ７が「第１のタイミング」に対応する。

なお、図６では、系統電圧Ｖｓｙｓ、リアクトル電流指令値ＩＬ＊、及び、リアクトル電流ＩＬが正である場合の制御動作を例示したが、系統電圧Ｖｓｙｓ、リアクトル電流指令値ＩＬ＊、及び、リアクトル電流ＩＬが負の場合にも、同様に、過電流モードへの切替、電流上限値Ｉｌｉｍ（Ｉｌｉｍ＜０）の設定、及び、過電流モードから定常動作時のＰＷＭ制御モードへの切替を制御することができる。但し、この場合には、ＰＷＭ信号Ｓｐｗｍ２＊のＨレベル期間で、リアクトル電流ＩＬ（絶対値）が増加するので、一旦停止されたＰＷＭスイッチング動作の再開後には、ＰＷＭ信号Ｓｐｗｍ２＊がＨレベルからＬレベルに変化するタイミングまで、すなわち、ＰＷＭ信号Ｓｐｗｍ２＊の１周期を通じてリアクトル電流ＩＬが電流上限値Ｉｌｉｍに達しないときに、過電流モードを終了することができる。

又、図６の動作例では、系統擾乱は比較的短期間で収束して、リアクトル電流ＩＬの過電流も収まることを想定しているが、系統擾乱の長期間の継続、或いは、電力変換装置１００の異常によって、時刻ｔ８の状態が長期間現れない可能もある。従って、過電流モードの開始後に、時刻ｔ４，ｔ６，ｔ８の様にリアクトル電流ＩＬが電流上限値Ｉｌｉｍに達する回数が、予め定められた規定回数（例えば、５回程度）に達すると、電力変換装置１００の動作を停止させることが好ましい。

図７には、図６で説明した制御モードの切替に対応したＰＷＭ信号を生成するためのＰＷＭ信号変換部の詳細な構成を示す回路図が示される。

図７を参照して、ＰＷＭ信号変換部２０５は、制御部８０１と、ラッチ回路８０２と、ＡＮＤゲート８０３，８０４と、電流判定部８１０とを含む。電流判定部８１０は、電流上限値設定部８１１と、ＯＲゲート８１２と、コンパレータ８１５とを有する。電流判定部８１０には、過電流検出部１２２からの過電流検出信号Ｓｏｃが入力される。

制御部８０１は、図２に示されたインバータ制御指令値Ｖｏ＊及びキャリア波ＣＷを受けて、図３で説明したＰＷＭ制御によって、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊を生成する。即ち、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊は、図３及び図４におけるＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２に相当する。すなわち、制御部８０１は、ＰＷＭ信号変換部２０５の機能のうちの、図３に示されたＰＷＭ制御機能を含む機能ブロックとして表記される。

電流上限値設定部８１１は、過電流検出信号ＳｏｃがＬレベルからＨレベルに変化すると、電流上限値Ｉｌｉｍの生成を開始する。電流上限値設定部８１１は、制御部８０１からの過電流モード解除信号ＳｒｍがＨレベルに設定されるまで、電流上限値Ｉｌｉｍの生成を継続する。上述のように、電流上限値設定部８１１は、リアクトル電流指令値ＩＬ＊に連動させて電流上限値Ｉｌｉｍを設定することができる。又、過電流モード解除信号Ｓｒｍは、過電流モードへの切替後、上述した過電流モードの終了条件が成立すると、Ｈレベルに設定される。

或いは、電流上限値Ｉｌｉｍについては、制御部８０１で常時生成した上で電流上限値設定部８１１に伝送し、電流上限値設定部８１１が、過電流検出信号Ｓｏｃに応じた動作開始時から、電流上限値Ｉｌｉｍをコンパレータ８１５へ出力することも可能である。

コンパレータ８１５は、電流検出部１１３によって検出されたリアクトル電流ＩＬと、電流上限値設定部８１１からの電流上限値Ｉｌｉｍとを比較して、信号Ｓｌｉｍを出力する。信号Ｓｌｉｍは、Ｉｒ＞ＩｌｉｍのときにＨレベルに設定される一方で、Ｉｒ≦ＩｌｉｍのときにはＬレベルに設定される。なお、リアクトル電流ＩＬ及び電流上限値Ｉｌｍｉｎはいずれも交流電流であるので、コンパレータ８１５では、絶対値同士の比較、又は、正電流及び負電流の２系統での比較結果の総合が必要となる。

ＯＲゲート８１２は、コンパレータ８１５からの信号Ｓｌｉｍと、過電流検出信号ＳｏｃとのＯＲ（論理和）演算結果を出力する。すなわち、ＯＲゲート８１２の出力信号は、リアクトル電流ＩＬが過電流閾値Ｉｔｈよりも大きいとき（過電流モードの開始時）、又は、リアクトル電流ＩＬが電流上限値Ｉｌｉｍよりも大きいとき（過電流モード中）において、Ｈレベルに設定される。反対に、ＩＬ＜Ｉｔｈで定常動作時のＰＷＭ制御モードが維持されている期間、及び、過電流モード中でＩＬ＜Ｉｌｍｉｎとなる期間では、ＯＲゲート８１２の出力信号はＬレベルとなる。

ラッチ回路８０２は、ＯＲゲート８１２からＨレベル信号が入力されると、制御部８０１からのリセット信号Ｓｒｓｔが入力されるまで、ブロック信号ＳｂｌｋをＬレベルに設定し続ける。ラッチ回路８０２は、リセット信号Ｓｒｓｔが入力されると、ＯＲゲート８１２の出力信号がＬレベルであると、ブロック信号ＳｂｌｋをＨレベルに復帰させる。ＯＲゲート８１２からＨレベル信号が入力されるまで、ブロック信号Ｓｂｌｋは、Ｈレベルに維持される。又、ＯＲゲート８１２の出力信号がＨレベルの期間では、リセット信号Ｓｒｓｔが入力されても、ブロック信号ＳｂｌｋはＬレベルに維持される。

ＡＮＤゲート８０３は、制御部８０１からのＰＷＭ信号Ｓｐｗｍ１＊と、ブロック信号ＳｂｌｋとのＡＮＤ（論理積）演算結果を、ＰＷＭ信号Ｓｐｗｍ１として出力する。同様に、ＡＮＤゲート８０４は、制御部８０１からのＰＷＭ信号Ｓｐｗｍ２＊と、ブロック信号ＳｂｌｋとのＡＮＤ（論理積）演算結果を、ＰＷＭ信号Ｓｐｗｍ２として出力する。ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２は、駆動回路１１７へ入力される。

ブロック信号ＳｂｌｋがＨレベルの期間では、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊は、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２とされる。一方で、ブロック信号ＳｂｌｋがＬレベルの期間では、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に関わらず、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２はＬレベルに固定される。

ブロック信号ＳｂｌｋをＨレベルに復帰させるためのリセット信号Ｓｒｓｔは、図６の制御例では、ＰＷＭ信号Ｓｐｗｍ１＊がＬレベルかＨレベルに変化するタイミング（立ち上がりエッジ）、すなわち、時刻ｔ３，ｔ５，ｔ７のタイミングでラッチ回路８０２へ入力することができる。又、系統電圧Ｖｓｙｓ、リアクトル電流指令値ＩＬ＊、及び、リアクトル電流ＩＬが正及び負のいずれであるかに応じて、リセット信号Ｓｒｓｔの発生タイミングを、ＰＷＭ信号Ｓｐｗｍ１＊の立ち上がりエッジと、ＰＷＭ信号Ｓｐｗｍ２＊の立ち上がりエッジとの間で切替えることも可能である。

図７に示されたＰＷＭ信号変換部２０５の構成によれば、定常動作時のＰＷＭ制御モード（ＩＬ＜Ｉｔｈ）、すなわち、図６の時刻ｔ２以前では、ＯＲゲート８１２の出力信号がＬレベルに維持されてブロック信号ＳｂｌｋがＨレベルに維持されるため、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊がそのまま、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２とされる。

ＩＬ＞Ｉｔｈとなって過電流モードが開始されると、すなわち、図６の時刻ｔ３では、過電流検出信号Ｓｏｃに応じてＯＲゲート８１２の出力信号がＨレベルに変化することにより、ブロック信号ＳｂｌｋがＬレベルに変化する。これにより、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２がＬレベルに変化して、ＰＷＭスイッチング動作が停止される。

図６の時刻ｔ２〜ｔ３の間で、ＰＷＭ信号Ｓｐｗｍ１＊の立上りエッジに応答してリセット信号Ｓｒｓｔが発生されても、ＩＬ＞Ｉｌｉｍである場合には、ＯＲゲート８１２の出力信号がＨレベルのままであるので、ラッチ回路８０２は、ブロック信号ＳｂｌｋをＬレベルに維持する。すなわち、ＰＷＭスイッチング動作の停止が維持される。

図６の時刻ｔ３では、リセット信号Ｓｒｓｔの発生タイミングにおいて、ＩＬ＜ＩｌｉｍのためＯＲゲート８１２の出力信号がＬレベルであるので、ブロック信号ＳｂｌｋがＨレベルに復帰する。これにより、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に従ってＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２が設定されることにより、半導体スイッチング素子１０１〜１０４によるＰＷＭスイッチング動作が再開される。

図６の時刻ｔ４では、コンパレータ８１５の出力信号ＳｌｉｍがＨレベルに変化することにより、ＯＲゲート８１２の出力信号がＨレベルに変化する。これに応じて、ラッチ回路８０２がブロック信号ＳｂｌｋをＬレベルに変化させるので、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２がＬレベルに変化することにより、ＰＷＭスイッチング動作が再び停止される。

図６の時刻ｔ５及びｔ６では、時刻ｔ３及びｔ４と同様にＰＷＭ信号変換部２０５が動作することにより、半導体スイッチング素子１０１〜１０４のＰＷＭスイッチング動作が再開及び停止される。さらに、時刻ｔ７では、時刻ｔ３及びｔ５と同様にＰＷＭ信号変換部２０５が動作することにより、ＰＷＭスイッチング動作が再開される。時刻ｔ８では、上述した、過電流モードの終了条件が成立することにより、制御部８０１は、過電流モード解除信号ＳｒｍをＨレベルからＬレベルに変化させる。これに応じて、電流上限値設定部８１１は、電流上限値Ｉｌｉｍの出力を停止する。これにより、電流上限値Ｉｌｉｍの設定が解除された状態となる。時刻ｔ８以降では、過電流検出信号Ｓｏｃ及びコンパレータ８１５の出力信号ＳｌｉｍはいずれもＬレベルであるので、ＯＲゲート８１２の出力信号もＬレベルとなり、ブロック信号ＳｂｌｋはＨレベルに設定される。この結果、過電流モード終了後の定常動作時のＰＷＭ制御モードでは、図６の時刻ｔ２以前と同様に、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊がそのまま、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２とされる。

なお、ＰＷＭ信号変換部２０５の構成は、図６に示された動作に従ってＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２を生成可能であれば、図７とは異なる構成とすることも可能である。例えば、図６では、ＡＮＤゲート８０３，８０４によってＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２を生成しているが、図示しないバッファ回路によって、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２を出力するとともに、当該バッファ回路のイネーブル信号端子に、図７のブロック信号Ｓｂｌｋを入力する構成とすることも可能である。又は、ＦＰＧＡ（Field Programmable Gate Array）等を適用して、同様の機能を有するようにＰＷＭ信号変換部２０５を適宜構成することも可能である。

又、ＰＷＭ信号Ｓｐｗｍ１及びＳｐｗｍ２が相補的な信号であるので、一方のＰＷＭ信号の反転により、他方のＰＷＭ信号を生成する構成とすることも可能である。但し、この構成では、反転前の信号及び反転後の信号の間に、別途デッドタイムを付与することが必要となる。

以上説明したように、実施の形態１に係る電力変換装置によれば、過電流モードでは電流上限値を設定して、リアクトル電流と電流上限値との比較に基づいて過電流モードの終了を判断するので、過電流モードの終了後、即座に過電流が再発することを抑制できる。この結果、電力変換装置１００に過電流が発生した場合にも、運転を安定的に継続することができる。特に、電流上限値がリアクトル電流指令値に連動して設定されることにより、単に過電流閾値にヒステリシスを設ける場合と比較して、過電流モードを終了してＰＷＭ制御モードを再開した場合におけるリアクトル電流の挙動を安定化することができる。

さらに、実施の形態１では、リアクトル電流指令値に連動した電流上限値とリアクトル電流との比較に基づき、ＰＷＭスイッチング動作を行う期間と停止する期間（電流減少期間）とが交互に設けられる。この結果、過電流モードの終了後のＰＷＭ制御モードの再開時におけるリアクトル電流偏差が抑制されるので、ＰＷＭ制御モードの再開後におけるリアクトル電流の挙動をさらに安定化することができる。

又、過電流モード中において、ＰＷＭスイッチング動作の開始タイミングを、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊と同期させることにより、ＰＷＭスイッチング動作を安定的に実行できるので、リアクトル電流ＩＬをリアクトル電流指令値ＩＬ＊に近付けることができる。

実施の形態１の変形例．
実施の形態１の変形例では、過電流モードから定常動作時のＰＷＭ制御モードへの復帰をスムーズにするための制御について説明する。実施の形態１では、図６で説明したように、過電流モードにおいてＰＷＭスイッチング動作を停止する際に、半導体スイッチング素子１０１〜１０４の全てをオフする制御を説明した。これに対して、実施の形態１の変形例では、ＰＷＭスイッチング動作の停止時に、半導体スイッチング素子１０１〜１０４の全てをオフするのではなく、リアクトル電流ＩＬを増大させることがない一部の半導体スイッチング素子についてはオンする制御を行なう。

図８には、実施の形態１の変形例に係る電力変換装置１００における過電流検出時の制御モードの切替を説明するための概念的な波形図が示される。図８では、図６と同様にリアクトル電流ＩＬが変化する下での制御が示される。すなわち、リアクトル電流ＩＬ、リアクトル電流指令値ＩＬ＊、及び、電流上限値Ｉｌｉｍの波形は、図６と同様である。

図８においても、系統電圧Ｖｓｙｓ、リアクトル電流指令値ＩＬ＊、及び、リアクトル電流ＩＬがいずれも正である期間の制御動作が例示される。この場合には、半導体スイッチング素子１０１及び１０４のオン期間において、直流側から交流側へ電力が供給される。従って、系統電圧Ｖｓｙｓ、リアクトル電流指令値ＩＬ＊、及び、リアクトル電流ＩＬが正である期間では、半導体スイッチング素子１０２及び１０３がオンしても、リアクトル電流ＩＬは、増加することなく減少する。

このため、実施の形態１の変形例では、過電流モードの開始後、ＰＷＭスイッチング動作が停止される時刻ｔ２，ｔ４，ｔ６において、半導体スイッチング素子１０１及び１０４がオフされる（Ｓｐｗｍ１＝Ｌレベル）一方で、半導体スイッチング素子１０２及び１０３がオンされる（Ｓｐｗｍ２＝Ｈレベル）。これに応じて、時刻ｔ２，ｔ４，ｔ６以降では、図６と同様に、リアクトル電流ＩＬは減少する。

時刻ｔ３，ｔ５，ｔ７では、図６と同様の条件により、ＰＷＭスイッチング動作が再開されることにより、リアクトル電流ＩＬが増加に転じる。時刻ｔ４，ｔ６では、図６と同様に、リアクトル電流ＩＬが電流上限値Ｉｌｉｍに達することにより、上述のように、半導体スイッチング素子１０１及び１０４がオフされ、半導体スイッチング素子１０２及び１０３がオンされる態様で、ＰＷＭスイッチング動作が停止される。

時刻ｔ８において、図６と同様に、過電流モードは終了されて、電流上限値Ｉｌｉｍの設定も解除される。尚、実施の形態１の変形例においても、過電流モードの終了条件は、実施の形態１での説明したのと同様に設定することができる。

又、図８においてもデッドタイムの表記は省略されているが、実際には、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２の各々について、ＬレベルからＨレベルへ変化する際には、図３と同様のデッドタイムが付与される。図８では、時刻ｔ２〜ｔ３、時刻ｔ４〜ｔ５、及び、時刻ｔ６〜ｔ７の各期間において、ＰＷＭスイッチング動作が停止されて、半導体スイッチング素子１０１，１０４がオフされることにより、リアクトル電流ＩＬが単調に減少する「電流減少期間」が設けられる。

図９には、図８で説明した実施の形態１の変形例での制御モードの切替に対応したＰＷＭ信号変換部２０５の詳細な構成を示す回路図が示される。

図９を参照して、ＰＷＭ信号変換部２０５は、制御部８０１、ラッチ回路８０２、及び、電流判定部８１０と、コンパレータ９２１と、ＮＯＴゲート９２０，９２５と、ＡＮＤゲート９０６，９０７と、ＯＲゲート９２４とを含む。

制御部８０１、ラッチ回路８０２、及び、電流判定部８１０は、図７と同様に動作する。なお、制御部８０１は、ＰＷＭ信号Ｓｐｗｍ１＊については、図３及び図４のＰＷＭ信号Ｓｐｗｍ１とは異なり、デッドタイムを付与しないで生成することができる。図９の構成では、後述するように、最終段でＰＷＭ信号Ｓｐｗｍ１，Ｓｐｍｗ２にデッドタイムを付与するためである。

又、電流判定部８１０のＯＲゲート８１２からラッチ回路８０２へ入力される信号、及び、制御部８０１からラッチ回路８０２へ入力されるリセット信号Ｓｒｓｔは図６と同様であるので、ラッチ回路８０２が出力するブロック信号Ｓｂｌｋについても、図７と同様に設定される。すなわち、過電流モード中のＰＷＭスイッチング動作の停止期間においてブロック信号ＳｂｌｋはＨレベルに設定され、それ以外の期間では、ブロック信号ＳｂｌｋはＬレベルに設定される。

コンパレータ９２１は、電圧検出部１１１によって検出された系統電圧Ｖｓｙｓと、基準電圧Ｖｒｅｆとを比較する。基準電圧Ｖｒｅｆを０（Ｖ）とすることによって、系統電圧Ｖｓｙｓが正電圧及び負電圧のいずれであるかを判定することができる。図９の例では、Ｖｓｙｓが正電圧（Ｖｓｙｓ＞Ｖｒｅｆ）のときには、コンパレータ９２１の出力信号はＬレベルであり、Ｖｓｙｓが負電圧（Ｖｓｙｓ＜Ｖｒｅｆ）のときに、コンパレータ９２１の出力信号はＨレベルであるものとする。なお、コンパレータ９２１には、系統電圧Ｖｓｙｓに代えて、電圧検出部１１２によるコンデンサ１０９の電圧Ｖａｃ、又は、電流検出部１１３によって検出されたリアクトル電流ＩＬを入力することで、商用系統１３０の極性を判定することも可能である。

ＡＮＤゲート９０６は、制御部８０１からのＰＷＭ信号Ｓｐｗｍ１＊と、ＮＯＴゲート９２５によるブロック信号Ｓｂｌｋの反転信号とのＡＮＤ（論理積）演算結果を出力する。ＡＮＤゲート９０７は、コンパレータ９２１の出力信号と、ブロック信号ＳｂｌｋとのＡＮＤ（論理積）演算結果を出力する。ＯＲゲート９２４は、ＡＮＤゲート９０６及び９０７の出力信号間のＯＲ（論理和）演算結果をＰＷＭ信号Ｓｐｗｍ１として出力する。ＮＯＴゲート９２０は、ＰＷＭ信号Ｓｐｗｍ１の反転信号を、ＰＷＭ信号Ｓｐｗｍ２として出力される。これらのＰＷＭ信号Ｓｐｗｍ１及びＳｐｗｍ２は、図示しないデッドタイム付与回路を通過させた後、駆動回路１１７へ入力される。例えば、当該デッドタイム付与回路は、ＰＷＭ信号Ｓｐｗｍ１（Ｓｐｗｍ２）と、遅延段通過後のＰＷＭ信号Ｓｐｗｍ１（Ｓｐｗｍ２）とのＡＮＤ（論理演算）を実行することにより、ＬレベルからＨレベルへの立上がりエッジのみにデッドタイム相当の遅延を付与するように構成することができる。

ブロック信号ＳｂｌｋがＬレベルの場合には、ＮＯＴゲート９２５からＡＮＤゲート９０６にはＨレベルが入力されるので、ＡＮＤゲート９０６の出力信号は、ＰＷＭ信号Ｓｐｗｍ１＊となる。一方で、ＡＮＤゲート９０７の出力信号は、コンパレータ９２１の出力信号（すなわち、系統電圧Ｖｓｙｓの極性）に関わらずＬレベルに固定される。従って、ＯＲゲート９２４からは、ＰＷＭ信号Ｓｐｗｍ１＊が、ＰＷＭ信号Ｓｐｗｍ１として出力され、ＮＯＴゲート９２０からは、ＰＷＭ信号Ｓｐｗｍ１＊の反転信号が、ＰＷＭ信号Ｓｐｗｍ１として出力される。従って、半導体スイッチング素子１０１〜１０４は、ＰＷＭ信号Ｓｐｗｍ１＊（Ｓｐｗｍ２＊）に基づくＰＷＭスイッチング動作を実行することができる。

一方で、ブロック信号ＳｂｌｋがＨレベルの場合には、系統電圧Ｖｓｙｓの極性によって、ＰＷＭ信号変換部２０５の動作が異なる。ブロック信号ＳｂｌｋがＨレベルの期間では、ＮＯＴゲート９２５からＡＮＤゲート９０６へＬレベルの信号が入力されるので、ＡＮＤゲート９０６の出力信号はＬレベルに固定される。一方で、ＡＮＤゲート９０７の出力信号は、コンパレータ９２１の出力信号がＬレベルである場合（Ｖｓｙｓ＞０）にはＬレベルとなる一方で、コンパレータ９２１の出力信号がＨレベルである場合（Ｖｓｙｓ＜０）にはＨレベルとなる。

従って、ブロック信号ＳｂｌｋのＨレベル期間において、系統電圧Ｖｓｙｓが正電圧（Ｖｓｙｓ＞０）である場合には、ＰＷＭ信号Ｓｐｗｍ１がＬレベル、ＰＷＭ信号Ｓｐｗｍ２がＨレベルに設定される。これにより、Ｖｓｙｓ＞０のときに直流側から交流側へエネルギーを送る経路を形成する半導体スイッチング素子１０１及び１０４がオフされる一方で、相補動作する半導体スイッチング素子１０２及び１０３はオンされる。このような、半導体スイッチング素子１０１〜１０４のオンオフは、系統電圧Ｖｓｙｓが正電圧の場合における「第２のスイッチング動作」に対応する。

反対に、ブロック信号ＳｂｌｋのＨレベル期間において、系統電圧Ｖｓｙｓが負電圧（Ｖｓｙｓ＜０）である場合には、ＰＷＭ信号Ｓｐｗｍ２がＬレベル、ＰＷＭ信号Ｓｐｗｍ１がＨレベルに設定される。これにより、Ｖｓｙｓ＜０のときに直流側から交流側へエネルギーを送る経路を形成する半導体スイッチング素子１０２及び１０３がオフされる一方で、相補動作する半導体スイッチング素子１０１及び１０４はオンされる。このような、半導体スイッチング素子１０１〜１０４のオンオフは、系統電圧Ｖｓｙｓが負電圧の場合における「第２のスイッチング動作」に対応する。

この結果、過電流モード中のＰＷＭスイッチング動作の停止期間では、系統電圧Ｖｓｙｓの極性に応じて、直流側から交流側へエネルギーを送る経路を形成する一部の半導体スイッチング素子をオフする一方で、残りの半導体スイッチング素子についてはオンすることができる。

このように、実施の形態１の変形例のように、過電流モード中のＰＷＭスイッチング動作の停止期間において、リアクトル電流ＩＬの増加に寄与しない一部の半導体スイッチング素子をオンさせる制御としても、実施の形態１と同様の効果を得ることが可能である。さらに、過電流モード及びＰＷＭ制御モードの間でのスイッチング動作の差が小さくなるので、過電流モードからＰＷＭ制御モードへの切替を、実施の形態１よりもスムーズにすることができる。

なお、ＰＷＭ信号変換部２０５の構成は、図８に示された動作に従ってＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２を生成可能であれば、図９とは異なる構成とすることも可能である。例えば、実施の形態１と同様に、バッファ回路やＦＰＧＡ等を適用して、図９の構成と同様の機能を有するようにＰＷＭ信号変換部２０５を適宜構成することが可能である。

実施の形態２．
実施の形態２では、実施の形態１及びその変形例で説明した、過電流モードでの他の制御例を説明する。すなわち、実施の形態においても、電力変換装置１００の構成（図１）及び定常動作時のＰＷＭ制御は、実施の形態１と同様である。

図１０には、実施の形態２に係る電力変換装置１００における過電流検出時の制御モードの切替を説明するための概念的な波形図が示される。図１０においても、リアクトル電流指令値ＩＬ＊の波形は、図６及び図８と同様であり、系統電圧Ｖｓｙｓ、リアクトル電流指令値ＩＬ＊、及び、リアクトル電流ＩＬが正である期間の制御動作が例示される。

図１０においても、時刻ｔ１での系統擾乱の発生により、時刻ｔ２において、過電流モードが開始される。時刻ｔ２以前では、ＰＷＭ信号Ｓｐｗｍ１＊、Ｓｐｗｍ２＊に従って、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２が設定されるので、半導体スイッチング素子１０１〜１０４は、ＰＷＭスイッチング動作を実行する。

実施の形態２では、過電流モード中には、実施の形態１の様な電流上限値Ｉｌｉｍとの比較が行なわれることなく、半導体スイッチング素子１０１〜１０４の全てがオフに維持される。すなわち、時刻ｔｘにおいて過電流モードが終了されて、制御モードがＰＷＭ制御モードへ切替えられるまでの間、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に関わらず、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｍｗ２はＬレベルに固定される。この結果、過電流モード中、リアクトル電流ＩＬは０に向かって単調に変化し、ＩＬ＝０に達すると、その状態が維持される。

時刻ｔｘでは、リアクトル電流指令値ＩＬ＊のゼロクロス点が検知されるのに応じて、過電流モードが終了される。すなわち、時刻ｔｘは「第２のタイミング」に対応する。図１０では、時刻ｔ２〜ｔｘを通じて、ＰＷＭスイッチング動作が停止されて半導体スイッチング素子１０１〜１０４がオフされることにより、リアクトル電流ＩＬが単調に減少する「電流減少期間」が設けられる。

時刻ｔｘ以降では、時刻ｔ２以前と同様に、ＰＷＭ信号Ｓｐｗｍ１＊、Ｓｐｗｍ２＊に従うＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２を用いて、半導体スイッチング素子１０１〜１０４は、リアクトル電流ＩＬをリアクトル電流指令値ＩＬ＊に追従させるためのＰＷＭスイッチング動作を実行する。

図１０に示されるように、過電流モード中においても、比例積分制御部２０４（図２）による制御演算が継続されてＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊が生成される。一方で、実施の形態２では、過電流モード中には、リアクトル電流ＩＬとリアクトル電流指令値ＩＬ＊との乖離が大きくなる可能性がある。従って、過電流モードからＰＷＭ制御モードへの切替時点では、過電流モード中における電流偏差ΔＩＬの積算をクリアするために、積分項（Ｋｉ・Σ（ΔＩＬ））の値を一旦ゼロにクリアすることが好ましい。或いは、過電流モード中には、比例積分制御部２０４での積分項の演算（特に、電流偏差ΔＩＬの積算）を一時的に停止してもよい。

図１１には、図１０で説明した実施の形態２での制御モードの切替に対応したＰＷＭ信号変換部２０５の詳細な構成を示す回路図が示される。

図１１を参照して、ＰＷＭ信号変換部２０５は、制御部８０１、ラッチ回路８０２、及び、ＡＮＤゲート９３１，９３２を含む。

制御部８０１は、図７と同様に動作して、ＰＷＭスイッチング動作のためのＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊と、リセット信号Ｓｒｓｔを出力する。実施の形態２では、リセット信号Ｓｒｓｔは、リアクトル電流指令値ＩＬ＊のゼロクロスタイミング（図１０の時刻ｔｘ）で発生される。図２及び図３で説明したように、リアクトル電流指令値ＩＬ＊は、制御回路１１５の内部で生成されるので、そのゼロクロスタイミングは容易に検知できる。或いは、リセット信号Ｓｒｓｔの発生タイミングは、電力変換装置１００の交流側の電圧又は電流の他のゼロクロス点として、電圧検出部１１１によって検出される系統電圧Ｖｓｙｓ、又は、電流検出部１１３によって検出されるリアクトル電流ＩＬのゼロクロス点に対応させて定めることも可能である。

ラッチ回路８０２には、図９及び図１１での電流判定部８１０からの出力信号に代えて、過電流検出部１２２からの過電流検出信号Ｓｏｃが入力される。従って、ラッチ回路８０２は、過電流検出信号ＳｏｃがＨレベルに変化すると、制御部８０１からのリセット信号Ｓｒｓｔが入力されるまで、ブロック信号ＳｂｌｋをＬレベルに設定し続ける。ラッチ回路８０２は、リセット信号Ｓｒｓｔが入力されると、過電流検出信号ＳｏｃがＬレベルであると、ブロック信号ＳｂｌｋをＨレベルに復帰させる。従って、ブロック信号Ｓｂｌｋは、図１０の時刻ｔ２において、ＨレベルからＬレベルに変化し、時刻ｔ２〜ｔｘの間Ｌレベルに維持されることが理解される。時刻ｔｘ以降では、ブロック信号ＳｂｌｋはＨレベルに設定される。

ＡＮＤゲート９３１は、制御部８０１からのＰＷＭ信号Ｓｐｗｍ１＊と、ブロック信号ＳｂｌｋとのＡＮＤ（論理積）演算結果を、ＰＷＭ信号Ｓｐｗｍ１として出力する。同様に、ＡＮＤゲート９３２は、制御部８０１からのＰＷＭ信号Ｓｐｗｍ２＊と、ブロック信号ＳｂｌｋとのＡＮＤ（論理積）演算結果を、ＰＷＭ信号Ｓｐｗｍ２として出力する。ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２は、駆動回路１１７へ入力される。

ブロック信号ＳｂｌｋがＨレベルの期間では、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊は、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２とされる。一方で、ブロック信号ＳｂｌｋがＬレベルの期間では、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に関わらず、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２はＬレベルに固定される。

図１１に示されたＰＷＭ信号変換部２０５の構成によれば、定常動作時のＰＷＭ制御モードが選択される、図１０の時刻ｔ２以前、及び、時刻ｔｘ以降では、図１０に示されるように、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２のレベルは、ＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊と同等とすることができる。一方で、過電流モードが適用される図１０の時刻ｔ２〜ｔｘでは、ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２をＬレベルに固定することができる。

なお、ＰＷＭ信号変換部２０５の構成は、図１０に示された動作に従ってＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２を生成可能であれば、図１１とは異なる構成とすることも可能である。例えば、実施の形態１と同様に、バッファ回路やＦＰＧＡ等を適用して、図１１の構成と同様の機能を有するようにＰＷＭ信号変換部２０５を適宜構成することが可能である。又、ＰＷＭ信号Ｓｐｗｍ１及びＳｐｗｍ２一方のＰＷＭ信号の反転により、他方のＰＷＭ信号を生成する構成とすることも可能である。但し、実施の形態１でも述べた様に、反転前の信号及び反転後の信号の間に、別途デッドタイムを付与することが必要となる。

以上説明したように、実施の形態２に係る電力変換装置では、実施の形態１と同様に開始される過電流モードによってリアクトル電流ＩＬを減少するととともに、電力変換装置１００の交流側の電圧又は電流（代表的には、リアクトル電流指令値ＩＬ＊）に係るゼロクロスタイミングで、過電流モードから定常動作時のＰＷＭ制御モードへ切替えることが可能である。

これにより、ＰＷＭ制御モードの再開直後における、リアクトル電流指令値ＩＬ＊に対するリアクトル電流ＩＬの電流偏差が小さくなるので、安定的に電流制御を再開することができる。又、制御モードの切替タイミングが検出遅れ等によってゼロクロス点からずれた場合にも、リアクトル電流ＩＬが比較的に小さい状態から、リアクトル電流指令値ＩＬ＊に追従するためのＰＷＭ制御が開始されるので、制御動作が不安定化することを防止できる。

なお、実施の形態１及びその変形例においても、実施の形態２との組み合わせによって、過電流モードの終了タイミングを、商用系統１３０に係る交流波形（代表的には、リアクトル電流指令値ＩＬ＊）のゼロクロスタイミングに対応して定めることも可能である。

実施の形態３．
実施の形態３では、電力変換装置の他の構成例に対する、本実施の形態に係る過電流モードの適用について説明する。

図１２は、実施の形態３に係る実施の形態３に係る電力変換装置の構成を示す回路図である。

図１２を参照して、実施の形態３に係る電力変換装置１００♯は、実施の形態１で説明した電力変換装置１００（図１）と比較して、インバータ回路１００Ａが、半導体スイッチング素子１０５及び１０６をさらに含む点で異なる。半導体スイッチング素子１０５及び１０６は、半導体スイッチング素子１０１〜１０４と同一の素子で構成することができる。半導体スイッチング素子１０５及び１０６は、接続点１２４及び１２５の間に、直列に電気的に接続される。半導体スイッチング素子１０５の正極は接続点１２４と電気的に接続され、半導体スイッチング素子１０６の負極は接続点１２５と電気的に接続され、半導体スイッチング素子１０５の負極と半導体スイッチング素子１０６の正極とが電気的に接続される。

駆動回路１１７は、半導体スイッチング素子１０５及び１０６の制御電極に対して、駆動制御信号Ｓ５及びＳ６を出力する。これにより、半導体スイッチング素子１０１〜１０４と同様に、半導体スイッチング素子１０５，１０６についても、制御回路１１５からの制御信号（ＰＷＭ信号Ｓｐｗｍ１，Ｓｐｗｍ２）に従ってオンオフすることができる。

具体的には、系統電圧Ｖｓｙｓが正電圧の場合には、半導体スイッチング素子１０１及び１０４をＰＷＭ制御によりオンオフする一方で、半導体スイッチング素子１０６は、半導体スイッチング素子１０１及び１０４と相補にオンオフされる。さらに、半導体スイッチング素子１０５はオンに固定する一方で、半導体スイッチング素子１０２及び１０３はオフに固定される。これにより、図３でのＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に従ったＰＷＭ制御を実現することができる。

これに対して、系統電圧Ｖｓｙｓが負電圧の場合には、半導体スイッチング素子１０２及び１０３をＰＷＭ制御によりオンオフする一方で、半導体スイッチング素子１０５は、半導体スイッチング素子１０２及び１０３と相補にオンオフされる。さらに、半導体スイッチング素子１０６はオンに固定する一方で、半導体スイッチング素子１０１及び１０４はオフに固定される。これにより、図３でのＰＷＭ信号Ｓｐｗｍ１＊，Ｓｐｗｍ２＊に従ったＰＷＭ制御を実現することができる。

実施の形態３に係る電力変換装置１００♯では、接続点１２４，１２５間のインバータ出力電圧Ｖｏが、＋Ｖｄｃ（半導体スイッチング素子１０１及び１０４のオン時），０（半導体スイッチング素子１０５及び１０６のオン時），−Ｖｄｃ（半導体スイッチング素子１０２及び１０３のオン時）の３レベルで変化する。このため、電力変換装置１００♯は、３レベルインバータとも称される。

実施の形態３に係る電力変換装置１００♯に対しても、実施の形態１で説明した過電流モード（図６）を適用することができる。

図６及び図１１を参照して、系統電圧Ｖｓｙｓが正電圧の場合には、半導体スイッチング素子１０１及び１０４をＰＷＭ信号Ｓｐｗｍ１に従ってオンオフし（Ｓ１＝Ｓ４＝Ｓｐｗｍ１）、半導体スイッチング素子１０６をＰＷＭ信号Ｓｐｗｍ２に従ってオンオフされる（Ｓ６＝Ｓｐｗｍ２）。一方で、上述のように、半導体スイッチング素子１０２及び１０３はオフに固定され、半導体スイッチング素子１０５はオン固定される。これにより、ＰＷＭ制御モードでは（時刻ｔ２以前、及び、時刻ｔ８以降）、半導体スイッチング素子１０１〜１０６によるＰＷＭスイッチング動作により、リアクトル電流指令値に追従するようにリアクトル電流ＩＬを制御することができる。

過電流モード中のＰＷＭスイッチング動作停止期間では、ＰＷＭ信号Ｓｐｗｍ１＝Ｓｐｗｍ２＝Ｌレベルとすることにより、半導体スイッチング素子１０１〜１０４，１０６をオフすることで、リアクトル電流ＩＬを減少することができる。半導体スイッチング素子１０５については、オン固定を継続しても、他の半導体スイッチング素子１０１〜１０４，１０６と揃えてオフしてもよいが、以下の点で得失が存在する。

過電流モード中にも半導体スイッチング素子１０５をオン固定する場合には、半導体スイッチング素子１０１〜１０４のオフ中に、リアクトル電流ＩＬは、半導体スイッチング素子１０５と、半導体スイッチング素子１０６の還流ダイオードとを通過しながら徐々に減少する。この場合には、過電流モード及びＰＷＭ制御モードの間で半導体スイッチング素子１０５の制御を共通化できる。

これに対して、過電流モード中に半導体スイッチング素子１０５をオフする場合には、半導体スイッチング素子１０１〜１０４のオフ中に、リアクトル電流ＩＬは、半導体スイッチング素子１０２及び１０３の還流ダイオード及び平滑用コンデンサ１１０を含む経路を通過しながら徐々に減少する。この結果、半導体スイッチング素子１０５をオン固定する場合よりも、リアクトル電流ＩＬの減少速度を高めることができる。

反対に、系統電圧Ｖｓｙｓが負電圧の場合には、半導体スイッチング素子１０２及び１０３をＰＷＭ信号Ｓｐｗｍ２に従ってオンオフし（Ｓ２＝Ｓ３＝Ｓｐｗｍ２）、半導体スイッチング素子１０５はＰＷＭ信号Ｓｐｗｍ１に従ってオンオフされる（Ｓ５＝Ｓｐｗｍ１）。一方で、半導体スイッチング素子１０１及び１０４はオフに固定され、半導体スイッチング素子１０６はオン固定される。これにより、ＰＷＭ制御モードでは、半導体スイッチング素子１０１〜１０６によるＰＷＭスイッチング動作により、リアクトル電流指令値に追従するようにリアクトル電流ＩＬを制御することができる。

過電流検出モード中のＰＷＭスイッチング動作停止期間では、ＰＷＭ信号Ｓｐｗｍ１＝Ｓｐｗｍ２＝Ｌレベルとすることにより、系統電圧Ｖｓｙｓが正電圧の場合と同様に、半導体スイッチング素子１０１〜１０４，１０６をオフすることで、リアクトル電流ＩＬを減少することができる。上述のように、半導体スイッチング素子１０５については、オン固定を継続しても、他の半導体スイッチング素子１０１〜１０４，１０６と揃えてオフしてもよい。

なお、実施の形態３に係る電力変換装置１００♯に対して、実施の形態１の変形例で説明した過電流モード（図８）を適用することも可能である。

図８及び図１２を参照して、実施の形態１の変形による過電流モード中のＰＷＭスイッチング動作停止期間では、系統電圧Ｖｓｙｓが正電圧である場合には、ＰＷＭ信号Ｓｐｗｍ１がＬレベル、かつ、ＰＷＭ信号Ｓｐｗｍ２がＨレベルに設定されるので、半導体スイッチング素子１０１〜１０４がオフされる一方で、半導体スイッチング素子１０６がオンされる。このため、ＰＷＭスイッチング動作停止期間では、半導体スイッチング素子１０５はオンオフのいずれであっても、リアクトル電流ＩＬを減少することができる。

又、過電流モード中のＰＷＭスイッチング動作停止期間において、系統電圧Ｖｓｙｓが負電圧である場合には、ＰＷＭ信号Ｓｐｗｍ１がＨレベル、かつ、ＰＷＭ信号Ｓｐｗｍ２がＬレベルに設定される。従って、半導体スイッチング素子１０１〜１０４がオフされる一方で、半導体スイッチング素子１０５がオンされる。このため、ＰＷＭスイッチング動作停止期間では、実施の形態１の変形例と同様に、半導体スイッチング素子１０６はオンオフのいずれであっても、リアクトル電流ＩＬを減少することができる。

又、実施の形態３に係る電力変換装置１００♯に対して、実施の形態２で説明した過電流モード（図１０）を適用することも可能である。

図１０及び図１２を参照して、過電流モード中には、ＰＷＭ信号Ｓｐｗｍ１＝Ｓｐｗｍ２＝Ｌレベルとすることにより、系統電圧Ｖｓｙｓが正電圧の場合には、半導体スイッチング素子１０１〜１０４，１０６をオフすることで、リアクトル電流ＩＬを減少することができる。又、系統電圧Ｖｓｙｓが負電圧の場合には、半導体スイッチング素子１０１〜１０４，１０５をオフすることで、リアクトル電流ＩＬを減少することができる。従って、過電流モードの終了タイミングを、商用系統１３０に係る交流波形（代表的には、リアクトル電流指令値ＩＬ＊）のゼロクロスタイミングとすることにより、実施の形態２と同様の、過電流モード及び定常動作時のＰＷＭ制御モードの切替を実現することができる。

このように、３レベルインバータの構成を有する電力変換装置１００♯に対しても、実施の形態１及びその変形例、並びに、実施の形態２で説明した過電流モードを、定常動作時のＰＷＭ制御モードから切替えて適用することが可能である。又、電力変換装置については、他の回路構成としてもよく、例えば、３レベル以上のマルチレベルインバータに対しても、同様の過電流モードを定常動作時のＰＷＭ制御モードから切替えて適用することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１００，１００＃ 電力変換装置、１００Ａ インバータ回路、１００Ｂ 出力フィルタ回路、１０１〜１０６ 半導体スイッチング素子、１０８，１２６ リアクトル（出力フィルタ回路）、１０９ コンデンサ（出力フィルタ回路）、１１０ 平滑用コンデンサ、１１１，１１２，１１４ 電圧検出部、１１３ 電流検出部、１１４ａ，１１４ｂ 電力線、１１５ 制御回路、１１７ 駆動回路、１２０ 直流電源、１２２ 過電流検出部、１２３，８１５，９２１ コンパレータ、１２４，１２５ 接続点、１３０ 商用系統、１３１，１３２ リレー、２００，８０１ 制御部、２０３ 演算部、２０４ 比例積分制御部、２０５ ＰＷＭ信号変換部、８０２ ラッチ回路、８１０ 電流判定部、８１１ 電流上限値設定部、ＣＷ キャリア波、ＩＬ リアクトル電流、ＩＬ＊ リアクトル電流指令値、Ｉｌｉｍ 電流上限値、Ｉｔｈ 過電流閾値、Ｓ１〜Ｓ６ 駆動制御信号（半導体スイッチング素子）、Ｓｂｌｋ ブロック信号、Ｓｐｗｍ１，Ｓｐｍｗ２ ＰＷＭ信号、Ｓｐｗｍ１＊、Ｓｐｗｍ２＊ ＰＷＭ信号（ベース）、Ｓｏｃ 過電流検出信号、Ｓｒｍ 過電流モード解除信号、Ｓｒｓｔ リセット信号、Ｔｄ デッドタイム、Ｖ＊ ＰＷＭ電圧指令、Ｖｏ インバータ出力電圧、Ｖｏ＊ インバータ制御指令値、Ｖｒｅｆ 基準電圧（０Ｖ）、Ｖｓｙｓ 系統電圧。

Claims (11)

1. 複数の半導体スイッチング素子を含んで構成された、直流側の直流電力を交流電力に変換して交流側から出力するインバータ回路と、
   前記交流側から出力される交流電流を検出するための電流検出部と、
   前記電流検出部によって検出された前記交流電流に基づき前記インバータ回路の動作を制御する制御回路と、
   前記制御回路からの制御信号に従って前記複数の半導体スイッチング素子のオンオフを制御する駆動回路とを備え、
   前記制御回路は、前記交流電流が交流電流指令値に追従するように前記インバータ回路を制御する第１の制御モードにおいて、前記交流電流が予め定められた過電流閾値よりも大きくなると、前記第１の制御モードから第２の制御モードに切替えて前記インバータ回路を制御し、
   前記制御回路は、前記第２の制御モードにおいて、前記交流電流を前記交流電流指令値に追従させるように前記複数の半導体スイッチング素子のオンオフを制御する第１のスイッチング動作を停止して、前記交流電流が単調に減少するように前記複数の半導体スイッチング素子のオンオフを制御する電流減少期間を設けるように前記インバータ回路を制御する、電力変換装置。
2. 前記制御回路は、前記第２の制御モードへの切替後には、前記交流電流に基づいて、又は、前記交流側での電圧或いは電流のゼロクロス点に対応したタイミングに従って、前記第２の制御モードを終了して前記第１の制御モードに切替えて前記インバータ回路を制御する、請求項１記載の電力変換装置。
3. 前記制御回路は、前記第２の制御モードにおいて、前記過電流閾値よりも小さく、かつ、前記交流電流指令値よりも大きい範囲内に電流上限値を設定し、かつ、前記交流電流と前記電流上限値との比較に基づいて、前記第２の制御モードを終了して前記第１の制御モードに切替るか否かを判断する、請求項１又は２に記載の電力変換装置。
4. 前記第１のスイッチング動作では、前記交流電流を前記交流電流指令値に追従させるための、デューティ比が各周期で変化する周期的な制御パルス信号に従って、前記制御信号が生成され、
   前記制御回路は、前記第２の制御モードにおいて、前記第１のスイッチング動作中に前記交流電流が前記電流上限値に達すると、前記第１のスイッチング動作を停止して前記電流減少期間を開始し、
   前記制御回路は、前記第１及び第２の制御モードを通じて前記電流検出部によって検出された前記交流電流に基づき前記制御パルス信号を生成し、かつ、前記第２の制御モード中の前記電流減少期間において、前記制御パルス信号に同期した第１のタイミングで前記交流電流が前記電流上限値よりも小さいときには、前記電流減少期間を終了して前記第１のスイッチング動作を再開する、請求項３記載の電力変換装置。
5. 前記制御回路は、前記第２の制御モードにおける前記第１のスイッチング動作時において、前記制御パルス信号の１周期又は複数周期を通じて前記交流電流が前記電流上限値よりも小さいときには、前記第２の制御モードを終了して前記第１の制御モードに切替えて前記インバータ回路を制御する、請求項４記載の電力変換装置。
6. 前記制御回路は、前記第２の制御モードの開始から予め定められた時間が経過すると、前記第２の制御モードを終了して前記第１の制御モードに切替えて前記インバータ回路を制御する、請求項３又は４に記載の電力変換装置。
7. 前記制御回路は、前記電流減少期間において、前記複数の半導体スイッチング素子の全てをオフするように前記制御信号を生成する、請求項３〜６のいずれか１項に記載の電力変換装置。
8. 前記制御回路は、前記電流減少期間において、前記複数の半導体スイッチング素子のうちの前記直流側から前記交流側にエネルギを伝送する経路に含まれる半導体スイッチング素子をオフする第２のスイッチング動作を実行する、請求項３〜６のいずれか１項に記載の電力変換装置。
9. 前記制御回路は、前記第２の制御モードにおいて、前記交流電流指令値又は前記交流側の交流電圧のゼロクロス点に対応した第２のタイミングで、前記第２の制御モードを終了して前記第１の制御モードに切替えて前記インバータ回路を制御する、請求項１又は２に記載の電力変換装置。
10. 前記制御回路は、前記第２の制御モード中を通じて、前記複数の半導体スイッチング素子の全てをオフするように前記制御信号を生成し、かつ、前記交流電流指令値又は前記交流側の交流電圧のゼロクロス点に対応したタイミングで、前記第２の制御モードを終了して前記第１の制御モードに切替えて前記インバータ回路を制御する、請求項９記載の電力変換装置。
11. 前記交流側は、商用系統と電気的に接続され、
    前記交流電流指令値は、前記商用系統と同一周波数の正弦波に従って設定される、請求項１〜１０のいずれか１項に記載の電力変換装置。

Images