JP6565576B2 - Power supply board - Google Patents
Power supply board Download PDFInfo
- Publication number
- JP6565576B2 JP6565576B2 JP2015203882A JP2015203882A JP6565576B2 JP 6565576 B2 JP6565576 B2 JP 6565576B2 JP 2015203882 A JP2015203882 A JP 2015203882A JP 2015203882 A JP2015203882 A JP 2015203882A JP 6565576 B2 JP6565576 B2 JP 6565576B2
- Authority
- JP
- Japan
- Prior art keywords
- pillar
- power supply
- substrate
- hole
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
本発明は、電源供給基板に関する。 The present invention relates to a power supply board.
サーバ装置等の情報処理装置における電力供給では、商用電源から供給される一次電源（交流電源）を装置内の電源ユニットで二次電源（低い電圧の直流電源）に変換し、装置が備えるマザーボード等の基板の各所に電力が供給される。基板の各所に供給される電力の電圧値が、ＤＣ／ＤＣコンバータによって更に其々の部品に応じた電圧値に変換された後、各部品に電力が供給される。ＣＰＵ（Central Processing Unit）等のプロセッサに
対する電力供給では、基板の各所に供給される電力の電圧値が、ＤＣ／ＤＣコンバータによってプロセッサに応じた電圧値に変換された後、プロセッサに電力が供給される。
In power supply in an information processing apparatus such as a server apparatus, a primary power supply (AC power supply) supplied from a commercial power supply is converted into a secondary power supply (low-voltage DC power supply) by a power supply unit in the apparatus, and a motherboard provided in the apparatus Electric power is supplied to various parts of the substrate. After the voltage value of the power supplied to each part of the substrate is further converted into a voltage value corresponding to each component by the DC / DC converter, the power is supplied to each component. In power supply to a processor such as a CPU (Central Processing Unit), the voltage value of power supplied to various parts of the board is converted into a voltage value corresponding to the processor by a DC / DC converter, and then the power is supplied to the processor. The
例えば、図９に示すように、基板１０１の同一平面上にＣＰＵ１１１、ＤＩＭＭ（Dual
Inline Memory Module）１１２、ＤＣ／ＤＣコンバータ１１３及び高速伝送部品１１４
が実装される。図１０に示すように、基板１０１内に形成された複数の給電経路１２１を介して、ＤＣ／ＤＣコンバータ１１３からＣＰＵ１１１に電力が供給される。また、図１０に示すように、基板１０１内には、複数の信号伝送路１２２が形成されている。図９は、基板１０１の平面図であり、図１０は、基板１０１の部分断面図である。
For example, as shown in FIG. 9,
Inline Memory Module) 112, DC /
Is implemented. As shown in FIG. 10, power is supplied from the DC /
ＤＣ／ＤＣコンバータ１１３は、所定の電圧でＣＰＵ１１１に電力を供給するために、給電経路１２１の途中で生じる電圧降下を補う電圧を出力する。そのため、電圧降下が少なくなるように、ＤＣ／ＤＣコンバータ１１３をＣＰＵ１１１の近傍に設置する。ＣＰＵ１１１とＤＩＭＭ１１２等のメモリとの間の伝送距離が短いほど、サーバ装置における信号伝送が高速化され、サーバ装置の性能が向上する。例えば、図９に示すように、ＣＰＵ１１１の近傍にＤＩＭＭ１１２や高速伝送部品１１４を配置することにより、ＣＰＵ１１１とＤＩＭＭ１１２との間の伝送距離を短くし、また、ＣＰＵ１１１と高速伝送部品１１４との間の伝送距離を短くしている。
The DC /
近年、高性能なサーバ装置の需要が増加しており、プロセッサの性能の向上、信号伝送の高速化、メモリ容量の増大が求められている。プロセッサの周波数を増加することで、プロセッサの性能が向上する。例えば、ＣＰＵ１１１の周波数を増加すると、ＣＰＵ１１１の消費電力が増加するため、ＤＣ／ＤＣコンバータ１１３の数を増やすことにより、ＣＰＵ１１１に大電流を供給している。ＤＣ／ＤＣコンバータ１１３を追加することができる空きエリアが基板１０１にない場合、例えば、図１１に示すように、基板１０１の外形を大きくすることにより、ＤＣ／ＤＣコンバータ１１３の数を増やすことになる。基板１０１の外形が大きくなり、基板１０１の製造サイズが規格外となる場合、基板１０１が製造困難となったり、基板１０１の製造コストが増大したりする。
In recent years, the demand for high-performance server devices has increased, and there has been a demand for improved processor performance, faster signal transmission, and increased memory capacity. Increasing the processor frequency improves the performance of the processor. For example, when the frequency of the
ＤＣ／ＤＣコンバータ１１３の数が増えると、ＤＣ／ＤＣコンバータ１１３からＣＰＵ
１１１への給電経路１２１が追加される。図１０に示すように、基板１０１内には複数の信号伝送路１２２が形成されているため、信号伝送路１２２を避けるようにして、基板１０１内に追加分の給電経路１２１を形成する。この場合、基板１０１の内層を増加することにより、基板１０１内に追加分の給電経路１２１を確保する。基板１０１の内層が増加し、基板１０１の製造厚みが規格外となる場合、基板１０１が製造困難となったり、基板１０１の製造コストが増大したりする。
When the number of DC /
A
図１２Ａ及び図１２Ｂに示すように、ＤＣ／ＤＣコンバータ１１３からＣＰＵ１１１への給電経路１２１を追加する場合、給電経路１２１は、ＣＰＵ１１１とＤＩＭＭ１１２との間の信号伝送路１２２を避けて設計される。図１２Ａは、給電経路１２１を追加する前の基板１０１の平面図である。図１２Ｂは、給電経路１２１を追加した後の基板１０１の平面図である。この場合、信号伝送路１２２を避けるようにして、基板１０１内に追加分の給電経路１２１を形成するため、給電経路１２１が細く長くなり、電圧降下の影響が大きくなる。また、給電経路１２１が信号伝送路１２２に近づくことで、信号伝送路１２２に電源ノイズが干渉し、伝送性能が低下する。
As shown in FIGS. 12A and 12B, when a
本件は、電圧降下及び電源ノイズを低減することを目的とする。 The purpose of this case is to reduce voltage drop and power supply noise.
本件の一観点による電源供給基板は、プロセッサを搭載可能な上面、前記上面の反対側の下面、及び前記上面から前記下面を貫通し、前記プロセッサと電気的に接続可能な複数の第１スルーホール及び複数の第２スルーホールを有する第１基板と、前記第１基板の前記下面から離れた位置に配置され、電源装置を有する第２基板と、前記第１基板の前記下面に実装され、複数の前記第１スルーホールと前記電源装置とを電気的に接続する第１導体と、前記第１基板の前記下面に実装され、複数の前記第２スルーホールと前記電源装置とを電気的に接続する第２導体と、を備える。 A power supply board according to an aspect of the present invention includes a top surface on which a processor can be mounted, a bottom surface opposite to the top surface, and a plurality of first through holes that penetrate the bottom surface from the top surface and can be electrically connected to the processor. And a first substrate having a plurality of second through holes, a second substrate having a power supply device disposed at a position away from the lower surface of the first substrate, and mounted on the lower surface of the first substrate, A first conductor that electrically connects the first through hole and the power supply device, and is mounted on the lower surface of the first substrate, and electrically connects the plurality of second through holes and the power supply device. And a second conductor.
本件によれば、電圧降下及び電源ノイズを低減することができる。 According to this case, voltage drop and power supply noise can be reduced.
以下、図面を参照して実施形態に係る電源供給基板（電子装置）について説明する。以下に示す電源供給基板の構成は例示であり、実施形態に係る電源供給基板の構成は、以下に示す構成に限定されない。 Hereinafter, a power supply substrate (electronic device) according to an embodiment will be described with reference to the drawings. The configuration of the power supply board shown below is an example, and the configuration of the power supply board according to the embodiment is not limited to the configuration shown below.
〈実施例１〉
実施例１に係る電源供給基板１について説明する。図１は、電源供給基板１の模式図である。電源供給基板１は、メインボード（マザーボード）２と、電源基板３と、メインボード２と電源基板３との間に配置された複数のピラー４とを備える。メインボード２は、例えば、複数の樹脂層によって形成されている。メインボード２は、ＣＰＵ５を搭載可能な上面（第１面）及び上面の反対側の下面（第２面）を有する。メインボード２の上面にはＣＰＵ５を搭載可能である。メインボード２の上面に設けられた複数の半田ボール１１を介して、メインボード２の上面にＣＰＵ５が搭載される。ＣＰＵ５の回路面に形成された電極（図示せず）に半田ボール１１が接合されている。メインボード２は、第１基板の一例である。電源基板３は、第２基板の一例である。ＣＰＵ５は、プロセッサの一例である。
<Example 1>
The power supply board 1 according to the first embodiment will be described. FIG. 1 is a schematic diagram of a power supply substrate 1. The power supply board 1 includes a main board (motherboard) 2, a
メインボード２は、内部に形成された複数のスルーホール２１と複数の信号伝送路２２とを有する。複数の半田ボール１１の一部が、メインボード２の上面に形成された複数の面パターン２３上に配置されている。この場合、一つの面パターン２３上に複数の半田ボール１１が配置される。面パターン２３は、導電性を有し、例えば、銅箔を用いて形成されている。複数のスルーホール２１の配置と、面パターン２３の配置とは対応しており、複数のスルーホール２１と面パターン２３とが電気的に接続されている。
The
スルーホール２１は、メインボード２を貫通する孔と、メインボード２を貫通する孔の側壁に形成された銅めっきとを有する。スルーホール２１は、貫通ビアとも呼ばれる。例えば、ドリル加工、レーザー又はドライエッチング等により、メインボード２に孔を形成し、例えば、無電解めっき法及び電気めっき法により、メインボード２の孔の側壁に銅めっきを形成する。信号伝送路２２は、メインボード２の平面方向に延びる配線及びメインボード２の厚み方向に延びるビアを含む。信号伝送路２２は、ＣＰＵ５で処理される信号の伝送に用いられる信号線である。
The through
ＣＰＵ５は、半田ボール１１及び面パターン２３を介して、スルーホール２１と電気的に接続可能である。ＣＰＵ５は、半田ボール１１及びメインボード２の上面に形成された電極（図示せず）を介して、信号伝送路２２と電気的に接続可能である。
The
表面実装技術（ＳＭＴ）により、複数のピラー４がメインボード２の上面の反対側の下面に実装されている。メインボード２の下面に形成された複数の面パターン２４上に複数のピラー４が配置され、ピラー４と面パターン２４とを半田２５によって半田付けすることにより、ピラー４がメインボード２の下面に実装される。この場合、一つの面パターン
２４上に一つのピラー４が配置される。面パターン２４は、導電性を有し、例えば、銅箔を用いて形成されている。
A plurality of
スルーホール２１と面パターン２４とが電気的に接続され、面パターン２４とピラー４とが電気的に接続されている。ピラー４は、電源基板３に接続されている。ピラー４は、導電性を有し、例えば、銅を用いて形成されている。ピラー４は、導体の一例である。図２は、ピラー４の外観図であり、ピラー４の側面及び底面を示している。ピラー４は、第１部分と、第１部分よりも細い第２部分とを有する。
The through
電源基板３は、メインボード２の下面から離れた位置に配置され、複数のＤＣ／ＤＣコンバータ６を有する。電源基板３は、例えば、複数の樹脂層によって形成されている。複数のＤＣ／ＤＣコンバータ６は、電源基板３の下面に実装されている。ＤＣ／ＤＣコンバータ６は、電源装置の一例である。複数のＤＣ／ＤＣコンバータ６は、電源基板３の下面の反対側の上面に実装されてもよい。ＣＰＵ５とＤＣ／ＤＣコンバータ６とは電気的に接続されており、複数のピラー４及び複数のスルーホール２１を介して、ＤＣ／ＤＣコンバータ６からＣＰＵ５に電力（電源）が供給される。例えば、ＤＣ／ＤＣコンバータ６は、外部電源から供給される電圧を、ＣＰＵ５用の電圧まで下げて、ＣＰＵ５に電力を供給する。
The
図９及び図１０に示すように、基板１０１の同一平面上にＣＰＵ１１１及びＤＣ／ＤＣコンバータ１１３を配置する場合、信号伝送路１２２を避けるようにして、基板１０１内にＤＣ／ＤＣコンバータ１１３からＣＰＵ１１１までの給電経路１２１を形成する。そのため、ＤＣ／ＤＣコンバータ１１３からＣＰＵ１１１までの給電経路１２１が長くなる。
As shown in FIGS. 9 and 10, when the
電源供給基板１では、メインボード２の下面に複数のピラー４が配置されている。すなわち、メインボード２の垂直方向にＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路が形成されている。そのため、メインボード２の平面方向に給電経路を形成する場合と比較して、ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路が短くなる。電源供給基板１は、図９及び図１０に示す構造と比較して、ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路が短くなる。したがって、電源供給基板１によれば、ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路における電圧降下を抑制することができる。
In the power supply board 1, a plurality of
電源供給基板１によれば、メインボード２の下面に複数のピラー４が配置することにより、メインボード２とＤＣ／ＤＣコンバータ６との間の給電経路をメインボード２の外部に配置することができる。すなわち、ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路の一部をメインボード２の外部に配置することができる。これにより、メインボード２の信号伝送路２２に対する給電経路からの電源ノイズを低減することができる。
According to the power supply board 1, a plurality of
図３は、電源供給基板１の模式図であって、電源基板３の詳細な構成が示されている。電源基板３は、内部に形成された複数のスルーホール３１、３２、３３、３４と、複数の電源配線３５と、複数のグランド配線３６とを有する。図３では、複数のピラー４の一つをピラー４Ａと示し、複数のピラー４の一つをピラー４Ｂと示している。ピラー４Ａは、第１導体の一例である。ピラー４Ｂは、第２導体の一例である。図３では、ピラー４Ａと電気的に接続されたスルーホール２１を、スルーホール２１Ａと示し、ピラー４Ｂと電気的に接続されたスルーホール２１を、スルーホール２１Ｂと示している。スルーホール２１Ａは、第１スルーホールの一例である。スルーホール２１Ｂは、第２スルーホールの一例である。
FIG. 3 is a schematic diagram of the power supply board 1 and shows a detailed configuration of the
スルーホール３１、３２、３３、３４は、電源基板３を貫通する孔と、電源基板３を貫通する孔の側壁に形成された銅めっきとを有する。例えば、ドリル加工、レーザー又はド
ライエッチング等により、電源基板３に孔を形成し、例えば、無電解めっき法及び電気めっき法により、銅めっきを孔の側壁に形成する。
The through holes 31, 32, 33, 34 have a hole penetrating the
フロー半田付け（ＤＩＰ）方式によって、ピラー４Ａ、４Ｂが電源基板３に実装されている。スルーホール３１の孔にピラー４Ａの第２部分を挿し込み、スルーホール３２の孔にピラー４Ｂの第２部分を挿し込む。溶融半田に電源基板３の下面を浸漬し、ピラー４Ａとスルーホール３１とを半田３７によって半田付けし、ピラー４Ｂとスルーホール３２とを半田３７によって半田付けすることにより、ピラー４Ａ、４Ｂが電源基板３に実装される。ピラー４Ａとスルーホール３１との間の隙間に半田３７が流れ込み、ピラー４Ａとスルーホール３１とが接合される。ピラー４Ｂとスルーホール３２との間の隙間に半田３７が流れ込み、ピラー４Ｂとスルーホール３２とが接合される。
The
ＤＣ／ＤＣコンバータ６は、スルーホール３３、３４と電気的に接続されている。スルーホール３３は、電源配線３５と電気的に接続され、スルーホール３４は、グランド配線３６と電気的に接続されている。電源配線３５は、スルーホール３１と電気的に接続されている。グランド配線３６は、スルーホール３２と電気的に接続されている。スルーホール３１は、ピラー４Ａと電気的に接続されている。スルーホール３２は、ピラー４Ｂと電気的に接続されている。半田ボール１１、面パターン２３、スルーホール２１Ａ、２１Ｂ面パターン２４、ピラー４Ａ、４Ｂ、スルーホール３１、３２、３３、３４、電源配線３５及びグランド配線３６によって、ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路が形成されている。ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路は、ＣＰＵ５とＤＣ／ＤＣコンバータ６との間の電源経路及びＣＰＵ５とＤＣ／ＤＣコンバータ６との間のグランド経路を含む。
The DC /
図３に示すように、複数のスルーホール２１Ａの直下にピラー４Ａが配置され、複数のスルーホール２１Ｂの直下にピラー４Ｂが配置されている。したがって、メインボード２とＤＣ／ＤＣコンバータ６との間の給電経路を、スルーホール２１Ａ、２１Ｂの直下に配置することができる。これにより、メインボード２の信号伝送路２２に対する給電経路からの電源ノイズを低減することができる。
As shown in FIG. 3, the
図４は、電源供給基板１の電源系統を示すブロック図である。図４に示すように、ピラー４Ａ、４Ｂが電源基板３の中央部分に配置され、ＤＣ／ＤＣコンバータ６が電源基板３の中央部分の外側の外周部分に配置されている。一つのピラー４Ａ及び一つのピラー４Ｂを一組として、ピラー４Ａを電源接続に用い、ピラー４Ｂをグランド接続に用いている。すなわち、ＣＰＵ５とＤＣ／ＤＣコンバータ６との間の電源経路の一部としてピラー４Ａが用いられ、ＣＰＵ５とＤＣ／ＤＣコンバータ６との間のグランド経路の一部としてピラー４Ｂが用いられている。図４に示す例に限定されず、ピラー４Ａをグランド接続に用いて、ピラー４Ｂを電源接続に用いてもよい。
FIG. 4 is a block diagram showing a power supply system of the power supply board 1. As shown in FIG. 4, the
点線４１によって囲まれたピラー４Ａ、４Ｂ及びＤＣ／ＤＣコンバータ６が第１の電源系統に属している。点線４２によって囲まれたピラー４Ａ、４Ｂ及びＤＣ／ＤＣコンバータ６が第２の電源系統に属している。点線４３によって囲まれたピラー４Ａ、４Ｂ及びＤＣ／ＤＣコンバータ６が第３の電源系統に属している。点線４４によって囲まれたピラー４Ａ、４Ｂ及びＤＣ／ＤＣコンバータ６が第４の電源系統に属している。点線４５によって囲まれたピラー４Ａ、４Ｂ及びＤＣ／ＤＣコンバータ６が第５の電源系統に属している。第１〜第５の電源系統に属するＤＣ／ＤＣコンバータ６のそれぞれは、異なる電圧値でＣＰＵ５に電力を供給してもよい。また、第１〜第５の電源系統に属するＤＣ／ＤＣコンバータ６のそれぞれは、同一の電圧値でＣＰＵ５に電力を供給してもよい。
The
図４には、電源系統が５系統である場合の例を示しているが、電源系統の数は図４の例
に限定されず、ＣＰＵ５の仕様に応じて、電源系統の数を変更してもよい。また、複数のＤＣ／ＤＣコンバータ６が一つの電源系統に属していてもよい。例えば、図３の例では、複数のＤＣ／ＤＣコンバータ６が一つの電源系統に属しており、一つのピラー４Ａと複数のＤＣ／ＤＣコンバータ６とが電気的に接続され、一つのピラー４Ｂと複数のＤＣ／ＤＣコンバータ６とが電気的に接続されている。
FIG. 4 shows an example in which there are five power supply systems, but the number of power supply systems is not limited to the example in FIG. 4, and the number of power supply systems is changed according to the specifications of the
図５は、電源基板３の内層における配線パターンを示す図である。配線パターンは、電源配線３５のパターン及びグランド配線３６のパターンを含む。図５に示すように、電源基板３の内層が領域５１〜５５に区画（画定）されており、第１〜第５の電源系統に属する配線パターンが領域５１〜５５内のそれぞれに配置されている。領域５１〜領域５５の配置と、第１〜第５の電源系統に属する各ＤＣ／ＤＣコンバータコンバータ６の配置とが対応している。すなわち、第１〜第５の電源系統に属する各ＤＣ／ＤＣコンバータ６の直下に第１〜第５の電源系統に属する配線パターン配置されている。電源基板３には電源部品（ＤＣ／ＤＣコンバータ６及び関連部品）のみが実装されているため、電源部品の実装及び電源基板３の内層における配線パターンを効率よく設計することができる。
FIG. 5 is a diagram showing a wiring pattern in the inner layer of the
一つのピラー４Ａと一つのＤＣ／ＤＣコンバータ６とが電気的に接続されてもよい。したがって、一つのピラー４Ａ及び複数のスルーホール２１Ａを介して、一つのＤＣ／ＤＣコンバータ６からＣＰＵ５に電源電圧が供給されてもよい。また、一つのピラー４Ａと複数のＤＣ／ＤＣコンバータ６とが電気的に接続されてもよい。したがって、一つのピラー４Ａ及び複数のスルーホール２１Ａを介して、複数のＤＣ／ＤＣコンバータ６からＣＰＵ５に電源電圧が供給されてもよい。
One
一つのピラー４Ｂと一つのＤＣ／ＤＣコンバータ６とが電気的に接続されてもよい。したがって、一つのピラー４Ｂ及び複数のスルーホール２１Ｂを介して、一つのＤＣ／ＤＣコンバータ６からＣＰＵ５にグランド電圧が供給されてもよい。また、一つのピラー４Ｂと複数のＤＣ／ＤＣコンバータ６とが電気的に接続されてもよい。したがって、一つのピラー４Ｂ及び複数のスルーホール２１Ｂを介して、複数のＤＣ／ＤＣコンバータ６からＣＰＵ５にグランド電圧が供給されてもよい。
One
電源基板３には、信号伝送路２２が形成されていない。そのため、電源基板３の内層における配線パターンは、信号伝送路２２の配置の影響を受けない。すなわち、電源基板３の内層のすべての層を給電経路として使用することができる。メインボード２には電源配線３５及びグランド配線３６が形成されていないため、メインボード２の信号伝送路２２に対する給電経路からの電源ノイズを低減することができる。
A
メインボード２の上面にＣＰＵ５が搭載されている。そのため、メインボード２とＣＰＵ５との接合面の平面度が良好であることが要求される。平面度が良好でない場合、メインボード２の上面とＣＰＵ５との間の距離が不均一となる。この場合、メインボード２の上面の半田ボール１１とＣＰＵ５との接合状態が悪くなり、ＣＰＵ５への給電が不安定となる。
A
例えば、メインボード２に大きな径を有する貫通孔を形成し、貫通孔内に銅ピラーや銅コインを埋め込むことにより、ＣＰＵ５への給電を行う場合がある。しかし、メインボード２に大きな径を有する貫通孔を形成すると、メインボード２に歪みが発生し、メインボード２とＣＰＵ５との接合面の平面度が悪化する。また、メインボード２内に銅ピラーや銅コインを埋め込む場合、メインボード２の製造コストが増大する。このように、メインボード２内に銅ピラーや銅コインを埋め込むことにより、ＣＰＵ５への給電を行う場合、デメリットが大きい。
For example, there is a case where power is supplied to the
メインボード２が有するスルーホール２１の形成は容易であり、メインボード２に複数のスルーホール２１を形成してもメインボード２には歪みや反りが発生しない。すなわちスルーホール２１の径は、ピラー４の径よりも小さく、メインボード２に歪みや反りが発生しないように、スルーホール２１の径の大きさが調整されている。一本のスルーホール２１の断面積は小さいため、一本のスルーホール２１を介してＣＰＵ５に供給される電力は小さい。そのため、一つの半田ボール１１と一本のスルーホール２１とを接合すると、ＣＰＵ５に供給される電力が不足する場合がある。
Formation of the through
電源供給基板１によれば、スルーホール２１の本数を半田ボール１１の個数よりも多くすることにより、ＣＰＵ５に供給される電力を増加することができる。半田ボール１１とスルーホール２１とのインターフェース（接合部分）に面パターン２３が配置されている。これにより、一つの半田ボール１１に複数のスルーホール２１が電気的に接続され、ＣＰＵ５に供給される電力を増加することができる。したがって、電源供給基板１によれば、複数のピラー４及び複数のスルーホール２１を介して、ＤＣ／ＤＣコンバータ６からＣＰＵ５に大電流を供給することができる。
According to the power supply substrate 1, the power supplied to the
電源供給基板１では、電源基板３にＤＣ／ＤＣコンバータ６が配置されている。したがって、ＣＰＵ５の消費電力が増加し、ＤＣ／ＤＣコンバータ６の数を増やす場合において、メインボード２の実装エリアを使用することなく、ＤＣ／ＤＣコンバータ６を追加することができる。メインボード２とピラー４との接続はＳＭＴによって行われるため、メインボード２及びピラー４の設計は簡易になる。また、ピラー４の断面積は大きいため、ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路における電圧降下を抑制することができる。
In the power supply board 1, a DC /
図６は、メインボード２とＣＰＵ５との間のインターフェースを示す図である。図６の矩形６１は、ＣＰＵ５の外形部分である。ＣＰＵ５は、給電部６２及び複数の信号伝送部６３を有する。給電部６２は、ＤＣ／ＤＣコンバータ６から供給された電力をＣＰＵ５の各所に供給する。信号伝送部６３は、メインボード２の信号伝送路２２と接続されている。信号伝送部６３は、メインボード２の信号伝送路２２から信号を受信し、メインボード２の信号伝送路２２に信号を送信する。
FIG. 6 is a diagram showing an interface between the
図６に示すように、ＣＰＵ５の中央部分に給電部６２が配置され、ＣＰＵ５の中央部分の外側の外周部分に複数の信号伝送部６３が配置されている。すなわち、給電部６２と複数の信号伝送部６３とが分離して配置されている。ＣＰＵ５の中央部分の直下にピラー４Ａ、４Ｂが配置され、ＣＰＵ５の外周部分の直下にメインボード２の信号伝送路２２が配置されている。したがって、メインボード２の信号伝送路２２と、ＤＣ／ＤＣコンバータ６からＣＰＵ５までの給電経路とを分離することができ、メインボード２の信号伝送路２２に対する給電経路からの電源ノイズを低減することができる。
As shown in FIG. 6, a
〈実施例２〉
実施例２に係る電源供給基板１について説明する。実施例２に係る電源供給基板１では、メインボード２と電源基板３とをコネクタによって接続する。図７及び図８は、メインボード２と電源基板３との接続方法の説明図である。メインボード２には、複数のピラー４に替えて、複数の第１コネクタ７１が設けられている。ＳＭＴにより、複数の第１コネクタがメインボード２の下面に実装されている。
<Example 2>
A power supply board 1 according to a second embodiment will be described. In the power supply board 1 according to the second embodiment, the
電源基板３には、複数の第２コネクタが設けられている。第２コネクタは、第１コネクタ７１と連結（嵌合）する。第１コネクタ７１は、例えば、雄コネクタである。第２コネクタ７２は、例えば、雌コネクタである。第１コネクタ７１及び第２コネクタ７２は、例えば、銅を用いて形成されている。図７及び図８に示す例に限定されず、第１コネクタ７
１が雌コネクタであり、第２コネクタ７２が雄コネクタであってもよい。
The
1 may be a female connector, and the
ＤＩＰ方式によってピラー４を電源基板３に実装する場合、電源基板３からピラー４を取り外すためには、半田３７を再溶融させて、スルーホール３１、３２からピラー４を引き抜く。そのため、電源供給基板１に対して余計な熱負荷がかかる。メインボード２と電源基板３とを第１コネクタ７１及び第２コネクタ７２によって接続することにより、メインボード２と電源基板３との分離が容易になる。したがって、メインボード２と電源基板３との接続及び分離を繰り返すことが容易となり、電源供給基板１の保守性が向上する。
When the
例えば、ピラー４の全体が円柱形状である場合、図１３に示すように、メインボード２と電源基板３との間の距離が定まらず、電源基板３の位置決めが困難となったり、電源基板３の位置決めができなかったりするという問題がある。また、スルーホール３１の径が大きい場合、メインボード２に対して電源基板３が平行とならず、メインボード２に実装されたコンデンサ等の電子部品８１と電源基板３に実装されたコンデンサ等の電子部品８２との間の距離が一定にならないという問題がある。メインボード２と電源基板３との間の距離に応じて、メインボード２の電子部品８１と電源基板３の電子部品８２との間の距離が変動する。メインボード２と電源基板３とが近づき過ぎることにより、メインボード２の電子部品８１と電源基板３の電子部品８２とが接触する恐れがある。
For example, when the
実施例１に係る電源供給基板１では、ピラー４Ａは、第１の径（直径）を有する第１部分と第２の径（直径）を有する第２部分とを備える。ピラー４Ａの第１部分及び第２部分は、円柱形状であり、ピラー４Ａの第１部分と第２部分とは繋がっている。ピラー４Ａの第１部分の径は、ピラー４Ａの第２部分の径よりも大きい。図１４に示すように、ピラー４Ａの第１部分の端面が面パターン２４と接触した状態で、ピラー４Ａの第１部分がメインボード２に実装されている。図１４は、ピラー４Ａを電源基板３に実装する前の電源供給基板１の模式図である。ピラー４Ａの第２部分の端面は、電源基板３側に向けられている。ピラー４Ａの第１部分の径が、ピラー４Ａの第２部分の径よりも大きいので、ピラー４Ａは段差形状を有する。換言すれば、ピラー４Ａは、ピラー４の一方の端面の中央部分が突出した形状になっている。電子部品８１は、メインボード２の下面に実装され、電子部品８２は、電源基板３の上面に実装されている。
In the power supply board 1 according to the first embodiment, the
図１５は、ピラー４Ａが電源基板３に実装された場合の電源供給基板１の模式図である。図１５に示すように、ピラー４Ａの第１部分は、メインボード２と電源基板３との間に位置し、ピラー４Ａの第２部分は、電源基板３の内部に位置している。ピラー４Ａが段差形状を有することにより、ピラー４Ａの第１部分が電源基板３の上面と接触し、ピラー４Ａの第２部分が電源基板３を貫通するスルーホール３１の孔に挿入される。スルーホール３１は、第３スルーホールの一例である。スルーホール３１の孔は、平面視で円形形状である。ピラー４Ａの第２部分の径は、スルーホール３１の孔の径（直径）よりも小さいため、ピラー４Ａの第２部分とスルーホール３１との間に隙間（空間）が形成される。ピラー４Ａの第２部分とスルーホール３１との間の隙間に半田３７が形成されることで、ピラー４Ａの第２部分とスルーホール３１とが接合される。
FIG. 15 is a schematic diagram of the power supply board 1 when the
ピラー４Ａの段差形状により、電源基板３が一定の位置（メインボード２から所定の長さ離れた位置）で保持される。すなわち、ピラー４Ａの第１部分と電源基板３の上面とが接触し、ピラー４Ａの第２部分とスルーホール３１とが接合されることで、電源基板３が一定の位置で保持される。ピラー４Ａの第１部分の径は、スルーホール３１の径よりも大きいため、ピラー４Ａの第１部分と電源基板３の上面とが接触する。ピラー４Ａの第１部分と電源基板３の上面とが接触することにより、メインボード２に対して電源基板３が平行となり、メインボード２に対して電源基板３が傾かない。電源基板３が一定の位置で保持されることで、メインボード２の電子部品８１と電源基板３の電子部品８２との間の距
離が一定となる。実施例１に係る電源供給基板１によれば、電源基板３の位置決めが容易となるとともに、メインボード２と電源基板３との間の距離を一定に保つことができる。したがって、メインボード２の電子部品８１と電源基板３の電子部品８２との間の距離を一定に保つことができる。
Due to the step shape of the
ピラー４Ａの第１部分の長さを変更することにより、メインボード２と電源基板３との間の距離を調整することが可能である。電子部品８１の高さと電子部品８２の高さの合計値よりも、ピラー４Ａの第１部分の長さを大きくことにより、電子部品８１と電子部品８２との接触を回避することができる。
It is possible to adjust the distance between the
図１４及び図１５では、ピラー４Ａを図示し、ピラー４Ｂを図示していないが、ピラー４Ｂは、ピラー４Ａと同様の構成であってもよい。すなわち、ピラー４Ｂは、第１の径（直径）を有する第１部分と第２の径（直径）を有する第２部分とを備えてもよい。ピラー４Ｂの第１部分及び第２部分は、円柱形状であり、ピラー４Ｂの第１部分と第２部分とは繋がっている。ピラー４Ｂの第１部分の径は、ピラー４Ｂの第２部分の径よりも大きい。ピラー４Ｂの第１部分の径が、ピラー４Ｂの第２部分の径よりも大きいので、ピラー４Ｂは段差形状を有する。換言すれば、ピラー４Ｂは、ピラーＢの一方の端面の中央部分が突出した形状になっている。ピラー４Ｂが電源基板３に実装された場合、ピラー４Ｂの第１部分は、メインボード２と電源基板３との間に位置し、ピラー４Ｂの第２部分は、電源基板３の内部に位置する。
14 and 15, the
ピラー４Ｂが段差形状を有することにより、ピラー４Ｂの第１部分が電源基板３の上面と接触し、ピラー４Ｂの第２部分が電源基板３を貫通するスルーホール３２の孔に挿入される。スルーホール３２は、第４スルーホールの一例である。スルーホール３２の孔は、平面視で円形形状である。ピラー４Ｂの第２部分の径は、スルーホール３２の孔の径（直径）よりも小さいため、ピラー４Ｂの第２部分とスルーホール３２との間に隙間（空間）が形成される。ピラー４Ｂの第２部分とスルーホール３２との間の隙間に半田３７が形成されることで、ピラー４Ｂの第２部分とスルーホール３２とが接合される。ピラー４Ｂの第１部分と電源基板３の上面とが接触し、ピラー４Ｂの第２部分とスルーホール３２とが接合されることで、電源基板３が一定の位置で保持される。ピラー４Ｂの第１部分の径は、スルーホール３２の径よりも大きいため、ピラー４Ｂの第１部分と電源基板３の上面とが接触する。
Since the
ピラー４Ａ及び４Ｂの一方が段差形状を有してもよいし、ピラー４Ａ及び４Ｂの両方が段差形状を有してもよい。ピラー４Ａ及び４Ｂの少なくとも一方が段差形状を有することにより、電源基板３が一定の位置で保持され、メインボード２と電源基板３との間の距離を一定にすることができる。ピラー４Ａ及び４Ｂの両方が段差形状を有することで、メインボード２に対する電源基板３の平行度の精度が向上する。また、複数のピラー４Ａのうち少なくとも一つのピラー４Ａが段差形状を有してもよいし、複数のピラー４Ａの全部が段差形状を有してもよい。複数のピラー４Ａのうち２つ以上のピラー４Ａが段差形状を有することで、メインボード２に対する電源基板３の平行度の精度が向上する。更に、複数のピラー４Ｂのうち少なくとも一つのピラー４Ｂが段差形状を有してもよいし、複数のピラー４Ｂの全部が段差形状を有してもよい。複数のピラー４Ｂのうち２つ以上のピラー４Ｂが段差形状を有することで、メインボード２に対する電源基板３の平行度の精度が向上する。
One of the
〈実施例３〉
図１に示すように、ＤＣ／ＤＣコンバータ６からＣＰＵ５に、ピラー４を介して電力が供給されるため、ＤＣ／ＤＣコンバータ６からＣＰＵ５に大電流を供給することができる。ＤＣ／ＤＣコンバータ６で生成された電力は、電源基板３の内層における配線パターン
を通り、ピラー４の外周面及びピラー４内を通ってＣＰＵ５に供給される。メインボード２には、ピラー４からＣＰＵ５に電力を供給するためのスルーホール２１が形成されている。ＣＰＵ５に大電流を供給するため、複数のスルーホール２１がメインボード２に形成されている。
<Example 3>
As shown in FIG. 1, since power is supplied from the DC /
１つのスルーホール２１に流せる電流には制限があるため、ＣＰＵ５に大電流を供給するには、スルーホール２１の個数が多くなる。ピラー４から複数のスルーホール２１に電流を流すには、ピラー４と複数のスルーホール２１とが接することになるため、スルーホール２１の個数に応じて、ピラー４の外径が大きくなる。メインボード２とピラー４とを接合する半田２５（はんだ接合部）の強度を上げるためには、半田２５の接合面積を拡大することが有効である。ピラー４の外径が大きくなると、半田２５の接合面積が拡大する。
Since the current that can flow through one through
一方、ピラー４の外径を大きくすると、ピラー４の剛性が高くなる。ピラー４の剛性が高くなると、以下に示す理由から、メインボード２とピラー４とを接合する半田２５にクラック（亀裂）が発生する。
On the other hand, when the outer diameter of the
電源供給基板１を備えるサーバ装置の電源がＯＮとなり、サーバ装置が稼働すると、サーバ装置内の温度は高くなり、サーバ装置の電源がＯＦＦとなり、サーバ装置が停止すると、サーバ装置内の温度は低くなる。サーバ装置内の温度が高くなると、メインボード２及び電源基板３は膨張し、サーバ装置内の温度が低くなると、メインボード２及び電源基板３は収縮する。図１６は、サーバ装置が稼働状態となることにより、メインボード２が膨張し、電源基板３が膨張した場合の電源供給基板１の模式図である。
When the server apparatus including the power supply board 1 is turned on and the server apparatus is operated, the temperature in the server apparatus is increased. When the server apparatus is turned off and the server apparatus is stopped, the temperature in the server apparatus is decreased. Become. When the temperature inside the server device increases, the
基板特性（基板の材料、種類、厚さ、内層数）により、メインボード２の熱膨張率と、電源基板３の熱膨張率とが異なる。そのため、メインボード２の収縮速度と電源基板３の収縮速度とが異なる。例えば、メインボード２の収縮速度よりも電源基板３の収縮速度が速い場合、メインボード２及び電源基板３に実装されたピラー４Ａ、４Ｂが、メインボード２及び電源基板３のそれぞれの挙動に追従することにより、ピラー４Ａ、４Ｂの周辺に応力が発生する。図１７は、メインボード２の収縮速度よりも電源基板３の収縮速度が速い場合の電源供給基板１の模式図である。
The thermal expansion coefficient of the
ピラー４Ａ、４Ｂの剛性が低い場合、ピラー４Ａ、４Ｂが、メインボード２及び電源基板３のそれぞれの挙動に追従する際、ピラー４Ａ、４Ｂが撓ることにより、半田２５に発生する応力が緩和される。しかしながら、上述のように、ピラー４Ａ、４Ｂの外径を大きくすると、ピラー４Ａ、４Ｂの剛性が高くなる。そのため、半田２５に発生する応力が高くなり、半田２５の接合面にクラックが発生する。図１８は、電源供給基板１の模式図であり、応力発生箇所が示されている。
When the
ピラー４Ａ、４Ｂの外径を小さくすると、ピラー４Ａ、４Ｂの剛性が低下する。半田２５に発生する応力を緩和するため、図１９に示すように、ピラー４Ａ、４Ｂの外径を小さくする対処方法が考えられる。しかしながら、ピラー４Ａの外径を小さくすると、ピラー４Ａとスルーホール２１Ａとの接合面積（接触面積）が減少し、ピラー４Ｂの外径を小さくすると、ピラー４Ｂとスルーホール２１Ｂとの接合面積（接触面積）が減少する。そのため、ＣＰＵ５に対する電力供給が不足する可能性がある。また、ピラー４Ａ、４Ｂの外径を小さくすると、半田２５の接合面積が減少することにより、半田２５の接合強度が低下する可能性がある。
When the outer diameters of the
実施例３に係る電源供給基板１について説明する。図２０は、電源供給基板１の模式図である。図２１は、ピラー４Ａの外観図であり、ピラー４Ａの側面及び底面を示している
。ピラー４Ａは、メインボード２に実装された第１部分９１Ａと、電源基板３に実装された第２部分９２Ａとを有する。電源基板３を貫通するスルーホール３１の孔にピラー４Ａの第２部分９２Ａが挿し込まれる。ピラー４Ａの第１部分９１Ａは、第１柱部９３Ａと、第２柱部９４Ａと、第１柱部９３Ａと第２柱部９４Ａとの間に形成（配置）された第３柱部９５Ａとを含む。
A power supply board 1 according to a third embodiment will be described. FIG. 20 is a schematic diagram of the power supply substrate 1. FIG. 21 is an external view of the
ピラー４Ａの第１柱部９３Ａは、メインボード２の下面に実装されている。ピラー４Ａの第２柱部９４Ａは、ピラー４Ａの第２部分９２Ａと繋がっている。また、ピラー４Ａの第２柱部９４Ａは、電源基板３の上面と接触（接続）している。ピラー４Ａの第１柱部９３Ａの外径（第１の径）と、ピラー４Ａの第２柱部９４Ａの外径（第２の径）とは同一の大きさである。ピラー４Ａの第１柱部９３Ａの外径（図２１のＤ１）は、例えば、Φ７ｍｍである。ピラー４Ａの第２柱部９４Ａの外径（図２１のＤ２）は、例えば、Φ７ｍｍである。ピラー４Ａの第１柱部９３Ａの厚み（図２１のＴ１）は、例えば、１ｍｍである。ピラー４Ａの第２柱部９４Ａの厚み（図２１のＴ２）は、例えば、１ｍｍである。ピラー４Ａの第２柱部９４Ａの外径は、ピラー４Ａの第２部分９２Ａの外径よりも大きい。したがって、ピラー４Ａは、鍔形状（段差形状）を有しているため、製造時におけるピラー４Ａの脱落が抑止される。
The first pillar portion 93 </ b> A of the
ピラー４Ａの第３柱部９５Ａの第３の径は、ピラー４Ａの第１柱部９３Ａの第１の径及びピラー４Ａの第２柱部９４Ａの第２の径よりも小さい。ピラー４Ａの第３柱部９５Ａの第３の径（図２１のＤ３）は、例えば、Φ６ｍｍである。したがって、ピラー４Ａの第１部分９１Ａは、上部分（第１柱部９３Ａ）と下部分（第２柱部９４Ａ）との間の中間部分（第３柱部９５Ａ）が細くなっている。ピラー４Ａの第３柱部９５Ａの断面積が、ＣＰＵ５で使用される電力を供給可能な面積を確保している場合、ピラー４Ａの第３柱部９５Ａの第３の径を可能な限り小さくしてもよい。ピラー４Ａの第３柱部９５Ａの厚み（図２１のＴ３）は、例えば、５ｍｍである。
The third diameter of the third pillar portion 95A of the
図２２は、ピラー４Ｂの外観図であり、ピラー４Ｂの側面及び底面を示している。ピラー４Ｂは、メインボード２に実装された第１部分９１Ｂと、電源基板３に実装された第２部分９２Ｂとを有する。電源基板３を貫通するスルーホール３２の孔にピラー４Ｂの第２部分９２Ｂが挿し込まれる。ピラー４Ｂの第１部分９１Ｂは、第１柱部９３Ｂと、第２柱部９４Ｂと、第１柱部９３Ｂと第２柱部９４Ｂとの間に形成（配置）された第３柱部９５Ｂとを含む。
FIG. 22 is an external view of the
ピラー４Ｂの第１柱部９３Ｂは、メインボード２の下面に実装されている。ピラー４Ｂの第２柱部９４Ｂは、ピラー４Ｂの第２部分９２Ｂと繋がっている。また、ピラー４Ｂの第２柱部９４Ｂは、電源基板３の上面と接触（接続）している。ピラー４Ｂの第１柱部９３Ｂの外径（第１の径）と、ピラー４Ｂの第２柱部９４Ｂの外径（第２の径）とは同一の大きさである。ピラー４Ｂの第１柱部９３Ｂの外径（図２２のＤ４）は、例えば、Φ７ｍｍである。ピラー４Ｂの第２柱部９４Ｂの外径（図２２のＤ５）は、例えば、Φ７ｍｍである。ピラー４Ｂの第１柱部９３Ｂの厚み（図２２のＴ４）は、例えば、１ｍｍである。ピラー４Ｂの第２柱部９４Ｂの厚み（図２２のＴ５）は、例えば、１ｍｍである。ピラー４Ｂの第２柱部９４Ｂの外径は、ピラー４Ｂの第２部分９２Ｂの外径よりも大きい。したがって、ピラー４Ｂは、鍔形状（段差形状）を有しているため、製造時におけるピラー４Ｂの脱落が抑止される。
The first pillar portion 93 </ b> B of the
ピラー４Ｂの第３柱部９５Ｂの第３の径は、ピラー４Ｂの第１柱部９３Ｂの第１の径及びピラー４Ｂの第２柱部９４Ｂの第２の径よりも小さい。ピラー４Ｂの第３柱部９５Ｂの第３の径（図２２のＤ６）は、例えば、Φ６ｍｍである。したがって、ピラー４Ｂの第１部分９１Ｂは、上部分（第１柱部９３Ｂ）と下部分（第２柱部９４Ｂ）との間の中間部分
（第３柱部９５Ｂ）が細くなっている。ピラー４Ｂの第３柱部９５Ｂの断面積が、ＣＰＵ５で使用される電力を供給可能な面積を確保している場合、ピラー４Ｂの第３柱部９５Ｂの第３の径を可能な限り小さくしてもよい。ピラー４Ｂの第３柱部９５Ｂの厚み（図２２のＴ６）は、例えば、５ｍｍである。
The third diameter of the
ピラー４Ａ、４Ｂの剛性は、材料力学上、断面二次モーメントにより表すことができる。断面二次モーメントの値が大きいほど剛性が高い。円形の断面二次モーメントＩは、次の式１で求められる。
Ｉ＝πｄ４／６４・・・式１
ｄはピラー４Ａ又は４Ｂの直径である。
The rigidity of the
I = πd4 / 64 Equation 1
d is the diameter of the
式１に対して、実施例１に係るピラー４Ａの直径の値（ｄ＝Φ７ｍｍ）を代入すると、実施例１に係るピラー４Ａの断面二次モーメントの値は、Ｉ＝１１７．８となる。実施例１に係るピラー４Ａは、上部分と下部分との間の中間部分が細くなっていないストレート形状である。式１に対して、実施例３に係るピラー４Ａの第３柱部９５Ａの直径の値（ｄ＝Φ６ｍｍ）を代入すると、実施例３に係るピラー４Ａの第３柱部９５Ａの断面二次モーメントの値は、Ｉ＝６３．６となる。したがって、実施例３に係るピラー４Ａの第３柱部９５Ａの断面二次モーメントの値は、実施例１に係るピラー４Ａの断面二次モーメントの値の５４％程度に低下する。この結果から、実施例３に係るピラー４Ａの剛性は、実施例１に係るピラー４Ａの剛性よりも低下していることがわかる。ここでは、ピラー４Ａについて説明しているが、ピラー４Ｂについてもピラー４Ａと同一の形状を有しているので、ピラー４Ｂについても、ピラー４Ａと同様の結果となり、実施例３に係るピラー４Ｂの剛性は、実施例１に係るピラー４Ｂの剛性よりも低下する。
When the value of the diameter of the
実施例１に係る半田２５に発生する応力の解析と、実施例３に係る半田２５に発生する応力の解析とを行った結果、実施例３に係る半田２５に発生する応力が低減していることが確認された。応力解析の条件及び結果を以下に示す。
解析条件：サーバ装置内の温度差＝６５℃
サーバ装置内の温度差は、サーバ装置内の温度が上昇したときの最高温度とサーバ装置内の温度が下降したときの最低温度との差分である。
解析結果１：実施例１に係る半田２５に発生する応力＝２８．６９ＭＰａ（最大値）
解析結果２：実施例３に係る半田２５に発生する応力＝２５．９９ＭＰａ（最大値）
解析結果１及び解析結果２から、実施例３に係る半田２５に発生する応力が約９％低減していることがわかる。
As a result of analyzing the stress generated in the
Analysis condition: temperature difference in server device = 65 ° C.
The temperature difference in the server device is a difference between the maximum temperature when the temperature in the server device increases and the minimum temperature when the temperature in the server device decreases.
Analysis result 1: Stress generated in the
Analysis result 2: Stress generated in the
From the analysis result 1 and the
図２１には、ピラー４Ａの第２柱部９４Ａの外径が、ピラー４Ａの第２部分９２Ａの外径よりも大きい場合の例を示した。実施例３は、図２１に示す例に限定されず、ピラー４Ａの第２柱部９４Ａの外径と、ピラー４Ａの第２部分９２Ａの外径とが同じ大きさであってもよい。図２２には、ピラー４Ｂの第２柱部９４Ｂの外径が、ピラー４Ｂの第２部分９２Ｂの外径よりも大きい場合の例を示した。実施例３は、図２２に示す例に限定されず、ピラー４Ｂの第２柱部９４Ｂの外径と、ピラー４Ｂの第２部分９２Ｂの外径とが同じ大きさであってもよい。
FIG. 21 shows an example in which the outer diameter of the
実施例３に係る電源供給基板１によれば、ピラー４Ａが、第１柱部９３Ａ及び第２柱部９４Ａよりも細い第３柱部９５Ａを有することにより、半田２５に発生する応力を低減することができる。ピラー４Ａの第１柱部９３Ａの外径は小さくなっていない。そのため、ピラー４Ａとスルーホール２１Ａとの接合面積は減少しておらず、また、半田２５の接合面積も減少していない。したがって、実施例３に係る電源供給基板１によれば、ＣＰＵ５に対する電力供給の不足を回避しつつ、半田２５の接合強度を維持することができる。
According to the power supply substrate 1 according to the third embodiment, the
実施例３に係る電源供給基板１によれば、ピラー４Ｂが、第１柱部９３Ｂ及び第２柱部９４Ｂよりも細い第３柱部９５Ｂを有することにより、半田２５に発生する応力を低減することができる。ピラー４Ｂの第１柱部９３Ｂの外径は小さくなっていない。そのため、ピラー４Ｂとスルーホール２１Ｂとの接合面積は減少しておらず、また、半田２５の接合面積も減少していない。したがって、実施例３に係る電源供給基板１によれば、ＣＰＵ５に対する電力供給の不足を回避しつつ、半田２５の接合強度を維持することができる。
According to the power supply substrate 1 according to the third embodiment, the
１ 電源供給基板
２ メインボード
３ 電源基板
４ ピラー
５ ＣＰＵ
６ ＤＣ／ＤＣコンバータ
１１ 半田ボール
２１、３１、３２、３３、３４ スルーホール
２２ 信号伝送路
２３、２４ 面パターン
２５、３７ 半田
３５ 電源配線
３６ グランド配線
７１ 第１コネクタ
７２ 第２コネクタ
８１、８２ 電子部品
1
6 DC /
Claims (7)
前記第１基板の前記下面から離れた位置に配置され、電源装置を有する第２基板と、
前記第１基板の前記下面に実装され、複数の前記第１スルーホールと前記電源装置とを電気的に接続する第１導体と、
前記第１基板の前記下面に実装され、複数の前記第２スルーホールと前記電源装置とを電気的に接続する第２導体と、
を備え、
前記第１導体は、前記第１基板の前記下面に実装された第１部分と、前記第２基板を貫通する第３スルーホールが有する孔に挿入された第２部分とを含み、
前記第１導体の前記第１部分の径は、前記第３スルーホールが有する前記孔の径よりも大きいことを特徴とする電源供給基板。 A top surface on which a processor can be mounted, a bottom surface opposite to the top surface, and a plurality of first through holes and a plurality of second through holes that penetrate the bottom surface from the top surface and are electrically connected to the processor. 1 substrate,
A second substrate disposed at a position away from the lower surface of the first substrate and having a power supply device;
A first conductor mounted on the lower surface of the first substrate and electrically connecting the plurality of first through holes and the power supply device;
A second conductor mounted on the lower surface of the first substrate and electrically connecting the plurality of second through holes and the power supply device;
Equipped with a,
The first conductor includes a first portion mounted on the lower surface of the first substrate, and a second portion inserted into a hole of a third through hole penetrating the second substrate,
A diameter of the first portion of the first conductor is larger than a diameter of the hole of the third through hole .
前記第２スルーホール及び前記第２導体を介して、前記電源装置から前記プロセッサにグランド電圧が供給されることを特徴とする請求項１に記載の電源供給基板。 A power supply voltage is supplied from the power supply device to the processor through the first through hole and the first conductor.
The power supply board according to claim 1, wherein a ground voltage is supplied from the power supply device to the processor through the second through hole and the second conductor.
複数の前記第２スルーホールの直下であって、前記第２基板の前記中央部分に前記第２導体が配置され、
前記第２基板の前記中央部分の外側の外周部分に前記電源装置が配置されることを特徴とする請求項１又は２に記載の電源供給基板。 The first conductor is disposed immediately below a plurality of the first through holes and in a central portion of the second substrate,
The second conductor is disposed immediately below the plurality of second through holes and in the central portion of the second substrate,
3. The power supply board according to claim 1, wherein the power supply device is disposed on an outer peripheral portion of the second substrate outside the central portion.
前記第２導体の前記第３部分の径は、前記第４スルーホールが有する前記孔の径よりも
大きいことを特徴とする請求項１から３の何れか一項に記載の電源供給基板。 The second conductor includes a third portion mounted on the lower surface of the first substrate, and a fourth portion inserted into a hole of a fourth through hole penetrating the second substrate.
4. The power supply board according to claim 1, wherein a diameter of the third portion of the second conductor is larger than a diameter of the hole of the fourth through hole.
前記第３柱部の径は、前記第１柱部の径及び前記第２柱部の径よりも小さいことを特徴とする請求項１から４の何れか一項に記載の電源供給基板。 The first conductor includes a first pillar portion mounted on the lower surface of the first substrate, a second pillar portion in contact with the second substrate, and between the first pillar portion and the second pillar portion. And a third pillar portion formed in
The diameter of the third column portion includes a power supply substrate according to claim 1, any one of 4, wherein the smaller than the diameter and the diameter of the second columnar portion of the first pillar portion.
前記第６柱部の径は、前記第４柱部の径及び前記第５柱部の径よりも小さいことを特徴とする請求項１から５の何れか一項に記載の電源供給基板。 The second conductor includes a fourth pillar portion mounted on the lower surface of the first substrate, a fifth pillar portion in contact with the second substrate, and between the fourth pillar portion and the fifth pillar portion. And a sixth pillar portion formed in
The diameter of the sixth column portion, the power supply substrate according to claim 1, any one of 5, wherein the smaller than the diameter of the diameter and the fifth pillar part of the fourth pillar part.
前記第１基板の前記下面から離れた位置に配置され、電源装置を有する第２基板と、A second substrate disposed at a position away from the lower surface of the first substrate and having a power supply device;
前記第１基板の前記下面に実装され、複数の前記第１スルーホールと前記電源装置とを電気的に接続する第１導体と、A first conductor mounted on the lower surface of the first substrate and electrically connecting the plurality of first through holes and the power supply device;
前記第１基板の前記下面に実装され、複数の前記第２スルーホールと前記電源装置とを電気的に接続する第２導体と、A second conductor mounted on the lower surface of the first substrate and electrically connecting the plurality of second through holes and the power supply device;
を備え、With
前記第２導体は、前記第１基板の前記下面に実装された第１部分と、前記第２基板を貫通する第４スルーホールが有する孔に挿入された第２部分とを含み、The second conductor includes a first portion mounted on the lower surface of the first substrate, and a second portion inserted into a hole of a fourth through hole penetrating the second substrate,
前記第２導体の前記第１部分の径は、前記第４スルーホールが有する前記孔の径よりも大きいことを特徴とする電源供給基板。The diameter of the said 1st part of a said 2nd conductor is larger than the diameter of the said hole which the said 4th through hole has, The power supply board characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/962,634 US10331161B2 (en) | 2014-12-24 | 2015-12-08 | Power supply board |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014260402 | 2014-12-24 | ||
| JP2014260402 | 2014-12-24 | ||
| JP2015104520 | 2015-05-22 | ||
| JP2015104520 | 2015-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016201527A JP2016201527A (en) | 2016-12-01 |
| JP6565576B2 true JP6565576B2 (en) | 2019-08-28 |
Family
ID=57422707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015203882A Active JP6565576B2 (en) | 2014-12-24 | 2015-10-15 | Power supply board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6565576B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115411956A (en) * | 2021-05-28 | 2022-11-29 | 华为技术有限公司 | Current transmission plate, chip system and electronic equipment |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224533A (en) * | 1993-01-27 | 1994-08-12 | Ibiden Co Ltd | Printed wiring board assembly |
| WO2003073251A2 (en) * | 2002-02-25 | 2003-09-04 | Molex Incorporated | Power delivery to base of processor |
-
2015
- 2015-10-15 JP JP2015203882A patent/JP6565576B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016201527A (en) | 2016-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9516740B2 (en) | Electronic component embedded substrate and method for manufacturing electronic component embedded substrate | |
| US9462697B2 (en) | Electronic component embedded substrate and manufacturing method thereof | |
| JP2014131017A (en) | Multilayered substrate | |
| KR20120005383A (en) | Wiring substrate and method for manufacturing wiring substrate | |
| US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
| TWI525769B (en) | Package substrate and manufacturing method thereof | |
| US10187971B2 (en) | Wiring board and method of manufacturing wiring board | |
| US20150055309A1 (en) | Electronic component embedded substrate and method of manufacturing electronic component embedded substrate | |
| US20150245485A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| TW201431456A (en) | Substrate having electronic component embedded therein and method of manufacturing the same | |
| TW201630496A (en) | Printed circuit board with heat radiation structure and method manufacturing same | |
| US20170142826A1 (en) | Liquid discharge head | |
| US11222791B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| TW201528884A (en) | Circuit board and electronic assembely | |
| US10103115B2 (en) | Circuit substrate and semicondutor package structure | |
| JP2009076815A (en) | Semiconductor device | |
| JP6565576B2 (en) | Power supply board | |
| US20130257470A1 (en) | Semiconductor testing apparatus | |
| TW201513748A (en) | Flexible printed circuit board and a manufacture method thereof | |
| US10134693B2 (en) | Printed wiring board | |
| JP2007294735A (en) | Mounting substrate | |
| US10331161B2 (en) | Power supply board | |
| US20150027762A1 (en) | Printed circuit board | |
| JP2007042957A (en) | Method for partially plating multilayer substrate for semiconductor device | |
| JP2007220873A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190715 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6565576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |