JP6556633B2 - 差動信号ルーティングを偏倚したプリント回路基板(pcb) - Google Patents
差動信号ルーティングを偏倚したプリント回路基板(pcb) Download PDFInfo
- Publication number
- JP6556633B2 JP6556633B2 JP2015556078A JP2015556078A JP6556633B2 JP 6556633 B2 JP6556633 B2 JP 6556633B2 JP 2015556078 A JP2015556078 A JP 2015556078A JP 2015556078 A JP2015556078 A JP 2015556078A JP 6556633 B2 JP6556633 B2 JP 6556633B2
- Authority
- JP
- Japan
- Prior art keywords
- linear array
- along
- ground
- vias
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
- G09B23/06—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
- G09B23/18—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
- G09B23/183—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6461—Means for preventing cross-talk
- H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Business, Economics & Management (AREA)
- Theoretical Computer Science (AREA)
- Educational Administration (AREA)
- Educational Technology (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing & Machinery (AREA)
- Entrepreneurship & Innovation (AREA)
Description
[0003] 先行の要約は、付属の図面とともに読まれるときに、この出願の実施例の以下の詳細な記述と同様に、一層よく理解されよう。この開示を例証する目的のために、図面において例証される実施例が示される。しかしながら、この出願が示された正確な配置および手段に限定されないことは理解されるに違いない。図面において:
[0021] 複数の信号バイアSは、第1信号バイア114aおよび第2信号バイア114bを有することができる。第1リニアアレイ110aは、さらに、第1信号バイア114aを有することができる。第1リニアアレイ110aは、さらに、長手方向Lに沿って第1信号バイア114aと整列する第2信号バイア114bを有することができる。したがって、第1および第2信号バイア114a-bを有することができると言うことができる。第1信号バイア114aおよび第2信号バイア114bのそれぞれは、長手方向Lに沿って、それぞれに、第1および第2接地バイア 112aおよび112bの間に配置することができる。さらに、第1および第2信号バイア114aおよび114bのそれぞれは、長手方向Lに沿って、第1および第2接地バイア112aおよび112bと整列することができる。例えば、第1リニアアレイ110aの対の信号バイア114a−bは、第1および第2接地バイア112aおよび112bの間に等距離で間隔を置くことができる。第1リニアアレイ110aは、長手方向Lに沿って延びるそれぞれの第1アレイ中心線C2に関する横方向Aに関して中心に置くことができる。したがって、第1アレイ中心線C2は、第1および第2電気伝導性トレース108aおよび108bに平行に延びることができる。
[0039] 孔134のそれぞれは、導電性表面120で、完全にめっきすることを含んで、少なくとも部分的にめっきすることができ、それは、孔134のそれぞれは、メッキスルーホールと呼ぶことができるようなものである。代りに、または、付加して、各孔117は、部分的に伝導性金属で充填することができる。したがって、接地分離バイアGのそれぞれは、電気伝導性バイアと呼ぶことができる。さらに、接地分離バイアGのそれぞれは、受けることができないか、プリント回路基板100にマウントされる補完的な電気コネクタの電気接地接点のマウント部を受けることができないか、または、受けるようには意図されない寸法および形状を画定することができる。代りに、または、付加して、接地分離バイアGは、電気信号接点のマウント部が信号バイアSのそれぞれのものによって受けられるような方法で、プリント回路基板にマウントされる補完的な電気コネクタの電気的接点(接地および信号接点を含んで)のマウント部との整列外であるように位置することができ、さらに、電気接地接点のマウント部は、接地バイアGのそれぞれのものによって受けられる。したがって、接地分離バイアGのそれぞれの孔134は、直径のような、接地バイア112の孔117より小さい長手、および横方向によって画定された平面に沿う横断面の寸法であることができる。さらに、接地分離バイアGのそれぞれの孔134は、(接地バイア112の孔118より小さい直径のような長手および横方向によって画定された平面に沿う横断面の寸法であることができる。しかしながら、孔134の横断面の寸法は、望まれるように、例えば、接地バイア112または信号バイア114の一方または両方と等しいことがあることは、認識されるべきである。接地分離バイアGは、プリント回路基板100にマウントされる補完的な電気コネクタの電気接点のマウント部を受けるようには意図されないので、接地分離バイアGは、また、未使用の接地バイア、または単に未使用の接地と呼ぶことができる。
電気トレース108のような差動対の少なくとも1つの電気トレース108と;
さらには接地分離バイアGのグループ136および第2リニアアレイ110bと交差することができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1] 第1方向に沿って延びる少なくとも1つの電気信号トレースと;
第1方向に垂直である第2方向に沿って第1電気信号トレースの下に配置される電気伝導性の接地層であって、この電気伝導性の接地層は、第2方向に直角である平面に沿って延びるものと;
少なくとも1つの電気伝導性の信号バイアおよび少なくとも1つの電気伝導性の接地バイアを有する第1リニアアレイであって、この第1リニアアレイは、第1方向に沿って方向付けされるものと;
少なくとも1つの電気伝導性の信号バイア、および、少なくとも1つの電気伝導性の接地バイアを有する第2リニアアレイであって、この第2リニアアレイは、第1方向に沿って方向付けられ、この第2リニアアレイは、第1および第2方向のそれぞれに関して垂直である第3方向に沿う第1リニアアレイに一定間隔で配置されて連続し、少なくとも1つの電気信号トレースは、第3方向に関して第1および第2リニアアレイ間に配置されるものであり、さらに、第1方向に沿って方向付けられる接地分離バイアの少なくとも1つのグループであって、その接地分離バイアの少なくとも1つのグループは、第3方向に関して第1電気信号トレースおよび第2リニアアレイの間に配置されるものを有するプリント回路基板。
[2] 少なくとも1つの電気信号トレースは、第1電気信号トレースであり、印刷回路基板は、さらに、第1電気信号トレースと平行な第1方向に沿って延びる第2電気信号トレースを有し、その第1電気信号トレースおよび第2電気信号トレースは、電気信号トレースの差動対を画定するように組合うものである[1]記載のプリント回路基板。
[3] 電気信号トレースの差動対は、電気伝導性の接地層から一定間隔で配置される平面に配置される[2]記載のプリント回路基板。
[4] 第1リニアアレイは、第3方向に沿って第1距離、第2リニアアレイから間隔を置かれ、この第1距離は、プリント回路基板のリニアアレイピッチを画定する[1]記載のプリント回路基板。
[5] 少なくとも1つの電気信号トレースは、第3方向に沿って第1リニアアレイから第2距離、間隔を置かれ、少なくとも1つの電気信号トレースは、一定間隔で配置される、第3方向に沿って接地分離バイアの少なくとも1つのグループから第3距離、間隔を置かれ、接地分離バイアの少なくとも1つのグループは、第3方向に沿って第2リニアアレイから第4距離、間隔を置かれ、さらに、第2および第4距離のそれぞれは、第3距離より大きい[4]記載のプリント回路基板。
[6] 第2距離は、第4距離と等しい[5]記載のプリント回路基板。
[7] 第1距離は、第4距離より大きい[5]記載のプリント回路基板。
[8] 接地分離バイアは、プリント回路基板内にマウントされる補完的な電気コネクタの電気的接点のすべてのマウント部と整列外である[5]記載のプリント回路基板。
[9] 電気伝導性の接地分離バイアは、第3方向に沿って第1リニアアレイから第4距離、間隔を置かれ、かつ、第4距離は、補完的コネクタのカードピッチ未満である[8]記載のプリント回路基板。
[10] 接地バイアを欠く第1領域であって、この第1領域は、第1リニアアレイと第3方向に沿って少なくとも1つの電気信号トレースとの間に配置されるものと;
さらに、電気信号トレースを欠く第2領域であって、この第2領域は、この第2リニアアレイと第3方向に沿って接地分離バイアの少なくとも1つのグループとの間で画定される[1]記載のプリント回路基板。
[11] 少なくとも1つの信号トレースは、第1リニアアレイと第2リニアアレイとの間に等距離で間隔を置かれ、第1方向に沿って延びる中心線に関して非対称的に配置されることを特徴とする[1]記載のプリント回路基板。
[12] 第1リニアアレイは、電気伝導性の信号バイアの差動対を有し、さらに、第2リニアアレイは、電気伝導性の信号バイアの差動対を有する[1]記載のプリント回路基板。
[13] 少なくとも1つの電気信号トレースは、第1リニアアレイの信号バイアの差動信号対のそれぞれのものに電気的に接続される電気信号トレースの差動対を有する[12]のプリント回路基板。
[14] 第1方向に沿って第1電気信号トレースをルーティングすること;
第1方向に垂直である第2方向に沿って第1電気信号トレースの下の電気伝導性層であって、この電気伝導性層は、第2方向に直角である平面に沿って延びるものを配置すること;
第1リニアアレイにおける第1方向に沿って少なくとも1つの電気伝導性の接地バイアから少なくとも1つの電気伝導性の信号バイアと間隔を置くこと;
少なくとも1つの電気伝導性の信号バイアと、第1方向および第2方向に垂直である第3方向に沿う第1リニアアレイから一定間隔で配置される第2リニアアレイの第1方向に沿う少なくとも1つの電気伝導性の接地バイアとを間隔を置くことであって、それは、第1リニアアレイおよび第2リニアアレイが、第3方向に沿って連続するリニアアレイであり、さらに、第1電気信号トレースは、第3方向に関して第1および第2リニアアレイの間に配置されるようなものであること;
さらに、第1方向に沿って配置された接地分離バイアのグループを置くことであって、この接地分離バイアのグループは、第1電気信号トレースと第2リニアアレイとの間に配置されるものであること、
とのステップを有するプリント回路基板におけるクロストークを縮小する方法。
[15] 第三者にプリント基板の使用を提供するか、または、教示することであって、このプリント回路基板は、以下を有する:
第1方向に沿って延びる第1電気信号トレースと;
第1方向に垂直である第2方向に沿って第1電気信号トレースの下に配置される電気伝導性層であって、その電気伝導性層は、第2方向に直角である平面に沿って延びるものと;
第1方向に沿って方向付けられる第1リニアアレイであって、その第1リニアアレイは、少なくとも1つの電気伝導性の信号バイアおよび少なくとも1つの電気伝導性の接地バイアを有するものと;
第1方向に沿って方向付けられる第2リニアアレイであって、この第2リニアアレイは、少なくとも1つの電気伝導性の信号バイアおよび少なくとも1つの電気伝導性の接地バイアを有するものであって、第3方向に沿って第1リニアアレイから一定間隔で配置され、第3方向に関して第1と第2リニアアレイ間で配置されている第1電気信号トレースに沿った連続するリニアアレイである第1リニアアレイおよび第2リニアアレイ;
また、接地分離バイアのグループであって、この接地分離バイアのグループの接地分離バイアは、第1方向に沿って配置され、この接地分離バイアのグループは、第1電気信号トレースと第2リニアアレイとの間に配置されており、(1)補完的な電気コネクタの電気信号接点のマウント部は、電気伝導性の信号バイアのうちの1つに挿入され、(2)補完的な電気コネクタの接地接点のマウント部は、電気伝導性の接地バイアのうちの1つに挿入され、さらに、(3)補完的な電気コネクタの電気接点のマウント部は、任意の接地分離バイアとも整列しないように、プリント回路基板に補完的な電気コネクタをマウントするステップを第三者に対し教示すること、;
さらに、第三者にプリント回路基板を販売すること、
のステップを有する方法であるプリント回路基板におけるクロストークを縮小する方法。
Claims (13)
- 第1方向に沿って延びる少なくとも1つの電気信号トレースと;
第1方向に垂直である第2方向に沿って前記少なくとも一つの電気信号トレースの下に配置される電気伝導性の接地層であって、第2方向に直角である平面に沿って延びる電気伝導性の接地層と;
少なくとも1つの電気伝導性の信号バイアおよび少なくとも1つの電気伝導性の接地バイアを有する第1リニアアレイであって、第1方向に沿って方向付けされる第1リニアアレイと;
少なくとも1つの電気伝導性の信号バイア、および、少なくとも1つの電気伝導性の接地バイアを有する第2リニアアレイであって、第1方向に沿って方向付けられ、第1および第2方向のそれぞれに関して垂直である第3方向において第1リニアアレイに一定間隔で配置されて連続する第2リニアアレイと、ここにおいて、少なくとも1つの電気信号トレースは、第3方向に関して第1および第2リニアアレイ間に配置され;そして、
第1方向に沿って方向付けられる接地分離バイアの少なくとも1つのグループであって、第3方向に関して前記少なくとも一つの電気信号トレースおよび第2リニアアレイの間に配置される接地分離バイアの少なくとも1つのグループを備え、
ここにおいて、少なくとも1つの電気信号トレースは、第1リニアアレイと第2リニアアレイとの間に等距離で間隔を置かれ、第1方向に沿って延びる中心線に関して非対称的に配置されるプリント回路基板。 - 少なくとも1つの電気信号トレースは、第1電気信号トレースであり、印刷回路基板は、さらに、第1電気信号トレースと平行な第1方向に沿って延びる第2電気信号トレースを有し、その第1電気信号トレースおよび第2電気信号トレースは、電気信号トレースの差動対を画定するように組合うものである請求項1記載のプリント回路基板。
- 電気信号トレースの差動対は、電気伝導性の接地層から一定間隔で配置される平面に配置される請求項2記載のプリント回路基板。
- 第1リニアアレイは、第3方向に沿って第1距離、第2リニアアレイから間隔を置かれ、この第1距離は、プリント回路基板のリニアアレイピッチを画定する請求項1記載のプリント回路基板。
- 少なくとも1つの電気信号トレースは、第3方向に沿って第1リニアアレイから第2距離、間隔を置かれ、少なくとも1つの電気信号トレースは、一定間隔で配置される、第3方向に沿って接地分離バイアの少なくとも1つのグループから第3距離、間隔を置かれ、接地分離バイアの少なくとも1つのグループは、第3方向に沿って第2リニアアレイから第4距離、間隔を置かれ、さらに、第2および第4距離のそれぞれは、第3距離より大きい請求項4記載のプリント回路基板。
- 第2距離は、第4距離と等しい請求項5記載のプリント回路基板。
- 第1距離は、第4距離より大きい請求項5記載のプリント回路基板。
- 接地分離バイアは、プリント回路基板内にマウントされる補完的な電気コネクタの電気的接点のすべてのマウント部と整列外である請求項5記載のプリント回路基板。
- 電気伝導性の接地分離バイアは、第3方向に沿って第1リニアアレイから第4距離、間隔を置かれ、かつ、第4距離は、補完的コネクタのカードピッチ未満である請求項8記載のプリント回路基板。
- 接地バイアを欠く第1領域であって、第1リニアアレイと第3方向に沿って少なくとも1つの電気信号トレースとの間に配置される第1領域と;
さらに、電気信号トレースを欠く第2領域であって、第2リニアアレイと第3方向に沿って接地分離バイアの少なくとも1つのグループとの間で画定される第2領域を備える、請求項1記載のプリント回路基板。 - 第1リニアアレイは、電気伝導性の信号バイアの差動対を有し、さらに、第2リニアアレイは、電気伝導性の信号バイアの差動対を有する請求項1記載のプリント回路基板。
- 少なくとも1つの電気信号トレースは、第1リニアアレイの信号バイアの差動信号対のそれぞれのものに電気的に接続される電気信号トレースの差動対を備える請求項11のプリント回路基板。
- 第1方向に沿って第1電気信号トレースをルーティングすること;
第1方向に垂直である第2方向に沿って第1電気信号トレースの下の電気伝導性層であって、第2方向に直角である平面に沿って延びる電気伝導性層を配置すること;
第1リニアアレイにおける第1方向に沿って、少なくとも1つの電気伝導性の接地バイアから少なくとも1つの電気伝導性の信号バイアを隔てること;
第1方向および第2方向に垂直である第3方向において、第1リニアアレイから一定間隔で配置される第2リニアアレイにおける第1方向に沿って、少なくとも1つの電気伝導性の信号バイアと、少なくとも1つの電気伝導性の接地バイアとを隔てることであり、それは、第1リニアアレイおよび第2リニアアレイが、第3方向に沿って連続するリニアアレイであり、さらに、第1電気信号トレースは、第3方向に関して第1および第2リニアアレイの間に配置され、ここにおいて、第1電気信号トレースは、第1リニアアレイと第2リニアアレイとの間に等距離で間隔を置かれ、第1方向に沿って延びる中心線に関して非対称的に配置され;
さらに、第1方向に沿って配置された接地分離バイアのグループを位置づけることであって、接地分離バイアのグループは、第1電気信号トレースと第2リニアアレイとの間に配置される、
とのステップを有するプリント回路基板におけるクロストークを縮小する方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361758255P | 2013-01-29 | 2013-01-29 | |
US61/758,255 | 2013-01-29 | ||
US14/164,320 | 2014-01-27 | ||
US14/164,320 US9544992B2 (en) | 2013-01-29 | 2014-01-27 | PCB having offset differential signal routing |
PCT/US2014/013284 WO2014120640A1 (en) | 2013-01-29 | 2014-01-28 | Pcb having offset differential signal routing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016508675A JP2016508675A (ja) | 2016-03-22 |
JP6556633B2 true JP6556633B2 (ja) | 2019-08-07 |
Family
ID=51221714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015556078A Active JP6556633B2 (ja) | 2013-01-29 | 2014-01-28 | 差動信号ルーティングを偏倚したプリント回路基板(pcb) |
Country Status (5)
Country | Link |
---|---|
US (1) | US9544992B2 (ja) |
EP (1) | EP2952074B1 (ja) |
JP (1) | JP6556633B2 (ja) |
CN (2) | CN109327955B (ja) |
WO (1) | WO2014120640A1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104202905A (zh) * | 2014-09-28 | 2014-12-10 | 浪潮(北京)电子信息产业有限公司 | 一种pcb及其布线方法 |
US9807869B2 (en) | 2014-11-21 | 2017-10-31 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US9769926B2 (en) * | 2015-04-23 | 2017-09-19 | Dell Products L.P. | Breakout via system |
US10038281B2 (en) * | 2015-08-13 | 2018-07-31 | Intel Corporation | Pinfield crosstalk mitigation |
EP3420454B1 (en) * | 2016-02-22 | 2022-05-25 | Synopsys, Inc. | Techniques for self-tuning of computing systems |
CN109076700B (zh) | 2016-03-08 | 2021-07-30 | 安费诺公司 | 用于高速、高密度电连接器的背板占板区 |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
CN105704913B (zh) * | 2016-04-22 | 2018-09-04 | 浪潮电子信息产业股份有限公司 | 一种via部署方法和装置 |
CN106132114A (zh) * | 2016-06-28 | 2016-11-16 | 广东欧珀移动通信有限公司 | Pcb板及其制造方法和具有其的移动终端 |
CN106304664A (zh) * | 2016-08-25 | 2017-01-04 | 悦虎电路(苏州)有限公司 | 一种hdi线路板的盲孔布线方法 |
CN108076580B (zh) * | 2016-11-15 | 2021-01-22 | 中兴通讯股份有限公司 | 一种隔离信号过孔间串扰的方法及装置 |
US20180276176A1 (en) * | 2017-03-23 | 2018-09-27 | Intel Corporation | Peripheral component interconnect express (pcie) compliant through-hole and press-fit connector |
CN107155258B (zh) * | 2017-04-25 | 2019-05-10 | 安徽宏鑫电子科技有限公司 | 一种不对称过孔印制电路板 |
CN109246926A (zh) * | 2017-07-10 | 2019-01-18 | 中兴通讯股份有限公司 | 一种pcb布设方法及装置 |
US10394996B2 (en) | 2017-08-02 | 2019-08-27 | International Business Machines Corporation | Via array placement on a printed circuit board outline |
CN107734828B (zh) * | 2017-09-14 | 2019-12-17 | 苏州浪潮智能科技有限公司 | 一种pcb板差分信号线布线结构及布线方法 |
CN112117605B (zh) * | 2017-09-29 | 2022-03-11 | 中航光电科技股份有限公司 | 一种连接器及其信号传输结构 |
CN109600906A (zh) * | 2017-09-30 | 2019-04-09 | 中航光电科技股份有限公司 | 一种连接器及信号传输单元 |
KR102475701B1 (ko) | 2017-12-15 | 2022-12-09 | 삼성전자주식회사 | 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 |
US10477672B2 (en) * | 2018-01-29 | 2019-11-12 | Hewlett Packard Enterprise Development Lp | Single ended vias with shared voids |
US11178751B2 (en) * | 2018-03-16 | 2021-11-16 | Dell Products L.P. | Printed circuit board having vias arranged for high speed serial differential pair data links |
US10299370B1 (en) | 2018-03-21 | 2019-05-21 | Dell Products L.P. | Differential trace pair system |
WO2019204686A1 (en) | 2018-04-19 | 2019-10-24 | The Research Foundation For The State University Of New York | Solderless circuit connector |
US11057995B2 (en) | 2018-06-11 | 2021-07-06 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10522949B1 (en) * | 2018-08-08 | 2019-12-31 | Qualcomm Incorporated | Optimized pin pattern for high speed input/output |
KR20240033143A (ko) * | 2018-09-25 | 2024-03-12 | 몰렉스 엘엘씨 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
CN110829069B (zh) * | 2018-11-01 | 2023-07-18 | 富士康(昆山)电脑接插件有限公司 | 连接器及其组合 |
CN109451659A (zh) * | 2018-12-18 | 2019-03-08 | 广东浪潮大数据研究有限公司 | 一种pcb板 |
CN111367727B (zh) * | 2018-12-25 | 2023-11-17 | 中兴通讯股份有限公司 | 连接器结构,时延差的计算方法及装置 |
US10971450B2 (en) * | 2019-01-17 | 2021-04-06 | Avago Technologies International Sales Pte. Limited | Hexagonally arranged connection patterns for high-density device packaging |
EP3973597A4 (en) | 2019-05-20 | 2023-06-28 | Amphenol Corporation | High density, high speed electrical connector |
CN110324962B (zh) * | 2019-07-18 | 2020-09-18 | 广州兴森快捷电路科技有限公司 | 降低pcb差分线***损耗的方法 |
WO2021154823A1 (en) | 2020-01-27 | 2021-08-05 | Amphenol Corporation | Electrical connector with high speed mounting interface |
TW202147717A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
KR20220143068A (ko) * | 2020-03-25 | 2022-10-24 | 교세라 가부시키가이샤 | 배선 기판 |
CN114430608A (zh) * | 2020-10-29 | 2022-05-03 | 华为技术有限公司 | 一种印制电路板及背板架构***、通信设备 |
CN112420648B (zh) * | 2020-10-29 | 2022-08-16 | 深圳市紫光同创电子有限公司 | 焊球排布单元及封装芯片 |
US11406006B2 (en) * | 2020-12-15 | 2022-08-02 | Qualcomm Incorporated | Electromagnetic (EM) field rotation for interconnection between chip and circuit board |
CN114361827A (zh) * | 2020-12-21 | 2022-04-15 | 中航光电科技股份有限公司 | 一种连接器印制板封装结构 |
CN113192928B (zh) * | 2021-04-25 | 2023-02-03 | 复旦大学 | 硅通孔阵列 |
CN113630955A (zh) * | 2021-06-30 | 2021-11-09 | 苏州浪潮智能科技有限公司 | 一种优化连接器串扰的pcb板、实现方法 |
CN113573472B (zh) * | 2021-09-23 | 2022-02-01 | 中兴通讯股份有限公司 | 印制电路板及信号传输*** |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6394822B1 (en) | 1998-11-24 | 2002-05-28 | Teradyne, Inc. | Electrical connector |
US6384341B1 (en) * | 2001-04-30 | 2002-05-07 | Tyco Electronics Corporation | Differential connector footprint for a multi-layer circuit board |
US20050201065A1 (en) * | 2004-02-13 | 2005-09-15 | Regnier Kent E. | Preferential ground and via exit structures for printed circuit boards |
US7239526B1 (en) | 2004-03-02 | 2007-07-03 | Xilinx, Inc. | Printed circuit board and method of reducing crosstalk in a printed circuit board |
JP4834385B2 (ja) | 2005-11-22 | 2011-12-14 | 株式会社日立製作所 | プリント基板および電子装置 |
JP5003359B2 (ja) * | 2007-08-31 | 2012-08-15 | 日本電気株式会社 | プリント配線基板 |
US8251745B2 (en) | 2007-11-07 | 2012-08-28 | Fci Americas Technology Llc | Electrical connector system with orthogonal contact tails |
US7819697B2 (en) | 2008-12-05 | 2010-10-26 | Tyco Electronics Corporation | Electrical connector system |
CN103428990B (zh) | 2009-03-25 | 2016-06-01 | 莫列斯公司 | 高数据率连接器*** |
JP5119225B2 (ja) | 2009-09-11 | 2013-01-16 | 株式会社日立製作所 | 半導体実装基板および半導体装置 |
US8080738B2 (en) | 2009-10-01 | 2011-12-20 | Tyco Electronics Corporation | Printed circuit having ground vias between signal vias |
CN102577639B (zh) | 2009-10-16 | 2015-11-25 | 瑞典爱立信有限公司 | 印刷电路板 |
US8273994B2 (en) | 2009-12-28 | 2012-09-25 | Juniper Networks, Inc. | BGA footprint pattern for increasing number of routing channels per PCB layer |
CN102291931B (zh) | 2011-03-23 | 2013-12-18 | 威盛电子股份有限公司 | 差动对信号传输结构、线路板及电子模块 |
WO2012138519A2 (en) | 2011-04-04 | 2012-10-11 | Fci | Electrical connector |
JP5919873B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
US8715006B2 (en) * | 2012-06-11 | 2014-05-06 | Tyco Electronics Corporation | Circuit board having plated thru-holes and ground columns |
-
2014
- 2014-01-27 US US14/164,320 patent/US9544992B2/en active Active
- 2014-01-28 CN CN201811207671.XA patent/CN109327955B/zh active Active
- 2014-01-28 CN CN201480006525.4A patent/CN104969669B/zh active Active
- 2014-01-28 WO PCT/US2014/013284 patent/WO2014120640A1/en active Application Filing
- 2014-01-28 EP EP14745727.9A patent/EP2952074B1/en active Active
- 2014-01-28 JP JP2015556078A patent/JP6556633B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP2952074A1 (en) | 2015-12-09 |
CN109327955B (zh) | 2021-10-29 |
EP2952074B1 (en) | 2020-05-20 |
CN109327955A (zh) | 2019-02-12 |
JP2016508675A (ja) | 2016-03-22 |
CN104969669B (zh) | 2018-11-16 |
US9544992B2 (en) | 2017-01-10 |
CN104969669A (zh) | 2015-10-07 |
EP2952074A4 (en) | 2016-11-23 |
WO2014120640A1 (en) | 2014-08-07 |
US20140209370A1 (en) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6556633B2 (ja) | 差動信号ルーティングを偏倚したプリント回路基板(pcb) | |
JP6457403B2 (ja) | 直角の信号ルーティングを有するプリント回路基板 | |
JP6267153B2 (ja) | 多層回路部材とそのためのアセンブリ | |
US9775231B2 (en) | Mating backplane for high speed, high density electrical connector | |
US8885357B2 (en) | Printed circuit board with reduced cross-talk | |
KR100904143B1 (ko) | 고속 전기 커넥터용 인쇄 회로 기판 | |
TWI549385B (zh) | 電氣連接器之電路板 | |
US9930772B2 (en) | Printed circuit and circuit board assembly configured for quad signaling | |
US20060232301A1 (en) | Matched-impedance surface-mount technology footprints | |
US10368433B2 (en) | Multi-layer circuit member with reference planes and ground layer surrounding and separating conductive signal pads | |
KR101944379B1 (ko) | 차폐를 제공하는 플러그 커넥터 | |
JP2013080628A (ja) | 配線板、コネクタおよび電子装置 | |
TW201312861A (zh) | 用於具有印刷電路板之電連接器之連接腳 | |
WO2013036862A2 (en) | Via structure for transmitting differential signals | |
US20220304149A1 (en) | Multilayer circuit board | |
TW202350030A (zh) | 電路板連接器佔位面積結構 | |
JP2006066753A (ja) | 伝送回路基板 | |
TW201448155A (zh) | 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6556633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |