JP6555208B2 - リンギング抑制回路 - Google Patents
リンギング抑制回路 Download PDFInfo
- Publication number
- JP6555208B2 JP6555208B2 JP2016149795A JP2016149795A JP6555208B2 JP 6555208 B2 JP6555208 B2 JP 6555208B2 JP 2016149795 A JP2016149795 A JP 2016149795A JP 2016149795 A JP2016149795 A JP 2016149795A JP 6555208 B2 JP6555208 B2 JP 6555208B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- ringing
- suppression
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001629 suppression Effects 0.000 title claims description 106
- 238000004891 communication Methods 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 43
- 230000005540 biological transmission Effects 0.000 claims description 29
- 230000000052 comparative effect Effects 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/42—Circuits for by-passing of ringing signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Description
(第1実施形態)
以下、本発明の第1実施形態について図1〜図4を参照して説明する。
この場合、伝送線路3は、ハイレベル、ロウレベルの2値信号を差動信号として伝送する。例えば、電源電圧が5Vの場合、信号線3P、3Nは、非ドライブ状態においていずれも中間電位である2.5Vに設定され、差動電圧は0Vであり、差動信号はレセッシブを表すロウレベルとなる。
本実施形態により得られる効果は、リンギング抑制回路が設けられていない構成(以下、第1比較例と呼ぶ)および抑制動作時に信号線3P、3N間に抵抗成分だけを接続する従来のリンギング抑制回路が設けられた構成(以下、第2比較例と呼ぶ)と比較することで一層明確になる。
第1比較例の場合、ノード2にリンギング抑制回路が設けられていないため、伝送線路3にノイズが重畳すると、比較的大きなリンギングが発生している。そのため、差動信号のレベルがドミナントを表すレベルに戻って安定するまでに比較的長い時間を要している。したがって、第1比較例の場合、例えば誤ったデータの受信など、通信バスに致命的な障害が生じるおそれがある。なお、この場合、信号線3P、3N間を接続する構成自体が存在しないため、信号線3P、3N間の電流総和はゼロで一定となっている。
第2比較例の場合、伝送線路3にノイズが重畳した際、リンギング抑制回路による抑制動作が実行されることにより、第1比較例に比べリンギングが小さく抑えられている。しかし、この場合、信号線3P、3N間における直流的なインピーダンスが瞬間的に大きく変化するため、信号線3P、3N間の電流変化が大きくなり、差動信号の信号レベルがドミナントを表すレベルに戻って安定するまでに比較的長い時間を要している。したがって、第2比較例の場合も、第1比較例と同様に、通信バスに致命的な障害が生じるおそれがある。また、第2比較例の場合、信号線3P、3N間の電流変化が大きいことから、エミッションノイズへの影響が大きくなり問題となるおそれがある。
本実施形態の場合、伝送線路3にノイズが重畳した際、リンギング抑制回路5による抑制動作が実行されることにより、第1比較例に比べリンギングが小さく抑えられている。しかも、リンギング抑制回路5による抑制動作が行われる際、信号線3P、3N間には抵抗成分10であるトランジスタT4のオン抵抗および容量成分11であるコンデンサC2が直列接続された状態となり、信号線3P、3N間における直流的なインピーダンスが大きく変化することはない。
以下、第2実施形態について図5〜図7を参照して説明する。
本実施形態では、抑制部の具体的な他の構成例を示している。
以下、第3実施形態について図8〜図10を参照して説明する。
本実施形態では、抑制部の具体的な他の構成例を示している。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
抑制部の具体的構成としては、差動信号のレベルが変化すると伝送線路3の交流的なインピーダンスを低下させて差動信号の伝送に伴い発生するリンギングを抑制する動作を行い得る構成であれば、適宜変更可能である。例えば、抑制部として、特開2012−244220号公報に記載されているような構成、つまり信号線3P、3N間に複数のスイッチング素子を直列接続した構成を採用してもよい。また、スイッチング素子としては、Nチャネル型MOSFETに限らずともよく、Pチャネル型MOSFETであってもよい。また、特開2012−257205号公報の図6などに記載されている構成のように、Nチャネル型MOSFETを含む抑制部とPチャネル型MOSFETを含む抑制部とを、伝送線路3に並列接続した構成を採用してもよい。Pチャネル型MOSFETを含む抑制部とする場合、動作制御部8の構成についても、抑制部の変更に合わせて変更すればよい。なお、いずれの構成を採用する場合にも、MOSFETのオン抵抗などの抵抗成分に対して直列にコンデンサなどの容量成分を挿入すればよい。
通信プロトコルはCANに限ることなく、一対の通信線を介して差動信号を伝送する通信プロトコルであれば適用が可能である。
Claims (6)
- 一対の通信線(3P、3N)を介して差動信号を伝送することで他のノード(2)との通信を行う通信回路(6)を備えたノード(2)に設けられたリンギング抑制回路(5、21、23、31、33、35)であって、
前記一対の通信線間に、抵抗成分(10)および容量成分(11)が直列接続された構成を含む調整回路(12)を接続することにより前記差動信号の伝送に伴い発生するリンギングを抑制する抑制動作を行う抑制部(7、22、24、32、34、36)と、
を備え、
前記抵抗成分として、MOSトランジスタ(T4)のオン抵抗を含み、
前記抵抗成分として、さらに、抵抗素子(R31、R32)を含み、
前記抵抗素子の抵抗値は、前記MOSトランジスタのオン抵抗の値よりも高い値に設定されているリンギング抑制回路。 - 一対の通信線(3P、3N)を介して差動信号を伝送することで他のノード(2)との通信を行う通信回路(6)を備えたノード(2)に設けられたリンギング抑制回路(5、21、23、31、33、35)であって、
前記一対の通信線間に、抵抗成分(10)および容量成分(11)が直列接続された構成を含む調整回路(12)を接続することにより前記差動信号の伝送に伴い発生するリンギングを抑制する抑制動作を行う抑制部(7、22、24、32、34、36)と、
を備え、
前記抵抗成分として、MOSトランジスタ(T4)のオン抵抗を含み、
前記容量成分は、高電位側の前記通信線(3P)と前記MOSトランジスタのオン抵抗との間に接続された第1コンデンサ(C21)と、低電位側の前記通信線(3N)と前記MOSトランジスタのオン抵抗との間に接続された第2コンデンサ(C2)と、を含むリンギング抑制回路。 - 前記抵抗成分として、さらに、抵抗素子(R31、R32)を含む請求項2に記載のリンギング抑制回路。
- 前記容量成分として、コンデンサ(C2、C21)を含む請求項1に記載のリンギング抑制回路。
- 前記容量成分は、高電位側の前記通信線(3P)と前記MOSトランジスタのオン抵抗との間に接続された第1コンデンサ(C21)と、低電位側の前記通信線(3N)と前記MOSトランジスタのオン抵抗との間に接続された第2コンデンサ(C2)と、を含む請求項1に記載のリンギング抑制回路。
- 前記抵抗成分の抵抗値は、前記一対の通信線からなる伝送線路(3)の特性インピーダンスに合致するような値に設定されている請求項1から5のいずれか一項に記載のリンギング抑制回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016149795A JP6555208B2 (ja) | 2016-07-29 | 2016-07-29 | リンギング抑制回路 |
PCT/JP2017/018189 WO2018020783A1 (ja) | 2016-07-29 | 2017-05-15 | リンギング抑制回路 |
CN201780046234.1A CN109479037A (zh) | 2016-07-29 | 2017-05-15 | 振铃抑制电路 |
US16/252,805 US20190158144A1 (en) | 2016-07-29 | 2019-01-21 | Ringing suppression circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016149795A JP6555208B2 (ja) | 2016-07-29 | 2016-07-29 | リンギング抑制回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018019323A JP2018019323A (ja) | 2018-02-01 |
JP6555208B2 true JP6555208B2 (ja) | 2019-08-07 |
Family
ID=61017572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016149795A Expired - Fee Related JP6555208B2 (ja) | 2016-07-29 | 2016-07-29 | リンギング抑制回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20190158144A1 (ja) |
JP (1) | JP6555208B2 (ja) |
CN (1) | CN109479037A (ja) |
WO (1) | WO2018020783A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979253B2 (en) | 2021-03-04 | 2024-05-07 | Kabushiki Kaisha Toshiba | Ringing suppression circuit |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6538768B2 (ja) * | 2016-08-23 | 2019-07-03 | 株式会社Soken | リンギング抑制回路及びリンギング抑制方法 |
JP7168332B2 (ja) * | 2018-03-16 | 2022-11-09 | 株式会社Soken | リンギング抑制回路 |
US11408919B2 (en) * | 2018-12-31 | 2022-08-09 | Tektronix, Inc. | Device signal separation for full duplex serial communication link |
US11539548B2 (en) * | 2020-09-23 | 2022-12-27 | Microchip Technology Incorporated | Method, system and apparatus for suppressing controller area network bus ringing |
CN114706440B (zh) * | 2022-03-31 | 2023-08-29 | 深蓝汽车科技有限公司 | 可调的振铃抑制电路及车辆 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3070570B2 (ja) * | 1998-02-25 | 2000-07-31 | 日本電気株式会社 | 終端負荷自動設定装置 |
KR100266902B1 (ko) * | 1998-04-22 | 2000-09-15 | 윤종용 | 수신 장치 및 통신 장치의 전송 라인 종단 회로 |
JP4754170B2 (ja) * | 2003-12-03 | 2011-08-24 | パナソニック株式会社 | レーザ駆動回路および光通信装置 |
DE102005003258B3 (de) * | 2005-01-24 | 2006-05-18 | Infineon Technologies Ag | Schaltungsanordnung zum Begrenzen eines Klingelstroms |
CN101975893B (zh) * | 2010-10-20 | 2013-03-20 | 沈阳工业大学 | 一种基于仪器放大器的差动电容检测电路及检测方法 |
DE102012208124B4 (de) * | 2011-05-16 | 2016-11-24 | Denso Corporation | Ringing-Unterdrückungsschaltung |
JP5498527B2 (ja) * | 2011-05-16 | 2014-05-21 | 株式会社日本自動車部品総合研究所 | リンギング抑制回路 |
CN102624411A (zh) * | 2012-02-28 | 2012-08-01 | 西安电子科技大学 | 一种适用于***物探测的低频调谐天线 |
JP5932526B2 (ja) * | 2012-07-03 | 2016-06-08 | 株式会社日本自動車部品総合研究所 | 受信装置 |
-
2016
- 2016-07-29 JP JP2016149795A patent/JP6555208B2/ja not_active Expired - Fee Related
-
2017
- 2017-05-15 CN CN201780046234.1A patent/CN109479037A/zh active Pending
- 2017-05-15 WO PCT/JP2017/018189 patent/WO2018020783A1/ja active Application Filing
-
2019
- 2019-01-21 US US16/252,805 patent/US20190158144A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979253B2 (en) | 2021-03-04 | 2024-05-07 | Kabushiki Kaisha Toshiba | Ringing suppression circuit |
Also Published As
Publication number | Publication date |
---|---|
US20190158144A1 (en) | 2019-05-23 |
WO2018020783A1 (ja) | 2018-02-01 |
JP2018019323A (ja) | 2018-02-01 |
CN109479037A (zh) | 2019-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6555208B2 (ja) | リンギング抑制回路 | |
US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
US7113759B2 (en) | Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection | |
WO2017221508A1 (ja) | リンギング抑制回路 | |
US9608606B2 (en) | Slope control circuit | |
CN108712313B (zh) | 电子电路及其操作方法和抑制振铃的网络 | |
US10164620B1 (en) | Ringing suppression circuit | |
US10419071B2 (en) | Ringing suppression circuit | |
JP4627928B2 (ja) | 半導体集積回路 | |
CN114747184A (zh) | 带环抑制的总线收发器 | |
US11936496B2 (en) | CAN transmitter with fast CANL loop and switched output cascode | |
JP2001257574A (ja) | 過剰電圧除去検知機能を備えた過剰電圧保護回路 | |
JP2009514436A (ja) | 高電圧耐性ポートドライバ | |
EP2464009B1 (en) | Differential signal termination circuit | |
WO2021039498A1 (ja) | リンギング抑制回路 | |
US6664815B2 (en) | Output driver circuit with current detection | |
JP5411001B2 (ja) | 送信ドライバ回路 | |
US20090153192A1 (en) | Bi-directional buffer for open-drain or open-collector bus | |
JP3643421B2 (ja) | 出力回路 | |
US20080024162A1 (en) | Constant impedance cmos output buffer | |
JP2012205041A (ja) | インターフェース回路 | |
WO2021075150A1 (ja) | フィルタ回路及び半導体装置 | |
JPH11154834A (ja) | 演算増幅器 | |
JP2017212585A (ja) | リンギング抑制回路 | |
CN112118002A (zh) | 一种切换输出逻辑电平的电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190624 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6555208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |