JP6555208B2 - リンギング抑制回路 - Google Patents

リンギング抑制回路 Download PDF

Info

Publication number
JP6555208B2
JP6555208B2 JP2016149795A JP2016149795A JP6555208B2 JP 6555208 B2 JP6555208 B2 JP 6555208B2 JP 2016149795 A JP2016149795 A JP 2016149795A JP 2016149795 A JP2016149795 A JP 2016149795A JP 6555208 B2 JP6555208 B2 JP 6555208B2
Authority
JP
Japan
Prior art keywords
resistance
ringing
suppression
transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016149795A
Other languages
English (en)
Other versions
JP2018019323A (ja
Inventor
卓矢 本田
卓矢 本田
磯村 博文
博文 磯村
岸上 友久
友久 岸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016149795A priority Critical patent/JP6555208B2/ja
Priority to PCT/JP2017/018189 priority patent/WO2018020783A1/ja
Priority to CN201780046234.1A priority patent/CN109479037A/zh
Publication of JP2018019323A publication Critical patent/JP2018019323A/ja
Priority to US16/252,805 priority patent/US20190158144A1/en
Application granted granted Critical
Publication of JP6555208B2 publication Critical patent/JP6555208B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/42Circuits for by-passing of ringing signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/30Reducing interference caused by unbalanced currents in a normally balanced line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、一対の通信線を介した差動信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路に関する。
一対の通信線からなる伝送線路を介してデジタル信号を伝送する場合、受信側においては、信号レベルが変化するタイミングで信号エネルギーの一部が反射することで、オーバーシュートやアンダーシュートのような波形の歪み、すなわちリンギングが生じる問題がある。従来、このような波形歪みを抑制するため、様々な技術が提案されている。
例えば、通信バス間にスイッチング素子を設け、差動信号のレベルが変化したことを検出すると上記スイッチング素子を一定期間オンさせるといった簡単な構成のリンギング抑制回路でリンギングを抑制して通信の信頼性を高める技術が提案されている(例えば、特許文献1参照)。
特開2012−257205号公報
上述した従来技術の構成においては、通信線にノイズが重畳した場合、リンギングを抑制する抑制動作が誤って実行されることがある。抑制動作が行われると、通信線間における直流的なインピーダンスは瞬間的に例えば100kΩから120Ωへと大きく変化する。そのため、通信線間に流れる直流電流の変化が大きくなり、通信バスの信号レベルがノイズの影響を受ける前の状態に戻るまでに比較的長い時間を要してしまう。そうすると、通信バスに致命的な障害、例えば誤ったデータの受信などが発生するおそれがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、ノイズにより誤動作した場合でも致命的な障害を引き起こすことを防止することができるリンギング抑制回路を提供することにある。
請求項1、2に記載のリンギング抑制回路(5、21、23、31、33、35)は、一対の通信線(3P、3N)を介して差動信号を伝送することで他のノード(2)との通信を行う通信回路(6)を備えたノード(2)に設けられたものであり、抑制部(7、22、24、32、34、36)を備えている。抑制部は、一対の通信線間に、抵抗成分および容量成分が直列接続された構成を含む調整回路(12)を接続することにより前記差動信号の伝送に伴い発生するリンギングを抑制する抑制動作を行う。請求項1に記載のリンギング抑制回路は、抵抗成分として、MOSトランジスタ(T4)のオン抵抗および抵抗素子(R31、R32)を含み、抵抗素子の抵抗値は、MOSトランジスタのオン抵抗の値よりも高い値に設定されている。請求項2に記載のリンギング抑制回路は、抵抗成分として、MOSトランジスタ(T4)のオン抵抗を含み、容量成分は、高電位側の通信線(3P)とMOSトランジスタのオン抵抗との間に接続された第1コンデンサ(C21)と、低電位側の通信線(3N)とMOSトランジスタのオン抵抗との間に接続された第2コンデンサ(C2)と、を含む。
このような構成によれば、抑制動作が行われる際、一対の通信線間には抵抗成分および容量成分が直列接続された状態となり、通信線間における直流的なインピーダンスが大きく変化することはない。そのため、通信線にノイズが重畳するなどして抑制動作が誤って実行されたとしても、通信線間に流れる直流電流が大きく変化することがなく、差動信号の信号レベルは比較的短い時間でノイズの影響を受ける前の状態に戻る。したがって、上記構成によれば、ノイズにより抑制部が誤動作した場合でも、例えば誤ったデータの受信などの致命的な障害を引き起こすことを防止できるという優れた効果が得られる。
第1実施形態に係るリンギング抑制回路の概略構成を模式的に示す図 通信ネットワークの構成を模式的に示す図 リンギング抑制回路の具体的な構成を模式的に示す図 比較例および本実施形態に係るリンギング抑制回路の動作をシミュレーションした結果を示す図 第2実施形態に係るリンギング抑制回路の構成を模式的に示す図その1 第2実施形態に係るリンギング抑制回路の構成を模式的に示す図その2 第2実施形態に係るリンギング抑制回路の動作をシミュレーションした結果を示す図 第3実施形態に係るリンギング抑制回路の構成を模式的に示す図その1 第3実施形態に係るリンギング抑制回路の構成を模式的に示す図その2 第3実施形態に係るリンギング抑制回路の構成を模式的に示す図その3
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1実施形態)
以下、本発明の第1実施形態について図1〜図4を参照して説明する。
図2に示す通信ネットワーク1は、車両に搭載される複数のノード2間の制御通信のために、それらのノード2がツイストペア線で構成される伝送線路3を介して接続されたネットワークである。各ノード2は、それぞれ車両の状態を検出するためのセンサ類やセンサからの情報に基づいてアクチュエータをコントロールする電子制御装置である。
各ノード2には、それぞれ図示しない通信回路が設けられており、伝送線路3での通信プロトコル、例えばCANプロトコルに従って送信データや受信データを通信信号に変換し、他のノード2との間で通信、つまりデータの送受信を行う。伝送線路3、つまり通信バスの途中には、適宜、伝送線路3を分岐するための分岐コネクタ4が設けられている。
なお、図2に示したノード2のうち、長方形内に「T」と記載したノード2は、その外部に終端抵抗を持つノードを示している。また、図2に示したノード2のうち、単なる長方形のシンボルで表したノード2は終端抵抗を備えていないノードを示している。この場合、終端抵抗の抵抗値は、例えば120Ωとなっている。
図1に示すリンギング抑制回路5は、データの送信および受信を行う通信回路6とともに、図2に示したノード2に設けられる。リンギング抑制回路5は、抑制部7および動作制御部8を備える。抑制部7は、高電位側信号線3Pおよび低電位側信号線3Nからなる伝送線路3のインピーダンスを低下させることにより、差動信号の伝送に伴い発生するリンギングを抑制する抑制動作を行う。なお、高電位側信号線3Pおよび低電位側信号線3Nは、一対の通信線に相当するものであり、以下、単に信号線3Pおよび信号線3Nと省略することもある。
抑制部7は、スイッチ9、抵抗成分10および容量成分11を備えている。スイッチ9、抵抗成分10および容量成分11は、この順に信号線3P、3N間に直列接続されている。なお、抵抗成分10および容量成分11の直列回路により、調整回路12が構成されている。
スイッチ9は、動作制御部8により制御されるもので、抑制動作が実行されるときにはオンされるとともに、抑制動作が実行されないときにはオフされる。スイッチ9がオンされることにより、信号線3P、3N間に抵抗成分10および容量成分11が直列接続された構成を含む調整回路12が接続され、伝送線路3がAC終端される。これにより、信号線3P、3N間の交流的なインピーダンス(以下、線間インピーダンスと呼ぶ)が低下する。この場合、線間インピーダンスは、スイッチ9がオフのときには例えば100kΩ程度であるものが、スイッチ9がオンのときには例えば120Ω程度となる。
なお、抵抗成分10の抵抗値、容量成分11の容量値などは、伝送線路3の特性インピーダンスや伝送線路3の長さなどに応じて設定されている。具体的には、抵抗成分10の抵抗値、容量成分11の容量値などは、スイッチ9がオンの時の線間インピーダンスが伝送線路3の特性インピーダンス(通信バスの配線インピーダンス)に合致するように設定されている。そのため、抑制部7の動作によるリンギング抑制の効果が一層高まるようになっている。
動作制御部8は、抑制部7による動作を制御する。具体的には、動作制御部8は、差動信号の信号レベルがレセッシブを表すレベルに変化したことを検出すると、抑制部7のスイッチ9をオンすることにより抑制部7による抑制動作を開始させる。
このようなリンギング抑制回路5の具体的な構成としては、例えば図3に示すような構成を採用することができる。図3に示すように、リンギング抑制回路5は、通信回路6とともに、信号線3P、3Nの間に並列に接続されている。リンギング抑制回路5は、Nチャネル型MOSFETであるトランジスタT1〜T4を備えている。
トランジスタT1〜T3のソースは、信号線3Nに接続されている。トランジスタT1、T3のゲートは、信号線3Pに接続されている。トランジスタT2、T3のドレインは、トランジスタT4のゲートに接続されているとともに抵抗素子R1を介して電源線13に接続されている。電源線13には、リンギング抑制回路5の動作用の電源電圧Vcc(例えば5V)が供給される。
トランジスタT1のドレインは、抵抗素子R2を介して電源線13に接続されているとともに、抵抗素子R3を介してトランジスタT2のゲートに接続されている。また、トランジスタT2のゲートは、コンデンサC1を介して信号線3Nに接続されている。抵抗素子R3およびコンデンサC1は、RCフィルタ回路14を構成している。
トランジスタT4のドレインは信号線3Pに接続され、そのソースはコンデンサC2を介して信号線3Nに接続されている。つまり、信号線3P、3N間に、トランジスタT4およびコンデンサC2が直列接続されている。
このような構成において、トランジスタT4およびコンデンサC2により抑制部7が構成されている。つまり、この場合、トランジスタT4のオン抵抗が抵抗成分10として機能するとともに、トランジスタT4によるスイッチング動作がスイッチ9として機能する。また、コンデンサC2が容量成分11に相当する。そして、トランジスタT1〜T3、抵抗素子R1〜R3およびコンデンサC1により動作制御部8が構成されている。
次に、上記構成の作用について説明する。
この場合、伝送線路3は、ハイレベル、ロウレベルの2値信号を差動信号として伝送する。例えば、電源電圧が5Vの場合、信号線3P、3Nは、非ドライブ状態においていずれも中間電位である2.5Vに設定され、差動電圧は0Vであり、差動信号はレセッシブを表すロウレベルとなる。
そして、通信回路6の送信回路(図示略)が伝送線路3をドライブすると、信号線3Pは例えば3.5V以上に、信号線3Nは例えば1.5V以下にドライブされ、差動電圧は2V以上となり、差動信号はドミナントを表すハイレベルとなる。また、図示しないが、信号線3P、3Nの両端は120Ωの終端抵抗により終端されている。したがって、差動信号の信号レベルがハイレベルからロウレベルに変化する際には、伝送線路3が非ドライブ状態となり伝送線路3のインピーダンスが高くなることから、差動信号波形にリンギングが発生する。
そこで、リンギング抑制回路5は、差動信号の信号レベルがハイレベルからレセッシブを表すロウレベルに変化したことをトリガとして、トランジスタT4をターンオンさせることで抑制部7による抑制動作を開始する。この動作は、次のようにして実現される。すなわち、差動信号のレベルがハイレベルの場合、トランジスタT1、T3がオンしているため、トランジスタT2はオフしている。したがって、トランジスタT4はオフ状態となっている。
この状態から、差動信号の信号レベルがハイレベルからロウレベルに変化すると、トランジスタT1、T3がターンオフするため、トランジスタT4がターンオンする。すると、信号線3P、3Nの間は、トランジスタT4のオン抵抗およびコンデンサC2を介して接続されることになり、交流的なインピーダンスが低下する。これにより、差動信号の信号レベルがハイレベルからロウレベルに変化する立ち下がり期間に発生する波形歪みのエネルギーが上記オン抵抗により消費され、リンギングが抑制される。
以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態により得られる効果は、リンギング抑制回路が設けられていない構成(以下、第1比較例と呼ぶ)および抑制動作時に信号線3P、3N間に抵抗成分だけを接続する従来のリンギング抑制回路が設けられた構成(以下、第2比較例と呼ぶ)と比較することで一層明確になる。
そこで、以下では、各比較例および本実施形態のそれぞれにおける回路動作のシミュレーション結果を表す図4を参照しながら、各比較例と本実施形態とを比較しつつ本実施形態により得られる効果を説明する。なお、図4は、各比較例および本実施形態において、差動信号がドミナントを表す期間にノイズが重畳した場合における信号線3P、3N間の差動出力波形および電流総和波形を示している。
[1]第1比較例
第1比較例の場合、ノード2にリンギング抑制回路が設けられていないため、伝送線路3にノイズが重畳すると、比較的大きなリンギングが発生している。そのため、差動信号のレベルがドミナントを表すレベルに戻って安定するまでに比較的長い時間を要している。したがって、第1比較例の場合、例えば誤ったデータの受信など、通信バスに致命的な障害が生じるおそれがある。なお、この場合、信号線3P、3N間を接続する構成自体が存在しないため、信号線3P、3N間の電流総和はゼロで一定となっている。
[2]第2比較例
第2比較例の場合、伝送線路3にノイズが重畳した際、リンギング抑制回路による抑制動作が実行されることにより、第1比較例に比べリンギングが小さく抑えられている。しかし、この場合、信号線3P、3N間における直流的なインピーダンスが瞬間的に大きく変化するため、信号線3P、3N間の電流変化が大きくなり、差動信号の信号レベルがドミナントを表すレベルに戻って安定するまでに比較的長い時間を要している。したがって、第2比較例の場合も、第1比較例と同様に、通信バスに致命的な障害が生じるおそれがある。また、第2比較例の場合、信号線3P、3N間の電流変化が大きいことから、エミッションノイズへの影響が大きくなり問題となるおそれがある。
[3]本実施形態
本実施形態の場合、伝送線路3にノイズが重畳した際、リンギング抑制回路5による抑制動作が実行されることにより、第1比較例に比べリンギングが小さく抑えられている。しかも、リンギング抑制回路5による抑制動作が行われる際、信号線3P、3N間には抵抗成分10であるトランジスタT4のオン抵抗および容量成分11であるコンデンサC2が直列接続された状態となり、信号線3P、3N間における直流的なインピーダンスが大きく変化することはない。
そのため、信号線3P、3N間の電流変化が第2比較例に比べ小さく抑えられ、各比較例に比べると非常に短い時間で差動信号の信号レベルが本来のドミナントを表すレベルに戻って安定する。したがって、本実施形態によれば、ノイズの影響により抑制部7が誤動作した場合でも、致命的な障害を引き起こすことを防止できるという優れた効果が得られる。また、本実施形態の場合、信号線3P、3N間の電流変化が小さいため、エミッションノイズへの影響を大幅に低減することができる。
(第2実施形態)
以下、第2実施形態について図5〜図7を参照して説明する。
本実施形態では、抑制部の具体的な他の構成例を示している。
図5に示すリンギング抑制回路21の抑制部22は、図3に示した抑制部7に対し、コンデンサC2に代えてコンデンサC21を備えている点が異なる。この場合、トランジスタT4のドレインはコンデンサC21を介して信号線3Pに接続され、そのソースは信号線3Nに接続されている。つまり、抑制部22は、抑制部7に対し、容量成分11の挿入位置が変更されている。
このような構成によっても、抑制動作が実行される際、信号線3P、3N間には容量成分11であるコンデンサC2および抵抗成分10であるトランジスタT4のオン抵抗が直列接続された状態となるため、第1実施形態と同様の効果が得られる。
図6に示すリンギング抑制回路23の抑制部24は、図3に示した抑制部7に対し、図5に示したコンデンサC21が追加されている点が異なる。この場合、トランジスタT4のドレインはコンデンサC21を介して信号線3Pに接続され、そのソースはコンデンサC2を介して信号線3Nに接続されている。
このような構成において、コンデンサC21は、信号線3PとトランジスタT4のオン抵抗との間に接続された第1コンデンサに相当し、コンデンサC2は、トランジスタT4のオン抵抗と信号線3Nとの間に接続された第2コンデンサに相当する。
このような構成のリンギング抑制回路23によっても、抑制動作が実行される際、信号線3P、3N間には容量成分11であるコンデンサC2、C21および抵抗成分10であるトランジスタT4のオン抵抗が直列接続された状態となるため、第1実施形態と同様の効果が得られる。
また、この場合、トランジスタT4のオン抵抗を挟んで、その上下に同一の容量値のコンデンサC21、C2が配置された構成、つまり対称性の有る構成となっている。このような構成によれば、ノイズの影響により抑制動作が実行された際、差動信号の信号レベルが本来のレベルに復帰するまでの期間を一層短くすることができる。なお、コンデンサC2、C21の各容量値を等しくすれば、上記効果を一層高めることができる。
このような効果は、リンギング抑制回路5、21、23の回路動作をシミュレーションした結果を表す図7からも明らかである。なお、図7は、差動信号がドミナントを表す期間にノイズが重畳した場合における信号線3P、3N間の差動出力波形を示している。図7に示すように、リンギング抑制回路5、21、23のいずれについても、伝送線路3にノイズが重畳した際、抑制動作が実行されることにより、リンギングが抑制されている。
しかし、トランジスタT4の上下両側に容量成分が配置された抑制部24を有するリンギング抑制回路23では、トランジスタT4の上側または下側に容量成分が配置された抑制部7、22を有するリンギング抑制回路5、21に比べ、差動信号の信号レベルがドミナントを表すレベルに戻って安定するまでに要する時間が短くなっていることが分かる。したがって、リンギング抑制回路23によれば、致命的な障害が引き起こされる可能性が一層低く抑えられるという効果が得られる。
(第3実施形態)
以下、第3実施形態について図8〜図10を参照して説明する。
本実施形態では、抑制部の具体的な他の構成例を示している。
図8に示すリンギング抑制回路31の抑制部32は、図3に示した抑制部7に対し、抵抗素子R31が追加されている点が異なる。この場合、トランジスタT4のソースは、コンデンサC2および抵抗素子R31を介して信号線3Nに接続されている。つまり、信号線3P、3N間に、トランジスタT4、コンデンサC2および抵抗素子R31が直列接続されている。なお、コンデンサC2および抵抗素子R31の接続位置は入れ替え可能である。
上記構成では、トランジスタT4のオン抵抗および抵抗素子R31による直列合成抵抗が抵抗成分10として機能する。このような構成のリンギング抑制回路31によっても、抑制動作が実行される際、信号線3P、3N間には抵抗成分10であるトランジスタT4のオン抵抗および抵抗素子R31と、容量成分11であるコンデンサC2とが直列接続された状態となるため、第1実施形態と同様の効果が得られる。
図9に示すリンギング抑制回路33の抑制部34は、図5に示した抑制部22に対し、抵抗素子R32が追加されている点が異なる。この場合、トランジスタT4のドレインは、コンデンサC21および抵抗素子R32を介して信号線3Pに接続されている。つまり、信号線3P、3Nに、抵抗素子R32、コンデンサC21およびトランジスタT4が直列接続されている。なお、コンデンサC21および抵抗素子R32の接続位置は入れ替え可能である。
上記構成では、抵抗素子R32およびトランジスタT4のオン抵抗による直列合成抵抗が抵抗成分10として機能する。このような構成のリンギング抑制回路33によっても、抑制動作が実行される際、信号線3P、3N間には抵抗成分10である抵抗素子R32およびトランジスタT4のオン抵抗と、容量成分11であるコンデンサC21とが直列接続された状態となるため、第1実施形態と同様の効果が得られる。
図10に示すリンギング抑制回路35の抑制部36は、図6に示した抑制部24に対し、抵抗素子R31、R32が追加されている点が異なる。この場合、トランジスタT4のドレインは、コンデンサC21および抵抗素子R32を介して信号線3Pに接続されている。また、トランジスタT4のソースは、コンデンサC2および抵抗素子R31を介して信号線3Nに接続されている。つまり、信号線3P、3Nに、抵抗素子R32、コンデンサC21、トランジスタT4、コンデンサC2および抵抗素子R31が直列接続されている。
上記構成では、抵抗素子R32、トランジスタT4のオン抵抗および抵抗素子R31による直列合成抵抗が抵抗成分10として機能する。このような構成のリンギング抑制回路35によっても、抑制動作が実行される際、信号線3P、3N間には抵抗成分10である抵抗素子R32、トランジスタT4のオン抵抗および抵抗素子R31と、容量成分11であるコンデンサC21、C2とが直列接続された状態となるため、第1実施形態と同様の効果が得られる。
以上説明したように、抵抗素子R31、R32が追加された本実施形態の各構成によっても、第1実施形態と同様の効果が得られる。また、本実施形態の各構成によれば、次のような効果も得られる。すなわち、MOSトランジスタであるトランジスタT4のオン抵抗は、ばらつきが大きい場合がある。このようなことから、抵抗成分10としてトランジスタT4のオン抵抗だけを用いた構成の場合、抑制動作が行われた際における線間インピーダンス(以下、整合インピーダンスと呼ぶ)を精度良く設定することが難しくなるおそれがある。
一方、抵抗素子R31、R32は、MOSトランジスタのオン抵抗に比べ、その抵抗値のばらつきを小さく抑えることが可能である。そこで、本実施形態の各構成において、抵抗素子R31、R32の抵抗値を、トランジスタT4のオン抵抗の値よりも高い値に設定するとよい。このようにすれば、整合インピーダンスの設定に関して、ばらつきの大きいオン抵抗の値の影響を小さく抑えることができ、ひいては整合インピーダンスを精度良く設定することができる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
抑制部の具体的構成としては、差動信号のレベルが変化すると伝送線路3の交流的なインピーダンスを低下させて差動信号の伝送に伴い発生するリンギングを抑制する動作を行い得る構成であれば、適宜変更可能である。例えば、抑制部として、特開2012−244220号公報に記載されているような構成、つまり信号線3P、3N間に複数のスイッチング素子を直列接続した構成を採用してもよい。また、スイッチング素子としては、Nチャネル型MOSFETに限らずともよく、Pチャネル型MOSFETであってもよい。また、特開2012−257205号公報の図6などに記載されている構成のように、Nチャネル型MOSFETを含む抑制部とPチャネル型MOSFETを含む抑制部とを、伝送線路3に並列接続した構成を採用してもよい。Pチャネル型MOSFETを含む抑制部とする場合、動作制御部8の構成についても、抑制部の変更に合わせて変更すればよい。なお、いずれの構成を採用する場合にも、MOSFETのオン抵抗などの抵抗成分に対して直列にコンデンサなどの容量成分を挿入すればよい。
通信プロトコルはCANに限ることなく、一対の通信線を介して差動信号を伝送する通信プロトコルであれば適用が可能である。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
2…ノード、3P…高電位側信号線、3N…低電位側信号線、5、21、23、31、33、35…リンギング抑制回路、6…通信回路、7、22、24、32、34、36…抑制部、12…調整回路。

Claims (6)

  1. 一対の通信線(3P、3N)を介して差動信号を伝送することで他のノード(2)との通信を行う通信回路(6)を備えたノード(2)に設けられたリンギング抑制回路(5、21、23、31、33、35)であって、
    前記一対の通信線間に、抵抗成分(10)および容量成分(11)が直列接続された構成を含む調整回路(12)を接続することにより前記差動信号の伝送に伴い発生するリンギングを抑制する抑制動作を行う抑制部(7、22、24、32、34、36)と、
    を備え
    前記抵抗成分として、MOSトランジスタ(T4)のオン抵抗を含み、
    前記抵抗成分として、さらに、抵抗素子(R31、R32)を含み、
    前記抵抗素子の抵抗値は、前記MOSトランジスタのオン抵抗の値よりも高い値に設定されているリンギング抑制回路。
  2. 一対の通信線(3P、3N)を介して差動信号を伝送することで他のノード(2)との通信を行う通信回路(6)を備えたノード(2)に設けられたリンギング抑制回路(5、21、23、31、33、35)であって、
    前記一対の通信線間に、抵抗成分(10)および容量成分(11)が直列接続された構成を含む調整回路(12)を接続することにより前記差動信号の伝送に伴い発生するリンギングを抑制する抑制動作を行う抑制部(7、22、24、32、34、36)と、
    を備え
    前記抵抗成分として、MOSトランジスタ(T4)のオン抵抗を含み、
    前記容量成分は、高電位側の前記通信線(3P)と前記MOSトランジスタのオン抵抗との間に接続された第1コンデンサ(C21)と、低電位側の前記通信線(3N)と前記MOSトランジスタのオン抵抗との間に接続された第2コンデンサ(C2)と、を含むリンギング抑制回路。
  3. 前記抵抗成分として、さらに、抵抗素子(R31、R32)を含む請求項2に記載のリンギング抑制回路。
  4. 前記容量成分として、コンデンサ(C2、C21)を含む請求項に記載のリンギング抑制回路。
  5. 前記容量成分は、高電位側の前記通信線(3P)と前記MOSトランジスタのオン抵抗との間に接続された第1コンデンサ(C21)と、低電位側の前記通信線(3N)と前記MOSトランジスタのオン抵抗との間に接続された第2コンデンサ(C2)と、を含む請求項に記載のリンギング抑制回路。
  6. 前記抵抗成分の抵抗値は、前記一対の通信線からなる伝送線路(3)の特性インピーダンスに合致するような値に設定されている請求項1からのいずれか一項に記載のリンギング抑制回路。
JP2016149795A 2016-07-29 2016-07-29 リンギング抑制回路 Expired - Fee Related JP6555208B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016149795A JP6555208B2 (ja) 2016-07-29 2016-07-29 リンギング抑制回路
PCT/JP2017/018189 WO2018020783A1 (ja) 2016-07-29 2017-05-15 リンギング抑制回路
CN201780046234.1A CN109479037A (zh) 2016-07-29 2017-05-15 振铃抑制电路
US16/252,805 US20190158144A1 (en) 2016-07-29 2019-01-21 Ringing suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016149795A JP6555208B2 (ja) 2016-07-29 2016-07-29 リンギング抑制回路

Publications (2)

Publication Number Publication Date
JP2018019323A JP2018019323A (ja) 2018-02-01
JP6555208B2 true JP6555208B2 (ja) 2019-08-07

Family

ID=61017572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016149795A Expired - Fee Related JP6555208B2 (ja) 2016-07-29 2016-07-29 リンギング抑制回路

Country Status (4)

Country Link
US (1) US20190158144A1 (ja)
JP (1) JP6555208B2 (ja)
CN (1) CN109479037A (ja)
WO (1) WO2018020783A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11979253B2 (en) 2021-03-04 2024-05-07 Kabushiki Kaisha Toshiba Ringing suppression circuit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6538768B2 (ja) * 2016-08-23 2019-07-03 株式会社Soken リンギング抑制回路及びリンギング抑制方法
JP7168332B2 (ja) * 2018-03-16 2022-11-09 株式会社Soken リンギング抑制回路
US11408919B2 (en) * 2018-12-31 2022-08-09 Tektronix, Inc. Device signal separation for full duplex serial communication link
US11539548B2 (en) * 2020-09-23 2022-12-27 Microchip Technology Incorporated Method, system and apparatus for suppressing controller area network bus ringing
CN114706440B (zh) * 2022-03-31 2023-08-29 深蓝汽车科技有限公司 可调的振铃抑制电路及车辆

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070570B2 (ja) * 1998-02-25 2000-07-31 日本電気株式会社 終端負荷自動設定装置
KR100266902B1 (ko) * 1998-04-22 2000-09-15 윤종용 수신 장치 및 통신 장치의 전송 라인 종단 회로
JP4754170B2 (ja) * 2003-12-03 2011-08-24 パナソニック株式会社 レーザ駆動回路および光通信装置
DE102005003258B3 (de) * 2005-01-24 2006-05-18 Infineon Technologies Ag Schaltungsanordnung zum Begrenzen eines Klingelstroms
CN101975893B (zh) * 2010-10-20 2013-03-20 沈阳工业大学 一种基于仪器放大器的差动电容检测电路及检测方法
DE102012208124B4 (de) * 2011-05-16 2016-11-24 Denso Corporation Ringing-Unterdrückungsschaltung
JP5498527B2 (ja) * 2011-05-16 2014-05-21 株式会社日本自動車部品総合研究所 リンギング抑制回路
CN102624411A (zh) * 2012-02-28 2012-08-01 西安电子科技大学 一种适用于***物探测的低频调谐天线
JP5932526B2 (ja) * 2012-07-03 2016-06-08 株式会社日本自動車部品総合研究所 受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11979253B2 (en) 2021-03-04 2024-05-07 Kabushiki Kaisha Toshiba Ringing suppression circuit

Also Published As

Publication number Publication date
US20190158144A1 (en) 2019-05-23
WO2018020783A1 (ja) 2018-02-01
JP2018019323A (ja) 2018-02-01
CN109479037A (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
JP6555208B2 (ja) リンギング抑制回路
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
US7113759B2 (en) Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection
WO2017221508A1 (ja) リンギング抑制回路
US9608606B2 (en) Slope control circuit
CN108712313B (zh) 电子电路及其操作方法和抑制振铃的网络
US10164620B1 (en) Ringing suppression circuit
US10419071B2 (en) Ringing suppression circuit
JP4627928B2 (ja) 半導体集積回路
CN114747184A (zh) 带环抑制的总线收发器
US11936496B2 (en) CAN transmitter with fast CANL loop and switched output cascode
JP2001257574A (ja) 過剰電圧除去検知機能を備えた過剰電圧保護回路
JP2009514436A (ja) 高電圧耐性ポートドライバ
EP2464009B1 (en) Differential signal termination circuit
WO2021039498A1 (ja) リンギング抑制回路
US6664815B2 (en) Output driver circuit with current detection
JP5411001B2 (ja) 送信ドライバ回路
US20090153192A1 (en) Bi-directional buffer for open-drain or open-collector bus
JP3643421B2 (ja) 出力回路
US20080024162A1 (en) Constant impedance cmos output buffer
JP2012205041A (ja) インターフェース回路
WO2021075150A1 (ja) フィルタ回路及び半導体装置
JPH11154834A (ja) 演算増幅器
JP2017212585A (ja) リンギング抑制回路
CN112118002A (zh) 一种切换输出逻辑电平的电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R151 Written notification of patent or utility model registration

Ref document number: 6555208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees