JP6544667B2 - マルチプレクサ及びこれを用いた集積回路 - Google Patents
マルチプレクサ及びこれを用いた集積回路 Download PDFInfo
- Publication number
- JP6544667B2 JP6544667B2 JP2017543172A JP2017543172A JP6544667B2 JP 6544667 B2 JP6544667 B2 JP 6544667B2 JP 2017543172 A JP2017543172 A JP 2017543172A JP 2017543172 A JP2017543172 A JP 2017543172A JP 6544667 B2 JP6544667 B2 JP 6544667B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- voltage control
- resistor
- node
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 claims description 44
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 12
- 241000023320 Luma <angiosperm> Species 0.000 claims 3
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 claims 3
- 101000624947 Homo sapiens Nesprin-1 Proteins 0.000 description 21
- 102100023306 Nesprin-1 Human genes 0.000 description 21
- 230000008859 change Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 13
- 230000009467 reduction Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 102100038423 Claudin-3 Human genes 0.000 description 7
- 108090000599 Claudin-3 Proteins 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 5
- 101150080924 CNE1 gene Proteins 0.000 description 4
- 102100036431 Calcineurin subunit B type 1 Human genes 0.000 description 4
- 101100005078 Drosophila melanogaster CanB2 gene Proteins 0.000 description 4
- 101000714321 Homo sapiens Calcineurin subunit B type 1 Proteins 0.000 description 4
- 101100120176 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FKS1 gene Proteins 0.000 description 4
- 101100006923 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnd1 gene Proteins 0.000 description 4
- 101100440247 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnd2 gene Proteins 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ORVURRVCHHWGDK-UHFFFAOYSA-N 2-[[4-(3-chlorodiazirin-3-yl)benzoyl]amino]acetic acid Chemical compound C1=CC(C(=O)NCC(=O)O)=CC=C1C1(Cl)N=N1 ORVURRVCHHWGDK-UHFFFAOYSA-N 0.000 description 2
- 101000848490 Homo sapiens Putative RNA polymerase II subunit B1 CTD phosphatase RPAP2 Proteins 0.000 description 2
- 101100015456 Litomosoides carinii GP22 gene Proteins 0.000 description 2
- 102100034621 Putative RNA polymerase II subunit B1 CTD phosphatase RPAP2 Human genes 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100400980 Arabidopsis thaliana MED25 gene Proteins 0.000 description 1
- 101000919694 Homo sapiens Beta-Ala-His dipeptidase Proteins 0.000 description 1
- 101000802744 Homo sapiens Cytosolic 5'-nucleotidase 1A Proteins 0.000 description 1
- 101000919690 Homo sapiens Cytosolic non-specific dipeptidase Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electronic Switches (AREA)
Description
図1は本発明の第1の実施例を示す。図24のN形パストランジスタを用いて、マルチプレクサの閾値電圧制御ノードGN2CNと、N形パストランジスタ用の閾値電圧制御電圧源VTSNが接続される電源接続ノードVTMNとを抵抗RNで接続する。パストランジスタにN形のSOTBMOST用いた場合、その第2ゲートをトランジスタ構造として共通な1つの領域(共通第2ゲート領域)で構成することが出来る。ここでは、該領域の電気抵抗を第2ゲートしての働きを良好にするために十分に小さく設定する。この共通第2ゲート領域の外部接続のための電気的接続点も上記GN2CNとみなすことができる。なお、マルチプレクサを構成している各N形パストランジスタの第2ゲートの電位はGN2CNの電位に等しいとみなせる。以下に動作原理を説明する。
図5は本発明の第2の実施例を示す。P形パストランジスタ用いた図25のマルチプレクサの閾値電圧制御ノードGP2CNと、閾値電圧制御電圧源VTSPが接続される電源接続ノードVTMPとを抵抗RPで接続する。パストランジスタにSOTBMOST用いた場合では第2ゲートを共通した1つの領域(共通第2ゲート領域)で構成できる。このとき当該領域の電気抵抗は第2ゲートしての働きを良好にするように十分に小さく設定する。この共通第2ゲート領域の外部接続のための電気的接続点もGP2CNとすれば、GP2CNと電源接続ノードVTMPも抵抗RPで接続される。なお、GP2CNの電位は、マルチプレクサを構成している各パストランジスタの第2ゲートの電位に等しいとみなせる。動作原理はP形パストランジスタで形成される信号経路について第1の実施例のN形パストランジスタと本実施例のP形パストランジスタの極性の違いを考慮すれば第1の実施例と同様である。
図6は本発明の第3の実施例を示す。トランスミッションゲートを用いた図26のマルチプレクサのN形パストランジスタための第1の閾値電圧制御ノードGN2CNと、N形パストランジスタの閾値電圧制御電圧源VTSNが接続される電源接続ノードVTMNとを抵抗RNで接続する。また、P形パストランジスタのための第2の閾値電圧制御ノードGP2CNと、P形パストランジスタの閾値電圧制御電圧源VTSPが接続される電源接続ノードVTMPとを抵抗RPで接続する。動作原理はトランスミッションゲートのN形パストランジスタで構成される信号経路とP形パストランジスタで構成される信号経路それぞれについて第1及び第2の実施例と同様の動作原理である。
図7はN形パストランジスタを用いた場合に2n入力マルチプレクサMUX2nで上記効果を得る第4の実施例を示す。各パストランジスタ共通の閾値電圧制御ノードGN2CNの電位VGN2CNは、ハイレベルのパルス幅が減衰時定数TBNより十分小さいので定常状態ではVTSNとなる。そこで、GN2CNと電源接続ノードVTMN間に接続される線形抵抗RNを非線形抵抗RVNに置き換える。このRVNの特性を、理想的には電位VGN2CNが定常的なときだけでなく、過渡的なときにおいてもVTSNよりも高くなるときは高抵抗状態、またVTSNより設定された値(DNdn)以下に低くなる時は低抵抗状態となるような非線形抵抗RVNとする。
図9はP形パストランジスタを用いた場合に2n入力マルチプレクサMUX2nで上記効果を得る第5の実施例を示す。各パストランジスタ共通の閾値電圧制御ノードGP2CNの電位VGP2CNはハイレベルのパルス幅が減衰時定数TBNより十分小さいので定常状態ではVTSPとなっている。そこで、GP2CNと電源接続ノードVTMP間に接続される線形抵抗RPを非線形抵抗RVPに置き換え、このRVPの特性を、理想的には電位VGP2CNが定常的なときだけでなく、過渡的なときにおいてもVTSPより低くなるときは高抵抗状態、またVTSPより設定された値(DPup)以上に高くなる時、すなわちVTSP+PPup以上になる時は低抵抗状態となるような非線形抵抗RVPとする。
11 基板
12 第1ゲート
13 第2ゲート(バックゲート)
14 酸化膜
15 チャネル
16 ゲート絶縁膜
17 ソース
18 ドレイン
IC、IC1…、CN 制御信号入力ノード
VTCN、VTCP 閾値電圧制御ノード
R、RN、RP 抵抗
PFTN1… N型パストランジスタ
PFTP1… P型パストランジスタ
TG1、TG2 トランスミッションゲート
GN11、GN21、GP11、GP21 第1ゲート
GN12、GN22、GP12、GP22 第2ゲート
CDG、CSG、CDBG、CSBG パストランジスタの寄生容量
Ron、Rtr1、Rtr2、…Rtrm パストランジスタのオン抵抗
C1…、Cstr、CBGG、CPG2 寄生容量
GN2C、GP2C セレクターの閾値電圧制御ノード
QQ0… 電荷量
DQR、DQF 電荷の変化量
GN2CN、GP2CN 閾値電圧制御ノード
VTMN、VTMP 電源接続ノード
VTSN、VTSP 閾値電圧制御電源(電圧値)
RVN、RNV1、RVP、RVP1 非線形抵抗
Dup、Ddn、DNup、DPup、DNdn、DPdn 微分波形
Pup、Pdn、PNup、PNdn、PPup、PPdn 微分波形のピーク値の絶対値
Claims (12)
- 四端子二重絶縁ゲート型の電界効果トランジスタによるパストランジスタの複数で構成されたマルチプレクサであって、
前記電界効果トランジスタのゲートの一方を閾値電圧制御ノードに接続し、前記閾値電圧制御ノード及び閾値電圧制御電圧源の間に抵抗器を接続し、
前記電界効果トランジスタはN型であり、且つ、
前記抵抗器は非線形抵抗器であって高低2値の抵抗値を呈し、前記閾値電圧制御ノードの電位が前記閾値電圧制御電源の電位を基準とした基準電位より上で高抵抗値であることを特徴とするマルチプレクサ。 - 四端子二重絶縁ゲート型の電界効果トランジスタによるパストランジスタの複数で構成されたマルチプレクサであって、
前記電界効果トランジスタのゲートの一方を閾値電圧制御ノードに接続し、前記閾値電圧制御ノード及び閾値電圧制御電圧源の間に抵抗器を接続し、
前記電界効果トランジスタはP型であり、且つ、
前記抵抗器は非線形抵抗器であって高低2値の抵抗値を呈し、前記閾値電圧制御ノードの電位が前記閾値電圧制御電源の電位を基準とした基準電位より上で低抵抗値であることを特徴とするマルチプレクサ。 - 前記非線形抵抗器は四端子二重絶縁ゲート型のN型電界効果トランジスタであって、ゲートの一方を前記閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記閾値電圧制御ノードにソース又はドレインのそれぞれを接続したことを特徴とする請求項1記載のマルチプレクサ。
- 前記非線形抵抗器は四端子二重絶縁ゲート型のP型電界効果トランジスタであって、ゲートの一方を前記閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記閾値電圧制御ノードにソース又はドレインのそれぞれを接続したことを特徴とする請求項2記載のマルチプレクサ。
- 四端子二重絶縁ゲート型の電界効果トランジスタによるパストランジスタの複数で構成されたマルチプレクサを含む集積回路であって、
前記マルチプレクサは、前記電界効果トランジスタのゲートの一方を閾値電圧制御ノードに接続し、前記閾値電圧制御ノード及び閾値電圧制御電圧源の間に抵抗器を接続し、
前記電界効果トランジスタはN型であり、且つ、
前記抵抗器は非線形抵抗器であって高低2値の抵抗値を呈し、前記閾値電圧制御ノードの電位が前記閾値電圧制御電源の電位を基準とした基準電位より上で高抵抗値であることを特徴とする集積回路。 - 四端子二重絶縁ゲート型の電界効果トランジスタによるパストランジスタの複数で構成されたマルチプレクサを含む集積回路であって、
前記マルチプレクサは、前記電界効果トランジスタのゲートの一方を閾値電圧制御ノードに接続し、前記閾値電圧制御ノード及び閾値電圧制御電圧源の間に抵抗器を接続し、
前記電界効果トランジスタはP型であり、且つ、
前記抵抗器は非線形抵抗器であって高低2値の抵抗値を呈し、前記閾値電圧制御ノードの電位が前記閾値電圧制御電源の電位を基準とした基準電位より上で低抵抗値であることを特徴とするマルチプレクサ。 - 前記非線形抵抗器は四端子二重絶縁ゲート型のN型電界効果トランジスタであって、ゲートの一方を前記閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記閾値電圧制御ノードにソース又はドレインのそれぞれを接続したことを特徴とする請求項5記載のマルチプレクサ。
- 前記非線形抵抗器は四端子二重絶縁ゲート型のP型電界効果トランジスタであって、ゲートの一方を前記閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記閾値電圧制御ノードにソース又はドレインのそれぞれを接続したことを特徴とする請求項6記載のマルチプレクサ。
- 四端子二重絶縁ゲート型のN型及びP型電界効果トランジスタを並列接続したトランスミッションゲートの複数で構成されたマルチプレクサであって、
前記N形ゲート電界効果トランジスタのゲートの一方を第1閾値電圧制御ノードに接続し、前記第1閾値電圧制御ノード及び第1閾値電圧制御電圧源の間に第1抵抗器を接続し、
前記P形ゲート電界効果トランジスタのゲートの一方を第2閾値電圧制御ノードに接続し、前記第2閾値電圧制御ノード及び第2閾値電圧制御電圧源の間に第2抵抗器を接続し、
前記第1及び前記第2抵抗器は非線形抵抗器であって高低2値の抵抗値を呈し、
前記第1抵抗器は前記第1閾値電圧制御ノードの電位が前記第1閾値電圧制御電圧源の電位を基準とした基準電位より上で高抵抗値であり、
前記第2抵抗器は前記第2閾値電圧制御ノードの電位が前記第2閾値電圧制御電圧源の電位を基準とした基準電位を越えると高抵抗値から低抵抗値であることを特徴とするマルチプレクサ。 - 四端子二重絶縁ゲート型のN型及びP型電界効果トランジスタを並列接続したトランスミッションゲートの複数で構成されたマルチプレクサであって、
前記N形ゲート電界効果トランジスタのゲートの一方を第1閾値電圧制御ノードに接続し、前記第1閾値電圧制御ノード及び第1閾値電圧制御電圧源の間に第1抵抗器を接続し、
前記P形ゲート電界効果トランジスタのゲートの一方を第2閾値電圧制御ノードに接続し、前記第2閾値電圧制御ノード及び第2閾値電圧制御電圧源の間に第2抵抗器を接続し、
前記第1抵抗器及び前記第2抵抗器はそれぞれ四端子二重絶縁ゲート型のN型及びP型電界効果トランジスタであって、
前記第1抵抗器はそのゲートの一方を前記第1閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記第1の閾値電圧制御ノードにソース又はドレインのそれぞれを接続し、
前記第2抵抗器はそのゲートの一方を前記第2閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記第2閾値電圧制御ノードに接続したことを特徴とするマルチプレクサ。 - 四端子二重絶縁ゲート型のN型及びP型電界効果トランジスタを並列接続したトランスミッションゲートの複数で構成されたマルチプレクサを含む集積回路であって、
前記マルチプレクサは、前記N形ゲート電界効果トランジスタのゲートの一方を第1閾値電圧制御ノードに接続し、前記第1閾値電圧制御ノード及び第1閾値電圧制御電圧源の間に第1抵抗器を接続し、
前記P形ゲート電界効果トランジスタのゲートの一方を第2閾値電圧制御ノードに接続し、前記第2閾値電圧制御ノード及び第2閾値電圧制御電圧源の間に第2抵抗器を接続し、
前記第1及び前記第2抵抗器は非線形抵抗器であって高低2値の抵抗値を呈し、
前記第1抵抗器は前記第1閾値電圧制御ノードの電位が前記第1閾値電圧制御電圧源の電位を基準とした基準電位より上で高抵抗値であり、
前記第2抵抗器は前記第2閾値電圧制御ノードの電位が前記第2閾値電圧制御電圧源の電位を基準とした基準電位を越えると高抵抗値から低抵抗値であることを特徴とする集積回路。 - 四端子二重絶縁ゲート型のN型及びP型電界効果トランジスタを並列接続したトランスミッションゲートの複数で構成されたマルチプレクサを含む集積回路であって、
前記マルチプレクサは、前記N形ゲート電界効果トランジスタのゲートの一方を第1閾値電圧制御ノードに接続し、前記第1閾値電圧制御ノード及び第1閾値電圧制御電圧源の間に第1抵抗器を接続し、
前記P形ゲート電界効果トランジスタのゲートの一方を第2閾値電圧制御ノードに接続し、前記第2閾値電圧制御ノード及び第2閾値電圧制御電圧源の間に第2抵抗器を接続し、
前記第1抵抗器及び前記第2抵抗器はそれぞれ四端子二重絶縁ゲート型のN型及びP型電界効果トランジスタであって、
前記第1抵抗器はそのゲートの一方を前記第1閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記第1の閾値電圧制御ノードにソース又はドレインのそれぞれを接続し、
前記第2抵抗器はそのゲートの一方を前記第2閾値電圧制御電圧源の接続された電源接続ノードに接続し、前記電源接続ノード及び前記第2閾値電圧制御ノードに接続したことを特徴とする集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015196520 | 2015-10-02 | ||
JP2015196520 | 2015-10-02 | ||
PCT/JP2016/077764 WO2017057112A1 (ja) | 2015-10-02 | 2016-09-21 | マルチプレクサ及びこれを用いた集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017057112A1 JPWO2017057112A1 (ja) | 2018-05-17 |
JP6544667B2 true JP6544667B2 (ja) | 2019-07-17 |
Family
ID=58423709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543172A Active JP6544667B2 (ja) | 2015-10-02 | 2016-09-21 | マルチプレクサ及びこれを用いた集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10262902B2 (ja) |
JP (1) | JP6544667B2 (ja) |
WO (1) | WO2017057112A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11240079B1 (en) * | 2021-02-24 | 2022-02-01 | Mellanox Technologies Tlv Ltd. | Systems, methods, and devices for high-speed data modulation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1548877A (en) * | 1975-06-26 | 1979-07-18 | Mullard Ltd | Semiconductor devices |
JP4423392B2 (ja) * | 2004-12-10 | 2010-03-03 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路 |
JP4452806B2 (ja) * | 2005-04-12 | 2010-04-21 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、sramセル回路、多入力cmosゲート回路、cmos−sramセル回路、集積回路 |
JP4635188B2 (ja) * | 2006-07-25 | 2011-02-16 | 独立行政法人産業技術総合研究所 | 四端子二重絶縁ゲート電界トランジスタによるmos回路 |
US20080191788A1 (en) * | 2007-02-08 | 2008-08-14 | International Business Machines Corporation | Soi mosfet device with adjustable threshold voltage |
JP5181893B2 (ja) * | 2008-07-17 | 2013-04-10 | 株式会社リコー | インバータ回路 |
US8605516B2 (en) * | 2009-01-07 | 2013-12-10 | California Institute Of Technology | Ultra-low-power variation-tolerant radiation-hardened cache design |
JP5618275B2 (ja) * | 2011-06-12 | 2014-11-05 | 独立行政法人産業技術総合研究所 | Cmosインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路 |
-
2016
- 2016-09-21 US US15/761,628 patent/US10262902B2/en active Active
- 2016-09-21 WO PCT/JP2016/077764 patent/WO2017057112A1/ja active Application Filing
- 2016-09-21 JP JP2017543172A patent/JP6544667B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US10262902B2 (en) | 2019-04-16 |
US20180350690A1 (en) | 2018-12-06 |
JPWO2017057112A1 (ja) | 2018-05-17 |
WO2017057112A1 (ja) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101610B2 (ja) | 4端子jfetデバイスを有する回路構成 | |
US7042255B1 (en) | Programmable differential capacitance for equalization circuits | |
CN109585441B (zh) | 静电放电电路及其控制方法、电源开关电路 | |
JP5183737B2 (ja) | デュアルゲートmos型電界効果トランジスタによる再構成可能論理セル | |
JP2018511998A (ja) | ゲート誘導ドレインリークを減少させたアナログスイッチ | |
TWI237947B (en) | Level transducing circuit | |
JP6544667B2 (ja) | マルチプレクサ及びこれを用いた集積回路 | |
US7570079B2 (en) | Level-restoring buffers for programmable interconnect circuits and method for building the same | |
JP5618275B2 (ja) | Cmosインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路 | |
Rafati et al. | Low-power data-driven dynamic logic (D/sup 3/L)[CMOS devices] | |
JPH09205359A (ja) | 出力回路 | |
JP5375422B2 (ja) | 半導体電子回路、発振回路およびフリップフロップ回路 | |
JP2557147B2 (ja) | 多重入力mos論理回路及びcmos論理回路 | |
Tang et al. | Physical design considerations of one-level RRAM-based routing multiplexers | |
JP2013187678A (ja) | 出力回路、出力回路の制御方法及び半導体装置 | |
JP5598462B2 (ja) | 信号送信回路 | |
JP2001217701A (ja) | 高周波mosスイッチ | |
JP5487616B2 (ja) | I/oセルの出力回路 | |
JP4625932B2 (ja) | 四端子二重絶縁ゲート電界効果トランジスタを用いたcmos−nandゲート回路 | |
JPH05110396A (ja) | 信号遅延回路 | |
JP4911406B2 (ja) | 論理回路 | |
TW201737671A (zh) | 線路驅動器以及驅動傳輸線的方法 | |
JP4486431B2 (ja) | 差動型論理回路 | |
JPH03159315A (ja) | 多入力論理回路 | |
JPH05206830A (ja) | 出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6544667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |