JP6543565B2 - PHOTOELECTRIC CONVERSION ELEMENT AND PHOTOELECTRIC CONVERSION MODULE - Google Patents

PHOTOELECTRIC CONVERSION ELEMENT AND PHOTOELECTRIC CONVERSION MODULE Download PDF

Info

Publication number
JP6543565B2
JP6543565B2 JP2015248641A JP2015248641A JP6543565B2 JP 6543565 B2 JP6543565 B2 JP 6543565B2 JP 2015248641 A JP2015248641 A JP 2015248641A JP 2015248641 A JP2015248641 A JP 2015248641A JP 6543565 B2 JP6543565 B2 JP 6543565B2
Authority
JP
Japan
Prior art keywords
pixels
photoelectric conversion
conversion element
wiring
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015248641A
Other languages
Japanese (ja)
Other versions
JP2017117836A (en
Inventor
晃永 山本
晃永 山本
中村　重幸
重幸 中村
輝昌 永野
輝昌 永野
健一 里
健一 里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2015248641A priority Critical patent/JP6543565B2/en
Priority to KR1020187020412A priority patent/KR102659875B1/en
Priority to EP16878450.2A priority patent/EP3396723A4/en
Priority to CN201680074846.7A priority patent/CN108431968B/en
Priority to PCT/JP2016/086923 priority patent/WO2017110559A1/en
Priority to TW105141778A priority patent/TWI778948B/en
Publication of JP2017117836A publication Critical patent/JP2017117836A/en
Application granted granted Critical
Publication of JP6543565B2 publication Critical patent/JP6543565B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、光電変換素子及び光電変換モジュールに関するものである。   The present invention relates to a photoelectric conversion element and a photoelectric conversion module.

特許文献１には、放射線画像読取装置が開示されている。この放射線画像読取装置は、放射線画像が記録された輝尽性蛍光体層に励起光を走査して得られる画像情報を読み取るための光電変換素子を備えている。光電変換素子は、フォトダイオード及びシリコン光電子増倍管を有する。そして、光電変換素子により読み取られる輝尽光の光量に応じて、画像情報を読み取る光電変換素子をフォトダイオードとシリコン光電子増倍管との間で切り換える。   Patent Document 1 discloses a radiation image reading apparatus. The radiation image reading apparatus includes a photoelectric conversion element for reading image information obtained by scanning excitation light on a stimulable phosphor layer in which a radiation image is recorded. The photoelectric conversion element has a photodiode and a silicon photomultiplier. Then, the photoelectric conversion element for reading the image information is switched between the photodiode and the silicon photomultiplier according to the light amount of the photostimulable light read by the photoelectric conversion element.

特開２００８−２８７１６５号公報JP, 2008-287165, A

微弱な光を検出するための光電変換素子として、近年、アバランシェフォトダイオード（以下、ＡＰＤ）からなるピクセルが二次元状に配置されて成るものが知られている。このような光電変換素子では、各ピクセルに共通のバイアス電圧を供給するとともに、各ピクセルからの出力電流を一括して収集してフォトンカウンティングを行うことにより、フォトダイオードアレイへの微弱な入射光量を精度良く測定することができる。このような光電変換デバイスとしては、例えば浜松ホトニクス社製ＭＰＰＣ（登録商標）がある。   In recent years, as a photoelectric conversion element for detecting weak light, one in which pixels formed of an avalanche photodiode (hereinafter, APD) are two-dimensionally arranged is known. In such a photoelectric conversion element, a weak bias light quantity to the photodiode array is obtained by supplying a common bias voltage to each pixel and collecting the output current from each pixel collectively and performing photon counting. It can measure accurately. As such a photoelectric conversion device, there is, for example, MPPC (registered trademark) manufactured by Hamamatsu Photonics.

しかしながら、このような光電変換素子の適用範囲の拡大に従って、微弱光量から比較的大きな光量まで幅広い光量レンジに対応し得ることが望まれている。本発明は、このような課題に鑑みてなされたものであり、幅広い光量レンジに対応し得る光電変換素子及び光電変換モジュールを提供することを目的とする。   However, as the application range of such photoelectric conversion elements is expanded, it is desired to be able to cope with a wide light amount range from a weak light amount to a relatively large light amount. This invention is made in view of such a subject, and it aims at providing the photoelectric conversion element and photoelectric conversion module which can respond to a wide light volume range.

上述した課題を解決するために、本発明による光電変換素子は、共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、半導体基板上に形成されて複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、半導体基板上に形成されて複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、第１の配線と定電位線との間に接続され、二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、第２の配線と定電位線との間に接続され、二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗とを備え、第２の抵抗の抵抗値が第１の抵抗の抵抗値よりも小さい。   In order to solve the problems described above, the photoelectric conversion device according to the present invention is formed on a common semiconductor substrate, a plurality of pixels each including an avalanche photodiode operated by a common bias voltage, and formed on the semiconductor substrate A plurality of first wirings electrically connected to two or more first pixels included in the plurality of pixels and collectively extracting output currents from the two or more first pixels, and a plurality of wirings formed on the semiconductor substrate A second wiring electrically connected to the two or more second pixels included in the pixel and collectively taking out the output current from the two or more second pixels, the first wiring and the constant potential line, Between the second wiring and the constant potential line, and connected between the second wiring and the constant potential line, and connected between the second resistor and the constant potential line. Second pixe And a second resistor for converting the second voltage signal output current from the resistance value of the second resistor is smaller than the resistance value of the first resistor.

また、本発明による光電変換モジュールは、光電変換素子と、光電変換素子からの出力電流を読み出す読出回路とを備える光電変換モジュールであって、光電変換素子は、共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、半導体基板上に形成されて複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、半導体基板上に形成されて複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線とを有し、読出回路または光電変換素子は、第１の配線と定電位線との間に接続され、二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、第２の配線と定電位線との間に接続され、二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗とを有し、第１の抵抗の抵抗値が第２の抵抗の抵抗値よりも大きい。   The photoelectric conversion module according to the present invention is a photoelectric conversion module including a photoelectric conversion element and a readout circuit for reading out the output current from the photoelectric conversion element, wherein the photoelectric conversion element is formed on a common semiconductor substrate and is common And a plurality of pixels each including an avalanche photodiode operated by the bias voltage of the semiconductor device, and two or more first pixels electrically connected to two or more first pixels formed on the semiconductor substrate and included in the plurality of pixels. Two or more second pixels which are electrically connected to a first wiring for collectively extracting output current from the pixels, and to two or more second pixels formed on the semiconductor substrate and included in the plurality of pixels. And the second circuit for taking out the output current from the circuit at one time, and the read out circuit or the photoelectric conversion element is connected between the first wiring and the constant potential line, An output from two or more second pixels, which is connected between a first resistor converting an output current from the first pixel above to a first voltage signal, a second wire and a constant potential line And a second resistor that converts current into a second voltage signal, wherein the resistance of the first resistor is greater than the resistance of the second resistor.

これらの光電変換素子及び光電変換モジュールでは、第１のピクセルからの出力電流を電圧信号に変換する第１の抵抗の抵抗値が、第２のピクセルからの出力電流を電圧信号に変換する第２の抵抗の抵抗値よりも大きい。これにより、入射光量が微弱な場合であっても、二以上の第１のピクセルからの出力電流を比較的大きな増幅率でもって電圧信号に変換することができる。言い換えれば、入射光量に対して高いゲインで電圧信号を出力することができるので、フォトンカウンティングを精度良く行うことができる。一方、入射光量が比較的大きい場合であっても、二以上の第２のピクセルからの出力電流を比較的小さな増幅率でもって電圧信号に変換することができる。言い換えれば、入射光量に対して低いゲインで電圧信号を出力することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、上記の光電変換素子及び光電変換モジュールによれば、入射光量に応じて第１の電圧信号または第２の電圧信号を選択することによって、微弱光量から比較的大きな光量まで幅広い光量レンジに対応することができる。   In these photoelectric conversion elements and photoelectric conversion modules, the resistance value of the first resistor that converts the output current from the first pixel into a voltage signal converts the output current from the second pixel into a voltage signal. Greater than the resistance value of the resistance of. Thereby, even when the amount of incident light is weak, the output currents from the two or more first pixels can be converted into voltage signals with a relatively large amplification factor. In other words, since the voltage signal can be output with high gain with respect to the incident light quantity, photon counting can be performed with high accuracy. On the other hand, even when the amount of incident light is relatively large, the output currents from the two or more second pixels can be converted into voltage signals with a relatively small amplification factor. In other words, since the voltage signal can be output with a low gain with respect to the amount of incident light, the upper limit of the amount of incident light at which the output is saturated can be further increased. Therefore, according to the above-described photoelectric conversion element and photoelectric conversion module, by selecting the first voltage signal or the second voltage signal according to the amount of incident light, a wide range of light amounts can be supported from weak light amounts to relatively large light amounts. can do.

また、上記の光電変換モジュールに関しては、ピクセルからの出力電流を一括して取り出すための配線を２種類（第１及び第２の配線）設ける点を除き、従来の光電変換素子と同様の構成を採用できる。従って、光電変換素子の設計が極めて容易であり、従来の光電変換素子からの特性の変化を小さく抑えることができる。   The photoelectric conversion module described above has the same configuration as that of the conventional photoelectric conversion element except that two types of wiring (first and second wiring) are provided for extracting the output current from the pixel at one time. It can be adopted. Therefore, the design of the photoelectric conversion element is extremely easy, and the change in the characteristics from the conventional photoelectric conversion element can be suppressed to a small level.

また、上記の光電変換モジュールにおいて、読出回路は、第１の電圧信号に基づいて、二以上の第１のピクセルから出力される電流パルスをカウントするフォトンカウンティング回路と、第２の電圧信号に対応するデジタル信号を生成するＡ／Ｄコンバータとを有してもよい。これにより、微弱光量から比較的大きな光量まで幅広い光量レンジに対応する信号を好適に読み出すことができる。   In the photoelectric conversion module described above, the readout circuit corresponds to a photon counting circuit that counts current pulses output from two or more first pixels based on the first voltage signal, and a second voltage signal. And an A / D converter for generating a digital signal. Thereby, signals corresponding to a wide light amount range can be suitably read out from a weak light amount to a relatively large light amount.

本発明によれば、幅広い光量レンジに対応し得る光電変換素子及び光電変換モジュールを提供することができる。   According to the present invention, it is possible to provide a photoelectric conversion element and a photoelectric conversion module that can correspond to a wide light amount range.

本発明の一実施形態に係る光電変換素子の平面図である。It is a top view of the photoelectric conversion element concerning one embodiment of the present invention. 受光面の一部を拡大して示す平面図である。It is a top view which expands and shows a part of light-receiving surface. 光電変換素子の断面構成を概略的に示す図である。It is a figure which shows roughly the cross-sectional structure of a photoelectric conversion element. 外部回路の構成例を概略的に示す図である。It is a figure showing roughly the example of composition of an external circuit. 第１変形例に係る光電変換素子の平面図である。It is a top view of the photoelectric conversion element concerning the 1st modification. 受光面の一部を拡大して示す平面図である。It is a top view which expands and shows a part of light-receiving surface. 光電変換素子の断面構成を概略的に示す図である。It is a figure which shows roughly the cross-sectional structure of a photoelectric conversion element. 第２変形例に係る外部回路の構成例を概略的に示す図である。It is a figure showing roughly the example of composition of the external circuit concerning the 2nd modification.

以下、添付図面を参照しながら本発明による光電変換素子及び光電変換モジュールの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。   Hereinafter, embodiments of the photoelectric conversion element and the photoelectric conversion module according to the present invention will be described in detail with reference to the attached drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.

図１は、本発明の一実施形態に係る光電変換素子１Ａの平面図である。光電変換素子１Ａは、半導体基板３０を備えており、半導体基板３０の主面上は光を受ける受光部３Ａとなっている。受光部３Ａでは、複数のピクセル１０が二次元状に配列されている。複数のピクセル１０は、共通のバイアス電圧により動作するＡＰＤをそれぞれ含んで構成されている。   FIG. 1 is a plan view of a photoelectric conversion element 1A according to an embodiment of the present invention. The photoelectric conversion element 1A includes a semiconductor substrate 30, and the main surface of the semiconductor substrate 30 is a light receiving unit 3A that receives light. In the light receiving unit 3A, the plurality of pixels 10 are two-dimensionally arranged. Each of the plurality of pixels 10 is configured to include an APD that operates with a common bias voltage.

複数のピクセル１０には、二以上の第１のピクセル１１と、二以上の第２のピクセル１２とが含まれる。第１のピクセル１１の受光面積（実効的な有感領域）と、第２のピクセル１２の受光面積とは互いに略等しい。一例では、隣り合う第１のピクセル１１同士のピッチ（中心間隔）は５０μｍであり、隣り合う第２のピクセル１２同士のピッチも５０μｍである。本実施形態では、第１のピクセル１１が列方向に並んで配置されて成る第１のピクセル列１１Ａと、第２のピクセル１２が列方向に並んで配置されて成る第２のピクセル列１２Ａとが、行方向に交互に並んでいる。   The plurality of pixels 10 includes two or more first pixels 11 and two or more second pixels 12. The light receiving area (effective sensing area) of the first pixel 11 and the light receiving area of the second pixel 12 are substantially equal to each other. In one example, the pitch (center spacing) between adjacent first pixels 11 is 50 μm, and the pitch between adjacent second pixels 12 is also 50 μm. In the present embodiment, a first pixel row 11A in which the first pixels 11 are aligned in the column direction, and a second pixel row 12A in which the second pixels 12 are aligned in the column direction Are alternately arranged in the row direction.

光電変換素子１Ａは、信号読出用の第１の配線２１及び第２の配線２２を更に備えている。第１の配線２１は、二以上の第１のピクセル１１と電気的に接続されており、これらの第１のピクセル１１からの出力電流を一括して取り出す。第２の配線２２は、二以上の第２のピクセル１２と電気的に接続されており、これらの第２のピクセル１２からの出力電流を一括して取り出す。   The photoelectric conversion element 1A further includes a first wiring 21 and a second wiring 22 for signal readout. The first wires 21 are electrically connected to the two or more first pixels 11, and the output current from these first pixels 11 is taken out collectively. The second wiring 22 is electrically connected to the two or more second pixels 12, and the output current from these second pixels 12 is taken out collectively.

図２は、受光部３Ａの一部を拡大して示す平面図である。図２に示されるように、第１のピクセル１１のＡＰＤと第１の配線２１とは、クエンチング抵抗２３を介して電気的に接続されている。言い換えると、クエンチング抵抗２３の一端が第１のピクセル１１のＡＰＤと電気的に接続され、他端が第１の配線２１と電気的に接続されている。同様に、第２のピクセル１２のＡＰＤと第２の配線２２とは、クエンチング抵抗２４を介して電気的に接続されている。言い換えると、クエンチング抵抗２４の一端が第２のピクセル１２のＡＰＤと電気的に接続され、他端が第２の配線２２と電気的に接続されている。クエンチング抵抗２３，２４の抵抗値は互いに略等しい。一例では、クエンチング抵抗２３，２４の抵抗値は２５０ｋΩである。なお、図に示される例では、クエンチング抵抗２３，２４が渦巻き状に配設されているが、クエンチング抵抗２３，２４は様々な形状に配設されることができ、例えば直線状に配設されてもよい。クエンチング抵抗２３，２４は、例えば光透過性（半透明）の導電性材料からなる。   FIG. 2 is a plan view showing a part of the light receiving section 3A in an enlarged manner. As shown in FIG. 2, the APD of the first pixel 11 and the first wiring 21 are electrically connected via the quenching resistor 23. In other words, one end of the quenching resistor 23 is electrically connected to the APD of the first pixel 11, and the other end is electrically connected to the first wiring 21. Similarly, the APD of the second pixel 12 and the second wiring 22 are electrically connected via the quenching resistor 24. In other words, one end of the quenching resistor 24 is electrically connected to the APD of the second pixel 12, and the other end is electrically connected to the second wiring 22. The resistance values of the quenching resistors 23 and 24 are substantially equal to each other. In one example, the resistance value of the quenching resistors 23 and 24 is 250 kΩ. In the example shown in the drawings, the quenching resistors 23 and 24 are disposed in a spiral shape, but the quenching resistors 23 and 24 can be disposed in various shapes, for example, linearly disposed. It may be set. The quenching resistors 23 and 24 are made of, for example, a light transmitting (semitransparent) conductive material.

図３は、光電変換素子１Ａの断面構成を概略的に示す図である。光電変換素子１Ａは、例えばｎ型Ｓｉからなる半導体基板３０を備えている。上述した複数のピクセル１０は、この共通の半導体基板３０に形成されている。具体的には、半導体基板３０は主面３０ａ及び裏面３０ｂを有しており、裏面３０ｂ上の全面には下面電極（カソード）３１が設けられている。また、主面３０ａを含む半導体基板３０の内部には、第１のピクセル１１を構成するｐ型半導体領域３２ａと、第２のピクセル１２を構成するｐ型半導体領域３２ｂとが、互いに間隔を空けて並んで形成されている。ｐ型半導体領域３２ａ，３２ｂは例えばｐ型Ｓｉからなる。第１のピクセル１１のＡＰＤは、ｐ型半導体領域３２ａと半導体基板３０とがｐｎ接合を成すことによって構成されている。同様に、第２のピクセル１２のＡＰＤは、ｐ型半導体領域３２ｂと半導体基板３０とがｐｎ接合を成すことによって構成されている。   FIG. 3 is a view schematically showing a cross-sectional configuration of the photoelectric conversion element 1A. The photoelectric conversion element 1A includes a semiconductor substrate 30 made of, for example, n-type Si. The plurality of pixels 10 described above are formed on the common semiconductor substrate 30. Specifically, the semiconductor substrate 30 has a main surface 30a and a back surface 30b, and a lower surface electrode (cathode) 31 is provided on the entire surface of the back surface 30b. In the semiconductor substrate 30 including the main surface 30a, the p-type semiconductor region 32a constituting the first pixel 11 and the p-type semiconductor region 32b constituting the second pixel 12 are spaced apart from each other. It is formed side by side. The p-type semiconductor regions 32a and 32b are made of, for example, p-type Si. The APD of the first pixel 11 is configured by the p-type semiconductor region 32 a and the semiconductor substrate 30 forming a pn junction. Similarly, the APD of the second pixel 12 is configured by forming a pn junction between the p-type semiconductor region 32 b and the semiconductor substrate 30.

主面３０ａ上の全面には、第１の絶縁膜３３が設けられている。第１の絶縁膜３３は、例えばＳｉＯ2、ＳｉＮといった絶縁性シリコン化合物によって好適に構成され得る。ｐ型半導体領域３２ａ上かつ第１の絶縁膜３３上にはコンタクト電極（アノード）３４ａが設けられている。コンタクト電極３４ａは、第１の絶縁膜３３に形成された開口を介してｐ型半導体領域３２ａと接触している。同様に、ｐ型半導体領域３２ｂ上かつ第１の絶縁膜３３上にはコンタクト電極（アノード）３４ｂが設けられている。コンタクト電極３４ｂは、第１の絶縁膜３３に形成された開口を介してｐ型半導体領域３２ｂと接触している。 A first insulating film 33 is provided on the entire surface of the main surface 30a. The first insulating film 33 may be preferably made of, for example, an insulating silicon compound such as SiO 2 or SiN. A contact electrode (anode) 34 a is provided on the p-type semiconductor region 32 a and the first insulating film 33. The contact electrode 34 a is in contact with the p-type semiconductor region 32 a through the opening formed in the first insulating film 33. Similarly, a contact electrode (anode) 34 b is provided on the p-type semiconductor region 32 b and the first insulating film 33. The contact electrode 34 b is in contact with the p-type semiconductor region 32 b through an opening formed in the first insulating film 33.

第１の配線２１及び第２の配線２２は、金属製であり、半導体基板３０上に形成されている。本実施形態では、第１の配線２１及び第２の配線２２は、ｐ型半導体領域３２ａ及びｐ型半導体領域３２ｂのいずれも形成されていない半導体基板３０の領域上に位置する第１の絶縁膜３３上に設けられている。   The first wiring 21 and the second wiring 22 are made of metal and are formed on the semiconductor substrate 30. In the present embodiment, the first wiring 21 and the second wiring 22 are first insulating films located on the region of the semiconductor substrate 30 in which neither the p-type semiconductor region 32 a nor the p-type semiconductor region 32 b is formed. It is provided on 33.

第１の配線２１及び第２の配線２２、第１の絶縁膜３３、並びにコンタクト電極３４ａ及び３４ｂは、第２の絶縁膜３５によって覆われている。第２の絶縁膜３５は、半導体基板３０上の全面を覆っており、例えばＳｉＯ2、ＳｉＮといった無機絶縁体によって好適に構成され得る。前述したクエンチング抵抗２３，２４は、第２の絶縁膜３５上に設けられている。クエンチング抵抗２３の一端及び他端それぞれは、第２の絶縁膜３５に形成された開口を介して、コンタクト電極３４ａ及び第１の配線２１のそれぞれと電気的に接続されている。クエンチング抵抗２４の一端及び他端それぞれは、第２の絶縁膜３５に形成された開口を介して、コンタクト電極３４ｂ及び第２の配線２２のそれぞれと電気的に接続されている。 The first wiring 21, the second wiring 22, the first insulating film 33, and the contact electrodes 34 a and 34 b are covered with a second insulating film 35. The second insulating film 35 covers the entire surface of the semiconductor substrate 30 and may be preferably made of an inorganic insulator such as SiO 2 or SiN. The quenching resistors 23 and 24 described above are provided on the second insulating film 35. One end and the other end of the quenching resistor 23 are electrically connected to the contact electrode 34 a and the first wiring 21 through an opening formed in the second insulating film 35. One end and the other end of the quenching resistor 24 are electrically connected to the contact electrode 34 b and the second wire 22 through an opening formed in the second insulating film 35.

ここで、光電変換素子１Ａと、光電変換素子１Ａからの出力電流を読み出す読出回路とを備える光電変換モジュールの構成について説明する。図４は、光電変換モジュール２Ａの構成例を概略的に示す図である。図４に示されるように、複数のピクセル１０の各ＡＰＤのカソードすなわち下面電極３１（図３参照）には、共通のバイアス電圧ＨＶが印加される。   Here, a configuration of a photoelectric conversion module including the photoelectric conversion element 1A and a reading circuit that reads the output current from the photoelectric conversion element 1A will be described. FIG. 4 is a view schematically showing a configuration example of the photoelectric conversion module 2A. As shown in FIG. 4, a common bias voltage HV is applied to the cathode or lower surface electrode 31 (see FIG. 3) of each APD of the plurality of pixels 10.

読出回路５Ａは、第１の抵抗４１、第２の抵抗４２、フォトンカウンティング回路６０、増幅回路７０、ピークホールド回路７１、Ａ／Ｄコンバータ７２、及び信号処理部８０を有する。第２の抵抗４２の抵抗値は、第１の抵抗４１の抵抗値よりも小さい。一例では、第１の抵抗４１の抵抗値は１ＭΩないし数ＭΩであり、第２の抵抗４２の抵抗値は５０Ω（すなわち通常の５０Ω終端）である。   The readout circuit 5A includes a first resistor 41, a second resistor 42, a photon counting circuit 60, an amplification circuit 70, a peak hold circuit 71, an A / D converter 72, and a signal processing unit 80. The resistance value of the second resistor 42 is smaller than the resistance value of the first resistor 41. In one example, the resistance of the first resistor 41 is 1 MΩ to several MΩ, and the resistance of the second resistor 42 is 50 Ω (ie, a normal 50 Ω termination).

第１の抵抗４１は、第１の配線２１と、定電位線である基準電位（ＧＮＤ）線５１との間に接続され、第１のピクセル１１からの出力電流を第１の電圧信号Ｖ１に変換する。具体的には、抵抗４１の一端は、第１の配線２１及びクエンチング抵抗２３を介して、第１のピクセル１１のＡＰＤのアノードに接続される。抵抗４１の他端は基準電位（ＧＮＤ）線５１に接続される。抵抗４１の一端はフォトンカウンティング回路６０に接続されており、抵抗４１における降下電圧が、第１の電圧信号Ｖ１としてフォトンカウンティング回路６０に入力される。   The first resistor 41 is connected between the first wiring 21 and the reference potential (GND) line 51, which is a constant potential line, and converts the output current from the first pixel 11 into the first voltage signal V1. Convert. Specifically, one end of the resistor 41 is connected to the anode of the APD of the first pixel 11 via the first wire 21 and the quenching resistor 23. The other end of the resistor 41 is connected to a reference potential (GND) line 51. One end of the resistor 41 is connected to the photon counting circuit 60, and the voltage drop across the resistor 41 is input to the photon counting circuit 60 as a first voltage signal V1.

フォトンカウンティング回路６０は、コンパレータ６１と、カウンタ６２とを含む。コンパレータ６１は、Ｄ／Ａコンバータ６３によって生成された基準電圧と、第１の電圧信号Ｖ１とを比較する。そして、第１の電圧信号Ｖ１が基準電圧を超えたとき（すなわち閾値を超える電流パルスが第１のピクセル１１から出力されたとき）に、信号をカウンタ６２に送る。カウンタ６２は、コンパレータ６１から信号が送られた回数をカウントする。そのカウント値は、全ての第１のピクセル１１への入射光量に相当する。   The photon counting circuit 60 includes a comparator 61 and a counter 62. The comparator 61 compares the reference voltage generated by the D / A converter 63 with the first voltage signal V1. Then, when the first voltage signal V1 exceeds the reference voltage (ie, when a current pulse exceeding the threshold is output from the first pixel 11), a signal is sent to the counter 62. The counter 62 counts the number of times the signal is sent from the comparator 61. The count value corresponds to the amount of light incident on all the first pixels 11.

第２の抵抗４２は、第２の配線２２と、定電位線である基準電位（ＧＮＤ）線５１との間に接続され、第２のピクセル１２からの出力電流を第２の電圧信号Ｖ２に変換する。具体的には、抵抗４２の一端は、第２の配線２２及びクエンチング抵抗２４を介して、第２のピクセル１２のＡＰＤのアノードに接続される。抵抗４２の他端は基準電位（ＧＮＤ）線５１に接続される。抵抗４２の一端は、増幅回路７０及びピークホールド回路７１を介して、Ａ／Ｄコンバータ７２に接続されている。第２の電圧信号Ｖ２は、増幅回路７０によって増幅されたのち、ピークホールド回路７１によって保持される。そして、保持された電圧が、Ａ／Ｄコンバータ７２に入力される。Ａ／Ｄコンバータ７２は、入力された電圧信号（アナログ信号）をデジタル信号に変換する。そのデジタル値は、全ての第２のピクセル１２への入射光量に相当する。   The second resistor 42 is connected between the second wiring 22 and the reference potential (GND) line 51 which is a constant potential line, and the output current from the second pixel 12 is converted to the second voltage signal V2. Convert. Specifically, one end of the resistor 42 is connected to the anode of the APD of the second pixel 12 via the second wire 22 and the quenching resistor 24. The other end of the resistor 42 is connected to a reference potential (GND) line 51. One end of the resistor 42 is connected to the A / D converter 72 via the amplifier circuit 70 and the peak hold circuit 71. The second voltage signal V2 is amplified by the amplifier circuit 70 and then held by the peak hold circuit 71. Then, the held voltage is input to the A / D converter 72. The A / D converter 72 converts the input voltage signal (analog signal) into a digital signal. The digital value corresponds to the amount of light incident on all the second pixels 12.

カウンタ６２から出力されるカウント値およびＡ／Ｄコンバータ７２から出力されるデジタル値は、信号処理部８０へ送られる。信号処理部８０は、これらのカウント値およびデジタル値のうち有意な値を有する方を採用し、その値に基づいて入射光量を特定する。   The count value output from the counter 62 and the digital value output from the A / D converter 72 are sent to the signal processing unit 80. The signal processing unit 80 adopts one of the count value and the digital value having a significant value, and specifies the amount of incident light based on the value.

以上に説明した、本実施形態の光電変換モジュール２Ａによって得られる効果について説明する。光電変換モジュール２Ａでは、第１のピクセル１１からの出力電流を第１の電圧信号Ｖ１に変換する抵抗４１の抵抗値が、第２のピクセル１２からの出力電流を第２の電圧信号Ｖ２に変換する抵抗４２の抵抗値よりも大きい。これにより、入射光量が微弱な場合であっても、二以上の第１のピクセル１１からの出力電流を比較的大きな増幅率でもって第１の電圧信号Ｖ１に変換することができる。言い換えれば、入射光量に対して高いゲインで第１の電圧信号Ｖ１を生成することができるので、フォトンカウンティングを精度良く行うことができる。一方、入射光量が比較的大きい場合であっても、二以上の第２のピクセル１２からの出力電流を比較的小さな増幅率でもって第２の電圧信号Ｖ２に変換することができる。言い換えれば、入射光量に対して低いゲインで第２の電圧信号Ｖ２を生成することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、本実施形態の光電変換モジュール２Ａによれば、入射光量に応じて第１の電圧信号Ｖ１に基づくカウント値または第２の電圧信号Ｖ２に基づくデジタル値を選択することにより、微弱光量から比較的大きな光量まで幅広い光量レンジに対応することができる。   The effects obtained by the photoelectric conversion module 2A of the present embodiment described above will be described. In the photoelectric conversion module 2A, the resistance value of the resistor 41 that converts the output current from the first pixel 11 into the first voltage signal V1 converts the output current from the second pixel 12 into the second voltage signal V2. Larger than the resistance value of the resistor 42. Thereby, even when the amount of incident light is weak, the output currents from the two or more first pixels 11 can be converted into the first voltage signal V1 with a relatively large amplification factor. In other words, since the first voltage signal V1 can be generated with a high gain with respect to the amount of incident light, photon counting can be performed with high accuracy. On the other hand, even when the amount of incident light is relatively large, the output currents from the two or more second pixels 12 can be converted into the second voltage signal V2 with a relatively small amplification factor. In other words, since the second voltage signal V2 can be generated with a low gain with respect to the amount of incident light, the upper limit of the amount of incident light at which the output is saturated can be further increased. Therefore, according to the photoelectric conversion module 2A of the present embodiment, comparison is made from weak light amount by selecting the count value based on the first voltage signal V1 or the digital value based on the second voltage signal V2 according to the incident light amount It is possible to cope with a wide light amount range up to a very large light amount.

また、本実施形態では、複数のピクセルからの出力電流を一括して取り出すための配線を２種類（第１及び第２の配線２１，２２）設ける点を除き、従来の光電変換素子と同様の構成を採用できる。従って、光電変換素子１Ａの設計が極めて容易であり、従来の光電変換素子からの特性の変化を小さく抑えることができる。   Moreover, in the present embodiment, the same as the conventional photoelectric conversion element except that two types of wiring (first and second wirings 21 and 22) are provided for simultaneously extracting the output current from the plurality of pixels. The configuration can be adopted. Therefore, the design of the photoelectric conversion element 1A is extremely easy, and the change in the characteristics from the conventional photoelectric conversion element can be suppressed to a small level.

また、本実施形態によれば、入射光量が微弱な場合、及び比較的大きい場合の双方に対し、各ピクセルの光検出原理を共通とする一つのデバイスで対応することが可能となる。これにより、動作電圧の共通化、同一基板上に構成することによる低コスト化、並びに、特性の均一化が期待できる。また、本実施形態によれば、多数のピクセル１０を二次元状に配列することが可能であり、大面積の受光面を容易に実現できる。また、複数のピクセル１０の配列の自由度が高く、受光部３Ａを正方形、長方形、円形、及び多角形といった、用途や光学系に適した形状に変更することが容易である。更に、特許文献１の構成と比較して、入射光量が比較的大きい場合であってもショットノイズが極めて小さくなり、広い光量レンジにおいて高ゲイン及び高いＳ／Ｎ比を両立できる。   Further, according to the present embodiment, it is possible to cope with both the case where the amount of incident light is weak and the case where the amount of light is relatively large, with one device in which the light detection principle of each pixel is common. As a result, it is possible to expect a common operating voltage, cost reduction by configuring on the same substrate, and uniform characteristics. Moreover, according to the present embodiment, it is possible to arrange a large number of pixels 10 in a two-dimensional manner, and a large light receiving surface can be easily realized. Further, the degree of freedom in the arrangement of the plurality of pixels 10 is high, and it is easy to change the light receiving unit 3A into a shape suitable for the application or optical system, such as a square, a rectangle, a circle, and a polygon. Furthermore, compared to the configuration of Patent Document 1, even when the amount of incident light is relatively large, shot noise becomes extremely small, and high gain and high S / N ratio can be compatible in a wide light amount range.

また、本実施形態のように、読出回路５Ａは、第１の電圧信号Ｖ１に基づいて、二以上の第１のピクセル１１から出力される電流パルスをカウントするフォトンカウンティング回路６０と、第２の電圧信号Ｖ２に対応するデジタル信号を生成するＡ／Ｄコンバータ７２とを有してもよい。これにより、微弱光量から比較的大きな光量まで幅広い光量レンジに対応する信号を好適に読み出すことができる。   Further, as in the present embodiment, the readout circuit 5A counts the current pulses output from the two or more first pixels 11 based on the first voltage signal V1, and the second counting circuit 60A. And an A / D converter 72 for generating a digital signal corresponding to the voltage signal V2. Thereby, signals corresponding to a wide light amount range can be suitably read out from a weak light amount to a relatively large light amount.

（第１変形例）
図５は、本発明の第１変形例に係る光電変換素子１Ｂの平面図である。光電変換素子１Ｂと上記実施形態との相違点は、受光面における第１のピクセル１１及び第２のピクセル１２の配置である。本変形例の受光部３Ｂにおいては、Ｋ1個（Ｋ1は２以上の整数、図ではＫ1＝１６の場合を例示）の第１のピクセル１１をそれぞれ含む複数の第１の領域Ａ１と、Ｋ2個（Ｋ2は２以上の整数、図ではＫ2＝１６の場合を例示）の第２のピクセル１２をそれぞれ含む複数の第２の領域Ａ２とが、受光部３Ｂにおいて混在して二次元状（マトリクス状）に配列されている。図５に示される例では、第１の領域Ａ１と第２の領域Ａ２とが市松模様のごとく配置されている。 (First modification)
FIG. 5 is a plan view of a photoelectric conversion element 1B according to a first modification of the present invention. The difference between the photoelectric conversion element 1B and the above embodiment is the arrangement of the first pixel 11 and the second pixel 12 on the light receiving surface. In the light receiving unit 3B of this modification, a plurality of first regions A1 each including the first pixels 11 of K 1 pieces (K 1 is an integer of 2 or more, and the case of K 1 = 16 is illustrated in the figure) A plurality of second areas A2 each including the second pixels 12 of K 2 (K 2 is an integer of 2 or more, and the case of K 2 = 16 is illustrated in the figure) are mixed in the light receiving unit 3B. It is arranged in a two-dimensional form (matrix form). In the example shown in FIG. 5, the first area A1 and the second area A2 are arranged in a checkered pattern.

図６（ａ）及び図６（ｂ）は、第１の領域Ａ１及び第２の領域Ａ２をそれぞれ拡大して示す平面図である。また、図７は、光電変換素子１Ｂの断面構成を概略的に示す図である。一例では、第１の領域Ａ１において第１のピクセル１１はＭ1行Ｎ1列（Ｍ1，Ｎ1は１以上の整数。但しＭ1×Ｎ1＝Ｋ1）の二次元状に配列されている。そして、２列おきに第１の配線２１が配設されており、各第１の配線２１の両側に位置する第１のピクセル１１が、その第１の配線２１にクエンチング抵抗２３を介して電気的に接続されている。同様に、第２の領域Ａ２において第２のピクセル１２はＭ2行Ｎ2列（Ｍ2，Ｎ2は１以上の整数。但しＭ2×Ｎ2＝Ｋ2）の二次元状に配列されている。そして、２列おきに第２の配線２２が配設されており、各第２の配線２２の両側に位置する第２のピクセル１２が、その第２の配線２２にクエンチング抵抗２４を介して電気的に接続されている。 FIGS. 6A and 6B are plan views showing the first area A1 and the second area A2 in an enlarged manner, respectively. FIG. 7 is a view schematically showing the cross-sectional configuration of the photoelectric conversion element 1B. In one example, in the first area A1, the first pixels 11 are arranged in a two-dimensional form of M 1 rows N 1 columns (M 1 and N 1 are integers of 1 or more, provided that M 1 × N 1 = K 1 ) ing. Then, the first wirings 21 are disposed every two rows, and the first pixels 11 located on both sides of each of the first wirings 21 are connected to the first wirings 21 via the quenching resistance 23. It is electrically connected. Similarly, in the second area A2, the second pixels 12 are arranged in a two-dimensional form of M 2 rows and N 2 columns (M 2 and N 2 are integers of 1 or more, provided that M 2 × N 2 = K 2 ) ing. Then, the second wirings 22 are disposed every two rows, and the second pixels 12 located on both sides of each second wiring 22 are connected to the second wirings 22 via the quenching resistance 24. It is electrically connected.

本発明における第１及び第２のピクセルの配置は上記実施形態に限られるものではなく、例えば本変形例の光電変換素子１Ｂなど、様々な形態が可能である。そして、どのようなピクセル配置であっても、上述した実施形態の光電変換素子１Ａ及び光電変換モジュール２Ａと同様の効果を好適に奏することができる。   The arrangement of the first and second pixels in the present invention is not limited to the above embodiment, and various forms are possible, such as the photoelectric conversion element 1B of the present modification. And the same effect as photoelectric conversion element 1A and photoelectric conversion module 2A of an embodiment mentioned above can be suitably produced regardless of what kind of pixel arrangement.

（第２変形例）
図８は、本発明の第２変形例に係る光電変換モジュール２Ｂの平面図である。光電変換モジュール２Ｂと上記実施形態との相違点は、抵抗４１，４２の配置である。すなわち、上記実施形態では抵抗４１，４２が読出回路５Ａに含まれているが、光電変換モジュール２Ｂでは、読出回路５Ｂが抵抗４１，４２を有しておらず、光電変換素子１Ｃが抵抗４１，４２を有する。なお、抵抗４１，４２の配置を除く光電変換素子１Ｃ及び読出回路５Ｂの構成は、上記実施形態の光電変換素子１Ａ及び読出回路５Ａと同様である。 (2nd modification)
FIG. 8 is a plan view of a photoelectric conversion module 2B according to a second modification of the present invention. The difference between the photoelectric conversion module 2B and the above embodiment is the arrangement of the resistors 41 and 42. That is, although the resistors 41 and 42 are included in the readout circuit 5A in the above embodiment, in the photoelectric conversion module 2B, the readout circuit 5B does not have the resistors 41 and 42, and the photoelectric conversion element 1C is a resistor 41, Having 42. The configurations of the photoelectric conversion element 1C and the readout circuit 5B excluding the arrangement of the resistors 41 and 42 are the same as those of the photoelectric conversion element 1A and the readout circuit 5A of the above embodiment.

本変形例のように、抵抗４１，４２を光電変換素子１Ｃが有してもよい。そのような場合であっても上述した実施形態の光電変換モジュール２Ａと同様の効果を好適に奏することができる。   As in the present modification, the photoelectric conversion element 1C may have the resistors 41 and 42. Even in such a case, the same effects as those of the photoelectric conversion module 2A of the above-described embodiment can be suitably achieved.

本発明による光電変換素子及び光電変換モジュールは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態及び各変形例を、必要に応じて互いに組み合わせてもよい。また、上記実施形態では抵抗４１，４２の抵抗値として数ＭΩ及び５０Ωを例示したが、抵抗値はこれらに限定されるものではなく、様々な抵抗値を採用することができる。また、上記実施形態では半導体基板３０及びｐ型半導体領域３２ａ，３２ｂの構成材料としてＳｉを例示したが、本発明では、半導体基板及び各ｐ型半導体領域には種々の半導体材料を採用し得る。   The photoelectric conversion element and the photoelectric conversion module according to the present invention are not limited to the embodiments described above, and various other modifications are possible. For example, the embodiments and the modifications described above may be combined with each other as needed. Moreover, although several M ohms and 50 ohms were illustrated as resistance value of resistance 41 and 42 in the said embodiment, resistance value is not limited to these, A various resistance value is employable. In the above embodiment, Si is exemplified as a constituent material of the semiconductor substrate 30 and the p-type semiconductor regions 32a and 32b. However, in the present invention, various semiconductor materials can be adopted for the semiconductor substrate and each p-type semiconductor region.

１Ａ〜１Ｃ…光電変換素子、３Ａ，３Ｂ…受光部、１０…ピクセル、１１…第１のピクセル、１１Ａ…第１のピクセル列、１２…第２のピクセル、１２Ａ…第２のピクセル列、２１…第１の配線、２２…第２の配線、２３，２４…クエンチング抵抗、３０…半導体基板、３１…下面電極、３２ａ，３２ｂ…ｐ型半導体領域、３３…第１の絶縁膜、３４ａ，３４ｂ…コンタクト電極、３５…第２の絶縁膜、４１…第１の抵抗、４２…第２の抵抗、６０…フォトンカウンティング回路、６１…コンパレータ、６２…カウンタ、６３…Ｄ／Ａコンバータ、７０…増幅回路、７１…ピークホールド回路、７２…Ａ／Ｄコンバータ、８０…信号処理部、Ａ１…第１の領域、Ａ２…第２の領域。   1A to 1C: photoelectric conversion element, 3A, 3B: light receiving unit, 10: pixel, 11: first pixel, 11A: first pixel row, 12: second pixel, 12A: second pixel row, 21 ... first wiring, 22 ... second wiring, 23, 24 ... quenching resistance, 30 ... semiconductor substrate, 31 ... lower surface electrode, 32a, 32b ... p-type semiconductor region, 33 ... first insulating film, 34a, 34b: contact electrode 35: second insulating film 41: first resistor 42: second resistor 60: photon counting circuit 61: comparator 62: counter 63: D / A converter 70: 70 Amplifier circuit 71: peak hold circuit 72: A / D converter 80: signal processing unit A1: first area A2: second area.

Claims (3)

共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、前記二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、前記二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、
前記第１の配線と定電位線との間に接続され、前記二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、
前記第２の配線と定電位線との間に接続され、前記二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗と、を備え、
前記第２の抵抗の抵抗値が前記第１の抵抗の抵抗値よりも小さい、光電変換素子。 A plurality of pixels formed on a common semiconductor substrate, each including an avalanche photodiode operating with a common bias voltage;
A first wiring formed on the semiconductor substrate and electrically connected to two or more first pixels included in the plurality of pixels, and collectively extracting output currents from the two or more first pixels When,
A second wiring formed on the semiconductor substrate and electrically connected to two or more second pixels included in the plurality of pixels, and collectively taking out an output current from the two or more second pixels When,
A first resistor connected between the first wiring and the constant potential line and converting output current from the two or more first pixels into a first voltage signal;
A second resistor connected between the second wiring and the constant potential line and converting an output current from the two or more second pixels into a second voltage signal;
The photoelectric conversion element whose resistance value of said 2nd resistance is smaller than the resistance value of said 1st resistance. 光電変換素子と、前記光電変換素子からの出力電流を読み出す読出回路とを備える光電変換モジュールであって、
前記光電変換素子は、
共通の半導体基板に形成され、共通のバイアス電圧により動作するアバランシェフォトダイオードをそれぞれ含む複数のピクセルと、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第１のピクセルと電気的に接続され、前記二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第２のピクセルと電気的に接続され、前記二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、を有し、
前記読出回路または前記光電変換素子は、
前記第１の配線と定電位線との間に接続され、前記二以上の第１のピクセルからの出力電流を第１の電圧信号に変換する第１の抵抗と、
前記第２の配線と定電位線との間に接続され、前記二以上の第２のピクセルからの出力電流を第２の電圧信号に変換する第２の抵抗と、を有し、
前記第２の抵抗の抵抗値が前記第１の抵抗の抵抗値よりも小さい、光電変換モジュール。 A photoelectric conversion module comprising: a photoelectric conversion element; and a readout circuit for reading out an output current from the photoelectric conversion element,
The photoelectric conversion element is
A plurality of pixels formed on a common semiconductor substrate, each including an avalanche photodiode operating with a common bias voltage;
A first wiring formed on the semiconductor substrate and electrically connected to two or more first pixels included in the plurality of pixels, and collectively extracting output currents from the two or more first pixels When,
A second wiring formed on the semiconductor substrate and electrically connected to two or more second pixels included in the plurality of pixels, and collectively taking out an output current from the two or more second pixels And
The readout circuit or the photoelectric conversion element is
A first resistor connected between the first wiring and the constant potential line and converting output current from the two or more first pixels into a first voltage signal;
A second resistor connected between the second wiring and the constant potential line and converting output current from the two or more second pixels into a second voltage signal;
The photoelectric conversion module whose resistance value of said 2nd resistance is smaller than the resistance value of said 1st resistance. 前記読出回路は、
前記第１の電圧信号に基づいて、前記二以上の第１のピクセルから出力される電流パルスをカウントするフォトンカウンティング回路と、
前記第２の電圧信号に対応するデジタル信号を生成するＡ／Ｄコンバータと、を有する、請求項２に記載の光電変換モジュール。 The read circuit
A photon counting circuit that counts current pulses output from the two or more first pixels based on the first voltage signal;
The photoelectric conversion module according to claim 2, further comprising: an A / D converter that generates a digital signal corresponding to the second voltage signal.
JP2015248641A 2015-12-21 2015-12-21 PHOTOELECTRIC CONVERSION ELEMENT AND PHOTOELECTRIC CONVERSION MODULE Active JP6543565B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015248641A JP6543565B2 (en) 2015-12-21 2015-12-21 PHOTOELECTRIC CONVERSION ELEMENT AND PHOTOELECTRIC CONVERSION MODULE
KR1020187020412A KR102659875B1 (en) 2015-12-21 2016-12-12 Photoelectric conversion element and photoelectric conversion module
EP16878450.2A EP3396723A4 (en) 2015-12-21 2016-12-12 Photoelectric conversion element and photoelectric conversion module
CN201680074846.7A CN108431968B (en) 2015-12-21 2016-12-12 Photoelectric conversion element and photoelectric conversion module
PCT/JP2016/086923 WO2017110559A1 (en) 2015-12-21 2016-12-12 Photoelectric conversion element and photoelectric conversion module
TW105141778A TWI778948B (en) 2015-12-21 2016-12-16 Photoelectric conversion elements and photoelectric conversion modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248641A JP6543565B2 (en) 2015-12-21 2015-12-21 PHOTOELECTRIC CONVERSION ELEMENT AND PHOTOELECTRIC CONVERSION MODULE

Publications (2)

Publication Number Publication Date
JP2017117836A JP2017117836A (en) 2017-06-29
JP6543565B2 true JP6543565B2 (en) 2019-07-10

Family

ID=59232130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248641A Active JP6543565B2 (en) 2015-12-21 2015-12-21 PHOTOELECTRIC CONVERSION ELEMENT AND PHOTOELECTRIC CONVERSION MODULE

Country Status (1)

Country Link
JP (1) JP6543565B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6938239B2 (en) * 2017-06-23 2021-09-22 浜松ホトニクス株式会社 Photodetector and photodetector
JP7100518B2 (en) * 2017-08-31 2022-07-13 キヤノン株式会社 Solid-state image sensor and image sensor
JP7096658B2 (en) * 2017-10-12 2022-07-06 キヤノン株式会社 Solid-state image sensor and image sensor
JP7114264B2 (en) * 2018-02-09 2022-08-08 キヤノン株式会社 Photoelectric conversion device and imaging system
JP7098559B2 (en) * 2019-03-14 2022-07-11 株式会社東芝 Photodetector and lidar device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4018820B2 (en) * 1998-10-12 2007-12-05 富士フイルム株式会社 Solid-state imaging device and signal readout method
IT1402264B1 (en) * 2010-09-16 2013-08-28 St Microelectronics Srl ARRAY MULTI-PIXEL PHOTOGRAPHOR VACUUM PHOTOGRAPHS AVAILABLE GEIGER-MODE
JP5562207B2 (en) * 2010-10-29 2014-07-30 浜松ホトニクス株式会社 Photodiode array
US8791514B2 (en) * 2011-07-06 2014-07-29 Siemens Medical Solutions Usa, Inc. Providing variable cell density and sizes in a radiation detector
JP2014241543A (en) * 2013-06-12 2014-12-25 株式会社東芝 Photo-detection device and ct device

Also Published As

Publication number Publication date
JP2017117836A (en) 2017-06-29

Similar Documents

Publication Publication Date Title
JP6650261B2 (en) Photoelectric conversion element
JP6543565B2 (en) PHOTOELECTRIC CONVERSION ELEMENT AND PHOTOELECTRIC CONVERSION MODULE
JP5791461B2 (en) Photodetector
JP5926921B2 (en) Photodetector
JP5832852B2 (en) Photodetector
JP6282368B2 (en) Photodetector
CN107408563B (en) Optical detection device
JP6734644B2 (en) Photoelectric conversion device
US20240105753A1 (en) Semiconductor devices with single-photon avalanche diodes and light spreading lenses
TWI778948B (en) Photoelectric conversion elements and photoelectric conversion modules
CN109937485B (en) Optical detection device
JP6140868B2 (en) Semiconductor photo detector
JP5911629B2 (en) Photodetector
JP5927334B2 (en) Photodetector
JP6318190B2 (en) Photodetector
JP6186038B2 (en) Semiconductor photo detector
JP6244403B2 (en) Semiconductor photo detector
JP5989872B2 (en) Photodetector connection structure
JP6282307B2 (en) Semiconductor photo detector
JP6116728B2 (en) Semiconductor photo detector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R150 Certificate of patent or registration of utility model

Ref document number: 6543565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250