JP6540703B2 - メモリコントローラおよびメモリコントローラの制御方法 - Google Patents
メモリコントローラおよびメモリコントローラの制御方法 Download PDFInfo
- Publication number
- JP6540703B2 JP6540703B2 JP2016535822A JP2016535822A JP6540703B2 JP 6540703 B2 JP6540703 B2 JP 6540703B2 JP 2016535822 A JP2016535822 A JP 2016535822A JP 2016535822 A JP2016535822 A JP 2016535822A JP 6540703 B2 JP6540703 B2 JP 6540703B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- correction
- read
- corrected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Read Only Memory (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本技術は、メモリコントローラおよびメモリコントローラの制御方法に関する。詳しくは、誤り訂正を行うメモリコントローラおよびメモリコントローラの制御方法に関する。
近年の情報処理システムにおいては、補助記憶装置やストレージとして、不揮発性メモリ(NVM:Non-Volatile memory)が用いられることがある。この不揮発性メモリは、大きなサイズを単位としたデータアクセスに対応したフラッシュメモリと、小さな単位での高速なランダムアクセスが可能な不揮発性ランダムアクセスメモリ(NVRAM:Non-Volatile RAM)とに大別される。ここで、フラッシュメモリの代表例としては、NAND型フラッシュメモリが挙げられる。一方、不揮発性ランダムアクセスメモリの例としては、ReRAM(Resistance RAM)、PCRAM(Phase-Change RAM)、MRAM(Magnetoresistive RAM)などが挙げられる。
これらの不揮発性メモリの中には、ライト処理において、2値のうちの一方の値のビットの書換えと他方の値の書換えとが順に行われるものがある。このような不揮発性メモリ(例えば、ReRAM)において、それぞれの書換えにおける消費電力の最大値は、一般に書き換えるビット数が多いほど大きくなる。この最大消費電力を低減するために、反転した反転データと、反転していないデータとのうち、書き換えるビット数の少ない方を選択して不揮発性メモリに書き込む半導体装置が提案されている(例えば、特許文献1参照。)。
上述の従来の半導体装置は、書込みの際にデータを反転したか否かを示す反転ビットを生成し、反転前のデータまたは反転データとともに反転ビットを不揮発性メモリに書き込む。そして、半導体装置は、データを読み出す際に反転ビットを参照して、書込み時に反転されたのであれば、読み出したデータを反転する。このように、従来の半導体装置では、反転ビットを余分に不揮発性メモリに書き込む必要があるため、その反転ビットの分、不揮発性メモリの使用効率が低下してしまう問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、メモリの使用効率を向上させることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、誤り検出訂正符号における符号語を符号化対象データから生成する符号語生成部と、上記符号語を反転したデータと上記符号語との一方をライトデータとして上記メモリセルに書き込むライト制御部と、上記ライトデータを上記メモリセルからリードデータとして読み出して上記リードデータにおける誤りを訂正するリードデータ誤り訂正部と、上記リードデータを反転した反転データにおける誤りを訂正する反転データ誤り訂正部と、上記リードデータおよび上記反転データのうち一方のデータのみにおいて上記誤りの数が上記誤り検出訂正符号の訂正能力を超えない場合には上記誤りが訂正された上記一方のデータを選択して訂正データとして出力する訂正データ出力部とを具備するメモリコントローラ、および、その制御方法である。これにより、リードデータおよび反転データのうち一方のデータのみにおいて誤りの数が誤り訂正符号の訂正能力を超えない場合には誤りが訂正された一方のデータが訂正データとして出力されるという作用をもたらす。
また、この第1の側面において、上記リードデータ誤り訂正部は、上記リードデータおよび所定の検査行列の積をシンドロームとして計算する非反転側シンドローム計算部と、上記シンドロームから上記誤りの位置を検出して上記リードデータにおいて上記検出した位置の誤りを訂正する非反転側誤り位置訂正部とを備え、上記反転データ誤り訂正部は、上記反転データおよび上記所定の検査行列の積と上記シンドロームとの差である補正係数の加算により上記シンドロームを補正する反転補正部と、上記補正されたシンドロームから上記誤りの位置を検出して上記リードデータにおいて上記検出した位置の誤りを訂正する反転側誤り位置訂正部と上記反転側誤り位置訂正部により上記誤りが訂正された上記リードデータを反転する反転部とを備えてもよい。これにより、補正係数の加算によりシンドロームが補正されるという作用をもたらす。
また、この第1の側面において、上記リードデータ誤り訂正部は、上記リードデータおよび所定の検査行列の積から上記誤りの位置を検出して上記リードデータにおいて上記検出した位置の誤りを訂正し、上記反転データ誤り訂正部は、上記反転データおよび所定の検査行列の積から上記誤りの位置を検出して上記反転データにおいて上記検出した位置の誤りを訂正してもよい。これにより、リードデータおよび所定の検査行列の積から検出された誤りの位置がリードデータにおいて訂正され、反転データおよび所定の検査行列の積から検出された誤りの位置が反転データにおいて訂正されるという作用をもたらす。
また、この第1の側面において、上記ライト制御部は、上記符号語を反転したデータと上記符号語とのうち上記メモリセルに書き込むときの消費電力の低い方を上記ライトデータとして書き込んでもよい。これにより、符号語を反転したデータと符号語とのうちメモリセルに書き込むときの消費電力の低い方がメモリセルに書き込まれるという作用をもたらす。
また、この第1の側面において、上記ライト制御部は、上記符号語において特定の値のビット数が上記符号語の総ビット数の半数より多い場合には上記符号語を上記ライトデータとして書き込み、上記特定の値のビット数が上記総ビット数の半数を超えない場合には上記符号語を反転したデータを上記ライトデータとして書き込んでもよい。これにより、特定の値のビット数が総ビット数の半数を超えない場合には符号語を反転したデータが書き込まれるという作用をもたらす。
また、この第1の側面において、上記リードデータおよび上記反転データの両方において上記誤りの数が上記訂正能力を超えない場合には上記誤りが訂正された訂正リードデータと上記誤りが訂正された訂正反転データとのうち上記特定の値のビット数が多い方を上記訂正データとして出力してもよい。これにより、リードデータおよび反転データの両方において誤りの数が上記訂正能力を超えない場合には訂正リードデータと訂正反転データとのうち特定の値のビット数が多い方が出力されるという作用をもたらす。
また、この第1の側面において、上記リードデータおよび上記反転データの両方において上記誤りの数が上記訂正能力を超えない場合には上記誤りが訂正された訂正リードデータと上記誤りが訂正された訂正反転データとのうち上記訂正された誤りが少ない方を上記訂正データとして出力してもよい。これにより、リードデータおよび反転データの両方において誤りの数が訂正能力を超えない場合には訂正リードデータと訂正反転データとのうち訂正された誤りが少ない方が出力されるという作用をもたらす。
また、この第1の側面において、上記リードデータおよび上記反転データの両方において上記誤りの数が上記訂正能力を超えず、かつ、上記訂正リードデータおよび上記訂正反転データのそれぞれにおいて訂正された上記誤りの数が同じである場合には上記訂正リードデータおよび上記訂正反転データのうち上記特定の値のビット数が多い方を上記訂正データとして出力してもよい。これにより、リードデータおよび反転データの両方において上記誤りの数が訂正能力を超えず、かつ、訂正リードデータおよび訂正反転データのそれぞれにおいて訂正された誤りの数が同じである場合には上記特定の値のビット数が多い方が出力されるという作用をもたらす。
本技術によれば、メモリの使用効率を向上させることができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(リードデータと反転データとのうち訂正に成功した方を出力する例)
2.第2の実施の形態(反転補正後にリードデータと反転データとのうち訂正に成功した方を出力する例)
1.第1の実施の形態(リードデータと反転データとのうち訂正に成功した方を出力する例)
2.第2の実施の形態(反転補正後にリードデータと反転データとのうち訂正に成功した方を出力する例)
<1.第1の実施の形態>
[情報処理システムの構成例]
図1は、第1の実施の形態における情報処理システムの一構成例を示すブロック図である。この情報処理システムは、ホストコンピュータ100およびストレージ200を備える。
[情報処理システムの構成例]
図1は、第1の実施の形態における情報処理システムの一構成例を示すブロック図である。この情報処理システムは、ホストコンピュータ100およびストレージ200を備える。
ホストコンピュータ100は、情報処理システム全体を制御するものである。具体的には、ホストコンピュータ100は、コマンドおよびデータを生成してストレージ200に信号線109を介して供給する。また、ホストコンピュータ100は、ストレージ200から、読み出されたデータを受け取る。ここで、コマンドは、ストレージ200を制御するためのものであり、例えば、データの書込みを指示するライトコマンドや、データの読出しを指示するリードコマンドを含む。
ストレージ200は、メモリコントローラ300および不揮発性メモリ400を備える。このメモリコントローラ300は、不揮発性メモリ400を制御するものである。メモリコントローラ300は、ホストコンピュータ100からライトコマンドおよびデータを受け取った場合には、そのデータから誤り検出訂正符号(ECC:Error detection and Correction Code)を生成する。具体的には、メモリコントローラ300は、データを、そのデータおよびパリティからなる符号語に変換(すなわち、符号化)する。メモリコントローラ300は、不揮発性メモリ400に信号線309を介してアクセスして符号化したデータを書き込む。
また、ホストコンピュータ100からリードコマンドを受け取った場合、メモリコントローラ300は、不揮発性メモリ400に信号線309を介してアクセスして符号化されたデータを読み出す。そして、メモリコントローラ300は、符号化されたデータを、符号化前の元のデータに変換(すなわち、復号)する。また、メモリコントローラ300は、ECCに基づいてデータにおける誤りの検出および訂正を行う。メモリコントローラ300は、訂正したデータをホストコンピュータ100に供給する。
不揮発性メモリ400は、メモリコントローラ300の制御に従って、データを記憶するものである。例えば、ReRAMが不揮発性メモリ400として用いられる。この不揮発性メモリ400は、複数のメモリセルを備え、これらのメモリセルは、複数のブロックに分けられている。ここで、ブロックは、不揮発性メモリ400のアクセス単位であり、セクタとも呼ばれる。ブロックのそれぞれにはメモリアドレスが割り当てられている。なお、ReRAMの代わりに、フラッシュメモリ、PCRAM、および、MRAMなどを不揮発性メモリ400として用いてもよい。
[メモリコントローラの構成例]
図2は、第1の実施の形態におけるメモリコントローラ300の一構成例を示すブロック図である。このメモリコントローラ300は、RAM(Random Access Memory)302、CPU(Central Processing Unit)303、ECC処理部304およびROM(Read Only Memory)305を備える。また、メモリコントローラ300は、ホストインターフェース301、バス306およびメモリインターフェース307を備える。
図2は、第1の実施の形態におけるメモリコントローラ300の一構成例を示すブロック図である。このメモリコントローラ300は、RAM(Random Access Memory)302、CPU(Central Processing Unit)303、ECC処理部304およびROM(Read Only Memory)305を備える。また、メモリコントローラ300は、ホストインターフェース301、バス306およびメモリインターフェース307を備える。
RAM302は、CPU303が実行する処理において必要となるデータを一時的に保持するものである。CPU303は、メモリコントローラ300全体を制御するものである。ROM305は、CPU303が実行するプログラム等を記憶するものである。ホストインターフェース301は、ホストコンピュータ100との間でデータやコマンドを相互に交換するものである。バス306は、RAM302、CPU303、ECC処理部304、ROM305、ホストインターフェース301およびメモリインターフェース307が相互にデータを交換するための共通の経路である。メモリインターフェース307は、不揮発性メモリ400との間でデータやコマンドを相互に交換するものである。
ECC処理部304は、符号化対象のデータを符号化し、また、符号化されたデータを復号するものである。データの符号化においてECC処理部304は、符号化対象データにパリティを付加することにより所定の単位で符号化する。所定の単位で符号化された個々のデータを以下、「符号語」と称する。そして、ECC処理部304は、符号化したデータをライトデータとして不揮発性メモリ400にバス306を介して供給する。
また、ECC処理部304は、符号化されたリードデータを元のデータに復号する。この復号において、ECC処理部304は、パリティを使用して符号語の誤りを検出および訂正する。ECC処理部304は、復号した元のデータをホストコンピュータ100にバス306を介して供給する。
[メモリコントローラの構成例]
図3は、第1の実施の形態におけるメモリコントローラ300の機能構成例を示すブロック図である。このメモリコントローラ300は、ライト処理部310およびリード処理部320を備える。図3におけるライト処理部310は、図2におけるRAM302、CPU303、ECC処理部304、ROM305、ホストインターフェース301、バス306およびメモリインターフェース307などにより実現される。リード処理部320についても同様である。
図3は、第1の実施の形態におけるメモリコントローラ300の機能構成例を示すブロック図である。このメモリコントローラ300は、ライト処理部310およびリード処理部320を備える。図3におけるライト処理部310は、図2におけるRAM302、CPU303、ECC処理部304、ROM305、ホストインターフェース301、バス306およびメモリインターフェース307などにより実現される。リード処理部320についても同様である。
ライト処理部310は、ライトコマンドに従って、ライトデータを不揮発性メモリ400に書き込む処理を実行するものである。ライト処理部310は、ホストコンピュータ100からライトコマンドおよび符号化対象データを受け取った場合には、その符号化対象データを符号語に符号化する。符号化において符号化対象データは、例えば、2元のBCH符号に符号化される。BCH符号への符号化においては、例えば、次の式1による生成多項式が用いられる。
式1において、LCM[]は、[]内の各々の多項式の最小公倍多項式を表わす。また、Mi(x)は、ガロア体GF(2q)上の原始元をαとしたときのαiの、最小多項式である。
ライト処理部310は、符号化対象データから符号多項式を生成し、その符号多項式を式1に例示した生成多項式により割った剰余を求める。この符号多項式は、符号化対象データの各々のビットの値を係数とする多項式である。ライト処理部310は、求めた剰余の係数の各々からなるデータをパリティとして生成し、符号化対象データおよびパリティからなる符号語をライトデータとして不揮発性メモリ400に出力する。
なお、ライト処理部310は、生成多項式を使用した多項式演算でなく、行列演算によって符号化を行ってもよい。また、ライト処理部310は、符号化対象データを2元のBCH符号に符号化しているが、誤り訂正能力を持つ符号であれば、BCH符号以外の符号に符号化してもよい。ライト処理部310は、例えば、RS(Reed-Solomon)符号や畳込み符号に符号化してもよい。また、ライト処理部310は、2元より高い次元の符号に符号化してもよい。
リード処理部320は、リードコマンドに従って、リードデータを不揮発性メモリ400から読み出す処理を実行するものである。リード処理部320は、ホストコンピュータ100からリードコマンドを受け取ると、そのコマンドにより指定されたメモリアドレスから符号語をリードデータとして読み出す。リード処理部320は、リードデータを元のデータに復号する。復号においてリード処理部320は、リードデータに含まれるパリティを使用して、リードデータにおける誤りを訂正する。誤り訂正方法の詳細については後述する。リード処理部320は、誤りを訂正した訂正データをホストコンピュータ100へ出力する。また、リード処理部320は、誤り訂正の成否に基づいてエラーフラグを生成し、ホストコンピュータ100へ出力する。
[ライト処理部の構成例]
図4は、第1の実施の形態におけるライト処理部310の一構成例を示すブロック図である。このライト処理部310は、符号化部311、反転判定部312、ライト側反転部313およびセレクタ314を備える。
図4は、第1の実施の形態におけるライト処理部310の一構成例を示すブロック図である。このライト処理部310は、符号化部311、反転判定部312、ライト側反転部313およびセレクタ314を備える。
符号化部311は、ライトコマンドに従って、式1の生成多項式を使用して符号化対象データを符号語に符号化するものである。この符号化部311は、符号語を反転判定部312、ライト側反転部313およびセレクタ314に供給する。なお、符号化部311は、特許請求の範囲に記載の符号語生成部の一例である。
反転判定部312は、符号語および反転データのうち、不揮発性メモリ400に書き込むときの消費電力の低い方はいずれかを判定するものである。この反転判定部312は、例えば、符号語において、特定の値(例えば、「1」)のビットが、符号語の総ビット数nの半数よりビット数の多い多数ビットであるか否かを判定する。そして、「1」のビットが多数ビットである場合には、反転判定部312は、符号語を指定する判定ビットを生成し、そうでない場合には反転データを指定する判定ビットを生成する。
このように「1」のビットが多数ビットでなければ、反転データが書き込まれるため、ライトデータにおいて、「0」のビット数は常に総ビット数nの半数以下となる。このため、不揮発性メモリ400において、「1」を「0」に書き換えるリセット処理と、「0」を「1」に書き換えるセット処理とのそれぞれで変化ビット数が常にn/2以下となる。したがって、不揮発性メモリ400のライト処理において消費電力の最大値が低減する。
ライト側反転部313は、符号語を反転するものである。このライト側反転部313は、反転した符号語をライト側反転データとしてセレクタ314に供給する。
セレクタ314は、判定ビットに従って、符号語およびライト側反転データの一方を選択するものである。セレクタ314は、選択した方のデータをライトデータとして不揮発性メモリ400に供給する。なお、セレクタ314は、特許請求の範囲に記載のライト制御部の一例である。
なお、ライト処理部310は、特定の値のビットが多数ビットであるか否かにより、書き込むデータを選択しているが、この構成に限定されない。例えば、特許文献1に記載のように、ライト処理部310は、ライトアドレスからデータを読み出し、符号語およびライト側反転データのそれぞれとビット単位で比較して、書き換えるビット数の少ない方をライトデータとして書き込んでもよい。
図5は、第1の実施の形態における符号語およびライト側反転データの一例を示す図である。同図におけるaは、符号語の一例を示す図である。例えば、(40、24)符号においては、24ビットのライトデータから、16ビットのパリティが生成され、それらを含む40ビットの符号語が生成される。この符号語において、「1」のビット数は「11」個であり、40/2以下である。このため、「1」は多数ビットでない。同図におけるbは、同図におけるaの符号語を反転したライト側反転データの一例を示す図である。前述したように符号語において「1」が多数ビットでないため、ライト側反転データの方がライトデータとして不揮発性メモリ400に書き込まれる。
図6は、第1の実施の形態におけるリード処理部320の一構成例を示すブロック図である。このリード処理部320は、セレクタ321、訂正データ選択部322および誤り検出訂正部330を備える。また、誤り検出訂正部330は、リードデータ誤り検出訂正部340、反転データ誤り検出訂正部360およびリード側反転部390を備える。
リード側反転部390は、リードコマンドに従って不揮発性メモリ400からリードデータを読み出し、そのリードデータを反転するものである。このリード側反転部390は、反転したリードデータをリード側反転データとして反転データ誤り検出訂正部360に供給する。
リードデータ誤り検出訂正部340は、リードコマンドに従って不揮発性メモリ400からリードデータを読み出し、そのリードデータにおいて誤り検出および誤り訂正を行うものである。このリードデータ誤り検出訂正部340は、誤り検出および誤り訂正の結果に基づいて、誤り訂正に成功したか否かを示す訂正成否ビットBrを生成する。ここで、誤りが検出されなかった場合は誤り訂正自体が行われないが、この場合は、説明の便宜上、誤り訂正の成功として扱われるものとする。この訂正成否ビットBrには、例えば、誤り訂正に成功した場合に「1」の値が設定され、誤り訂正に失敗した場合に「0」の値が設定される。
また、誤り訂正に成功した場合にリードデータ誤り検出訂正部340は、誤り訂正後のリードデータから、パリティを除いたデータを訂正リードデータDrとしてセレクタ321に供給する。また、リードデータ誤り検出訂正部340は、誤り訂正に成功したことを通知する訂正成否ビットBrを生成して、訂正データ選択部322に供給する。
ここで、誤りの数がECCの訂正能力を超える場合には誤り訂正に失敗するおそれがある。この場合にリードデータ誤り検出訂正部340は、誤り訂正に失敗したことを通知する訂正成否ビットBrを生成して、訂正データ選択部322に供給する。なお、リードデータ誤り検出訂正部340は、特許請求の範囲に記載のリードデータ誤り訂正部の一例である。
反転データ誤り検出訂正部360は、反転データにおいて誤り検出および誤り訂正を行うものである。この反転データ誤り検出訂正部360は、反転データの誤り訂正に成功したか否かを示す訂正成否ビットBr’を生成する。
誤り訂正に成功した場合に反転データ誤り検出訂正部360は、誤り訂正後の反転データからパリティを除いたデータを訂正反転データDr’としてセレクタ321に供給する。また、反転データ誤り検出訂正部360は、誤り訂正に成功したことを通知する訂正成否ビットBr’を生成して訂正データ選択部322に供給する。
一方、誤りの訂正に失敗した場合に反転データ誤り検出訂正部360は、誤り訂正に失敗したことを通知する訂正成否ビットBr’を生成して、訂正データ選択部322に供給する。なお、反転データ誤り検出訂正部360は、特許請求の範囲に記載の反転データ誤り訂正部の一例である。
訂正データ選択部322は、リードデータおよび反転データの一方のみの誤り訂正に成功した場合には、その成功した方のデータを選択するものである。この訂正データ選択部322は、リードデータのみの誤り訂正に成功した場合に訂正リードデータDrを選択し、反転データのみの誤り訂正に成功した場合に訂正反転データDr’を選択する。そして、訂正データ選択部322は、選択した方を示す選択ビットを生成してセレクタ321に供給し、リードエラーが生じなかった旨を通知するエラーフラグを生成してホストコンピュータ100に出力する。この選択ビットには、例えば、訂正リードデータDrが選択された場合に「0」の値が設定され、訂正反転データDr’ が選択された場合に「1」の値が設定される。また、エラーフラグには、リードエラーが生じなかった場合に「0」の値が設定され、そのリードエラーが生じた場合に「1」の値が設定される。
また、リードデータおよび反転データの両方の誤り訂正に失敗した場合、訂正データ選択部322は、リードエラーが生じた旨を通知するエラーフラグを生成してホストコンピュータ100に出力する。
また、リードデータおよび反転データの両方の誤り訂正に成功した場合にも、訂正データ選択部322は、リードエラーが生じた旨を通知するエラーフラグを生成してホストコンピュータ100に出力する。両方の誤り訂正に成功した場合にリードエラーとして扱うのは、リードデータおよび反転データの少なくとも一方において、訂正能力を超える数の誤りが発生したおそれがあり、いずれのデータが正しいのか判断することができないためである。
セレクタ321は、選択ビットに従って、訂正データDrおよび訂正反転データDr’の一方を訂正データとしてホストコンピュータ100へ出力するものである。なお、セレクタ321は、特許請求の範囲に記載の訂正データ出力部の一例である。
なお、リードエラーの際に、リード処理部320はホストコンピュータ100に訂正前のデータを出力する構成としてもよい。この場合に、リード処理部320は、例えば、訂正前のリードデータおよびリード側反転データの少なくとも一方をホストコンピュータ100に出力する。そして、ホストコンピュータ100は、例えば、メモリコントローラ300が用いる復号アルゴリズムよりも誤り訂正能力の高いアルゴリズムにより、そのデータの誤り訂正を行う。訂正能力の低い方の復号アルゴリズムとして、例えば、軟判定復号アルゴリズムにおけるMin−Sumアルゴリズムが用いられる。また、訂正能力の高い方の復号アルゴリズムとして、例えば、BP(Brief-Propagation)アルゴリズムが用いられる。
また、リードデータ誤り検出訂正部340は、パリティを除いたデータを訂正データDrとして出力しているが、パリティを除去しないで、訂正後のリードデータをそのまま出力してもよい。反転データ誤り検出訂正部360についても同様である。
図7は、第1の実施の形態における訂正データ選択部322の動作の一例を示す表である。訂正成否ビットBrおよびBr’の両方が「0」の場合、すなわちリードデータおよびリード側反転データの両方の訂正に失敗した場合には、訂正データ選択部322は、リードエラーのあったことを示す「1」のエラーフラグを生成する。この場合、選択ビットは、「0」および「1」のいずれのビットであってもよい。
また、訂正成否ビットBr’のみが「1」の場合、すなわちリード側反転データのみの訂正に成功した場合には、訂正データ選択部322は、訂正反転データDr’を示す「1」の選択ビットを生成する。また、訂正データ選択部322は、リードエラーの無いことを示す「0」のエラーフラグを生成する。
また、訂正成否ビットBrのみが「1」の場合、すなわちリードデータのみの訂正に成功した場合には、訂正データ選択部322は、訂正リードデータDrを示す「0」の選択ビットを生成する。また、訂正データ選択部322は、リードエラーの無いことを示す「0」のエラーフラグを生成する。
また、訂正成否ビットBrおよびBr’の両方が「1」の場合、すなわちリードデータおよびリード側反転データの両方の訂正に成功した場合には、訂正データ選択部322は、リードエラーのあったことを示す「1」のエラーフラグを生成する。この場合、選択ビットは、「0」および「1」のいずれのビットであってもよい。
図8は、第1の実施の形態におけるリードデータ誤り検出訂正部340および反転データ誤り検出訂正部360の一構成例を示すブロック図である。リードデータ誤り検出訂正部340は、シンドローム計算部350、誤り位置計算部341および誤り位置訂正部342を備える。また、反転データ誤り検出訂正部360は、シンドローム計算部370、誤り位置計算部361および誤り位置訂正部362を備える。
シンドローム計算部350は、リードデータからシンドロームを計算するものである。このシンドロームは、受信語(すなわち、リードデータ)に検査行列を乗じることにより得られるベクトルであり、誤りの位置を求めるために用いられる。
シンドローム計算部350は、式5を使用して算出したシンドロームSを誤り位置計算部341および誤り位置訂正部342に供給する。
誤り位置計算部341は、誤りの位置を計算するための誤り位置多項式をシンドロームから計算するものである。この誤り位置計算部341は、例えば、次の式6のような誤り位置多項式と、次の式7のような誤り評価多項式とを生成する。
式6および式7において、j1乃至jLは、誤りの位置である。これらの誤りの位置の個数、すなわち誤りの個数が誤り訂正能力以下であれば、誤り訂正が成功する。
式6の根から、誤りの位置が求められる。また、式7から誤りの位置における値が求められる。
誤り位置計算部341は、まずシンドロームから次の式に示す多項式S(x)を生成する。
ここで奇数次の係数S1、S3、‥、S2t−1は式5で得られる。また、偶数次の係数S2、S4、‥、S2tは次の式のように奇数次の係数から計算できる。
誤り位置計算部341は、次に式10乃至式13を満たすσ(x)とω(x)を計算する。これは、ピーターソン法やユークリッド法などにより求められる。この計算が成功した場合、σ(x)とω(x)をそれぞれ誤り位置多項式と誤り評価多項式と呼び、式6および式7を満たしている。
上式においてA mod Bは、AをBで割った剰余を意味する。
条件を満たす誤り位置多項式および誤り評価多項式が存在しない場合には、誤り訂正能力を越える数の誤りがあるために誤り訂正が失敗したと判断される。その場合には、誤り訂正に失敗した旨が誤り位置訂正部342に通知される。
一方、式11乃至式13を満たす誤り位置多項式および誤り評価多項式が存在する場合、誤り位置計算部341は、それらを誤り位置訂正部342に供給する。
誤り位置訂正部342は、リードデータ内の誤り位置における誤りを訂正するものである。この誤り位置訂正部342は、シンドロームの成分Siが全て「0」である場合には、誤りが無いと判断し、誤り訂正に成功した旨を示す訂正成否ビットBrを生成して訂正データ選択部322に出力する。また、誤り位置訂正部342は、訂正前のリードデータからパリティを除いたデータを訂正リードデータDrとしてセレクタ321に出力する。
一方、シンドロームの成分Siが全て「0」でない場合に誤り位置訂正部342は、誤り位置多項式の根を求め、根に対応するj1乃至jLを誤りの位置として検出する。
L個の誤りの位置の検出に成功した場合に誤り位置訂正部342は、誤り訂正に成功した旨を示す訂正成否ビットBrを生成して訂正データ選択部322に出力する。また、誤り位置訂正部342は、検出した誤りの位置の各々のビットを反転することによりリードデータの誤りを訂正する。そして、誤り位置訂正部342は、訂正後のリードデータからパリティを除いたデータを訂正リードデータDrとしてセレクタ321に出力する。
式11等の条件を満たす誤り位置多項式等が存在しない場合、または、L個の誤りの位置の検出に失敗した場合に誤り位置訂正部342は、誤り訂正に失敗した旨を示す訂正成否ビットBrを生成して訂正データ選択部322に出力する。
シンドローム計算部370は、反転データからシンドロームS’を計算するものである。シンドローム計算部370の構成は、シンドローム計算部350と同様である。
誤り位置計算部361は、誤り位置多項式をシンドロームS’から計算するものである。この誤り位置計算部361の構成は、誤り位置計算部341と同様である。
誤り位置訂正部362は、反転データ内の誤り位置における誤りを訂正するものである。誤り位置訂正部362の構成は、訂正リードデータDrの代わりに訂正反転データDr’を生成し、訂正成否ビットBrの代わりに訂正成否ビットBr’を生成する点以外は、誤り位置訂正部342と同様である。
[シンドローム計算部の構成例]
図9は、第1の実施の形態におけるシンドローム計算部350の一構成例を示すブロック図である。このシンドローム計算部350は、t個のシンドローム成分計算部351を備える。t個目のシンドローム成分計算部351は、式5における成分Siを生成し、誤り位置計算部341等に供給する。
図9は、第1の実施の形態におけるシンドローム計算部350の一構成例を示すブロック図である。このシンドローム計算部350は、t個のシンドローム成分計算部351を備える。t個目のシンドローム成分計算部351は、式5における成分Siを生成し、誤り位置計算部341等に供給する。
図10は、第1の実施の形態におけるリードデータおよびリード側反転データの一例を示す図である。同図におけるaは、ライト処理部310により反転データが書き込まれた際のリードデータの一例を示す図である。同図におけるbは、同図におけるaのリードデータを反転したリード側反転データの一例を示す図である。同図におけるcは、同図におけるbのリード側反転データを訂正したデータの一例を示す図である。
図10に例示したように、反転データが書き込まれた際には、リードデータを反転しないと、通常はリード処理部320において誤り訂正に成功しない。このため、リード処理部320は、リード側反転データのみの誤り訂正に成功する。そして、誤りが訂正されたリード側反転データがホストコンピュータ100に出力される。
[不揮発性メモリの構成例]
図11は、第1の実施の形態における不揮発性メモリ400の一構成例を示すブロック図である。この不揮発性メモリ400は、データバッファ410、メモリセルアレイ420、ドライバ430、アドレスデコーダ440、バス450、制御インターフェース460、および、メモリ制御部470を備える。
図11は、第1の実施の形態における不揮発性メモリ400の一構成例を示すブロック図である。この不揮発性メモリ400は、データバッファ410、メモリセルアレイ420、ドライバ430、アドレスデコーダ440、バス450、制御インターフェース460、および、メモリ制御部470を備える。
データバッファ410は、メモリ制御部470の制御に従って、ライトデータやリードデータをアクセス単位で保持するものである。メモリセルアレイ420は、マトリックス
状に配列された複数のメモリセルを備える。各々のメモリセルとして、不揮発性の記憶素
子が用いられる。具体的には、NAND型やNOR型のフラッシュメモリ、ReRAM、PCRAM、または、MRAMなどが記憶素子として用いられる。
状に配列された複数のメモリセルを備える。各々のメモリセルとして、不揮発性の記憶素
子が用いられる。具体的には、NAND型やNOR型のフラッシュメモリ、ReRAM、PCRAM、または、MRAMなどが記憶素子として用いられる。
ドライバ430は、アドレスデコーダ440により選択されたメモリセルに対してデータの書込み、または、データの読出しを行うものである。アドレスデコーダ440は、コマンドにより指定されたアドレスを解析して、そのアドレスに対応するメモリセルを選択するものである。バス450は、データバッファ410、メモリセルアレイ420、アドレスデコーダ440、メモリ制御部470および制御インターフェース460が相互にデータを交換するための共通の経路である。制御インターフェース460は、メモリコントローラ300と不揮発性メモリ400とがデータやコマンドを相互に交換するためのインターフェースである。
メモリ制御部470は、ドライバ430およびアドレスデコーダ440を制御して、データの書込み、または、読出しを行わせるものである。メモリ制御部470は、ライトコマンドおよびライトデータを受け取った場合には、そのコマンドの指定するアドレスに書き込まれているデータを既書込みデータとして読み出す。この読出しは、プレリードと呼ばれる。メモリ制御部470は、ライトデータと既書込みデータとをビット単位で比較し、ライトデータにおいて「1」であり、かつ、既書込みデータにおいて「0」のビットを書換え対象とする。メモリ制御部470は、それらの書換え対象のビットを「1」に書き換える。この処理は、リセット処理と呼ばれる。次に、メモリ制御部470は、ライトデータとセット処理後の既書込みデータとをビット単位で比較し、ライトデータにおいて「0」であり、かつ、既書込みデータにおいて「1」のビットを書換え対象とする。メモリ制御部470は、それらの書換え対象のビットを「0」に書き換える。この処理は、セット処理と呼ばれる。
また、メモリ制御部470は、リードコマンドを受け取ると、アドレスデコーダ440およびドライバ430を制御してメモリコントローラ300へリードデータを出力させる。
[ストレージの動作例]
図12は、第1の実施の形態におけるストレージ200の動作の一例を示すフローチャートである。この動作は、例えば、ホストコンピュータ100によりストレージ200に対して初期化が指示されたときに開始する。
図12は、第1の実施の形態におけるストレージ200の動作の一例を示すフローチャートである。この動作は、例えば、ホストコンピュータ100によりストレージ200に対して初期化が指示されたときに開始する。
不揮発性メモリ400は、メモリセルアレイ420内の全ビットを特定の値(例えば、「1」)に初期化する(ステップS901)。メモリコントローラ300は、ホストコンピュータ100からのコマンドをデコードする(ステップS902)。メモリコントローラ300は、ホストコンピュータ100からコマンドを受け取った場合に、そのコマンドがライトコマンドであるか否かを判断する(ステップS903)。ここでは、ホストコンピュータ100からのコマンドは、ライトコマンドおよびリードコマンドのうちのいずれかであるものとする。なお、不揮発性メモリ400は、全ビットを「1」の値に初期化しているが、「0」の値に初期化してもよい。この場合、メモリコントローラ300は、「0」のビットがn/2を超えるか否かを判定すればよい。
ライトコマンドである場合には(ステップS903:Yes)、メモリコントローラ300は、コントローラ側ライト処理を実行する(ステップS910)。そして、不揮発性メモリ400は、NVRAM側ライト処理を実行する(ステップS920)。
一方、リードコマンドである場合には(ステップS903:No)、メモリコントローラ300は、コントローラ側リード処理を実行する(ステップS950)。そして、不揮発性メモリ400は、データを読み出し、メモリコントローラ300に転送する(ステップS904)。ステップS920またはS904の後、ストレージ200は、ステップS902に戻る。
図13は、第1の実施の形態におけるコントローラ側ライト処理の一例を示すフローチャートである。メモリコントローラ300は、符号化対象データからnビットの符号語を生成する(ステップS911)。メモリコントローラ300は、符号語内の「1」のビット数がn/2より多いか否かを判断する(ステップS912)。
「1」のビット数がn/2より多い場合に(ステップS912:Yes)、メモリコントローラ300は、符号語をライトデータとして不揮発性メモリ400に出力する(ステップS913)。一方、「1」のビット数がn/2以下の場合に(ステップS912:No)、メモリコントローラ300は、符号語の反転データをライトデータとして出力する(ステップS914)。ステップS912またはS914の後、メモリコントローラ300は、コントローラ側ライト処理を終了する。
図14は、第1の実施の形態におけるNVRAM側ライト処理の一例を示すフローチャートである。不揮発性メモリ400は、ライトデータを取得する(ステップS921)。不揮発性メモリ400は、書込み先のアドレスに書き込まれているデータを既書込みデータとしてプレリードする(ステップS922)。不揮発性メモリ400は、ライトデータと、既書込みデータとにおいて対応するビットを比較し、リセットマスクデータを生成する(ステップS923)。このリセットマスクデータは、ライトデータにおいて「1」であり、かつ、既書込みデータにおいて「0」であるビットについてはリセットする旨を示し、それ以外のビットについてはマスクする旨を示す。
不揮発性メモリ400は、リセットマスクデータによりリセットする旨が示されたビットのみを「0」から「1」に書き換える処理(リセット処理)を行う(ステップS924)。不揮発性メモリ400は、リセット処理後の既書込みデータを読み出し、ベリファイエラーが生じたか否かを判断する(ステップS925)。
ベリファイエラーが生じなかった場合には(ステップS925:No)、不揮発性メモリ400は、ライトデータと、リセット処理後の既書込みデータとにおいて対応するビットを比較し、セットマスクデータを生成する(ステップS926)。このセットマスクデータは、ライトデータまたは冗長データにおいて「0」であり、かつ、既書込みデータにおいて「1」であるビットについてはセットする旨を示し、それ以外のビットについてはマスクする旨を示す。
不揮発性メモリ400は、セットマスクデータによりセットする旨が示されたビットのみを「1」から「0」に書き換える処理(セット処理)を行う(ステップS927)。不揮発性メモリ400は、セット処理後の既書込みデータを読み出し、ベリファイエラーが生じたか否かを判断する(ステップS928)。
リセット処理においてエラーが発生した場合(ステップS925:Yes)、または、セット処理においてエラーが発生した場合(ステップS928:Yes)、不揮発性メモリ400は、ライトエラーをホストコンピュータ100に通知する(ステップS929)。セット処理においてエラーが発生していない場合(ステップS928:No)、または、ステップS929の後、不揮発性メモリ400は、メモリコントローラ300にステータスを転送する(ステップS930)。ステップS930の後、不揮発性メモリ400は、NVRAM側ライト処理を終了する。
図15は、第1の実施の形態におけるコントローラ側リード処理の一例を示すフローチャートである。メモリコントローラ300は、リードデータを反転してリード側反転データを生成する(ステップS951)。そして、メモリコントローラ300は、リードデータおよびリード側反転データのそれぞれの誤り検出および誤り訂正を行う(ステップS952)。
メモリコントローラ300は、リードデータのみ誤り訂正に成功したか否かを判断する(ステップS953)。リードデータのみ誤り訂正に成功した場合に(ステップS953:Yes)、メモリコントローラ300は、訂正リードデータをホストコンピュータ100へ出力する(ステップS954)。
リードデータのみ誤り訂正に成功したのではない場合に(ステップS953:No)、メモリコントローラ300は、リード側反転データのみ誤り訂正に成功したか否かを判断する(ステップS955)。リード側反転データのみ誤り訂正に成功した場合に(ステップS955:Yes)、メモリコントローラ300は、訂正反転データをホストコンピュータ100へ出力する(ステップS956)。
リード側反転データのみ誤り訂正に成功したのではない場合に(ステップS955:No)、メモリコントローラ300は、「1」のエラーフラグを生成してホストコンピュータ100に出力する(ステップS957)。ステップS954、S956またはS957の後、メモリコントローラ300は、コントローラ側リード処理を終了する。
このように、本技術の第1の実施の形態によれば、メモリコントローラ300は、リードデータと反転データとの両方を誤り訂正し、訂正に成功した方の訂正データを出力するため、反転したか否かを示すビットをメモリに余分に保持する必要がなくなる。これにより、メモリの使用効率を向上させることができる。
[第1の変形例]
第1の実施の形態では、メモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際にリードエラーと判断していたが、リードエラーと判断せずに一方の訂正データを出力してもよい。例えば、ライト処理部310が「1」のビット数がn/2より多ければ反転して書き込んでいた場合には、訂正リードデータDrおよび訂正反転データDrのうち、「1」のビットが多い方が正しいデータである可能性が高い。第1の変形例のメモリコントローラ300は、訂正リードデータDrおよび訂正反転データDrの両方の誤り訂正に成功した際にリードエラーと判断せずに特定の値のビット数が多い方を出力する点において第1の実施の形態と異なる。
第1の実施の形態では、メモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際にリードエラーと判断していたが、リードエラーと判断せずに一方の訂正データを出力してもよい。例えば、ライト処理部310が「1」のビット数がn/2より多ければ反転して書き込んでいた場合には、訂正リードデータDrおよび訂正反転データDrのうち、「1」のビットが多い方が正しいデータである可能性が高い。第1の変形例のメモリコントローラ300は、訂正リードデータDrおよび訂正反転データDrの両方の誤り訂正に成功した際にリードエラーと判断せずに特定の値のビット数が多い方を出力する点において第1の実施の形態と異なる。
図16は、第1の実施の形態の第1の変形例におけるリード処理部320の一構成例を示すブロック図である。第1の変形例のリード処理部320は、特定ビット計数部323をさらに備える点において第1の実施の形態と異なる。
特定ビット計数部323は、訂正リードデータDrおよび訂正反転データDr’のそれぞれにおいて特定の値(例えば、「1」)のビット数を計数するものである。この特定ビット計数部323は、訂正リードデータDrの方が訂正反転データDr’よりも「1」のビット数が多いか否かを示すビットを生成し、計数結果として訂正データ選択部322に供給する。
第1の変形例の訂正データ選択部322は、リードデータおよびリード側反転データの両方の誤り訂正に成功し、訂正リードデータDrの方が訂正反転データDr’よりも「1」のビット数が多い場合に、訂正リードデータDrを選択する。一方、訂正反転データDr’の方が訂正リードデータDrよりも「1」のビット数が多い場合、または、それらのビット数が同じである場合、訂正データ選択部322は、訂正反転データDr’を選択する。なお、訂正データ選択部322は、リードデータおよびリード側反転データの両方の誤り訂正に成功し、訂正リードデータDrおよび訂正リードデータDr’の「1」のビット数が同じである場合にリードエラーと判断してもよい。
図17は、第1の実施の形態の第1の変形例におけるコントローラ側リード処理の一例を示すフローチャートである。第1の変形例のコントローラ側リード処理は、ステップS957を実行せず、ステップS961乃至S963をさらに実行する点において第1の実施の形態と異なる。
リード側反転データのみ誤り訂正に成功したのではない場合に(ステップS955:No)、メモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功したか否かを判断する(ステップS961)。リードデータおよびリード側反転データの両方の誤り訂正に成功した場合に(ステップS961:Yes)、メモリコントローラ300は、DrおよびDr’のうち「1」のビットが多い方をホストコンピュータ100に出力する。また、「1」のビット数が同じであれば、必要に応じて、「1」のエラーフラグが生成される(ステップS962)。
リードデータおよびリード側反転データの両方の誤り訂正に成功していない場合に(ステップS961:No)、メモリコントローラ300は、「1」のエラーフラグを生成してホストコンピュータ100に出力する。また、メモリコントローラ300は、訂正前のリードデータおよびリード側反転データのうち「1」のビット数の多い方を必要に応じて、ホストコンピュータ100に出力する(ステップS963)。ステップS954、S956、S962またはS963の後、メモリコントローラ300は、コントローラ側リード処理を終了する。
このように第1の変形例によれば、メモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際にリードエラーと判断せずに「1」のビットが多い方を出力するため、リードエラーの発生頻度を低減することができる。
[第2の変形例]
第1の実施の形態では、メモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際にリードエラーと判断していたが、リードエラーと判断せずに一方の訂正データを出力してもよい。例えば、訂正したビット数が少ない方が、正しいデータである可能性が高い。第2の変形例のメモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際に訂正したビット数の少ない方を出力する点において第1の実施の形態と異なる。
第1の実施の形態では、メモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際にリードエラーと判断していたが、リードエラーと判断せずに一方の訂正データを出力してもよい。例えば、訂正したビット数が少ない方が、正しいデータである可能性が高い。第2の変形例のメモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際に訂正したビット数の少ない方を出力する点において第1の実施の形態と異なる。
第2の変形例のリード処理部320は、第1の変形例と同様の構成である。ただし、第2の変形例の訂正データ選択部322は、リードデータおよびリード側反転データの両方の誤り訂正に成功した場合に、訂正リードデータDrおよび訂正反転データDr’のそれぞれの訂正したビット数が同一であるか否かを判断する。訂正リードデータDrおよび訂正反転データDr’のそれぞれの訂正したビット数が同一であれば、訂正データ選択部322は、それらのうち「1」のビット数が多い方を出力する。
一方、訂正リードデータDrおよび訂正反転データDr’のそれぞれの訂正したビット数が異なれば、訂正データ選択部322は、それらの訂正したビット数が少ない方を出力する。
図18は、第1の実施の形態の第2の変形例におけるコントローラ側リード処理の一例を示すフローチャートである。第2の変形例のコントローラ側リード処理は、ステップS962を実行せず、ステップS964乃至S966をさらに実行する点において第1の変形例と異なる。
リードデータおよびリード側反転データの両方の誤り訂正に成功した場合に(ステップS961:Yes)、メモリコントローラ300は、DrおよびDr’のそれぞれにおいて訂正したビット数が同一であるか否かを判断する(ステップS964)。訂正したビット数が同一である場合に(ステップS964:Yes)、メモリコントローラ300は、DrおよびDr’のうち「1」のビットが多い方をホストコンピュータ100に出力する(ステップS965)。一方、訂正したビット数が同一でない場合に(ステップS964:No)、メモリコントローラ300は、訂正したビット数が少ない方をホストコンピュータ100に出力する(ステップS966)。ステップS954、S956、S963、S965またはS966の後、メモリコントローラ300は、コントローラ側リード処理を終了する。
このように第2の変形例によれば、メモリコントローラ300は、リードデータおよびリード側反転データの両方の誤り訂正に成功した際にリードエラーと判断せずに訂正ビット数が少ない方を出力するため、リードエラーの発生頻度を低減することができる。
<2.第2の実施の形態>
第1の実施の形態では、リードデータおよびリード側反転データのそれぞれからシンドロームSおよびS’を計算していたが、シンドロームSに簡易な演算を行うことによりシンドロームS’を計算することができる。これにより、計算量を少なくすることができる。第2の実施の形態のメモリコントローラ300は、シンドロームS’を簡易な演算により求める点において第1の実施の形態と異なる。
第1の実施の形態では、リードデータおよびリード側反転データのそれぞれからシンドロームSおよびS’を計算していたが、シンドロームSに簡易な演算を行うことによりシンドロームS’を計算することができる。これにより、計算量を少なくすることができる。第2の実施の形態のメモリコントローラ300は、シンドロームS’を簡易な演算により求める点において第1の実施の形態と異なる。
図19は、第2の実施の形態におけるリード処理部320の一構成例を示すブロック図である。第2の実施の形態のリード処理部320は、リード側反転部390を、反転データ誤り検出訂正部360の内部に設けた点において第1の実施の形態と異なる。
また、第2の実施の形態のリードデータ誤り検出訂正部340は、シンドロームSおよびリードデータを反転データ誤り検出訂正部360に供給する。また、第2の実施の形態の反転データ誤り検出訂正部360は、シンドロームSからS’を計算し、そのシンドロームS’に基づいて反転データにおける誤りを訂正する。
図20は、第2の実施の形態におけるリードデータ誤り検出訂正部340および反転データ誤り検出訂正部360の一構成例を示すブロック図である。第2の実施の形態の反転データ誤り検出訂正部360は、シンドローム計算部370を備えず、反転補正部380およびリード側反転部390をさらに備える点において第1の実施の形態と異なる。
まず、シンドロームSからS’を計算する方法について説明するため、フルレングスのBCH符号を用いた場合について考える。この場合、符号語c*、誤りパターンe*、および、受信語r*は、次の各式により表される。
ここで、短縮化符号は、フルレングス符号の一部であることと、フルレングス符号では符号語のビット反転がやはり符号語になることとから、次の関係式が導かれる。
上式において、オーバーバーを付したc*およびr*は、c*およびr*を反転したベクトルを表す。
式20および式21から、次の式が導かれる。
上式において、Hとオーバーバー付きのrとの積は、リード側反転データに対応するシンドロームS’に等しい。したがって、式22から、シンドロームS’は、シンドロームSに次の式で表される補正係数を加算したベクトルに該当することが導かれる。
上式において、0番目からn−1番目までの「0」の部分は、符号語コーディネートを示し、n番目からN−1番目までの「1」の部分は、短縮化されたコーディネートを示す。
第2の実施の形態のシンドローム計算部350は、リードデータから計算したシンドロームSを反転補正部380にさらに供給する。
反転補正部380は、シンドロームSに式23の補正係数を加算してシンドロームS’を計算するものである。この反転補正部380は、計算したシンドロームS’を誤り位置計算部361および誤り位置訂正部362に供給する。
第2の実施の形態の誤り位置訂正部362は、リードデータにおいて、誤りを訂正し、訂正後のリードデータをリード側反転部390に供給する。第2の実施の形態のリード側反転部390は、誤り位置訂正部362からのデータを反転して、訂正反転データDr’として出力する。
なお、第2の実施の形態の誤り位置訂正部342は、特許請求の範囲に記載の非反転側誤り位置訂正部の一例である。また、第2の実施の形態の誤り位置訂正部362は、特許請求の範囲に記載の反転側誤り位置訂正部の一例である。
また、第2の実施の形態における反転補正方法は、任意の有限体の次数、訂正数、短縮化符号長で定義したBCH符号に適用することができる。
図21は、第2の実施の形態における反転補正部380の一構成例を示すブロック図である。この反転補正部380は、t個の加算器381を備える。
t番目の加算器381は、シンドロームの成分Siに、式23の補正係数uiを加算して、シンドロームS’におけるSi’として出力する。
このように第2の実施の形態によれば、メモリコントローラ300は、補正係数の加算という簡易な演算によりシンドロームSからシンドロームS’を算出するため、計算量を少なくすることができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disc)、メモリカード、ブルーレイディスク(Blu-ray(登録商標)Disc)等を用いることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
なお、本技術は以下のような構成もとることができる。
(1)誤り検出訂正符号における符号語を符号化対象データから生成する符号語生成部と、
前記符号語を反転したデータと前記符号語との一方をライトデータとして前記メモリセルに書き込むライト制御部と、
前記ライトデータを前記メモリセルからリードデータとして読み出して前記リードデータにおける誤りを訂正するリードデータ誤り訂正部と、
前記リードデータを反転した反転データにおける誤りを訂正する反転データ誤り訂正部と、
前記リードデータおよび前記反転データのうち一方のデータのみにおいて前記誤りの数が前記誤り検出訂正符号の訂正能力を超えない場合には前記誤りが訂正された前記一方のデータを選択して訂正データとして出力する訂正データ出力部と
を具備するメモリコントローラ。
(2)前記リードデータ誤り訂正部は、
前記リードデータおよび所定の検査行列の積をシンドロームとして計算する非反転側シンドローム計算部と、
前記シンドロームから前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正する非反転側誤り位置訂正部と
を備え、
前記反転データ誤り訂正部は、
前記反転データおよび前記所定の検査行列の積と前記シンドロームとの差である補正係数の加算により前記シンドロームを補正する反転補正部と、
前記補正されたシンドロームから前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正する反転側誤り位置訂正部と
前記反転側誤り位置訂正部により前記誤りが訂正された前記リードデータを反転する反転部と
を備える前記(1)記載のメモリコントローラ。
(3)前記リードデータ誤り訂正部は、前記リードデータおよび所定の検査行列の積から前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正し、
前記反転データ誤り訂正部は、前記反転データおよび所定の検査行列の積から前記誤りの位置を検出して前記反転データにおいて前記検出した位置の誤りを訂正する
前記(1)から(2)のいずれかに記載のメモリコントローラ。
(4)前記ライト制御部は、前記符号語を反転したデータと前記符号語とのうち前記メモリセルに書き込むときの消費電力の低い方を前記ライトデータとして書き込む
前記(1)から(3)のいずれかに記載のメモリコントローラ。
(5)前記ライト制御部は、前記符号語において特定の値のビット数が前記符号語の総ビット数の半数より多い場合には前記符号語を前記ライトデータとして書き込み、前記特定の値のビット数が前記総ビット数の半数を超えない場合には前記符号語を反転したデータを前記ライトデータとして書き込む
前記(4)記載のメモリコントローラ。
(6)前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えない場合には前記誤りが訂正された訂正リードデータと前記誤りが訂正された訂正反転データとのうち前記特定の値のビット数が多い方を前記訂正データとして出力する
前記(5)記載のメモリコントローラ。
(7)前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えない場合には前記誤りが訂正された訂正リードデータと前記誤りが訂正された訂正反転データとのうち前記訂正された誤りが少ない方を前記訂正データとして出力する
前記(5)記載のメモリコントローラ。
(8)前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えず、かつ、前記訂正リードデータおよび前記訂正反転データのそれぞれにおいて訂正された前記誤りの数が同じである場合には前記訂正リードデータおよび前記訂正反転データのうち前記特定の値のビット数が多い方を前記訂正データとして出力する
前記(7)記載のメモリコントローラ。
(9)符号語生成部が、誤り検出訂正符号における符号語を符号化対象データから生成する符号語生成手順と、
ライト処理部が、前記符号語を反転したデータと前記符号語との一方をライトデータとして前記メモリセルに書き込むライト制御手順と、
リードデータ誤り訂正部が、前記ライトデータを前記メモリセルからリードデータとして読み出して前記リードデータにおける誤りを訂正するリードデータ誤り訂正手順と、
反転データ誤り訂正部が、前記リードデータを反転した反転データにおける誤りを訂正する反転データ誤り訂正手順と、
訂正データ出力部が、前記リードデータおよび前記反転データのうち一方のデータのみにおいて前記誤りの数が前記誤り検出訂正符号の訂正能力を超えない場合には前記誤りが訂正された前記一方のデータを選択して訂正データとして出力する訂正データ出力手順と
を具備するメモリコントローラの制御方法。
(1)誤り検出訂正符号における符号語を符号化対象データから生成する符号語生成部と、
前記符号語を反転したデータと前記符号語との一方をライトデータとして前記メモリセルに書き込むライト制御部と、
前記ライトデータを前記メモリセルからリードデータとして読み出して前記リードデータにおける誤りを訂正するリードデータ誤り訂正部と、
前記リードデータを反転した反転データにおける誤りを訂正する反転データ誤り訂正部と、
前記リードデータおよび前記反転データのうち一方のデータのみにおいて前記誤りの数が前記誤り検出訂正符号の訂正能力を超えない場合には前記誤りが訂正された前記一方のデータを選択して訂正データとして出力する訂正データ出力部と
を具備するメモリコントローラ。
(2)前記リードデータ誤り訂正部は、
前記リードデータおよび所定の検査行列の積をシンドロームとして計算する非反転側シンドローム計算部と、
前記シンドロームから前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正する非反転側誤り位置訂正部と
を備え、
前記反転データ誤り訂正部は、
前記反転データおよび前記所定の検査行列の積と前記シンドロームとの差である補正係数の加算により前記シンドロームを補正する反転補正部と、
前記補正されたシンドロームから前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正する反転側誤り位置訂正部と
前記反転側誤り位置訂正部により前記誤りが訂正された前記リードデータを反転する反転部と
を備える前記(1)記載のメモリコントローラ。
(3)前記リードデータ誤り訂正部は、前記リードデータおよび所定の検査行列の積から前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正し、
前記反転データ誤り訂正部は、前記反転データおよび所定の検査行列の積から前記誤りの位置を検出して前記反転データにおいて前記検出した位置の誤りを訂正する
前記(1)から(2)のいずれかに記載のメモリコントローラ。
(4)前記ライト制御部は、前記符号語を反転したデータと前記符号語とのうち前記メモリセルに書き込むときの消費電力の低い方を前記ライトデータとして書き込む
前記(1)から(3)のいずれかに記載のメモリコントローラ。
(5)前記ライト制御部は、前記符号語において特定の値のビット数が前記符号語の総ビット数の半数より多い場合には前記符号語を前記ライトデータとして書き込み、前記特定の値のビット数が前記総ビット数の半数を超えない場合には前記符号語を反転したデータを前記ライトデータとして書き込む
前記(4)記載のメモリコントローラ。
(6)前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えない場合には前記誤りが訂正された訂正リードデータと前記誤りが訂正された訂正反転データとのうち前記特定の値のビット数が多い方を前記訂正データとして出力する
前記(5)記載のメモリコントローラ。
(7)前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えない場合には前記誤りが訂正された訂正リードデータと前記誤りが訂正された訂正反転データとのうち前記訂正された誤りが少ない方を前記訂正データとして出力する
前記(5)記載のメモリコントローラ。
(8)前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えず、かつ、前記訂正リードデータおよび前記訂正反転データのそれぞれにおいて訂正された前記誤りの数が同じである場合には前記訂正リードデータおよび前記訂正反転データのうち前記特定の値のビット数が多い方を前記訂正データとして出力する
前記(7)記載のメモリコントローラ。
(9)符号語生成部が、誤り検出訂正符号における符号語を符号化対象データから生成する符号語生成手順と、
ライト処理部が、前記符号語を反転したデータと前記符号語との一方をライトデータとして前記メモリセルに書き込むライト制御手順と、
リードデータ誤り訂正部が、前記ライトデータを前記メモリセルからリードデータとして読み出して前記リードデータにおける誤りを訂正するリードデータ誤り訂正手順と、
反転データ誤り訂正部が、前記リードデータを反転した反転データにおける誤りを訂正する反転データ誤り訂正手順と、
訂正データ出力部が、前記リードデータおよび前記反転データのうち一方のデータのみにおいて前記誤りの数が前記誤り検出訂正符号の訂正能力を超えない場合には前記誤りが訂正された前記一方のデータを選択して訂正データとして出力する訂正データ出力手順と
を具備するメモリコントローラの制御方法。
100 ホストコンピュータ
200 ストレージ
300 メモリコントローラ
301 ホストインターフェース
302 RAM
303 CPU
304 ECC処理部
305 ROM
306 バス
307 メモリインターフェース
310 ライト処理部
311 符号化部
312 反転判定部
313 ライト側反転部
314、321 セレクタ
320 リード処理部
322 訂正データ選択部
323 特定ビット計数部
330 誤り検出訂正部
340 リードデータ誤り検出訂正部
341、361 誤り位置計算部
342、362 誤り位置訂正部
350、370 シンドローム計算部
351 シンドローム成分計算部
352 成分出力制御部
353 スイッチ
360 反転データ誤り検出訂正部
380 反転補正部
381 加算器
390 リード側反転部
400 不揮発性メモリ
410 データバッファ
420 メモリセルアレイ
430 ドライバ
440 アドレスデコーダ
450 バス
460 制御インターフェース
470 メモリ制御部
200 ストレージ
300 メモリコントローラ
301 ホストインターフェース
302 RAM
303 CPU
304 ECC処理部
305 ROM
306 バス
307 メモリインターフェース
310 ライト処理部
311 符号化部
312 反転判定部
313 ライト側反転部
314、321 セレクタ
320 リード処理部
322 訂正データ選択部
323 特定ビット計数部
330 誤り検出訂正部
340 リードデータ誤り検出訂正部
341、361 誤り位置計算部
342、362 誤り位置訂正部
350、370 シンドローム計算部
351 シンドローム成分計算部
352 成分出力制御部
353 スイッチ
360 反転データ誤り検出訂正部
380 反転補正部
381 加算器
390 リード側反転部
400 不揮発性メモリ
410 データバッファ
420 メモリセルアレイ
430 ドライバ
440 アドレスデコーダ
450 バス
460 制御インターフェース
470 メモリ制御部
Claims (9)
- 誤り検出訂正符号における符号語を符号化対象データから生成する符号語生成部と、
前記符号語を反転したデータと前記符号語との一方をライトデータとして前記メモリセルに書き込むライト制御部と、
前記ライトデータを前記メモリセルからリードデータとして読み出して前記リードデータにおける誤りを訂正するリードデータ誤り訂正部と、
前記リードデータを反転した反転データにおける誤りを訂正する反転データ誤り訂正部と、
前記リードデータおよび前記反転データのうち一方のデータのみにおいて前記誤りの数が前記誤り検出訂正符号の訂正能力を超えない場合には前記誤りが訂正された前記一方のデータを選択して訂正データとして出力する訂正データ出力部と
を具備するメモリコントローラ。 - 前記リードデータ誤り訂正部は、
前記リードデータおよび所定の検査行列の積をシンドロームとして計算する非反転側シンドローム計算部と、
前記シンドロームから前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正する非反転側誤り位置訂正部と
を備え、
前記反転データ誤り訂正部は、
前記反転データおよび前記所定の検査行列の積と前記シンドロームとの差である補正係数の加算により前記シンドロームを補正する反転補正部と、
前記補正されたシンドロームから前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正する反転側誤り位置訂正部と
前記反転側誤り位置訂正部により前記誤りが訂正された前記リードデータを反転する反転部と
を備える請求項1記載のメモリコントローラ。 - 前記リードデータ誤り訂正部は、前記リードデータおよび所定の検査行列の積から前記誤りの位置を検出して前記リードデータにおいて前記検出した位置の誤りを訂正し、
前記反転データ誤り訂正部は、前記反転データおよび所定の検査行列の積から前記誤りの位置を検出して前記反転データにおいて前記検出した位置の誤りを訂正する
請求項1記載のメモリコントローラ。 - 前記ライト制御部は、前記符号語を反転したデータと前記符号語とのうち前記メモリセルに書き込むときの消費電力の低い方を前記ライトデータとして書き込む
請求項1記載のメモリコントローラ。 - 前記ライト制御部は、前記符号語において特定の値のビット数が前記符号語の総ビット数の半数より多い場合には前記符号語を前記ライトデータとして書き込み、前記特定の値のビット数が前記総ビット数の半数を超えない場合には前記符号語を反転したデータを前記ライトデータとして書き込む
請求項4記載のメモリコントローラ。 - 前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えない場合には前記誤りが訂正された訂正リードデータと前記誤りが訂正された訂正反転データとのうち前記特定の値のビット数が多い方を前記訂正データとして出力する
請求項5記載のメモリコントローラ。 - 前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えない場合には前記誤りが訂正された訂正リードデータと前記誤りが訂正された訂正反転データとのうち前記訂正された誤りが少ない方を前記訂正データとして出力する
請求項5記載のメモリコントローラ。 - 前記リードデータおよび前記反転データの両方において前記誤りの数が前記訂正能力を超えず、かつ、前記訂正リードデータおよび前記訂正反転データのそれぞれにおいて訂正された前記誤りの数が同じである場合には前記訂正リードデータおよび前記訂正反転データのうち前記特定の値のビット数が多い方を前記訂正データとして出力する
請求項7記載のメモリコントローラ。 - 符号語生成部が、誤り検出訂正符号における符号語を符号化対象データから生成する符号語生成手順と、
ライト処理部が、前記符号語を反転したデータと前記符号語との一方をライトデータとして前記メモリセルに書き込むライト制御手順と、
リードデータ誤り訂正部が、前記ライトデータを前記メモリセルからリードデータとして読み出して前記リードデータにおける誤りを訂正するリードデータ誤り訂正手順と、
反転データ誤り訂正部が、前記リードデータを反転した反転データにおける誤りを訂正する反転データ誤り訂正手順と、
訂正データ出力部が、前記リードデータおよび前記反転データのうち一方のデータのみにおいて前記誤りの数が前記誤り検出訂正符号の訂正能力を超えない場合には前記誤りが訂正された前記一方のデータを選択して訂正データとして出力する訂正データ出力手順と
を具備するメモリコントローラの制御方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014150637 | 2014-07-24 | ||
JP2014150637 | 2014-07-24 | ||
PCT/JP2015/064448 WO2016013285A1 (ja) | 2014-07-24 | 2015-05-20 | メモリコントローラおよびメモリコントローラの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016013285A1 JPWO2016013285A1 (ja) | 2017-05-25 |
JP6540703B2 true JP6540703B2 (ja) | 2019-07-10 |
Family
ID=55162822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016535822A Expired - Fee Related JP6540703B2 (ja) | 2014-07-24 | 2015-05-20 | メモリコントローラおよびメモリコントローラの制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10635528B2 (ja) |
JP (1) | JP6540703B2 (ja) |
WO (1) | WO2016013285A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10664343B2 (en) * | 2016-02-08 | 2020-05-26 | Sony Corporation | Memory controller, non-volatile memory, and method of controlling memory controller |
KR102504176B1 (ko) * | 2016-06-23 | 2023-03-02 | 에스케이하이닉스 주식회사 | 반도체장치 |
US11016843B2 (en) * | 2018-12-06 | 2021-05-25 | Micron Technology, Inc. | Direct-input redundancy scheme with adaptive syndrome decoder |
CN109961824A (zh) * | 2019-03-27 | 2019-07-02 | 苏州浪潮智能科技有限公司 | 一种内存测试方法 |
EP3913634A1 (en) * | 2020-05-22 | 2021-11-24 | Nxp B.V. | Memory testing by reading and verifying again memory locations after read access |
US11237906B1 (en) | 2020-07-28 | 2022-02-01 | Micron Technology, Inc. | Generating a balanced codeword protected by an error correction code |
US11494264B2 (en) * | 2020-07-28 | 2022-11-08 | Micron Technology, Inc. | Generating a protected and balanced codeword |
US11567831B2 (en) * | 2020-07-28 | 2023-01-31 | Micron Technology, Inc. | Generating a protected and balanced codeword |
US11509333B2 (en) * | 2020-09-25 | 2022-11-22 | Advanced Micro Devices, Inc. | Masked fault detection for reliable low voltage cache operation |
KR20220124582A (ko) * | 2021-03-03 | 2022-09-14 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805615A (en) * | 1996-08-29 | 1998-09-08 | International Business Machines Corporation | Method and apparatus for encoding certain double-error correcting and triple-error detecting codes |
JP4074029B2 (ja) * | 1999-06-28 | 2008-04-09 | 株式会社東芝 | フラッシュメモリ |
JP2004030527A (ja) * | 2002-06-28 | 2004-01-29 | Fujitsu Ltd | 記憶制御装置、および記憶制御方法 |
US7996710B2 (en) * | 2007-04-25 | 2011-08-09 | Hewlett-Packard Development Company, L.P. | Defect management for a semiconductor memory system |
US8495438B2 (en) * | 2007-12-28 | 2013-07-23 | Texas Instruments Incorporated | Technique for memory imprint reliability improvement |
JP4719236B2 (ja) | 2008-03-21 | 2011-07-06 | 株式会社東芝 | 半導体記憶装置及び半導体記憶システム |
JP5303325B2 (ja) | 2009-03-18 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
JP2011141914A (ja) * | 2010-01-05 | 2011-07-21 | Siglead Inc | Nand型フラッシュメモリの入出力制御方法及び装置 |
US8407560B2 (en) * | 2010-07-14 | 2013-03-26 | Hewlett-Packard Development Company, L.P. | Systems and methods for encoding information for storage in an electronic memory and for decoding encoded information retrieved from an electronic memory |
US9432298B1 (en) * | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
JP5942781B2 (ja) | 2012-04-16 | 2016-06-29 | ソニー株式会社 | 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法 |
US9582354B2 (en) * | 2014-01-28 | 2017-02-28 | Infineon Technologies Ag | Apparatus and method for improving data storage by data inversion |
US9501352B2 (en) * | 2014-03-05 | 2016-11-22 | Kabushiki Kaisha Toshiba | Memory device |
-
2015
- 2015-05-20 WO PCT/JP2015/064448 patent/WO2016013285A1/ja active Application Filing
- 2015-05-20 JP JP2016535822A patent/JP6540703B2/ja not_active Expired - Fee Related
- 2015-05-20 US US15/323,574 patent/US10635528B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2016013285A1 (ja) | 2016-01-28 |
JPWO2016013285A1 (ja) | 2017-05-25 |
US20170147433A1 (en) | 2017-05-25 |
US10635528B2 (en) | 2020-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6540703B2 (ja) | メモリコントローラおよびメモリコントローラの制御方法 | |
CN107077430B (zh) | 存储器控制器、存储器***以及存储器控制器控制方法 | |
KR100989532B1 (ko) | 플래쉬 에러 정정 | |
US10333558B2 (en) | Decoding device and decoding method | |
US8069389B2 (en) | Error correction circuit and method, and semiconductor memory device including the circuit | |
CN103970645A (zh) | 错误检测与纠正装置、错误检测与纠正方法、信息处理器及程序 | |
JP6657634B2 (ja) | 符号化装置、メモリシステム、通信システムおよび符号化方法 | |
US8332727B2 (en) | Error correction circuit, flash memory system including the error correction circuit, and operating method of the error correction circuit | |
US10574272B2 (en) | Memory system | |
US20180198468A1 (en) | Error correction code (ecc) decoders sharing logic operations, memory controllers including the error correction code decoders, and methods of decoding error correction codes | |
US9960788B2 (en) | Memory controller, semiconductor memory device, and control method for semiconductor memory device | |
JP2020046823A (ja) | メモリシステム | |
US10970166B2 (en) | Memory system and method of controlling non-volatile memory | |
CN110716824B (zh) | 编码方法及使用所述编码方法的存储器存储装置 | |
US11711100B2 (en) | Syndrome calculation for error detection and error correction | |
JP5398764B2 (ja) | メモリシステム及びメモリコントローラ | |
KR20230132697A (ko) | 일반 연결 코드 코드워드를 디코딩하는 장치, 저장 시스템 및 그 제어 방법 | |
JP2013069377A (ja) | 復号方法、復号装置および記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190527 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6540703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |