JP6540296B2 - ネットワークプロセッサ、通信装置、パケット転送方法及びパケット転送プログラム - Google Patents
ネットワークプロセッサ、通信装置、パケット転送方法及びパケット転送プログラム Download PDFInfo
- Publication number
- JP6540296B2 JP6540296B2 JP2015138124A JP2015138124A JP6540296B2 JP 6540296 B2 JP6540296 B2 JP 6540296B2 JP 2015138124 A JP2015138124 A JP 2015138124A JP 2015138124 A JP2015138124 A JP 2015138124A JP 6540296 B2 JP6540296 B2 JP 6540296B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- processing
- pipeline
- update
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0813—Configuration setting characterised by the conditions triggering a change of settings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/085—Retrieval of network configuration; Tracking network configuration history
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
次に、実施例1の変形例1について説明する。本変形例は、更新エントリの更新フラグがオンにされるタイミングで、更新エントリの内容が更新されることが実施例1と異なる。本変形例に係るスイッチ1も図1のブロック図で表される。
次に、実施例2の変形例2について説明する。本変形例は、更新エントリの更新フラグがオンにされるタイミングで、更新エントリの内容が更新されることが実施例2異なる。本変形例に係るスイッチ1も図8のブロック図で表される。
入力キューに入力されたパケットに対して、前記テーブルを用いてパイプライン処理を順番に行い、前記テーブルのエントリのいずれかに前記更新情報が付加されている場合、パイプライン処理を中断するパケット処理部と、
前記パケット処理部によるパイプライン処理が中断した場合、入力されたパケットを再処理用キューへ格納し、前記更新情報が付加された前記テーブルの更新が全て完了した場合、前記再処理用キューに格納された前記パケットを前記入力キューへ転送する再処理制御部と
を備えたことを特徴とするネットワークプロセッサ。
前記再処理制御部は、前記管理部から前記デキュー停止の通知を受けた場合、前記再処理用キューに前記パケットを保持し、前記管理部から前記デキュー開始の通知を受けた場合、前記再処理用キューに格納された前記パケットを前記入力キューへ転送する
ことを特徴とする付記1に記載のネットワークプロセッサ。
前記パケット処理部は、パイプライン処理で前記テーブル中の前記更新情報が付加されているエントリが用いられる場合に、パイプライン処理を中断し、
前記再処理制御部は、前記テーブル中の前記更新情報が付加されているエントリの更新が全て完了した場合、前記再処理用キューに格納された前記パケットを前記入力キューへ転送する
ことを特徴とする付記1〜4のいずれか一つに記載のネットワークプロセッサ。
入力キューに入力されたパケットに対して、前記テーブルを用いてパイプライン処理を順番に行い、前記テーブルのエントリのいずれかに前記更新情報が付加されている場合、パイプライン処理を中断し、前記パケットに通し番号を振り、前記入力キューへ転送し、前記更新情報が付加された前記テーブルの更新が全て完了した場合、前記通し番号順にパケットを処理するパケット処理部と
を備えたことを特徴とするネットワークプロセッサ。
入力キューに入力されたパケットに対して、前記テーブルを用いてパイプライン処理を順番に行い、前記テーブルのエントリのいずれかに前記更新情報が付加されている場合、パイプライン処理を中断するパケット処理部と、
前記パケット処理部によるパイプライン処理が中断した場合、入力されたパケットを再処理用キューへ格納し、前記更新情報が付加された前記テーブルの更新が全て完了した場合、前記再処理用キューに格納された前記パケットを前記入力キューへ転送する再処理制御部と
を備えたことを特徴とする通信装置。
ネットワーク構成の変更に先立って更新されるテーブルの更新されるエントリに更新情報を付加し、
入力されたパケットに対するパイプライン処理で用いる前記テーブルのエントリに前記更新情報が付加されている場合、パイプライン処理を中断し、
パイプライン処理が中断された場合、入力されたパケットを再処理用キューへ格納し、
前記更新情報が付加された前記テーブルの更新が全て完了した場合、前記再処理用キューに格納されたパケットを前記入力キューへ転送し、
前記再処理用キューから前記入力キューへ転送されたパケットに対してパイプライン処理を再開する
ことを特徴とするパケット転送方法。
ネットワーク構成の変更に先立って更新されるテーブルの更新されるエントリに更新情報を付加し、
入力されたパケットに対するパイプライン処理で用いる前記テーブルのエントリに前記更新情報が付加されている場合、パイプライン処理を中断し、
パイプライン処理が中断された場合、入力されたパケットを再処理用キューへ格納し、
前記更新情報が付加された前記テーブルの更新が全て完了した場合、前記再処理用キューに格納されたパケットを前記入力キューへ転送し、
前記再処理用キューから前記入力キューへ転送されたパケットに対してパイプライン処理を再開する
処理をコンピュータに実行させることを特徴とするパケット転送プログラム。
3 端末装置
10 データプレーン
11 管理部
12 RAM
21,22 情報処理装置
101 パイプライン処理部
102 入力キュー
103 出力キュー
104 再処理用キュー
105 デキュー情報格納部
106 TCAM
107 RAM
111 パケット処理部
112 再処理制御部
121,171 コンテンツテーブル
161 TCAMテーブル
Claims (8)
- ネットワーク構成の変更に先立って更新されるテーブルの更新されるエントリに更新情報を付加し、ネットワーク構成の変更に伴う前記テーブルの更新が完了すると前記更新情報を削除する管理部と、
入力キューに入力されたパケットに対して、実行する処理がそれぞれに予め決められた複数の処理段階が連続して並び且つ各処理段階のバイパス経路を有するパイプラインで実行されるパイプライン処理を、前記テーブルを用いて順番に行い、前記パイプライン処理で前記テーブルの中の前記更新情報が付加された特定エントリが用いられる場合、パイプライン処理を中断するパケット処理部と、
前記パケット処理部による前記パイプライン処理が中断した場合、入力された前記パケットを再処理用キューへ格納し、前記パケットの処理で用いられる前記テーブルにおける前記更新情報が付加されたエントリの更新が完了した場合、前記再処理用キューに格納された前記パケットを前記入力キューへ転送して前記パイプラインに入力させ且つ前記特定エントリを用いる処理段階まで前記バイパス経路によりバイパスさせて前記パイプライン処理を再開させる再処理制御部と
を備えたことを特徴とするネットワークプロセッサ。 - 前記管理部は、前記テーブルの更新が行われる場合、前記再処理用キューのデキュー停止を前記再処理制御部へ通知し、前記更新情報が付加された前記テーブルの更新が全て完了した場合、前記再処理用キューのデキュー開始を前記再処理制御部へ通知し、
前記再処理制御部は、前記管理部から前記デキュー停止の通知を受けた場合、前記再処理用キューに前記パケットを保持し、前記管理部から前記デキュー開始の通知を受けた場合、前記再処理用キューに格納された前記パケットを前記入力キューへ転送する
ことを特徴とする請求項1に記載のネットワークプロセッサ。 - 前記パケット処理部は、前記更新情報が付加された前記テーブルが複数ある場合、前記テーブルの中の前記処理の順番が最も早いテーブルにおいてパイプライン処理を中断することを特徴とする請求項1又は2に記載のネットワークプロセッサ。
- ネットワーク構成の変更に先立って更新されるテーブルの更新されるエントリに更新情報を付加し、ネットワーク構成の変更に伴う前記テーブルの更新が完了すると前記更新情報を削除する管理部と、
入力キューに入力されたパケットに対して、実行する処理がそれぞれに予め決められた複数の処理段階が連続して並び且つ各処理段階のバイパス経路を有するパイプラインで実行されるパイプライン処理を、前記テーブルを用いて順番に行い、前記パイプライン処理で前記テーブルの中の前記更新情報が付加された特定エントリが用いられる場合、パイプライン処理を中断し、前記パケットに通し番号を振り、前記入力キューへ転送し、前記パケットの処理で用いられる前記テーブルにおける前記更新情報が付加されたエントリの更新が完了した場合、前記通し番号順にパケットを前記パイプラインに入力し且つ前記特定エントリを用いる処理段階まで前記バイパス経路によりバイパスさせて前記パイプライン処理するパケット処理部と
を備えたことを特徴とするネットワークプロセッサ。 - ネットワーク構成の変更に先立って更新されるテーブルの更新されるエントリに更新情報を付加し、ネットワーク構成の変更に伴う前記テーブルの更新が完了すると前記更新情報を削除する管理部と、
入力キューに入力されたパケットに対して、実行する処理がそれぞれに予め決められた複数の処理段階が連続して並び且つ各処理段階のバイパス経路を有するパイプラインで実行されるパイプライン処理を、前記テーブルを用いて順番に行い、前記パイプライン処理で前記テーブルの中の前記更新情報が付加された特定エントリが用いられる場合、パイプライン処理を中断するパケット処理部と、
前記パケット処理部による前記パイプライン処理が中断した場合、入力された前記パケットを再処理用キューへ格納し、前記パケットの処理で用いられる前記テーブルにおける前記更新情報が付加されたエントリの更新が完了した場合、前記再処理用キューに格納された前記パケットを前記入力キューへ転送して前記パイプラインに入力させ且つ前記特定エントリを用いる処理段階まで前記バイパス経路によりバイパスさせて前記パイプライン処理を再開させる再処理制御部と
を備えたことを特徴とする通信装置。 - 入力キューに入力されたパケットに対して、実行する処理がそれぞれに予め決められた複数の処理段階が連続して並び且つ各処理段階のバイパス経路を有するパイプラインで実行されるパイプライン処理を、ネットワーク構成の変更に先立って更新されるテーブルを用いて順番に行い、
前記テーブルの更新されるエントリに更新情報を付加し、
前記パイプライン処理で前記テーブルの中の前記更新情報が付加された特定エントリが用いられる場合、パイプライン処理を中断し、
前記パイプライン処理が中断された場合、入力された前記パケットを再処理用キューへ格納し、
前記パケットの処理で用いられる前記テーブルにおける前記更新情報が付加されたエントリの更新が完了した場合、前記再処理用キューに格納されたパケットを前記入力キューへ転送し、
前記再処理用キューから前記入力キューへ転送して前記パイプラインに入力させ且つ前記特定エントリを用いる処理段階まで前記バイパス経路によりバイパスさせて前記パイプライン処理を再開する
ことを特徴とするパケット転送方法。 - 入力キューに入力されたパケットに対して、実行する処理がそれぞれに予め決められた複数の処理段階が連続して並び且つ各処理段階のバイパス経路を有するパイプラインで実行されるパイプライン処理を、ネットワーク構成の変更に先立って更新されるテーブルを用いて順番に行い、
前記テーブルの更新されるエントリに更新情報を付加し、
前記パイプライン処理で前記テーブルの中の前記更新情報が付加された特定エントリが用いられる場合、パイプライン処理を中断し、
前記パイプライン処理が中断された場合、入力された前記パケットを再処理用キューへ格納し、
前記パケットの処理で用いられる前記テーブルにおける前記更新情報が付加されたエントリの更新が完了した場合、前記再処理用キューに格納されたパケットを前記入力キューへ転送し、
前記再処理用キューから前記入力キューへ転送して前記パイプラインに入力させ且つ前記特定エントリを用いる処理段階まで前記バイパス経路によりバイパスさせて前記パイプライン処理を再開する
処理をコンピュータに実行させることを特徴とするパケット転送プログラム。 - 前記パケット処理部は、前記パイプラインに入力された前記パケットに入力制御を行うIngress処理を施し、前記パイプラインから出力する前記パケットに対して出力制御を行うEgress処理を施すことを特徴とする請求項1〜3のいずれか一つに記載のネットワークプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015138124A JP6540296B2 (ja) | 2015-07-09 | 2015-07-09 | ネットワークプロセッサ、通信装置、パケット転送方法及びパケット転送プログラム |
US15/155,182 US10015076B2 (en) | 2015-07-09 | 2016-05-16 | Network processor, communication device, packet transfer method, and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015138124A JP6540296B2 (ja) | 2015-07-09 | 2015-07-09 | ネットワークプロセッサ、通信装置、パケット転送方法及びパケット転送プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017022530A JP2017022530A (ja) | 2017-01-26 |
JP6540296B2 true JP6540296B2 (ja) | 2019-07-10 |
Family
ID=57731463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015138124A Expired - Fee Related JP6540296B2 (ja) | 2015-07-09 | 2015-07-09 | ネットワークプロセッサ、通信装置、パケット転送方法及びパケット転送プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10015076B2 (ja) |
JP (1) | JP6540296B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10735331B1 (en) | 2016-12-09 | 2020-08-04 | Barefoot Networks, Inc. | Buffer space availability for different packet classes |
US10412018B1 (en) * | 2017-03-21 | 2019-09-10 | Barefoot Networks, Inc. | Hierarchical queue scheduler |
GB2594478A (en) * | 2020-04-28 | 2021-11-03 | Cogniscience Ltd | On chip router |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3111993B2 (ja) * | 1998-07-14 | 2000-11-27 | 日本電気株式会社 | ノード装置 |
JP3386117B2 (ja) * | 2000-01-11 | 2003-03-17 | 日本電気株式会社 | マルチレイヤクラス識別通信装置と通信装置 |
WO2004032435A1 (ja) * | 2002-10-03 | 2004-04-15 | In4S Inc. | ビットストリングの照合方法および装置 |
US7558890B1 (en) * | 2003-12-19 | 2009-07-07 | Applied Micro Circuits Corporation | Instruction set for programmable queuing |
JP4779955B2 (ja) | 2006-01-06 | 2011-09-28 | 富士通株式会社 | パケット処理装置及びパケット処理方法 |
JP4638851B2 (ja) * | 2006-09-06 | 2011-02-23 | 日本電信電話株式会社 | パケット処理装置 |
JP5742486B2 (ja) * | 2011-06-06 | 2015-07-01 | 富士通株式会社 | 通信装置及びパケット振分方法 |
JP5812533B2 (ja) * | 2012-05-31 | 2015-11-17 | 株式会社日立製作所 | 通信装置、及び、通信方法 |
EP3116178B1 (en) * | 2014-03-04 | 2019-02-06 | Nec Corporation | Packet processing device, packet processing method, and program |
-
2015
- 2015-07-09 JP JP2015138124A patent/JP6540296B2/ja not_active Expired - Fee Related
-
2016
- 2016-05-16 US US15/155,182 patent/US10015076B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017022530A (ja) | 2017-01-26 |
US20170012855A1 (en) | 2017-01-12 |
US10015076B2 (en) | 2018-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11677851B2 (en) | Accelerated network packet processing | |
US8799507B2 (en) | Longest prefix match searches with variable numbers of prefixes | |
CN111684769B (zh) | 包括基于表的动作的匹配处理单元的网络*** | |
JP6193467B2 (ja) | 構成可能なマルチコアネットワークプロセッサ | |
US20130304926A1 (en) | Concurrent linked-list traversal for real-time hash processing in multi-core, multi-thread network processors | |
US20120230341A1 (en) | Multi-threaded processing with hardware accelerators | |
US8555374B2 (en) | High performance packet processing using a general purpose processor | |
US20200153691A1 (en) | Software implementation of network switch/router | |
JP6540296B2 (ja) | ネットワークプロセッサ、通信装置、パケット転送方法及びパケット転送プログラム | |
US8800021B1 (en) | Hardware implementation of complex firewalls using chaining technique | |
EP3313032B1 (en) | Cloud platform security realization | |
US10108566B2 (en) | Apparatus and method for virtualizing network interface | |
JP2018185624A (ja) | スイッチプログラム、スイッチング方法及び情報処理装置 | |
JP2017143344A (ja) | パケット伝送装置,制御装置,及びパケット伝送制御方法 | |
US20140006757A1 (en) | Method for Thread Reduction in a Multi-Thread Packet Processor | |
US9374303B1 (en) | Method and apparatus for processing multicast packets | |
US20140214761A1 (en) | Systems and Methods for Accelerating Networking Functionality | |
US7477641B2 (en) | Providing access to data shared by packet processing threads | |
US9083563B2 (en) | Method for reducing processing latency in a multi-thread packet processor with at least one re-order queue | |
KR100864889B1 (ko) | Tcp 상태 기반 패킷 필터 장치 및 그 방법 | |
US10284502B2 (en) | Dynamic optimization for IP forwarding performance | |
US8683100B1 (en) | Method and apparatus for handling data flow in a multi-chip environment using an interchip interface | |
US10423546B2 (en) | Configurable ordering controller for coupling transactions | |
JP2024022825A (ja) | データ処理装置およびデータ処理装置の制御方法 | |
EP3326338B1 (en) | Flow pinning in a server on a chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6540296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |