JP6536677B2 - Cpuおよびマルチcpuシステム管理方法 - Google Patents
Cpuおよびマルチcpuシステム管理方法 Download PDFInfo
- Publication number
- JP6536677B2 JP6536677B2 JP2017529378A JP2017529378A JP6536677B2 JP 6536677 B2 JP6536677 B2 JP 6536677B2 JP 2017529378 A JP2017529378 A JP 2017529378A JP 2017529378 A JP2017529378 A JP 2017529378A JP 6536677 B2 JP6536677 B2 JP 6536677B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- group
- domain
- state
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007726 management method Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 50
- 238000012986 modification Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 description 23
- 238000012546 transfer Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
- G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Hardware Redundancy (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
図3を参照すると、本発明の当該実施形態はNCホット・リムーブ方法を提供する。当該方法は図2のアーキテクチャに基づいて説明されている。
図4を参照すると、以下では、NCを既存のNCグループに追加するプロセスを説明する。図2のシステム・アーキテクチャを依然として1例として用いると、CPU234はメインCPUである。NCグループ21に追加される新たなNC211は、実施形態1の除去されたNC211と区別するために、当該実施形態では別のターゲットNCと呼ばれる。当該実施形態を実施形態1の後に実施してもよく、NC211の置き換えと等価である。特に明記しない限り、実施形態1における関連説明は依然として当該実施形態において適用可能である。
実施形態1では、ターゲットNCが除去された後、ターゲットNCが配置されたNCグループ全体はもはやデータを転送しない。このプラクティスは、高い切替え速度と単純な動作の特徴を有する。
図6を参照すると、当該実施形態では、第1のNCグループ内の既存のNCが動作しているケースにおいて、新たなNC(以降、ターゲットNCと称する)が第1のNCグループに追加され、第1のNCグループ内のターゲットNCおよび既存のNCの共同動作を実装する。ターゲットNCを第1のQPIドメインに接続してもよい。第1のQPIドメイン内にあり第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUは、ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施することに切り替わる。
112 ノード・コントローラ
211 ノード・コントローラ
212 ノード・コントローラ
213 ノード・コントローラ
214 ノード・コントローラ
221 ノード・コントローラ
222 ノード・コントローラ
223 ノード・コントローラ
Claims (26)
- マルチCPUシステムを管理するメインCPUとしての役割を果たすCPUであって、前記マルチCPUシステムは第1のクイック・パス相互接続QPIドメイン、第2のQPIドメイン、第1のノード・コントローラNCグループ、および第2のNCグループを含み、前記第1のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、前記第2のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、各QPIドメインは少なくとも1つのCPUを含み、前記メインCPUは前記第1のQPIドメインまたは前記第2のQPIドメインに属し、各NCグループは複数のNCを含み、同一のNCグループ内の複数のNCは相互接続され、前記メインCPUは、
前記第1のNCグループ内のNCを除去すべきとき、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記マルチCPUシステム内の全てのCPUを、ルート構成を修正することによって、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように制御し、
除去されるべき前記NCが除去され、ターゲットNCが前記第1のNCグループに追加され、前記第1のNCグループ内の元のNCとのトポロジ関係が確立された後、ルート構成を修正することによって、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記マルチCPUシステム内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御する
ように構成される、CPU。 - 前記メインCPUが、
前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに、記録されたデータ状態を無効状態に構成するように指示し、
システム沈黙を開始して、前記マルチCPUシステム内の全てのCPUを沈黙状態に構成し、
前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに、ルート・レジスタ内にあり別のドメイン内のCPUにアクセスするポートを、前記第2のNCグループを使用することによってクロス・ドメイン・アクセスを実施するポートに構成するように指示し、
システム沈黙のキャンセルを開始する
ように構成される、請求項1に記載のCPU。 - 前記メインCPUが、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに、記録されたデータ状態を無効状態に構成するように指示するように構成されることは特に、前記メインCPUが、
キャッシュ内のデータをクリアして、データ状態内の修正された状態を前記無効状態に構成するように、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに指示することであって、前記データ状態は前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUにより記録される、ことと、
共有状態および排他状態のデータ状態をブロードキャストして、前記データ状態における共有状態および排他状態を前記無効状態に構成するように前記第1のNCグループ内の全てのNCに指示することであって、前記データ状態は前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUにより記録されることと、
を行うように構成されることを含む、請求項2に記載のCPU。 - 前記メインCPUが、システム沈黙を開始して、前記マルチCPUシステム内の全てのCPUを沈黙状態に構成するように構成されることは特に、前記メインCPUが、
前記メインCPU内の1つまたは複数の予約されたコアを除く残りのコアを沈黙させ、前記マルチCPUシステム内の他のCPUの全てのコアを沈黙させる
ように構成されることを含む、請求項2に記載のCPU。 - 前記メインCPUはさらに、
除去されるべき前記NCが除去され、ターゲットNCが前記第1のNCグループに追加された後、記録されたデータ状態を前記無効状態に構成するように、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUに指示し、
前記マルチCPUシステム内の全てのCPUを前記沈黙状態に構成するようにシステム沈黙を開始し、
前記第1のNCグループ内の前記ターゲットNCと元のNCの間のトポロジ関係を確立し、
ルート・レジスタ内にあり別のドメイン内のCPUにアクセスするポートを、前記第1のNCグループを使用することによってクロス・ドメイン・アクセスを実施するポートに構成するように前記少なくとも1つのCPUに指示し、
システム沈黙のキャンセルを開始する
ように構成される、請求項2に記載のCPU。 - 前記メインCPUはさらに、
除去されるべき前記NCが除去され、ターゲットNCが前記第1のNCグループに追加され、前記第1のNCグループ内の元のNCとのトポロジ関係が確立された後、
ドメイン間でアクセスされる異なるクロス・ドメインのシンクCPUに応じて、かつ、ルート構成を修正することによって、幾つかのクロス・ドメインのシンクCPUへのクロス・ドメイン・アクセスを前記第1のNCグループを用いることによって実施されるクロス・ドメイン・アクセスに切り替えるように、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御する
ように構成される、請求項1または2に記載のCPU。 - 前記メインCPUはさらに、
ターゲットNCが前記第1のNCグループに追加された後、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUに命令を送信し、記録されたデータ状態におけるM個のクロス・ドメインのシンクCPUに対応するデータ状態を無効状態に設定するように前記少なくとも1つのCPUに指示し、
システム沈黙を開始して、前記マルチCPUシステム内の全てのCPUを沈黙状態に構成し、
前記少なくとも1つのCPUのルート・レジスタ構成を修正して、ルート・レジスタ内にあり前記M個のCPUにアクセスするポートを、前記第1のNCグループを用いることによりクロス・ドメイン・アクセスを実施するポートに構成し、
前記ルート・レジスタ構成の修正を完了した後、システム沈黙をキャンセルする
ように構成され、
前記CPUにより記録された前記データ状態はN個のクロス・ドメインのシンクCPUの総数に対応し、M<Nである、
請求項1に記載のCPU。 - 前記M個のCPUは前記第1のNCグループに直接接続される、請求項7に記載のマルチCPUシステム。
- 前記メインCPUにより、記録されたデータ状態におけるM個のクロス・ドメインのシンクCPUに対応するデータ状態を無効状態に設定するように前記少なくとも1つのCPUに指示するステップは特に、前記メインCPUが、
キャッシュ内にある前記M個のCPUからのデータをクリアして、前記M個のクロス・ドメインのシンクCPUに対応する前記データ状態内の修正された状態を前記無効状態に構成するように前記少なくとも1つのCPUに指示し、
前記M個のクロス・ドメインのシンクCPUに対応する前記記録されたデータ状態内の共有状態および排他状態のデータ状態をブロードキャストして、前記M個のクロス・ドメインのシンクCPUに対応する前記データ状態における共有状態および排他状態を前記無効状態に構成するように前記第2のNCグループ内のNCに指示する
ように構成されることを含む、請求項7に記載のマルチCPUシステム。 - コンピュータであって、前記コンピュータは請求項1乃至9の何れか1項に記載の前記第1のQPIドメイン、前記第2のQPIドメイン、前記第1のNCグループ、および第2のNCグループを含み、前記コンピュータはさらにBIOSを含み、前記BIOSは命令を生成するためにメインCPUにより要求されるプログラムを格納するために使用される、コンピュータ。
- マルチCPUシステムを管理するメインCPUに適用可能なマルチCPUシステム管理方法であって、前記マルチCPUシステムは第1のクイック・パス相互接続QPIドメイン、第2のQPIドメイン、第1のノード・コントローラNCグループ、および第2のNCグループを含み、前記第1のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、前記第2のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、各QPIドメインは少なくとも1つのCPUを含み、前記メインCPUは前記第1のQPIドメインまたは前記第2のQPIドメインに属し、各NCグループは複数のNCを含み、同一のNCグループ内の複数のNCは相互接続され、前記方法は、
前記第1のNCグループ内のNCを除去すべきとき、ルート構成を修正することによって、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記マルチCPUシステム内の全てのCPUを制御するステップと、
除去されるべき前記NCが除去され、ターゲットNCが前記第1のNCグループに追加され、前記第1のNCグループ内の元のNCとのトポロジ関係が確立された後、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記マルチCPUシステム内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するステップと、
を含む、方法。 - ルート構成を修正することによって、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記マルチCPUシステム内の全てのCPUを制御するステップは特に、
記録されたデータ状態を無効状態に構成するように、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに指示するステップと、
システム沈黙を開始してマルチCPUシステム内の全てのCPUを沈黙状態に構成するステップと、
ルート・レジスタ内にあり別のドメイン内のCPUにアクセスするポートを、前記第2のNCグループを使用することによってクロス・ドメイン・アクセスを実施するポートに構成するように、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに指示するステップと、
システム沈黙のキャンセルを開始するステップと、
を含む、請求項11に記載のマルチCPUシステム管理方法。 - 記録されたデータ状態を無効状態に構成するように、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに指示するステップは特に、
キャッシュ内のデータをクリアして、データ状態内の修正された状態を前記無効状態に構成するように、前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUに指示するステップであって、前記データ状態は前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUにより記録される、ステップと、
共有状態および排他状態のデータ状態をブロードキャストして、前記データ状態における共有状態および排他状態を前記無効状態に構成するように前記第1のNCグループ内の全てのNCに指示するステップであって、前記データ状態は前記第1のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記CPUにより記録される、ステップと、
を含む、請求項12に記載のマルチCPUシステム管理方法。 - 前記システム沈黙を開始してマルチCPUシステム内の全てのCPUを沈黙状態に構成するステップは特に、
前記メインCPU内の1つまたは複数の予約されたコアを除く残りのコアを沈黙させ、前記マルチCPUシステム内の他のCPUの全てのコアを沈黙させるステップ
を含む、請求項12に記載のマルチCPUシステム管理方法。 - 前記方法はさらに、
ターゲットNCが前記第1のNCグループに追加された後、記録されたデータ状態を前記無効状態に構成するように、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUに指示するステップと、
前記マルチCPUシステム内の全てのCPUを前記沈黙状態に構成するようにシステム沈黙を開始するステップと、
前記第1のNCグループ内の前記ターゲットNCと元のNCの間のトポロジ関係を確立するステップと、
ルート・レジスタ内にあり別のドメイン内のCPUにアクセスするポートを、前記第1のNCグループを用いることによりクロス・ドメイン・アクセスを実施するポートに構成するように前記少なくとも1つのCPUに指示するステップと、
システム沈黙のキャンセルを開始するステップと、
を含む、請求項12に記載のマルチCPUシステム管理方法。 - 前記方法はさらに、
ターゲットNCが前記第1のNCグループに追加され、前記第1のNCグループ内の元のNCとのトポロジ関係が確立された後、
ドメイン間でアクセスされる異なるクロス・ドメインのシンクCPUに応じて、幾つかのクロス・ドメインのシンクCPUへのクロス・ドメイン・アクセスを前記第1のNCグループを用いることによって実施されるクロス・ドメイン・アクセスに切り替えるように、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するステップ
を含む、請求項11または12に記載のマルチCPUシステム管理方法。 - 前記方法はさらに、
ターゲットNCが前記第1のNCグループに追加された後、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUに命令を送信し、記録されたデータ状態におけるM個のクロス・ドメインのシンクCPUに対応するデータ状態を無効状態に設定するように前記少なくとも1つのCPUに指示するステップであって、前記CPUにより記録された前記データ状態はN個のクロス・ドメインのシンクCPUの総数に対応し、M<Nである、ステップと、
システム沈黙を開始してマルチCPUシステム内の全てのCPUを沈黙状態に構成するステップと、
前記少なくとも1つのCPUのルート・レジスタ構成を修正して、ルート・レジスタ内にあり前記M個のCPUにアクセスするポートを、前記第1のNCグループを用いることによりクロス・ドメイン・アクセスを実施するポートに構成するステップと、
前記ルート・レジスタ構成の修正を完了した後、システム沈黙をキャンセルするステップと、
を含む、請求項11に記載のマルチCPUシステム管理方法。 - マルチCPUシステムを管理するメインCPUとしての役割を果たすCPUであって、前記マルチCPUシステムは第1のクイック・パス相互接続QPIドメイン、第2のQPIドメイン、第1のノード・コントローラNCグループ、および第2のNCグループを含み、前記第1のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、前記第2のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、各QPIドメインは少なくとも1つのCPUを含み、前記メインCPUは前記第1のQPIドメインまたは前記第2のQPIドメインに属し、各NCグループは複数のNCを含み、同一のNCグループ内の複数のNCは相互接続され、前記メインCPUは、
ターゲットNCが前記第1のNCグループに追加されたとき、ルート構成を修正することによって、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のQPIドメイン内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するように構成され、前記ターゲットNCは前記第1のQPIドメインに接続される、
CPU。 - 前記メインCPUが、ルート構成を修正することによって、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のQPIドメイン内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するように構成されることは特に、前記メインCPUが、
データ状態を無効状態に構成するように前記少なくとも1つのCPUに指示し、
システム沈黙を開始して、前記マルチCPUシステム内の全てのCPUを沈黙状態に構成し、
前記第1のNCグループ内の元のNCとのトポロジ関係を確立するように前記ターゲットNCに指示し、
ルート構成を修正して、ルート・レジスタ内にあり別のドメイン内のCPUにアクセスするポートを、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施するポートに修正するように前記少なくとも1つのCPUに指示し、
システム沈黙のキャンセルを開始する
ように構成されることを含む、請求項18に記載のCPU。 - 前記メインCPUが、ルート構成を修正することによって、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のQPIドメイン内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するように構成されることは特に、前記メインCPUが、
前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記少なくとも1つのCPUに命令を送信し、記録されたデータ状態におけるM個のクロス・ドメインのシンクCPUに対応するデータ状態を無効状態に設定するように前記少なくとも1つのCPUに指示し、システム沈黙を開始して、前記マルチCPUシステム内の全てのCPUを沈黙状態に構成し、
ルート構成を修正して、ルート・レジスタ内にあり前記M個のCPUにアクセスするポートを、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施するポートに構成するように前記少なくとも1つのCPUに指示する
ように構成されることを含み、
前記CPUにより記録された前記データ状態はN個のクロス・ドメインのシンクCPUの総数に対応し、M<Nである、
請求項18に記載のCPU。 - 前記メインCPUが、記録されたデータ状態におけるM個のクロス・ドメインのシンクCPUに対応するデータ状態を無効状態に設定するように前記少なくとも1つのCPUに指示するように構成されることは特に、前記メインCPUが、
キャッシュ内にある前記M個のCPUからのデータをクリアして、前記M個のクロス・ドメインのシンクCPUに対応する前記データ状態内の修正された状態を前記無効状態に構成するように前記少なくとも1つのCPUに指示する
ように構成されることを含み、
前記M個のクロス・ドメインのシンクCPUに対応する前記記録されたデータ状態内の共有状態および排他状態のデータ状態をブロードキャストして、前記M個のクロス・ドメインのシンクCPUに対応する前記データ状態における共有状態および排他状態を前記無効状態に構成するように前記第2のNCグループ内のNCに指示するようにさらに構成された、
請求項20に記載のCPU。 - コンピュータであって、前記コンピュータは請求項18乃至21の何れか1項に記載の前記第1のクイック・パス相互接続QPIドメイン、前記第2のQPIドメイン、前記第1のNCグループ、および第2のNCグループを含み、前記コンピュータはさらにBIOSを含み、前記BIOSは命令を生成するためにメインCPUにより要求されるプログラムを格納するために使用される、コンピュータ。
- マルチCPUシステムを管理するためにメインCPUにより使用されるマルチCPUシステム管理方法であって、前記マルチCPUシステムは第1のクイック・パス相互接続QPIドメイン、第2のQPIドメイン、第1のノード・コントローラNCグループ、および第2のNCグループを含み、前記第1のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、前記第2のNCグループは前記第1のQPIドメインおよび前記第2のQPIドメインに接続され、各QPIドメインは少なくとも1つのCPUを含み、前記メインCPUは前記第1のQPIドメインまたは前記第2のQPIドメインに属し、各NCグループは複数のNCを含み、同一のNCグループ内の複数のNCは相互接続され、前記方法は、
ターゲットNCが前記第1のNCグループに追加されたとき、ルート構成を修正することによって、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のQPIドメイン内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するステップであって、前記ターゲットNCは前記第1のQPIドメインに接続される、ステップ
を含む、方法。 - ルート構成を修正することによって、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のQPIドメイン内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するステップは特に、
データ状態を無効状態に構成するように前記少なくとも1つのCPUに指示するステップと、
システム沈黙を開始してマルチCPUシステム内の全てのCPUを沈黙状態に構成するステップと、
前記第1のNCグループ内の元のNCとのトポロジ関係を確立するように前記ターゲットNCに指示するステップと、
ルート構成を修正して、ルート・レジスタ内にあり別のドメイン内のCPUにアクセスするポートを、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施するポートに修正するように前記少なくとも1つのCPUに指示するステップと、
システム沈黙のキャンセルを開始するステップを含む、請求項23に記載のマルチCPUシステム管理方法。 - ルート構成を修正することによって、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施することに切り替えるように、前記第1のQPIドメイン内にあり、かつ、前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する少なくとも1つのCPUを制御するように構成されるステップは特に、
前記第2のNCグループを用いることによってクロス・ドメイン・アクセスを実施する前記少なくとも1つのCPUに命令を送信し、記録されたデータ状態におけるM個のクロス・ドメインのシンクCPUに対応するデータ状態を無効状態に設定するように前記少なくとも1つのCPUに指示するステップであって、前記CPUにより記録された前記データ状態はN個のクロス・ドメインのシンクCPUの総数に対応し、M<Nである、ステップと、
システム沈黙を開始してマルチCPUシステム内の全てのCPUを沈黙状態に構成するステップと、
ルート構成を修正して、ルート・レジスタ内にあり前記M個のCPUにアクセスするポートを、前記ターゲットNCを用いることによってクロス・ドメイン・アクセスを実施するポートに構成するように前記少なくとも1つのCPUに指示するステップと、
を含む、請求項23に記載のマルチCPUシステム管理方法。 - 記録されたデータ状態におけるM個のクロス・ドメインのシンクCPUに対応するデータ状態を無効状態に設定するように前記少なくとも1つのCPUに指示するステップは特に、
キャッシュ内にある前記M個のCPUからのデータをクリアして、前記M個のクロス・ドメインのシンクCPUに対応する前記データ状態内の修正された状態を前記無効状態に構成するように前記少なくとも1つのCPUに指示するステップと、
さらに、前記M個のCPUのデータの前記記録されたデータ状態構成における共有状態および排他状態のデータ状態をブロードキャストして、前記M個のクロス・ドメインのシンクCPUに対応する前記データ状態における共有状態および排他状態を前記無効状態に構成するように前記第2のNCグループ内のNCに指示するステップであって、前記記録されたデータ状態構成は前記M個のクロス・ドメインのシンクCPUに対応する、ステップと、
を含む、請求項25に記載のマルチCPUシステム管理方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2015/099589 WO2017113128A1 (zh) | 2015-12-29 | 2015-12-29 | 一种cpu及多cpu***管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018507454A JP2018507454A (ja) | 2018-03-15 |
JP6536677B2 true JP6536677B2 (ja) | 2019-07-03 |
Family
ID=57216272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017529378A Active JP6536677B2 (ja) | 2015-12-29 | 2015-12-29 | Cpuおよびマルチcpuシステム管理方法 |
Country Status (12)
Country | Link |
---|---|
US (1) | US11138147B2 (ja) |
EP (2) | EP3575977A1 (ja) |
JP (1) | JP6536677B2 (ja) |
KR (1) | KR102092660B1 (ja) |
CN (2) | CN111427827B (ja) |
AU (1) | AU2015412144B2 (ja) |
BR (1) | BR112017008407B1 (ja) |
CA (1) | CA2965982C (ja) |
RU (1) | RU2658884C1 (ja) |
SG (1) | SG11201703261WA (ja) |
WO (1) | WO2017113128A1 (ja) |
ZA (1) | ZA201702790B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105700975B (zh) * | 2016-01-08 | 2019-05-24 | 华为技术有限公司 | 一种中央处理器cpu热移除、热添加方法及装置 |
CN108701117B (zh) * | 2017-05-04 | 2022-03-29 | 华为技术有限公司 | 互连***、互连控制方法和装置 |
JP7068681B2 (ja) * | 2017-06-02 | 2022-05-17 | 国立大学法人東京海洋大学 | 生殖細胞追跡用抗体 |
CN107396586A (zh) * | 2017-07-27 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种减少背板层叠的upi互连*** |
CN107526617B (zh) * | 2017-09-04 | 2020-12-29 | 井冈山电器有限公司 | 一种cpu更新方法及*** |
CN108182163B (zh) * | 2018-01-02 | 2021-03-02 | 苏州浪潮智能科技有限公司 | 一种计算板级热插拔控制装置及控制方法 |
US11016822B1 (en) * | 2018-04-03 | 2021-05-25 | Xilinx, Inc. | Cascade streaming between data processing engines in an array |
CN112540941A (zh) * | 2019-09-21 | 2021-03-23 | 华为技术有限公司 | 一种数据转发芯片及服务器 |
CN114090095B (zh) * | 2022-01-19 | 2022-05-24 | 苏州浪潮智能科技有限公司 | 一种多路服务器中cpu的bios加载方法及相关组件 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6516429B1 (en) * | 1999-11-04 | 2003-02-04 | International Business Machines Corporation | Method and apparatus for run-time deconfiguration of a processor in a symmetrical multi-processing system |
JP2002197073A (ja) * | 2000-12-25 | 2002-07-12 | Hitachi Ltd | キャッシュ一致制御装置 |
US7477612B2 (en) * | 2002-03-15 | 2009-01-13 | Broadcom Corporation | Topology discovery process and mechanism for a network of managed devices |
US7483370B1 (en) * | 2003-12-22 | 2009-01-27 | Extreme Networks, Inc. | Methods and systems for hitless switch management module failover and upgrade |
JP2007011580A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | 情報処理装置 |
US7599302B2 (en) * | 2005-07-19 | 2009-10-06 | Cisco Technology, Inc. | Dynamic enforcement of MPLS-TE inter-domain policy and QoS |
US7761538B2 (en) * | 2006-08-30 | 2010-07-20 | Microsoft Corporation | Dynamically configuring, allocating and deploying computing systems |
US20090144476A1 (en) * | 2007-12-04 | 2009-06-04 | Xiaohua Cai | Hot plug in a link based system |
US7730248B2 (en) * | 2007-12-13 | 2010-06-01 | Texas Instruments Incorporated | Interrupt morphing and configuration, circuits, systems and processes |
CN101216815B (zh) * | 2008-01-07 | 2010-11-03 | 浪潮电子信息产业股份有限公司 | 一种双翼可扩展多处理器紧耦合共享存储器体系结构 |
JP5550089B2 (ja) * | 2009-03-30 | 2014-07-16 | エヌイーシーコンピュータテクノ株式会社 | マルチプロセッサシステム、ノードコントローラ、障害回復方式 |
US8224955B2 (en) * | 2009-05-07 | 2012-07-17 | International Business Machines Corporation | Ensuring affinity at all affinity domains by folding at each affinity level possible for a partition spanning multiple nodes |
CN101640688B (zh) * | 2009-08-20 | 2014-03-12 | 中兴通讯股份有限公司 | 基于cdn的节点主备用控制器切换方法及cdn网络 |
US20110179311A1 (en) | 2009-12-31 | 2011-07-21 | Nachimuthu Murugasamy K | Injecting error and/or migrating memory in a computing system |
US20110161592A1 (en) * | 2009-12-31 | 2011-06-30 | Nachimuthu Murugasamy K | Dynamic system reconfiguration |
US8677180B2 (en) * | 2010-06-23 | 2014-03-18 | International Business Machines Corporation | Switch failover control in a multiprocessor computer system |
US8656115B2 (en) | 2010-08-20 | 2014-02-18 | Intel Corporation | Extending a cache coherency snoop broadcast protocol with directory information |
CN102141975B (zh) * | 2011-04-01 | 2013-10-09 | 华为技术有限公司 | 计算机*** |
EP2568392A4 (en) | 2011-06-24 | 2013-05-22 | Huawei Tech Co Ltd | COMPUTERS SUBSYSTEM AND COMPUTER SYSTEM |
US8856495B2 (en) * | 2011-07-25 | 2014-10-07 | International Business Machines Corporation | Automatically routing super-compute interconnects |
WO2012119369A1 (zh) * | 2011-08-02 | 2012-09-13 | 华为技术有限公司 | 基于cc-numa的报文处理方法、装置和*** |
WO2012149714A1 (zh) * | 2011-08-25 | 2012-11-08 | 华为技术有限公司 | 一种节点控制器链路的切换方法、处理器***和节点 |
CN102521201A (zh) | 2011-11-16 | 2012-06-27 | 刘大可 | 多核数字信号处理器片上***及数据传输方法 |
CN202422104U (zh) * | 2012-02-10 | 2012-09-05 | 广州瀚阳信息科技有限公司 | 多屏并行海量信息展示*** |
CN103020004B (zh) * | 2012-12-14 | 2015-09-09 | 杭州华为数字技术有限公司 | 高速缓存非对称一致性内存访问***的访问方法和装置 |
CN103150264B (zh) * | 2013-01-18 | 2014-09-17 | 浪潮电子信息产业股份有限公司 | 一种基于扩展型Cache Coherence协议的多级一致性域仿真验证和测试方法 |
US9256500B2 (en) | 2013-04-12 | 2016-02-09 | Oracle International Corporation | Physical domain error isolation and recovery in a multi-domain system |
US9361334B2 (en) * | 2013-08-23 | 2016-06-07 | Cisco Technology, Inc. | Addressing cache coherence in updates to a shared database in a network environment |
US10684973B2 (en) * | 2013-08-30 | 2020-06-16 | Intel Corporation | NUMA node peripheral switch |
CN103530191B (zh) * | 2013-10-18 | 2017-09-12 | 杭州华为数字技术有限公司 | 热点识别处理方法及装置 |
US9246803B2 (en) * | 2014-01-02 | 2016-01-26 | Futurewei Technologies, Inc. | Method and apparatus for scalable content routing and mobility in named data networks |
CN104811325B (zh) * | 2014-01-24 | 2018-12-25 | 华为技术有限公司 | 一种集群节点控制器监控方法、相关装置以及控制器 |
US9749214B2 (en) * | 2014-02-26 | 2017-08-29 | Futurewei Technologies, Inc. | Software defined networking (SDN) specific topology information discovery |
US9477564B2 (en) * | 2014-06-20 | 2016-10-25 | Intel Corporation | Method and apparatus for dynamic node healing in a multi-node environment |
CN104077375B (zh) * | 2014-06-24 | 2017-09-12 | 华为技术有限公司 | 一种cc‑numa***中节点的错误目录的处理方法和节点 |
US9762479B2 (en) * | 2014-11-10 | 2017-09-12 | Maged E. Beshai | Distributed routing control in a vast communication network |
CN104899179A (zh) * | 2015-04-03 | 2015-09-09 | 浪潮电子信息产业股份有限公司 | 一种基于融合架构的多路服务器qpi扣卡的设计方法 |
US10050806B2 (en) * | 2015-12-07 | 2018-08-14 | Futurewei Technologies, Inc. | End-to-end (E2E) tunnel based on shortest point-to-point (P2P) path computation |
-
2015
- 2015-12-29 JP JP2017529378A patent/JP6536677B2/ja active Active
- 2015-12-29 CN CN202010104409.3A patent/CN111427827B/zh active Active
- 2015-12-29 SG SG11201703261WA patent/SG11201703261WA/en unknown
- 2015-12-29 WO PCT/CN2015/099589 patent/WO2017113128A1/zh active Application Filing
- 2015-12-29 EP EP19153258.9A patent/EP3575977A1/en active Pending
- 2015-12-29 AU AU2015412144A patent/AU2015412144B2/en active Active
- 2015-12-29 BR BR112017008407-4A patent/BR112017008407B1/pt active IP Right Grant
- 2015-12-29 RU RU2017119650A patent/RU2658884C1/ru active
- 2015-12-29 CN CN201580012642.6A patent/CN106104505B/zh active Active
- 2015-12-29 EP EP15908486.2A patent/EP3226147B1/en active Active
- 2015-12-29 CA CA2965982A patent/CA2965982C/en active Active
- 2015-12-29 KR KR1020177012588A patent/KR102092660B1/ko active IP Right Grant
-
2017
- 2017-04-20 ZA ZA2017/02790A patent/ZA201702790B/en unknown
- 2017-08-31 US US15/692,359 patent/US11138147B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20170093116A (ko) | 2017-08-14 |
US11138147B2 (en) | 2021-10-05 |
EP3226147A4 (en) | 2017-12-27 |
AU2015412144B2 (en) | 2018-11-15 |
SG11201703261WA (en) | 2017-08-30 |
US20170364475A1 (en) | 2017-12-21 |
RU2658884C1 (ru) | 2018-06-25 |
CN111427827A (zh) | 2020-07-17 |
CN111427827B (zh) | 2023-03-17 |
BR112017008407A8 (pt) | 2022-10-18 |
CA2965982A1 (en) | 2017-06-29 |
ZA201702790B (en) | 2019-12-18 |
BR112017008407A2 (pt) | 2017-12-19 |
CN106104505A (zh) | 2016-11-09 |
BR112017008407B1 (pt) | 2023-04-04 |
EP3575977A1 (en) | 2019-12-04 |
JP2018507454A (ja) | 2018-03-15 |
KR102092660B1 (ko) | 2020-03-24 |
EP3226147B1 (en) | 2019-12-04 |
EP3226147A1 (en) | 2017-10-04 |
AU2015412144A1 (en) | 2017-07-13 |
CN106104505B (zh) | 2020-02-21 |
CA2965982C (en) | 2019-02-12 |
WO2017113128A1 (zh) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6536677B2 (ja) | Cpuおよびマルチcpuシステム管理方法 | |
US8848703B2 (en) | On-chip router and multi-core system using the same | |
TWI237171B (en) | Tree based memory structure | |
JP4664159B2 (ja) | 独立したエラー回復機能を有するスレーブ装置 | |
JP5920105B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP5419107B2 (ja) | マルチコア処理システム | |
JP5550089B2 (ja) | マルチプロセッサシステム、ノードコントローラ、障害回復方式 | |
JP2009512260A (ja) | 加入者装置、通信システムの通信コントローラ、および通信システムの加入者装置内でゲートウェイ機能を実現する方法 | |
JP2006302250A (ja) | PCI−Express通信システム | |
JP4789425B2 (ja) | 経路テーブル同期方法、ネットワーク機器および経路テーブル同期プログラム | |
CN108874687B (zh) | 针对拼贴式末级高速缓存的非统一总线(nub)互连协议 | |
WO2014206078A1 (zh) | 内存访问方法、装置及*** | |
JP2018503156A (ja) | 書込み要求処理方法、プロセッサおよびコンピュータ | |
JP2009187272A (ja) | 分散メモリマルチプロセッサシステムにおけるメモリ移行のための装置及び方法 | |
JP2018129041A (ja) | スヌープリクエストに対する応答の転送 | |
WO2019149031A1 (zh) | 应用于节点***的数据处理方法及装置 | |
JP2006012112A (ja) | 共有相互接続パーティションの動的パーティション・マネジメントの方法及びシステム | |
JP6958102B2 (ja) | 情報処理装置、情報処理システム、情報処理方法及びプログラム | |
JP2009193382A (ja) | ブレードサーバシステムのキャッシュサーバ制御回路およびキャッシュサーバ制御方法 | |
JP5947752B2 (ja) | ネットワーク制御システム | |
JP2010010897A (ja) | 多重化装置同期化処理装置及び多重化装置同期化処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6536677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |