JP6535253B2 - 複数のリンクされるメモリリストを利用する方法および装置 - Google Patents
複数のリンクされるメモリリストを利用する方法および装置 Download PDFInfo
- Publication number
- JP6535253B2 JP6535253B2 JP2015170003A JP2015170003A JP6535253B2 JP 6535253 B2 JP6535253 B2 JP 6535253B2 JP 2015170003 A JP2015170003 A JP 2015170003A JP 2015170003 A JP2015170003 A JP 2015170003A JP 6535253 B2 JP6535253 B2 JP 6535253B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- pointer
- linked
- memory list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 70
- 239000000872 buffer Substances 0.000 claims description 111
- 230000008569 process Effects 0.000 claims description 26
- 239000011324 bead Substances 0.000 claims description 11
- 241001522296 Erithacus rubecula Species 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 3
- 238000006467 substitution reaction Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 8
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9005—Buffering arrangements using dynamic buffer space allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
- H04L47/6225—Fixed service order, e.g. Round Robin
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9015—Buffering arrangements for supporting a linked list
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
なお、本発明は、実施の態様として以下の内容を含む。
〔態様1〕
データをメモリバッファにキューイングする方法であって、
複数のキューから、所与のキューを選択する過程と、
選択されたキューからデータトークンを受け取る過程と、
キュー手段が、バッファ管理手段に、アドレスおよびポインタを要求する過程であって、前記ポインタが、当該バッファ管理手段によって前記データトークンの記憶用に割り当てられたアドレスへのポインタである、過程と、
前記バッファ管理手段がメモリリストにアクセスし、当該メモリリスト内に、アドレスおよび割り当てられたアドレスへのポインタを生成する過程であって、前記アクセスされるメモリリストが、追加のアドレス割当て用の複数のリンクされるメモリリストを含む、過程と、
前記アクセスされるメモリリストに、前記割り当てられたアドレスへの前記ポインタを書き込む過程であって、当該ポインタが、前記割り当てられたアドレスを数珠繋ぎにリンクする過程と、
前記選択されたキューから後続のデータトークンを受け取ると、追加のアドレス割当てのために他のメモリリストに移動し、前記割り当てられたアドレスを数珠繋ぎにリンクする追加のポインタを前記他のメモリリストに生成する過程と、
を含む、方法。
〔態様2〕
態様1に記載の方法において、前記複数のリンクされるメモリリストが、並列処理可能にリンクされる、第1のメモリリスト、第2のメモリリスト、第3のメモリリストおよび第4のメモリリストを有する、方法。
〔態様3〕
態様2に記載の方法において、データトークンに割り当てられた複数のアドレスが、ポインタにより、複数の並列処理可能な前記メモリリストにわたってリンクされる、方法。
〔態様4〕
態様3に記載の方法において、前記割り当てられた複数のアドレスが、前記バッファ管理手段により生成されるテイルポインタおよびヘッドポインタによってリンクされる、方法。
〔態様5〕
態様1に記載の方法において、前記キュー手段が、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスに、データトークンをエンキューするエンキュー部、および
前記リンクされるメモリリスト内の、前記割り当てられたアドレスから、データトークンをデキューするデキュー部を含む、方法。
〔態様6〕
態様5に記載の方法において、前記エンキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にエンキューする要求を生成し、当該複数のデータトークンのアドレスが、ポインタによって、前記複数のメモリリストにわたってリンクされる、方法。
〔態様7〕
態様5に記載の方法において、前記デキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にデキューする要求を生成し、当該複数のデータトークンのアドレスが、ポインタによって、前記複数のメモリリストにわたってリンクされる、方法。
〔態様8〕
態様1に記載の方法において、追加のアドレス割当てのための前記複数のリンクされるメモリリストには、アドレスの利用可能性に従って動的に値の代入が行われる、方法。
〔態様9〕
態様8に記載の方法において、前記複数のリンクされるメモリリストに値の代入を行うことが、要求されたアドレスが全て割り当てられるまで、各メモリリストをとおしてラウンドロビン方式で連続的に実行される、方法。
〔態様10〕
データをメモリバッファにキューイングする装置であって、
複数のキューから、所与のキューを選択し、選択されたキューからデータトークンを受け取るセレクタ手段と、
アドレスおよびポインタを要求する手段に応答する管理手段であって、前記ポインタが、当該管理手段によって前記データトークンの記憶用に割り当てられたアドレスへのポインタである、管理手段と、
前記管理手段に応答して、メモリリストにアクセスし、当該メモリリスト内に、アドレスおよび前記割り当てられたアドレスへのポインタを生成する割当て手段であって、前記アクセスされるメモリリストが、追加のアドレス割当て用の複数のリンクされるメモリリストを含む、割当て手段と、
を備え、
前記割当て手段が、前記アクセスされるメモリリストに、前記割り当てられたアドレスへの前記ポインタを書き込み、当該ポインタが、前記割り当てられたアドレスを数珠繋ぎにリンクするものであり、
前記割当て手段が、前記選択されたキューから後続のデータトークンを受け取ると、追加のアドレス割当てのために他のメモリリストに移動し、前記割り当てられたアドレスを数珠繋ぎにリンクする追加のポインタを前記他のメモリリストに生成する、
装置。
〔態様11〕
態様10に記載の装置において、前記複数のリンクされるメモリリストが、並列処理可能にリンクされる、第1のメモリリスト、第2のメモリリスト、第3のメモリリストおよび第4のメモリリストを有する、装置。
〔態様12〕
態様11に記載の装置において、前記データトークンに割り当てられた複数のアドレスが、ポインタにより、複数の並列処理可能な前記メモリリストにわたってリンクされる、装置。
〔態様13〕
態様12に記載の装置において、前記割り当てられた複数のアドレスが、前記バッファ管理手段により生成されるテイルポインタおよびヘッドポインタによってリンクされる、装置。
〔態様14〕
態様10に記載の装置において、前記キュー手段が、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスに、データトークンをエンキューするエンキュー部、および
前記リンクされるメモリリスト内の、前記割り当てられたアドレスから、データトークンをデキューするデキュー部を含む、装置。
〔態様15〕
態様14に記載の装置において、前記エンキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にエンキューする要求を生成し、当該複数のデータトークンのアドレスが、ポインタによって、前記複数のメモリリストにわたってリンクされる、装置。
〔態様16〕
態様15に記載の装置において、前記デキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にデキューする要求を生成し、当該複数のデータトークンのアドレスが、ポインタによって、前記複数のメモリリストにわたってリンクされる、装置。
〔態様17〕
態様10に記載の装置において、追加のアドレス割当てのための前記複数のリンクされるメモリリストには、アドレスが利用可能性に従って動的に値の代入が行われる、装置。
〔態様18〕
態様10に記載の装置において、前記複数のリンクされるメモリリストが、要求されたアドレスが全て割り当てられるまで、各メモリリストをとおしてラウンドロビン方式で連続的に、値の代入が行われる、装置。
〔態様19〕
少なくとも1つのプロセッサと、
命令を有する少なくとも1つのコンピュータ読み取り可能な記憶装置と、を備えるシステムであって、
前記命令は、実行されると、データパケットをキューイングする方法を実施させ、当該方法は、
複数のキューから、所与のキューを選択する過程と、
選択されたキューからデータトークンを受け取る過程と、
キュー手段が、バッファ管理手段に、アドレスおよびポインタを要求する過程であって、前記ポインタが、当該バッファ管理手段によって前記データトークンの記憶用に割り当てられたアドレスへのポインタである、過程と、
前記バッファ管理手段がメモリリストにアクセスし、当該メモリリスト内に、アドレスおよび割り当てられたアドレスへのポインタを生成する過程であって、前記アクセスされるメモリリストが、追加のアドレス割当て用の複数のリンクされるメモリリストを含む、過程と、
前記アクセスされるメモリリストに、前記割り当てられたアドレスへの前記ポインタを書き込む過程であって、当該ポインタが、前記割り当てられたアドレスを数珠繋ぎにリンクする過程と、
前記選択されたキューから後続のデータトークンを受け取ると、追加のアドレス割当てのために他のメモリリストに移動し、前記割り当てられたアドレスを数珠繋ぎにリンクする追加のポインタを前記他のメモリリストに生成する過程と
を含む、システム。
〔態様20〕
態様19に記載のシステムにおいて、前記複数のリンクされるメモリリストが、並列処理可能にリンクされる、第1のメモリリスト、第2のメモリリスト、第3のメモリリストおよび第4のメモリリストを有する、システム。
〔態様21〕
態様19に記載のシステムにおいて、前記データトークンに割り当てられた複数のアドレスが、ポインタにより、複数の並列処理可能な前記メモリリストにわたってリンクされる、システム。
〔態様22〕
態様20に記載のシステムにおいて、前記割り当てられた複数のアドレスが、前記バッファ管理手段により生成されるテイルポインタおよびヘッドポインタによってリンクされる、システム。
〔態様23〕
態様19に記載のシステムにおいて、さらに、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスに、データトークンをエンキューするエンキュー部と、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスから、データトークンをデキューするデキュー部と、
を備える、システム。
〔態様24〕
態様23に記載のシステムにおいて、前記エンキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にエンキューする要求を生成し、当該複数のデータトークンのアドレスが、ポインタによって、前記複数のメモリリストにわたってリンクされる、システム。
〔態様25〕
態様23に記載のシステムにおいて、前記デキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にデキューする要求を生成し、当該複数のデータトークンのアドレスが、ポインタによって、前記複数のメモリリストにわたってリンクされる、システム。
150 メモリバッファ
Q0 所与のキュー
Q00,Q01,Q02,Q03 メモリリスト
Claims (25)
- データをメモリバッファにキューイングする方法であって、
複数のパケットから、所与のパケットを選択する過程と、
前記選択されたパケットのデータトークンを受け取る過程と、
キュー手段が、バッファ管理手段に、前記データトークンの記憶用のアドレスへのポインタを要求する過程と、
前記バッファ管理手段がメモリリストにアクセスし、当該メモリリスト内にアドレスを割り当て、かつ、これら割り当てられたアドレスへのポインタを生成する過程であって、前記アクセスされるメモリリストが複数のリンクされるメモリリストを含み、前記複数のリンクされるメモリリストに追加のアドレスが割り当てられる、過程と、
前記アクセスされるメモリリストに、前記割り当てられたアドレスへの前記ポインタを書き込む過程であって、当該ポインタが、前記割り当てられたアドレスを数珠繋ぎにリンクする過程と、
前記選択されたパケットの後続のデータトークンを受け取ると、この後続のデータトークンの記憶用に追加のアドレスが割り当てられる他のメモリリストに移動し、当該他のメモリリストに前記割り当てられたアドレスを数珠繋ぎにリンクする追加のポインタであって、前記割り当てられたアドレスへのポインタを生成する過程と、
を含む、方法。 - 請求項1に記載の方法において、前記複数のリンクされるメモリリストが、第1のメモリリスト、第2のメモリリスト、第3のメモリリストおよび第4のメモリリストを有する、方法。
- 請求項2に記載の方法において、データトークンに割り当てられた複数のアドレスが、前記割り当てられたアドレスへのポインタにより、複数の並列処理可能な前記メモリリストにわたってリンクされる、方法。
- 請求項3に記載の方法において、前記割り当てられた複数のアドレスが、前記割り当てられたアドレスへのポインタであって、前記バッファ管理手段により生成されるテイルポインタによってリンクされる、方法。
- 請求項1に記載の方法において、前記キュー手段が、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスに、データトークンをエンキューするエンキュー部、および
前記リンクされるメモリリスト内の、前記割り当てられたアドレスから、データトークンをデキューするデキュー部を含む、方法。 - 請求項5に記載の方法において、前記エンキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にエンキューする要求を生成し、当該複数のデータトークンのアドレスが、これらアドレスへのポインタによって、前記複数のメモリリストにわたってリンクされる、方法。
- 請求項5に記載の方法において、前記デキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にデキューする要求を生成し、当該複数のデータトークンが前記リンクされるメモリリスト内の前記割り当てられたアドレスからデキューされる際には、前記複数のデータトークンのアドレスが、これらアドレスへのポインタによって、前記複数のメモリリストにわたってリンクされている、方法。
- 請求項1に記載の方法において、前記追加のアドレスは、前記複数のリンクされるメモリリストのうちの利用可能なメモリ位置に、動的に値の代入が行われて割り当てられる、方法。
- 請求項8に記載の方法において、前記複数のリンクされるメモリリストに値の代入を行うことが、要求されたアドレスが全て前記利用可能なメモリ位置に割り当てられるまで、各メモリリストをとおしてラウンドロビン方式で連続的に実行される、方法。
- データをメモリバッファにキューイングする装置であって、
複数のパケットから、所与のパケットを選択し、この選択されたパケットのデータトークンを受け取るセレクタ手段と、
前記データトークンの記憶用のアドレスへのポインタを要求する手段に応答する管理手段と、
前記管理手段に応答して、メモリリストにアクセスし、当該メモリリスト内にアドレスを割り当て、かつ、これら割り当てられたアドレスへのポインタを生成する割当て手段であって、前記アクセスされるメモリリストが複数のリンクされるメモリリストを含み、前記複数のリンクされるメモリリストに追加のアドレスが割り当てられる、割当て手段と、
を備え、
前記割当て手段が、前記アクセスされるメモリリストに、前記割り当てられたアドレスへの前記ポインタを書き込み、当該ポインタが、前記割り当てられたアドレスを数珠繋ぎにリンクするものであり、
前記割当て手段が、前記選択されたパケットの後続のデータトークンを受け取ると、この後続のデータトークンの記憶用に追加のアドレスが割り当てられる他のメモリリストに移動し、当該他のメモリリストに前記割り当てられたアドレスを数珠繋ぎにリンクする追加のポインタであって、前記割り当てられたアドレスへのポインタを生成する、
装置。 - 請求項10に記載の装置において、前記複数のリンクされるメモリリストが、第1のメモリリスト、第2のメモリリスト、第3のメモリリストおよび第4のメモリリストを有する、装置。
- 請求項11に記載の装置において、前記データトークンに割り当てられた複数のアドレスが、前記割り当てられたアドレスへのポインタにより、複数の並列処理可能な前記メモリリストにわたってリンクされる、装置。
- 請求項12に記載の装置において、前記割り当てられた複数のアドレスが、前記割り当てられたアドレスへのポインタであって、前記バッファ管理手段により生成されるテイルポインタによってリンクされる、装置。
- 請求項10に記載の装置において、前記キュー手段が、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスに、データトークンをエンキューするエンキュー部、および
前記リンクされるメモリリスト内の、前記割り当てられたアドレスから、データトークンをデキューするデキュー部を含む、装置。 - 請求項14に記載の装置において、前記エンキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にエンキューする要求を生成し、当該複数のデータトークンのアドレスが、これらアドレスへのポインタによって、前記複数のメモリリストにわたってリンクされる、装置。
- 請求項15に記載の装置において、前記デキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にデキューする要求を生成し、当該複数のデータトークンが前記リンクされるメモリリスト内の前記割り当てられたアドレスからデキューされる際には、前記複数のデータトークンのアドレスが、これらアドレスへのポインタによって、前記複数のメモリリストにわたってリンクされている、装置。
- 請求項10に記載の装置において、前記追加のアドレスは、前記複数のリンクされるメモリリストのうちの利用可能なメモリ位置に、動的に値の代入が行われて割り当てられる、装置。
- 請求項17に記載の装置において、前記複数のリンクされるメモリリストが、要求されたアドレスが全て前記利用可能なメモリ位置に割り当てられるまで、各メモリリストをとおしてラウンドロビン方式で連続的に、値の代入が行われる、装置。
- 少なくとも1つのプロセッサと、
命令を有する少なくとも1つのコンピュータ読み取り可能な記憶装置と、を備えるシステムであって、
前記命令は、実行されると、データパケットをキューイングする方法を実施させ、当該方法は、
複数のパケットから、所与のパケットを選択する過程と、
前記選択されたパケットのデータトークンを受け取る過程と、
キュー手段が、バッファ管理手段に、前記データトークンの記憶用のアドレスへのポインタを要求する過程と、
前記バッファ管理手段がメモリリストにアクセスし、当該メモリリスト内にアドレスを割り当て、かつ、これら割り当てられたアドレスへのポインタを生成する過程であって、前記アクセスされるメモリリストが複数のリンクされるメモリリストを含み、前記複数のリンクされるメモリリストに追加のアドレスが割り当てられる、過程と、
前記アクセスされるメモリリストに、前記割り当てられたアドレスへの前記ポインタを書き込む過程であって、当該ポインタが、前記割り当てられたアドレスを数珠繋ぎにリンクする過程と、
前記選択されたパケットの後続のデータトークンを受け取ると、この後続のデータトークンの記憶用に追加のアドレスが割り当てられる他のメモリリストに移動し、当該他のメモリリストに前記割り当てられたアドレスを数珠繋ぎにリンクする追加のポインタであって、前記割り当てられたアドレスへのポインタを生成する過程と
を含む、システム。 - 請求項19に記載のシステムにおいて、前記複数のリンクされるメモリリストが、第1のメモリリスト、第2のメモリリスト、第3のメモリリストおよび第4のメモリリストを有する、システム。
- 請求項19に記載のシステムにおいて、前記データトークンに割り当てられた複数のアドレスが、前記割り当てられたアドレスへのポインタにより、複数の並列処理可能な前記メモリリストにわたってリンクされる、システム。
- 請求項20に記載のシステムにおいて、前記割り当てられた複数のアドレスが、前記割り当てられたアドレスへのポインタであって、前記バッファ管理手段により生成されるテイルポインタによってリンクされる、システム。
- 請求項19に記載のシステムにおいて、さらに、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスに、データトークンをエンキューするエンキュー部と、
前記リンクされるメモリリスト内の、前記割り当てられたアドレスから、データトークンをデキューするデキュー部と、
を備える、システム。 - 請求項23に記載のシステムにおいて、前記エンキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にエンキューする要求を生成し、当該複数のデータトークンのアドレスが、これらアドレスへのポインタによって、前記複数のメモリリストにわたってリンクされる、システム。
- 請求項23に記載のシステムにおいて、前記デキュー部が、前記バッファ管理手段に、複数のデータトークンを一度にデキューする要求を生成し、当該複数のデータトークンが前記リンクされるメモリリスト内の前記割り当てられたアドレスからデキューされる際には、前記複数のデータトークンのアドレスが、これらアドレスへのポインタによって、前記複数のメモリリストにわたってリンクされている、システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/675,450 US10484311B2 (en) | 2015-03-31 | 2015-03-31 | Method and apparatus for using multiple linked memory lists |
US14/675,450 | 2015-03-31 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016195375A JP2016195375A (ja) | 2016-11-17 |
JP2016195375A5 JP2016195375A5 (ja) | 2017-05-18 |
JP6535253B2 true JP6535253B2 (ja) | 2019-06-26 |
Family
ID=53496442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015170003A Active JP6535253B2 (ja) | 2015-03-31 | 2015-08-31 | 複数のリンクされるメモリリストを利用する方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10484311B2 (ja) |
EP (1) | EP3076621A1 (ja) |
JP (1) | JP6535253B2 (ja) |
KR (1) | KR102082020B1 (ja) |
CN (2) | CN106209679B (ja) |
TW (1) | TWI684344B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102984083B (zh) * | 2012-11-19 | 2018-07-24 | 南京中兴新软件有限责任公司 | 队列管理方法及装置 |
US10484311B2 (en) * | 2015-03-31 | 2019-11-19 | Cavium, Llc | Method and apparatus for using multiple linked memory lists |
CN105162724B (zh) * | 2015-07-30 | 2018-06-26 | 华为技术有限公司 | 一种数据入队与出队方法及队列管理单元 |
US10833843B1 (en) * | 2015-12-03 | 2020-11-10 | United Services Automobile Association (USAA0 | Managing blockchain access |
KR101948988B1 (ko) * | 2016-12-12 | 2019-02-15 | 주식회사 엘지유플러스 | 캐시를 이용한 파일 실행 방법 및 그 장치 |
CN108462646B (zh) * | 2017-02-17 | 2020-08-25 | 华为技术有限公司 | 一种报文处理方法及装置 |
US10402320B1 (en) * | 2018-02-27 | 2019-09-03 | Oracle International Corporation | Verifying the validity of a transition from a current tail template to a new tail template for a fused object |
US10901887B2 (en) | 2018-05-17 | 2021-01-26 | International Business Machines Corporation | Buffered freepointer management memory system |
CN112311696B (zh) * | 2019-07-26 | 2022-06-10 | 瑞昱半导体股份有限公司 | 网络封包接收装置及方法 |
US11240151B2 (en) * | 2019-12-10 | 2022-02-01 | Juniper Networks, Inc. | Combined input and output queue for packet forwarding in network devices |
CN113132449A (zh) * | 2020-01-16 | 2021-07-16 | 京东方科技集团股份有限公司 | 一种调度方法、装置及设备 |
US11437081B2 (en) | 2020-08-12 | 2022-09-06 | Taiwan Semiconductor Manufacturing Company Limited | Buffer control of multiple memory banks |
US11043250B1 (en) * | 2020-08-12 | 2021-06-22 | Taiwan Semiconductor Manufacturing Company Limited | Buffer control of multiple memory banks |
CN112559400B (zh) * | 2020-12-03 | 2024-07-09 | 南京盛科通信有限公司 | 多级调度装置、方法、网络芯片及计算机可读存储介质 |
WO2022139808A1 (en) * | 2020-12-22 | 2022-06-30 | Futurewei Technologies, Inc. | Low-latency software defined wide area network architecture |
KR20220109213A (ko) | 2021-01-28 | 2022-08-04 | 하준우 | 발코니 문 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3117133B2 (ja) | 1999-02-16 | 2000-12-11 | 日本電気株式会社 | フレーム組み立て回路及びフレーム組み立て方法 |
US7627870B1 (en) * | 2001-04-28 | 2009-12-01 | Cisco Technology, Inc. | Method and apparatus for a data structure comprising a hierarchy of queues or linked list data structures |
US7003597B2 (en) * | 2003-07-09 | 2006-02-21 | International Business Machines Corporation | Dynamic reallocation of data stored in buffers based on packet size |
US7290110B2 (en) * | 2003-09-11 | 2007-10-30 | International Business Machines Corporation | System and method of squeezing memory slabs empty |
US7796627B2 (en) | 2004-08-12 | 2010-09-14 | Broadcom Corporation | Apparatus and system for coupling and decoupling initiator devices to a network using an arbitrated loop without disrupting the network |
JP4952642B2 (ja) | 2008-04-15 | 2012-06-13 | 富士通株式会社 | パケット転送装置およびパケット破棄方法 |
US8650364B2 (en) * | 2008-05-28 | 2014-02-11 | Vixs Systems, Inc. | Processing system with linked-list based prefetch buffer and methods for use therewith |
CN101605100B (zh) * | 2009-07-15 | 2012-04-25 | 华为技术有限公司 | 队列存储空间的管理方法和设备 |
US8312243B2 (en) | 2009-07-16 | 2012-11-13 | Lantiq Deutschland Gmbh | Memory management in network processors |
JP2011254149A (ja) | 2010-05-31 | 2011-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 情報処理装置、情報処理方法およびプログラム |
US8565092B2 (en) * | 2010-11-18 | 2013-10-22 | Cisco Technology, Inc. | Dynamic flow redistribution for head of line blocking avoidance |
CN102437929B (zh) * | 2011-12-16 | 2014-05-07 | 华为技术有限公司 | 队列管理中的数据出队方法及装置 |
US9438527B2 (en) * | 2012-05-24 | 2016-09-06 | Marvell World Trade Ltd. | Flexible queues in a network switch |
US9674086B2 (en) * | 2013-11-05 | 2017-06-06 | Cisco Technology, Inc. | Work conserving schedular based on ranking |
US10484311B2 (en) * | 2015-03-31 | 2019-11-19 | Cavium, Llc | Method and apparatus for using multiple linked memory lists |
-
2015
- 2015-03-31 US US14/675,450 patent/US10484311B2/en active Active
- 2015-05-14 KR KR1020150067244A patent/KR102082020B1/ko active IP Right Grant
- 2015-05-29 CN CN201510290966.8A patent/CN106209679B/zh active Active
- 2015-05-29 CN CN202110526734.3A patent/CN113242186A/zh active Pending
- 2015-06-22 EP EP15173183.3A patent/EP3076621A1/en not_active Withdrawn
- 2015-07-31 TW TW104124865A patent/TWI684344B/zh active
- 2015-08-31 JP JP2015170003A patent/JP6535253B2/ja active Active
-
2019
- 2019-10-07 US US16/594,962 patent/US11082366B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN106209679A (zh) | 2016-12-07 |
TWI684344B (zh) | 2020-02-01 |
CN106209679B (zh) | 2021-05-11 |
US10484311B2 (en) | 2019-11-19 |
KR102082020B1 (ko) | 2020-02-26 |
EP3076621A1 (en) | 2016-10-05 |
KR20160117108A (ko) | 2016-10-10 |
US20160294735A1 (en) | 2016-10-06 |
TW201703475A (zh) | 2017-01-16 |
CN113242186A (zh) | 2021-08-10 |
JP2016195375A (ja) | 2016-11-17 |
US11082366B2 (en) | 2021-08-03 |
US20200044989A1 (en) | 2020-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6535253B2 (ja) | 複数のリンクされるメモリリストを利用する方法および装置 | |
US8656071B1 (en) | System and method for routing a data message through a message network | |
US8972630B1 (en) | Transactional memory that supports a put with low priority ring command | |
US10740006B2 (en) | System and method for enabling high read rates to data element lists | |
US10397144B2 (en) | Receive buffer architecture method and apparatus | |
JP7138190B2 (ja) | ネットワークスイッチのキュー | |
US10146468B2 (en) | Addressless merge command with data item identifier | |
WO2016019554A1 (zh) | 一种队列管理的方法和装置 | |
US12021763B1 (en) | Spatial dispersion buffer | |
US9785367B2 (en) | System and method for enabling high read rates to data element lists | |
US9342313B2 (en) | Transactional memory that supports a get from one of a set of rings command | |
US9996468B1 (en) | Scalable dynamic memory management in a network device | |
US11201831B1 (en) | Packed ingress interface for network apparatuses | |
JP2006253790A (ja) | パケット伝送装置及びパケット伝送方法 | |
US9164794B2 (en) | Hardware prefix reduction circuit | |
US11888691B1 (en) | Foldable ingress buffer for network apparatuses | |
US9268600B2 (en) | Picoengine pool transactional memory architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6535253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |