JP6533624B2 - Ｌｅｄ発光ユニット、ｌｅｄ発光パネル及びｌｅｄディスプレイスクリーン - Google Patents

Ｌｅｄ発光ユニット、ｌｅｄ発光パネル及びｌｅｄディスプレイスクリーン Download PDF

Info

Publication number
JP6533624B2
JP6533624B2 JP2018520014A JP2018520014A JP6533624B2 JP 6533624 B2 JP6533624 B2 JP 6533624B2 JP 2018520014 A JP2018520014 A JP 2018520014A JP 2018520014 A JP2018520014 A JP 2018520014A JP 6533624 B2 JP6533624 B2 JP 6533624B2
Authority
JP
Japan
Prior art keywords
drive
layer
led chip
led
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018520014A
Other languages
English (en)
Other versions
JP2018530792A (ja
Inventor
誼 林
誼 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2018530792A publication Critical patent/JP2018530792A/ja
Application granted granted Critical
Publication of JP6533624B2 publication Critical patent/JP6533624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • General Engineering & Computer Science (AREA)

Description

本開示はＬＥＤ表示分野に関し、たとえばＬＥＤ発光ユニット、ＬＥＤ発光パネル及びＬＥＤディスプレイスクリーンに関する。
透過型ＬＥＤディスプレイスクリーンは、透明で、視線を遮断せず、特別な表示効果を有するため、ますます人気となり、商業施設、空港、銀行、高級ブランド店等の高級な場所で広く応用されるようになってきた。しかし、ＬＥＤディスプレイスクリーンの内部制御回路は非常に複雑であり、良好な透明効果を図るには、最も標準的な論理回路を確保し全てのＬＥＤランプの正常な作動を駆動するだけでなく、構造体、回路基板、プラスチックキット及び駆動ＩＣ、ＬＥＤランプ等の電子部品を含むハードウェアによる視線への遮断を最大限減少させる必要があるため、ＬＥＤディスプレイスクリーンの画素密度が高ければ高いほど、その透明効果が実現しにくくなり、たとえば、ＬＥＤランプの正常なパッケージング寸法はＳＭＤ３５３５（外型寸法３．５ｍｍ×３．５ｍｍ）、ＳＭＤ３５２８（外型寸法３．５ｍｍ×２．８ｍｍ）、ＳＭＤ２１２１（外型寸法２．１ｍｍ×２．１ｍｍ）であるが、ＬＥＤディスプレイスクリーンの駆動ＩＣの最小パッケージング寸法も、４ｍｍ×４ｍｍあり、加えて複雑な論理回路によって相互に接続されるため、基本的には画素ピッチが５ｍｍ以下の透過型ＬＥＤディスプレイスクリーンを実現できない。
本開示はＬＥＤ発光ユニット、ＬＥＤ発光パネル及びＬＥＤディスプレイスクリーンを提供し、複合層を設置し、複合層内に導電層及び絶縁層を配置し、ＬＥＤチップ及び駆動ＩＣを複合層の前側に実装し、ＬＥＤチップと駆動ＩＣを近くに配列し、ＬＥＤチップと駆動ＩＣを主に直接的なゴールドワイヤーボンディング方式で近くに接続することにより、複雑な回路パターン層を大幅に減少させ、複合層上にＬＥＤチップ及び駆動ＩＣの高密度実装を実現し、繊細に表示できるＬＥＤディスプレイスクリーンを実現し、それと同時に、パッケージングされていないＬＥＤチップ及び駆動ＩＣの寸法は非常に小さく、視認しにくいため、透明度が非常に高いＬＥＤディスプレイスクリーンを実現する。
一態様では、ＬＥＤ発光ユニットを提供し、複合層と、ＬＥＤチップを含む少なくとも１つのＬＥＤチップセットと、少なくとも１つの駆動ＩＣとを含み、前記複合層は前側に位置する基板を含み、
前記ＬＥＤチップ及び駆動ＩＣがいずれも前記複合層の前側に実装され、前記ＬＥＤチップの負極引出リード線が前記駆動ＩＣに接続され、前記複合層の前側に複数のブラインドホールが開設され、前記ＬＥＤチップの正極が１つの前記ブラインドホールを介して複合層の内部から正電極に接続され、前記駆動ＩＣのＶＤＤピン引出リード線が１つの前記ブラインドホールを介して複合層の内部から前記正電極に接続され、前記駆動ＩＣのＧＮＤピン引出リード線が１つの前記ブラインドホールを介して複合層の内部から負電極に接続され、前記駆動ＩＣが信号線に接続され、前記信号線は前記駆動ＩＣの信号伝送用のものであり、
前記ＬＥＤチップの負極引出リード線、前記駆動ＩＣのＶＤＤピン引出リード線、前記駆動ＩＣのＧＮＤピン引出リード線、及び前記信号線はいずれもボンディングされるゴールドワイヤーである。
別の態様では、少なくとも２つの上記ＬＥＤ発光ユニットを含むＬＥＤ発光パネルを提供する。
別の態様では、上記ＬＥＤ発光パネルを含むＬＥＤディスプレイスクリーンを提供する。
本開示の実施例は、複合層を設置し、複合層内に導電層及び絶縁層を配置し、ＬＥＤチップ及び駆動ＩＣを複合層の前側に実装し、ＬＥＤチップ及び駆動ＩＣが主に複合層内部の導電層を介して電気を受け取り、絶縁体によって各導電層間の絶縁を実現し、それと同時に、駆動ＩＣとＬＥＤチップが近くに配列実装され、ゴールドワイヤーボンディング方式で近くに直接接続されることにより、駆動ＩＣとＬＥＤチップの複雑な回路接続を減少させ、複合層上にＬＥＤチップ及び駆動ＩＣの高密度実装を実現し、繊細に表示できるＬＥＤディスプレイスクリーンを実現する。
本開示の実施例の技術案を明確に説明するために、以下、本開示の実施例の説明に必要な図面を簡単に紹介するが、以下の図面は本開示の実施例の一部に過ぎない。
本開示の実施形態に係るＬＥＤ発光ユニットの第１の実施例の正面図である。 本開示の実施形態に係るＬＥＤ発光ユニットの第２の実施例の正面図である。 本開示の実施形態に係るＬＥＤ発光ユニットの第２の実施例の電極分布模式図である。 本開示の実施形態に係るＬＥＤ発光ユニットの第３の実施例の内部構造模式図である。 本開示の実施形態に係るＬＥＤ発光ユニットの第４の実施例の正面図である。 本開示の実施形態に係るＬＥＤ発光ユニットの第４の実施例の内部構造模式図である。 本開示の実施形態に係るＬＥＤ発光ユニットの第５の実施例の内部構造模式図である。 本開示の実施形態に係るＬＥＤ発光ユニットの信号線の配線模式図である。 本開示の実施形態に係るＬＥＤ発光パネルの構造模式図である。
本開示の実施例が解決する技術的問題、用いる技術案及び実現する技術的効果を明確にするために、以下、図面を参照しながら本開示の実施例の技術案を説明する。ここで説明する実施例は本開示の一部の実施例に過ぎず、すべての実施例ではない。
当業者は、一般的に、市販の透過型ＬＥＤディスプレイスクリーンの画素ピッチが１０ｍｍ以上であり、ピッチ８ｍｍのものもあるが、透明度が好ましくないことを理解している。例えば、中国出願番号がＣＮ２００６１０１６４５０６．１の発明は、透明導電膜の技術を用い、高い透明度を有するが、透明導電膜のインピーダンスが大きく、電圧降下が大きいという欠点があるため、この材質は普通の銅箔回路基板のように平面に小さな配線を形成できず、限られた寸法範囲に複雑な回路パターンを収容できない。よって、ＬＥＤチップのピッチを大きくして、簡易的なライトアップ及び簡易的な文字表示機能を実現することしかできない。さらに、中国出願番号がＣＮ２０１３１００１１１７８の発明に係る透過型ＬＥＤディスプレイスクリーンは、駆動ＩＣを水平に配置されたＬＥＤストリップライトに設置するため、複雑な論理回路を収容でき、画素ピッチが５〜８ｍｍに達することができるが、画素ピッチが５ｍｍ以下である場合、その透明度が非常に低く、透過型ＬＥＤディスプレイスクリーンとしての意味がなくなる。
第１の実施例
図１は本開示の実施形態に係るＬＥＤ発光ユニットの第１の実施例の正面図である。図１に示すように、該ＬＥＤ発光ユニットは、複合層１０と、ＬＥＤチップ３０を含む少なくとも１つのＬＥＤチップセットと、少なくとも１つの駆動ＩＣ２０とを含み、前記複合層１０は前側に位置する基板１１を含み、
前記ＬＥＤチップ３０及び駆動ＩＣ２０がいずれも前記複合層１０の前側に実装され、前記ＬＥＤチップ３０の負極引出リード線３１が前記駆動ＩＣ２０に接続され、前記複合層１０の前側に複数のブラインドホールが開設され、前記ＬＥＤチップ３０の正極が１つの前記ブラインドホールを介して複合層１０の内部から正電極１２１に接続され、前記駆動ＩＣ２０のＶＤＤピン引出リード線３１が１つの前記ブラインドホールを介して複合層１０の内部から正電極１２１に接続され、前記駆動ＩＣ２０のＧＮＤピン引出リード線３１が１つの前記ブラインドホールを介して複合層１０の内部から負電極１２２に接続され、前記駆動ＩＣ２０同士が信号線２２を介して接続される。
本技術案で説明する前側は発光する際の光伝搬方向の一側を指し、発光の方向を本技術案の説明時の前後として参照する。
本技術案では１つの駆動ＩＣ２０が１つのＬＥＤチップセットに対応し、ＬＥＤチップセットと駆動ＩＣ２０が行別に間隔的に配列される。
本技術案では、一般的に、ＬＥＤチップセットがアレイ状に分布し、且つ隣接する２行間の距離と隣接する２列間の距離とが同じである。２×１、２×２又は２×３のＬＥＤチップセットが１つの発光セットを構成し、各発光セットが１つの駆動ＩＣ２０に対応し、駆動ＩＣ２０が発光セットの平面中心に設置される。好ましくは、本技術案の実施例を説明する際に、２×２の発光セットレイアウト方式を用いる。
前記複合層１０は透明複合層１０である。複合層１０は、絶縁又は導電性透明材料からなる複数のサブ層を含み、絶縁透明材料は、たとえばＰＥＴ、ＰＶＣ、ＰＣ、ＰＥ、アクリル等の材料であり、導電性透明材料は、たとえばアクリル導電性透明接着剤、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）及び酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＺＯ）である。導電性透明材料は隣接する絶縁層表面に付着される。
透明複合層１０を設置し、透明複合層１０内に透明導電体及び透明絶縁体を配置し、ＬＥＤチップ３０及び駆動ＩＣ２０を透明複合層１０の前側に実装し、ＬＥＤチップ３０と駆動ＩＣ２０を透明複合層１０内部の透明導電体により接続し、透明絶縁体によって各層の透明導電体間の絶縁を実現することにより、透明複合層１０上にＬＥＤチップ３０及び駆動ＩＣ２０以外の領域の全透明効果が実現され、この結果、画素ピッチが５ｍｍ以下、透明度が９０％以上のＬＥＤディスプレイスクリーンが提供される。
本技術案の実施例を説明する際に、透明複合層１０の実現方式を用いることができる。
関連技術のＬＥＤ表示技術では、各画素点に１つ又は複数のＬＥＤランプを設置して所定画像の表示を行い、ＬＥＤランプ自体の大きさにより、関連技術で製造されたＬＥＤディスプレイスクリーンの画素点が大きくなり、表示効果が繊細ではなく、且つＬＥＤランプ自体の遮断によって高光透過率を実現できない。本技術案では、各画素点はパッケージング済みのＬＥＤランプではなく、非常に小さなＬＥＤチップ３０によって実現され、好ましくは、ＬＥＤチップ３０を０．１５ｍｍ×０．１５ｍｍの寸法にすることができ、該寸法のＬＥＤチップによって繊細な画素出力を実現することができる。それと同時に、パッケージングされていないベアチップを駆動ＩＣ２０とし、その外型寸法は一般的に２ｍｍ×２ｍｍ以下であり、遠くから見ると視認しにくいため、光透過率を向上させることができる。図１に示される技術案では、各画素点に１つのＬＥＤチップ３０が設置され、簡単なＬＥＤ表示を実現でき、そのうち、ＬＥＤチップ３０の発光色は赤、緑、青又は白色であり、単色発光型ＬＥＤは表示内容が比較的簡単な掲示板等に用いられる。
本実施例では、ＬＥＤチップ３０及び駆動ＩＣ２０の給電は複合層１０の内部に設置された透明導電体により実現でき、ＬＥＤチップ３０と駆動ＩＣ２０との間、駆動ＩＣ２０と駆動ＩＣ２０との間の信号伝送は複合層１０の前側の信号線２２により実現できる。
前記ＬＥＤチップ３０及び駆動ＩＣ２０はＣＯＢ又はＣＯＧプロセスによって前記基板１１に実装可能である。
前記基板１１の前側に透明シーラントが被覆され、透明シーラントは、一般的に、ポリウレタン、エポキシ樹脂、ポリエチレン酢酸ビニル等のうちの一種を用いる。
複合層１０を設置し、複合層１０内に導電層及び絶縁層を配置し、ＬＥＤチップ３０及び駆動ＩＣ２０を複合層１０の前側に実装することにより、ＬＥＤチップ３０と駆動ＩＣ２０の直接接続を実現し、普通のＬＥＤディスプレイスクリーンの駆動ＩＣ２０が２層又は複数層の回路基板の複雑な配線を介してＬＥＤチップ３０と接続する方式を回避し、駆動ＩＣ２０が最も直接的且つ最も短距離でＬＥＤチップ３０に対する制御を実現するため、複合層１０上にＬＥＤチップ３０及び駆動ＩＣ２０の高密度実装を実現し、それと同時に、ＬＥＤチップ３０及び駆動ＩＣ２０がパッケージングされていない形態で用いられ、ＣＯＢ又はＣＯＧの方式で透明複合層１０上に直接実装され、その寸法が非常に小さいため、視認しにくく、それと同時に、密集して実装することができるため、高い透明度及び繊細な高密度表示効果を実現する。
第２の実施例
図２及び図３はそれぞれ本開示の実施形態に係るＬＥＤ発光ユニットの第２の実施例の正面図及び電極分布模式図である。図２に示すように、ＬＥＤチップセットはＲ−ＬＥＤチップ、Ｇ−ＬＥＤチップ及びＢ−ＬＥＤチップを含む。
３つのＬＥＤチップ３０の設置によって豊かな色変化を提供し、カラー画像の表示を実現することができる。
本実施例では、前記複合層１０は、前記基板１１の後側に順に設置された電極層及び絶縁層をさらに含み、
前記電極層に正電極１２１及び負電極１２２が設置され、前記基板１１に前記正電極１２１又は負電極１２２に到達する複数のブラインドホールが開設される。
駆動ＩＣ２０及びＬＥＤチップ３０の作動を実現するために、正電極１２１及び負電極１２２によって給電する必要がある。図３に示すように、電極層は基板１１の後側を完全に被覆せず、基板１１と絶縁層との間に２つの独立した電極（正電極１２１及び負電極１２２）が設置され、正電極１２１及び負電極１２２は同一層に位置すると見なされてもよいが、両者は独立して作動する。透明導電体により製造された電極層の厚さは非常に小さく、給電過程での回路抵抗を低減させるため、電極層の幅は一般的には大きく設置され、好ましくは、各電極層の幅を基板１１の幅のほぼ半分にすることである。
図３において、基板１１に開設されたブラインドホールが正電極１２１及び負電極１２２に到達し、駆動ＩＣ２０の２つの電源ピンがそれぞれブラインドホールを介して正電極１２１及び負電極１２２に接続され、勿論、ＬＥＤチップ３０の正極もブラインドホールを介して正電極１２１に接続される。
駆動ＩＣ２０及びＬＥＤチップ３０と内部の接続関係について、接続効果を確保するために、いずれのブラインドホールも底部にボンディングパッド４０を設置することができ、すなわち駆動ＩＣ２０及びＬＥＤチップ３０のいずれもボンディングパッド４０を介して対応する導電層に接続される。リード線３１及び信号線２２はいずれもボンディングされるゴールドワイヤーである。ゴールドワイヤーは直径が非常に小さく、裸眼では見えないワイヤーであり、ＬＥＤチップ３０と駆動ＩＣ２０との間、ＬＥＤチップ３０と複合層１０の内部、駆動ＩＣ２０と複合層１０の内部はいずれもゴールドワイヤーを介して接続される。
第３の実施例
図４は、本開示の実施形態に係るＬＥＤ発光ユニットの第３の実施例の内部構造模式図である。本実施例の内部構造模式図は第２の実施例の図２のＬＥＤチップセットのレイアウト方式に基づいて実現されるものである。図４に示すように、前記複合層１０は、前記基板１１の後側に順に設置された第１の電極層、第１の絶縁層１３、第２の電極層及び第２の絶縁層１５をさらに含み、前記第１の電極層と第２の電極層のうちの一方が正電極１２１として設置され、他方が負電極１２２として設置され、前記ブラインドホールは、前記基板１１を貫通して正電極１２１に到達する第１のブラインドホールと、前記基板１１を貫通して負電極１２２に到達する第２のブラインドホールとを含み、前記ＬＥＤチップ３０の正極引出リード線３１が前記第１のブラインドホールを介して前記正電極１２１に接続され、前記駆動ＩＣ２０のＶＤＤピン引出リード線３１が前記第１のブラインドホールを介して前記正電極１２１に接続され、前記駆動ＩＣ２０のＧＮＤピン引出リード線３１が前記第２のブラインドホールを介して前記負電極１２２に接続される。
なお、図４は決して図２におけるある位置の断面図ではなく、第２の実施例に示された技術案の内部構造の模式図であり、ブラインドホールの深さ及び対応する導電層と駆動ＩＣ２０又はＬＥＤチップ３０との接続方式を説明する図である。本技術案では、複合層１０の内部とのすべての接続はいずれもボンディングパッド４０により実現される。図４に示される技術案では、第１の電極層が正電極１２１として設置され、第２の電極層が負電極１２２として設置され、両者は交換してもよく、すなわち、第１の電極層が負電極１２２として設置され、第２の電極層が正電極１２１として設置される。
第４の実施例
図５及び図６は、それぞれ本開示の実施形態に係る第４の実施例の正面図及び内部構造模式図である。図５に示すように、５個のＬＥＤチップセットが１つの発光セットを構成し、各発光セットが１つの駆動ＩＣ２０に対応し、各発光セットが隣接する２行に位置し、一方の行に２つのＬＥＤチップセットがあり、他方の行に３つのＬＥＤチップセットがあり、前記駆動ＩＣ２０が前記隣接する２行の間に設置される。
１つの駆動ＩＣ２０が３つのＬＥＤチップからなる５組のＬＥＤチップセットを駆動し、隣接する２つの駆動ＩＣ２０により駆動されるＬＥＤは図５に示すように、交互に設置され、この駆動方式の実際の意味として、通常の駆動ＩＣ２０は１６個の出力チャンネルによってＬＥＤチップ３０を駆動し、５組のＬＥＤチップセットの場合はちょうど１５個であり、２×３のＬＥＤチップセットを駆動する場合、１８個のチャンネルが必要となり、１６個のチャンネルでは足りない。勿論、２×３のＬＥＤチップセットを駆動する必要がある場合、１８個のチャンネルを有する駆動ＩＣ２０を製造することができる。
本実施例の駆動ＩＣ−ＬＥＤチップセットのレイアウト（２＋３のレイアウト及び２×３のレイアウトを含む）において、信号線２２の配線をしやすくするように、駆動ＩＣ２０は１つの相対的な方向のみを有し、複数の本実施例のＬＥＤ発光ユニットが１つの大きなＬＥＤ発光パネルを構成する場合、水平又は垂直方向に延びることしかできず、別の方向に延びるには該方向でのＬＥＤチップセットによる制限がかかる。これに対し、図６に示される内部構造を提供して配線を行う。
図６に示すように、前記複合層１０は、前記基板１１の後側に順に設置された第１の電極層、第１の絶縁層１３、第２の電極層及び第２の絶縁層１５をさらに含み、前記第１の電極層と第２の電極層のうちの一方が正電極１２１として設置され、他方が負電極１２２として設置され、前記ブラインドホールは、前記基板１１を貫通して正電極１２１に到達する第１のブラインドホールと、前記基板１１を貫通して負電極１２２に到達する第２のブラインドホールとを含み、前記ＬＥＤチップ３０の正極引出リード線３１が前記第１のブラインドホールを介して前記正電極１２１に接続され、前記駆動ＩＣ２０のＶＤＤピン引出リード線３１が前記第１のブラインドホールを介して前記正電極１２１に接続され、前記駆動ＩＣ２０のＧＮＤピン引出リード線３１が前記第２のブラインドホールを介して前記負電極１２２に接続され、前記複合層１０は、第３の絶縁層１４と、前記第３の絶縁層１４を介して前記第１の電極層又は第２の電極層と絶縁する信号配線層１６とをさらに含み、前記ブラインドホールは、前記基板１１を貫通して前記信号配線層１６に到達する第３のブラインドホールを含み、前記信号線２２は前記信号配線層１６に設置された信号パターン層であり、前記駆動ＩＣ２０の信号ピン２１の引出リード線３１が前記第３のブラインドホールを介して前記信号パターン層に接続される。
信号線２２が複合層１０の内部に設置される場合、薄い一層の透明導電膜のみがあり、抵抗を低減させるために、信号線２２の幅を大きくして信号パターン層を形成する。
駆動ＩＣ２０の信号線２２は少なくとも２本であるので、少なくとも２層の前記信号配線層１６及び少なくとも２層の前記第３の絶縁層１４を対応設置することができる。各本の信号線２２が１つの信号配線層１６を形成し、第３の絶縁層１４を介して他の導電層と絶縁する。
実際の配置案では、正電極１２１、負電極１２２及び２つの信号配線層１６は絶対的な優先順位がなく、各絶縁層を介してそれぞれの絶縁を実現し、ブラインドホールを介して対応する部材と接続すればよい。
勿論、第２の実施例のＬＥＤチップのレイアウト方式又は他の詳細に説明されていないＬＥＤチップのレイアウト方式はいずれも内蔵した信号配線層によって信号の伝送を実現することができる。
第５の実施例
図７は、本開示の実施形態に係る第５の実施例の内部構造模式図である。図に示すように、Ｒ−ＬＥＤチップが銀ペーストを用いたダイボンディングによって前記第１のブラインドホールに対応する第１のボンディングパッド４０に実装され、前記Ｇ−ＬＥＤチップ及びＢ−ＬＥＤチップが絶縁グルーを用いたダイボンディングによって前記第１のブラインドホールに対応する第１のボンディングパッド４０に実装される。
ボンディングパッド４０及びＬＥＤチップ３０がいずれも不透明なものであるため、ＬＥＤチップ３０をボンディングパッド４０上に実装することによって光透過率を向上させることができ、不透明なボンディングパッド４０はさらにＬＥＤチップ３０から複合層１０を通過してスクリーンの後側への発光を遮断することができ、本技術案を建物に適用する場合、スクリーン発光による室内への影響を効果的に除去することができる。それと同時に、ボンディングパッド４０は金属材料で製造された構造ユニットとしてＬＥＤチップ３０に良好な放熱効果を与える。
なお、ＬＥＤチップ３０をボンディングパッド４０上に設置する方式は、あるＬＥＤチップ３０のレイアウト方式の特定実現方式ではなく、任意のレイアウト方式のブラインドホールに対しても、ＬＥＤチップ３０を対応するボンディングパッドに設置して本実施例の設計効果を実現することができる。
全体的に、後続の組み立てをしやすくするために、ＬＥＤ発光ユニットにできるだけ多くのＬＥＤチップセットを実装することができ、図８に示すように、駆動ＩＣ２０をジグザグに接続することによって前後接続する単方向信号リンクを形成し、画像データの伝送及び表示を実現する。
本実施例は、少なくとも２つの上記ＬＥＤ発光ユニットを含むＬＥＤ発光パネルをさらに提供し、前記ＬＥＤ発光ユニットが順に配置される。配列方式は図９に示される。
各ＬＥＤ発光ユニットをジグザグに接続することによって前後接続する単方向信号リンクを形成する。各ＬＥＤ発光ユニットを信号バスに接続して信号アクセスを実現することもできる。
最後に、図９に示されるＬＥＤ発光パネルが設置されたＬＥＤディスプレイスクリーンを提供する。
以上、好ましい実施例を交え本開示の技術的原理を説明した。これらの説明は本開示の原理を解釈するためのものに過ぎず、本開示の保護範囲を制限するものではない。
本開示の実施例はＬＥＤ発光ユニット、ＬＥＤ発光パネル及びＬＥＤディスプレイスクリーンを提供し、本技術案は完全透過型ＬＥＤディスプレイスクリーンを実現し、完全透過型ＬＥＤディスプレイスクリーンの透明度及び画素密度を大幅に向上させる。
１０ 複合層
１１ 基板
１２ 電極層
１２１ 正電極
１２２ 負電極
１３ 第１の絶縁層
１４ 第３の絶縁層
１５ 第２の絶縁層
１６ 信号配線層
２０ 駆動ＩＣ
２１ 信号ピン
２２ 信号線
３０ ＬＥＤチップ
３１ リード線
４０ ボンディングパッド

Claims (17)

  1. ＬＥＤ発光ユニットであって、複合層（１０）と、ＬＥＤチップ（３０）を含む少なくとも１つのＬＥＤチップセットと、少なくとも１つの駆動ＩＣ（２０）とを含み、前記複合層（１０）は前側に位置する基板（１１）を含み、
    前記ＬＥＤチップ（３０）及び駆動ＩＣ（２０）がいずれも前記複合層（１０）の前側に実装され、前記ＬＥＤチップ（３０）の負極引出リード線（３１）が前記駆動ＩＣ（２０）に接続され、前記複合層（１０）の前側に複数のブラインドホールが開設され、前記ＬＥＤチップ（３０）の正極が１つの前記ブラインドホールを介して複合層（１０）の内部から正電極（１２１）に接続され、前記駆動ＩＣ（２０）のＶＤＤピン引出リード線（３１）が１つの前記ブラインドホールを介して複合層（１０）の内部から前記正電極（１２１）に接続され、前記駆動ＩＣ（２０）のＧＮＤピン引出リード線（３１）が１つの前記ブラインドホールを介して複合層（１０）の内部から負電極（１２２）に接続され、前記駆動ＩＣ（２０）が信号線（２２）に接続され、前記信号線（２２）は前記駆動ＩＣ（２０）の信号伝送用のものであり、
    前記ＬＥＤチップ（３０）の負極引出リード線（３１）、前記駆動ＩＣ（２０）のＶＤＤピン引出リード線（３１）、前記駆動ＩＣ（２０）のＧＮＤピン引出リード線（３１）、及び前記信号線（２２）はいずれもボンディングされるゴールドワイヤーである、ＬＥＤ発光ユニット。
  2. 前記複合層（１０）が透明複合層である請求項１に記載のＬＥＤ発光ユニット。
  3. 各前記ＬＥＤチップセットが１つの駆動ＩＣ（２０）に対応し、前記ＬＥＤチップセットと駆動ＩＣ（２０）が行別に間隔的に配列される請求項２に記載のＬＥＤ発光ユニット。
  4. 複数のアレイ状に分布するＬＥＤチップセットを含む請求項２に記載のＬＥＤ発光ユニット。
  5. ２×１、２×２又は２×３ずつのＬＥＤチップセットが１つの発光セットを構成し、各発光セットが１つの駆動ＩＣ（２０）に対応し、前記駆動ＩＣ（２０）が前記発光セットの平面中心に設置される請求項４に記載のＬＥＤ発光ユニット。
  6. ５個ずつのＬＥＤチップセットが１つの発光セットを構成し、各発光セットが１つの駆動ＩＣ（２０）に対応し、各発光セットが隣接する２行に位置し、一方の行に２つのＬＥＤチップセットがあり、他方の行に３つのＬＥＤチップセットがあり、前記駆動ＩＣ（２０）が前記隣接する２行の間に設置される請求項４に記載のＬＥＤ発光ユニット。
  7. 前記駆動ＩＣ（２０）はパッケージングされていないベアチップである請求項１〜６のいずれか一項に記載のＬＥＤ発光ユニット。
  8. 前記複合層（１０）は、前記基板（１１）の後側に順に設置された電極層及び第２の絶縁層（１５）をさらに含み、
    前記電極層に前記正電極（１２１）及び前記負電極（１２２）が設置され、前記基板（１１）に前記正電極（１２１）又は前記負電極（１２２）に到達する複数のブラインドホールが開設される請求項１〜６のいずれか一項に記載のＬＥＤ発光ユニット。
  9. 前記複合層（１０）は、前記基板（１１）の後側に順に設置された第１の電極層、第１の絶縁層（１３）、第２の電極層及び第２の絶縁層（１５）をさらに含み、前記第１の電極層と第２の電極層のうちの一方が前記正電極（１２１）として設置され、他方が前記負電極（１２２）として設置され、前記ブラインドホールは、前記基板（１１）を貫通して前記正電極（１２１）に到達する第１のブラインドホールと、前記基板（１１）を貫通して前記負電極（１２２）に到達する第２のブラインドホールとを含み、前記ＬＥＤチップ（３０）の正極引出リード線（３１）が前記第１のブラインドホールを介して前記正電極（１２１）に接続され、前記駆動ＩＣ（２０）のＶＤＤピン引出リード線（３１）が前記第１のブラインドホールを介して前記正電極（１２１）に接続され、前記駆動ＩＣ（２０）のＧＮＤピン引出リード線（３１）が前記第２のブラインドホールを介して前記負電極（１２２）に接続される請求項１〜６のいずれか一項に記載のＬＥＤ発光ユニット。
  10. 前記複合層（１０）は、前記基板（１１）の後側に順に設置された第１の電極層、第１の絶縁層（１３）、第２の電極層及び第２の絶縁層（１５）をさらに含み、前記第１の電極層と第２の電極層のうちの一方が前記正電極（１２１）として設置され、他方が前記負電極（１２２）として設置され、前記ブラインドホールは、前記基板（１１）を貫通して前記正電極（１２１）に到達する第１のブラインドホールと、前記基板（１１）を貫通して前記負電極（１２２）に到達する第２のブラインドホールとを含み、前記ＬＥＤチップ（３０）の正極引出リード線（３１）が前記第１のブラインドホールを介して前記正電極（１２１）に接続され、前記駆動ＩＣ（２０）のＶＤＤピン引出リード線（３１）が前記第１のブラインドホールを介して前記正電極（１２１）に接続され、前記駆動ＩＣ（２０）のＧＮＤピン引出リード線（３１）が前記第２のブラインドホールを介して前記負電極（１２２）に接続され、前記複合層（１０）は、第３の絶縁層（１４）と、前記第３の絶縁層（１４）を介して前記第１の電極層又は第２の電極層と絶縁する信号配線層（１６）とをさらに含み、前記ブラインドホールは、前記基板（１１）を貫通して前記信号配線層（１６）に到達する第３のブラインドホールを含み、前記信号線（２２）が前記信号配線層（１６）に設置された信号パターン層であり、前記駆動ＩＣ（２０）の信号ピン（２１）の引出リード線（３１）が前記第３のブラインドホールを介して前記信号パターン層に接続される請求項１〜６のいずれか一項に記載のＬＥＤ発光ユニット。
  11. 前記複合層（１０）は少なくとも２層の前記信号配線層（１６）及び少なくとも２層の前記第３の絶縁層（１４）を含む請求項１０に記載のＬＥＤ発光ユニット。
  12. 前記ブラインドホールの底部にボンディングパッド（４０）が設置され、前記ＬＥＤチップ（３０）の正極引出リード線（３１）、前記駆動ＩＣ（２０）のＶＤＤピン引出リード線（３１）、前記駆動ＩＣ（２０）のＧＮＤピン引出リード線（３１）、及び前記駆動ＩＣ（２０）の信号ピン（２１）の引出リード線（３１）が前記ボンディングパッド（４０）を介して前記複合層（１０）に電気的に接続される請求項１０に記載のＬＥＤ発光ユニット。
  13. １つの前記ＬＥＤチップセットはＲ−ＬＥＤチップ、Ｇ−ＬＥＤチップ及びＢ−ＬＥＤチップを含む請求項１２に記載のＬＥＤ発光ユニット。
  14. 前記Ｒ−ＬＥＤチップが銀ペーストを用いたダイボンディングによって前記第１のブラインドホールに対応する第１のボンディングパッドに実装され、前記Ｇ−ＬＥＤチップ及びＢ−ＬＥＤチップが絶縁グルーを用いたダイボンディングによって前記第１のブラインドホールに対応する第１のボンディングパッドに実装される請求項１３に記載のＬＥＤ発光ユニット。
  15. 前記ＬＥＤチップ（３０）及び駆動ＩＣ（２０）がＣＯＢ又はＣＯＧプロセスによって前記基板（１１）に実装され、前記基板（１１）の前側に透明シーラントが被覆される請求項１に記載のＬＥＤ発光ユニット。
  16. 少なくとも２つの請求項１〜１５のいずれか一項に記載のＬＥＤ発光ユニットを含むＬＥＤ発光パネル。
  17. 請求項１６に記載のＬＥＤ発光パネルを含むＬＥＤディスプレイスクリーン。
JP2018520014A 2015-07-09 2016-09-09 Ｌｅｄ発光ユニット、ｌｅｄ発光パネル及びｌｅｄディスプレイスクリーン Active JP6533624B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510400412.9A CN104979326B (zh) 2015-07-09 2015-07-09 Led发光组件、led发光面板和led显示屏
PCT/CN2016/098611 WO2017005225A2 (zh) 2015-07-09 2016-09-09 Led发光组件、led发光面板和led显示屏

Publications (2)

Publication Number Publication Date
JP2018530792A JP2018530792A (ja) 2018-10-18
JP6533624B2 true JP6533624B2 (ja) 2019-06-19

Family

ID=54275696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018520014A Active JP6533624B2 (ja) 2015-07-09 2016-09-09 Ｌｅｄ発光ユニット、ｌｅｄ発光パネル及びｌｅｄディスプレイスクリーン

Country Status (6)

Country Link
US (1) US10388638B2 (ja)
EP (1) EP3321961A4 (ja)
JP (1) JP6533624B2 (ja)
CN (1) CN104979326B (ja)
RU (1) RU2680257C1 (ja)
WO (1) WO2017005225A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979326B (zh) 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
RU2690769C1 (ru) 2015-08-06 2019-06-05 И Линь Светодиодный пиксельный элемент, светоизлучающий компонент, светоизлучающая панель и экран дисплея
FR3069089B1 (fr) * 2017-07-13 2019-08-09 Thales Afficheur transparent a matrice active comportant des pixels emissifs a diodes electroluminescentes colorees
CN109272877A (zh) * 2018-07-31 2019-01-25 深圳市创显光电有限公司 一种高集成度的led显示装置
CN109103176A (zh) * 2018-08-10 2018-12-28 深圳市晶泓科技有限公司 一种led发光组件、led发光面板以及led显示屏
CN109087910A (zh) * 2018-08-10 2018-12-25 深圳市晶泓科技有限公司 一种led发光组件、led发光面板以及led显示屏
CN112673411B (zh) * 2018-09-07 2023-10-10 株式会社半导体能源研究所 显示装置、显示模块及电子设备
CN113661783A (zh) * 2019-03-28 2021-11-16 昕诺飞控股有限公司 用于颜色混合的多层pcb堆叠
CN110838266A (zh) * 2019-11-20 2020-02-25 江苏上达电子有限公司 基于内埋晶体管高分辨率点阵式电子驱动基板设计方法
TWI715323B (zh) * 2019-12-02 2021-01-01 友達光電股份有限公司 顯示裝置
CN113724633A (zh) 2020-05-26 2021-11-30 京东方科技集团股份有限公司 一种驱动芯片及显示装置
CN111653556B (zh) * 2020-07-09 2024-06-04 李�浩 一种可视有色线路透明发光组件
RU2739704C1 (ru) * 2020-09-29 2020-12-28 Дмитрий Николаевич Карпенко Устройство и система модульного равномерного освещения
KR20220069690A (ko) * 2020-11-20 2022-05-27 삼성전자주식회사 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
CN214147795U (zh) * 2021-01-11 2021-09-07 黄萍 信号串联的移位寄存贴片发光二极管灯珠用印制电路板
CN112992879B (zh) * 2021-02-10 2023-10-17 Tcl华星光电技术有限公司 阵列基板、背光模组及显示面板
CN113113526B (zh) * 2021-04-16 2022-11-25 安徽精卓光显技术有限责任公司 一种小尺寸led透明显示屏及其生产方法
CN113809063A (zh) * 2021-09-17 2021-12-17 深圳市兆驰晶显技术有限公司 一种微间距led灯板及led灯板晶元植入方法
CN114863868B (zh) * 2022-03-27 2023-04-25 深圳市美矽微半导体有限公司 一种led载板及其显示设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2942398B2 (ja) * 1991-09-17 1999-08-30 電気化学工業株式会社 マトリックス回路基板
US7579629B2 (en) 2003-04-01 2009-08-25 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
KR101171178B1 (ko) * 2005-01-04 2012-08-06 삼성전자주식회사 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
CN2817077Y (zh) 2005-03-23 2006-09-13 柯雅慧 二极管封装结构
CN100550370C (zh) * 2006-09-29 2009-10-14 宝创科技股份有限公司 发光二极管发光装置的平面结构
US20080151143A1 (en) 2006-10-19 2008-06-26 Intematix Corporation Light emitting diode based backlighting for color liquid crystal displays
JP5038997B2 (ja) * 2008-09-02 2012-10-03 本田技研工業株式会社 車両用操舵装置
JP4916578B2 (ja) * 2008-10-07 2012-04-11 シャープ株式会社 表示装置及びその製造方法、並びにアクティブマトリクス基板
US20110205716A1 (en) * 2008-11-19 2011-08-25 Hiroyuki Moriwaki Circuit substrate, display panel and display device
JP5216602B2 (ja) * 2009-01-08 2013-06-19 株式会社日立製作所 画像表示装置
US8094102B2 (en) * 2009-01-18 2012-01-10 Apa Electronic Co.,Ltd. Single full-color LED with driving mechanism
US8322882B2 (en) * 2010-09-22 2012-12-04 Bridgelux, Inc. Flexible distributed LED-based light source and method for making the same
CN202282120U (zh) * 2011-09-14 2012-06-20 北京富卓电子科技股份有限公司 高清led矩阵显示屏
CN202551491U (zh) * 2012-03-23 2012-11-21 深圳市三德冠精密电路科技有限公司 一种用于制作连续led灯条的柔性线路板
EP2860777B1 (en) * 2012-06-07 2021-09-15 Shikoku Instrumentation Co., Ltd. Led illumination module and led illumination apparatus
KR101983374B1 (ko) * 2012-11-06 2019-08-29 삼성디스플레이 주식회사 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치
CN103065560B (zh) * 2013-01-11 2015-09-09 深圳市晶泓科技有限公司 一种led显示屏显示单元及其生产方法
US8916902B2 (en) * 2013-04-17 2014-12-23 Ubleds Co., Ltd. LED module packaging structure with an IC chip
JP6128046B2 (ja) * 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
CN203800046U (zh) 2014-04-11 2014-08-27 广东威创视讯科技股份有限公司 一种灯驱合一的led封装器件
CN103996676B (zh) * 2014-06-05 2018-02-13 广东威创视讯科技股份有限公司 一种led封装结构
TWI733238B (zh) * 2014-06-18 2021-07-11 愛爾蘭商艾克斯展示公司技術有限公司 微組裝發光二極體顯示器及照明元件
CN204857715U (zh) * 2015-07-09 2015-12-09 林谊 Led发光组件、led发光面板和led显示屏
CN104979326B (zh) 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
CN205016161U (zh) * 2015-08-06 2016-02-03 林谊 Led像素点、发光组件、发光面板和显示屏

Also Published As

Publication number Publication date
US10388638B2 (en) 2019-08-20
JP2018530792A (ja) 2018-10-18
WO2017005225A2 (zh) 2017-01-12
WO2017005225A3 (zh) 2017-02-02
US20190107271A1 (en) 2019-04-11
CN104979326B (zh) 2017-12-05
EP3321961A4 (en) 2019-03-06
CN104979326A (zh) 2015-10-14
RU2680257C1 (ru) 2019-02-19
EP3321961A2 (en) 2018-05-16

Similar Documents

Publication Publication Date Title
JP6533624B2 (ja) Ｌｅｄ発光ユニット、ｌｅｄ発光パネル及びｌｅｄディスプレイスクリーン
JP6561398B2 (ja) Ｌｅｄ画素点、発光ユニット、発光パネル及びディスプレイスクリーン
US20090251040A1 (en) Transparent electric sign and chip led applied thereto
CN113327516B (zh) 显示面板及显示装置
CN101340777A (zh) 柔性印刷电路板和使用其的液晶显示装置及其制造方法
CN205016161U (zh) Led像素点、发光组件、发光面板和显示屏
CN112992879A (zh) 阵列基板、背光模组及显示面板
CN111047993A (zh) 一种可弯曲透明led显示屏及加工方法
CN204857715U (zh) Led发光组件、led发光面板和led显示屏
TWI764096B (zh) 雙面顯示封裝結構
JP6872769B2 (ja) Ｌｅｄディスプレイ装置
CN113964149B (zh) 显示面板及其制备方法、显示装置
TWM619393U (zh) 柔性透明顯示屏及其柔性線路板
TWI789756B (zh) 柔性透明顯示屏及其柔性線路板
TWI832429B (zh) 柔性透明顯示屏及其柔性線路板
TWI822335B (zh) 柔性透明顯示屏及其柔性線路板
WO2024130716A1 (zh) 发光模组和显示装置
KR102217631B1 (ko) 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치
TWI665650B (zh) Ｌｅｄ發光燈條及廣告屏幕
CN210865434U (zh) 一种可弯曲透明led显示屏
JP6904551B2 (ja) Ｌｅｄディスプレイ装置
CN116913943A (zh) 一种显示面板及显示装置
CN115731817A (zh) 一种不规则形状led透明显示屏
CN114974083A (zh) 显示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190524

R150 Certificate of patent or registration of utility model

Ref document number: 6533624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250